JP3616993B2 - 温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 - Google Patents
温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 Download PDFInfo
- Publication number
- JP3616993B2 JP3616993B2 JP2001144822A JP2001144822A JP3616993B2 JP 3616993 B2 JP3616993 B2 JP 3616993B2 JP 2001144822 A JP2001144822 A JP 2001144822A JP 2001144822 A JP2001144822 A JP 2001144822A JP 3616993 B2 JP3616993 B2 JP 3616993B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature gradient
- heating device
- temperature
- cooling
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B30/00—Energy efficient heating, ventilation or air conditioning [HVAC]
- Y02B30/70—Efficient control or regulation technologies, e.g. for control of refrigerant flow, motor or heating
Description
【発明の属する技術分野】
この発明はペルチェ効果を用いた熱電素子を用いて構成される、例えば薄膜生成や物性サンプルの温度依存を調べる際に用いて好適な温度勾配付き電子冷却・加熱器に関する。
【0002】
【従来の技術】
ペルチェ効果を利用した熱電素子(ペルチェ素子)は例えば電子冷却器として、半導体レーザや赤外線センサなどの冷却に広く用いられている。
図7はペルチェ素子を模式的に示したものであり、P型半導体11とN型半導体12とよりなる熱電半導体の対(熱電対)に電流を流すと、ペルチェ効果により一方の端面13から他方の端面14へと熱が運ばれ、その結果端面13が冷却される。図中、15は接合用金属を示し、16,17はそれぞれ冷却部、放熱(加熱)部を示す。
【0003】
端面13から運び出される熱量はSTIに比例する。ここで、Sはゼーベック係数、Tは温度、Iは電流である。効率よく冷却するためには、Sの大きい半導体材料が必要となる。また、ジュール熱の発生による冷却効果の損失を抑えるために電気抵抗率ρが小さいこと、および冷却部と放熱(加熱)部の温度差を大きく保つために熱伝導率κが小さいことも要求される。
熱電半導体材料の性能は、次式で表される性能指数Zで評価される。
Z=S2 /κρ
室温領域でZの大きい材料として現在使われているのはビスマステルル系化合物である。
【0004】
従来はペルチェ素子にビスマステルル系化合物製の熱電対を用いて、一定の冷却温度を達成する仕様とされ、即ちペルチェ素子は基本的に冷却機能のみを利用するものとなっていた。
【0005】
【発明が解決しようとする課題】
ところで、近年、3元あるいは4元以上の組成の複雑な物質が機能性材料として開発されるようになってきている。例えば、高温超伝導体(YBa2 Cu3 O7−X など)や強誘電体(PbZrx Ti1−x O3 など)、半導体超格子(InGaAs/InGaAsPなど)といった材料で、いずれも機能を最適化するための組成や生成条件を少ない時間と労力で調べる手法が望まれている。これらの材料は薄膜の形で生成されることも多い。
【0006】
薄膜生成において、成膜温度は最も重要なパラメータのひとつであり、最適条件を知るためには各温度においてそのたびに成膜を行う必要がある。これは基板加熱機構が一般に場所依存がないように、広い領域で一定温度を実現することを目指しているためである。
この発明の目的はこのような状況に鑑み、例えば薄膜生成用基板や物性サンプルに連続的な温度勾配(温度変化)をつけることを可能とする温度勾配付き電子冷却・加熱器を提供することにある。
【0007】
【課題を解決するための手段】
請求項1の発明によれば、温度勾配付き電子冷却・加熱器は、ペルチェ素子と、そのペルチェ素子の冷却部と加熱部とを繋いで設置された低熱伝導板とを具備し、ペルチェ素子の駆動によって低熱伝導板上に温度勾配が生成される構造とされる。
請求項2の発明では請求項1の発明において、ペルチェ素子のP型半導体とN型半導体とよりなる熱電対の配列を保護する保護板がその配列面の両面に設けられる。
【0008】
請求項3の発明では請求項1乃至2のいずれかの発明において、電子冷却・加熱器全体を加熱する手段もしくは冷却する手段を具備するものとされる。
請求項4の発明によれば、請求項1乃至3のいずれかに記載された温度勾配付き電子冷却・加熱器の低熱伝導板上に薄膜生成用基板を搭載し、低熱伝導板上に温度勾配を生成した状態で、薄膜生成用基板上にマスクを介して複数の薄膜サンプルを成膜することにより、成膜温度の異なる薄膜サンプルを同時に成膜するものとされる。
【0009】
【発明の実施の形態】
この発明の実施の形態を図面を参照して実施例により説明する。
図1はこの発明による温度勾配付き電子冷却・加熱器の一実施例を示したものであり、この例では温度勾配付き電子冷却・加熱器21はペルチェ素子22と低熱伝導板23とによって構成されている。
ペルチェ素子22は図2に示したように、P型半導体24とN型半導体25とよりなる熱電対が平行並列に複数配列され、電気的にはそれらが直列接続されたものとなっており、電流を流すことにより、一方の端面は冷却され、他方の端面は加熱されるものとなる。図中、26は接合用の金属を示し、27はリード線を示す。
【0010】
電流のバイパスを防ぐため、冷却部28及び加熱部29と熱電対との間には薄い絶縁層31を挟む。冷却部28及び加熱部29は共に例えば銅などの熱伝導率のよい金属で構成する。絶縁層31は熱伝導率が高く、薄い絶縁体が望ましい。絶縁層31には例えばセラミクスが用いられる。
上記のような構造を有するペルチェ素子22に対し、この例ではP型半導体24とN型半導体25とよりなる熱電対の配列を保護する保護板32が図1に示したように、その配列面の両面に設けられる。
【0011】
この一対の保護板32により、熱電対全体は保護されて外部と絶縁され、また機械的強度が補強されるものとなる。なお、熱の逆流を防いで冷却面と加熱面との温度差を保つため、保護板32には断熱効果の高い材料を用いる。そのような材料としては例えば泡ガラスや多孔性セラミクスがあげられる。
低熱伝導板23は図1に示したように、ペルチェ素子22の冷却部28と加熱部29とを繋いで設置される。ペルチェ素子22を駆動することにより、この低熱伝導板23上に冷却部28と加熱部29との大きな温度差に対して連続的な(リニアな)温度勾配が生成される。
【0012】
つまり、従来のペルチェ素子は一般に冷却面のみを利用するものであったのに対し、この例では従来利用されることのなかった冷却面と放熱面との温度勾配を積極的に利用して連続的な温度勾配(温度変化)が得られるものとなっている。次に、この温度勾配付き電子冷却・加熱器21を利用して成膜を行う場合について説明する。
図3Aは温度勾配付き電子冷却・加熱器21に薄膜生成用基板33を取り付けた状態を示したものであり、薄膜生成用基板33は取り付け治具34により、その両端が固定されて低熱伝導板23上に搭載される。
【0013】
図4は温度勾配付き電子冷却・加熱器21に搭載された薄膜生成用基板33が成膜装置41に設置された状態を示したものであり、この例では温度勾配付き電子冷却・加熱器21全体を液体窒素冷却することにより、理想的にはT0 =78Kを中心に温度勾配ΔTを薄膜生成用基板33につけられるものとなっている。図4中、42はチャンバを示し、このチャンバ42内に支持具43で支持されているホルダ44に温度勾配付き電子冷却・加熱器21が挿入・装着されている。液体窒素は液体窒素シュラウド45にパイプ46を通じて導入・排気され、液体窒素シュラウド45はベローズ47によって、その高さが調整されて温度勾配付き電子冷却・加熱器21の背面に接触される。
【0014】
なお、図では簡略化しているが、温度勾配付き電子冷却・加熱器21はホルダ44に装着されることにより、外部の電流導入端子48と接続されたリード線49と接触して通電することができる構造となっている。
この図4に示した構成によれば、温度勾配付き電子冷却・加熱器21全体を裏側から液体窒素シュラウド45で冷却し、その状態でさらに温度勾配付き電子冷却・加熱器21に電流を流すことにより、冷却温度をほぼ中心にして温度勾配が実現する。この状態でマスク(図示せず)を介して薄膜生成用基板33に成膜を行うと、冷却温度付近で成膜温度の異なる複数の薄膜サンプルを同時に、つまり一回の成膜プロセスで得ることができるものとなる。
【0015】
一方、図5は上記のような冷却手段ではなく、成膜装置41に温度勾配付き電子冷却・加熱器21全体を加熱する手段を設けた例を示したものであり、この例では加熱手段としてランプヒータ51を用いたものとなっている。
ランプヒータ51は図に示したように、ホルダ44内に設置されており、これにより室温から600℃程度の間の任意の温度T0 を中心に温度勾配ΔTをつけられるものとなっている。図中、52はランプヒータ51のランプを示し、53はシェイドを示す。
【0016】
この例では温度勾配付き電子冷却・加熱器21を裏側からランプヒータ51で加熱した状態で、温度勾配付き電子冷却・加熱器21に電流を流し、成膜を行うことにより、加熱温度付近で成膜温度の異なる複数の薄膜サンプルを一回の成膜プロセスで得ることができる。
このように、温度勾配付き電子冷却・加熱器21を用いて薄膜生成用基板33に温度勾配を形成し、その状態で成膜を行うことにより、他の成膜条件が完全に同じ状況で、複数の温度条件での成膜結果を一度に得ることができる。
【0017】
従って、例えば薄膜材料の開発において、その成膜温度依存性の調査(測定)に要する時間を大幅に短縮することができる。また、連続的な温度変化を観察することで、変化の傾向や構造相転移といったクリティカルな温度を見逃さずにとらえることができる。
薄膜生成用基板33の両端につく温度差は、薄膜生成用基板33の大きさなどの条件に依存するが、最大で100K程度を想定している。なお、実際には両端に温度センサ用の熱電対を装着することにより温度差を実測することができる。
【0018】
ペルチェ素子22の熱電対(P型半導体24,N型半導体25)に用いる熱電材料については、使用する温度領域で最も熱電変換効率のよい材料が異なる。現在までに知られている熱電材料で例をあげると、室温を中心に温度勾配をつける場合はビスマステルル(Bi2 Te3 )系化合物が適当である。
また、ランプヒータ51などにより加熱し、高温を中心に温度勾配をつけて使用する場合、300℃以上で効率がよい材料としては、Si−Ge混晶材料、PbTe系化合物あるいはスクッテルダイト系材料があげられる。低温ではBi−Sb系材料を用いる。
【0019】
図6は成膜温度と共に例えば組成も異なる薄膜サンプルを同時に成膜できるようにした構成の一例を模式的に示したものである。
成膜される薄膜は構成元素AとBとよりなる2元組成とされ、蒸着によって成膜される。図中、61は元素Aの蒸着源を示し、62は元素Bの蒸着源を示す。薄膜生成用基板33は温度勾配付き電子冷却・加熱器21に前述した図3Aと同様に取り付けられており、この薄膜生成用基板33にマスク63を介して複数の薄膜サンプルが成膜される。
【0020】
成膜において、この例では元素Bの蒸着量は一定とし、元素Aの蒸着量が変化するように構成されており、即ち蒸着源61の前方に透過量調整板64が配置されている。透過量調整板64は図に示したように、例えばのこ歯状の溝を有するもので透過量がX方向に変化するものとなっている。なお、必要に応じ、透過量調整板64をY方向に振動させることにより平均化する。
この構成によれば、薄膜生成用基板33に成膜される薄膜サンプルは元素Aの蒸着量と成膜温度との両者が変化したものとなる。図3Bは薄膜生成用基板33上に成膜された薄膜サンプル65を模式的に示したものであり、組成変化と温度変化の情報が1回の成膜プロセスで得られるものとなる。
【0021】
以上、温度勾配付き電子冷却・加熱器21を成膜に用いる場合について説明したが、これに限らず、例えば物性サンプルの温度依存性の調査、化学反応サンプルの多様な温度条件下での反応実験、電子顕微鏡による観察試料の加熱・冷却等、各種用途に用いることができる。
【0022】
【発明の効果】
以上説明したように、この発明による温度勾配付き電子冷却・加熱器によれば、大きな温度差とその温度差に対する均一な温度勾配(リニアな温度勾配)が得られるため、薄膜生成用基板や物性サンプルに温度勾配をつけることができ、よって薄膜サンプルの成膜温度依存性や物性サンプルの温度依存性等の測定・調査において、複数の温度条件での結果を一度に得られるものとなり、その点で測定・調査の時間を大幅に短縮することができるものとなる。
【図面の簡単な説明】
【図1】請求項1の発明の一実施例を示す図、Aは平面図、Bは側面図、Cは断面図。
【図2】Aは図1におけるペルチェ素子の平面図、Bはその側面図。
【図3】Aは図1に示した温度勾配付き電子冷却・加熱器に薄膜生成用基板が取り付けられた状態を示す平面図、Bは薄膜生成用基板に複数の薄膜サンプルが成膜された状態を模式的に示した図。
【図4】冷却手段と共に温度勾配付き電子冷却・加熱器が成膜装置に設置された状態を示す概略図。
【図5】加熱手段と共に温度勾配付き電子冷却・加熱器が成膜装置に設置された状態を示す概略図。
【図6】成膜温度と組成の両者が異なる複数の薄膜サンプルを一回の成膜プロセスで成膜する方法を説明するための図。
【図7】ペルチェ素子の模式図。
Claims (4)
- ペルチェ素子と、
そのペルチェ素子の冷却部と加熱部とを繋いで設置された低熱伝導板とを具備し、
上記ペルチェ素子の駆動によって上記低熱伝導板上に温度勾配が生成される構造とされていることを特徴とする温度勾配付き電子冷却・加熱器。 - 請求項1記載の温度勾配付き電子冷却・加熱器において、
上記ペルチェ素子のP型半導体とN型半導体とよりなる熱電対の配列を保護する保護板がその配列面の両面に設けられていることを特徴とする温度勾配付き電子冷却・加熱器。 - 請求項1乃至2記載のいずれかの温度勾配付き電子冷却・加熱器において、
電子冷却・加熱器全体を加熱する手段もしくは冷却する手段を具備することを特徴とする温度勾配付き電子冷却・加熱器。 - 請求項1乃至3のいずれかに記載された温度勾配付き電子冷却・加熱器の低熱伝導板上に薄膜生成用基板を搭載し、
上記低熱伝導板上に温度勾配を生成した状態で、上記薄膜生成用基板上にマスクを介して複数の薄膜サンプルを成膜することにより、成膜温度の異なる薄膜サンプルを同時に成膜することを特徴とする温度勾配付き電子冷却・加熱器を用いた成膜方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144822A JP3616993B2 (ja) | 2001-05-15 | 2001-05-15 | 温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144822A JP3616993B2 (ja) | 2001-05-15 | 2001-05-15 | 温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002340431A JP2002340431A (ja) | 2002-11-27 |
JP3616993B2 true JP3616993B2 (ja) | 2005-02-02 |
Family
ID=18990719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001144822A Expired - Fee Related JP3616993B2 (ja) | 2001-05-15 | 2001-05-15 | 温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3616993B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005320590A (ja) * | 2004-05-10 | 2005-11-17 | National Institute For Materials Science | コンビナトリアル成膜方法とその装置 |
CN110846635A (zh) * | 2019-11-06 | 2020-02-28 | 福建华佳彩有限公司 | 一种控温接触板和蒸镀设备 |
-
2001
- 2001-05-15 JP JP2001144822A patent/JP3616993B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002340431A (ja) | 2002-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Min et al. | Cooling performance of integrated thermoelectric microcooler | |
Kraemer et al. | High thermoelectric conversion efficiency of MgAgSb-based material with hot-pressed contacts | |
Fan et al. | SiGeC/Si superlattice microcoolers | |
Kim et al. | Design of segmented thermoelectric generator based on cost-effective and light-weight thermoelectric alloys | |
Bottner et al. | New thermoelectric components using microsystem technologies | |
US7851691B2 (en) | Thermoelectric devices and applications for the same | |
Beyer et al. | High thermoelectric figure of merit ZT in PbTe and Bi2Te3-based superlattices by a reduction of the thermal conductivity | |
US20070131269A1 (en) | High density nanowire arrays in glassy matrix | |
Scudder et al. | Highly efficient transverse thermoelectric devices with Re 4 Si 7 crystals | |
Gonçalves et al. | Thermoelectric properties of Bi2Te3/Sb2Te3 thin films | |
JP2003533031A5 (ja) | ||
WO2003096438A2 (en) | Self-assembled quantum dot superlattice thermoelectric materials and devices | |
Fu et al. | Thermoelectric properties of DC-sputtered filled skutterudite thin film | |
Min et al. | Integrated thin film thermoelectric cooler | |
JP3616993B2 (ja) | 温度勾配付き電子冷却・加熱器及びそれを用いた成膜方法 | |
CA2631366A1 (en) | High density nanowire arrays in a glassy matrix, and methods for drawing the same | |
WO2003100444A1 (en) | A thermoelectric device test structure | |
Moiroux et al. | High temperature difference in a new flexible thermoelectric bismuth telluride microgenerator | |
Hines et al. | Cooling effect of nanoscale Bi2Te3/Sb2Te3 multilayered thermoelectric thin films | |
Itaka et al. | High-speed evaluation of thermoelectric materials using multi-channel measurement system | |
KR101411437B1 (ko) | 열전소자 집합체, 열전모듈, 온도센서, 펠티어 장치 및 열전모듈 제조방법 | |
US20070084499A1 (en) | Thermoelectric device produced by quantum confinement in nanostructures | |
Bohra et al. | Temperature Driven Unusual Reversible p‐to n‐Type Conduction Switching in Bi2Te2. 7Se0. 3 | |
Hmood et al. | Thin-film thermoelectric device of semimetals p-Sn0. 9Yb0. 1Te: Te and n-Sn0. 9Yb0. 1Te for power generation using thermal evaporation | |
Yamashita et al. | Effect of the thickness of Bi–Te compound and Cu electrode on the resultant Seebeck coefficient in touching Cu/Bi–Te/Cu composites |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |