JP3616824B2 - Pin type photoelectric conversion element and manufacturing method - Google Patents

Description

【００１３】
【表２】

【００１４】
このｐｉｎ構造内に、透明基板１ｔを介して光が入射すると、入射光に感応して正孔／電子対（キャリア）が生成される。このようなキャリアは、半導体層内部であれば、光入射に感応していずれの部位においても発生しうるが、キャリア濃度の低いｉ型半導体層１ｉにおいて発生したキャリアは、ライフタイムが長いため、ｉ型半導体層１ｉにおいて発生したキャリアが光電変換素子の実質的な出力電流として寄与する。
【００１５】
換言すれば、ｐｉｎ構造の光電変換素子においては、ｉ型半導体層１ｉにおいて吸収された光もキャリア生成に寄与するため、実質的な空乏層の厚さは、ｐｎ接合型光電変換素子よりも大きくなる。
【００１６】
生成したキャリアは、電極１ｅ，２ｅに設けられた電極パッド１ｐｄ，２ｐｄを介して光電流として取り出すことが可能となる。
【００１７】
ｐ型半導体層１ｐは、形成時に添加物の添加または形成時の基板温度を調整することにより、厚み方向において抵抗率を変化させてもよい。抵抗率が２段階に変化している場合、ｉ型半導体層１ｉ型のｐ型半導体層１ｐを１ｐｉ、第２電極層２ｅ側のｐ型半導体層１ｐを１ｐｅとすると、ｐ型半導体層１ｐｉの抵抗率が、ｐ型半導体層１ｐｅの抵抗率よりも大きくなるように形成条件を設定することがより好ましい。すなわち、ｐ型半導体層１ｐは第２電極層２ｅ側になるほど、抵抗率が低く、キャリア濃度（不純物濃度）が高くなることが好ましい。
【００１８】
この抵抗率は、ｐ型半導体層１ｐの形成時における基板温度の高低により変化させることができる。ｐ型半導体層の１ｐの抵抗率は、形成時の基板温度を低く設定するほど大きくなる傾向にある。例えば、ｐ型半導体層１ｐとして酸化銅（ＣｕＯ）を選択した場合においては、ｉ型側ｐ型半導体層１ｐｉの形成時には基板温度を２６０℃として形成した後、電極側ｐ型半導体層１ｐｅの形成時には基板温度を２８０℃として形成すればよい。
【００１９】
基板温度を２６０℃及び２８０℃として形成した場合の酸化銅のシート抵抗は、それぞれ２．２ｘ１０^６Ω／□及び５．４ｘ１０^５Ω／□であった。
【００２０】
この抵抗率は、形成時の添加物量（不純物濃度）を調整することによって、制御することができる。例えば、ｐ型半導体層１ｐとして亜酸化銅（Ｃｕ_２Ｏ）を選択した場合においては、ｉ型側ｐ型半導体層１ｐｉの形成時に添加物として２価の金属を添加してこれを形成し、しかる後、電極側ｐ型半導体層１ｐｅの形成時に添加物を添加しないでこれを形成する。
【００２１】
基板温度２６０℃において、Ｃａを添加して形成した亜酸化銅、添加物なしで形成した亜酸化銅のシート抵抗は、それぞれ４．０×１０^８Ω／□及び５．９×１０^６Ω／□であった。
【００２２】
さらに、上記２つの抵抗率調整方法を組み合わせ、ｐ型半導体層１ｐの形成時において、添加物を添加し、さらに、基板温度を変化させてもよい。ｐ型半導体層１ｐとして酸化ニッケル（ＮｉＯ）を選択した場合においては、ｐ型半導体層１ｐｉの形成時には添加物として３価の金属を添加してこれを形成した後、ｐ型半導体層１ｐｅの形成時には添加物を添加しないで、又は１価の金属を添加してこれを形成すればよい。
【００２３】
基板温度３２０℃でＡｌ（３価）を添加して形成した酸化ニッケル、基板温度３００℃で添加物を添加しないで形成した酸化ニッケル、及び基板温度３２０℃でＬｉ（１価）を添加して形成した酸化ニッケルのシート抵抗は、それぞれ５．１ｘ１０^９Ω／□、２．０ｘ１０^８Ω／□及び３．０ｘ１０^７Ω／□であった。
【００２４】
透明基板１ｔを通して光をｐｉｎ接合まで到達させるためには、透明基板１ｔ、第１電極層１ｅ及びｎ型半導体層１ｎのエネルギーバンドギャップが、光電変換に利用したい光のエネルギー（Ｅ_ｌ：Ｅ_ｌ＝ｈν、ここで、ｈはプランク定数であり、νは光の振動数である）よりも大きく、各膜厚が薄いことが好ましい。
【００２５】
各半導体層のエネルギーバンドギャップの典型値を以下に示す。
【００２６】
【表３】

【００２７】
なお、各半導体間においてホモ又はヘテロ接合を形成する場合は上記のエネルギーバンドギャップの関係による。また、ホモ接合を構成する場合は、ｐ型及び／又はｎ型半導体層１ｐ，１ｎが酸化チタンであればよいが、これらよりも上記ヘテロ接合のものの方が高い光電変換効率を得ることができた。なお、ヘテロ接合を用いた場合において、ｐ型及びｎ型半導体層１ｐ，１ｎのうち、光入射面とは反対側に位置する側の層の屈折率がｉ型半導体層１ｉよりも高い場合には、光電変換効率を向上させることができる、
光をｐｉｎ構造におけるｉ型半導体層１ｉまで透過させる観点から、各半導体の膜厚は薄い方が好ましいが、薄すぎる場合には機械的強度が劣化する傾向にあり、また、ｐｉｎ構造を形成する場合には光の吸収効率が低下する傾向にある。
【００２８】
従って、上述した観点から、各要素の厚みの好適な範囲／より好適な範囲を以下の通りに設定する。
【００２９】
【表４】

【００３０】
透明基板１ｔとしては、ソーダライムガラスのほかに石英ガラスなどを使用することも可能である。
【００３１】
さらに、第１電極層１ｅとしてはＳｎＯ_２と同様に透明かつ導電性が高ければよいことから、ＩＴＯ（酸化インジウムすず）や酸化亜鉛も使用することが可能である。
【００３２】
また、第２電極層２ｅとしては、ｐ型半導体層とオーミック接触がとれるものであればよく、金属を使用する場合には、金属の仕事関数からｐ型半導体層１ｐに応じて適宜選択すればよい。仕事関数が小さすぎる金属を選択した場合には、オーミック接触がとりにくくなる傾向にある。また、第２電極層２ｅとしては金属に限定されるものではなく、酸化すず、酸化インジウム、酸化亜鉛などの導電性金属酸化物も使用することが可能である。
【００３３】
なお、上記光電変換素子が透過型であり、第２電極層２ｅ側から光を入射させ、光電変換が可能な場合には、第２電極層２ｅは、第１電極層１ｅと同様に、エネルギーバンドギャップが大きい方が好ましく、また、その膜厚は薄い方が好ましい。
【００３４】
ｎ型、ｉ型及びｐ型半導体層１ｎ，１ｉ及び１ｐに添加される添加物（ドーパント）としては、種々のものが考えられる。各半導体層への添加物は以下に記載の添加物群（添加物１，添加物２，…）から選択される。
【００３５】
【表５】

【００３６】
各半導体層への添加物の種類及び添加量は、光電変換素子の使用目的、使用環境及び所望特性などに応じて適宜選択することが可能である。
【００３７】
添加物の添加量は、各半導体層との組み合わせに応じて設定することが好ましい。例えば、ｎ型半導体層１ｎである酸化すずに添加物を添加することにより、抵抗率を小さくするためには、フッ素（Ｆ）やアンチモン（Ｓｂ）の添加が好ましい。フッ素の添加量としては、０．１ａｔ％以上４００ａｔ％以下が好ましく、１００ａｔ％以上３００ａｔ％以下がより好適な範囲である。また、アンチモンの添加量は、０．１ａｔ％以上１００ａｔ％以下が好ましく、２０ａｔ％以上５０ａｔ％以下がより好適な範囲である。
【００３８】
酸化インジウムに添加物を添加する場合、すず（Ｓｎ）を添加すると酸化インジウムの抵抗率が小さくなる傾向にある。この場合、すずの添加量としては、０．１ａｔ％以上４０ａｔ％以下が好ましく、１０ａｔ％以上３０ａｔ％以下がより好適な範囲である。
【００３９】
酸化亜鉛及び硫化亜鉛に添加物を添加する場合、アルミニウム（Ａｌ）、インジウム（Ｉｎ）及びすず（Ｓｎ）を添加すると、酸化亜鉛及び硫化亜鉛の抵抗率が小さくなる傾向にある。この場合、添加物の添加量としては、０．１ａｔ％以上４０ａｔ％以下が好ましく、１０ａｔ％以上３０ａｔ％以下がより好適な範囲である。
【００４０】
ｉ型半導体層１ｉである酸化チタンに添加物を添加する場合、タンタル（Ｔａ），Ｓｂ及びＦを添加すると、酸化チタンの抵抗率が小さくなる傾向にある。この場合、タンタルの添加量としては、０．１ａｔ％以上２０ａｔ％以下が好ましく、１ａｔ％以上１０ａｔ％以下がより好適な範囲である。また、アンチモン及びフッ素の添加量の範囲及びより好適な範囲は、前述の酸化すずの場合と同じである。これに対して、Ｉｎ、Ａｌ及びＦｅを添加すると、酸化チタンの抵抗率が大きくなる傾向にある。これらの添加量としては、０．１ａｔ％以上２０ａｔ％以下が好ましく、１ａｔ％以上１０ａｔ％以下がより好適な範囲である。
【００４１】
ｐ型半導体層１ｐである亜酸化銅、酸化銅及び酸化ニッケルに添加物を添加する場合、酸化チタンに隣接する側のｐ型半導体層１ｐｉと第２電極層２ｅに隣接する側のｐ型半導体層１ｐｅとで、添加物を添加する目的を考慮する必要がある。
【００４２】
亜酸化銅に添加物を添加する場合、亜鉛（Ｚｎ），カルシウム（Ｃａ）及びマグネシウム（Ｍｇ）を添加すると、亜酸化銅の抵抗率が大きくなる傾向にある。また、酸化銅及び酸化ニッケルに添加物を添加する場合、アルミニウム（Ａｌ），鉄（Ｆｅ），クロム（Ｃｒ）及びインジウム（Ｉｎ）を添加すると、酸化銅及び酸化ニッケルの抵抗率が大きくなる傾向にある。添加量としては、０．１ａｔ％以上２０ａｔ％以下が好ましく、１ａｔ％以上１０ａｔ％以下がより好適な範囲である。
【００４３】
逆に、酸化銅及び酸化ニッケルに添加物を添加する場合、リチウム（Ｌｉ）を添加すると、酸化銅及び酸化ニッケルの抵抗率が小さくなる傾向にある。添加量としては、０．１ａｔ％以上２０ａｔ％以下が好ましく、１ａｔ％以上１０ａｔ％以下がより好適な範囲である。
【００４４】
上述したように、各半導体層への添加物の種類、添加量により、半導体層の抵抗率を大きくしたり、小さくしたりすることができる。各半導体層と添加物の種類とによって、添加物の添加量が異なるとともに、添加量が上述した下限よりも少ないときには、添加物を添加した効果が現れにくくなる傾向にある。また、上述した上限よりも多いときには、添加物が異成分層として形成されやすくなる傾向にあり、抵抗率が制御しにくくなる傾向にある。
【００４５】
ｎ型半導体層１ｎ、ｉ型半導体層１ｉ及びｐ型半導体層１ｐが、厚み方向に隣接するように透明基板１ｔに積層されている。従って、透明基板１ｔ上に容易に光電変換素子を形成することができるとともに、透明基板１ｔを通してｐｉｎ接合に光を入射させた場合には、キャリアの生成に関係する接合面を最大とすることができるので、光電変換効率を高くすることができる。
【００４６】
なお、ｐｉｎ接合の形状としては、上記積層構造に限定されるものではなく、櫛歯状や同一平面内において隣接する構造などが考えられる。
【００４７】
以上、説明したように、本実施の形態に係るｐｉｎ型光電変換素子は、入射光に感応してキャリアを生成するｉ型半導体層領域１ｉをｐ型半導体層領域１ｐとｎ型半導体層領域１ｎとの間に有してなるｐｉｎ型光電変換素子において、ｉ型半導体層領域１ｉが酸化チタン（ＴｉＯ_２）である。ｐ型半導体層領域１ｐは、亜酸化銅（Ｃｕ_２Ｏ）、酸化銅（ＣｕＯ）及び酸化ニッケル（ＮｉＯ）からなる群から選択され、ｎ型半導体層領域１ｎは、酸化すず（ＳｎＯ_２）、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化亜鉛（ＡｎＯ）及び硫化亜鉛（ＺｎＳ）からなる群から選択される。
【００４８】
【実施例】
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
【００４９】
（共通条件）
後述する実施例における共通条件は以下の通りである。
【００５０】
透明基板１ｔとしてコーニング社製７０５９ガラス上に第１電極層１ｅとして酸化すず（ＳｎＯ_２）が形成された基材１ｔｅを使用した。前記基材１ｔｅは日本板硝子株式会社製 ＣＳ−４Ｚ３３６−Ｐ１１０Ｃ−Ｆ−Ｐ６０、シート抵抗１２Ω／□以下を使用した。
【００５１】
本発明にかかる光電変換素子は、上記基材１ｔｅに、ｎ型半導体層１ｎ、ｉ型半導体層１ｉ、ｐ型半導体層１ｐ及び第２電極層２ｅを順次形成し、第１電極層１ｅと第２電極層２ｅにそれぞれ電極パッド１ｐｄと２ｐｄとを結合させた。
【００５２】
スプレー熱分解法は、加熱した基材１ｔｅに液体原料（溶媒＋原料＋添加物など）をスプレーノズルの噴霧口から噴霧し、噴霧された液体原料が基材１ｔｅ上で熱分解され、所望の化合物を基材１ｔｅ上に形成する方法である。液体原料は、溶媒に原料及び添加物原料などを混合・溶解させることにより製造する。
【００５３】
以下に説明する実施例においては、各化合物半導体層をスプレー熱分解法を用いて形成した。各化合物半導体層の典型的な形成条件を以下に示す。ただし、実施例においては、添加物の種類、濃度に応じて基板温度を再設定した。従って、各実施例において、典型的な形成条件と異なる項目は別途後述する。
【００５４】
【表６】

【００５５】
【表７】

【００５６】
【表８】

【００５７】
【表９】

【００５８】
【表１０】

【００５９】
【表１１】

【００６０】
【表１２】

【００６１】
【表１３】

【００６２】
【表１４】

【００６３】
次に、第２電極層の形成条件を示す。ｐ型半導体層１ｐとして亜酸化銅及び酸化銅を用いた場合には、真空蒸着装置ＶＰＣ−４１０Ａ（膜厚モニタＣＲＴＭ−５０００）を用いて、以下に記載の形成条件により、金を蒸着し、第２電極層２ｅを形成した。
【００６４】
ｐ型半導体層１ｐとして酸化ニッケルを用いた場合には、藤倉化成株式会社製導電性樹脂材料ドータイトを印刷法により塗布することにより、第２電極層２ｅを形成した。
【００６５】
【表１５】

【００６６】
続いて、各実施例について詳細に説明する。各実施例において製造した光電変換素子の構造は図１に示したものであり、形成した半導体層（１ｎ／１ｉ／１ｐ）の材料を以下に示す。
【００６７】
【表１６】

【００６８】
実施例１〜実施例１２の形成条件は、すべて表６〜表１４に記載の形成条件である。実施例１３〜実施例１５は、上記表に記載の条件と異なる。これらの形成条件の相違点のみを以下に説明する。
【００６９】
（実施例１３の形成条件）
透明基板１ｔとしてコーニング社製７０５９ガラス上に第１電極層１ｅとして酸化インジウムすず（ＩＴＯ）が形成された基材１ｔｅを使用した。前記基材１ｔｅは甲子光学工業株式会社製シート抵抗１０Ω／□以下を使用した。
【００７０】
ｉ型半導体層１ｉの酸化チタンの形成条件において、表１０と異なる条件は、噴霧回数を１６０回としたことである。
【００７１】
ｐ型半導体層１ｐの亜酸化銅の形成条件において、表１１と異なる条件は、まず、酸化チタンに隣接したｐ型半導体層１ｐｉとして、亜鉛を添加したことである。亜鉛イオンの濃度は０．００３２Ｍであり、銅イオンの濃度の８ａｔ％に相当する。添加物原料としては、酢酸亜鉛・１水和物を利用した。そして、噴霧回数を５０回とした。次に、ｐ型半導体層１ｐｅとして、添加物なしの亜酸化銅の形成した。その際の形成条件で表１１と異なる条件は、基板温度を２８０℃とし、噴霧回数を１００回としたことである。
【００７２】
（実施例１４の形成条件）
透明基板１ｔとしてソーダライムガラス上に、ナトリウム拡散防止のためのＳｉＯ_２を形成し、第１電極層１ｅとして酸化すず（ＳｎＯ_２）が形成された基材１ｔｅを使用した。前記基材１ｔｅは旭硝子株式会社製Ｕ膜（シート抵抗１５Ω／□以下）を使用した。
【００７３】
ｎ型半導体層１ｎ及びｉ型半導体層１ｉの形成条件は実施例１３と同様である。
【００７４】
ｐ型半導体層１ｐの酸化銅の形成条件において、表１２と異なる条件は、まず、酸化チタン側に隣接するｐ型半導体層１ｐｉとして、鉄（ＩＩＩ）を添加したことである。鉄イオンの濃度は０．０００４Ｍであり、銅イオンの濃度の１ａｔ％に相当する。添加物原料としては、塩化鉄（ＩＩＩ）・６水和物を利用した。そして、噴霧回数を１００回とした。次に、ｐ型半導体層１ｐｅとして、添加物なしの酸化銅を形成した。その際の形成条件で表１２と異なる条件は、基板温度を２８０℃とし、噴霧回数を５０回としたことである。
【００７５】
（実施例１５）
実施例１４と同じ基材１ｔｅを使用した。
【００７６】
ｎ型半導体層１ｎの形成条件は実施例１３と同様である。ｉ型半導体層１ｉの酸化チタンの形成条件において、実施例１３と異なる条件は、鉄を添加したことである。鉄イオンの濃度は０．００２Ｍであり、チタンイオンの濃度の４ａｔ％に相当する。添加物原料としては、塩化鉄（ＩＩＩ）・６水和物を利用した。噴霧回数は実施例１３と同様に１６０回とした。
【００７７】
ｐ型半導体層１ｐを形成する際に、酸化チタンに隣接したｐ型半導体層１ｐｉの酸化ニッケルの形成条件は表１３の通りである。ｐ型半導体層１ｐｅの形成条件において、表１３と異なる条件は、リチウムを添加したことである。リチウムイオンの濃度は０．００１６Ｍであり、ニッケルイオンの濃度の４ａｔ％に相当する。添加物原料としては、酢酸リチウムを利用した。基板温度を３４０℃とし、噴霧回数を３０回とした。
【００７８】
（評価及び結果）
上記実施例１〜実施例１５の光電変換素子に、山下電装株式会社製 ソーラシミュレータ ＹＳＳ−５０を用いて、ＡＭ−１．５、１４０ｍＷ／ｃｍ^２の疑似太陽光を照射したときに、電極パッド１ｐｄと２ｐｄとの間にかかる電圧（開放電圧）を測定した。また、疑似太陽光を照射し、電極パッド１ｐｄと２ｐｄとの間にかかる電圧が０Ｖのときに、電極パッド１ｐｄと２ｐｄとの間に流れる電流（短絡電流）を測定した。電極パッド１ｐｄと２ｐｄとの間に−１．０Ｖの電圧を印加したときに、電極パッド１ｐｄと２ｐｄとの間に流れる電流（暗電流）を測定した。これらの結果を以下に示す。
【００７９】
【表１７】

【００８０】
上表に示したように、各実施例により電圧、電流及び暗電流が異なる。本発明に係る光電変換素子の使用目的（太陽電池、光センサなど）及び使用環境（使用温度、湿度、照射される光の強度など）などに応じて、適宜、ｎ型半導体層１ｎとｐ型半導体層１ｐの組み合わせを選択することが可能となった。
【００８１】
次に、実施例１、５、９及び１４の光電変換素子において、暗時（光を遮断した時）の電極パッド１ｐｄと２ｐｄとの間の電圧と電流、山下電装株式会社製 ソーラシミュレータ ＹＳＳ−５０を用いて、ＡＭ−１．５、１４０ｍＷ／ｃｍ^２の疑似太陽光を照射した時の電極パッド１ｐｄと２ｐｄとの間の電圧と電流の関係を図２、４、６及び８に示す。
【００８２】
また、実施例２、６、１０及び１４の光電変換素子の分光感度の結果を図３、５、７及び９に示す。分光感度の測定は日本分光株式会社製ＣＥＰ−２５ＢＸにより測定した。この図は、入射光の波長（ｎｍ）と量子効率（％）との関係を示しており、実施例１〜４は、３００〜５００ｎｍの光に対して感度を有しており、実施例５〜１２は、３００〜４００ｎｍの光に対して感度を有していることがわかる。これらの光電変換素子は、紫外域（３００ｎｍ〜５００ｎｍ）に感度を有し、特に、感度ピークをこの帯域、詳細には３００ｎｍ〜３５０ｎｍの波長帯域内に有する。
【００８３】
以上、本発明に係る光電変化素子について実施例を元に詳細に説明したが、本発明に係る光電変換素子は、上記実施例に限定されるものではなく、各種半導体層への添加物の種類及び添加量を変化させてもよい。また、第１電極層としては、酸化すずだけでなく、酸化インジウムすず等も使用でき、光の感応波長、使用目的及び使用環境など応じて適宜選択することができる。さらに、各種半導体層の形成条件も本実施例に限定されるものではなく、使用目的及び使用環境に応じて、原料濃度、基板温度、溶液供給速度、噴霧時間、噴霧回数、噴霧間隔、噴霧口基板間距離、霧化ガス圧力及びキャリアガスを適宜選択することが可能である。
【００８４】
【発明の効果】
本発明によれば、平易な装置を用いて、比較的簡単な方法により、ｐｉｎ接合を有する光電変換素子を作製することができるとともに、ｎ型半導体層、ｉ型半導体層及びｐ型半導体層を適宜選択し、それらを組み合わせることにより、感応する光の波長、取り出しうる光電流の大きさ、及び光の最小検出限界強度などに応じた光電変換素子を作製することが可能となった。
【図面の簡単な説明】
【図１】本発明に係る光電変換素子の実施形態の一例を示す図である。
【図２】本発明に係る光電変換素子の実施例１の電圧−電流特性を示す図である。図中、細線が暗時（光を照射していないとき）の電圧−電流特性を示し、太線が光を照射したときの電圧−電流特性を示している。
【図３】本発明に係る光電変換素子の実施例１の分光感度の結果を示す図である。
【図４】本発明に係る光電変換素子の実施例５の電圧−電流特性を示す図である。図中、細線が暗時（光を照射していないとき）の電圧−電流特性を示し、太線が光を照射したときの電圧−電流特性を示している。
【図５】本発明に係る光電変換素子の実施例５の分光感度の結果を示す図である。
【図６】本発明に係る光電変換素子の実施例９の電圧−電流特性を示す図である。図中、細線が暗時（光を照射していないとき）の電圧−電流特性を示し、太線が光を照射したときの電圧−電流特性を示している。
【図７】本発明に係る光電変換素子の実施例９の分光感度の結果を示す図である。
【図８】本発明に係る光電変換素子の実施例１４の電圧−電流特性を示す図である。図中、細線が暗時（光を照射していないとき）の電圧−電流特性を示し、太線が光を照射したときの電圧−電流特性を示している。
【図９】本発明に係る光電変換素子の実施例１４の分光感度の結果を示す図である。
【符号の説明】
１ｔ…透明基板、１ｅ…第１電極層、１ｔｅ…基材、１ｎ…ｎ型半導体層、１ｉ…ｉ型半導体層、１ｐ…ｐ型半導体層、２ｅ…第２電極層、１ｐｄ…電極パッド１、２ｐｄ…電極パッド２[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a pin-type photoelectric conversion element that can be applied to an optical sensor, a solar cell, and the like.
[0002]
[Prior art]
Conventionally, an optical sensor or a solar cell is known as a photoelectric conversion element that generates carriers in response to incident light. The crystal state of a semiconductor constituting an optical sensor or a solar cell is single crystal, polycrystalline, or amorphous.
[0003]
As these semiconductor materials, germanium (Ge) and silicon (Si) which are group IV semiconductors, gallium arsenide (GaAs) and indium phosphorus (InP) which are III-V compound semiconductors, and sulfide which is a II-VI compound semiconductor. Cadmium (CdS), cadmium tellurium (CdTe) and indium copper selenide (CuInSe ₂ ) are known.
[0004]
A pin-type photodiode, which is an optical sensor, is formed by stacking a p-type semiconductor layer, an i-type semiconductor layer, and an n-type semiconductor layer. Each conductivity type is determined by the valence of impurities added to the semiconductor. Si is generally known as a constituent material of photoelectric conversion elements such as pin type photodiodes. However, since the light absorption coefficient of Si is small, it is necessary to increase the thickness in order to perform sufficient photoelectric conversion.
[0005]
A solar cell using a material other than Si is described in “The Journal of the Institute of Electrical Communication” (1985, Dec. vol. J68-CNo12, pp. 981-990). This document discloses a pn junction type solar cell having a TiO ₂ / Se structure, and this solar cell has a sensitivity peak in the visible range.
[0006]
[Problems to be solved by the invention]
The photoelectric conversion element having the TiO ₂ / Se structure described in the above document has a sensitivity peak in the visible range, but a photoelectric conversion element having a sensitivity peak in the ultraviolet range, in particular, a pin type photoelectric conversion element is not known. This invention is made | formed in view of such a subject, and it aims at providing the photoelectric conversion element which has a sensitivity peak in an ultraviolet region, and a manufacturing method .
[0007]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a pin-type photoelectric conversion comprising an i-type semiconductor layer region that generates carriers in response to incident light between a p-type semiconductor layer region and an n-type semiconductor layer region. In the device, the i-type semiconductor layer region is titanium oxide. The pin-type photoelectric conversion element of the present invention has a sensitivity peak in the ultraviolet region. Here, i-type means that the carrier concentration at room temperature (25 ° C.) is 10 ¹⁵ / cm ³ or less.
[0008]
The p-type semiconductor layer region is selected from the group consisting of cuprous oxide, copper oxide and nickel oxide, and the n-type semiconductor layer region is selected from the group consisting of tin oxide, indium oxide, zinc oxide and zinc sulfide. desirable. The method for manufacturing a pin-type photoelectric conversion element according to the present invention includes an i-type semiconductor layer region that generates carriers in response to incident light between a p-type semiconductor layer region and an n-type semiconductor layer region. In the method for manufacturing a pin-type photoelectric conversion element, the i-type semiconductor layer region is titanium oxide, and the p-type semiconductor layer region is selected from the group consisting of cuprous oxide, copper oxide, and nickel oxide. The layer region is selected from the group consisting of tin oxide, indium oxide, zinc oxide, and zinc sulfide, and the p-type semiconductor layer region, the i-type semiconductor layer region, and the n-type semiconductor layer region are formed by spray pyrolysis. Features.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the photoelectric conversion element according to the embodiment of the invention will be described. The same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
[0010]
FIG. 1 is an explanatory diagram showing a vertical cross-sectional configuration of a photoelectric conversion element. The photoelectric conversion element includes a first electrode layer 1e, an n-type semiconductor layer 1n, an i-type semiconductor layer 1i, a p-type semiconductor layer 1p, and a second electrode layer 2e that are sequentially stacked on the transparent substrate 1t. The n-type semiconductor layer 1n and the p-type semiconductor layer 1p have an i-type semiconductor layer 1i interposed therebetween, and the i-type semiconductor layer 1i forms a homojunction or a heterojunction with the adjacent semiconductor layers 1n and 1p, and these three layers Forms a pin structure. The material constituting the i-type semiconductor layer 1n is titanium oxide (TiO ₂ ).
[0011]
The material constituting the p-type semiconductor layer 1p is selected from the following.
[0012]
[Table 1]

[0013]
[Table 2]

[0014]
When light enters the pin structure through the transparent substrate 1t, hole / electron pairs (carriers) are generated in response to the incident light. Such carriers can be generated in any part in response to light incidence within the semiconductor layer, but carriers generated in the i-type semiconductor layer 1i having a low carrier concentration have a long lifetime, Carriers generated in the i-type semiconductor layer 1i contribute as a substantial output current of the photoelectric conversion element.
[0015]
In other words, in the photoelectric conversion element having a pin structure, the light absorbed in the i-type semiconductor layer 1i also contributes to carrier generation, so that the substantial thickness of the depletion layer is larger than that of the pn junction photoelectric conversion element. Become.
[0016]
The generated carriers can be taken out as a photocurrent through the electrode pads 1pd and 2pd provided on the electrodes 1e and 2e.
[0017]
The resistivity of the p-type semiconductor layer 1p may be changed in the thickness direction by adding an additive at the time of formation or adjusting the substrate temperature at the time of formation. When the resistivity changes in two stages, if the p-type semiconductor layer 1p of the i-type semiconductor layer 1i is 1pi and the p-type semiconductor layer 1p on the second electrode layer 2e side is 1pe, the p-type semiconductor layer 1pi It is more preferable to set the formation conditions so that the resistivity is higher than the resistivity of the p-type semiconductor layer 1pe. That is, it is preferable that the p-type semiconductor layer 1p has a lower resistivity and a higher carrier concentration (impurity concentration) toward the second electrode layer 2e side.
[0018]
This resistivity can be changed depending on the substrate temperature when the p-type semiconductor layer 1p is formed. The resistivity of 1p of the p-type semiconductor layer tends to increase as the substrate temperature during formation is set lower. For example, when copper oxide (CuO) is selected as the p-type semiconductor layer 1p, after forming the substrate temperature at 260 ° C. when forming the i-type side p-type semiconductor layer 1pi, the electrode-side p-type semiconductor layer 1pe is formed. In some cases, the substrate temperature may be 280 ° C.
[0019]
The sheet resistance of copper oxide when the substrate temperature was 260 ° C. and 280 ° C. was 2.2 × 10 ⁶ Ω / □ and 5.4 × 10 ⁵ Ω / □, respectively.
[0020]
This resistivity can be controlled by adjusting the amount of additive (impurity concentration) during formation. For example, when cuprous oxide (Cu ₂ O) is selected as the p-type semiconductor layer 1p, a divalent metal is added as an additive when forming the i-type p-type semiconductor layer 1pi, and this is formed. Thereafter, the electrode side p-type semiconductor layer 1pe is formed without adding any additives.
[0021]
At a substrate temperature of 260 ° C., the sheet resistances of cuprous oxide formed by adding Ca and cuprous oxide formed without an additive were 4.0 × 10 ⁸ Ω / □ and 5.9 × 10 ⁶ Ω / square, respectively. It was □.
[0022]
Furthermore, the above two resistivity adjustment methods may be combined to add an additive at the time of forming the p-type semiconductor layer 1p and further change the substrate temperature. When nickel oxide (NiO) is selected as the p-type semiconductor layer 1p, a trivalent metal is added as an additive when forming the p-type semiconductor layer 1pi, and then the p-type semiconductor layer 1pe is formed. Sometimes it may be formed without adding additives or by adding monovalent metals.
[0023]
Nickel oxide formed by adding Al (trivalent) at a substrate temperature of 320 ° C., nickel oxide formed without adding an additive at a substrate temperature of 300 ° C., and Li (monovalent) at a substrate temperature of 320 ° C. The sheet resistance of the formed nickel oxide was 5.1 × 10 ⁹ Ω / □, 2.0 × 10 ⁸ Ω / □, and 3.0 × 10 ⁷ Ω / □, respectively.
[0024]
In order to allow light to reach the pin junction through the transparent substrate 1t, the energy band gap of the transparent substrate 1t, the first electrode layer 1e, and the n-type semiconductor layer 1n determines the light energy (E _l : E _l to be used for photoelectric conversion). = Hν, where h is Planck's constant and ν is the frequency of light), and each film thickness is preferably thin.
[0025]
Typical values of the energy band gap of each semiconductor layer are shown below.
[0026]
[Table 3]

[0027]
In addition, when forming a homo- or heterojunction between each semiconductor, it depends on said energy band gap relationship. In the case of forming a homojunction, the p-type and / or n-type semiconductor layers 1p and 1n may be titanium oxide, but the heterojunction can obtain higher photoelectric conversion efficiency than these. It was. When a heterojunction is used, when the refractive index of the p-type and n-type semiconductor layers 1p and 1n on the side opposite to the light incident surface is higher than that of the i-type semiconductor layer 1i. Can improve the photoelectric conversion efficiency,
From the viewpoint of transmitting light to the i-type semiconductor layer 1i in the pin structure, the thickness of each semiconductor is preferably thin. However, if it is too thin, the mechanical strength tends to deteriorate, and the pin structure is formed. In some cases, the light absorption efficiency tends to decrease.
[0028]
Therefore, from the viewpoint described above, a preferable range / more preferable range of the thickness of each element is set as follows.
[0029]
[Table 4]

[0030]
As the transparent substrate 1t, quartz glass or the like can be used in addition to soda lime glass.
[0031]
Furthermore, as the first electrode layer 1e, it is only necessary to be transparent and highly conductive like SnO ₂ , so that ITO (indium tin oxide) or zinc oxide can also be used.
[0032]
The second electrode layer 2e may be any material that can make ohmic contact with the p-type semiconductor layer. When a metal is used, the second electrode layer 2e may be appropriately selected according to the p-type semiconductor layer 1p from the work function of the metal. Good. When a metal having a work function that is too small is selected, ohmic contact tends to be difficult. The second electrode layer 2e is not limited to a metal, and conductive metal oxides such as tin oxide, indium oxide and zinc oxide can also be used.
[0033]
When the photoelectric conversion element is a transmissive type and light is incident from the second electrode layer 2e side and photoelectric conversion is possible, the second electrode layer 2e has the same energy as the first electrode layer 1e. A larger band gap is preferred, and a thinner film thickness is preferred.
[0034]
As the additive (dopant) added to the n-type, i-type and p-type semiconductor layers 1n, 1i and 1p, various types can be considered. The additive to each semiconductor layer is selected from the following additive group (additive 1, additive 2,...).
[0035]
[Table 5]

[0036]
The kind and addition amount of the additive to each semiconductor layer can be appropriately selected according to the purpose of use, usage environment, desired characteristics, and the like of the photoelectric conversion element.
[0037]
The addition amount of the additive is preferably set according to the combination with each semiconductor layer. For example, fluorine (F) or antimony (Sb) is preferably added to reduce the resistivity by adding an additive to tin oxide that is the n-type semiconductor layer 1n. The amount of fluorine added is preferably 0.1 at% or more and 400 at% or less, and more preferably 100 at% or more and 300 at% or less. The amount of antimony added is preferably 0.1 at% or more and 100 at% or less, and more preferably 20 at% or more and 50 at% or less.
[0038]
When an additive is added to indium oxide, the resistivity of indium oxide tends to decrease when tin (Sn) is added. In this case, the amount of tin added is preferably 0.1 at% or more and 40 at% or less, and more preferably 10 at% or more and 30 at% or less.
[0039]
When adding an additive to zinc oxide and zinc sulfide, if aluminum (Al), indium (In), and tin (Sn) are added, the resistivity of zinc oxide and zinc sulfide tends to decrease. In this case, the addition amount of the additive is preferably 0.1 at% or more and 40 at% or less, and more preferably 10 at% or more and 30 at% or less.
[0040]
When an additive is added to titanium oxide that is i-type semiconductor layer 1i, when tantalum (Ta), Sb, and F are added, the resistivity of titanium oxide tends to decrease. In this case, the amount of tantalum added is preferably 0.1 at% or more and 20 at% or less, and more preferably 1 at% or more and 10 at% or less. Further, the range of addition amounts of antimony and fluorine and the more preferable range are the same as those in the case of tin oxide. On the other hand, when In, Al, and Fe are added, the resistivity of titanium oxide tends to increase. The amount of addition is preferably 0.1 at% or more and 20 at% or less, and more preferably 1 at% or more and 10 at% or less.
[0041]
When an additive is added to the cuprous oxide, copper oxide and nickel oxide which are the p-type semiconductor layer 1p, the p-type semiconductor layer 1pi on the side adjacent to the titanium oxide and the p-type semiconductor on the side adjacent to the second electrode layer 2e With layer 1pe, it is necessary to consider the purpose of adding additives.
[0042]
When adding an additive to cuprous oxide, when zinc (Zn), calcium (Ca), and magnesium (Mg) are added, the resistivity of cuprous oxide tends to increase. Moreover, when adding an additive to copper oxide and nickel oxide, if aluminum (Al), iron (Fe), chromium (Cr), and indium (In) are added, the resistivity of copper oxide and nickel oxide tends to increase. It is in. The addition amount is preferably 0.1 at% or more and 20 at% or less, and more preferably 1 at% or more and 10 at% or less.
[0043]
On the contrary, when adding an additive to copper oxide and nickel oxide, when lithium (Li) is added, the resistivity of copper oxide and nickel oxide tends to decrease. The addition amount is preferably 0.1 at% or more and 20 at% or less, and more preferably 1 at% or more and 10 at% or less.
[0044]
As described above, the resistivity of the semiconductor layer can be increased or decreased depending on the type and amount of the additive added to each semiconductor layer. Depending on the semiconductor layer and the type of additive, the amount of additive differs, and when the amount added is less than the lower limit described above, the effect of adding the additive tends not to appear. Moreover, when more than the upper limit mentioned above, it exists in the tendency for an additive to be easily formed as a different component layer, and it exists in the tendency for resistivity to become difficult to control.
[0045]
The n-type semiconductor layer 1n, the i-type semiconductor layer 1i, and the p-type semiconductor layer 1p are stacked on the transparent substrate 1t so as to be adjacent to each other in the thickness direction. Therefore, the photoelectric conversion element can be easily formed on the transparent substrate 1t, and when light is incident on the pin junction through the transparent substrate 1t, the junction surface related to carrier generation can be maximized. Therefore, the photoelectric conversion efficiency can be increased.
[0046]
The shape of the pin junction is not limited to the above laminated structure, and may be a comb-like shape or a structure adjacent in the same plane.
[0047]
As described above, the pin-type photoelectric conversion element according to the present embodiment has the i-type semiconductor layer region 1i that generates carriers in response to incident light as the p-type semiconductor layer region 1p and the n-type semiconductor layer region 1n. In the pin-type photoelectric conversion element provided between and i, the i-type semiconductor layer region 1i is titanium oxide (TiO ₂ ). The p-type semiconductor layer region 1p is selected from the group consisting of cuprous oxide (Cu ₂ O), copper oxide (CuO), and nickel oxide (NiO), and the n-type semiconductor layer region 1n is tin oxide (SnO ₂ ), It is selected from the group consisting of indium oxide (In ₂ O ₃ ), zinc oxide (AnO), and zinc sulfide (ZnS).
[0048]
【Example】
EXAMPLES Hereinafter, although this invention is demonstrated more concretely based on an Example, this invention is not limited to a following example.
[0049]
(Common conditions)
Common conditions in the examples described later are as follows.
[0050]
A substrate 1te in which tin oxide (SnO ₂ ) was formed as a first electrode layer 1e on Corning 7059 glass was used as a transparent substrate 1t. As the substrate 1te, CS-4Z336-P110C-F-P60 manufactured by Nippon Sheet Glass Co., Ltd., sheet resistance of 12Ω / □ or less was used.
[0051]
In the photoelectric conversion element according to the present invention, an n-type semiconductor layer 1n, an i-type semiconductor layer 1i, a p-type semiconductor layer 1p, and a second electrode layer 2e are sequentially formed on the substrate 1te, and the first electrode layer 1e and the first electrode layer 1e Electrode pads 1pd and 2pd were bonded to the two-electrode layer 2e, respectively.
[0052]
In the spray pyrolysis method, a liquid raw material (solvent + raw material + additive etc.) is sprayed from a spray nozzle of a spray nozzle onto a heated base material 1te, and the sprayed liquid raw material is pyrolyzed on the base material 1te to obtain a desired material. This is a method of forming a compound on a substrate 1te. The liquid raw material is produced by mixing and dissolving the raw material and additive raw material in a solvent.
[0053]
In the examples described below, each compound semiconductor layer was formed using a spray pyrolysis method. Typical conditions for forming each compound semiconductor layer are shown below. However, in the examples, the substrate temperature was reset according to the type and concentration of the additive. Accordingly, in each embodiment, items different from typical formation conditions will be described later.
[0054]
[Table 6]

[0055]
[Table 7]

[0056]
[Table 8]

[0057]
[Table 9]

[0058]
[Table 10]

[0059]
[Table 11]

[0060]
[Table 12]

[0061]
[Table 13]

[0062]
[Table 14]

[0063]
Next, conditions for forming the second electrode layer are shown. When cuprous oxide and copper oxide are used as the p-type semiconductor layer 1p, using a vacuum vapor deposition apparatus VPC-410A (film thickness monitor CRTM-5000), gold is vapor deposited according to the formation conditions described below. A second electrode layer 2e was formed.
[0064]
When nickel oxide was used as the p-type semiconductor layer 1p, the second electrode layer 2e was formed by applying a conductive resin material dotite manufactured by Fujikura Kasei Co., Ltd. by a printing method.
[0065]
[Table 15]

[0066]
Subsequently, each example will be described in detail. The structure of the photoelectric conversion element manufactured in each example is as shown in FIG. 1, and the material of the formed semiconductor layer (1n / 1i / 1p) is shown below.
[0067]
[Table 16]

[0068]
The formation conditions of Examples 1 to 12 are all the formation conditions described in Tables 6 to 14. Examples 13 to 15 differ from the conditions described in the above table. Only the differences between these formation conditions will be described below.
[0069]
(Formation conditions of Example 13)
A substrate 1te in which indium tin oxide (ITO) was formed as a first electrode layer 1e on Corning 7059 glass was used as a transparent substrate 1t. As the base material 1te, a sheet resistance of 10Ω / □ or less manufactured by Koshi Optical Co., Ltd. was used.
[0070]
In the formation conditions of titanium oxide of the i-type semiconductor layer 1i, a condition different from Table 10 is that the number of sprays is 160 times.
[0071]
In the formation conditions of the cuprous oxide of the p-type semiconductor layer 1p, the condition different from Table 11 is that zinc is first added as the p-type semiconductor layer 1pi adjacent to the titanium oxide. The concentration of zinc ions is 0.0032M, which corresponds to 8 at% of the concentration of copper ions. Zinc acetate monohydrate was used as the additive material. And the frequency | count of spraying was 50 times. Next, cuprous oxide without an additive was formed as the p-type semiconductor layer 1pe. The formation conditions at that time differ from Table 11 in that the substrate temperature was 280 ° C. and the number of sprays was 100 times.
[0072]
(Formation conditions of Example 14)
A substrate 1te in which SiO ₂ for preventing sodium diffusion was formed on soda lime glass as the transparent substrate 1t and tin oxide (SnO ₂ ) was formed as the first electrode layer 1e was used. As the substrate 1te, a U membrane (sheet resistance of 15Ω / □ or less) manufactured by Asahi Glass Co., Ltd. was used.
[0073]
The conditions for forming the n-type semiconductor layer 1n and the i-type semiconductor layer 1i are the same as in Example 13.
[0074]
In the formation conditions of copper oxide of the p-type semiconductor layer 1p, the condition different from Table 12 is that iron (III) is first added as the p-type semiconductor layer 1pi adjacent to the titanium oxide side. The concentration of iron ions is 0.0004M, which corresponds to 1 at% of the concentration of copper ions. As an additive material, iron (III) chloride hexahydrate was used. And the frequency | count of spraying was 100 times. Next, copper oxide without an additive was formed as the p-type semiconductor layer 1pe. The formation conditions at that time differ from Table 12 in that the substrate temperature was 280 ° C. and the number of sprays was 50 times.
[0075]
(Example 15)
The same substrate 1te as in Example 14 was used.
[0076]
The conditions for forming the n-type semiconductor layer 1n are the same as in Example 13. In the formation conditions of titanium oxide in the i-type semiconductor layer 1i, a condition different from that in Example 13 is that iron is added. The iron ion concentration is 0.002 M, which corresponds to 4 at% of the titanium ion concentration. As an additive material, iron (III) chloride hexahydrate was used. The number of sprays was 160 as in Example 13.
[0077]
Table 13 shows the conditions for forming nickel oxide in the p-type semiconductor layer 1pi adjacent to the titanium oxide when forming the p-type semiconductor layer 1p. In the formation conditions of the p-type semiconductor layer 1pe, a condition different from Table 13 is that lithium is added. The concentration of lithium ions is 0.0016 M, which corresponds to 4 at% of the concentration of nickel ions. As an additive material, lithium acetate was used. The substrate temperature was 340 ° C. and the number of sprays was 30.
[0078]
(Evaluation and results)
When the photoelectric conversion elements of Examples 1 to 15 were irradiated with pseudo-sunlight of AM-1.5, 140 mW / cm ² using Solar Simulator YSS-50 manufactured by Yamashita Denso Co., Ltd., electrode pads The voltage (open circuit voltage) applied between 1 pd and 2 pd was measured. Moreover, when the pseudo-sunlight was irradiated and the voltage applied between the electrode pads 1pd and 2pd was 0V, the current (short-circuit current) flowing between the electrode pads 1pd and 2pd was measured. When a voltage of −1.0 V was applied between the electrode pads 1pd and 2pd, a current (dark current) flowing between the electrode pads 1pd and 2pd was measured. These results are shown below.
[0079]
[Table 17]

[0080]
As shown in the table above, the voltage, current, and dark current are different in each embodiment. The n-type semiconductor layer 1n and the p-type are appropriately selected according to the purpose of use of the photoelectric conversion element according to the present invention (solar cell, optical sensor, etc.) and the usage environment (use temperature, humidity, intensity of irradiated light, etc.). It became possible to select the combination of the semiconductor layers 1p.
[0081]
Next, in the photoelectric conversion elements of Examples 1, 5, 9 and 14, the voltage and current between the electrode pads 1pd and 2pd in the dark (when the light is blocked), Solar Simulator YSS- manufactured by Yamashita Denso Co., Ltd. ² , 4, 6, and 8 show the relationship between the voltage and current between the electrode pads 1 pd and 2 pd when irradiating pseudo-sunlight of AM-1.5 and 140 mW / cm ² using 50.
[0082]
Moreover, the result of the spectral sensitivity of the photoelectric conversion element of Example 2, 6, 10 and 14 is shown to FIG. The spectral sensitivity was measured with CEP-25BX manufactured by JASCO Corporation. This figure shows the relationship between the wavelength (nm) of incident light and the quantum efficiency (%). Examples 1 to 4 have sensitivity to light of 300 to 500 nm. It can be seen that ˜12 has sensitivity to light of 300 to 400 nm. These photoelectric conversion elements have sensitivity in the ultraviolet region (300 nm to 500 nm), and in particular, have a sensitivity peak in this band, specifically in the wavelength band of 300 nm to 350 nm.
[0083]
As described above, the photoelectric conversion element according to the present invention has been described in detail based on the examples. However, the photoelectric conversion element according to the present invention is not limited to the above examples, and the types of additives to various semiconductor layers. Further, the addition amount may be changed. Further, as the first electrode layer, not only tin oxide but also indium tin oxide can be used, and can be appropriately selected according to the sensitive wavelength of light, the purpose of use, and the use environment. Furthermore, the formation conditions of various semiconductor layers are not limited to the present embodiment, and depending on the purpose and environment of use, the raw material concentration, the substrate temperature, the solution supply speed, the spray time, the number of sprays, the spray interval, the spray port The distance between the substrates, the atomizing gas pressure, and the carrier gas can be appropriately selected.
[0084]
【The invention's effect】
According to the present invention, a photoelectric conversion element having a pin junction can be manufactured by a relatively simple method using a simple device, and an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer are formed. By appropriately selecting and combining them, it became possible to fabricate a photoelectric conversion element according to the wavelength of light to be sensitive, the magnitude of photocurrent that can be extracted, the minimum detection limit intensity of light, and the like.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of an embodiment of a photoelectric conversion element according to the present invention.
FIG. 2 is a diagram showing voltage-current characteristics of Example 1 of the photoelectric conversion element according to the present invention. In the figure, the thin line shows the voltage-current characteristic when dark (when no light is irradiated), and the thick line shows the voltage-current characteristic when irradiated with light.
FIG. 3 is a graph showing the results of spectral sensitivity of Example 1 of the photoelectric conversion element according to the present invention.
FIG. 4 is a diagram showing voltage-current characteristics of Example 5 of the photoelectric conversion element according to the present invention. In the figure, the thin line shows the voltage-current characteristic when dark (when no light is irradiated), and the thick line shows the voltage-current characteristic when irradiated with light.
FIG. 5 is a graph showing the results of spectral sensitivity of Example 5 of the photoelectric conversion element according to the present invention.
6 is a graph showing voltage-current characteristics of Example 9 of the photoelectric conversion element according to the present invention. FIG. In the figure, the thin line shows the voltage-current characteristic when dark (when no light is irradiated), and the thick line shows the voltage-current characteristic when irradiated with light.
7 is a graph showing the results of spectral sensitivity of Example 9 of the photoelectric conversion element according to the present invention. FIG.
FIG. 8 is a graph showing voltage-current characteristics of Example 14 of the photoelectric conversion element according to the present invention. In the figure, the thin line shows the voltage-current characteristic when dark (when no light is irradiated), and the thick line shows the voltage-current characteristic when irradiated with light.
FIG. 9 is a graph showing the results of spectral sensitivity of Example 14 of the photoelectric conversion element according to the present invention.
[Explanation of symbols]
1t ... transparent substrate, 1e ... first electrode layer, 1te ... base material, 1n ... n-type semiconductor layer, 1i ... i-type semiconductor layer, 1p ... p-type semiconductor layer, 2e ... second electrode layer, 1pd ... electrode pad 1 2 pd ... electrode pad 2

Claims (3)

In a pin type photoelectric conversion element having an i type semiconductor layer region that generates carriers in response to incident light between a p type semiconductor layer region and an n type semiconductor layer region,
The i-type semiconductor layer region is titanium oxide; and
The p-type semiconductor layer region is selected from the group consisting of cuprous oxide, copper oxide and nickel oxide, and the n-type semiconductor layer region is selected from the group consisting of tin oxide, indium oxide, zinc oxide and zinc sulfide. A pin-type photoelectric conversion element characterized by that. The pin-type photoelectric conversion element according to claim 1, wherein the p-type semiconductor layer region, the i-type semiconductor layer region, and the n-type semiconductor layer region are formed by spray pyrolysis. In a method for manufacturing a pin-type photoelectric conversion element having an i-type semiconductor layer region that generates carriers in response to incident light between a p-type semiconductor layer region and an n-type semiconductor layer region,
The i-type semiconductor layer region is titanium oxide; and
The p-type semiconductor layer region is selected from the group consisting of cuprous oxide, copper oxide and nickel oxide, and the n-type semiconductor layer region is selected from the group consisting of tin oxide, indium oxide, zinc oxide and zinc sulfide,
A method of manufacturing a pin-type photoelectric conversion element, wherein the p-type semiconductor layer region, the i-type semiconductor layer region, and the n-type semiconductor layer region are formed by spray pyrolysis.

Images