JP3616297B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3616297B2
JP3616297B2 JP2000012746A JP2000012746A JP3616297B2 JP 3616297 B2 JP3616297 B2 JP 3616297B2 JP 2000012746 A JP2000012746 A JP 2000012746A JP 2000012746 A JP2000012746 A JP 2000012746A JP 3616297 B2 JP3616297 B2 JP 3616297B2
Authority
JP
Japan
Prior art keywords
conductive film
polishing
depositing
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000012746A
Other languages
Japanese (ja)
Other versions
JP2001203267A (en
Inventor
光成 佐竹
周平 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000012746A priority Critical patent/JP3616297B2/en
Publication of JP2001203267A publication Critical patent/JP2001203267A/en
Application granted granted Critical
Publication of JP3616297B2 publication Critical patent/JP3616297B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の製造工程等において、半導体基板や絶縁性基板等のホールにタングステンなどの配線用導電膜を埋め込んでプラグまたは埋め込み配線を形成する半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
(第1の従来の技術)
図12に説明するように、半導体基板21上に絶縁膜として酸化膜22を1μm堆積し、ついで酸化膜22にリソグラフィーおよびドライエッチングを施し例えば直径0.3μmのホール23を形成する(図12(a))。
【0003】
つぎに、ホール23を含む酸化膜22上に第1の導電膜24としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に50nm、20nm堆積する(図12(b))。
【0004】
つぎに、第2の導電膜25としてタングステンをCVD法にて400nm堆積する(図12(c))。
【0005】
つぎに、塩素系ガスを使用し、ホール23内以外のタングステンを完全にエッチング除去し、ホール23内にタングステンプラグ26を残す(図12(d))。窒化チタン/チタンは一定量残存させる。このとき、ホール23内のタングステンは70nm以上掘れ下がる。
【0006】
この掘れ下がりはプラグリセスと呼ばれる。窒化チタン/チタンは、タングステンに対しエッチングレートが小さいため、これを除去しようとすると、ホール23内のタングステンは顕著に掘れ下がってしまう。
【0007】
一方、窒化チタン/チタンが残存していた場合、つぎの配線形成プロセスでドライエッチングでの除去が可能である。ただし、タングステンが残存していた場合は除去できない。以上の理由から、ホール23内以外のタングステンはエッチングにより完全に除去し、窒化チタン/チタンで止める。
【0008】
つぎに、配線材料28をスパッタにて堆積する(図12(e))。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスのため、その部分で配線材料が薄くなる。
【0009】
つぎに、リソグラフィーを施し、配線材料と、窒化チタン/チタンを同時にドライエッチングによって除去することで配線29を形成する(図12(f))。(第2の従来の技術)
図13に説明するように、半導体基板21上に絶縁膜として酸化膜22を1μm堆積し、ついで酸化膜22にリソグラフィーおよびドライエッチングを施し例えば直径0.3μmのホール23を形成する(図13(a))。
【0010】
つぎに、ホール23を含む酸化膜22上に第1の導電膜24としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に50nm、20nm堆積する(図13(b))。
【0011】
つぎに、第2の導電膜25としてタングステンをCVD法にて400nm堆積する(図13(c))。
【0012】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力5psi、定盤回転数60rpm、スラリー流量200ml/minなどの研磨条件にて、ホール23内以外において、タングステン/窒化チタン/チタンを完全に除去し、ホール23内にタングステンプラグ26を残す(図13(d))。
【0013】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料28をスパッタにて堆積する(図13(e))。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスは20nmであるため、配線材料はフラットになる。
【0014】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線29を形成する(図13(f))。
(第3の従来の技術)
図14に説明するように、半導体基板21上に絶縁膜として酸化膜22を1μm堆積し、ついで酸化膜22にリソグラフィーおよびドライエッチングを施し例えば直径0.3μmのホール23を形成する(図14(a))。
【0015】
つぎに、ホール23を含む酸化膜22上に第1の導電膜24としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に50nm、20nm堆積する(図14(b))。
【0016】
つぎに、第2の導電膜25としてタングステンをCVD法にて400nm堆積する(図14(c))。
【0017】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力5psi、定盤回転数60rpm、スラリー流量200ml/minなどの研磨条件にて、ホール23内以外において、タングステン/窒化チタン/チタンを完全に除去するか(図14(d))、またはタングステンを完全に取りきり、窒素チタン/チタンを一定量残存させ、ホール23内にタングステンプラグ26を残す。この際のタングステンプラグリセスは20nm程度である。
【0018】
つぎに、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる、一般的な酸化膜研磨用スラリーにて第2の研磨を行う(図14(e))。なお、第2の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。この第2の研磨によって、第1の研磨の際にアルミナ粒子を使用していたために発生した酸化膜表面の引っ掻きキズ(スクラッチと呼ばれている)を除去することができる。第2の研磨では、タングステンはほとんど研磨されないため、プラグリセスはほとんどなくなるか、または逆に凸状態となる。
【0019】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料28をスパッタにて堆積する(図14(f))。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないか、逆に凸状態となっているため、配線材料はフラットになる。
【0020】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線29を形成する(図14(g))。
(第4の従来の技術)
図15に説明するように、半導体基板21上に絶縁膜として酸化膜22を1μm堆積し、ついで酸化膜22にリソグラフィーおよびドライエッチングを施し例えば直径0.3μmのホール23を形成する(図15(a))。
【0021】
つぎに、ホール23を含む酸化膜22上に第1の導電膜24としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に50nm、20nm堆積する(図15(b))。
【0022】
つぎに、第2の導電膜25としてタングステンをCVD法にて400nm堆積する(図15(c))。
【0023】
つぎに、塩素系ガスを使用し、ホール23内以外のタングステンを完全にエッチング除去し、ホール23内にタングステンプラグ26を残す(図15(d))。窒化チタン/チタンは一定量残存させる。このとき、プラグリセスは70nm以上となる。
【0024】
つぎに、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力5psi、定盤回転数60rpm、スラリー流量200ml/minなどの研磨条件にて、ホール23内以外において、残存している窒化チタン/チタンを完全に除去する(図15(e))。この研磨においては、タングステンはほとんど研磨されないため、プラグリセスは小さくなる。なお、第2の研磨は、前述のアルカリ溶液以外にも、中性や酸性といったものもある。また、一般的なタングステン研磨用スラリー(研磨粒子としてシリカまたはアルミナ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウム)という場合もある。
【0025】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料28をスパッタにて堆積する(図15(f))。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【0026】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線29を形成する(図15(g))。
(第5の従来の技術)
図16に説明するように、半導体基板21上に絶縁膜として酸化膜22を1μm堆積し、ついで酸化膜22にリソグラフィーおよびドライエッチングを施し例えば直径0.3μmのホール23を形成する(図16(a))。
【0027】
つぎに、ホール23を含む酸化膜22上に第1の導電膜24としてチタンおよび窒化チタンの積層膜をスパッタにてそれぞれ順に50nm、20nm堆積する(図16(b))。
【0028】
つぎに、第2の導電膜25としてタングステンをCVD法にて400nm堆積する(図16(c))。
【0029】
つぎに、塩素系ガスを使用し、ホール23内以外のタングステンを途中までエッチング除去する(図16(d))。研磨を用いる手法もある。
【0030】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる一般的なタングステン研磨用スラリー、ならびに発泡ウレタンまたは不織布からなる研磨パッドを用いて、例えば研磨圧力5psi、定盤回転数60rpm、スラリー流量200ml/minなどの研磨条件にて、ホール23内以外において、残存しているタングステン/窒化チタン/チタンを完全に除去し、ホール23内にタングステンプラグ26を残す(図16(e))。プラグリセスは20nm程度である。
【0031】
つぎに、アンモニアやフッ酸などの研磨後の洗浄を行い、配線材料28をスパッタにて堆積する(図16(f))。配線材料としては、銅を若干加えたアルミニウムである。プラグリセスはほとんどないため、配線材料はフラットになる。
【0032】
つぎに、リソグラフィーを施し、配線材料をドライエッチングによって除去することで配線29を形成する(図16(g))。
【0033】
【発明が解決しようとする課題】
しかしながら、第1の従来の技術では、窒化チタンやチタンでドライエッチングを止めると、異物(エッチング残さと呼ばれる)が形成され、これが通常のブラシスクラバー洗浄では完全に除去できず、配線歩留まりが低下するという課題がある。また、プラグリセスが大きく、プラグ上の配線は、その部分で厚さが薄くなり、抵抗が増大し、配線の信頼性が低下するという課題もある。
【0034】
第2の従来の技術は、第1の従来の技術を改善するための方法であるが、研磨によりホール内以外のタングステン/窒化チタン/チタンを完全に除去するとなると、研磨レートの基板面内の不均一性により、研磨レートの遅い領域が完全に酸化膜が露出したとき、早い領域は酸化膜を長い時間削ってしまっているため、酸化膜の膜減りが大きくなるという課題がある。
【0035】
第3、第4および第5の従来の技術も、基本的には酸化膜を削り込んでしまうため、酸化膜の膜減りが発生すると言う課題がある。
【0036】
したがって、本発明の目的は、酸化膜の膜減りを抑制することができる半導体装置の製造方法を提供することである。
【0037】
【課題を解決するための手段】
前記の目的を達成するため、ホール内以外において、窒化チタンやチタンを研磨によって完全に除去しないようにする。研磨による酸化膜の膜減りは、前述した窒化チタンやチタンを無理して完全に除去しようとするために顕著になる。仮に窒化チタンやチタンが残存していても、配線材料を堆積し、その後のパターニング時(リソグラフィーおよびドライエッチング)に除去可能であるため問題にはならない。
【0038】
以下、各請求項の構成および作用について具体的に説明する。
【0039】
請求項1記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第1の導電膜を研磨によって若干量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0040】
この方法によれば、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させ、ついで開口部内以外において一定量残存している第1の導電膜を研磨によって若干量除去した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し歩留りを向上させることができる。また、プラグリセスを若干ではあるが低減でき、配線の信頼性を向上させることができる。さらに、研磨を第1の導電膜の途中で止めることから、絶縁膜表面にスクラッチが発生せず、配線の歩留りを向上させることができる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0041】
請求項2記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【0042】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われるので、第1の導電膜が窒化チタンやチタンの場合、第1の導電膜は研磨されるため、プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーはタングステン研磨用として一般的である。
【0043】
請求項3記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われることを特徴とする。
【0044】
この方法によれば、研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われるので、第1の導電膜が窒化チタンやチタン、第2の導電膜がタングステンの場合、第1の導電膜は研磨されるものの、第2の導電膜は全く研磨されないため、より一層プラグリセスを低減させることができる。エッチング残渣も問題なく除去できる。本スラリーは酸化膜研磨用として一般的である。
【0045】
請求項4記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第1の導電膜に、化学的に第1および第2の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0046】
この方法によれば、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第1の導電膜に、化学的に第1および第2の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣による配線間ショートを抑制し、歩留りを向上させることができる。スラリーは基本的に研磨粒子と水からなり、スラリーの取扱いが簡便であり、また汚染に対する問題も少ない。第1および第2の導電膜はほとんど研磨されないため、研磨量の制御が不必要であり、研磨が簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0047】
請求項5記載の半導体装置の製造方法は、請求項4記載の半導体装置の製造方法において、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであることを特徴とする。
【0048】
この方法によれば、研磨粒子が、シリカまたは酸化セリウムまたはアルミナであるので、一般に取扱いの多い研磨粒子であり、入手が容易である。
【0049】
請求項6記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させる工程と、開口部内以外において一定量残存している第1の導電膜に、水のみを流して研磨を施す工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0050】
この方法によれば、開口部内以外の第2の導電膜をドライエッチングによって完全に除去するとともに第1の導電膜を一定量残存させ、ついで、開口部内以外において一定量残存している第1の導電膜に、水のみを流して研磨を施した後、基板全面に配線材料を堆積するので、エッチング残渣をある程度低減させ、配線間ショートを減らすことができる。消耗部材コストがほとんどかからず、後洗浄も簡単である。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0051】
請求項7記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、開口部内以外の第2の導電膜をドライエッチングによって一定量除去する工程と、研磨によって開口部内以外の第2の導電膜を完全に除去しかつ第1の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0052】
この方法によれば、開口部内以外の第2の導電膜をドライエッチングによって一定量除去し、ついで、研磨によって開口部内以外の第2の導電膜を完全に除去しかつ第1の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスも小さく抑えられる。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0053】
請求項8記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0054】
この方法によれば、研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、その膜減りは小さく抑えられる。プラグリセスもほとんど発生しない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0055】
請求項9記載の半導体装置の製造方法は、請求項7または8記載の半導体装置の製造方法において、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする。
【0056】
この方法によれば、研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われており、本スラリーは一般にタングステン研磨に用いられているものであり、入手が容易である。
【0057】
請求項10記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、第1の研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、第2の研磨によって開口部内以外の第1の導電膜を若干除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0058】
この方法によれば、第1の研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去し、ついで、第2の研磨によって開口部内以外の第1の導電膜を若干除去した後、基板全面に配線材料を堆積するので、第1および第2の研磨のそれぞれの長所を使用できるというメリットがある。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0059】
請求項11記載の半導体装置の製造方法は、請求項10記載の半導体装置の製造方法において、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われることを特徴とする。
【0060】
この方法によれば、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われるので、万が一、基板面内の一部にて絶縁膜が露出したとしても、傷が少ない。また、洗浄で研磨粒子を除去しやすい。さらに、シリカ粒子の場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【0061】
請求項12記載の半導体装置の製造方法は、請求項10記載の半導体装置の製造方法において、第1の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第1のスラリーにて行われ、第2の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第2のスラリーにて行われることを特徴とする。
【0062】
この方法によれば、第1の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第1のスラリーにて行われ、第2の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第2のスラリーにて行われるので、第1の導電膜表面の鉄やカリウム汚染を除去することができる。また、プラグ中のボイドの拡大を抑制することができる。
【0063】
請求項13記載の半導体装置の製造方法は、請求項10記載の半導体装置の製造方法において、第1の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第2のスラリーにて行われることを特徴とする。
【0064】
この方法によれば、第1の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第2のスラリーにて行われるので、第2の導電膜がタングステンの場合、第2の研磨によってプラグリセスをより低減させることができる。また、第1の研磨に、アルミナが使われた場合、第2の研磨によって傷を少なくすることができる。さらに、第1の研磨に硝酸鉄やヨウ素酸カリウムが使用され、第2の研磨に水酸化アンモニウムが使用さた場合、汚染を低減させることができる。
【0065】
請求項14記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーによる第1の研磨によって開口部内以外の第2の導電膜を一定量除去する工程と、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーによる第2の研磨によって開口部内以外の第2の導電膜を完全に除去しかつ第1の導電膜を一定量除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
【0066】
この方法によれば、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーによる第1の研磨によって開口部内以外の第2の導電膜を一定量除去し、ついで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーによる第2の研磨によって開口部内以外の第2の導電膜を完全に除去しかつ第1の導電膜を一定量除去した後、基板全面に配線材料を堆積するので、万が一、基板面内の一部にて絶縁膜が露出したとしても、請求項11記載の方法より傷を少なくすることができる。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。そして、絶縁膜の膜減りが発生しないことから、設計通りの多層配線を実現することができる。
【0067】
請求項15記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、第1の研磨によって、開口部内以外の第2の導電膜を一定量除去する工程と、第2の研磨によって開口部内以外の第2の導電膜および第1の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
ここで、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われる。
【0068】
この方法によれば、第1の研磨によって、開口部内以外の第2の導電膜を一定量除去し、ついで、第2の研磨によって開口部内以外の第2の導電膜および第1の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第1および第2の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、絶縁膜の膜減りは大きい。
また、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項11,14記載の方法より多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、長時間使用しないため、装置の運用に支障をきたさない。
【0071】
請求項16記載の半導体装置の製造方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開口部を形成する工程と、絶縁膜上に第1の導電膜を堆積する工程と、第1の導電膜上に第2の導電膜を堆積する工程と、第1の研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、第2の研磨によって、開口部内以外の第1の導電膜を完全に除去する工程と、基板全面に配線材料を堆積する工程と、ドライエッチングにより余分な配線材料と第1の導電膜を除去し配線を形成する工程とを含む。
ここで、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われる。
【0072】
この方法によれば、第1の研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去し、ついで、第2の研磨によって、開口部内以外の第1の導電膜を完全に除去した後、基板全面に配線材料を堆積するので、第1および第2の研磨のそれぞれの長所を使用できるというメリットがある。しかしながら、請求項15記載の方法と同様に、絶縁膜の膜減りが大きい。
また、第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われるので、絶縁膜表面に傷を多くは発生させない。ただし、請求項15記載の方法の場合よりは多い。また、洗浄にて研磨粒子を除去しやすい。さらに、シリカの場合、研磨装置に負荷をかけるが、短時間しか使用しないため、装置の運用に支障をきたさない。
【0077】
請求項17記載の半導体装置の製造方法は、請求項1、4、6、7、8、10、14、15または16記載の半導体装置の製造方法において、第1の導電膜がチタンと窒化チタンの積層膜、第2の導電膜がタングステンであることを特徴とする。
【0078】
この方法によれば、第1の導電膜がチタンと窒化チタンの積層膜、第2の導電膜がタングステンであるので、アルミニウムなどの多層配線を結ぶタングステンプラグ形成に、本発明が有効である。
【0081】
【発明の実施の形態】
(第1の実施の形態:請求項15,17に対応)
以下、本発明の第1の実施の形態に係る半導体装置の製造方法について図1(a)〜(g)を参照しながら説明する。
【0082】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図1(a))。なお、基板に接続されるというのは、トランジスタと第1配線を結ぶホール(コンタクトホール)のことを意味している。配線に接続されるというのは、上下の配線を結ぶホール(ヴィアホール)のことを意味している。以下の実施の形態でも同様である。
【0083】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図1(b))。
【0084】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図1(c))。
【0085】
上記第1または第2の導電膜14または15の除去に化学的機械研磨による方法を適用した場合、研磨剤(スラリー)中に研磨粒子とてしてアルミナまたはシリカを、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどを、用いることが考えられるが、スラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。
【0086】
研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい(短時間なら可能)。
【0087】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール13内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。
【0088】
なお、ホール13内のタングステンのつなぎ目というのは、ホール13内にタングステンをCVDによって堆積する際に生じるものである。タングステンをCVDによって堆積すると、ホール13の内面のどの部分も同じようにタングステンの膜厚が増加していくので、ホール13内の空間が徐々に狭くなり、そのホール13内の空間が最終的につなぎ目となるのである。
【0089】
また、スラリーには、研磨粒子と酸化剤の他に、研磨粒子をスラリー中で分散させるための分散剤、酸化膜を研磨されにくくする材料、pH調整剤などが含まれている。金属膜の研磨では、まず金属を酸化させる必要があり、そのために最適なpHが決まっている。
【0090】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール13内以外のタングステンを途中まで研磨する(図1(d))。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。第1の研磨をタングステンの途中で止めた場合に、リセスはない。
【0091】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール13内以外においてタングステンおよび窒化チタン/チタンが完全になくなるように第2の研磨を行い、ホール13内にタングステンプラグ16を残す(図1(e))。第2の研磨の研磨条件は第1の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。プラグリセスは20nm程度である。
【0092】
基板面内における第1の研磨のレートばらつきと、第2の研磨のレートばらつきから、窒化チタン/チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜12の膜減りは顕著になる。これは、第1の研磨後に、基板面内においてタングステン膜厚がばらついている点も関係している(第1の研磨速度のばらつきによる)。この場合、酸化膜減りは150nm程度となり、これに上記のプラグリセス20nmを加えると170nm程度のタングステンプラグの減少が生じる。しかしながら、本実施の形態では、酸化膜膜減りに対しては効果がないものの、スラリー中の研磨粒子を第1の研磨と第2の研磨で使い分けることにより研磨装置に負荷をかけないという点と、スクラッチがほとんど発生しないという点で効果がある。
【0093】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料18を堆積し(図1(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線19を形成する(図1(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは20nm程度であるため、プラグ上の配線はフラットとなる。
(第2の実施の形態:請求項16,17に対応)
以下、本発明の第2の実施の形態に係る半導体装置の製造方法について図2(a)〜(g)を参照しながら説明する。
【0094】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図2(a))。
【0095】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図2(b))。
【0096】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図2(c))。
【0097】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、ホール13内以外のタングステンを完全に除去し、窒化チタン/チタンをあえてある程度残存させる(図2(d))。基板面内においては、一部酸化膜が露出している箇所があってもよい。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。アルミナ粒子を使用したのは、研磨装置のバイブレーションをなくすためである。プラグリセスは20nm程度である。
【0098】
つぎに、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール13内以外において窒化チタン/チタンが完全になくなるように第2の研磨を行い、ホール13内にタングステンプラグ16を残す(図2(e))。第2の研磨の研磨条件は第1の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。プラグリセスは20nm程度である。
【0099】
基板面内における第1の研磨のレートばらつきと、第2の研磨のレートばらつきから、窒化チタン/チタンを完全に除去するためには、研磨レートの大きい領域の酸化膜の膜減りが発生するが、この酸化膜膜減りは150nm程度に抑制される。
【0100】
よって、本実施の形態では、スラリー中の研磨粒子を使い分けることにより研磨装置に負荷をかけないという点と、第1の実施の形態に比べて、第2の研磨の研磨時間が短くなるため酸化膜膜減りが抑制されタングステンの減りは120nm程度となり、またプラグ中のタングステンのつなぎ目の拡大をより小さくすることができる。ただし、第1の研磨で、酸化膜が一部露出してしまいスクラッチが入る可能性があり、このスクラッチは第2の研磨にて減少するが、後述の第6の実施の形態に比べると多い。
【0101】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料18を堆積し(図2(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料を一度に除去し、配線19を形成する(図2(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは20nm程度であるため、プラグ上の配線はフラットとなる。
(第3の実施の形態:請求項6,17に対応)
以下、本発明の第3の実施の形態に係る半導体装置の製造方法について説明する。図3(a)〜(g)を参照しながら説明する。
【0102】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図3(a))。
【0103】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図3(b))。
【0104】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図3(c))。
【0105】
つぎに、ドライエッチングによりホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをある程度残存させ、ホール13内にタングステンプラグ16を残す(図3(d))。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン/チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残さ17が生成している。なお、ドライエッチングの場合、エッチングチャンバー内に原子をモニタする機構があり、エッチング中においてチタン系のものが検出されると、エッチングを終了させる。
【0106】
つぎに、窒化チタンまたはチタン表面を、水を流しながら研磨パッドに押し付ける。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。この工程は水研磨と呼ばれる。これにより、通常のブラシスクラバー洗浄では除去できないエッチング残さを、機械的に除去することができる。プラグリセスは、タングステンをドライエッチングした場合に発生した70nmがそのまま残る(図3(e))。しかし窒化チタンやチタンが全く研磨されないため酸化膜の膜減りがない。
【0107】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料18を堆積し(図3(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図3(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは70nm程度であるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の改善はないが、エッチング残渣が減少し、歩留まりが向上する。
(第4の実施の形態:請求項4,5,17に対応)
以下、本発明の第4の実施の形態に係る半導体装置の製造方法について図3(a)〜(g)を参照しながら説明する。
【0108】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図3(a))。
【0109】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図3(b))。
【0110】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図3(c))。
【0111】
つぎに、ドライエッチングによりホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをある程度残存させ、ホール13内にタングステンプラグ16を残す(図3(d))。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン/チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣17が生成している。
【0112】
つぎに、研磨粒子としてシリカまたはアルミナまたは酸化セリウムなどを水に含ませた液にて、窒化チタンやチタン表面を研磨する。化学的反応がないため窒化チタンやチタンはほとんど研磨されないが、エッチング残さは機械的に除去される。プラグリセスは、タングステンをドライエッチングした場合に発生した70nm程度がそのまま残る(図3(e))。しかし窒化チタンやチタンがほとんど研磨されないため酸化膜の膜減りがない。さらに第3の実施の形態の場合と比べてエッチング残さ17が完全に除去できるため歩留まりが向上する。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。
【0113】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料18を堆積し(図3(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図3(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは70nm程度のままであるため、従来のエッチングのみの方式に対し、配線抵抗、信頼性の向上はないが、エッチング残渣が低減するため、歩留まりが向上する。
【0114】
ところで実際は、研磨粒子は水だけでは均等に分散しない。研磨粒子を液中で分散させるために、窒化チタンやチタンおよびタングステンが化学的に反応しない分散剤を用いた場合も、本実施の形態に含まれる。
(第5の実施の形態:請求項1,2,3,17に対応)
以下、本発明の第5の実施の形態に係る半導体装置の製造方法について図4(a)〜(g)および図5(a)〜(g)を参照しながら説明する。
【0115】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホールの下は基板または配線に接続される(図4(a))。
【0116】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図4(b))。
【0117】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図4(c))。
【0118】
つぎに、ドライエッチングによりホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをある程度残存させ、ホール13内にタングステンプラグ16を残す(図4(d))。エッチングレートの基板面内依存性は、基板外周部ほど大きく、窒化チタン/チタンの膜厚は薄くなる。なお、窒化チタンまたはチタン表面にはエッチング残渣17が生成している。
【0119】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて、残存している窒化チタン/チタンに少量の研磨を行い、窒化チタン/チタンをあえて残存させる(図4(e))。研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。少量の研磨を行うことにより、エッチング残さは除去される。
【0120】
ところで、基板面内において同量の窒化チタン/チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン/チタンを完全に取りきるプロセスではないので、膜減りはそれほど発生しない。第3および第4の実施の形態においてプラグリセスが70nm程度以上であるのに対し、本実施の形態の様に酸化剤を含んだスラリーで研磨を行うことにより窒化チタン/チタンが若干研磨されるため50nm程度に低減することができる。
【0121】
つぎに、図示していないが、水酸化アンモニウムやフッ酸などの洗浄を行い、基板全面に配線材料18を堆積し(図4(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図4(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは50nm程度であるため、プラグ上の配線のうねりは緩和され、配線の抵抗増大をなくし、また信頼性を向上させることができる。
【0122】
つぎに、研磨粒子としてシリカと、pH調整剤としてアンモニアまたは水酸化カリウムとからなる一般的な酸化膜研磨用スラリーを用いた場合を説明する(図5参照)。図5の(d)までは、図4と同様であるため説明を省略する。本スラリーは、一般的な酸化膜研磨用スラリーであり、ホール13内のタングステンは全く研磨されない。よって、図4に示した酸化剤を含んだスラリーで研磨した場合よりプラグリセスが低減され40nm程度となる(図5(e))。研磨後の工程は、図4(f)、(g)と同様である(図5(f)、(g))。プラグリセスが小さい分、配線のうねりはより緩和され、配線の信頼性はさらに向上する。このスラリーを用いた場合も、タングステンエッチングレートおよび研磨レートの面内不均一性から、基板面内のある領域では酸化膜が露出して酸化膜膜減りが発生する可能性がある。酸化膜の研磨レートに対し、窒化チタンのレートは約0.3倍、チタンのレートは約0.5倍である。つまり、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、pHがアルカリでなく、中性または酸性でもよい。
(第6の実施の形態:請求項7,17に対応)
以下、本発明の第6の実施の形態に係る半導体装置の製造方法について図6(a)〜(g)を参照しながら説明する。
【0123】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図6(a))。
【0124】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図6(b))。
【0125】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図6(c))。
【0126】
つぎに、ドライエッチングによりホール13内以外のタングステンを途中まで除去する(図6(d))。ドライエッチングは、プラグリセスを顕著に発生させないところまで行う。例えば300nmエッチングし100nm残存させる。このように大きくエッチングするのは、タングステンの堆積時のつなぎ目(シーム)のところで、エッチングによるリセスが発生しやすく、そのリセスを避けるためである。
【0127】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをあえてある程度残存させ、ホール13内にタングステンプラグ16を残す(図6(e))。基板面内において同量の窒化チタン/チタンが残存するのが理想であるが、実際は、前述したタングステンのエッチングレートの面内不均一性や、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン/チタンを完全に取りきるプロセスではないため、膜減りはそれほど大きくならない。
【0128】
この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは1倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは0.5倍以下であるため、チタンをある程度残存させることは可能である。この様にドライエッチングによるタングステンの除去を完全に行わないで途中で止めることにより、プラグリセスはドライエッチングにより若干発生したリセスと研磨することで発生リセスを合わせて30nm程度に低減される。
【0129】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料18を堆積し(図6(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図6(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは30nm程度であるため、プラグ上の配線はフラットとなり、信頼性が向上する。
(第7の実施の形態:請求項14,17に対応)
以下、本発明の第7の実施の形態に係る半導体装置の製造方法について、図7(a)〜(g)を参照しながら説明する。
【0130】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホールの下は基板または配線に接続される(図7(a))。
【0131】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図7(b))。
【0132】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図7(c))。
【0133】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール13内以外のタングステンを途中まで研磨する(図7(d))。または、酸化膜が一部でも露出しないような状態まで研磨する。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。本工程の研磨はタングステンの大部分を除去するため研磨時間が長くなり、研磨粒子としてシリカを使用した場合研磨装置のバイブレーションが懸念される。そこで、研磨時の抵抗が小さいアルミナ粒子を用いることによりバイブレーションを抑制する効果がある。
【0134】
つぎに、研磨粒子としてシリカの、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて窒化チタン/チタンをある程度残存させるように第2の研磨を行い、ホール13内にタングステンプラグ16を残す(図7(e))。第2の研磨の研磨条件は第1の研磨と同様であり、研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。プラグリセスは20nm程度である。シリカ粒子を使用することで、万が一酸化膜表面が露出してもスクラッチがほとんど発生せず、また次の洗浄工程で研磨粒子除去が容易となる。また、研磨時間も短いため研磨装置のバイブレーションも発生しない。
【0135】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料18を堆積し(図7(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図7(g))。配線材料は、アルミニウムと銅の合金である。本発明の実施の形態では、第4の実施の形態に比べると、プラグリセスを20nm程度に抑制できる効果があるため、プラグ上の配線はフラットとなる。
(第8の実施の形態:請求項8,9,17に対応)
以下、本発明の第8の実施の形態に係る半導体装置の製造方法について図8(a)〜(f)を参照しながら説明する。
【0136】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図8(a))。
【0137】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図8(b))。
【0138】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図8(c))。
【0139】
つぎに、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素、硝酸鉄、ヨウ素酸カリウムなどからなる研磨粒子を使用して研磨を行い、ホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをある程度残存させ、ホール13内にタングステンプラグ16を残す(図8(d))。基板面内において同量の窒化チタン/チタンが残存するのが理想であるが、実際は、研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン/チタンを完全に取りきるプロセスではないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系のものを使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは1倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約0.5倍以下であるため、チタンをある程度残存させることは可能である。プラグリセスは研磨によって発生した20nm程度である。
【0140】
つぎに、図示していないが、アンモニアやフッ酸などの洗浄を行い、基板全面に配線材料18を堆積し(図8(e))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図8(f))。配線材料は、上から順番に、例えば窒化チタン/チタン/アルミニウムと銅の合金/窒化チタン/チタンである。プラグリセスは20nm程度であるため、プラグ上の配線はフラットとなる。
【0141】
上記のスラリー中の研磨粒子と酸化剤の組み合わせは、いずれも長所短所がある。研磨粒子に着目すると、アルミナは酸化膜表面にスクラッチを発生させやすく、また、研磨後の洗浄で除去されにくい。シリカは、研磨時の抵抗が大きく、装置によってはバイブレーションを引き起こす場合がある。その場合、タングステンを数分間も研磨することは避けた方がよい(短時間なら可能)。
【0142】
酸化剤に着目すると、過酸化水素はタングステンを溶解するため、ホール13内のタングステンのつなぎ目部分が広がってしまう。硝酸鉄やヨウ素酸カリウムは、鉄やカリウム汚染が問題となる。よって、研磨粒子、酸化剤の選択は、前記の項目を判断して決定する。本実施の形態の場合、タングステンの研磨時間が長くなるため、研磨装置の振動が起きるようであれば、シリカ粒子は使用しない方が良い。
【0143】
本発明の実施の形態では、第7の実施の形態と同様、タングステンを堆積した状態から研磨を行うため、研磨レートの基板面内の不均一性の影響が作用し、第7の実施の形態と同量の酸化膜膜減りとなる。本実施の形態の利点は、ホール13内以外においてドライエッチングおよび研磨等によりタングステンを薄くする工程を削除できるため、1工程でタングステンの除去が可能となり生産コストを大幅に下げることができる点である。
参考例
以下半導体装置の製造方法の参考例について図9(a)〜(e)を参照しながら説明する。本実施の形態は埋め込み配線形成において配線材料の除去を絶縁膜上に堆積した導電膜の上でとめ埋め込み配線を形成し、その後不要な部分の導電膜をドライエッチングで除去することにより、配線膜厚をほとんど減らすことなく埋め込み配線を形成することを目的としたものである。
【0144】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1.0μm堆積し、リソグラフィーおよびドライエッチングによりホール32とトレンチ31を形成する。ホール32の下は基板または配線に接続される(図9(a))。
【0145】
つぎに、導電膜33として、例えばスパッタ法にて窒化タンタルを35nm、銅を150nm堆積する(図9(b))。
【0146】
つぎに、導電膜33上の銅を種結晶としてめっき法により配線材料34として銅を1000nm成長させる(図9(c))。
【0147】
つぎに、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素水とからなるスラリーにてトレンチ31内以外の銅を完全に除去するとともに窒化タンタルをあえてある程度残存させ、ホール32内およびトレンチ31内に銅埋め込み配線35を残す(図9(d))。窒化タンタルの研磨レートは銅の研磨レートの0.02倍程度であるため窒化タンタルはほとんど研磨されることがなく、容易に銅のみを研磨することが可能である。この場合酸化膜部の減りはほとんど無いため銅の配線膜厚の減りは50nm程度である。
【0148】
つぎに、配線を形成した時と同じマスクを用いてリソグラフィーおよびドライエッチングにより配線内部以外の窒化タンタルを除去する(図9(e))。
【0149】
参考例により酸化膜部の減りをほとんど起こすことなく埋め込み配線35を形成することができる。
(第の実施の形態:請求項10,11,12,13,17に対応)
以下、本発明の第の実施の形態に係る半導体装置の製造方法について図10(a)〜(g)および図11(a)〜(g)を参照しながら説明する。本実施の形態は第8の実施の形態におけるタングステン除去工程の後、僅かに研磨を行うことによりスクラッチの低減等を目的としたものである。
【0150】
半導体または絶縁性の基板11上に絶縁膜として例えばCVD法により酸化膜12を1μm堆積し、リソグラフィーおよびドライエッチングにより例えば直径0.3μmのホール13を形成する。ホール13の下は基板または配線に接続される(図10(a))。
【0151】
つぎに、第1の導電膜14として、例えばスパッタ法にてチタンを20nm、窒化チタンを50nm堆積する(図10(b))。
【0152】
つぎに、第2の導電膜15として例えばCVD法にてタングステンを400nm堆積する(図10(c))。
【0153】
つぎに、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをあえてある程度残存させ、ホール13内にタングステンプラグ16を残す(図10(d))。研磨粒子としてアルミナを選択したのは、研磨装置のバイブレーションの懸念を考慮したためである。基板面内において同量の窒化チタン/チタンが残存するのが理想であるが、実際は、前述した研磨レートの面内不均一性のため、基板面内のある部分では酸化膜が露出し、酸化膜の膜減りが発生してしまう可能性があるが、窒化チタン/チタンを完全に取りきるプロセスでないので、膜減りはそれほど大きくはならない。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは1倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約0.5倍以下であるため、チタンを残存させることは可能である。特に硝酸鉄の場合が最もチタンで止めやすい(研磨レート約0.2倍)。プラグリセスは20nm程度である。
【0154】
前述のスラリーは、アルミナを使用しているため後洗浄で除去しにくく、また酸化膜が露出してしまった箇所ではスクラッチが入りやすい。そこで、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて第2の研磨を少量行い(図10(e))、残存していたアルミナ粒子を落し、さらにスクラッチが発生しているならば、その部分を平滑にする。プラグリセスは同じく20nm程度である。
【0155】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面に配線材料18を堆積し(図10(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線19を形成する(図10(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスは20nm程度であるため、プラグ上の配線はフラットとなる。
【0156】
また、第1の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなるスラリーで行われ、第2の研磨が、酸化剤として過酸化水素、研磨粒子としてアルミナまたはシリカからなるスラリーで行われる手法も挙げられる。本方法の主目的は、プラグ中のタングステンのつなぎ目の拡大を低減することと、汚染の低減である。過酸化水素はつなぎ目を拡大する作用を有するが、第2の研磨の研磨時間は短いため問題にはならない。
【0157】
また、第1の研磨が、研磨粒子としてアルミナまたはシリカ、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーで行われ、第2の研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われる手法がある。この工程フローを図11を用いて説明する。
【0158】
図11(a)〜(c)までは図10(a)〜(c)と同様であるから説明を省略し、図11(d)から説明する。
【0159】
研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにてホール13内以外のタングステンを完全に除去するとともに窒化チタン/チタンをあえてある程度残存させ、ホール13内にタングステンプラグ13を残す(図11(d))。この際の研磨パッドは例えば発泡ウレタン系を使用し、研磨圧力は3psi、定盤回転数は30rpm程度の条件を使用する。前記スラリーを用いた場合、タングステンの研磨レートに対し、窒化チタンの研磨レートは1倍以上であるため、窒化チタンを残存させることはやや困難であるが、チタンの研磨レートは約0.5倍以下であるため、チタンを残存させることは可能である。プラグリセスは20nm程度である。
【0160】
つぎに、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる一般に酸化膜の研磨に用いられているスラリーにて、窒化チタン/チタンをある程度残存させるように少量の研磨を行う(図11(e))。本スラリーでは、タングステンは全く研磨されないため、プラグリセスはほとんどなくなるか、凸状態となる。ただし、酸化膜の研磨レートに対し、窒化チタンのレートは約0.3倍、チタンのレートは約0.5倍であるため、酸化膜が露出した領域では、酸化膜膜減り速度が大きくなるため注意が必要である。なお、pHがアルカリでなく、中性または酸性でもよい。第1の研磨にアルミナ粒子を使用した場合、第2の研磨は、スクラッチ低減や、アルミナ粒子除去に効果がある。また、第1の研磨に硝酸鉄またはヨウ素酸カリウムを使用した場合、第2の研磨は、汚染除去に効果がある。
【0161】
つぎに、図示していないが、アンモニアやフッ酸などの研磨後の洗浄を行い、基板全面にアルミニウムに銅を若干加えた配線材料を堆積し(図11(f))、リソグラフィーおよびドライエッチングにより、余分な領域の配線材料と窒化チタン/チタンを一度に除去し、配線を形成する(図11(g))。配線材料は、アルミニウムと銅の合金である。プラグリセスはほとんどないか、凸状態であるため、プラグ上の配線はフラットとなり、配線の信頼性が向上する。
【0162】
【発明の効果】
請求項1記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、また配線の信頼性を向上させることができる。さらに、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることかできる。
【0163】
請求項2記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項1記載の方法を達成することができる。
【0164】
請求項3記載の半導体装置の製造方法によれば、既存の酸化膜研磨用スラリーにて請求項1記載の方法を達成することができる。
【0165】
請求項4記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させることができる。
【0166】
請求項5記載の半導体装置の製造方法によれば、既存の研磨粒子にて請求項4記載の方法を達成することができる。
【0167】
請求項6記載の半導体装置の製造方法によれば、従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りをある程度向上させることができる。
【0168】
請求項7記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。そして、研磨装置への負荷を小さくすることができる。さらに従来のエッチングのみを用いたタングステンプラグ形成に対し、歩留りを向上させ、配線の信頼性を向上させることができる。
【0169】
請求項8記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。
【0170】
請求項9記載の半導体装置の製造方法によれば、既存のタングステン研磨用スラリーにて請求項8記載の方法を達成することができる。
【0171】
請求項10記載の半導体装置の製造方法によれば、第1および第2の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用など向上させることができる。絶縁膜の膜減りも従来の研磨を用いたタングステンプラグ形成に対し、小さくすることができる。
【0172】
請求項11記載の半導体装置の製造方法によれば、傷が少なく、研磨粒子を洗浄で除去しやすいことから、歩留りを向上させ、また、研磨装置の運用を向上させることができる。
【0173】
請求項12記載の半導体装置の製造方法によれば、汚染を低減することができる。
【0174】
請求項13記載の半導体装置の製造方法によれば、傷が少ないことから、歩留りを向上させることができる。
【0175】
請求項14記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、絶縁膜の膜減りを小さくすることができる。また、請求項11記載の方法より傷を少なくすることができ、後洗浄での研磨粒子除去も容易である。
【0176】
請求項15記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第1および第2の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【0178】
請求項16記載の半導体装置の製造方法によれば、従来の研磨を用いたタングステンプラグ形成に対し、第1および第2の研磨のそれぞれの長所を用いることで、歩留りや信頼性、装置運用などを向上させることができる。また、傷を少なくすることができ、歩留りを向上させることができる。
【0181】
請求項17記載の半導体装置の製造方法によれば、タングステンプラグ形成に有効である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図2】本発明の第2の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図3】本発明の第3および第4の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図4】本発明の第5の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図5】本発明の第5の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図6】本発明の第6の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図7】本発明の第7の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図8】本発明の第8の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図9】導体製造装置の参考例の各工程を示す断面図である。
【図10】本発明の第の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図11】本発明の第の実施の形態に係る半導体製造装置の各工程を示す断面図である。
【図12】第1の従来の技術の半導体製造方法の各工程を示す断面図である。
【図13】第2の従来の技術の半導体製造方法の各工程を示す断面図である。
【図14】第3の従来の技術の半導体製造方法の各工程を示す断面図である。
【図15】第4の従来の技術の半導体製造方法の各工程を示す断面図である。
【図16】第5の従来の技術の半導体製造方法の各工程を示す断面図である。
【符号の説明】
11 基板
12 酸化膜
13 ホール
14 第1の導電膜
15 第2の導電膜
16 タングステンプラグ
17 エッチング残さ
18 配線材料
19 配線
31 トレンチ
32 ホール
33 導電膜
34 配線材料
35 埋め込み配線
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a semiconductor device in which a conductive film for wiring such as tungsten is embedded in a hole of a semiconductor substrate or an insulating substrate to form a plug or embedded wiring in a manufacturing process of a semiconductor integrated circuit.
[0002]
[Prior art]
(First conventional technology)
As illustrated in FIG. 12, an oxide film 22 is deposited as an insulating film on the semiconductor substrate 21 by 1 μm, and then the oxide film 22 is subjected to lithography and dry etching to form, for example, a hole 23 having a diameter of 0.3 μm (FIG. 12 ( a)).
[0003]
Next, a laminated film of titanium and titanium nitride is sequentially deposited as a first conductive film 24 on the oxide film 22 including the holes 23 by sputtering (FIG. 12B).
[0004]
Next, 400 nm of tungsten is deposited as the second conductive film 25 by the CVD method (FIG. 12C).
[0005]
Next, using a chlorine-based gas, tungsten other than in the hole 23 is completely removed by etching to leave a tungsten plug 26 in the hole 23 (FIG. 12D). A certain amount of titanium nitride / titanium remains. At this time, tungsten in the hole 23 is dug by 70 nm or more.
[0006]
This digging is called plug recess. Titanium nitride / titanium has a lower etching rate than tungsten. Therefore, when the titanium nitride / titanium is to be removed, the tungsten in the hole 23 is significantly dug down.
[0007]
On the other hand, when titanium nitride / titanium remains, it can be removed by dry etching in the next wiring formation process. However, if tungsten remains, it cannot be removed. For the above reasons, tungsten other than in the hole 23 is completely removed by etching and stopped with titanium nitride / titanium.
[0008]
Next, the wiring material 28 is deposited by sputtering (FIG. 12E). The wiring material is aluminum with a slight addition of copper. Due to the plug recess, the wiring material becomes thinner at that portion.
[0009]
Next, lithography is performed to form wiring 29 by simultaneously removing the wiring material and titanium nitride / titanium by dry etching (FIG. 12F). (Second conventional technology)
As illustrated in FIG. 13, an oxide film 22 is deposited as an insulating film on the semiconductor substrate 21 by 1 μm, and then the oxide film 22 is subjected to lithography and dry etching to form, for example, a hole 23 having a diameter of 0.3 μm (FIG. 13 ( a)).
[0010]
Next, a laminated film of titanium and titanium nitride is sequentially deposited as a first conductive film 24 on the oxide film 22 including the holes 23 by sputtering (FIG. 13B).
[0011]
Next, 400 nm of tungsten is deposited as the second conductive film 25 by the CVD method (FIG. 13C).
[0012]
Next, using a general tungsten polishing slurry comprising silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as oxidizing agents, and a polishing pad comprising urethane foam or nonwoven fabric, for example, polishing. Under polishing conditions such as a pressure of 5 psi, a platen rotation speed of 60 rpm, and a slurry flow rate of 200 ml / min, tungsten / titanium nitride / titanium is completely removed except in the hole 23, leaving a tungsten plug 26 in the hole 23 (FIG. 13 (d)).
[0013]
Next, cleaning after polishing with ammonia or hydrofluoric acid is performed, and the wiring material 28 is deposited by sputtering (FIG. 13E). The wiring material is aluminum with a slight addition of copper. Since the plug recess is 20 nm, the wiring material is flat.
[0014]
Next, lithography is performed, and the wiring material is removed by dry etching to form the wiring 29 (FIG. 13F).
(Third conventional technology)
As illustrated in FIG. 14, an oxide film 22 is deposited as an insulating film on the semiconductor substrate 21 by 1 μm, and then the oxide film 22 is subjected to lithography and dry etching to form, for example, a hole 23 having a diameter of 0.3 μm (FIG. 14 ( a)).
[0015]
Next, a laminated film of titanium and titanium nitride is sequentially deposited as a first conductive film 24 on the oxide film 22 including the holes 23 by sputtering (FIG. 14B).
[0016]
Next, 400 nm of tungsten is deposited as the second conductive film 25 by the CVD method (FIG. 14C).
[0017]
Next, using a general tungsten polishing slurry comprising silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as oxidizing agents, and a polishing pad comprising foamed urethane or nonwoven fabric, for example, polishing. Tungsten / titanium nitride / titanium is completely removed outside the hole 23 under polishing conditions such as a pressure of 5 psi, a platen rotational speed of 60 rpm, and a slurry flow rate of 200 ml / min (FIG. 14D), or tungsten is removed. Completely removed and a certain amount of titanium / titanium remains, leaving the tungsten plug 26 in the hole 23. In this case, the tungsten plug recess is about 20 nm.
[0018]
Next, second polishing is performed with a general slurry for polishing an oxide film composed of silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster (FIG. 14 (e)). The second polishing may be neutral or acidic in addition to the alkaline solution described above. By this second polishing, it is possible to remove scratches (called scratches) on the surface of the oxide film generated because alumina particles were used during the first polishing. In the second polishing, tungsten is hardly polished, so that there is almost no plug recess or, conversely, a convex state.
[0019]
Next, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and the wiring material 28 is deposited by sputtering (FIG. 14F). The wiring material is aluminum with a slight addition of copper. The wiring material is flat because there is almost no plug recess or the convex state.
[0020]
Next, lithography is performed, and the wiring material is removed by dry etching to form the wiring 29 (FIG. 14G).
(Fourth conventional technology)
As shown in FIG. 15, an oxide film 22 is deposited as an insulating film on the semiconductor substrate 21 by 1 μm, and then the oxide film 22 is subjected to lithography and dry etching to form, for example, a hole 23 having a diameter of 0.3 μm (FIG. 15 ( a)).
[0021]
Next, a laminated film of titanium and titanium nitride is sequentially deposited as a first conductive film 24 on the oxide film 22 including the holes 23 by sputtering to a thickness of 50 nm and 20 nm, respectively (FIG. 15B).
[0022]
Next, 400 nm of tungsten is deposited by CVD as the second conductive film 25 (FIG. 15C).
[0023]
Next, using a chlorine-based gas, tungsten other than in the hole 23 is completely removed by etching to leave a tungsten plug 26 in the hole 23 (FIG. 15D). A certain amount of titanium nitride / titanium remains. At this time, the plug recess is 70 nm or more.
[0024]
Next, using a general oxide film polishing slurry consisting of silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster, and a polishing pad made of foamed urethane or nonwoven fabric, for example, a polishing pressure of 5 psi, The remaining titanium nitride / titanium is completely removed except in the hole 23 under polishing conditions such as a platen rotational speed of 60 rpm and a slurry flow rate of 200 ml / min (FIG. 15E). In this polishing, since tungsten is hardly polished, the plug recess becomes small. The second polishing may be neutral or acidic in addition to the alkaline solution described above. Further, it may be called a general slurry for polishing tungsten (silica or alumina as abrasive particles, hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent).
[0025]
Next, cleaning after polishing with ammonia or hydrofluoric acid is performed, and the wiring material 28 is deposited by sputtering (FIG. 15F). The wiring material is aluminum with a slight addition of copper. Since there is almost no plug recess, the wiring material is flat.
[0026]
Next, lithography is performed, and the wiring material is removed by dry etching to form the wiring 29 (FIG. 15G).
(Fifth conventional technology)
As illustrated in FIG. 16, an oxide film 22 is deposited as an insulating film on the semiconductor substrate 21 by 1 μm, and then the oxide film 22 is subjected to lithography and dry etching to form, for example, a hole 23 having a diameter of 0.3 μm (FIG. 16 ( a)).
[0027]
Next, a laminated film of titanium and titanium nitride is sequentially deposited as a first conductive film 24 on the oxide film 22 including the holes 23 by sputtering (FIG. 16B).
[0028]
Next, 400 nm of tungsten is deposited as the second conductive film 25 by the CVD method (FIG. 16C).
[0029]
Next, a chlorine-based gas is used, and tungsten other than in the hole 23 is etched away halfway (FIG. 16D). There is also a technique using polishing.
[0030]
Next, for example, using a general tungsten polishing slurry composed of alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and a polishing pad made of foamed urethane or non-woven fabric, for example, polishing The remaining tungsten / titanium nitride / titanium is completely removed outside the hole 23 under polishing conditions such as a pressure of 5 psi, a platen rotation speed of 60 rpm, and a slurry flow rate of 200 ml / min. (FIG. 16 (e)). The plug recess is about 20 nm.
[0031]
Next, cleaning after polishing with ammonia or hydrofluoric acid is performed, and the wiring material 28 is deposited by sputtering (FIG. 16F). The wiring material is aluminum with a slight addition of copper. Since there is almost no plug recess, the wiring material is flat.
[0032]
Next, lithography is performed, and the wiring material is removed by dry etching to form the wiring 29 (FIG. 16G).
[0033]
[Problems to be solved by the invention]
However, in the first conventional technique, when dry etching is stopped with titanium nitride or titanium, foreign matter (called etching residue) is formed, which cannot be completely removed by normal brush scrubber cleaning, and the wiring yield is reduced. There is a problem. In addition, there is a problem that the plug recess is large, and the wiring on the plug becomes thin at that portion, the resistance increases, and the reliability of the wiring decreases.
[0034]
The second conventional technique is a method for improving the first conventional technique. However, when the tungsten / titanium nitride / titanium other than in the hole is completely removed by polishing, the polishing rate within the substrate surface is reduced. Due to the non-uniformity, when the oxide film is completely exposed in the region where the polishing rate is low, the oxide region is shaved for a long time in the fast region, which causes a problem that the film thickness of the oxide film increases.
[0035]
The third, fourth, and fifth conventional techniques also have a problem that the oxide film is reduced because the oxide film is basically cut away.
[0036]
Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device capable of suppressing a reduction in the thickness of an oxide film.
[0037]
[Means for Solving the Problems]
In order to achieve the above object, titanium nitride and titanium are not completely removed by polishing except in the hole. The reduction of the oxide film due to polishing becomes remarkable because the above-described titanium nitride and titanium are forcibly removed completely. Even if titanium nitride or titanium remains, there is no problem because the wiring material can be deposited and removed at the time of subsequent patterning (lithography and dry etching).
[0038]
Hereinafter, the configuration and operation of each claim will be described in detail.
[0039]
The method for manufacturing a semiconductor device according to claim 1, the step of depositing an insulating film on a substrate, the step of forming an opening in the insulating film, the step of depositing a first conductive film on the insulating film, Depositing a second conductive film on the first conductive film, completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film, and in the opening Except for removing a certain amount of the first conductive film remaining by polishing, a step of depositing a wiring material on the entire surface of the substrate, and removing excess wiring material and the first conductive film by dry etching. Forming a wiring.
[0040]
According to this method, the second conductive film other than in the opening is completely removed by dry etching, and a certain amount of the first conductive film remains, and then a certain amount of the first conductive film remains outside the opening. After removing a small amount of the film by polishing, a wiring material is deposited on the entire surface of the substrate, so that a short circuit between wirings due to etching residues can be suppressed and the yield can be improved. Further, the plug recess can be slightly reduced, and the reliability of the wiring can be improved. Furthermore, since polishing is stopped in the middle of the first conductive film, scratches do not occur on the surface of the insulating film, and the yield of wiring can be improved. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0041]
The method for manufacturing a semiconductor device according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the polishing is performed by using alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent. It is performed by the slurry which becomes.
[0042]
According to this method, the polishing is performed with a slurry of alumina or silica as the abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as the oxidizing agent, so that the first conductive film is made of titanium nitride or titanium. In this case, since the first conductive film is polished, the plug recess can be reduced. Etching residues can also be removed without problems. This slurry is common for tungsten polishing.
[0043]
The method for manufacturing a semiconductor device according to claim 3 is the method for manufacturing a semiconductor device according to claim 1, wherein the polishing is performed with a slurry comprising silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster. It is performed.
[0044]
According to this method, the polishing is performed in a slurry comprising silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster, so that the first conductive film is made of titanium nitride, titanium, or second In the case where the conductive film is tungsten, the first conductive film is polished, but the second conductive film is not polished at all. Therefore, the plug recess can be further reduced. Etching residues can also be removed without problems. This slurry is generally used for polishing an oxide film.
[0045]
According to a fourth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: depositing an insulating film on a substrate; forming an opening in the insulating film; depositing a first conductive film on the insulating film; Depositing a second conductive film on the first conductive film, completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film, and in the opening Polishing the first conductive film remaining in a certain amount with a slurry consisting of a liquid that does not chemically react with the first and second conductive films and abrasive particles, and a wiring material over the entire surface of the substrate And a step of forming wiring by removing excess wiring material and the first conductive film by dry etching.
[0046]
According to this method, the second conductive film other than in the opening is completely removed by dry etching, and a certain amount of the first conductive film remains, and then a certain amount of the first conductive film remains outside the opening. After the conductive film is polished with a slurry consisting of a liquid that does not react chemically with the first and second conductive films and abrasive particles, a wiring material is deposited on the entire surface of the substrate. Can be suppressed and the yield can be improved. The slurry is basically composed of abrasive particles and water, and handling of the slurry is simple and there are few problems with respect to contamination. Since the first and second conductive films are hardly polished, it is not necessary to control the polishing amount, and the polishing is simple. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0047]
A method for manufacturing a semiconductor device according to a fifth aspect is the method for manufacturing a semiconductor device according to the fourth aspect, wherein the abrasive particles are silica, cerium oxide, or alumina.
[0048]
According to this method, since the abrasive particles are silica, cerium oxide, or alumina, they are generally handled abrasive particles and are easily available.
[0049]
The method of manufacturing a semiconductor device according to claim 6, the step of depositing an insulating film on a substrate, the step of forming an opening in the insulating film, the step of depositing a first conductive film on the insulating film, Depositing a second conductive film on the first conductive film, completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film, and in the opening In other than the above, a step of polishing only by flowing water into the first conductive film remaining in a certain amount, a step of depositing a wiring material on the entire surface of the substrate, an excess wiring material and the first conductive film by dry etching And forming a wiring.
[0050]
According to this method, the second conductive film other than in the opening is completely removed by dry etching and a certain amount of the first conductive film remains, and then a certain amount of the first conductive film remains outside the opening. After polishing the conductive film by flowing only water, the wiring material is deposited on the entire surface of the substrate, so that the etching residue can be reduced to some extent and the short circuit between wirings can be reduced. There is almost no consumable cost, and post-cleaning is easy. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0051]
The method of manufacturing a semiconductor device according to claim 7 includes: a step of depositing an insulating film on the substrate; a step of forming an opening in the insulating film; a step of depositing a first conductive film on the insulating film; Depositing a second conductive film on one conductive film, removing a certain amount of the second conductive film other than in the opening by dry etching, and completely removing the second conductive film other than in the opening by polishing. Removing a predetermined amount of the first conductive film, depositing a wiring material on the entire surface of the substrate, and forming a wiring by removing the excess wiring material and the first conductive film by dry etching. including.
[0052]
According to this method, a certain amount of the second conductive film other than in the opening is removed by dry etching, and then the second conductive film other than in the opening is completely removed by polishing and the first conductive film is fixed. Since the wiring material is deposited on the entire surface of the substrate after the removal of the amount, even if the insulating film is exposed in a part of the substrate surface, the film loss can be suppressed to be small. Plug recesses can be kept small. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0053]
The method of manufacturing a semiconductor device according to claim 8 includes: a step of depositing an insulating film on the substrate; a step of forming an opening in the insulating film; a step of depositing a first conductive film on the insulating film; A step of depositing a second conductive film on one conductive film, a step of completely removing the second conductive film except for the inside of the opening by polishing, and removing a certain amount of the first conductive film, and a substrate. The method includes a step of depositing a wiring material over the entire surface and a step of forming wiring by removing excess wiring material and the first conductive film by dry etching.
[0054]
According to this method, the second conductive film other than the inside of the opening is completely removed by polishing, and after a certain amount of the first conductive film is removed, the wiring material is deposited on the entire surface of the substrate. Even if the insulating film is exposed in a part of the surface, the reduction of the film can be kept small. There is almost no plug recess. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0055]
A method of manufacturing a semiconductor device according to claim 9 is the method of manufacturing a semiconductor device according to claim 7 or 8, wherein the polishing is alumina or silica as abrasive particles, and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent. It is performed by the slurry which consists of these.
[0056]
According to this method, polishing is performed in a slurry comprising alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and this slurry is generally used for tungsten polishing. It is easy to obtain.
[0057]
The method for manufacturing a semiconductor device according to claim 10, the step of depositing an insulating film on a substrate, the step of forming an opening in the insulating film, the step of depositing a first conductive film on the insulating film, A step of depositing a second conductive film on the first conductive film, and a step of completely removing the second conductive film other than the inside of the opening and removing a certain amount of the first conductive film by the first polishing. A step of removing the first conductive film except for the inside of the opening by the second polishing, a step of depositing a wiring material on the entire surface of the substrate, and removing the excess wiring material and the first conductive film by dry etching. Forming a wiring.
[0058]
According to this method, the second conductive film except for the inside of the opening is completely removed by the first polishing, and a certain amount of the first conductive film is removed, and then the second polishing is used to remove the second conductive film except for the inside of the opening. Since the wiring material is deposited on the entire surface of the substrate after removing the first conductive film, there is an advantage that the advantages of the first and second polishing can be used. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0059]
The method for manufacturing a semiconductor device according to claim 11 is the method for manufacturing a semiconductor device according to claim 10, wherein the first polishing includes alumina as abrasive particles, hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent. And the second polishing is performed in a second slurry comprising silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent. And
[0060]
According to this method, the first polishing is performed with a first slurry composed of alumina as abrasive particles and hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, and the second polishing is polished. Since it is performed in the second slurry comprising silica as particles and hydrogen peroxide, iron nitrate or potassium iodate as oxidizer, even if the insulating film is exposed in a part of the substrate surface, Less is. Moreover, it is easy to remove abrasive particles by washing. Further, in the case of silica particles, a load is applied to the polishing apparatus.
[0061]
The method for manufacturing a semiconductor device according to claim 12 is the method for manufacturing a semiconductor device according to claim 10, wherein the first polishing is made of iron nitrate or potassium iodate as an oxidizing agent and alumina or silica as polishing particles. The first polishing is performed, and the second polishing is performed with a second slurry made of hydrogen peroxide as an oxidizing agent and alumina or silica as polishing particles.
[0062]
According to this method, the first polishing is performed with a first slurry composed of iron nitrate or potassium iodate as an oxidizing agent and alumina or silica as an abrasive particle, and the second polishing is performed as an oxidizing agent. Since it is carried out in a second slurry comprising hydrogen peroxide and alumina or silica as abrasive particles, iron and potassium contamination on the surface of the first conductive film can be removed. Moreover, the expansion of the void in the plug can be suppressed.
[0063]
The method of manufacturing a semiconductor device according to claim 13 is the method of manufacturing a semiconductor device according to claim 10, wherein the first polishing is performed by using silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or iodic acid as an oxidizing agent. It is performed in a first slurry composed of potassium, and the second polishing is performed in a second slurry composed of silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster. And
[0064]
According to this method, the first polishing is performed with a first slurry composed of silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and the second polishing is performed. Since the second slurry is composed of silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster, the plug polishing is further reduced by the second polishing when the second conductive film is tungsten. Can be made. Further, when alumina is used for the first polishing, scratches can be reduced by the second polishing. Further, when iron nitrate or potassium iodate is used for the first polishing and ammonium hydroxide is used for the second polishing, contamination can be reduced.
[0065]
15. The method for manufacturing a semiconductor device according to claim 14, wherein a step of depositing an insulating film on the substrate, a step of forming an opening in the insulating film, a step of depositing a first conductive film on the insulating film, Opening by first polishing with a first slurry comprising a step of depositing a second conductive film on one conductive film, alumina as polishing particles, and hydrogen peroxide, iron nitrate or potassium iodate as oxidizing agents. The step of removing a certain amount of the second conductive film other than the inside of the opening, and the second polishing by the second slurry comprising silica as the abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as the oxidizing agent, the inside of the opening A step of completely removing the second conductive film other than the first conductive film and removing a certain amount of the first conductive film, a step of depositing a wiring material on the entire surface of the substrate, and an extra wiring material and the first conductive film by dry etching The And forming a removed by Shi wiring.
[0066]
According to this method, a predetermined amount of the second conductive film other than the inside of the opening is formed by the first polishing with the first slurry comprising alumina as the abrasive particles and hydrogen peroxide, iron nitrate, or potassium iodate as the oxidizing agent. Then, the second conductive film other than the inside of the opening is completely removed by the second polishing with the second slurry comprising silica as the abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as the oxidizing agent. In addition, since the wiring material is deposited on the entire surface of the substrate after removing a certain amount of the first conductive film, even if the insulating film is exposed in a part of the surface of the substrate, the method according to claim 11 Can be reduced. Moreover, it is easy to remove abrasive particles by washing. Further, in the case of silica, a load is applied to the polishing apparatus, but since it is not used for a long time, the operation of the apparatus is not hindered. Since the insulating film does not decrease, multilayer wiring as designed can be realized.
[0067]
16. The method of manufacturing a semiconductor device according to claim 15, wherein a step of depositing an insulating film on the substrate, a step of forming an opening in the insulating film, a step of depositing a first conductive film on the insulating film, A step of depositing a second conductive film on the first conductive film, a step of removing a predetermined amount of the second conductive film other than the inside of the opening by the first polishing, and a step of removing the second conductive film other than the inside of the opening by the second polishing. A step of completely removing the second conductive film and the first conductive film, a step of depositing a wiring material on the entire surface of the substrate, and a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching. Including.
Here, the first polishing is performed with a first slurry composed of alumina as abrasive particles and hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, and the second polishing is silica as abrasive particles. And a second slurry composed of hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent.
[0068]
According to this method, the first polishing removes a certain amount of the second conductive film outside the opening, and then the second polishing removes the second conductive film and the first conductive film outside the opening by the second polishing. Since the wiring material is deposited on the entire surface of the substrate after complete removal, there is an advantage that the advantages of the first and second polishing can be used. However, the insulation film is greatly reduced.
Further, the first polishing is performed with a first slurry comprising alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidant, and the second polishing is performed with silica as abrasive particles. Since the second slurry is made of hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, many scratches are not generated on the surface of the insulating film. However, there are more than the method of Claims 11 and 14. Moreover, it is easy to remove abrasive particles by washing. Further, in the case of silica, a load is applied to the polishing apparatus, but since it is not used for a long time, the operation of the apparatus is not hindered.
[0071]
Claim16The manufacturing method of the semiconductor device described includes a step of depositing an insulating film on a substrate, a step of forming an opening in the insulating film, a step of depositing a first conductive film on the insulating film, and a first conductive A step of depositing a second conductive film on the film, a step of completely removing the second conductive film other than in the opening by the first polishing, and removing a certain amount of the first conductive film; 2 to completely remove the first conductive film except for the inside of the opening, to deposit the wiring material on the entire surface of the substrate, and to remove the excess wiring material and the first conductive film by dry etching. Forming the step.
Here, the first polishing is performed with a first slurry composed of alumina as abrasive particles and hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, and the second polishing is silica as abrasive particles. And a second slurry composed of hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent.
[0072]
According to this method, the second conductive film except for the inside of the opening is completely removed by the first polishing, and a certain amount of the first conductive film is removed, and then the second polishing is used for the parts other than the inside of the opening. Since the wiring material is deposited on the entire surface of the substrate after the first conductive film is completely removed, there is an advantage that the advantages of the first and second polishing can be used. However, as in the method of the fifteenth aspect, the film thickness of the insulating film is large.
Further, the first polishing is performed with a first slurry comprising alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidant, and the second polishing is performed with silica as abrasive particles. Since the second slurry is made of hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, many scratches are not generated on the surface of the insulating film. However, it is more than the case of the method of Claim 15. Moreover, it is easy to remove abrasive particles by washing. Further, in the case of silica, although a load is applied to the polishing apparatus, since it is used only for a short time, the operation of the apparatus is not hindered.
[0077]
Claim17The method of manufacturing a semiconductor device according to claim 1, 4, 6, 7, 8, 10, 14, 15, or16In the semiconductor device manufacturing method described above, the first conductive film is a stacked film of titanium and titanium nitride, and the second conductive film is tungsten.
[0078]
According to this method, since the first conductive film is a laminated film of titanium and titanium nitride and the second conductive film is tungsten, the present invention is effective for forming a tungsten plug that connects multilayer wiring such as aluminum.
[0081]
DETAILED DESCRIPTION OF THE INVENTION
(First Embodiment: Claim 15,17Corresponding to)
Hereinafter, a method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
[0082]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 1 (a)). Note that being connected to the substrate means a hole (contact hole) connecting the transistor and the first wiring. Being connected to the wiring means a hole (via hole) connecting the upper and lower wirings. The same applies to the following embodiments.
[0083]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited, for example, by sputtering (FIG. 1B).
[0084]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 1C).
[0085]
When the method by chemical mechanical polishing is applied to the removal of the first or second conductive film 14 or 15, alumina or silica is used as abrasive particles in a polishing agent (slurry), and hydrogen peroxide is used as an oxidizing agent. It is conceivable to use iron nitrate, potassium iodate, etc., but the combination of the abrasive particles and the oxidizing agent in the slurry has advantages and disadvantages.
[0086]
Focusing on the abrasive particles, alumina tends to cause scratches on the surface of the oxide film and is difficult to remove by cleaning after polishing. Silica has a large resistance during polishing, and may vibrate depending on the apparatus. In that case, it is better to avoid polishing tungsten for several minutes (it is possible for a short time).
[0087]
When attention is paid to the oxidizing agent, since hydrogen peroxide dissolves tungsten, the joint portion of tungsten in the hole 13 spreads. Iron nitrate and potassium iodate have problems with iron and potassium contamination. Therefore, the selection of the abrasive particles and the oxidizing agent is determined by judging the above items.
[0088]
The joint of tungsten in the hole 13 is generated when tungsten is deposited in the hole 13 by CVD. When tungsten is deposited by CVD, the film thickness of tungsten increases in the same manner in any part of the inner surface of the hole 13, so that the space in the hole 13 is gradually narrowed, and the space in the hole 13 is finally reduced. It becomes a joint.
[0089]
In addition to the abrasive particles and the oxidant, the slurry contains a dispersant for dispersing the abrasive particles in the slurry, a material that makes the oxide film difficult to polish, a pH adjuster, and the like. In polishing a metal film, it is necessary to first oxidize the metal, and the optimum pH is determined accordingly.
[0090]
Next, tungsten other than the inside of the hole 13 is polished halfway with a slurry made of alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent (FIG. 1 (d)). Alternatively, polishing is performed until the oxide film is not partially exposed. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. The reason why the alumina particles are used is to eliminate the vibration of the polishing apparatus. There is no recess when the first polishing is stopped in the middle of tungsten.
[0091]
Next, a second polishing is performed so that tungsten and titanium nitride / titanium are completely removed except in the hole 13 in a slurry composed of silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent. The tungsten plug 16 is left in the hole 13 (FIG. 1E). The polishing conditions for the second polishing are the same as those for the first polishing. For example, a urethane pad is used as the polishing pad, the polishing pressure is 3 psi, and the rotation speed of the platen is about 30 rpm. The plug recess is about 20 nm.
[0092]
In order to completely remove titanium nitride / titanium from the first polishing rate variation and the second polishing rate variation within the substrate surface, the reduction of the oxide film 12 in the region where the polishing rate is large is remarkable. Become. This is also related to the fact that the tungsten film thickness varies within the substrate surface after the first polishing (due to variations in the first polishing rate). In this case, the reduction of the oxide film is about 150 nm, and when the above plug recess 20 nm is added thereto, the tungsten plug is reduced by about 170 nm. However, in this embodiment, although there is no effect on the reduction of the oxide film, the polishing apparatus in the slurry does not place a load on the polishing apparatus by properly using the polishing particles in the first polishing and the second polishing. It is effective in that scratches hardly occur.
[0093]
Next, although not shown, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 1 (f)). Wiring in an extra region is performed by lithography and dry etching. The material is removed at a time to form the wiring 19 (FIG. 1 (g)). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 20 nm, the wiring on the plug is flat.
(Second Embodiment: Claims)16, 17Corresponding to)
Hereinafter, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS.
[0094]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 2A).
[0095]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 2B).
[0096]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 2C).
[0097]
Next, tungsten other than in the hole 13 is completely removed with a slurry of alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and titanium nitride / titanium is left to some extent. (FIG. 2 (d)). Within the substrate surface, there may be a portion where the oxide film is partially exposed. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. The reason why the alumina particles are used is to eliminate the vibration of the polishing apparatus. The plug recess is about 20 nm.
[0098]
Next, a second polishing is performed so that the titanium nitride / titanium is completely removed except in the hole 13 in a slurry composed of silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidant, The tungsten plug 16 is left in the hole 13 (FIG. 2E). The polishing conditions for the second polishing are the same as those for the first polishing. For example, a urethane pad is used as the polishing pad, the polishing pressure is 3 psi, and the rotation speed of the platen is about 30 rpm. The plug recess is about 20 nm.
[0099]
In order to completely remove titanium nitride / titanium from the first polishing rate variation and the second polishing rate variation in the substrate surface, the oxide film in the region having a high polishing rate is reduced. The decrease in the oxide film is suppressed to about 150 nm.
[0100]
Therefore, in this embodiment, the polishing apparatus is not burdened by properly using the abrasive particles in the slurry, and the polishing time of the second polishing is shorter than that of the first embodiment, so that the oxidation time is reduced. The reduction of the film thickness is suppressed, and the reduction of tungsten is about 120 nm, and the expansion of the tungsten joint in the plug can be further reduced. However, there is a possibility that a part of the oxide film is exposed by the first polishing, and scratches may enter. This scratch is reduced by the second polishing, but it is more than the sixth embodiment described later. .
[0101]
Next, although not shown, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 2 (f)). Wiring in an extra region is performed by lithography and dry etching. The material is removed at a time to form the wiring 19 (FIG. 2 (g)). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 20 nm, the wiring on the plug is flat.
(Third embodiment: Claim 6,17Corresponding to)
A method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described below. This will be described with reference to FIGS.
[0102]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of 0.3 μm, for example, is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 3A).
[0103]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 3B).
[0104]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 3C).
[0105]
Next, tungsten other than in the hole 13 is completely removed by dry etching, and titanium nitride / titanium is left to some extent, and the tungsten plug 16 is left in the hole 13 (FIG. 3D). The dependency of the etching rate on the substrate surface is larger toward the outer periphery of the substrate, and the film thickness of titanium nitride / titanium is reduced. Etching residue 17 is generated on the titanium nitride or titanium surface. In the case of dry etching, there is a mechanism for monitoring atoms in the etching chamber, and when a titanium-based material is detected during etching, the etching is terminated.
[0106]
Next, the titanium nitride or titanium surface is pressed against the polishing pad while flowing water. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. This process is called water polishing. Thereby, the etching residue which cannot be removed by normal brush scrubber cleaning can be mechanically removed. As for the plug recess, 70 nm generated when tungsten is dry-etched remains as it is (FIG. 3E). However, since titanium nitride and titanium are not polished at all, there is no reduction in the thickness of the oxide film.
[0107]
Next, although not shown, cleaning with ammonia, hydrofluoric acid or the like is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 3 (f)). Titanium / titanium is removed at a time to form a wiring 19 (FIG. 3G). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 70 nm, there is no improvement in wiring resistance and reliability as compared with the conventional etching only method, but the etching residue is reduced and the yield is improved.
(Fourth embodiment: claims 4, 5,17Corresponding to)
A method for manufacturing a semiconductor device according to the fourth embodiment of the present invention will be described below with reference to FIGS.
[0108]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of 0.3 μm, for example, is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 3A).
[0109]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 3B).
[0110]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 3C).
[0111]
Next, tungsten other than in the hole 13 is completely removed by dry etching, and titanium nitride / titanium is left to some extent, and the tungsten plug 16 is left in the hole 13 (FIG. 3D). The dependency of the etching rate on the substrate surface is larger toward the outer periphery of the substrate, and the film thickness of titanium nitride / titanium is reduced. Etching residue 17 is generated on the titanium nitride or titanium surface.
[0112]
Next, the surface of titanium nitride or titanium is polished with a liquid in which silica, alumina, cerium oxide, or the like is contained in the water as abrasive particles. Since there is no chemical reaction, titanium nitride and titanium are hardly polished, but the etching residue is mechanically removed. As for the plug recess, about 70 nm generated when the tungsten is dry-etched remains as it is (FIG. 3E). However, since titanium nitride and titanium are hardly polished, there is no reduction in the thickness of the oxide film. Furthermore, since the etching residue 17 can be completely removed as compared with the third embodiment, the yield is improved. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm.
[0113]
Next, although not shown, cleaning with ammonia, hydrofluoric acid or the like is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 3 (f)). Titanium / titanium is removed at a time to form a wiring 19 (FIG. 3G). The wiring material is an alloy of aluminum and copper. Since the plug recess remains at about 70 nm, the wiring resistance and reliability are not improved as compared with the conventional etching only method, but the etching residue is reduced and the yield is improved.
[0114]
Actually, abrasive particles are not evenly dispersed with water alone. This embodiment also includes a case where a dispersing agent that does not chemically react with titanium nitride or titanium and tungsten is used to disperse the abrasive particles in the liquid.
(Fifth embodiment: claims 1, 2, 3,17Corresponding to)
A semiconductor device manufacturing method according to the fifth embodiment of the present invention will be described below with reference to FIGS. 4 (a) to 4 (g) and FIGS. 5 (a) to 5 (g).
[0115]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole is connected to a substrate or wiring (FIG. 4A).
[0116]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 4B).
[0117]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 4C).
[0118]
Next, tungsten other than the inside of the hole 13 is completely removed by dry etching, and titanium nitride / titanium is left to some extent to leave a tungsten plug 16 in the hole 13 (FIG. 4D). The dependency of the etching rate on the substrate surface is larger toward the outer periphery of the substrate, and the film thickness of titanium nitride / titanium is reduced. Etching residue 17 is generated on the titanium nitride or titanium surface.
[0119]
Next, a small amount of the remaining titanium nitride / titanium is polished with a slurry of silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and titanium nitride / titanium. Is intentionally left (FIG. 4E). For example, a urethane foam-based polishing pad is used, and the polishing pressure is 3 psi and the surface plate rotation speed is about 30 rpm. Etching residue is removed by performing a small amount of polishing.
[0120]
By the way, it is ideal that the same amount of titanium nitride / titanium remains in the surface of the substrate, but in fact, due to the in-plane non-uniformity of the tungsten etching rate and the in-plane non-uniformity of the polishing rate, There is a possibility that the oxide film is exposed in a certain part of the substrate surface and the film thickness of the oxide film may be reduced. However, since the process is not a complete removal of titanium nitride / titanium, the film thickness does not decrease so much. Since the plug recess is about 70 nm or more in the third and fourth embodiments, the titanium nitride / titanium is slightly polished by polishing with a slurry containing an oxidizing agent as in the present embodiment. It can be reduced to about 50 nm.
[0121]
Next, although not shown in the figure, cleaning with ammonium hydroxide, hydrofluoric acid, or the like is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 4F), and wiring material in an extra region is obtained by lithography and dry etching. Then, the titanium nitride / titanium is removed at a time to form a wiring 19 (FIG. 4G). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 50 nm, the waviness of the wiring on the plug is alleviated, the resistance of the wiring is not increased, and the reliability can be improved.
[0122]
Next, a case where a general slurry for polishing an oxide film composed of silica as abrasive particles and ammonia or potassium hydroxide as a pH adjuster is used will be described (see FIG. 5). The process up to (d) of FIG. 5 is the same as that of FIG. This slurry is a general slurry for polishing an oxide film, and tungsten in the holes 13 is not polished at all. Therefore, the plug recess is reduced to about 40 nm as compared with the case of polishing with the slurry containing the oxidizing agent shown in FIG. 4 (FIG. 5E). The steps after polishing are the same as those shown in FIGS. 4F and 4G (FIGS. 5F and 5G). Since the plug recess is small, the waviness of the wiring is further relaxed, and the reliability of the wiring is further improved. Even when this slurry is used, due to in-plane non-uniformity of the tungsten etching rate and the polishing rate, there is a possibility that the oxide film is exposed in a certain region in the substrate surface and the oxide film is reduced. The rate of titanium nitride is about 0.3 times that of the oxide film, and the rate of titanium is about 0.5 times. In other words, it is necessary to pay attention to the region where the oxide film is exposed because the rate of reduction of the oxide film increases. The pH may be neutral or acidic instead of alkali.
(Sixth embodiment: Claim 7,17Corresponding to)
Hereinafter, a method for fabricating a semiconductor device according to the sixth embodiment of the present invention will be described with reference to FIGS.
[0123]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 6A).
[0124]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 6B).
[0125]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 6C).
[0126]
Next, tungsten other than in the hole 13 is removed halfway by dry etching (FIG. 6D). Dry etching is performed up to a point where plug recesses do not occur remarkably. For example, 300 nm is etched to leave 100 nm. The reason why the etching is performed in such a large amount is that a recess due to etching is likely to occur at a joint (seam) at the time of deposition of tungsten, and the recess is avoided.
[0127]
Next, polishing is performed using polishing particles made of silica or alumina as polishing particles and hydrogen peroxide, iron nitrate, potassium iodate, or the like as an oxidizing agent to completely remove tungsten other than in the holes 13 and perform nitriding Titanium / titanium is left to some extent to leave a tungsten plug 16 in the hole 13 (FIG. 6E). Ideally, the same amount of titanium nitride / titanium should remain in the substrate surface. However, in reality, the substrate surface is caused by the in-plane non-uniformity of tungsten etching rate and in-plane non-uniformity of polishing rate. There is a possibility that the oxide film is exposed in a certain part of the inside, and the film thickness of the oxide film may be reduced. However, since the process is not a complete removal of titanium nitride / titanium, the film thickness does not increase so much.
[0128]
The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. When the slurry is used, the polishing rate of titanium nitride is 1 time or more than the polishing rate of tungsten, so it is somewhat difficult to leave titanium nitride, but the polishing rate of titanium is 0.5 times or less. Therefore, it is possible to leave titanium to some extent. In this way, by removing the tungsten by dry etching without stopping it completely, the plug recess is reduced to about 30 nm by polishing with the recess slightly generated by dry etching.
[0129]
Next, although not shown, cleaning with ammonia, hydrofluoric acid or the like is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 6 (f)). Titanium / titanium is removed at a time to form the wiring 19 (FIG. 6G). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 30 nm, the wiring on the plug becomes flat and the reliability is improved.
(Seventh Embodiment: Claim 14,17Corresponding to)
Hereinafter, a method for fabricating a semiconductor device according to the seventh embodiment of the present invention will be described with reference to FIGS.
[0130]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole is connected to a substrate or wiring (FIG. 7A).
[0131]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by sputtering, for example (FIG. 7B).
[0132]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 7C).
[0133]
Next, tungsten other than in the hole 13 is polished halfway with a slurry made of alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent (FIG. 7 (d)). Alternatively, polishing is performed until the oxide film is not partially exposed. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. The polishing in this step removes most of the tungsten, so that the polishing time becomes long, and there is a concern about the vibration of the polishing apparatus when silica is used as the abrasive particles. Therefore, there is an effect of suppressing vibration by using alumina particles having low resistance during polishing.
[0134]
Next, second polishing is performed so that titanium nitride / titanium is left to some extent in a slurry of silica as abrasive particles and hydrogen peroxide, iron nitrate, or potassium iodate as an oxidant, and tungsten in the holes 13 is obtained. The plug 16 is left (FIG. 7E). The polishing conditions for the second polishing are the same as those for the first polishing. For example, a urethane pad is used as the polishing pad, the polishing pressure is 3 psi, and the rotation speed of the platen is about 30 rpm. The plug recess is about 20 nm. By using silica particles, even if the surface of the oxide film is exposed, scratches hardly occur, and removal of the abrasive particles is facilitated in the next cleaning step. In addition, since the polishing time is short, the polishing apparatus does not vibrate.
[0135]
Next, although not shown, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 7F). Wiring in an extra region is performed by lithography and dry etching. The material and titanium nitride / titanium are removed at a time to form the wiring 19 (FIG. 7G). The wiring material is an alloy of aluminum and copper. In the embodiment of the present invention, the plug recess can be suppressed to about 20 nm as compared with the fourth embodiment, so that the wiring on the plug is flat.
(Eighth embodiment: claims 8, 9,17Corresponding to)
A semiconductor device manufacturing method according to the eighth embodiment of the present invention will be described below with reference to FIGS.
[0136]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of, eg, 0.3 μm is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 8A).
[0137]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited by, for example, sputtering (FIG. 8B).
[0138]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 8C).
[0139]
Next, polishing is performed using silica or alumina as the abrasive particles and abrasive particles made of hydrogen peroxide, iron nitrate, potassium iodate or the like as the oxidant to completely remove tungsten other than in the holes 13 and nitride Titanium / titanium is left to some extent, and the tungsten plug 16 is left in the hole 13 (FIG. 8D). Ideally, the same amount of titanium nitride / titanium should remain in the substrate plane, but in reality, due to the in-plane nonuniformity of the polishing rate, the oxide film is exposed in a certain part of the substrate surface, and the oxide film Although film loss may occur, it is not a process that completely removes titanium nitride / titanium, so the film loss is not so great. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. When the slurry is used, the polishing rate of titanium nitride is 1 or more times higher than the polishing rate of tungsten, so it is somewhat difficult to leave titanium nitride, but the polishing rate of titanium is about 0.5 times higher. Since it is as follows, it is possible to leave titanium to some extent. The plug recess is about 20 nm generated by polishing.
[0140]
Next, although not shown, cleaning with ammonia, hydrofluoric acid or the like is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 8 (e)). Titanium / titanium is removed at a time to form a wiring 19 (FIG. 8F). The wiring material is, for example, titanium nitride / titanium / aluminum and copper alloy / titanium nitride / titanium in order from the top. Since the plug recess is about 20 nm, the wiring on the plug is flat.
[0141]
Each of the combinations of the abrasive particles and the oxidizing agent in the slurry has advantages and disadvantages. Focusing on the abrasive particles, alumina tends to cause scratches on the surface of the oxide film and is difficult to remove by cleaning after polishing. Silica has a large resistance during polishing, and may vibrate depending on the apparatus. In that case, it is better to avoid polishing tungsten for several minutes (it is possible for a short time).
[0142]
When attention is paid to the oxidizing agent, since hydrogen peroxide dissolves tungsten, the joint portion of tungsten in the hole 13 spreads. Iron nitrate and potassium iodate have problems with iron and potassium contamination. Therefore, the selection of the abrasive particles and the oxidizing agent is determined by judging the above items. In the case of this embodiment, since the polishing time of tungsten becomes long, it is better not to use silica particles if the polishing apparatus vibrates.
[0143]
In the embodiment of the present invention, as in the seventh embodiment, since polishing is performed from a state where tungsten is deposited, the influence of non-uniformity of the polishing rate within the substrate surface acts, and the seventh embodiment The same amount of oxide film is reduced. The advantage of this embodiment is that the step of thinning tungsten by dry etching, polishing, etc. can be eliminated outside the hole 13, so that tungsten can be removed in one step, and the production cost can be greatly reduced. .
(Reference example)
Less than,Manufacturing method of semiconductor deviceReference exampleWill be described with reference to FIGS. In this embodiment, in the formation of the embedded wiring, the wiring material is removed by forming the embedded wiring on the conductive film deposited on the insulating film, and then removing the unnecessary conductive film by dry etching. The purpose is to form a buried wiring without almost reducing the thickness.
[0144]
An oxide film 12 of 1.0 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, for example, a CVD method, and a hole 32 and a trench 31 are formed by lithography and dry etching. The bottom of the hole 32 is connected to a substrate or wiring (FIG. 9A).
[0145]
Next, as the conductive film 33, 35 nm of tantalum nitride and 150 nm of copper are deposited by sputtering, for example (FIG. 9B).
[0146]
Next, 1000 nm of copper is grown as the wiring material 34 by plating using the copper on the conductive film 33 as a seed crystal (FIG. 9C).
[0147]
Next, copper other than in the trench 31 is completely removed with a slurry composed of alumina or silica as abrasive particles and hydrogen peroxide as an oxidant, and tantalum nitride is left to some extent to leave the hole 32 and in the trench 31. The copper embedded wiring 35 is left inside (FIG. 9D). Since the polishing rate of tantalum nitride is about 0.02 times that of copper, tantalum nitride is hardly polished and only copper can be easily polished. In this case, since there is almost no reduction in the oxide film portion, the reduction in the copper wiring film thickness is about 50 nm.
[0148]
Next, tantalum nitride other than the inside of the wiring is removed by lithography and dry etching using the same mask as that used for forming the wiring (FIG. 9E).
[0149]
BookReference exampleThus, the buried wiring 35 can be formed with almost no decrease in the oxide film portion.
(No.9(Corresponding to claims 10, 11, 12, 13, and 17)
Hereinafter, the present invention9A method of manufacturing a semiconductor device according to the embodiment will be described with reference to FIGS. 10 (a) to 10 (g) and FIGS. 11 (a) to 11 (g). The purpose of this embodiment is to reduce scratches by slightly polishing after the tungsten removing step in the eighth embodiment.
[0150]
An oxide film 12 of 1 μm is deposited as an insulating film on the semiconductor or insulating substrate 11 by, eg, CVD, and a hole 13 having a diameter of 0.3 μm, for example, is formed by lithography and dry etching. The bottom of the hole 13 is connected to a substrate or wiring (FIG. 10A).
[0151]
Next, as the first conductive film 14, 20 nm of titanium and 50 nm of titanium nitride are deposited, for example, by sputtering (FIG. 10B).
[0152]
Next, 400 nm of tungsten is deposited as the second conductive film 15 by, eg, CVD (FIG. 10C).
[0153]
Next, tungsten other than the inside of the hole 13 is completely removed with a slurry made of alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and titanium nitride / titanium is intentionally left to some extent, The tungsten plug 16 is left in the hole 13 (FIG. 10D). Alumina was selected as the abrasive particles because of concern about vibration of the polishing apparatus. Ideally, the same amount of titanium nitride / titanium remains in the substrate surface, but in reality, due to the in-plane non-uniformity of the polishing rate described above, an oxide film is exposed in a portion of the substrate surface, and oxidation Although film reduction may occur, the film reduction is not so great because it is not a process that completely removes titanium nitride / titanium. The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. When the slurry is used, the polishing rate of titanium nitride is 1 or more times higher than the polishing rate of tungsten, so it is somewhat difficult to leave titanium nitride, but the polishing rate of titanium is about 0.5 times higher. Since it is as follows, it is possible to leave titanium. In particular, iron nitrate is the easiest to stop with titanium (polishing rate is about 0.2 times). The plug recess is about 20 nm.
[0154]
Since the above-mentioned slurry uses alumina, it is difficult to remove it by post-cleaning, and scratches are likely to enter at portions where the oxide film is exposed. Therefore, a small amount of second polishing is performed with a slurry composed of silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as oxidizing agents (FIG. 10 (e)), and the remaining alumina particles are dropped. If more scratches are generated, the portion is smoothed. The plug recess is also about 20 nm.
[0155]
Next, although not shown, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and a wiring material 18 is deposited on the entire surface of the substrate (FIG. 10F). Wiring in an extra region is performed by lithography and dry etching. The material and titanium nitride / titanium are removed at a time to form the wiring 19 (FIG. 10G). The wiring material is an alloy of aluminum and copper. Since the plug recess is about 20 nm, the wiring on the plug is flat.
[0156]
The first polishing is performed with a slurry of iron nitrate or potassium iodate as an oxidant and alumina or silica as an abrasive particle, and the second polishing is hydrogen peroxide as an oxidant and alumina as an abrasive particle. Or the method performed with the slurry which consists of silicas is also mentioned. The main purpose of this method is to reduce the spread of tungsten joints in the plug and to reduce contamination. Hydrogen peroxide has the effect of expanding the joint, but this is not a problem because the polishing time of the second polishing is short.
[0157]
Further, the first polishing is performed with a slurry of alumina or silica as polishing particles, hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent, and the second polishing is performed with silica as polishing particles and pH adjustment. There is a technique performed in a slurry comprising ammonium hydroxide or potassium hydroxide as an agent. This process flow will be described with reference to FIG.
[0158]
Since FIGS. 11A to 11C are the same as FIGS. 10A to 10C, the description thereof will be omitted, and the description will be made from FIG. 11D.
[0159]
Tungsten other than in the hole 13 is completely removed with a slurry made of alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and titanium nitride / titanium is intentionally left to some extent. The tungsten plug 13 is left in 13 (FIG. 11D). The polishing pad used here is, for example, urethane foam, and the polishing pressure is 3 psi and the platen rotation speed is about 30 rpm. When the slurry is used, the polishing rate of titanium nitride is 1 or more times that of tungsten, so it is somewhat difficult to leave titanium nitride, but the polishing rate of titanium is about 0.5 times. Since it is as follows, it is possible to leave titanium. The plug recess is about 20 nm.
[0160]
Next, a small amount of polishing so that titanium nitride / titanium remains to some extent in a slurry generally composed of silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster and generally used for polishing an oxide film. Is performed (FIG. 11E). In this slurry, tungsten is not polished at all, so there is almost no plug recess or a convex state. However, since the rate of titanium nitride is about 0.3 times and the rate of titanium is about 0.5 times the oxide film polishing rate, the oxide film reduction rate increases in the region where the oxide film is exposed. Therefore, attention is necessary. The pH may be neutral or acidic instead of alkali. When alumina particles are used for the first polishing, the second polishing is effective in reducing scratches and removing alumina particles. Further, when iron nitrate or potassium iodate is used for the first polishing, the second polishing is effective in removing contamination.
[0161]
Next, although not shown, cleaning after polishing such as ammonia or hydrofluoric acid is performed, and a wiring material obtained by adding a little copper to aluminum is deposited on the entire surface of the substrate (FIG. 11F), and lithography and dry etching are performed. Then, the wiring material and the titanium nitride / titanium in the excess region are removed at a time to form a wiring (FIG. 11G). The wiring material is an alloy of aluminum and copper. Since there is almost no plug recess or is in a convex state, the wiring on the plug becomes flat and the reliability of the wiring is improved.
[0162]
【The invention's effect】
According to the method of manufacturing a semiconductor device of the first aspect, the yield can be improved and the reliability of the wiring can be improved as compared with the conventional tungsten plug formation using only etching. Further, the reduction in the thickness of the insulating film can be reduced as compared with the conventional tungsten plug formation using polishing.
[0163]
According to the method for manufacturing a semiconductor device according to claim 2, the method according to claim 1 can be achieved by using an existing tungsten polishing slurry.
[0164]
According to the method for manufacturing a semiconductor device according to the third aspect, the method according to the first aspect can be achieved with the existing slurry for polishing an oxide film.
[0165]
According to the semiconductor device manufacturing method of the fourth aspect, the yield can be improved as compared with the conventional tungsten plug formation using only etching.
[0166]
According to the semiconductor device manufacturing method of the fifth aspect, the method of the fourth aspect can be achieved with the existing abrasive particles.
[0167]
According to the semiconductor device manufacturing method of the sixth aspect, the yield can be improved to some extent as compared with the conventional tungsten plug formation using only etching.
[0168]
According to the semiconductor device manufacturing method of the seventh aspect, the reduction in the thickness of the insulating film can be reduced as compared with the tungsten plug formation using the conventional polishing. In addition, the load on the polishing apparatus can be reduced. Further, the yield can be improved and the reliability of the wiring can be improved as compared with the conventional tungsten plug formation using only etching.
[0169]
According to the semiconductor device manufacturing method of the eighth aspect, the reduction in the thickness of the insulating film can be reduced as compared with the tungsten plug formation using the conventional polishing.
[0170]
According to the method for manufacturing a semiconductor device according to the ninth aspect, the method according to the eighth aspect can be achieved by using an existing tungsten polishing slurry.
[0171]
According to the semiconductor device manufacturing method of the tenth aspect, the yield, reliability, device operation, and the like can be improved by using the advantages of the first and second polishing. The thickness of the insulating film can be reduced as compared with the conventional tungsten plug formation using polishing.
[0172]
According to the semiconductor device manufacturing method of the eleventh aspect, since there are few scratches and the abrasive particles can be easily removed by washing, the yield can be improved and the operation of the polishing apparatus can be improved.
[0173]
According to the semiconductor device manufacturing method of the twelfth aspect, contamination can be reduced.
[0174]
According to the semiconductor device manufacturing method of the thirteenth aspect, since the scratches are small, the yield can be improved.
[0175]
According to the method for manufacturing a semiconductor device of the fourteenth aspect, the reduction in the thickness of the insulating film can be reduced as compared with the formation of the tungsten plug using the conventional polishing. Further, scratches can be reduced as compared with the method according to claim 11, and removal of abrasive particles by post-cleaning is easy.
[0176]
According to the method for manufacturing a semiconductor device according to claim 15, by using the advantages of each of the first and second polishing, compared with conventional tungsten plug formation using polishing, yield, reliability, device operation, etc. Can be improved.Further, scratches can be reduced and the yield can be improved.
[0178]
Claim16According to the method for manufacturing a semiconductor device described above, the yield, reliability, operation of the device, and the like are improved by using the advantages of the first and second polishing as compared with the formation of the tungsten plug using the conventional polishing. be able to.Further, scratches can be reduced and the yield can be improved.
[0181]
Claim17According to the described method for manufacturing a semiconductor device, it is effective for forming a tungsten plug.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to third and fourth embodiments of the present invention.
FIG. 4 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a fifth embodiment of the present invention.
FIG. 5 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a fifth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a sixth embodiment of the present invention.
FIG. 7 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to a seventh embodiment of the present invention.
FIG. 8 is a cross-sectional view showing each step of a semiconductor manufacturing apparatus according to an eighth embodiment of the present invention.
FIG. 9HalfConductor manufacturing equipmentReference exampleIt is sectional drawing which shows each process.
FIG. 10 shows the first of the invention9It is sectional drawing which shows each process of the semiconductor manufacturing apparatus which concerns on this embodiment.
[Fig. 11] Fig. 119It is sectional drawing which shows each process of the semiconductor manufacturing apparatus which concerns on this embodiment.
FIG. 12 is a cross-sectional view showing each step of the semiconductor manufacturing method of the first conventional technique.
FIG. 13 is a cross-sectional view showing each step of a semiconductor manufacturing method according to a second conventional technique.
FIG. 14 is a cross-sectional view showing each step of a semiconductor manufacturing method according to a third conventional technique.
FIG. 15 is a cross-sectional view showing each process of a semiconductor manufacturing method according to a fourth conventional technique.
FIG. 16 is a cross-sectional view showing each step of a semiconductor manufacturing method according to a fifth conventional technique.
[Explanation of symbols]
11 Substrate
12 Oxide film
13 holes
14 First conductive film
15 Second conductive film
16 Tungsten plug
17 Etching residue
18 Wiring material
19 Wiring
31 trench
32 holes
33 conductive film
34 Wiring material
35 Embedded wiring

Claims (17)

基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
前記開口部内以外の前記第2の導電膜をドライエッチングによって完全に除去するとともに前記第1の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第1の導電膜を研磨によって若干量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film;
Removing a small amount of the first conductive film remaining in a certain amount other than in the opening by polishing;
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, including a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the polishing is performed with a slurry comprising alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as oxidizing agents. 研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなるスラリーにて行われることを特徴とする請求項1記載の半導体装置の製造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the polishing is performed in a slurry comprising silica as abrasive particles and ammonium hydroxide or potassium hydroxide as a pH adjuster. 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
前記開口部内以外の前記第2の導電膜をドライエッチングによって完全に除去するとともに前記第1の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第1の導電膜に、化学的に第1および第2の導電膜と反応しない液と研磨粒子とからなるスラリーにて研磨を施す工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film;
Polishing the first conductive film remaining in a certain amount other than in the opening with a slurry consisting of a liquid that does not chemically react with the first and second conductive films and abrasive particles;
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, including a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
研磨粒子が、シリカまたは酸化セリウムまたはアルミナであることを特徴とする請求項4記載の半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 4, wherein the abrasive particles are silica, cerium oxide, or alumina. 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
前記開口部内以外の前記第2の導電膜をドライエッチングによって完全に除去するとともに前記第1の導電膜を一定量残存させる工程と、
前記開口部内以外において一定量残存している前記第1の導電膜に、水のみを流して研磨を施す工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Completely removing the second conductive film other than in the opening by dry etching and leaving a certain amount of the first conductive film;
Polishing the first conductive film remaining in a certain amount other than in the opening by flowing only water;
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, comprising: a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
前記開口部内以外の前記第2の導電膜をドライエッチングによって一定量除去する工程と、
研磨によって前記開口部内以外の前記第2の導電膜を完全に除去しかつ前記第1の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Removing a certain amount of the second conductive film other than in the opening by dry etching;
Completely removing the second conductive film other than in the opening by polishing and removing a certain amount of the first conductive film; and
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, including a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
研磨によって、前記開口部内以外の前記第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
A step of completely removing the second conductive film other than in the opening by polishing and removing a certain amount of the first conductive film;
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, including a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
研磨が、研磨粒子としてアルミナまたはシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなるスラリーにて行われることを特徴とする請求項7または8記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 7, wherein the polishing is performed with a slurry comprising alumina or silica as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent. 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
第1の研磨によって、前記開口部内以外の前記第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、
第2の研磨によって前記開口部内以外の第1の導電膜を若干除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
A step of completely removing the second conductive film except the inside of the opening by a first polishing and removing a certain amount of the first conductive film;
Removing the first conductive film except for the inside of the opening by second polishing,
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, comprising: a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われることを特徴とする請求項10記載の半導体装置の製造方法。The first polishing is performed with a first slurry composed of alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and the second polishing is performed with silica as an abrasive particle and oxidized. 11. The method of manufacturing a semiconductor device according to claim 10, wherein the method is performed in a second slurry comprising hydrogen peroxide, iron nitrate, or potassium iodate as an agent. 第1の研磨が、酸化剤として硝酸鉄またはヨウ素酸カリウムと、研磨粒子としてアルミナまたはシリカとからなる第1のスラリーにて行われ、第2の研磨が、酸化剤として過酸化水素と、研磨粒子としてアルミナまたはシリカとからなる第2のスラリーにて行われることを特徴とする請求項10記載の半導体装置の製造方法。The first polishing is performed with a first slurry comprising iron nitrate or potassium iodate as an oxidant and alumina or silica as an abrasive particle, and the second polishing is performed with hydrogen peroxide as an oxidant and polishing. The method for manufacturing a semiconductor device according to claim 10, wherein the method is performed in a second slurry made of alumina or silica as particles. 第1の研磨が、研磨粒子としてシリカまたはアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、第2の研磨が、研磨粒子としてシリカと、pH調整剤として水酸化アンモニウムまたは水酸化カリウムとからなる第2のスラリーにて行われることを特徴とする請求項10記載の半導体装置の製造方法。The first polishing is performed with a first slurry composed of silica or alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and the second polishing is performed with silica as abrasive particles. The method for manufacturing a semiconductor device according to claim 10, wherein the method is performed in a second slurry comprising ammonium hydroxide or potassium hydroxide as a pH adjuster. 基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーによる第1の研磨によって前記開口部内以外の前記第2の導電膜を一定量除去する工程と、
研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーによる第2の研磨によって前記開口部内以外の前記第2の導電膜を完全に除去しかつ前記第1の導電膜を一定量除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含む半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Removing a certain amount of the second conductive film other than in the opening by first polishing with a first slurry comprising alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent; ,
The second conductive film except for the inside of the opening is completely removed by the second polishing with the second slurry comprising silica as the abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as the oxidizing agent, and the Removing a certain amount of the first conductive film;
Depositing wiring material on the entire surface of the substrate;
A method of manufacturing a semiconductor device, including a step of forming wiring by removing the excess wiring material and the first conductive film by dry etching.
基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
第1の研磨によって、前記開口部内以外の前記第2の導電膜を一定量除去する工程と、
第2の研磨によって前記開口部内以外の前記第2の導電膜および前記第1の導電膜を完全に除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含み、
前記第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、前記第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われることを特徴とする半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
Removing a predetermined amount of the second conductive film other than in the opening by the first polishing;
A step of completely removing the second conductive film and the first conductive film other than in the opening by a second polishing;
Depositing wiring material on the entire surface of the substrate;
Removing the excess wiring material and the first conductive film by dry etching to form a wiring,
The first polishing is performed with a first slurry comprising alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and the second polishing is performed with silica as abrasive particles. A method of manufacturing a semiconductor device, wherein the method is performed in a second slurry comprising hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent.
基板上に絶縁膜を堆積する工程と、
前記絶縁膜に開口部を形成する工程と、
前記絶縁膜上に第1の導電膜を堆積する工程と、
前記第1の導電膜上に第2の導電膜を堆積する工程と、
第1の研磨によって、開口部内以外の第2の導電膜を完全に除去し、かつ第1の導電膜を一定量除去する工程と、
第2の研磨によって、前記開口部内以外の前記第1の導電膜を完全に除去する工程と、
基板全面に配線材料を堆積する工程と、
ドライエッチングにより余分な前記配線材料と第1の導電膜を除去し配線を形成する工程とを含み、
前記第1の研磨が、研磨粒子としてアルミナと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第1のスラリーにて行われ、前記第2の研磨が、研磨粒子としてシリカと、酸化剤として過酸化水素または硝酸鉄またはヨウ素酸カリウムとからなる第2のスラリーにて行われることを特徴とする半導体装置の製造方法。
Depositing an insulating film on the substrate;
Forming an opening in the insulating film;
Depositing a first conductive film on the insulating film;
Depositing a second conductive film on the first conductive film;
A step of completely removing the second conductive film other than the inside of the opening by the first polishing and removing a certain amount of the first conductive film;
A step of completely removing the first conductive film other than in the opening by second polishing;
Depositing wiring material on the entire surface of the substrate;
Removing the excess wiring material and the first conductive film by dry etching to form a wiring,
The first polishing is performed with a first slurry comprising alumina as abrasive particles and hydrogen peroxide, iron nitrate or potassium iodate as an oxidizing agent, and the second polishing is performed with silica as abrasive particles. A method of manufacturing a semiconductor device, wherein the method is performed in a second slurry comprising hydrogen peroxide, iron nitrate, or potassium iodate as an oxidizing agent.
第1の導電膜がチタンと窒化チタンの積層膜、第2の導電膜がタングステンであることを特徴とする請求項1、4、6、7、8、10、14、15または16記載の半導体装置の製造方法。17. The semiconductor according to claim 1, wherein the first conductive film is a laminated film of titanium and titanium nitride, and the second conductive film is tungsten. Device manufacturing method.
JP2000012746A 2000-01-21 2000-01-21 Manufacturing method of semiconductor device Expired - Fee Related JP3616297B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000012746A JP3616297B2 (en) 2000-01-21 2000-01-21 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000012746A JP3616297B2 (en) 2000-01-21 2000-01-21 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001203267A JP2001203267A (en) 2001-07-27
JP3616297B2 true JP3616297B2 (en) 2005-02-02

Family

ID=18540425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000012746A Expired - Fee Related JP3616297B2 (en) 2000-01-21 2000-01-21 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3616297B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098705A1 (en) * 2001-01-24 2002-07-25 Infineon Technologies North America Corp. Single step chemical mechanical polish process to improve the surface roughness in MRAM technology
KR20030074870A (en) * 2002-03-14 2003-09-22 동부전자 주식회사 Method for fabricating metal power line of semiconductor device
KR20050056348A (en) * 2003-12-10 2005-06-16 매그나칩 반도체 유한회사 Method for forming metal line of semiconductor device
KR20050056419A (en) * 2003-12-10 2005-06-16 동부아남반도체 주식회사 Method for forming a metal line in semiconductor device
JP5300238B2 (en) * 2006-12-19 2013-09-25 パナソニック株式会社 Nitride semiconductor device
JP4967110B2 (en) * 2008-04-24 2012-07-04 スパンション エルエルシー Manufacturing method of semiconductor device
JP2009302333A (en) * 2008-06-13 2009-12-24 Seiko Epson Corp Method of manufacturing ferroelectric memory device
JP5608322B2 (en) 2008-10-21 2014-10-15 パナソニック株式会社 Bidirectional switch
US7834456B2 (en) * 2009-01-20 2010-11-16 Raytheon Company Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate
JP5457292B2 (en) 2010-07-12 2014-04-02 パナソニック株式会社 Nitride semiconductor device
US10957587B2 (en) * 2018-07-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive feature
CN113327851A (en) * 2020-10-30 2021-08-31 上海先进半导体制造有限公司 Method for removing tungsten residues on surface of semiconductor device

Also Published As

Publication number Publication date
JP2001203267A (en) 2001-07-27

Similar Documents

Publication Publication Date Title
JP3076244B2 (en) Polishing method of multilayer wiring
JP3616297B2 (en) Manufacturing method of semiconductor device
JP3160545B2 (en) Method of forming embedded wiring
US6890857B2 (en) Semiconductor device having a multilayer wiring structure and pad electrodes protected from corrosion, and method for fabricating the same
US6057242A (en) Flat interlayer insulating film suitable for multi-layer wiring
JPH11111656A (en) Manufacture of semiconductor device
WO2001099168A1 (en) Semiconductor device and method of manufacture thereof
US6443807B1 (en) Polishing process for use in method of fabricating semiconductor device
KR100390204B1 (en) Polishing method and polishing solution
US7465668B2 (en) Method of manufacturing semiconductor device
JP3487051B2 (en) Method for manufacturing semiconductor device
KR100338272B1 (en) Method for forming embedded metal wiring
TWI235691B (en) Oxidizer-free chemical mechanical polishing (CMP) slurry and method for manufacturing metal line contact plug of semiconductor device
KR20030020852A (en) Method of manufacturing a semiconductor apparatus using chemical mechanical polishing
JP4990300B2 (en) Manufacturing method of semiconductor device
JP2000012543A (en) Manufacture of semiconductor integrated circuit device
WO1998054756A1 (en) Polishing method and semiconductor device manufacturing method using the same
JPH1022285A (en) Production of semiconductor device
US6841470B2 (en) Removal of residue from a substrate
JP3552908B2 (en) Wafer polishing method
JPH11111657A (en) Polishing liquid and polishing method
JP3105816B2 (en) Method for manufacturing semiconductor device
JP3164214B2 (en) Polishing method of metal film
JP2953566B2 (en) Wafer abrasive and method for manufacturing semiconductor device using the same
KR100605943B1 (en) Method for fabricating tungsten plug of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees