JP3610685B2

JP3610685B2 - Voltage detection circuit

Info

Publication number: JP3610685B2
Application number: JP19942296A
Authority: JP
Inventors: 雅之鈴木; 純船木; 祐司山中
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 1996-07-29
Filing date: 1996-07-29
Publication date: 2005-01-19
Anticipated expiration: 2016-07-29
Also published as: JPH1051281A

Description

【０００１】
【発明の属する技術分野】
本発明は電圧検出回路に係り、特に、検出電圧にヒステリシスを持たせた電圧検出回路に関する。
【０００２】
【従来の技術】
図５に従来のシステムリセット回路の一例の回路構成図を示す。
従来のシステムリセット回路１は、電源電圧Ｖccを監視し、電源電圧Ｖ ccが第１の検出電圧値Ｖ s1以上になったときにローレベルとなり、第２の検出電圧値Ｖ s2以下になったときにハイレベルとなるリセット信号を出力する構成とされていた。
【０００３】
電源電圧Ｖｃｃは、直列に接続された抵抗Ｒ１、Ｒ２、Ｒ３に印加される。電源電圧Ｖｃｃは、抵抗Ｒ１、Ｒ２、Ｒ３により分圧され、電源電圧Ｖｃｃに応じた電圧が抵抗Ｒ１と抵抗Ｒ２との接続点に発生する。
抵抗Ｒ１と抵抗Ｒ２との接続点はＮＰＮトランジスタＱ２のベースに接続されており、抵抗Ｒ１と抵抗Ｒ２との接続点に発生される電圧に応じてオンされる。
【０００４】
ＮＰＮトランジスタＱ２のコレクタにはＰＮＰトランジスタＱ７、Ｑ８、Ｑ１０とともにカレントミラー回路を構成するＰＮＰトランジスタＱ１のコレクタ及びベースが接続されている。また、ＮＰＮトランジスタＱ２のエミッタには直列に抵抗Ｒ４、Ｒ５、Ｒ６が接続される。
【０００５】
ＮＰＮトランジスタＱ２は、抵抗Ｒ１と抵抗Ｒ２との接続点に発生される電圧に応じてオンされ、ＰＮＰトランジスタＱ１のエミッタ及びベースから電流を引き込みカレントミラー回路を起動し、回路全体を起動させると共に、電源電圧Ｖｃｃに応じた電流Ｉ２を直列接続された抵抗Ｒ４、Ｒ５、Ｒ６に供給する。
【０００６】
抵抗Ｒ４と抵抗Ｒ５との接続点は、ＰＮＰトランジスタＱ４のベースに接続され、抵抗Ｒ５と抵抗Ｒ６との接続点は、ＰＮＰトランジスタＱ３のベースに接続される。ＰＮＰトランジスタＱ３、Ｑ４のエミッタは、ＰＮＰトランジスタＱ１、Ｑ８、Ｑ１０とともにカレントミラー回路を構成するＰＮＰトランジスタＱ７のコレクタに接続され、ＰＮＰトランジスタＱ７から電流が供給される。また、ＰＮＰトランジスタＱ３のコレクタは、ＮＰＮトランジスタＱ６とともに電流源を構成するＮＰＮトランジスタＱ５のコレクタ及びベースに接続される。ＰＮＰトランジスタＱ４のコレクタはＮＰＮトランジスタＱ５とともに電流源を構成するＮＰＮトランジスタＱ６のコレクタに接続される。ＰＮＰトランジスタＱ３、Ｑ４は、ベース電圧の差に応じて一方がオンし、他方がオフする差動回路を構成している。
【０００７】
また、ＰＮＰトランジスタＱ４のコレクタは、出力用ＮＰＮトランジスタＱ９のベースに接続されている。出力用ＮＰＮトランジスタＱ９のコレクタは、ＰＮＰトランジスタＱ１、Ｑ７、Ｑ１０とともにカレントミラー回路を構成するＰＮＰトランジスタＱ８のコレクタに接続されている。ＰＮＰトランジスタＱ９は、ＰＮＰトランジスタＱ４のコレクタ電圧によりオン又はオフし、コレクタに接続された出力端子Ｔout から出力されるリセット信号をローレベル又はハイレベルとする。
【０００８】
また、出力用ＮＰＮトランジスタＱ９のコレクタは、ＮＰＮトランジスタＱ１１のベースに接続される。ＮＰＮトランジスタＱ１１は、コレクタがＰＮＰトランジスタＱ１、Ｑ７、Ｑ８とともにカレントミラー回路を構成するＰＮＰトランジスタＱ１０のコレクタに接続され、ＰＮＰトランジスタＱ１０から電流が供給される。ＮＰＮトランジスタＱ１１は、ＮＰＮトランジスタＱ９のコレクタ電圧に応じてオン・オフし、エミッタ電流Ｉ３が制御される。
【０００９】
ＮＰＮトランジスタＱ１１のエミッタは、検出用の抵抗Ｒ１、Ｒ２、Ｒ３の抵抗Ｒ２と抵抗Ｒ３との接続点に接続されており、エミッタ電流を抵抗Ｒ３に供給する。これによって、電源電圧Ｖcc低下時にはＮＰＮトランジスタＱ１１のエミッタ電流により抵抗Ｒ２と抵抗Ｒ３との接続点の電圧が上昇し、これによって、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧が上昇し、ヒステリシス特性が実現される。
【００１０】
次に、従来のシステムリセット回路１の動作を説明する。
まず、電源電圧Ｖccが第１の検出電圧値Ｖｓ 1 より低い値から第１の検出電圧値Ｖｓ 1 より高い値に変化する時の動作を説明する。
電源電圧Ｖccが第１の検出電圧値Ｖ s1 より小さい時には、ＰＮＰトランジスタＱ３はオフで、ＰＮＰトランジスタＱ４だけがオンとなる。このとき、ＰＮＰトランジスタＱ３はオフ状態であるため、ＮＰＮトランジスタＱ５、Ｑ６のベースはローレベルとなるので、ＮＰＮトランジスタＱ５、Ｑ６はオフとなる。なお、第１の検出電圧値Ｖｓ 1 は、リセット信号をハイレベルからローレベルに遷移させるときの電源電圧Ｖ cc に相当する。
【００１１】
このように、ＰＮＰトランジスタＱ４がオンで、ＮＰＮトランジスタＱ６がオフとなるため、ＮＰＮトランジスタＱ９のベースはハイレベルとなる。ＮＰＮトランジスタＱ９は、ベースがハイレベルとなると、オンし、出力端子Ｔｏｕｔから電流を引き込み、出力リセット信号をローレベルにする。また、ＮＰＮトランジスタＱ９がオンすると、ＰＮＰトランジスタＱ１１のベースがローレベルとなり、ＰＮＰトランジスタＱ１１はオフする。
【００１２】
したがって、ＰＮＰトランジスタＱ１１のエミッタ電流Ｉ３は０となる。
このとき、抵抗Ｒ１、Ｒ２、Ｒ３に流れる電流をＩ１、ＮＰＮトランジスタＱ２のベース−エミッタ間電圧をＶＢＥ（Ｑ２）とすると、ＮＰＮトランジスタＱ２のエミッタと抵抗Ｒ４との接続点の電位ＶＡは、
【００１３】
【数１】

【００１４】
で表される。
ここで、抵抗Ｒ４、Ｒ５、Ｒ６に流れる電流をＩ２とし、ＰＮＰトランジスタＱ３、Ｑ４のベース電位の差分、すなわち、抵抗Ｒ５に発生する電圧をΔＶＢＥとすると、ΔＶＢＥは、
【００１５】
【数２】

【００１６】
で表せる。
ここで、式（２）に式（１）を代入すると、
【００１７】
【数３】

【００１８】
となる。式（３）からＶｃｃを求めると、
【００１９】
【数４】

【００２０】
で表せる。
一方、差動回路を構成するＰＮＰトランジスタＱ３、Ｑ４のエミッタ面積がＱ３：Ｑ４＝１：８に設定されているとすると、ＰＮＰトランジスタＱ３、Ｑ４ＮＰＮトランジスタＱ５、Ｑ６より構成される差動回路のスイッチングポイントは、
【００２１】
【数５】

【００２２】
但し、ｈは、ボルツマン定数
ｑは、電子の素電荷
ここで、式（５）を式（４）に代入すると、
【００２３】
【数６】

【００２４】
で表される。
式（６）で得られる電源電圧Ｖccが、リセット信号をハイレベルからローレベルに遷移させる時の検出電圧値である第１の検出電圧値Ｖ s1となる。
次に、電源電圧Ｖ cc が第２の検出電圧値Ｖｓ 2 より高い値から第２の検出電圧値Ｖ s2 より低い値に変化する時の動作を説明する。
【００２５】
電源電圧Ｖccが第２の検出電圧値Ｖｓ 2より大きいときには、ＰＮＰトランジスタＱ４のベース電圧はハイレベルとなり、ＰＮＰトランジスタＱ４はオフし、ＰＮＰトランジスタＱ３のベース電圧はローレベルに維持されるため、ＰＮＰトランジスタＱ３はオンする。
【００２６】
ＰＮＰトランジスタＱ３がオンすると、ＮＰＮトランジスタＱ５、トランジスタＱ６のベースがハイレベルになるため、ＮＰＮトランジスタＱ５、Ｑ６がオンする。ＮＰＮトランジスタＱ６がオンすると、ＰＮＰトランジスタＱ４はオフであるため、ＮＰＮトランジスタＱ９のベースから電流が引き込まれ、ＮＰＮトランジスタＱ９のベースはローレベルとなり、ＮＰＮトランジスタＱ９はオフする。
【００２７】
ＮＰＮトランジスタＱ９がオフであると、ＰＮＰトランジスタＱ８から供給される電流は、出力端子Ｔｏｕｔに流れ、出力端子Ｔｏｕｔから出力される出力リセット信号はハイレベルとなる。また、ＰＮＰトランジスタＱ８から供給される電流は、ＮＰＮトランジスタＱ１１のベースに供給され、ＮＰＮトランジスタＱ１１のベースがハイレベルとされ、ＮＰＮトランジスタＱ１１がオンする。
【００２８】
ＮＰＮトランジスタＱ11がオンすると、電流Ｉ3 が抵抗Ｒ２と抵抗Ｒ３との接続点に供給される。抵抗Ｒ２と抵抗Ｒ３との接続点に電流Ｉ3 が供給されると、電流Ｉ1 が減少しても抵抗Ｒ１と抵抗Ｒ２との接続点の電位が電流Ｉ1 だけのときに比べて大きい値に保持されるため、電源電圧Ｖccが検出電圧値Ｖｓに達するまでの間、抵抗Ｒ１と抵抗Ｒ２との接続点の電位を小さくできる。したがって、電源電圧Ｖccが検出電圧値Ｖ s より低い値から検出電圧値Ｖ s より高い値にするときに比べて小さい値で出力リセット信号を反転させることができる。
【００２９】
このとき、出力リセット信号がローレベルからハイレベルに遷移するときの電源電圧Ｖ cc の検出電圧値Ｖ s をＶcc’とし、電源電圧Ｖccを電圧値Ｖ cc ’より低い値から電圧値Ｖ cc ’より高い値に変化させた場合の動作説明と同様にＮＰＮトランジスタＱ２のエミッタと抵抗Ｒ４との接続点の電位ＶA を求めると、
【００３０】
【数７】

【００３１】
で表される。
式（７）を式（２）に代入すると、
【００３２】
【数８】

【００３３】
で表される。
したがって、式（８）から電源電圧Ｖｃｃ’を求めると、
【００３４】
【数９】

【００３５】
で表される。
式（９）で求められる電圧Ｖcc’が、リセット信号をローレベルからハイレベルに遷移させる時の電源電圧Ｖ cc の値、すなわち、第２の検出電圧値Ｖ s2 となる。
ここで、リセット信号をハイレベルからローレベルに遷移させる時の電源電圧Ｖ cc である第１の検出電圧値Ｖ s1とリセット信号をローレベルからハイレベルに遷移させるときの電源電圧Ｖ cc である第２の検出電圧値Ｖ s2との差、すなわち、ヒステリシス電圧をΔＶs とすると、ヒステリシス電圧ΔＶs は式（６）と式（９）との差で表されるため、
【００３６】
【数１０】

【００３７】
となる。
これは、ヒステリシス電圧ΔＶｓが抵抗Ｒ１、Ｒ２、Ｒ３に依存していることを示す。
上記のシステムリセット回路では、各種の検出電圧Ｖｓに対応できるように検出電圧Ｖｓのランク展開が行われている。ランク展開を行う場合、マスクの交換やレーザートリミングなどの手法を用いて抵抗Ｒ１、Ｒ２、Ｒ３を調整し、検出電圧をシフトさせていた。
【００３８】
図６に従来のシステムリセット回路の抵抗Ｒ1 に対する検出電圧値Ｖs の特性図を示す。
図６に示すように抵抗Ｒ1 を増加させると式（４）からもわかるように検出電圧値Ｖｓが増加する。
【００３９】
【発明が解決しようとする課題】
しかるに、図５に示すような従来のシステムリセット回路では、検出電圧値Ｖｓのランク展開を行う場合、抵抗Ｒ1 、Ｒ2 、Ｒ3 を調整することにより検出電圧を設定値に調整しており、このとき、式（１０）に示すようにヒステリシス電圧ΔＶs は抵抗Ｒ1 、Ｒ2 、Ｒ3 に依存するため、抵抗Ｒ1 、Ｒ2 、Ｒ3 のうち一つの抵抗だけを調整して検出電圧値Ｖ sを調整しようとすると、ヒステリシス電圧ΔＶs が変動してしまう。
【００４０】
図７に従来の一例の検出電圧に対するヒステリシス電圧の特性図を示す。
図７に示すように従来のシステムリセット回路では式（１０）に示すようにヒステリシス電圧ΔＶs は、抵抗Ｒ1 、Ｒ2 、Ｒ3 により変動してしまうため、抵抗Ｒ1 、Ｒ2 、Ｒ3 を調整して、検出電圧値Ｖs の調整を行うと、検出電圧値Ｖs の増加に伴い、ヒステリシス電圧ΔＶs が増加していた。
【００４１】
このことは、検出電圧の調整をマスク交換により行う場合には３つの抵抗Ｒ１、Ｒ２、Ｒ３を検出電圧によらずヒステリシス電圧ΔＶｓが一定になるように設定しておけばよいが、レーザトリミングによりランク展開する場合には、配線を直接切断するため、切断箇所を最小限にする必要があり、抵抗Ｒ１、Ｒ２、Ｒ３のうちの複数の抵抗を調整するのは好ましくない。
【００４２】
本発明は上記の点に鑑みてなされたもので、検出電圧を調整するために抵抗を換えてもヒステリシス電圧が一定とすることができる電圧検出回路を提供することを目的とする。
【００４３】
【課題を解決するための手段】
本発明の請求項１は、入力電圧が印加され、入力電圧を分圧する複数の抵抗と、複数の抵抗により分圧された分圧電圧に応じてハイレベル又はローレベルとなる出力信号を出力する電圧検出手段とを有する電圧検出回路において、複数の抵抗の入力電圧が印加される側の一端で、複数の抵抗の一端への電流の流入を制御することにより、分圧電圧を制御し、ヒステリシスを持たせるヒステリシス制御手段を有することを特徴とする。
【００４４】
請求項１によれば、複数の抵抗の入力電圧が印加される側の一端で、複数の抵抗の一端への電流の流入を制御することにより、分圧電圧を制御することにより、複数の抵抗で分圧される分圧電圧に見かけ上変化をあたえずにヒステリシスを付与できるため、複数の抵抗を変化させても、ヒステリシス電圧を一定にでき、したがって、検出電圧を変化させても一定のヒステリシス電圧を得ることができ、例えば、ＩＣ化した場合等に、検出電圧のランク展開をレーザートリミングやザッピングなどの手法を用いて実施した場合でも、レーザーショット、ザッピングにより検出電圧を調整してもヒステリシス電圧が変化しないので、ヒステリシス電圧調整のためのレーザーショット、ザッピングが不要となり、レーザーショット、ザッピングの回数を低減できるため、量産時のスループットを向上させることができる。
【００４５】
また、本発明の請求項２は、入力電圧がヒステリシス制御用抵抗を介して複数の抵抗の一端に印加されており、ヒステリシス制御手段は電圧検出手段の出力信号に応じて複数の抵抗の一端とヒステリシス制御用抵抗との接続点から電流を引き込むことにより、複数の抵抗に流入する電流を減少させる電流引き込み回路を有することを特徴とする。
【００４６】
請求項２によれば、電流引き込み回路により出力信号に応じて複数の抵抗とヒステリシス制御用抵抗との接続点から電流を引き込むことにより、複数の抵抗で分圧される分圧電圧に見かけ上変化をあたえずにヒステリシスを付与できるため、複数の抵抗を変化させても、ヒステリシス電圧を一定にでき、したがって、検出電圧を変化させても一定のヒステリシス電圧を得ることができ、例えば、ＩＣ化した場合等に、検出電圧のランク展開をレーザートリミングやザッピングなどの手法を用いて実施した場合でも、レーザーショット、ザッピングにより検出電圧を調整してもヒステリシス電圧が変化しないので、ヒステリシス電圧調整のためのレーザーショット、ザッピングが不要となり、レーザーショット、ザッピングの回数を低減できるため、量産時のスループットを向上させることができる。
【００４７】
請求項３は、電流引き込み回路を、出力信号レベルがハイレベル又はローレベルのうちの一方のレベルのときにヒステリシス制御用抵抗と複数の抵抗との接続点からの定電流を引き込み、他方のレベルのときにヒステリシス制御用抵抗と複数の抵抗との接続点からの定電流の引き込みを停止する定電流回路から構成したことを特徴とする。
請求項３によれば、電流引き込み回路を出力信号に応じて定電流の供給が制御される定電流回路により構成することにより、出力信号がハイレベルのときとローレベルのときとで、複数の抵抗に印加される電圧を制御でき、検出電圧にヒステリシス特性を持たせることができる。
【００４８】
請求項４は、電圧検出手段を、分圧電圧がベースに供給され、分圧電圧がオン電圧のときにオンし、エミッタ電流を出力し、オフ電圧のときにオフし、エミッタ電流の出力を停止するトランジスタと、トランジスタのエミッタ電流が供給されており、エミッタ電流に応じた電圧をその両端に発生する検出用抵抗と、検出用抵抗の両端に発生する電圧が所定レベルより大きいときに出力信号をハイレベル又はローレベルとし、所定レベルより小さいときに出力信号をローレベル又はハイレベルとする差動回路とを有することを特徴とする。
【００４９】
請求項４によれば、トランジスタにより分圧電圧を電流に変換し、検出用抵抗により変換された電流に応じた電圧を発生させ、差動回路により発生した差電圧に応じて出力信号を生成することにより、基準電圧等が不要となり、温度等の影響を受けにくい回路を得ることができる。
【００５０】
【発明の実施の形態】
図１に本発明の第１実施例の回路構成図を示す。
本実施例のシステムリセット回路１１は、電源電圧Ｖccを監視し、電源電圧Ｖ ccが第１の検出電圧値Ｖ s1以上になったときローレベルとなり、第２の検出電圧値Ｖ s2以下になったときにハイレベルとなるリセット信号を出力する回路である。
【００５１】
電源電圧Ｖｃｃは、直列に接続された抵抗Ｒ１１、Ｒ１２、Ｒ１３に印加される。抵抗Ｒ１１、Ｒ１２、Ｒ１３は、抵抗Ｒ１３、抵抗Ｒ１１、抵抗Ｒ１２の順に直列に接続され、電源電圧Ｖｃｃを分圧する。なお、抵抗Ｒ１１、Ｒ１２は特許請求の範囲中の複数の抵抗に相当し、抵抗Ｒ１３は特許請求の範囲中のヒステリシス制御用抵抗に相当する。
【００５２】
電源電圧Ｖｃｃは、抵抗Ｒ１１、Ｒ１２、Ｒ１３により分圧され、電源電圧Ｖｃｃに応じた電圧が抵抗Ｒ１１と抵抗Ｒ１２との接続点に発生する。
抵抗Ｒ１１と抵抗Ｒ１２との接続点はＮＰＮトランジスタＱ１２のベースに接続されており、抵抗Ｒ１１と抵抗Ｒ１２との接続点に発生される電圧に応じてオンされる。
【００５３】
ＮＰＮトランジスタＱ１２のコレクタにはＰＮＰトランジスタＱ１７、Ｑ１８とともにカレントミラー回路を構成するＰＮＰトランジスタＱ２２のコレクタ及びベースが接続されている。また、ＮＰＮトランジスタＱ１２のエミッタには直列に抵抗Ｒ１４、Ｒ１５、Ｒ１６が接続される。なお、抵抗Ｒ１５は、特許請求の範囲中の検出用抵抗に相当する。
【００５４】
ＮＰＮトランジスタＱ12は、特許請求の範囲中の第１のトランジスタに相当し、抵抗Ｒ11と抵抗Ｒ12との接続点に発生される電圧に応じてオンされ、ＰＮＰトランジスタＱ22、Ｑ17、18のベース及びＰＮＰトランジスタＱ22のエミッタから電流を引き込みＰＮＰトランジスタＱ22、Ｑ17、18からなるカレントミラー回路を起動し、回路全体を起動させると共に、電源電圧Ｖccに応じた電流Ｉ12を直列接続された抵抗Ｒ14、Ｒ15、Ｒ16に供給する。
【００５５】
抵抗Ｒ１４と抵抗Ｒ１５との接続点は、ＰＮＰトランジスタＱ１４のベースに接続され、抵抗Ｒ１５と抵抗Ｒ１６との接続点は、ＰＮＰトランジスタＱ１３のベースに接続される。ＰＮＰトランジスタＱ１３、Ｑ１４のエミッタは、ＰＮＰトランジスタＱ２２、Ｑ１８とともにカレントミラー回路を構成するＰＮＰトランジスタＱ１７のコレクタに接続され、ＰＮＰトランジスタＱ１７から電流が供給される。また、ＰＮＰトランジスタＱ１３のコレクタは、ＮＰＮトランジスタＱ１５のコレクタに接続される。ＮＰＮトランジスタＱ１４のコレクタはＮＰＮトランジスタＱ１６のコレクタ及びベースに接続される。ＰＮＰトランジスタＱ１３、Ｑ１４、及び、ＮＰＮトランジスタＱ１５、Ｑ１６は、特許請求の範囲中の差動回路に相当し、ＰＮＰトランジスタＱ１３、Ｑ１４のベース電圧の差に応じて一方がオンし、他方がオフする差動回路を構成している。
【００５６】
また、ＰＮＰトランジスタＱ１３のコレクタは、出力用ＮＰＮトランジスタＱ１９のベースに接続されている。出力用ＮＰＮトランジスタＱ１９のコレクタは、ＰＮＰトランジスタＱ２２、Ｑ１７とともにカレントミラー回路を構成するＰＮＰトランジスタＱ１８のコレクタに接続されている。ＮＰＮトランジスタＱ１９は、ＰＮＰトランジスタＱ１３のコレクタ電圧に応じてＰＮＰトランジスタＱ１８から供給される電流を制御し、コレクタに接続された出力端子Ｔｏｕｔから出力リセット信号を出力する。
【００５７】
また、出力用ＮＰＮトランジスタＱ１９のコレクタは、ＮＰＮトランジスタＱ２１のベース及びＮＰＮトランジスタＱ２０のコレクタに接続される。ＮＰＮトランジスタＱ２１は、コレクタが抵抗Ｒ１３と抵抗Ｒ１１との接続点に接続され、ＮＰＮトランジスタＱ１９のコレクタ電圧に応じてオン・オフする。ＮＰＮトランジスタＱ２１のエミッタは、抵抗Ｒ１７の一端及びＮＰＮトランジスタＱ２０のベースに接続される。また、ＮＰＮトランジスタＱ２０のエミッタ及び抵抗Ｒ１７の他端は電源電圧Ｖｃｃの低電位側に接続される。ＮＰＮトランジスタＱ２０、Ｑ２１及び抵抗Ｒ１７は、低電流源を構成しており、ＮＰＮトランジスタＱ１９のコレクタ電圧に応じてオン・オフし、オン時には抵抗Ｒ１１と抵抗Ｒ１３との接続点からヒステリシス発生用の定電流Ｉ１３を引き込む。
【００５８】
ＮＰＮトランジスタＱ20、Ｑ21及び抵抗Ｒ17は、特許請求の範囲中の定電流回路に相当し、電源電圧Ｖccが第２の検出電圧値Ｖ s2 より低い値のときにオンし、抵抗Ｒ13と抵抗Ｒ11との接続点から定電流Ｉ13を引き込み、電流Ｉ11を減少させ、リセット信号をハイレベルからローレベルに遷移させるときの電圧値を上昇させ、第１の電圧検出値Ｖ s1 とする。また、ＮＰＮトランジスタＱ20、Ｑ21及び抵抗Ｒ17は、電源電圧Ｖccが第１の検出電圧値Ｖ s1 より高い値ハイレベルになると、オフして、抵抗Ｒ13と抵抗Ｒ11との接続点の定電流Ｉ13の引き込みを停止させ、リセット信号をローレベルからハイレベルに遷移させる電圧値を低下させ、第２の電圧検出値Ｖ s2 とする。以上によりヒステリシス特性を実現させている。
【００５９】
次に、本実施例のシステムリセット回路１１の動作を説明する。
まず、電源電圧Ｖccが第１の検出電圧値Ｖ s1 より低い値から第１の検出電圧値Ｖ s1 より高い値に変化する時の動作を説明する。
電源電圧Ｖccが第１の検出電圧値Ｖ s1より小さい時には、ＰＮＰトランジスタＱ13はオフで、ＰＮＰトランジスタＱ14だけがオンとなる。このとき、ＰＮＰトランジスタＱ14はオン状態であるため、ＮＰＮトランジスタＱ15、Ｑ16のベースはハイレベルとなるので、ＮＰＮトランジスタＱ15、Ｑ16はオンとなる。
【００６０】
このとき、ＰＮＰトランジスタＱ13がオフで、ＮＰＮトランジスタＱ15がオンとなるため、ＮＰＮトランジスタＱ19のベースはローレベルとなる。ＮＰＮトランジスタＱ19は、ベースがローレベルであるため、オフし、ＰＮＰトランジスタＱ18のコレクタからＮＰＮトランジスタＱ19のコレクタに供給される電流は、出力端子Ｔout から出力され、出力リセット信号をハイレベルにする。また、ＮＰＮトランジスタＱ19がオフであるので、ＮＰＮトランジスタＱ21のベースもハイレベルとなり、ＮＰＮトランジスタＱ21がオンし、ＮＰＮトランジスタＱ20がオンし、抵抗Ｒ13と抵抗Ｒ11との接続点から定電流Ｉ13が引き込まれる。
【００６１】
このとき、抵抗Ｒ11に流れる電流をＩ11、ＮＰＮトランジスタＱ12のベース−エミッタ間電圧をＶBE(Q12) とすると、ＮＰＮトランジスタＱ12のエミッタと抵抗Ｒ14との接続点の電位ＶB は、
【００６２】
【数１１】

【００６３】
で表される。
ここで、抵抗Ｒ１４、Ｒ１５、Ｒ１６に流れる電流をＩ１２とし、ＰＮＰトランジスタＱ１３、Ｑ１４のベース電位の差分、すなわち、抵抗Ｒ１５に発生する電圧をΔＶＢＥとすると、ΔＶＢＥは、
【００６４】
【数１２】

【００６５】
で表せる。
ここで、式（１２）に式（１１）を代入すると、
【００６６】
【数１３】

【００６７】
で表せる。式（１３）からＶｃｃを求めると、
【００６８】
【数１４】

【００６９】
となる。
ここで、ΔＶＢＥは、
【００７０】
【数１５】

【００７１】
但し、ｈは、ボルツマン定数
ｑは、電子の素電荷
であり、式（１４）を式（１５）に代入すると、
【００７２】
【数１６】

【００７３】
で表される。
式（１６）に示す電圧Ｖccは、リセット信号がハイレベルからローレベルに遷移するときの電圧値である第１の検出電圧値Ｖ s1 に相当する。
次に、電源電圧Ｖccが第１の検出電圧値Ｖｓ 1 より低い値から高い値に変化する時の動作について説明する。
【００７４】
電源電圧Ｖccが第１の検出電圧値Ｖs1より大きくなったときには、ＰＮＰトランジスタＱ14のベース電圧はハイレベルとなり、ＰＮＰトランジスタＱ14はオフし、ＰＮＰトランジスタＱ13のベース電圧はローレベルに維持されるため、ＰＮＰトランジスタＱ13はオンする。
【００７５】
ＰＮＰトランジスタＱ１４がオフすると、ＮＰＮトランジスタＱ１５、ＮＰＮトランジスタＱ１６のベースがローレベルになるため、ＮＰＮトランジスタＱ１５、Ｑ１６がオフする。ＮＰＮトランジスタＱ１５がオフすると、ＰＮＰトランジスタＱ１３はオン状態であるため、ＮＰＮトランジスタＱ１９のベースにＰＮＰトランジスタＱ１３から電流が供給され、ＮＰＮトランジスタＱ１９のベースはハイレベルとなり、ＮＰＮトランジスタＱ１９はオンする。
【００７６】
ＮＰＮトランジスタＱ１９がオンすると、ＰＮＰトランジスタＱ１８からＮＰＮトランジスタＱ１９のコレクタに供給される電流は、ＮＰＮトランジスタＱ１９を通過して電源電圧の低電位側に流れる。このため、出力端子Ｔｏｕｔから出力される出力リセット信号はローレベルとなる。
【００７７】
また、ＮＰＮトランジスタＱ19がオンすることにより、ＮＰＮトランジスタＱ21のベースがローレベルとされ、ＮＰＮトランジスタＱ20、Ｑ21がオフする。
ＮＰＮトランジスタＱ20、Ｑ21がオフすると、電流Ｉ13は０となり、抵抗Ｒ13と抵抗Ｒ11との接続点からは電流Ｉ 13 が引き込まれない。よって、電源電圧Ｖccによる電流Ｉ11だけが抵抗Ｒ11に供給される。
【００７８】
したがって、抵抗Ｒ11と抵抗Ｒ12との接続点の電圧が大きくなる。抵抗Ｒ 11 と抵抗Ｒ 12 との接続点の電圧が大きくなると、リセット信号がローレベルからハイレベルに遷移するときの電源電圧Ｖ cc である第２の検出電圧値Ｖｓ 2 は第１の検出電圧値Ｖ s1 より低くなる。
リセット信号がローレベルからハイレベルに遷移するときの電源電圧Ｖ cc の電圧値である第２の検出電圧値Ｖｓ 2 をＶ cc ’とし、このときのＮＰＮトランジスタＱ12のエミッタと抵抗Ｒ14との接続点の電位ＶB を求めると、
【００７９】
【数１７】

【００８０】
で表される。
式（１７）を式（１２）に代入すると、
【００８１】
【数１８】

【００８２】
で表される。
したがって、式（１８）から電源電圧Ｖｃｃ’を求めると、
【００８３】
【数１９】

【００８４】
で表される。
式（１９）で求められる電圧値Ｖcc’は、リセット信号がローレベルからハイレベルに遷移する時の電圧値であり、第２の検出電圧値Ｖ s2 に相当する。
ここで、リセット信号がハイレベルからローレベルに遷移するときの電源電圧Ｖ cc の電圧値である第１の検出電圧値Ｖs1とリセット信号がローレベルからハイレベルに遷移するときの電源電圧Ｖ cc の電圧値である第２の検出電圧値Ｖs2との差をヒステリシス電圧ΔＶ s とすると、ヒステリシス電圧ΔＶs は式（１６）と式（１９）との差で表されるため、
【００８５】
【数２０】

【００８６】
となる。
式（２０）は、ヒステリシス電圧ΔＶs が抵抗Ｒ13にのみ依存し、抵抗Ｒ11、Ｒ12には依存しないことを示している。
したがって、検出電圧値Ｖs の調整を抵抗Ｒ11、Ｒ12だけで行い、ヒステリシス電圧ΔＶs の設定を抵抗Ｒ 13 により行えば、検出電圧値Ｖs を換えてもヒステリシス電圧ΔＶs を一定に保持できる。
【００８７】
図２に本発明の第１実施例の検出電圧値Ｖs に対するヒステリシス電圧ΔＶs の特性図を示す。
本実施例によれば、ヒステリシス電圧ΔＶs は、図２に示すように検出電圧値Ｖs によらず、抵抗Ｒ13と定電流Ｉ13によってのみ設定された一定のレベルになる。
【００８８】
このように、本実施例によれば、ヒステリシス電圧ΔＶs を検出電圧値Ｖs によらず一定に設定できるため、レーザートリミングなどの技術により検出電圧値Ｖｓをランク展開しても検出電圧値Ｖs を調整のため、配線を切断する際、ヒステリシス電圧ΔＶs を調整する必要がなく、ヒステリシス電圧ΔＶs の調整のための配線の切断を行う必要がなく、レーザショット回数を低減できる。したがって、量産時のスループットが向上する。
【００８９】
図３に本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
本実施例のシステムリセット回路２１は出力トランジスタの極性を第１実施例の回路とは逆の極性にしたものである。
【００９０】
本実施例のシステムリセット回路２１では、第１実施例の差動回路を構成するＰＮＰトランジスタＱ13、Ｑ14、ＮＰＮトランジスタＱ15、Ｑ16の接続、及び、出力用ＮＰＮトランジスタＱ19の極性を変更している。
本実施例の差動回路は第１実施例でＰＮＰトランジスタＱ14のコレクタとＮＰＮトランジスタＱ16のコレクタ及びＮＰＮトランジスタＱ15、Ｑ16のベースとの接続を、ＰＮＰトランジスタＱ13のコレクタとＮＰＮトランジスタＱ15のコレクタ及びＮＰＮトランジスタＱ15、Ｑ16のベースとの接続に変更し、第１実施例でのＰＮＰトランジスタＱ13のコレクタとＮＰＮトランジスタＱ15のコレクタとの接続点からＰＮＰトランジスタＱ14のコレクタとＮＰＮトランジスタＱ16のコレクタとの接続点に変更してなる。
【００９１】
また、第１実施例の出力用ＮＰＮトランジスタＱ１９をＰＮＰトランジスタＱ２３に変更してなる。ＰＮＰトランジスタＱ２３のベースはＰＮＰトランジスタＱ１４のコレクタとＮＰＮトランジスタＱ１６のコレクタとの接続点に接続され、ＰＮＰトランジスタＱ２３のエミッタは電流を供給するＮＰＮトランジスタＱ１８に接続し、ＰＮＰトランジスタＱ２３のコレクタは電源電圧Ｖｃｃの低電位側に接続される。
【００９２】
本実施例では、電源電圧Ｖccが第１の検出電圧値Ｖs1 より小さい時には、ＰＮＰトランジスタＱ13はオフで、ＰＮＰトランジスタＱ14だけがオンとなる。このとき、ＰＮＰトランジスタＱ13はオフ状態であるため、ＮＰＮトランジスタＱ15、Ｑ16のベースはローレベルとなるので、ＮＰＮトランジスタＱ15、Ｑ16はオフとなる。
【００９３】
また、ＰＮＰトランジスタＱ１４がオン状態で、ＮＰＮトランジスタＱ１６がオフとなるため、ＰＮＰトランジスタＱ２３のベースはハイレベルとなる。ＰＮＰトランジスタＱ２３は、ベースがハイレベルであるため、オフし、ＰＮＰトランジスタＱ１８のコレクタからＰＮＰトランジスタＱ２３のエミッタに供給される電流は、出力端子Ｔｏｕｔから出力され、出力リセット信号をハイレベルにする。また、ＮＰＮトランジスタＱ２３がオフであるので、ＮＰＮトランジスタＱ２１のベースもハイレベルとなり、ＰＮＰトランジスタＱ２１がオンし、ＰＮＰトランジスタＱ２０のオンし、抵抗Ｒ１３と抵抗Ｒ１１との接続点から定電流Ｉ１３が引き込まれる。
【００９４】
また、電源電圧Ｖccが第１の検出電圧値Ｖ s1より大きくなったときには、ＰＮＰトランジスタＱ14のベース電圧はハイレベルとなり、ＰＮＰトランジスタＱ14はオフし、ＰＮＰトランジスタＱ13のベース電圧はローレベルに維持されるため、ＰＮＰトランジスタＱ13はオンする。
【００９５】
ＰＮＰトランジスタＱ１３がオンすると、ＮＰＮトランジスタＱ１５、ＮＰＮトランジスタＱ１６のベースがハイレベルになるため、ＮＰＮトランジスタＱ１５、Ｑ１６がオンする。ＮＰＮトランジスタＱ１６がオンすると、ＰＮＰトランジスタＱ１４はオフ状態であるため、ＰＮＰトランジスタＱ２３のベースから電流が引き込まれ、ＰＮＰトランジスタＱ２３のベースはローレベルとなり、ＰＮＰトランジスタＱ２３はオンする。
【００９６】
ＰＮＰトランジスタＱ２３がオンすると、ＰＮＰトランジスタＱ１８からＰＮＰトランジスタＱ２３のエミッタに供給される電流は、ＰＮＰトランジスタＱ２３を通過して電源電圧の低電位側に流れる。このため、出力端子Ｔｏｕｔから出力される出力リセット信号はローレベルとなる。
【００９７】
また、ＰＮＰトランジスタＱ２３がオンすることにより、ＮＰＮトランジスタＱ２１のベースがローレベルとされ、ＮＰＮトランジスタＱ２０、Ｑ２１がオフする。
ＮＰＮトランジスタＱ２０、Ｑ２１がオフすると、電流Ｉ１３は０となり、抵抗Ｒ１３と抵抗Ｒ１１との接続点には電流Ｉ１３は供給されず、電源電圧Ｖｃｃによる電流Ｉ１１だけが抵抗Ｒ１１に供給される。
【００９８】
本実施例によれば、抵抗Ｒ11、Ｒ12、Ｒ13、Ｒ14、Ｒ15、Ｒ16、ＮＰＮトランジスタＱ2 等の構成に変更ないため、検出電圧値Ｖs1及びＶs2、ヒステリシス電圧ΔＶBEは第１実施例の式（１１）〜式（２０）と同一の過程で求められるため、第１実施例と同様にヒステリシス電圧ΔＶBEを検出電圧値Ｖs によらず設定でき、レーザートリミングなどの技術により検出電圧値Ｖｓをランク展開しても検出電圧値Ｖs を調整のため、配線を切断する際、ヒステリシス電圧ΔＶs を調整する必要がなく、ヒステリシス電圧ΔＶs の調整のための配線の切断を行う必要がなく、レーザショット回数を低減でき、したがって、量産時のスループットを向上させることができる等の効果を得ることができる。
【００９９】
なお、上記第１、第２実施例では、システムリセット回路に本発明を適用した例を示したが、通常の電圧検出回路に適用することもでき、電圧検出部分は、検出電圧値Ｖsでスイッチングするものであればよい。
図４に本発明の第３実施例の回路構成図を示す。同図中、図１、図３と同一構成部分には同一符号を付し、その説明は省略する。
【０１００】
本実施例のシステムリセット回路３１は、電圧検出部分の基準電圧を生成する基準電圧生成回路３２、電源電圧Ｖccを抵抗Ｒ11、Ｒ12、Ｒ13により分圧して抵抗Ｒ11と抵抗Ｒ12との接続点から得た電圧Ｖa と基準電圧生成回路３２で生成された基準電圧Ｖz とを比較するコンパレータ３３を有してなる。
【０１０１】
基準電圧生成回路３２は、抵抗Ｒ18及びツェナーダイオードＤz を直列に接続してなり、ツェナーダイオードＤz の逆方向電圧Ｖz により基準電圧を生成する。
コンパレータ３３は、非反転入力端子が抵抗Ｒ11と抵抗Ｒ12との接続点に接続されており、反転入力端子が基準電圧生成回路３２に接続されており、抵抗Ｒ11と抵抗Ｒ12との接続点から供給される電圧Ｖa と基準電圧生成回路３２から供給される基準電圧Ｖz とを比較して、電圧Ｖa が基準電圧Ｖz より大きいときにはハイレベル、電圧Ｖa が基準電圧Ｖz より大きいときにはローレベルとなる出力信号を出力する。
【０１０２】
コンパレータ３３の出力信号は、ＮＰＮトランジスタＱ19のベースに供給される。ＮＰＮトランジスタＱ19はコレクタが定電流源３４に接続され、エミッタが電源電圧Ｖccの低電位側に接続されている。ＮＰＮトランジスタＱ19は、コンパレータ３３の出力信号がハイレベルの時にオンして定電流源３４から供給される電流を電源電圧Ｖ ccの低電位側に供給し、コンパレータ３３の出力信号がローレベルの時にオフして、定電流源３４から供給される電流を出力端子Ｔout に供給する。
【０１０３】
電源電圧Ｖ cc に応じた抵抗Ｒ 11 と抵抗Ｒ 12 との接続点の電圧Ｖａが基準電圧Ｖ z より小さい時には、コンパレータ３３の出力はローレベルになるため、ＮＰＮトランジスタＱ19のベースはローレベルとなる。ＮＰＮトランジスタＱ19は、ベースがローレベルであるため、オフし、定電流源３４からＮＰＮトランジスタＱ19のコレクタに供給される電流は、出力端子Ｔout から出力され、出力リセット信号をハイレベルにする。また、ＮＰＮトランジスタＱ19がオフであるので、ＮＰＮトランジスタＱ21のベースもハイレベルとなり、ＮＰＮトランジスタＱ21がオンし、ＮＰＮトランジスタＱ20もオンし、抵抗Ｒ13と抵抗Ｒ11との接続点から定電流Ｉ13が引き込まれる。抵抗Ｒ13と抵抗Ｒ11との接続点から定電流Ｉ13が引き込まれることにより、抵抗Ｒ11に供給される電流Ｉ11が抵抗Ｒ11、Ｒ12、Ｒ13に印加されている電源電圧Ｖccにより流れる電流より小さくなり、電圧Ｖa が電源電圧Ｖccに応じた電圧値より小さくなる。
【０１０４】
また、電源電圧Ｖ cc に応じた抵抗Ｒ 11 と抵抗Ｒ 12 との接続点の電圧Ｖa が基準電圧Ｖ z より大きくなったときには、コンパレータ３３の出力信号がハイレベルになり、ＮＰＮトランジスタＱ19のベースはハイレベルとなって、ＮＰＮトランジスタＱ19がオンする。
【０１０５】
ＮＰＮトランジスタＱ19がオンすると、定電流源３４からＮＰＮトランジスタＱ19のコレクタに供給される電流は、ＮＰＮトランジスタＱ19を通過して電源電圧Ｖ ccの低電位側に流れる。このため、出力端子Ｔout から出力される出力リセット信号はローレベルとなる。
【０１０６】
また、ＮＰＮトランジスタＱ19がオンすることにより、ＮＰＮトランジスタＱ21のベースがローレベルとされ、ＮＰＮトランジスタＱ20、Ｑ21がオフする。
ＮＰＮトランジスタＱ20、Ｑ21がオフすると、電流Ｉ13は０となり、抵抗Ｒ13と抵抗Ｒ11との接続点からは電流Ｉ13は引き込まれず、電源電圧Ｖcc応じた電流Ｉ11が抵抗Ｒ11に供給される。
【０１０７】
したがって、抵抗Ｒ11と抵抗Ｒ12との接続点の電圧Ｖa が電源電圧Ｖ cc に応じた電圧値となり、検出電圧値Ｖs が低下する。
本実施例によれば、第１、第２実施例と同様に検出電圧値Ｖs によらず電流Ｉ13及び抵抗Ｒ13によってのみヒステリシス電圧ΔＶsが決まるため、第１、第２実施例と同様にレーザートリミングなどの技術により検出電圧値Ｖｓをランク展開しても検出電圧値Ｖs を調整のため、配線を切断する際、ヒステリシス電圧ΔＶsを調整する必要がなく、ヒステリシス電圧ΔＶsの調整のための配線の切断を行う必要がなく、レーザショット回数を低減でき、したがって、量産時のスループットを向上させることができる。
【０１０８】
【発明の効果】
上述の如く、請求項１によれば、複数の抵抗の電流の一端で、複数の抵抗の一端への電流の流入を制御することにより、分圧電圧を制御することにより、複数の抵抗で分圧される分圧電圧に見かけ上変化をあたえずにヒステリシスを付与できるため、複数の抵抗を変化させても、ヒステリシス電圧を一定にでき、したがって、検出電圧を変化させても一定のヒステリシス電圧を得ることができ、例えば、ＩＣ化した場合等に、検出電圧のランク展開をレーザートリミングやザッピングなどの手法を用いて実施した場合でも、レーザーショット、ザッピングにより検出電圧を調整してもヒステリシス電圧が変化しないので、ヒステリシス電圧調整のためのレーザーショット、ザッピングが不要となり、レーザーショット、ザッピングの回数を低減できるため、量産時のスループットを向上させることができる等の特長を有する。
【０１０９】
請求項２によれば、電流引き込み回路により出力信号に応じて複数の抵抗とヒステリシス制御用抵抗との接続点から電流を引き込むことにより、複数の抵抗で分圧される分圧電圧に見かけ上変化をあたえずにヒステリシスを付与できるため、複数の抵抗を変化させても、ヒステリシス電圧を一定にでき、検出電圧を変化させても一定のヒステリシス電圧を得ることができ、したがって、ＩＣ化した場合等に、検出電圧のランク展開をレーザートリミングやザッピングなどの手法を用いて実施した場合でも、レーザーショット、ザッピングにより検出電圧を調整してもヒステリシス電圧が変化しないので、ヒステリシス電圧調整のためのレーザーショット、ザッピングが不要となり、レーザーショット、ザッピングの回数を低減できるため、量産時のスループットを向上させることができる等の特長を有する。
【０１１０】
請求項３によれば、電流引き込み回路を出力信号に応じて定電流の供給が制御される定電流回路により構成することにより、出力信号がハイレベルのときとローレベルのときとで、複数の抵抗に印加される電圧を制御でき、検出電圧にヒステリシス特性を持たせることができる等の特長を有する。
【０１１１】
請求項４によれば、トランジスタにより分圧電圧を電流に変換し、検出用抵抗により変換された電流に応じた電圧を発生させ、差動回路により発生した差電圧に応じて出力信号を生成することにより、基準電圧等が不要となり、温度等の影響を受けにくい回路を得ることができる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路構成図である。
【図２】本発明の第１実施例の検出電圧に対するヒステリシス電圧の特性図である。
【図３】本発明の第２実施例の回路構成図である。
【図４】本発明の第３実施例の回路構成図である。
【図５】従来の一例の回路構成図である。
【図６】従来の一例の検出抵抗に対する検出電圧の特性図である。
【図７】従来の一例の検出電圧に対するヒステリシス電圧の特性図である。
【符号の説明】
１１、２１、３１システムリセット回路
Ｒ11〜Ｒ17 抵抗
Ｑ12、Ｑ15、Ｑ16、Ｑ19、Ｑ20、Ｑ21 ＮＰＮトランジスタ
Ｑ13、Ｑ14、Ｑ17、Ｑ18、Ｑ22 ＰＮＰトランジスタ
Ｖcc 電源電圧[0001]
BACKGROUND OF THE INVENTION
The present inventionVoltage detectionIt is related to the circuit, especially the detection voltage has hysteresis.Voltage detectionRegarding the circuit.
[0002]
[Prior art]
Figure 5 shows a conventional system reset circuit.ofAn example circuit block diagram is shown.
The conventional system reset circuit 1 monitors the power supply voltage Vcc and supplies the power supply voltage.V ccIs the first detection voltageValue V s1When this is the case, it goes low and the second detection voltageValue V s2It was configured to output a reset signal that goes to a high level when:
[0003]
The power supply voltage Vcc is applied to resistors R1, R2, and R3 connected in series. The power supply voltage Vcc is divided by resistors R1, R2, and R3, and a voltage corresponding to the power supply voltage Vcc is generated at a connection point between the resistors R1 and R2.
The connection point between the resistor R1 and the resistor R2 is connected to the base of the NPN transistor Q2, and is turned on according to the voltage generated at the connection point between the resistor R1 and the resistor R2.
[0004]
The collector and base of the PNP transistor Q1 that constitutes a current mirror circuit together with the PNP transistors Q7, Q8, and Q10 are connected to the collector of the NPN transistor Q2. Further, resistors R4, R5, and R6 are connected in series to the emitter of the NPN transistor Q2.
[0005]
The NPN transistor Q2 is turned on according to the voltage generated at the connection point between the resistors R1 and R2, draws current from the emitter and base of the PNP transistor Q1, activates the current mirror circuit, activates the entire circuit, A current I2 corresponding to the power supply voltage Vcc is supplied to resistors R4, R5, and R6 connected in series.
[0006]
The connection point between the resistors R4 and R5 is connected to the base of the PNP transistor Q4, and the connection point between the resistors R5 and R6 is connected to the base of the PNP transistor Q3. The emitters of the PNP transistors Q3 and Q4 are connected to the collector of a PNP transistor Q7 that forms a current mirror circuit together with the PNP transistors Q1, Q8, and Q10, and current is supplied from the PNP transistor Q7. The collector of the PNP transistor Q3 is connected to the collector and base of an NPN transistor Q5 that forms a current source together with the NPN transistor Q6. The collector of the PNP transistor Q4 is connected to the collector of an NPN transistor Q6 that forms a current source together with the NPN transistor Q5. The PNP transistors Q3 and Q4 constitute a differential circuit in which one is turned on and the other is turned off according to the difference in base voltage.
[0007]
The collector of the PNP transistor Q4 is connected to the base of the output NPN transistor Q9. The collector of the output NPN transistor Q9 is connected to the collector of a PNP transistor Q8 that forms a current mirror circuit together with the PNP transistors Q1, Q7, and Q10. The PNP transistor Q9 is connected to the collector voltage of the PNP transistor Q4.More on or off,From the output terminal Tout connected to the collectorOutputReset signalLow level or high levelTo do.
[0008]
The collector of the output NPN transistor Q9 is connected to the base of the NPN transistor Q11. The NPN transistor Q11 has a collector connected to the collector of the PNP transistor Q10 that forms a current mirror circuit together with the PNP transistors Q1, Q7, and Q8, and a current is supplied from the PNP transistor Q10. The NPN transistor Q11 is turned on / off according to the collector voltage of the NPN transistor Q9, and the emitter current I3 is controlled.
[0009]
The emitter of the NPN transistor Q11 is connected to a connection point between the resistors R2, R2, and R3 of the detection resistors R1, R2, and R3, and supplies an emitter current to the resistor R3.by this,When the power supply voltage Vcc drops, the emitter current of the NPN transistor Q11The voltage at the connection point between the resistor R2 and the resistor R3 increases,The voltage at the connection point between the resistor R1 and the resistor R2 increases, and a hysteresis characteristic is realized.
[0010]
Next, the operation of the conventional system reset circuit 1 will be described.
First, the power supply voltage Vcc isFirst detection voltage value Vs 1 From the lower value to the first detection voltage value Vs 1 Change to a higher valueThe operation at the time will be described.
The power supply voltage Vcc isFirst detection voltage value V s1Less thanTimeThe PNP transistor Q3 is off and only the PNP transistor Q4 is on. At this time, since the PNP transistor Q3 is in an off state, the bases of the NPN transistors Q5 and Q6 are at a low level, so that the NPN transistors Q5 and Q6 are turned off.The first detection voltage value Vs 1 Is the power supply voltage V when the reset signal transitions from the high level to the low level. cc It corresponds to.
[0011]
Thus, since the PNP transistor Q4 is on and the NPN transistor Q6 is off, the base of the NPN transistor Q9 is at a high level. The NPN transistor Q9 is turned on when the base becomes high level, draws current from the output terminal Tout, and makes the output reset signal low level. When the NPN transistor Q9 is turned on, the base of the PNP transistor Q11 becomes low level, and the PNP transistor Q11 is turned off.
[0012]
Therefore, the emitter current I3 of the PNP transistor Q11 is zero.
At this time, if the current flowing through the resistors R1, R2, and R3 is I1, and the base-emitter voltage of the NPN transistor Q2 is VBE (Q2), the potential VA at the connection point between the emitter of the NPN transistor Q2 and the resistor R4 is
[0013]
[Expression 1]

[0014]
It is represented by
Here, if the current flowing through the resistors R4, R5, and R6 is I2, and the difference between the base potentials of the PNP transistors Q3 and Q4, that is, the voltage generated at the resistor R5 is ΔVBE, ΔVBE is
[0015]
[Expression 2]

[0016]
It can be expressed as
Here, when substituting equation (1) into equation (2),
[0017]
[Equation 3]

[0018]
It becomes. When Vcc is calculated from the equation (3),
[0019]
[Expression 4]

[0020]
It can be expressed as
On the other hand, if the emitter areas of the PNP transistors Q3 and Q4 constituting the differential circuit are set to Q3: Q4 = 1: 8, switching of the differential circuit constituted by the PNP transistor Q3, Q4NPN transistors Q5 and Q6 The point is
[0021]
[Equation 5]

[0022]
Where h is the Boltzmann constant
q is the elementary charge of the electron
Here, substituting equation (5) into equation (4),
[0023]
[Formula 6]

[0024]
It is represented by
The power supply voltage Vcc obtained by equation (6) is, A first detection voltage value V that is a detection voltage value when the reset signal transitions from a high level to a low level s1It becomes.
next,Power supply voltage V cc Is the second detection voltage value Vs 2 From the higher value to the second detection voltage value V s2 Change to a lower valueThe operation at the time will be described.
[0025]
The power supply voltage Vcc isSecond detection voltage value Vs 2When larger, the base voltage of the PNP transistor Q4 becomes high level, the PNP transistor Q4 is turned off, and the base voltage of the PNP transistor Q3 is maintained at low level, so that the PNP transistor Q3 is turned on.
[0026]
When the PNP transistor Q3 is turned on, the bases of the NPN transistor Q5 and the transistor Q6 become high level, so that the NPN transistors Q5 and Q6 are turned on. When the NPN transistor Q6 is turned on, since the PNP transistor Q4 is turned off, a current is drawn from the base of the NPN transistor Q9, the base of the NPN transistor Q9 becomes low level, and the NPN transistor Q9 is turned off.
[0027]
When the NPN transistor Q9 is off, the current supplied from the PNP transistor Q8 flows to the output terminal Tout, and the output reset signal output from the output terminal Tout becomes high level. The current supplied from the PNP transistor Q8 is supplied to the base of the NPN transistor Q11, the base of the NPN transistor Q11 is set to the high level, and the NPN transistor Q11 is turned on.
[0028]
When the NPN transistor Q11 is turned on, the current I3 is supplied to the connection point between the resistor R2 and the resistor R3. When the current I3 is supplied to the connection point between the resistor R2 and the resistor R3, even if the current I1 decreases, the potential at the connection point between the resistor R1 and the resistor R2 is maintained at a larger value than when the current I1 alone. Therefore, the power supply voltage Vcc is the detection voltagevalueUntil reaching Vs, the potential at the connection point between the resistor R1 and the resistor R2 can be reduced. Therefore, the power supply voltage Vcc isDetection voltage value V s Detection voltage value V from lower value s Higher valueThus, the output reset signal can be inverted with a smaller value than when it is performed.
[0029]
At this time,Output reset signal transitions from low level to high levelPower supply voltage whenV cc Detection voltage value V s TheVcc ’and the power supply voltage Vcc isVoltage value V cc 'From lower value to voltage value V cc 'Changed to a higher valueSimilarly to the explanation of the operation, the potential VA of the connection point between the emitter of the NPN transistor Q2 and the resistor R4 is obtained.
[0030]
[Expression 7]

[0031]
It is represented by
Substituting equation (7) into equation (2),
[0032]
[Equation 8]

[0033]
It is represented by
Therefore, when the power supply voltage Vcc ′ is obtained from the equation (8),
[0034]
[Equation 9]

[0035]
It is represented by
The voltage Vcc ′ obtained by equation (9) isPower supply voltage V when transitioning the reset signal from low level to high level cc Value, that is, the second detection voltage value V s2 It becomes.
here,Power supply voltage V when transitioning the reset signal from high level to low level cc The first detected voltage value V s1WhenPower supply voltage V when changing the reset signal from low level to high level cc The second detected voltage value V s2If the hysteresis voltage is ΔVs, the hysteresis voltage ΔVs is expressed by the difference between the equations (6) and (9).
[0036]
[Expression 10]

[0037]
It becomes.
This indicates that the hysteresis voltage ΔVs depends on the resistors R1, R2, and R3.
In the above-described system reset circuit, rank expansion of the detection voltage Vs is performed so as to cope with various detection voltages Vs. When rank expansion is performed, the detection voltage is shifted by adjusting the resistors R1, R2, and R3 by using a method such as mask replacement and laser trimming.
[0038]
FIG.System resetDetection voltage for circuit resistance R1valueA characteristic diagram of Vs is shown.
As shown in FIG. 6, when the resistance R1 is increased, the detection voltage can be seen from equation (4).Value VsWill increase.
[0039]
[Problems to be solved by the invention]
However, the conventional method as shown in FIG.System resetIn the circuit, the detection voltagevalueWhen rank expansion of Vs is performed, the detection voltage is adjusted to the set value by adjusting the resistors R1, R2, and R3. At this time, as shown in the equation (10), the hysteresis voltage ΔVs is set to the resistors R1, R2,. Since it depends on R3, only one of the resistors R1, R2, and R3 is adjusted to detect the voltage.Value V sWhen the adjustment is made, the hysteresis voltage ΔVs fluctuates.
[0040]
FIG. 7 shows a characteristic diagram of the hysteresis voltage with respect to the detection voltage of a conventional example.
As shown in FIG.System reset circuitAs shown in equation (10), the hysteresis voltage ΔVs varies depending on the resistors R1, R2, and R3. Therefore, the resistors R1, R2, and R3 are adjusted to detect the detected voltage.valueWhen Vs is adjusted, the detection voltagevalueAs Vs increased, the hysteresis voltage ΔVs increased.
[0041]
This means that when the detection voltage is adjusted by exchanging the mask, the three resistors R1, R2, and R3 may be set so that the hysteresis voltage ΔVs is constant regardless of the detection voltage. In the case of rank expansion, since the wiring is directly cut, it is necessary to minimize the number of cut points, and it is not preferable to adjust a plurality of resistances among the resistances R1, R2, and R3.
[0042]
The present invention has been made in view of the above points, and the hysteresis voltage can be kept constant even if the resistance is changed to adjust the detection voltage.Voltage detectionAn object is to provide a circuit.
[0043]
[Means for Solving the Problems]
Claim 1 of the present invention providesVoltage detection having a plurality of resistors to which an input voltage is applied and dividing the input voltage, and a voltage detection means for outputting an output signal that becomes a high level or a low level according to the divided voltage divided by the plurality of resistors In the circuit, at one end to which the input voltage of the plurality of resistors is applied, by controlling current inflow to one end of the plurality of resistors, the divided voltage is controlled, and hysteresis control means for providing hysteresis is provided. It is characterized by.
[0044]
According to claim 1,The divided voltage is controlled by controlling the inflow of current to one end of the plurality of resistors at one end to which the input voltage of the plurality of resistors is applied.As a result, hysteresis can be applied without apparently changing the divided voltage divided by multiple resistors. Therefore, even if multiple resistors are changed, the hysteresis voltage can be kept constant, thus changing the detection voltage. Even if the detection voltage rank is developed using a technique such as laser trimming or zapping in the case of an IC, for example, the detection voltage can be obtained by laser shot or zapping. Since the hysteresis voltage does not change even if the adjustment is made, the laser shot and zapping for adjusting the hysteresis voltage are not necessary, and the number of laser shots and zapping can be reduced, so that the throughput in mass production can be improved.
[0045]
Further, claim 2 of the present invention providesThe input voltage is applied to one end of the plurality of resistors through the hysteresis control resistor, and the hysteresis control means is a connection point between one end of the plurality of resistors and the hysteresis control resistor in accordance with the output signal of the voltage detecting means.Draw current fromBy reducing the current flowing into multiple resistorsIt has a current drawing circuit.
[0046]
According to the second aspect, the current drawing circuit draws current from the connection points of the plurality of resistors and the hysteresis control resistor in accordance with the output signal, thereby apparently changing the divided voltage divided by the plurality of resistors. Hysteresis can be applied without providing a constant, so even if a plurality of resistances are changed, the hysteresis voltage can be made constant. Therefore, a constant hysteresis voltage can be obtained even if the detection voltage is changed. In some cases, the hysteresis voltage does not change even if the detection voltage rank is expanded using a technique such as laser trimming or zapping, even if the detection voltage is adjusted by laser shot or zapping. Laser shots and zapping are no longer required, reducing the number of laser shots and zappings Because, it is possible to improve the throughput in mass production.
[0047]
Claim 3The current draw circuit draws a constant current from the connection point between the hysteresis control resistor and multiple resistors when the output signal level is one of the high level or low level, and hysteresis control when the output signal level is the other level It is characterized by comprising a constant current circuit that stops the drawing of a constant current from the connection point between the resistance and the plurality of resistors.
According to claim 3, the current drawing circuit supplies a constant current according to the output signal.Is controlledBy configuring with a constant current circuit, the voltage applied to the plurality of resistors can be controlled depending on whether the output signal is at high level or low level, and the detected voltage can have hysteresis characteristics.
[0048]
Claim 4A voltage detection means, a transistor that is turned on when the divided voltage is supplied to the base, the divided voltage is an on voltage, outputs an emitter current, is turned off when the divided voltage is an off voltage, and stops outputting the emitter current; When the emitter current of the transistor is supplied and the detection resistor that generates a voltage corresponding to the emitter current at both ends and the voltage generated at both ends of the detection resistor is greater than a predetermined level, the output signal is set to a high level or low level. A differential circuit that sets the output signal to a low level or a high level when the level is lower than a predetermined level;It is characterized by having.
[0049]
According to claim 4TheBy converting the divided voltage into current by the transistor, generating a voltage according to the current converted by the detection resistor, and generating an output signal according to the differential voltage generated by the differential circuit, the reference voltage or the like can be obtained. A circuit that is unnecessary and is not easily affected by temperature or the like can be obtained.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a circuit configuration diagram of a first embodiment of the present invention.
The system reset circuit 11 of this embodiment monitors the power supply voltage Vcc and supplies the power supply voltage.V ccIs the first detection voltageValue V s1When this is the case, it goes low and the second detection voltageValue V s2It is a circuit that outputs a reset signal that goes to a high level when:
[0051]
The power supply voltage Vcc is applied to resistors R11, R12, and R13 connected in series. The resistors R11, R12, and R13 are connected in series in the order of the resistor R13, the resistor R11, and the resistor R12, and divide the power supply voltage Vcc. The resistors R11 and R12 correspond to a plurality of resistors in the claims, and the resistor R13 corresponds to a hysteresis control resistor in the claims.
[0052]
The power supply voltage Vcc is divided by resistors R11, R12, and R13, and a voltage corresponding to the power supply voltage Vcc is generated at a connection point between the resistors R11 and R12.
The connection point between the resistor R11 and the resistor R12 is connected to the base of the NPN transistor Q12, and is turned on according to the voltage generated at the connection point between the resistor R11 and the resistor R12.
[0053]
The collector and base of a PNP transistor Q22 that constitutes a current mirror circuit together with the PNP transistors Q17 and Q18 are connected to the collector of the NPN transistor Q12. Further, resistors R14, R15, R16 are connected in series to the emitter of the NPN transistor Q12. The resistor R15 corresponds to the detection resistor in the claims.
[0054]
NPN transistor Q12, SpecialIt corresponds to the first transistor in the scope of claims, and is turned on according to the voltage generated at the connection point between the resistor R11 and the resistor R12, and from the bases of the PNP transistors Q22, Q17, 18 and the emitter of the PNP transistor Q22 Current is drawn to activate a current mirror circuit composed of PNP transistors Q22, Q17, and 18 to activate the entire circuit, and a current I12 corresponding to the power supply voltage Vcc is supplied to resistors R14, R15, and R16 connected in series.
[0055]
A connection point between the resistors R14 and R15 is connected to a base of the PNP transistor Q14, and a connection point between the resistors R15 and R16 is connected to a base of the PNP transistor Q13. The emitters of the PNP transistors Q13 and Q14 are connected to the collector of a PNP transistor Q17 that forms a current mirror circuit together with the PNP transistors Q22 and Q18, and current is supplied from the PNP transistor Q17. The collector of the PNP transistor Q13 is connected to the collector of the NPN transistor Q15. The collector of NPN transistor Q14 is connected to the collector and base of NPN transistor Q16. The PNP transistors Q13 and Q14 and the NPN transistors Q15 and Q16 correspond to the differential circuit in the claims, and one is turned on and the other is turned off according to the difference in base voltage between the PNP transistors Q13 and Q14. A differential circuit is configured.
[0056]
The collector of the PNP transistor Q13 is connected to the base of the output NPN transistor Q19. The collector of the output NPN transistor Q19 is connected to the collector of a PNP transistor Q18 that forms a current mirror circuit together with the PNP transistors Q22 and Q17. The NPN transistor Q19 controls the current supplied from the PNP transistor Q18 according to the collector voltage of the PNP transistor Q13, and outputs an output reset signal from the output terminal Tout connected to the collector.
[0057]
The collector of the output NPN transistor Q19 is connected to the base of the NPN transistor Q21 and the collector of the NPN transistor Q20. The NPN transistor Q21 has a collector connected to a connection point between the resistor R13 and the resistor R11, and is turned on / off according to the collector voltage of the NPN transistor Q19. The emitter of NPN transistor Q21 is connected to one end of resistor R17 and the base of NPN transistor Q20. The emitter of the NPN transistor Q20 and the other end of the resistor R17 are connected to the low potential side of the power supply voltage Vcc. The NPN transistors Q20 and Q21 and the resistor R17 constitute a low current source, and are turned on / off according to the collector voltage of the NPN transistor Q19. Current I13 is drawn.
[0058]
The NPN transistors Q20 and Q21 and the resistor R17 correspond to the constant current circuit in the claims, and the power supply voltage Vcc isSecond detection voltage value V s2 Lower valueIs turned on, and a constant current I13 is drawn from the connection point between the resistor R13 and the resistor R11 to decrease the current I11.The voltage value when the reset signal transitions from the high level to the low level is increased, and the first voltage detection value V s1 And Also,NPN transistors Q20 and Q21 and resistor R17 have power supply voltage VccFirst detection voltage value V s1 Higher valueWhen it goes high, it turns off and stops drawing the constant current I13 at the connection point between the resistor R13 and the resistor R11.The voltage value for transitioning the reset signal from the low level to the high level is decreased, and the second voltage detection value V s2 AndAs described above, the hysteresis characteristic is realized.
[0059]
Next, this exampleSystem resetThe operation of the circuit 11 will be described.
First, the power supply voltage Vcc isFirst detection voltage value V s1 From the lower value to the first detection voltage value V s1 The operation when changing to a higher value will be described.
The power supply voltage Vcc isFirst detection voltage value V s1Less thanTimeThe PNP transistor Q13 is off and only the PNP transistor Q14 is on. At this time, since the PNP transistor Q14 is in the on state, the bases of the NPN transistors Q15 and Q16 are at the high level, so that the NPN transistors Q15 and Q16 are turned on.
[0060]
At this time, since the PNP transistor Q13 is off and the NPN transistor Q15 is on, the base of the NPN transistor Q19 is at a low level. Since the base of the NPN transistor Q19 is at a low level, the NPN transistor Q19 is turned off, and the current supplied from the collector of the PNP transistor Q18 to the collector of the NPN transistor Q19 is output from the output terminal Tout and makes the output reset signal high. Since the NPN transistor Q19 is off, the base of the NPN transistor Q21 is also at a high level, the NPN transistor Q21 is turned on, and the NPN transistor Q20ButThe constant current I13 is drawn from the connection point between the resistor R13 and the resistor R11.
[0061]
At this time, the current flowing through the resistor R11 is represented by I11, and the NPN transistor Q12.ofWhen the base-emitter voltage is VBE (Q12), the potential VB at the connection point between the emitter of the NPN transistor Q12 and the resistor R14 is
[0062]
## EQU11 ##

[0063]
It is represented by
Here, if the current flowing through the resistors R14, R15, and R16 is I12 and the difference between the base potentials of the PNP transistors Q13 and Q14, that is, the voltage generated at the resistor R15 is ΔVBE, ΔVBE is
[0064]
[Expression 12]

[0065]
It can be expressed as
Here, when substituting equation (11) into equation (12),
[0066]
[Formula 13]

[0067]
It can be expressed as When Vcc is calculated from the equation (13),
[0068]
[Expression 14]

[0069]
It becomes.
Here, ΔVBE is
[0070]
[Expression 15]

[0071]
Where h is the Boltzmann constant
q is the elementary charge of the electron
And substituting equation (14) into equation (15),
[0072]
[Expression 16]

[0073]
It is represented by
Voltage Vcc shown in equation (16)Is a first detection voltage value V that is a voltage value when the reset signal transitions from a high level to a low level. s1 It corresponds to.
Next, the power supply voltage Vcc isFirst detection voltage value Vs 1 Change from a lower value to a higher valueThe operation at the time will be described.
[0074]
ElectricThe source voltage Vcc isFirstDetection voltagevalueWhen it becomes larger than Vs1, the base voltage of the PNP transistor Q14 becomes high level, the PNP transistor Q14 is turned off, and the base voltage of the PNP transistor Q13 is maintained at low level, so that the PNP transistor Q13 is turned on.
[0075]
When the PNP transistor Q14 is turned off, the bases of the NPN transistor Q15 and the NPN transistor Q16 are at a low level, so that the NPN transistors Q15 and Q16 are turned off. When the NPN transistor Q15 is turned off, since the PNP transistor Q13 is in the on state, a current is supplied from the PNP transistor Q13 to the base of the NPN transistor Q19, the base of the NPN transistor Q19 becomes high level, and the NPN transistor Q19 is turned on.
[0076]
When the NPN transistor Q19 is turned on, the current supplied from the PNP transistor Q18 to the collector of the NPN transistor Q19 flows through the NPN transistor Q19 to the low potential side of the power supply voltage. For this reason, the output reset signal output from the output terminal Tout becomes a low level.
[0077]
Further, when the NPN transistor Q19 is turned on, the base of the NPN transistor Q21 is set to the low level, and the NPN transistors Q20 and Q21 are turned off.
When the NPN transistors Q20 and Q21 are turned off, the current I13 becomes 0, and from the connection point between the resistor R13 and the resistor R11.Is the current I 13 Is not drawn.Therefore, only the current I11 due to the power supply voltage Vcc is supplied to the resistor R11.
[0078]
Therefore, the voltage at the connection point between the resistor R11 and the resistor R12Becomes larger. Resistance R 11 And resistance R 12 When the voltage at the connection point between the reset signal and the reset signal changes from low level to high level, the power supply voltage V cc The second detected voltage value Vs 2 Is the first detection voltage value V s1 Lower.
Power supply voltage V when reset signal transitions from low level to high level cc The second detection voltage value Vs that is the voltage value of 2 V cc 'And this timeWhen the potential VB of the connection point between the emitter of the NPN transistor Q12 and the resistor R14 is obtained,
[0079]
[Expression 17]

[0080]
It is represented by
Substituting equation (17) into equation (12),
[0081]
[Expression 18]

[0082]
It is represented by
Therefore, when the power supply voltage Vcc ′ is obtained from the equation (18),
[0083]
[Equation 19]

[0084]
It is represented by
Voltage value Vcc ′ obtained by equation (19)Is a voltage value when the reset signal transitions from the low level to the high level, and the second detection voltage value V s2 It corresponds to.
here,Power supply voltage V when reset signal transitions from high level to low level cc The first detected voltage value that is the voltage value ofVs1 andPower supply voltage V when reset signal transitions from low level to high level cc The second detection voltage value that is the voltage value ofDifference from Vs2Hysteresis voltage ΔV s Then,Since the hysteresis voltage ΔVs is expressed by the difference between Expression (16) and Expression (19),
[0085]
[Expression 20]

[0086]
It becomes.
Equation (20) shows that the hysteresis voltage ΔVs depends only on the resistor R13 and not on the resistors R11 and R12.doing.
Therefore, the detection voltagevalueVs is adjusted only by the resistors R11 and R12, and the hysteresis voltage ΔVs is set by the resistor.R 13 The detection voltagevalueEven if Vs is changed, the hysteresis voltage ΔVs can be kept constant.
[0087]
FIG. 2 shows the detection voltage of the first embodiment of the present invention.valueA characteristic diagram of hysteresis voltage ΔVs with respect to Vs is shown.
According to this embodiment, the hysteresis voltage ΔVs is detected voltage as shown in FIG.valueRegardless of Vs, a constant level set only by the resistor R13 and the constant current I13 is obtained.
[0088]
As described above, according to this embodiment, the hysteresis voltage ΔVs is changed to the detection voltage.valueSince it can be set to a constant value regardless of Vs, the detection voltage can be detected by techniques such as laser trimming.valueDetection voltage even if rank of Vs is expandedvalueWhen cutting the wiring for adjusting Vs, it is not necessary to adjust the hysteresis voltage ΔVs, it is not necessary to cut the wiring for adjusting the hysteresis voltage ΔVs, and the number of laser shots can be reduced. Therefore, the throughput during mass production is improved.
[0089]
FIG. 3 shows a circuit configuration diagram of the second embodiment of the present invention. In the figure, the same components as in FIG.
Of this exampleSystem resetThe circuit 21 is such that the polarity of the output transistor is opposite to that of the circuit of the first embodiment.
[0090]
Of this exampleSystem resetIn the circuit 21, the connection of the PNP transistors Q13 and Q14 and the NPN transistors Q15 and Q16 constituting the differential circuit of the first embodiment and the polarity of the output NPN transistor Q19 are changed.
The differential circuit of this embodiment is the same as the first embodiment in that the collector of the PNP transistor Q14 is connected to the collector of the NPN transistor Q16 and the bases of the NPN transistors Q15 and Q16, and the collector of the PNP transistor Q13 and the collector of the NPN transistor Q15 The connection to the bases of the transistors Q15 and Q16 is changed, and the connection point between the collector of the PNP transistor Q13 and the collector of the NPN transistor Q15 in the first embodiment is connected to the collector of the PNP transistor Q14 and the collector of the NPN transistor Q16. It is changed to.
[0091]
Further, the output NPN transistor Q19 of the first embodiment is changed to a PNP transistor Q23. The base of the PNP transistor Q23 is connected to the connection point between the collector of the PNP transistor Q14 and the collector of the NPN transistor Q16, the emitter of the PNP transistor Q23 is connected to the NPN transistor Q18 that supplies current, and the collector of the PNP transistor Q23 is the power supply voltage. Connected to the low potential side of Vcc.
[0092]
In this embodiment, the power supply voltage Vcc isFirstDetection voltagevalueVs1 SmallerWhenThe PNP transistor Q13 is off and only the PNP transistor Q14 is on. At this time, since the PNP transistor Q13 is in an off state, the bases of the NPN transistors Q15 and Q16 are at a low level, so that the NPN transistors Q15 and Q16 are turned off.
[0093]
Further, since the PNP transistor Q14 is on and the NPN transistor Q16 is off, the base of the PNP transistor Q23 is at a high level. Since the base of the PNP transistor Q23 is at the high level, the PNP transistor Q23 is turned off, and the current supplied from the collector of the PNP transistor Q18 to the emitter of the PNP transistor Q23 is output from the output terminal Tout and makes the output reset signal high. Further, since the NPN transistor Q23 is off, the base of the NPN transistor Q21 is also at a high level, the PNP transistor Q21 is turned on, the PNP transistor Q20 is turned on, and the constant current I13 is drawn from the connection point between the resistor R13 and the resistor R11. It is.
[0094]
Also, ElectricThe source voltage Vcc isFirst detection voltage value V s1When it becomes larger, the base voltage of the PNP transistor Q14 becomes high level, the PNP transistor Q14 is turned off, and the base voltage of the PNP transistor Q13 is maintained at low level, so that the PNP transistor Q13 is turned on.
[0095]
When the PNP transistor Q13 is turned on, the bases of the NPN transistor Q15 and the NPN transistor Q16 become high level, so that the NPN transistors Q15 and Q16 are turned on. When the NPN transistor Q16 is turned on, since the PNP transistor Q14 is in an off state, a current is drawn from the base of the PNP transistor Q23, the base of the PNP transistor Q23 becomes low level, and the PNP transistor Q23 is turned on.
[0096]
When the PNP transistor Q23 is turned on, the current supplied from the PNP transistor Q18 to the emitter of the PNP transistor Q23 flows through the PNP transistor Q23 to the low potential side of the power supply voltage. For this reason, the output reset signal output from the output terminal Tout becomes a low level.
[0097]
Further, when the PNP transistor Q23 is turned on, the base of the NPN transistor Q21 is set to the low level, and the NPN transistors Q20 and Q21 are turned off.
When the NPN transistors Q20 and Q21 are turned off, the current I13 becomes 0, the current I13 is not supplied to the connection point between the resistor R13 and the resistor R11, and only the current I11 by the power supply voltage Vcc is supplied to the resistor R11.
[0098]
According to the present embodiment, since the configuration of the resistors R11, R12, R13, R14, R15, R16, NPN transistor Q2, etc. is not changed, the detection voltagevalueSince Vs1 and Vs2 and the hysteresis voltage ΔVBE are obtained in the same process as the equations (11) to (20) of the first embodiment, the hysteresis voltage ΔVBE is detected as the detection voltage as in the first embodiment.valueCan be set regardless of Vs, and the detection voltage can be achieved by techniques such as laser trimming.valueDetection voltage even if rank of Vs is expandedvalueWhen cutting the wiring for adjusting Vs, it is not necessary to adjust the hysteresis voltage ΔVs, it is not necessary to cut the wiring for adjusting the hysteresis voltage ΔVs, and the number of laser shots can be reduced. The effect that the throughput of this can be improved can be acquired.
[0099]
In the first and second embodiments, the present invention is applied to the system reset circuit.Voltage detectionCan also be applied to the circuit,Voltage detectionThe portion only needs to be switched at the detection voltage value Vs.
FIG. 4 shows a circuit configuration diagram of the third embodiment of the present invention. In the figure, the same components as those in FIGS. 1 and 3 are denoted by the same reference numerals, and the description thereof is omitted.
[0100]
The system reset circuit 31 of this embodiment isVoltage detectionA reference voltage generating circuit 32 for generating a reference voltage for the portion;Power-supply voltageA comparator 33 is provided for dividing Vcc by resistors R11, R12 and R13 and comparing the voltage Va obtained from the connection point of the resistors R11 and R12 with the reference voltage Vz generated by the reference voltage generating circuit 32. .
[0101]
The reference voltage generation circuit 32 is formed by connecting a resistor R18 and a Zener diode Dz in series, and generates a reference voltage by the reverse voltage Vz of the Zener diode Dz.
The comparator 33 has a non-inverting input terminal connected to the connection point between the resistor R11 and the resistor R12, an inverting input terminal connected to the reference voltage generation circuit 32, and a supply from the connection point between the resistor R11 and the resistor R12. Voltage Va and the reference voltage generation circuit 32TheWhen the voltage Va is greater than the reference voltage Vz, an output signal that is at a high level is output, and when the voltage Va is greater than the reference voltage Vz, an output signal that is at a low level is output.
[0102]
The output signal of the comparator 33 is supplied to the base of the NPN transistor Q19. The NPN transistor Q19 has a collector connected to the constant current source 34 and an emitter connected to the constant current source 34.Power-supply voltageIt is connected to the low potential side of Vcc. The NPN transistor Q19 is turned on when the output signal of the comparator 33 is at a high level, and supplies the current supplied from the constant current source 34.Power supply voltage V ccIs turned off when the output signal of the comparator 33 is at a low level, and the current supplied from the constant current source 34 is supplied to the output terminal Tout.
[0103]
Power supply voltage V cc Resistance R according to 11 And resistance R 12 The voltage Va at the connection point is the reference voltage V z ThansmallWhenSince the output of the comparator 33 becomes low level, the base of the NPN transistor Q19 becomes low level. Since the base of the NPN transistor Q19 is at the low level, the NPN transistor Q19 is turned off, and the current supplied from the constant current source 34 to the collector of the NPN transistor Q19 is output from the output terminal Tout, and the output reset signal is set to the high level. Further, since the NPN transistor Q19 is off, the base of the NPN transistor Q21 is also at a high level, the NPN transistor Q21 is turned on, the NPN transistor Q20 is also turned on, and the constant current I13 is drawn from the connection point between the resistor R13 and the resistor R11. It is. Since the constant current I13 is drawn from the connection point between the resistor R13 and the resistor R11, the current I11 supplied to the resistor R11 is applied to the resistors R11, R12, and R13.Power-supply voltageIt becomes smaller than the current flowing by Vcc, and the voltage Va isPower-supply voltageAccording to VccVoltage valueSmaller.
[0104]
Also,Power supply voltage V cc Resistance R according to 11 And resistance R 12 Of connection point withVoltage Va is the reference voltageV zWhen it becomes larger, the output signal of the comparator 33 becomes high level, the base of the NPN transistor Q19 becomes high level, and the NPN transistor Q19 is turned on.
[0105]
When the NPN transistor Q19 is turned on, the current supplied from the constant current source 34 to the collector of the NPN transistor Q19 passes through the NPN transistor Q19.Power supply voltage V ccFlows to the low potential side. For this reason, the output reset signal output from the output terminal Tout is at a low level.
[0106]
Further, when the NPN transistor Q19 is turned on, the base of the NPN transistor Q21 is set to the low level, and the NPN transistors Q20 and Q21 are turned off.
When the NPN transistors Q20 and Q21 are turned off, the current I13 becomes 0, and the connection point between the resistor R13 and the resistor R11FromIs the current I13Not drawn,Power-supply voltageA current I11 corresponding to Vcc is supplied to the resistor R11.
[0107]
Therefore, the voltage Va at the connection point between the resistor R11 and the resistor R12 isPower supply voltage V cc Voltage value according toDetection voltagevalueVs decreases.
According to this embodiment, the detection voltage is the same as in the first and second embodiments.valueSince the hysteresis voltage ΔVs is determined only by the current I13 and the resistor R13 regardless of Vs, the detection voltage is obtained by a technique such as laser trimming as in the first and second embodiments.valueDetection voltage even if rank of Vs is expandedvalueWhen cutting the wiring for adjusting Vs, it is not necessary to adjust the hysteresis voltage ΔVs, it is not necessary to cut the wiring for adjusting the hysteresis voltage ΔVs, and the number of laser shots can be reduced. Throughput can be improved.
[0108]
【The invention's effect】
As mentioned above, according to claim 1,The divided voltage is controlled by controlling the inflow of current to one end of the plurality of resistors at one end of the current of the plurality of resistors.As a result, hysteresis can be applied without apparently changing the divided voltage divided by multiple resistors. Therefore, even if multiple resistors are changed, the hysteresis voltage can be kept constant, thus changing the detection voltage. Even if the detection voltage rank expansion is performed using a technique such as laser trimming or zapping in the case of an IC, for example, the detection voltage can be obtained by laser shot or zapping. Since the hysteresis voltage does not change even after adjusting, the laser shot and zapping for adjusting the hysteresis voltage become unnecessary, and the number of laser shots and zapping can be reduced, so that the throughput during mass production can be improved. Have
[0109]
According to the second aspect, the current drawing circuit draws current from the connection points of the plurality of resistors and the hysteresis control resistor in accordance with the output signal, thereby apparently changing the divided voltage divided by the plurality of resistors. Hysteresis can be applied without giving a constant, so even if multiple resistances are changed, the hysteresis voltage can be made constant, and even if the detection voltage is changed, a constant hysteresis voltage can be obtained. In addition, even if the rank of detection voltage is expanded using laser trimming or zapping techniques, the hysteresis voltage does not change even if the detection voltage is adjusted by laser shot or zapping. , Zapping is no longer necessary, and the number of laser shots and zapping can be reduced. Having features such as it is possible to improve the throughput when.
[0110]
According to claim 3, the current drawing circuit supplies a constant current according to the output signal.Is controlledBy configuring with a constant current circuit, the voltage applied to multiple resistors can be controlled depending on whether the output signal is high or low, and the detection voltage can have hysteresis characteristics. Have
[0111]
According to claim 4TheBy converting the divided voltage into current by the transistor, generating a voltage according to the current converted by the detection resistor, and generating an output signal according to the differential voltage generated by the differential circuit, the reference voltage etc. There is a feature that a circuit that is unnecessary and can be hardly affected by temperature or the like can be obtained.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a first embodiment of the present invention.
FIG. 2 is a characteristic diagram of a hysteresis voltage with respect to a detection voltage according to the first embodiment of the present invention.
FIG. 3 is a circuit configuration diagram of a second embodiment of the present invention.
FIG. 4 is a circuit configuration diagram of a third embodiment of the present invention.
FIG. 5 is a circuit configuration diagram of a conventional example.
FIG. 6 is a characteristic diagram of a detection voltage with respect to a conventional detection resistor.
FIG. 7 is a characteristic diagram of a hysteresis voltage with respect to a detection voltage of a conventional example.
[Explanation of symbols]
11, 21, 31System reset circuit
R11 to R17 resistance
Q12, Q15, Q16, Q19, Q20, Q21 NPN transistor
Q13, Q14, Q17, Q18, Q22 PNP transistors
Vcc supply voltage

Claims

A plurality of resistors to which an input voltage is applied and which divides the input voltage, and voltage detection means for outputting an output signal which becomes a high level or a low level according to the divided voltage divided by the plurality of resistors. In the voltage detection circuit,
Hysteresis control means for controlling the divided voltage and providing hysteresis by controlling inflow of current to the one end of the plurality of resistors at one end to which the input voltage is applied of the plurality of resistors. A voltage detection circuit comprising:

The input voltage is applied to one end of the plurality of resistors via a hysteresis control resistor;
The hysteresis control unit reduces current flowing into the plurality of resistors by drawing current from a connection point between one end of the plurality of resistors and the hysteresis control resistor in accordance with an output signal of the voltage detection unit . 2. The voltage detection circuit according to claim 1, further comprising a current drawing circuit.

The current drawing circuit draws a constant current from a connection point between the hysteresis control resistor and the plurality of resistors when the output signal level is one of a high level and a low level, 3. The voltage detection circuit according to claim 2, further comprising a constant current circuit that stops drawing the constant current from a connection point between the hysteresis control resistor and the plurality of resistors .

The voltage detecting means is turned on when the divided voltage is supplied to the base, and the divided voltage is an on-voltage, outputs an emitter current, is turned off when the divided voltage is an off-voltage, and stops outputting the emitter current. A transistor,
An emitter current of the transistor is supplied, and a detection resistor for generating a voltage corresponding to the emitter current at both ends;
A differential circuit that sets an output signal to a high level or a low level when a voltage generated at both ends of the detection resistor is higher than a predetermined level, and sets the output signal to a low level or a high level when the voltage is lower than a predetermined level. The voltage detection circuit according to any one of claims 1 to 3.