JP3609239B2 - Image recording device - Google Patents
Image recording device Download PDFInfo
- Publication number
- JP3609239B2 JP3609239B2 JP19583897A JP19583897A JP3609239B2 JP 3609239 B2 JP3609239 B2 JP 3609239B2 JP 19583897 A JP19583897 A JP 19583897A JP 19583897 A JP19583897 A JP 19583897A JP 3609239 B2 JP3609239 B2 JP 3609239B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- image data
- line
- stored
- led array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
- Control Or Security For Electrophotography (AREA)
- Color Electrophotography (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は記録媒体に複数色の画像を順次記録することにより、カラー画像を形成する画像記録装置に関する。
【０００２】
【従来の技術】
従来、この種のカラー記録装置としては、記録素子をライン状に配列した記録ヘッドを有するイエロー、マゼンタ、シアン、ブラックの各画像形成手段を配設し、記録媒体を記録素子の配列方向と直交する方向に搬送し、各カラー画像データに基づいて、イエロー、マゼンタ、シアン、ブラックのトナーにより、ライン単位で順次カラー画像の記録を行っている。このように、各色の画像形成手段によって同一の記録媒体上に順次異なる色のトナーを重ねて転写しているため、各画像形成手段が正規の位置からずれて取り付けられていると、色ずれが生じ、所望の色再現が実現できず、画像品位を低下させていた。
【０００３】
ところで、前記色ずれの種類としては、記録ヘッドの副走査方向の位置ずれ、記録ヘッドの主走査方向の位置ずれ、記録媒体に対して記録ヘッドが斜めに傾いて配置されているために発生する傾きずれ、記録素子の製造上の問題で発生する直線性の乱れなどによるズレなどがある。
【０００４】
記録ヘッドの副走査方向の位置ずれ及び記録ヘッドの主走査方向の位置ずれは、記録ヘッドへの画像データの走査タイミングを電気的に調整して補正し、傾きずれは各画像形成ユニットおよび記録ヘッドの取り付け位置や角度を調整して行っていた。記録素子の直線性の乱れに起因するズレは、記録素子の製造精度をより向上させるか、高精度のものを選択して対応していた。
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の記録装置にあっては、記録ヘッドの主走査方向の位置ずれ及び副走査方向の位置ずれは電気的に容易に調整できるが、上記傾きずれを補正するには高精度な機構や膨大な調整時間を要するという問題点があった。すなわち、記録ヘッドなどの取り付け位置精度を向上させたり、かつ調整機構を設けて、記録結果の色ずれ量を調べながら、試行錯誤的に調整作業を行ったりする必要があり、結果的に装置が非常に高価なものになっていた。また、記録ヘッドの直線性の乱れを防ぐには、記録ヘッドの各素子を精度良く組み立てたり、製造後に高精度のものを選択したりして行っているので、記録ヘッドの歩留まりが悪くなり、結果的には非常に高価な記録ヘッドを使用せざるを得ないと云う問題が発生した。以上の問題を解決するために、低コストの色ずれ防止手段を備えたカラー記録装置が望まれていた。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、画像データを書き込み、読み出し可能なメモリ手段を有し、主走査方向に延在し前記メモリ手段から読み出された画像データに従って画像を形成する記録部を記録媒体の搬送方向に複数配設した画像記録装置において、前記複数の記録部の各々に対して各記録部で記録された画像データと各記録部の基準位置とから副走査方向のずれ量に応じた第１の補正値および該複数の記録部の各々に対して媒体搬送方向最上流側の記録部の基準位置から各記録部の副走査方向の間隔のずれ量に応じた第２の補正値を設定する補正値設定手段と、前記補正値設定手段の第１の補正値及び第２の補正値に基づいて前記メモリ手段のアドレスを制御するアドレス制御手段を設け、このアドレス制御手段は、第１の補正値に基づいて画像データをメモリ手段に書き込み、第２の補正値に基づいて画像データをメモリ手段から読み出す際にアドレス制御する。
【０００７】
上記構成を有する本発明によれば、記録部で画像形成を行う際、記録部のずれ量に応じた補正値に基づいて、アドレス制御手段により、画像データをメモリ手段に書き込むアドレスを制御するので、またはメモリ手段から画像データを読み出すアドレスを制御するので、記録部のずれが補正された記録結果が得られる。
【０００８】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。なお、各図面に共通する要素には同一の符号を附す。図１は本発明の第１の実施の形態を示す制御ブロック図、図２は第１の実施の形態のカラー画像記録装置を示す構造図、図３はカラー画像形成ユニットを示す一部切欠斜視図である。
【０００９】
図２において、カラー記録装置１には、４組の印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４が記録媒体の挿入側から排出側へ順に並べられている。第１印刷機構Ｐ１、第２印刷機構Ｐ２、第３印刷機構Ｐ３、第４印刷機構Ｐ４は電子写真式ＬＥＤ（発光ダイオード）プリント機構で、それぞれ同一の構成を有する。第１印刷機構Ｐ１は画像形成部２、画像データにしたがって後述する感光体を露光するＬＥＤヘッド３および画像形成部２で形成されたトナー画像を記録媒体に転写する転写ローラ４で構成される。
【００１０】
画像形成部２は軸５を中心に矢印ａ方向に回転する感光体６、感光体６の表面を一様に帯電させる帯電ローラ７および現像部８から構成される。この現像部８は現像ローラ８ａ、現像ブレード８ｂ、スポンジローラ８ｃ、トナータンク８ｄから構成される。トナータンク８ｄから供給された非磁性１成分トナーは、スポンジローラ８ｃを経て、現像ブレード８ｂに達して現像ローラ８ａの周上に薄層化され、感光体６との接触面に達する。トナーは前記薄層形成時に現像ローラ８ａと現像ブレード８ｂに強く擦られて摩擦帯電される。本実施の形態では負極性に摩擦帯電されるものとする。スポンジローラ８ｃはトナーを適量現像ブレード８ｂに搬送させる。現像ローラ８ａは半導電ゴム材で構成されている。なお、トナーが無くなったときには、トナータンク８ｄを交換することによりトナーを新たに供給することができる。
【００１１】
ＬＥＤヘッド３はＬＥＤアレイとこのＬＥＤアレイを駆動するドライブＩＣを搭載した基板３ａおよびＬＥＤアレイの光を集光するセルフォックレンズアレイ３ｂ等からなり、後述するインタフェース部から入力される画象データ信号に対応してＬＥＤアレイを発光させ、感光体６表面を露光し、感光体６表面に静電潜像を形成する。この静電潜像部に現像ローラ８ａ周上のトナーが静電気力によって付着して画像が顕像化される。感光体６と転写ローラ４の間には後述するキャリアベルト９が移動可能に配設されている。
【００１２】
第１印刷機構Ｐ１の現像器８にはイエロー（Ｙ）のトナーが収容され、第２印刷機構Ｐ２の現像器８にはマゼンタ（Ｍ）のトナーが収容され、第３印刷機構Ｐ３の現像器８にはシアン（Ｃ）のトナーが収容され、第４印刷機構Ｐ４の現像器８にはブラック（Ｂ）のトナーがそれぞれ収容されている。また、第１印刷機構Ｐ１のＬＥＤヘッド３にはカラー画像信号のうちイエロー画像信号が入力され、第２印刷機構Ｐ２のＬＥＤヘッド３にはカラー画像信号のうちマゼンタ画像信号が入力され、第３印刷機構Ｐ３のＬＥＤヘッド３にはカラー画像信号のうちシアン画像信号が入力され、第４印刷機構Ｐ４のＬＥＤヘッド３にはカラー画像信号のうちブラック画像信号が入力される。また、第１印刷機構Ｐ１の画像形成部２、第２印刷機構Ｐ２の画像形成部２、第３印刷機構Ｐ３の画像形成部２および第４印刷機構Ｐ４の画像形成部２はケース４０に取り付けられていて、図３に示すように、１つのカラー画像形成ユニット１５に一体的に構成されているが、本発明はこれに限定されるものではない。
【００１３】
図１において、１８、１９はカラー画像形成ユニット１５をカラー記録装置１内で位置決めしている部材で、カラー画像形成ユニット１５はカラー記録装置１から着脱できるようになっている。また、図３において、カラー画像形成ユニット１５のケース４０には各ＬＥＤヘッド３の窓穴４０ａが開けられている。また、各ＬＥＤヘッド３の案内ピン穴４０ｂ、４０ｃが設けられていて、これにより各ＬＥＤヘッド３はカラー画像形成ユニット１５に対して位置決めできるようになっている。
【００１４】
キャリアベルト９は高抵抗の半導電性プラスチックフィルムからなり、継目なしのエンドレス状に形成されていて、駆動ローラ１１、従動ローラ１０および張設ローラ１２に巻掛けられている。キャリアベルト９の抵抗値は、後述する記録媒体２７がキャリアベルト９に静電吸着でき、かつこの記録媒体２７がキャリアベルト９から離されたときにキャリアベルト９に残存する静電気が自然除電できるような範囲にあるものとする。駆動ローラ１１は図示せぬモータに接続され、このモータにより駆動ローラ１１を矢印ｂ方向に回転する。張設ローラ１２は矢印ｃ方向に図示せぬバネにより付勢されていて、これにより常にキャリアベルト９が張設されている。キャリアベルト９の上面部９ａは各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の感光体６と転写ローラ４との間に掛け渡されている。また、キャリアベルト９を間に挟んで駆動ローラ１１側にクリーニングブレード１３が押し付けられている。このクリーニングブレード１３は可撓性のゴムやプラスチック材から構成され、クリーニングブレード１３の先端がキャリアベルト９に圧接されていて、キャリアベルト９の表面上に付着している残留トナーを廃トナータンク１４に削り落すようになっている。なお、本実施の形態では感光体６と転写ローラ４はキャリアベルト９に接触している。
【００１５】
図２において、カラー記録装置１の右下側には給紙機構２０が設けられている。給紙機構２０は用紙収納カセットとホッピング機構とレジストローラからなる。用紙収納カセットは記録媒体収納箱２１、押し上げ板２２と押圧手段２３とからなる。ホッピング機構は弁別手段２４、バネ２５と給紙ローラ２６とからなり、このホッピング機構により記録媒体２７がガイド２８、２９に案内されて、一対のレジストローラ３０、３１に達するようになっている。先ず、記録媒体収納箱２１に収納されている記録媒体２７が押圧手段２３により押し上げ板２２を介して給紙ローラ２６に圧接され、バネ２５により給紙ローラ２６に圧接された弁別手段２４により１枚づつ弁別される。この状態で図示せぬモータにより給紙ローラ２６を矢印ｅ方向に回転すると、給紙ローラ２６と弁別手段２４に挟まっている記録媒体２７はガイド２８、２９に案内されて、レジストローラ３０、３１に達する。さらに、図示せぬモータによりレジストローラ３０、３１を矢印ｆ方向に回転させると記録媒体２７はキャリアベルト９へ導かれる。
【００１６】
レジストローラ３０、３１と第１印刷機構Ｐ１との間にはキャリアベルト９の上面部９ａに帯電器３２が設けられている。この帯電器３２は給紙機構２０によって送られてきた記録媒体２７を帯電してキャリアベルト９の上面に静電吸着させるものである。帯電器３２の手前には記録媒体２７の先端を検出するフォトインタラプタ６０が設けてある。駆動ローラ１１側のキャリアベルト９を介した上面には除電器３３が設けられている。この除電器３３はキャリアベルト９に吸着されて、送られてきた記録媒体２７を除電し、その吸着状態を解除して、キャリアベルト９から分離しやすくするものである。除電器３３の左方には、記録媒体２７の後端を検出するフォトインタラプタ６１が設けてある。
【００１７】
さらに、除電器３３の左方には、ガイド３４および定着器３５が設けられている。定着器３５はキャリアベルト９により搬送されて、トナー画像が転写された記録媒体２７にトナー画像を定着するもので、記録媒体２７上のトナーを加熱するヒートローラ３６と、ヒートローラ３６とともに記録媒体２７を加圧する加圧ローラ３７を有する。定着器３５の左方は排出口３８になっており、その外側には排出スタッカ３９が設けられている。排出スタッカ３９には印刷済みの記録媒体２７が排出される。
【００１８】
次に、本実施の形態の制御系について説明する。なお、図１において、符号Ｙ、Ｍ、Ｃ、Ｂは第１印刷機構Ｐ１、第２印刷機構Ｐ２、第３印刷機構Ｐ３、第４印刷機構Ｐ４の各印刷機構に対応している。同図において、４１は制御回路でマイクロプロセッサ等からなりカラー記録装置１全体の動作を制御する。制御回路４１には、上記各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の現像器８のスポンジローラ８ｃに電力を供給するＳＰバイアス電源４２Ｙ、４２Ｍ、４２Ｃ、４２Ｂ、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の現像器８の現像ローラ８ａに電力を供給するＤＢバイアス電源４３Ｙ、４３Ｍ、４３Ｃ、４３Ｂ、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の帯電ローラ７に電力を供給する帯電用電源４４Ｙ、４４Ｍ、４４Ｃ、４４Ｂ、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の転写ローラ４を帯電させる電力を供給する転写用電源４５Ｙ、４５Ｍ、４５Ｃ、４５Ｂが、それぞれ接続されている。
【００１９】
また、制御回路４１には、前記吸着帯電器３２へ帯電用電力を供給する帯電用電源４６、除電器３３へ除電用の高圧電力を供給する除電用電源４７が接続されている。以上の各電源は、制御回路４１の指示によりオン／オフ制御される。
【００２０】
さらに制御回路４１は、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４にそれぞれ対応する印刷制御回路４８Ｙ、４８Ｍ、４８Ｃ、４８Ｂが接続されている。これら各印刷制御回路４８Ｙ、４８Ｍ、４８Ｃ、４８Ｂは、メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂからの画像データを受けて、これらのデータを制御回路４１からの指示により、ＬＥＤヘッド３へ送信して、ＬＥＤの露光時間を制御し、感光体６表面に静電潜像を形成する制御を行うものである。メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂはインタフェース部５０を介して、外部装置より送られてきた画像データを格納する。
【００２１】
インタフェース部５０は、外部装置、例えばホストコンピュータから送信されてきた画像データを色別に分解して、イエローの画像データはメモリ４９Ｙへ、マゼンタの画像データはメモリ４９Ｍへ、シアンの画像データはメモリ４９Ｃへ、ブラックの画像データはメモリ４９Ｂへ、それぞれ格納する。
【００２２】
定着器ドライバ５１は、定着器３５内のヒートローラ３６の温度を一定に保つように、ヒートローラ３６内の図示しないヒータを駆動する。モータ駆動回路５２は、給紙ローラ２６を回転させるモータ５３と、レジストローラ３０、３１、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の感光体６、帯電ローラ７、現像ローラ８ａ、スポンジローラ８ｃ、転写ローラ４、駆動ローラ１０およびヒートローラ３６を回転するモータ５４を駆動する。モータ５４で回転される各ローラは、図示しないギヤあるいはベルトにより連結されている。センサレシーバドライバ５５は、フォトインタラプタ６０、６１を駆動し、それらの出力波形を受信して、制御回路４１へ送る。
【００２３】
５６は各色毎の主走査方向、副走査方向のズレおよびＬＥＤヘッドの取り付け状態による傾きやＬＥＤアレイの直線性の乱れによる色ずれを補正するための各補正値を格納した補正値設定手段としての補正値メモリである。この補正値メモリ５６は、不揮発性のメモリで、例えばＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ ）によって構成され、上記補正値を制御回路４１で書込んだり、読み取ったりすることができる。
【００２４】
タイミングジェネレータ６４はプログラマブルカウンタ等から構成されており、制御回路４１からの指示により、後述するクロック信号ＣＫ、ロード信号ＬＤ、ライン信号ＬＳ等のパルス信号を発生させるもので、後述する各メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂの図４に示す各要素に送る。また必要に応じて図１の各回路へ送られる。クロック信号ＣＫ（Ｙ）、ロード信号ＬＤ（Ｙ）、ライン信号ＬＳ（Ｙ）はイエローに関するものでメモリ４９Ｙに送られ、クロック信号ＣＫ（Ｍ）、ロード信号ＬＤ（Ｍ）、ライン信号ＬＳ（Ｍ）はマゼンタに関するものでメモリ４９Ｍに送られ、クロック信号ＣＫ（Ｃ）、ロード信号ＬＤ（Ｃ）、ライン信号ＬＳ（Ｃ）はシアンに関するものでメモリ４９Ｃに送られ、クロック信号ＣＫ（Ｂ）、ロード信号ＬＤ（Ｂ）、ライン信号ＬＳ（Ｂ）はブラックに関するものでメモリ４９Ｂに送られる。
【００２５】
テストパターン発生回路６７は、後述するテストパターン画像データを発生する。このテストパターン画像データは制御回路４１の指示によりインタフェース部５０を介してメモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂに送られ、さらに印刷制御回路４８Ｙ、４８Ｍ、４８Ｃ、４８Ｂへ送信されて、テストパターンを印刷できるようになっている。テストスイッチ６８はこのテストパターンの印刷開始を指示する。
【００２６】
次にメモリ４９について説明する。図４はメモリ４９を構成するブロック図である。メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂは同じ構成であるので、その一例で説明する。図４において、４９ａはＲＡＭ（ランダムアクセスメモリ）で、インタフェース部５０よりの画像データをデータバスＢ１を介して、ライト信号ＷＲ０のタイミングで書き込まれる。書き込まれた画像データはリード信号ＲＤ０のタイミングでデータバスＢ１を介して、印刷制御部４８に送られる。Ｌアドレスカウンタ４９ｂは、ライン信号ＬＳによってリセットされて、カウント値は“０”から始まり、クロック信号ＣＫのタイミングでアップカウントし、バスＢ２に出力し、ＲＡＭ４９ａとアドレスメモリ４９ｃに送られる。アドレスメモリ４９ｃは、ＲＡＭで構成されていて、所定のアドレスデータが予め格納されている。アドレスメモリ４９ｃは、Ｌアドレスカウンタ４９ｂの出力であるバスＢ２で指定されるアドレスに格納されている前記所定のアドレスデータをリード信号ＲＤ１のタイミングでバスＢ３に出力する。
【００２７】
Ｈアドレスカウンタ４９ｄは、ロード信号ＬＤによって制御回路４１から送られる初期アドレス値をロードして、カウントはその初期アドレス値から始まり、ライン信号ＬＳのタイミングでアップカウントし、その出力の下位はバスＢ４に出力し、Ｍ加算器４９ｅに送られ、出力の上位はバスＢ５に出力し、Ｈ加算器４９ｆに送られる。Ｍ加算器４９ｅは、バスＢ２とバスＢ４の出力値を加算して、その加算結果をバスＢ６に出力し、ＲＡＭ４９ａに送る。Ｈ加算器４９ｆは、バスＢ５の出力値とＭ加算器４９ｅのキャリー信号Ｃｙを加算して、その加算結果をバスＢ７に出力し、ＲＡＭ４９ａに送る。Ｍ加算器４９ｅのキャリー信号Ｃｙは加算結果がオーバーフローしたときに発生する信号である。従って、Ｈ加算器４９ｆはキャリー信号が発生したときに、バスＢ５の値を＋１だけ加算するものである。
【００２８】
Ｌアドレスカウンタ４９ｂの出力は下位アドレス、Ｍ加算器４９ｅの出力は中位アドレス、Ｈ加算器４９ｅの出力は上位アドレスを指定し、ＲＡＭ４９ａはバスＢ２、バスＢ６、バスＢ７によって指定されるアドレスに前述したように画像データを書き込んだり、読み出したりする。なお、アドレスメモリ４９ｃの出力であるバスＢ３は制御回路４１と接続されていて、制御回路４１によってデータバスＢ３を介して、ライト信号ＷＲ１のタイミングでＬアドレスカウンタ４９ｂによって指定されるアドレスに前記所定のアドレスデータを書き込むことができる。
【００２９】
図５は、記録されるべき画像データの上記ＲＡＭ４９ａ内部への配置を示すものである。図中の枠は１バイト（８ビット）分の画像データに相当する。ここで、説明を簡単にするために、ＬＥＤヘッド３は１２８ドットすなわち１６バイト分のＬＥＤアレイを有するものとする。従って、本実施の形態では、ＲＡＭ４９ａは主走査方向に１６バイト（１２８コラム）、副走査方向にｎ走査数の画像データで構成される。第１走査の画像データは番地（０・０）、（０・１）、…、（０・１５）に格納され、第２走査の画像データは番地（１・０）、（１・１）、…、（１・１５）に格納され、さらに第３走査の画像データは番地（２・０）、（２・１）、（２・２）、…、（２・１５）に格納される。以下同様にして、必要に応じて第２６３走査までの画像データはＲＡＭ４９ａの番地に順序通りに格納される。なお、図中の番地（ｉ、ｎ）のうち、ｎは下位アドレスすなわち主走査方向のコラムに相当するバイトアドレス、ｉは上位アドレスすなわち副走査方向の走査線アドレスを示す。画像データはＬＥＤヘッド３には各走査単位で送信される。
【００３０】
図４及び図５から分かるように、Ｌアドレスカウンタ４９ｂは主走査方向のアドレスすなわち第１〜１２８コラムに対応する０〜１５（本例では４ビット）のバイト番地を指定し、アドレスメモリ４９ｄ及びＨアドレスカウンタ４９ｅによって副走査方向のアドレスを指定することになる。
【００３１】
図５の上部には、ＬＥＤヘッド３のＬＥＤアレイの配列が示されている。ＬＥＤヘッド３の製造上、ＬＥＤアレイチップを基板３ａ上に取り付ける際に、図に示すようにＬＥＤアレイチップの直線性に乱れが生じ、湾曲したりする。図の例では、上側に湾曲しているが、製造によっては下側に湾曲したり、斜め方向に傾いたり、各種の直線性の乱れが生じる。この状態のまま４本のＬＥＤヘッド３をカラー画像記録装置１に用いれば、印刷上に副走査方向に色ズレが生じるのは明らかである。本発明者等の調査によれば、この直線性の乱れの誤差量は±１５０μｍ以下で、またＬＥＤヘッド３をカラー記録装置１に取り付けたときの傾き誤差は±１５０μｍ以下、各ＬＥＤヘッド３間の取付ピッチ誤差も±１５０μｍ程度であれば、ＬＥＤヘッド３及び装置機構の製造が容易に実現可能である。
【００３２】
例えば、カラー記録装置１の解像度を３００ＤＰＩ（ＤＯＴ ＰＥＲ ＩＮＣＨ）とした場合、その直線性の乱れの誤差は±２ドット（ライン）以下、傾き誤差は±２ドット（ライン）以下、取付ピッチ誤差は±３ドット（ライン）以下に相当する。すなわち、合計誤差量は±７ラインとなる。図５の例では、ＬＥＤヘッド３の副走査方向の乱れがＭＡＸ４ラインある例を示している。図５に示すＬＥＤヘッド３の配列は、後述するように１ラインに１回ＬＥＤヘッド３で印刷し、そのＬＥＤアレイの乱れを副走査方向の分解能として１ドット（ライン）のピッチ単位で表したものである。図５に示すＬＥＤアレイ部ＬＭ１、ＬＭ２、ＬＭ３、ＬＭ４、ＬＭ５、ＬＭ６、ＬＭ７はＬＥＤヘッド３の直線性の乱れに応じて分割した各部を示す。
【００３３】
図５のＲＡＭ配置の塗り潰し部の枠には、ＬＥＤヘッド３で露光されるべき第１ライン目の画像データが格納されているものとする。塗り潰し部のアドレスは、上記ＬＥＤアレイ部ＬＭ１、ＬＭ２、ＬＭ３、ＬＭ４、ＬＭ５、ＬＭ６、ＬＭ７の副走査方向のずれに対応して走査をずらした番地を示すものである。塗り潰し部のアドレスの上側アドレス部には、すなわち第１走査のアドレス（０・０）、（０・１）、…、（０・１５）、第２走査のアドレス（１・０）、（１・１）、…、（１・１５）、第３走査のアドレス（２・０）、（２・１）、…（２・１４）、（２・１５）、第４走査のアドレス（３・０）、（３・１）、…、（３・５）、及び（３・１２）、（３・１２）、…、（３・１５）、第５走査のアドレス（４・０）、（４・１）、（４・２）と（４・６）、及び（４・１２）、（４・１３）、（４・１４）、（４・１５）、第６走査のアドレス（５・１４）、（５・１５）、第７走査のアドレス（６・１５）には、非露光のデータ“０”が格納されている。
【００３４】
塗り潰し部の真下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納されている。すなわち、アドレス（６・０）、（６・１）、（６・２）、（５・３）、（５・４）、（５・５）、（４・６）、（４・７）、（４・８）、（４・９）、（４・１０）、（４・１１）、（５・１２）、（６・１３）、（７・１４）、（８・１５）にはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納されている。同様に、第２ライン目の画像データが格納されている各アドレスの真下の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納されている。
【００３５】
先ず、図５の副走査方向の第１走査のアドレス（０・０）、（０・１）、…、（０・１５）の画像データをＬＥＤヘッド３に送信して露光するが、第１走査の画像データは非露光の“０”であるのでＬＥＤヘッド３によって露光されることは無い。次いで、感光ドラム６を１ライン分矢印ａ方向に回転し、同様に副走査方向の第２走査の画像データをＬＥＤヘッド３に送信して露光する。この第２走査の画像データも全て“０”であるので、ＬＥＤヘッド３によって露光されることは無い。また感光ドラム６を１ライン分矢印ａ方向に回転し、同様に副走査方向の第３走査の画像データをＬＥＤヘッド３に送信するが、この第３走査の画像データも全て“０”であるので、ＬＥＤヘッド３によって露光されることは無い。そして、感光ドラム６を１ライン分矢印ａ方向に回転し、同様に副走査方向の第４走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、塗り潰し部のアドレス（３・６）、（３・７）、（３・８）、（３・９）、（３・１０）、（３・１１）の画像データがＬＥＤヘッド３のＬＥＤアレイ部ＬＭ３で感光ドラム６を露光する。他のＬＥＤアレイ部ＬＭ１、ＬＭ２、ＬＭ４、ＬＭ５、ＬＭ６、ＬＭ７は非露光データ“０”が送られているから、露光しない。
【００３６】
次に、感光ドラム６を１ライン分矢印ａ方向に回転し、同様に図５の副走査方向の第５走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、塗り潰し部のアドレス（４・３）、（４・４）、（４・５）の画像データをＬＥＤヘッド３のＬＥＤアレイ部ＬＭ２で感光ドラム６を露光し、塗り潰し部のアドレス（４・１２）の画像データによりＬＥＤアレイ部ＬＭ４で感光ドラム６を露光する。また、アドレス（４・６）、（４・７）、（４・８）、（４・９）、（４・１０）、（４・１１）は第２ライン目の画像データであるので、ＬＥＤアレイ部ＬＭ３によって第２ライン目の画像データも同時に露光される。他のＬＥＤアレイ部ＬＭ１、ＬＭ５、ＬＭ６、ＬＭ７は非露光データ“０”が送られているから、露光されない。
【００３７】
ここで、ＬＥＤアレイ部ＬＭ３とＬＥＤアレイ部ＬＭ２、ＬＥＤアレイ部ＬＭ４は１ライン分副走査方向にずれていて、ＬＥＤアレイ部ＬＭ３による第１ライン目の画像データの露光後、感光ドラム６を１ライン分矢印ａ方向に回転しているため、先にＬＥＤアレイ部ＬＭ３によって露光された第１ライン目の画像データと今回ＬＥＤアレイ部ＬＭ２とＬＥＤアレイ部ＬＭ４によって露光された第１ライン目の画像データは感光ドラム６上では一直線上に並ぶことになる。
【００３８】
さらに、感光ドラム６を１ライン分矢印ａ方向に回転し、図５の副走査方向の第６走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、第１ライン目の塗り潰し部のアドレス（５・０）、（５・１）、（５・２）の画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ１で、塗り潰し部のアドレス（５・１３）の画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ５で感光ドラム６を露光し、第２ライン目のアドレス（５・３）、（５・４）、（５・５）および（５・１２）の画像データはＬＥＤアレイ部ＬＭ２とＬＥＤアレイ部ＬＭ４で露光され、さらにＬＥＤアレイ部ＬＭ３は第３ライン目のアドレス（５・６）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）の画像データを露光し、ＬＥＤアレイ部ＬＭ６及びＬＭ７は非露光データ“０”が送られているから、露光しない。
【００３９】
また、感光ドラム６を１ライン分矢印ａ方向に回転し、図５の副走査方向の第７走査の画像データをＬＥＤヘッド３に送信する。これにより、ＬＥＤアレイ部ＬＭ１は第２ライン目のアドレス（６・０）、（６・１）、（６・２）の画像データを露光し、ＬＥＤアレイ部ＬＭ２は第３ライン目のアドレス（６・３）、（６・４）、（６・５）の画像データを露光し、ＬＥＤアレイ部ＬＭ３は第４ライン目のアドレス（６・６）、（６・７）、（６・８）、（６・９）、（６・１０）、（６・１１）の画像データを露光し、ＬＥＤアレイ部ＬＭ４は第３ライン目のアドレス（６・１２）の画像データを露光し、ＬＥＤアレイ部ＬＭ５は第２ライン目のアドレス（６・１３）の画像データを露光し、ＬＥＤアレイ部ＬＭ６は第１ライン目の塗り潰し部のアドレス（６・１４）の画像データを露光し、ＬＥＤアレイ部ＬＭ７は非露光データ“０”であるので露光しない。
【００４０】
さらに、感光ドラム６を１ライン分矢印ａ方向に回転し、図５の副走査方向の第８走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、ＬＥＤアレイ部ＬＭ１は第３ライン目のアドレス（７・０）、（７・１）、（７・２）の画像データを露光し、ＬＥＤアレイ部ＬＭ２は第４ライン目のアドレス（７・３）、（７・４）、（７・５）の画像データを露光し、ＬＥＤアレイ部ＬＭ３は第５ライン目のアドレス（７・６）、（７・７）、（７・８）、（７・９）、（７・１０）、（７・１１）の画像データを露光し、ＬＥＤアレイ部ＬＭ４は第４ライン目のアドレス（７・１２）の画像データを露光し、ＬＥＤアレイ部ＬＭ５は第３ライン目のアドレス（７・１３）の画像データを露光し、ＬＥＤアレイ部ＬＭ６は第２ライン目のアドレス（７・１４）の画像データを露光し、ＬＥＤアレイ部ＬＭ７は塗り潰し部の第１ライン目のアドレス（７・１５）の画像データを露光する。
【００４１】
以上により、ＬＥＤアレイの直線性の乱れ量と傾き量に合わせて、露光タイミングを遅らせることにより、感光ドラム６上には、塗り潰し部の第１ライン目の画像データが一直線上に露光されることになる。同様に、第２ライン目以降の画像データも一直線上に露光される。すなわち、ＬＥＤヘッド３のＬＥＤアレイが図５の上部に示すように直線性に乱れがあっても、その乱れを補正することができる。その詳細動作については後述する。
【００４２】
以下、上記構成の第１の実施の形態の動作について説明する。
先ず、本装置の一連の印刷動作について簡単に説明する。図示せぬカラー記録装置１の電源がオンされると、制御回路４１は所定の初期設定を実行した後、定着ドライバ５１を駆動して、定着器３５内のヒートローラ３６を所定温度になるまでウォーミングアップする。制御回路４１は、ヒートローラ３６が常に一定温度に保たれるように制御している。ヒートローラ３６が所定温度になると、次に制御回路４１は、モータ駆動回路５２を介して、モータ５４を駆動し、駆動ローラ１１を回転して、キャリアベルト９を矢印ｄ方向に移動させる。キャリアベルト９が１周分より少し長く送られた時点で、モータ５４を停止し、キャリアベルト９の移動を停止する。これによりキャリアベルト９の表面上に付着している残留トナーやゴミがクリーニングブレード１３によって廃トナータンク１４へ削り落される。以上によりカラー記録装置１の初期設定が終了し、インタフェース部５０を介して外部装置から画像データが送られて来るのを待つ。
【００４３】
外部装置、すなわち、ホストコンピュータから送られてきて画像データをインタフェース部５０を介して受信すると、制御回路４１は、インタフェース部５０および各メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂに指示を出す。この指示により、インタフェース部５０は、受信した画像データ信号を色別に分解し、色別の画像データを色別の各メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂに記憶させる。すなわち、イエローの画像データはメモリ４９Ｙに、マゼンタの画像データはメモリ４９Ｍに、シアンの画像データはメモリ４９Ｃに、ブラックの画像データはメモリ４９Ｂに、それぞれ記憶される。上記各メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂには、それぞれ、記録媒体２７上に印刷される１ページ分の各色の画像データが記憶される。
【００４４】
この状態から画像データを印刷する動作について簡単に説明する。制御回路４１はモータ駆動回路５２を介して、モータ５３を駆動し、給紙ローラ２６を回転させる。給紙ローラ２６の回転により用紙収納箱２１の記録媒体２７が１枚だけガイド２８、２９へ送られ、記録媒体２７の先端がレジストローラ３０、３１に到達する距離より若干長く記録媒体２７を搬送させるべくモータ駆動回路５２を制御する。これにより記録媒体２７は、先端をレジストローラ３０、３１のローラの間に押し当てて若干たわんだ状態になり、このたわみにより記録媒体２７のスキューが修正される。
【００４５】
次に制御回路４１は、モータ駆動回路５２を介してモータ５４を駆動し、レジストローラ３０、３１、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の感光体６、帯電ローラ７、現像ローラ８ａ、スポンジローラ８ｃ、転写ローラ４、駆動ローラ１１および定着器３５のヒートローラ３６をそれぞれ回転させる。これと同時に、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の帯電ローラ７および現像ローラ８ａ、スポンジローラ８ｃに電圧を供給するために、制御回路４１はそれぞれ帯電用電源４４Ｙ、４４Ｍ、４４Ｃ、４４Ｂ、ＤＢバイアス電源４３Ｙ、４３Ｍ、４３Ｃ、４３Ｂ、ＳＰバイアス電源４２Ｙ、４２Ｍ、４２Ｃ、４２Ｂをオンする。以上により、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の感光体６表面は帯電ローラ７を介して、均一に帯電され、各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４のスポンジローラ８ｃおよび現像ローラ８ａは所定の高電圧に帯電させる。
【００４６】
次に、制御回路４１は、イエローの画像データを記憶しているメモリ４９Ｙに指令を出し、１ライン分のイエローの画像データをメモリ４９Ｙから、第１印刷機構Ｐ１の印刷制御回路４８Ｙへ送信する。第１印刷機構Ｐ１の印刷制御回路４８Ｙは、制御回路４１からの指令により、メモリ４９Ｙから送られてきた画像データを、第１印刷機構Ｐ１のＬＥＤヘッド３へ送信できる形に変えて、このＬＥＤヘッド３へ送信する。ＬＥＤヘッド３は、送られてきた画像データに対応するＬＥＤを点灯させ、帯電した感光体６表面に画像データに応じた１ライン分の静電潜像を形成する。このようにして、１ライン毎にメモリ４９Ｙから送られてくるイエローの画像データは、次々に感光体６表面に静電潜像化され、副走査方向の長さ分のイエローの画像データが潜像化されて露光が終了する。
【００４７】
静電潜像が形成された感光体６表面には、帯電した現像ローラ８ａにイエロートナーが付着される。感光体６の回転により、静電潜像は次々にイエローのトナーにより現像される。記録媒体２７の先端が感光体６と転写ローラ４の間に到達した時点で、制御回路４１は、第１印刷機構Ｐ１の転写用電源４５Ｙをオンする。これにより感光体６表面のトナー画像は、転写ローラ４により電気的に記録媒体２７上に転写される。感光体６の回転により、トナー画像は次々に記録媒体２７上に転写され、１ページ分のイエロー画像が記録媒体２７に転写される。以上により、第１印刷機構Ｐ１による記録媒体２７へのイエローのトナー画像の転写が終了する。そして、記録媒体２７の後端が感光体６と転写ローラ４の間に到達した時点で、制御回路４１は、第１印刷機構Ｐ１の転写用電源４５Ｙ、帯電用電源４４Ｙ、ＳＰバイアス電源４２Ｙ、ＤＢバイアス電源４３Ｙをオフにする。
【００４８】
キャリアベルト９は引続き移動しており、記録媒体２７は、第１印刷機構Ｐ１から第２印刷機構Ｐ２へ移り、次に第２印刷機構Ｐ２によるマゼンタのトナー画像の転写が行われる。
【００４９】
制御回路４１は、マゼンタの画像データが記憶しているメモリ４９Ｍに指令を出し、１ライン分のマゼンタの画像データをメモリ４９Ｍから、第２印刷機構Ｐ２の印刷制御回路４８Ｍへ送信する。第２印刷機構Ｐ２の印刷制御回路４８Ｍは、制御回路４１からの指令により、メモリ４９Ｍから送られてきた画像データを、第２印刷機構Ｐ２のＬＥＤヘッド３へ送信できる形に変えて、このＬＥＤヘッド３へ送信する。ＬＥＤヘッド３は、送られてきた画像データに対応するＬＥＤを点灯させ、帯電した感光体６表面に画像データに応じた１ライン分の静電潜像を形成する。このようにして、１ライン毎にメモリ４９Ｍから送られてくるマゼンタの画像データは、次々に感光体６表面に静電潜像化され、副走査方向の長さ分のマゼンタの画像データが潜像化されて露光が終了する。以下、マゼンタの転写に関する動作は、上述したイエローと同じであり説明を省略する。
【００５０】
記録媒体２７は、さらに第２印刷機構Ｐ２から第３印刷機構Ｐ３へ移り、次に第３印刷機構Ｐ３によるシアンのトナー画像の転写が行われる。このシアンのトナー画像の転写が終了すると、記録媒体２７は、第３印刷機構Ｐ３から第４印刷機構Ｐ４へ移り、次に第４印刷機構Ｐ４によるブラックのトナー画像の転写が行われる。
【００５１】
以上のように、各色のトナー画像が記録媒体２７上に重ねて転写される。その後記録媒体２７は、キャリアベルト９により除電気３３へ送られ、ここで制御回路４１は除電用電源４７をオンし、記録媒体２７を除電する。これにより記録媒体２７は、キャリアベルト９から離れ易くなり、駆動ローラ１１の上部でキャリアベルト９から離れ、用紙ガイド３４により定着器３５へ案内される。記録媒体２７が除電器３３から離れた時点で、制御回路４１は除電用電源をオフする。
【００５２】
定着器３５では、既に定着可能な温度に達しているヒートローラ３６と、これに圧接する加圧ローラ３７により、トナー画像が記録媒体２７に定着される。定着が終了すると、記録媒体２７は排出スタッカ３９へ排出される。この排出はフォトインタラプタ６１が記録媒体２７の後端を検出することにより制御回路４１は知ることができる。
【００５３】
排出が終了すると、制御回路４１はモータ駆動回路５２を介してモータ５４を停止する。なお、各印刷機構でトナーの転写が終了した時点で、帯電用電源４４Ｙ、４４Ｍ、４４Ｃ、４４Ｂ、ＳＰバイアス電源４２Ｙ、４２Ｍ、４２Ｃ、４２Ｂ、ＤＢバイアス電源４３Ｙ、４３Ｍ、４３Ｃ、４３Ｂ、転写用電源４５Ｙ、４５Ｍ、４５Ｃ、４５Ｂはオフにされる。
【００５４】
以上のようにして印刷動作が実行される。
さて、本カラー記録装置１は、テストスイッチ６８がオンされると、制御回路４１によって、テストパターン発生回路６７よりインタフェース部５０を介して、メモリ４９にテストパターンを書き込むことができるようになっている。このテストパターン画像データにより記録媒体２７上にカラー画像を重ね印刷する。
【００５５】
説明を簡単にするために、図５に示したようにＬＥＤヘッド３は１２８ドットすなわち１６バイト分のＬＥＤアレイを有し、２５６ラインの画像を記録するものとして以下説明していく。従って、Ｌアドレスカウンタ４９ｂの出力値は０〜１５すなわち４ビットで構成され、アドレスメモリ４９ｃも０〜１５（４ビット）を出力し、Ｈアドレスカウンタ４９ｄの出力値は０〜２５５すなわち８ビットで構成される。このうち、バスＢ４は４ビット、バスＢ５は４ビットとなる。バスＢ６、Ｂ７も４ビットで、従ってＭ加算器４９ｅ、Ｈ加算器４９ｆは４ビットの加算器で構成される。
【００５６】
先ず、テストスイッチ６８がオンされると、制御回路４１はタイミングジェネレータ６４に指示を出し、全メモリ４９のＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、全メモリ４９のアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【００５７】
次に、制御回路４１は図４に示す初期アドレス値として“０”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、図６に示すようにＨアドレスカウンタ４９ｄに向け各メモリ４９に対応するロード信号ＬＤを出し、また全メモリ４９のＬアドレスカウンタ４９ｂに向け各メモリ４９に対応する第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これによりＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。また、図６に示すように、ライン信号ＬＳは１ライン書き込む毎に出力される。テストパターン画像データはテストパターン発生回路６７よりインタフェース部５０を介してメモリ４９に送られ、書込制御信号ＷＲ０のタイミングに合わせて、メモリ４９に書き込まれる。以下、図６を用いながらこの書込動作について説明する。図６は第１の実施の形態の動作を示すタイミングチャートである。
【００５８】
Ｈアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”であり、かつアドレスメモリ４９ｃに格納されているアドレスデータは全て“０”であるので、このときの両加算器４９ｅ、４９ｆの出力も“０”である。従って、第１ラインの最初に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図５に示す（０・０）番地に書き込まれる。次に、図６に示すクロック信号ＣＫの「１」のタイミングでＬアドレスカウンタ４９ｂが１だけアップする、すなわちバスＢ２には“１”が出力される。次に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図５に示す（０・１）番地に格納される。クロック信号ＣＫの「２」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“２”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（０・２）番地に格納される。以下、クロック信号ＣＫによってＬアドレスカウンタ４９ｂが１だけアップしながら、次々に図５に示す第１ラインのテストパターン画像データが格納される。そして、クロック信号ＣＫの「１５」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“１５”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（０・１５）番地に格納される。以上で、第１ラインのテストパターン画像データが全て格納される。
【００５９】
次に、タイミングジェネレータ６４は第２ラインのライン信号ＬＳを出力し、これによりＨアドレスカウンタ４９ｄは１アップし、またＬアドレスカウンタ４９ｂはクリアされる。従って、このときのバスＢ２の出力は“０”、バスＢ６の出力は“１”、バスＢ７の出力は“０”となる。第２ラインの最初に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図５に示す（１・０）番地に書き込まれる。次に、図６に示す第２ラインのクロック信号ＣＫの「１」によってＬアドレスカウンタ４９ｂが１だけアップする、すなわちバスＢ２には“１”が出力される。このとき、バスＢ６の出力は“１”、バスＢ７の出力は“０”のままで変化はしない。次に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図５に示す（１・１）番地に格納される。第２ラインのクロック信号ＣＫの「２」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“２”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（１・２）番地に格納される。以下、クロック信号ＣＫによってＬアドレスカウンタ４９ｂが１だけアップしながら、次々に図５に示す第２ラインのテストパターン画像データが格納される。そして、第２ラインのクロック信号ＣＫの「１５」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“１５”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（１・１５）番地に格納される。以上で、第２ラインのテストパターン画像データが全て格納される。
【００６０】
以下、第３ラインから第２５６ラインまでのテストパターン画像データも同様にして格納される。以上のように、テストパターン画像データは図５に示すＲＡＭ４９ａに順序通り格納される。この格納されたテストパターン画像データを第１ライン〜第２５６ラインまで順序通りＬＥＤヘッド３へ送信して感光ドラム６を露光し、記録媒体２７にトナー画像を記録すれば、ＬＥＤヘッド３のＬＥＤアレイの直線性の乱れがそのまま印刷されることになる。
【００６１】
メモリ４９に格納したテストパターン画像データを印刷制御部４８に送信しながら、前述した印刷動作に従って、テストパターンを印刷する。図７はこのようにして印刷されたテストパターンの印刷結果を示す説明図である。図７において、線Ｈ１、Ｈ２、Ｈ３、Ｈ４は記録媒体２７が各印刷機構Ｐ１、Ｐ２、Ｐ３、Ｐ４の各感光ドラム６と各転写ローラ４の間に挟まったときに、ＬＥＤヘッド３のＬＥＤアレイの１ライン分の全ドットを駆動して、各感光ドラム６上に同時に静電潜像し、この静電潜像に各色トナーを付着させ、このトナーを転写ローラ４によって記録媒体２７に転写し、さらに定着器３５によって定着することによって得られた主走査方向の線である。Ｈ１線は第１印刷機構Ｐ１によって印刷されたイエロー線となり、Ｈ２線は第２印刷機構Ｐ２によって印刷されたマゼンタ線となり、Ｈ３線は第３印刷機構Ｐ３によって印刷されたシアン線となり、Ｈ４線は第４印刷機構Ｐ４によって印刷されたブラック線となる。
【００６２】
ＬＥＤヘッド３に直線性の乱れがなく、各印刷機構Ｐ１〜Ｐ４が理想通りに製造されていれば、Ｈ１、Ｈ２、Ｈ３、Ｈ４の主走査方向線は等ピッチのＤ間隔の直線になる筈である。しかし、各要素部品には精度誤差が生じ、図７に示すように、直線性の乱れや傾きが発生する。このＨ１、Ｈ２、Ｈ３、Ｈ４の主走査方向線を印刷した記録媒体２７を高性能スキャナで読み取ることにより、各印刷機構Ｐ１〜Ｐ４の取り付け誤差（距離、傾き）及び各ＬＥＤヘッド３の直線性の乱れを知ることができる。
【００６３】
図７の例では、Ｈ１線は媒体走行方向と反対側に湾曲し、Ｈ２線は媒体走行方向側に湾曲し、Ｈ３線はサインカーブ状に波打っていて、Ｈ４線はほぼ直線であるが右肩上がりに傾いている。第１印刷機構Ｐ１によって印刷されたイエローのＨ１線の最上端を基準点に選べば、Ｈ２線の最上端点はＨ１線の基準点に対して距離Ｄ２だけ離れており、Ｈ３線の最上端点はＨ１線の基準点に対して距離Ｄ３だけ離れており、Ｈ４線の最上端点はＨ１線の基準点に対して距離Ｄ４だけ離れている。これら前記スキャナで読み取った距離Ｄ２、Ｄ３、Ｄ４の情報とＬＥＤヘッド３の直線性の乱れ情報をインタフェース部５０を介して、制御回路４１が受け取ったら、その情報データをカラー記録装置１の解像度情報すなわちドットやライン数に変換して、補正値メモリ５６に格納する。
【００６４】
Ｈ１、Ｈ２、Ｈ３、Ｈ４の主走査方向線を印刷した記録媒体２７を高性能スキャナで読み取ることにより、第１印刷機構Ｐ１に対して第２、第３、第４印刷機構Ｐ２、Ｐ３、Ｐ４が離れている距離、傾きおよび湾曲を知ることができる。この高性能スキャナで読み取ったデータを外部装置例えばホストコンピュータからインタフェース部５０を介して、制御回路４１が受け取り補正値メモリ５６に格納する。
【００６５】
次に図７に示したずれ量を例にして、補正動作について説明する。まず「メモリクリア」について説明する。
制御回路４１はタイミングジェネレータ６４に指示を出し、全メモリ４９のＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、全メモリ４９のアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【００６６】
次に、制御回路４１は初期アドレス値としてＨアドレスカウンタ４９ｄに向け“０”を出力する。また、制御回路４１はタイミングジェネレータ６４に指示を出し、図６に示すようにＨアドレスカウンタ４９ｄに向けロード信号ＬＤを出し、また全メモリ４９のＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これによりＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。そして、制御回路４１はインタフェース部５０を介して“０”データを全メモリ４９に向け出力する。後は、図６に示したものと同様にして、インタフェース部５０を介して、書込制御信号ＷＲ０のタイミングに合わせて、メモリ４９に前記“０”データを次々に送って書き込む。ライン信号ＬＳは１走査分メモリ４９に格納する毎に出力される。
以下、第２６３走査までの画像データも同様にして前記“０”データを格納して終了する。これにより、全メモリ４９はクリアされる。
【００６７】
次に、イエロー画像データを補正してメモリに格納する動作を説明する。
先ず、基準線となるＨ１線の補正について図８を用いて述べる。図８はイエローのメモリ４９ＹのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れの一例を示したものである。図８において、ＬＥＤヘッド３のＬＥＤアレイ部ＬＹ１及びＬＥＤアレイ部ＬＹ５はＬＥＤアレイ部ＬＹ６に対して感光ドラム６の回転方向の上流側に１ライン分ずれていて、ＬＥＤアレイ部ＬＹ２及びＬＥＤアレイ部ＬＹ４はＬＥＤアレイ部ＬＹ６に対して感光ドラム６の回転方向の上流側に２ライン分ずれていて、ＬＥＤアレイ部ＬＹ３はＬＥＤアレイ部ＬＹ６に対して感光ドラム６の回転方向の上流側に３ライン分ずれている。この３ラインが図７に示す△Ｄ１に相当する。以下、イエローの上記例のズレ量を用いて補正動作を説明する。これらのズレ情報は補正値メモリ５６に格納されている。
【００６８】
図８のＲＡＭ配置の塗り潰し部はＬＥＤヘッド３の各ＬＥＤアレイ部に対応している。塗り潰し部のアドレスに第１ライン目の画像データが格納されておれば、第１ライン目の画像データが補正されて、感光ドラム６上に一直線上に並べることができることになる。さらに、塗り潰し部の上側アドレス部には、前述したメモリクリアにより非露光のデータ“０”を格納していて、塗り潰し部の真下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データを格納する。同様に、第２ライン目の画像データが格納されているアドレスの真下の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データを格納する。以下、第４ライン以降も同様に格納する。
【００６９】
ここで、イエローのＨ１線に対する補正値としては、図８の上部に示す感光ドラム６の回転方向の最上流側のＬＥＤアレイ部ＬＹ６を基準にして、このＬＥＤアレイ部ＬＹ６からのライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。すなわち、図８の例では、ＬＥＤアレイ部ＬＹ１の第１〜８コラム、第９〜１６コラム、第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ６に対して１ラインずれているので、“１”、“１”、“１”を格納している。ＬＥＤアレイ部ＬＹ２の第２５〜３２コラム、第３３〜４０コラム、第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ６に対して２ラインずれているので、“２”、“２”、“２”を格納し、ＬＥＤアレイ部ＬＹ３の第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラム、第７３〜８０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ６に対して３ラインずれているので、“３”、“３”、“３”、“３”を格納し、ＬＥＤアレイ部ＬＹ４の第８１〜８８コラム、第８９〜９６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ６に対して２ラインずれているので、“２”、“２”を格納し、ＬＥＤアレイ部ＬＹ５の第９７〜１０４コラム、第１０５〜１１２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ６に対して１ラインずれているので、“１”、“１”を格納し、ＬＥＤアレイ部ＬＹ６の第１１３〜１２０コラム、第１２１〜１２８コラムに対応するバイトには、基準であるので、“０”、“０”を格納していることになる。従って、イエローに対する補正値としては、“１”、“１”、“１”、“２”、“２”、“２”、“３”、“３”、“３”、“３”、“２”、“２”、“１”、“１”、“０”、“０”なる１６ヶの補正データをホストコンピュータから送って、補正値メモリ５６に格納している。
【００７０】
なお、イエローの補正基準ＬＥＤアレイ部から一番離れているＬＥＤアレイ部を必ず第８走査の画像データに格納するものとする。図８の例では、ＬＥＤアレイ部ＬＹ３に対応する第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラム、第７３〜８０コラムの画像データが第８走査線の画像データの番地に格納される。
【００７１】
次に、外部装置すなわちホストコンピュータから送られてきたイエローの画像データを図８に示したように格納する方法について説明する。
先ず、制御回路４１の指示によりメモリ４９Ｙに対応するアドレスメモリ４９ｃに前記補正値データ“１”、“１”、“１”、“２”、“２”、“２”、“３”、“３”、“３”、“３”、“２”、“２”、“１”、“１”、“０”、“０”を前述した手順で書き込む。これにより、アドレスメモリ４９ｃの０番地には“１”、１番地には“１”、２番地には“１”、３番地には“２”というように上記補正値データ列が順番に格納される。そして、制御回路４１は図４に示す初期アドレス値として第５走査を指し示す“４”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、メモリ４９ＹのＨアドレスカウンタ４９ｄに向けロード信号ＬＤ（Ｙ）を出力させ、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳ（Ｙ）を出力して、Ｌアドレスカウンタ４９ｂをクリアする。第５走査を指し示す“４”は、第８走査を指し示す“７”から、ＬＥＤアレイの直線性の乱れ（ズレ量）のＭＡＸ値（図８の例では３ライン）を引いた値となる。
【００７２】
以下、図６を併用して、受信画像データをメモリ４９Ｙに格納する動作を説明する。インタフェース部５０はイエローの第１〜８コラムに対応する最初の画像データを受信すると、書込制御信号ＷＲ０（Ｙ）をイエローのメモリ４９ＹのＲＡＭ４９ａに出力する。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“４”が出力されている。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“１”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバスＢ３の値“１”と前記バスＢ４の値“４”が加算され、その加算結果“５”をバスＢ６に出力する。なお、第１ラインの画像データを受信中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“４”を出力した状態が保たれる。Ｍ加算結果が“５”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、最初のイエローの第１〜８コラムに対応する画像データは書込制御信号ＷＲ０のタイミングでバスＢ７＝０、バスＢ６＝５、バスＢ２＝０で指定される図８に示す（５・０）番地に格納される。
【００７３】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫ（Ｙ）を出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“１”を出力するから、次の第９〜１６コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（５・１）番地に格納される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“１”を出力するから、次の第１７〜２４コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（５・２）番地に格納される。格納されたら、次のクロック信号ＣＫ（Ｙ）を出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“２”を出力するから、Ｍ加算器４９ｅはバスＢ３の値“２”と前記バスＢ４の値“４”が加算され、その加算結果“６”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（６・３）番地に格納される。
【００７４】
以下同様にして、Ｌアドレスカウンタ４９ｂはクロックＣＫ（Ｙ）のタイミングで１アップし、またＭ加算器４９ｅでは基準となる第８走査の画像データを示す上位アドレスに補正値データを加えて、ＲＡＭ４９ａに出力されるから、第１ラインのイエローの画像データは図８に示す塗り潰し部の番地に次々に格納される。
【００７５】
第１ラインの画像データが格納し終えたことを制御回路４１が知ったら、タイミングジェネレータ６４を介して、ライン信号ＬＳ（Ｙ）を出させる。これにより、Ｈアドレスカウンタ４９ｄは１だけカウントアップし、バスＢ５には“０”、バスＢ４には“５”を出すことになる。以下同様にして、第２ライン目の画像データが図８に示す塗り潰し部の真下のアドレス部に格納される。以下、第３ライン以降も同様にしてＲＡＭ４９ａに格納される。
【００７６】
ここで、Ｈ加算器４９ｆの役目を説明しておく。画像データを上記動作で次々に格納していく中で、第３０走査の画像データに差し掛かったら、Ｈアドレスカウンタ４９ｄは“２９”すなわち２進数で“０００１１１０１”を出力する。このとき、バスＢ５には“１”すなわち２進数で“０００１”を、バスＢ４には“１３”すなわち２進数で“１１０１”を出力することになる。ここで、第４９〜５６コラムの画像データを書き込む番地、すなわち番地（３２・６）が指定されることになる。そのとき、バスＢ２には“６”すなわち２進数で“０１１０“が出力され、そのアドレスに基づく補正値“３”すなわち２進数で“００１１”がアドレスメモリ４９ｃからバスＢ３に出力される。従って、Ｍ加算器４９ｅでは、バスＢ３の“３”とバスＢ４の“１３”の加算が行われ、その加算結果は“１６”すなわちオーバーフローが発生し、バスＢ６には“００００”が出力され、かつキャリーＣｙ＝“１”となり、Ｈ加算器４９ｆでバスＢ５の“０００１”とＣｙの“１”が加算され、すなわち１だけ増分され、加算結果は“００１０”となり、この値がバスＢ７に出力される。以上から、バスＢ７は“００１０”、バスＢ６は“００００”、バスＢ２は“０１１０”が出力されている。このアドレスは番地（３２・６）となる。以上より、Ｍ加算器４９ｅのキャリーＣｙとＨ加算器４９ｆにより最上位アドレスが間違いなく決定されることが分かる。
【００７７】
次に、マゼンタ画像データを補正してメモリに格納する動作を説明する。
先ず、マゼンタのＨ２線の補正について、上述した図５を用いて説明する。図５はマゼンタのメモリ４９ＭのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れを示したものである。図に示すようにＬＥＤアレイ部ＬＭ２及びＬＥＤアレイ部ＬＭ４はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に１ライン分ずれていて、ＬＥＤアレイ部ＬＭ１及びＬＥＤアレイ部ＬＭ５はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に２ライン分ずれていて、ＬＥＤアレイ部ＬＭ６はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に３ライン分ずれていて、ＬＥＤアレイ部ＬＭ７はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に４ライン分ずれている。これらのズレ情報は補正値メモリ５６に格納されている。
【００７８】
前述したように、図５のＲＡＭ配置の塗り潰し部に第１ライン目の画像データが格納されておれば、第１ライン目の画像データが補正されて、感光ドラム６上に一直線上に並べることができることになる。さらに、塗り潰し部の上側アドレス部には、非露光のデータ“０”を格納し、塗り潰し部の真下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納される。同様に、第２ライン目の画像データが格納されているアドレスの真下の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納される。以下、第４ライン以降も同様に格納される。
【００７９】
ここで、マゼンタのＨ２線に対する補正値としては、図５の上図に示す感光ドラム６の回転方向の最上流側のＬＥＤアレイ部ＬＭ３を基準にして、このＬＥＤアレイ部ＬＭ３からのライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。すなわち、図５の例では、ＬＥＤアレイ部ＬＭ１の第１〜８コラム、第９〜１６コラム、第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して２ラインずれているので、“２”、“２”、“２”を格納している。ＬＥＤアレイ部ＬＭ２の第２５〜３２コラム、第３３〜４０コラム、第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して１ラインずれているので、“１”、“１”、“１”を格納し、ＬＥＤアレイ部ＬＭ３の第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラム、第７３〜８０コラム、第８１〜８８コラム、第８９〜９６コラムに対応するバイトには、基準であるので、“０”、“０”、“０”、“０”、“０”、“０”を格納する。
【００８０】
またＬＥＤアレイ部ＬＭ４の第９７〜１０４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して１ラインずれているので、“１”を格納し、ＬＥＤアレイ部ＬＭ５の第１０５〜１１２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して２ラインずれているので、“２”を格納し、ＬＥＤアレイ部ＬＭ６の第１１３〜１２０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して３ラインずれているので、“３”を格納し、ＬＥＤアレイ部ＬＭ７の第１２１〜１２８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ３に対して４ラインずれているので、“４”を格納していることになる。従って、マゼンタに対する補正値としては、“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“０”、“０”、“１”、“２”、“３”、“４”なる１６ヶの補正データをホストコンピュータから送って、補正値メモリ５６に格納する。
【００８１】
なお、マゼンタについても第１ライン目の画像データのうち、補正基準ＬＥＤアレイ部から一番離れているＬＥＤアレイ部を必ず第８走査の画像データに格納するものとする。図５の例では、ＬＥＤアレイ部ＬＭ７に対応する第１２１〜１２８コラムの画像データは第８走査線の画像データの番地に格納される。
【００８２】
なお、ここで図７に示したように、イエローのＨ１線のＬＥＤアレイ部ＬＹ３とマゼンタのＨ２線のＬＥＤアレイ部ＬＭ７との間は距離Ｄ２である。この情報は前述したとおり、装置の副走査方向の解像度として補正値メモリ５６に記憶されている。装置の精度が理想的に製造されていたときの印刷機構Ｐ１と印刷機構Ｐ２との距離がＤであるとすると、（Ｄ−Ｄ２）が印刷機構Ｐ１、Ｐ２間のズレとなる。
【００８３】
図７から分かるように、イエローのＨ１線のＬＥＤアレイ部ＬＹ３とマゼンタのＨ２線のＬＥＤアレイ部ＬＭ７との距離はＤ２であり、またＬＥＤアレイ部ＬＭ７の第１ライン目のマゼンタの画像データはイエローのＬＥＤアレイ部ＬＹ３が同じ第８走査の番地に格納されているので、イエローの第８走査の画像データを第１印刷機構Ｐ１の感光ドラム６に露光後、記録媒体２７をＤ２ライン搬送し、マゼンタの第８走査の画像データを第２印刷機構Ｐ２の感光ドラム６に露光すれば、イエローのＬＥＤアレイ部ＬＹ３とマゼンタのＬＥＤアレイ部ＬＭ７で露光して記録媒体２７上に転写されたトナー画像は完全に重なることになる。
【００８４】
インタフェース部５０で受信したマゼンタの画像データをメモリ４９Ｍに格納する動作については、前述したイエローのときと同じであるので説明を省略する。但し、初期アドレス値を“３”とし、メモリ４９Ｍのアドレスメモリ４９ｂに格納される補正値データが“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“０”、“０”、“１”、“２”、“３”、“４”であることが異なるが、動作は同じである。以上、マゼンタに関する補正値データとしては、マゼンタのＬＥＤアレイの直線性の乱れと、Ｄ２の距離となる。また、シアンに関する補正値データとしては，シアンのＬＥＤアレイの直線性の乱れと、Ｄ３の距離となる。ブラックに関する補正値データとしては、ブラックのＬＥＤアレイの直線性の乱れと、Ｄ４の距離となる。これらの値が外部装置から送られてきて、補正値メモリ５６に記憶される。
【００８５】
上記によってイエローとマゼンタのＲＡＭ４９ａに書き込まれた画像データを読み出し印刷する動作について次に説明する。
制御回路４１はタイミングジェネレータ６４に指示を出し、メモリ４９Ｙ、４９ＭのＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をメモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、メモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【００８６】
次に、制御回路４１は初期アドレス値としてメモリ４９Ｙ、４９ＭのＨアドレスカウンタ４９ｄに向け“０”を出力する。また、制御回路４１はタイミングジェネレータ６４に指示を出し、図６に示すようにメモリ４９ＹのＨアドレスカウンタ４９ｄに向けロード信号ＬＤ（Ｙ）を出し、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、メモリ４９ＹのＬアドレスカウンタ４９ｂをクリアする。これによりメモリ４９ＹのＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。そして、制御回路４１は読出制御信号ＲＤ０（Ｙ）をメモリ４９ＹのＲＡＭ４９ａに次々に出しながら、メモリ４９ＹのＲＡＭ４９ａに格納されている（０・０）番地の画像データから順番に読出制御信号ＲＤ０（Ｙ）のタイミングに合わせて、印刷制御回路４８Ｙに向け画像データを送信する。印刷制御回路４８Ｙでは送られてきた画像データをイエローのＬＥＤヘッド３に送信できる形に変換して、イエローのＬＥＤヘッド３に送る。ライン信号ＬＳ（Ｙ）は１走査分メモリ４９に格納する毎に出力される。
【００８７】
次に、第Ｄ２走査までのイエローの画像データが同様にして印刷制御回路４８Ｙに向けて送信される。ここで、マゼンタの記録も開始することになる。
【００８８】
第Ｄ２走査までのイエローの画像データをメモリ４９Ｙから読み出してＬＥＤヘッド３に送信して画像を形成している間に、イエローの第１走査の画像データを露光してから記録媒体２７はＤ２ライン走行しているから、ここでマゼンタの第１走査の画像データを露光するというタイミングを採る。そして、第２印刷機構Ｐ２の感光ドラム６を回転させながら、マゼンタの第２走査以降の画像データを次々に露光する。この間も、第１印刷機構Ｐ１の感光ドラム６を回転させながらイエローの第Ｄ２走査以降の画像データも次々に露光されている。
【００８９】
前述したように、イエローに関しては図８の第８走査の画像データを露光した時点で、第１印刷機構Ｐ１の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。また、マゼンタに関しては図５の第８走査の画像データを露光した時点で、第２印刷機構Ｐ２の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。イエローの第１ラインのトナー画像を記録媒体２７上に転写してから、記録媒体２７をＤ２ライン搬送し、マゼンタの第１ライン目のトナー画像を記録媒体２７に転写するときには、イエローの第１ライン目のトナー画像の上に完全に一致して重ねることができる。第２ライン以降も同様である。以下の記録動作については上記で詳細に説明したとおりである。
また、シアン、ブラックに関しても同様であるので説明を省略する。
以上のように、イエロー、マゼンタ、シアン、ブラックの画像は色ズレを補正して記録できることになる。
【００９０】
尚、上記実施の形態では記録媒体２７が距離Ｄ２、Ｄ３、Ｄ４だけ搬送されたことを制御回路４１は検知しなければならないが、これは一般的には制御回路４１の内部にタイマーを設け、このタイマーで記録媒体２７が距離Ｄ２だけ搬送されたことを検知する。従って、タイマー数としては、フォトセンサ６０が記録媒体２７の先端を検出してから、イエローの第１印刷機構Ｐ１の露光開始タイミングまでの距離をカウントするタイマー、距離Ｄ２をカウントするタイマー、距離Ｄ３をカウントするタイマー、距離Ｄ４をカウントするタイマーの少なくとも４ヶ必要となる。
【００９１】
以上のように第１の実施の形態によれば、以下の効果を奏する。即ち、カラー画像を重ね、所望の色でカラー画像記録しようとした場合に、カラー画像の位置ずれよって、色ずれが生じても、補正値メモリに色ズレ量を格納し、この補正値メモリの色ズレ情報に従って副走査方向の画像データを書き込むときにアドレスを変更することによりカラー画像の位置ずれを補正できるので、所望の色再現が簡単に実現できる。また、製造工程で記録ヘッドの直線性の乱れや取り付けが傾いていても、その乱れ量、傾き量および傾き方向を機械的手段による微調整でなく、電気的手段により簡単に補正できるので、調整工数が大幅に削減され、安価なカラー記録装置を提供できるという効果がある。
【００９２】
次に、図８及び図９を用いて本発明の第２の実施の形態を説明する。第２の実施の形態は、第１印刷機構の露光開始タイミングを基準にして、第２、３、４の各印刷機構の露光開始タイミングを固定にしたものである。第２の実施の形態で使用するブロック図及び機構は、図１及び図２で説明した第１の実施の形態のものと同じであるので説明を省略する。従って、メモリクリア、メモリへの画像データの書込や読出動作は、第１の実施の形態と同じであるのでこれについても説明を省略する。
【００９３】
図９は、マゼンタのメモリ４９ＭのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れを示したものである。イエローのメモリ４９ＹのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れは図８で示したものと同じである。図９に示すように第２印刷機構Ｐ２のＬＥＤヘッド３の直線性の乱れは図５で説明したものと同じである。すなわち、ＬＥＤアレイ部ＬＭ２及びＬＥＤアレイ部ＬＭ４はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に１ライン分ずれていて、ＬＥＤアレイ部ＬＭ１及びＬＥＤアレイ部ＬＭ５はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に２ライン分ずれていて、ＬＥＤアレイ部ＬＭ６はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に３ライン分ずれていて、ＬＥＤアレイ部ＬＭ７はＬＥＤアレイ部ＬＭ３に対して感光ドラム６の回転方向と反対方向に４ライン分ずれている。これらのズレ情報は補正値メモリ５６に格納されている。
【００９４】
図５で示したように、マゼンタのＬＥＤヘッド３の直線性の乱れに対応する図９のＲＡＭ配置の塗り潰し部に第１ライン目の画像データが格納されておれば、第１ライン目の画像データを補正して、感光ドラム６上に一直線上に並べることができることになる。さらに、塗り潰し部の上側アドレス部には、非露光のデータ“０”を格納し、塗り潰し部の真下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納される。同様に、第２ライン目の画像データが格納されている真下の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納される。以下、第４ライン以降も同様に格納される。
【００９５】
ここで、マゼンタのＨ２線に対する補正値としては、図９の上部に示す感光ドラム６の回転方向の最上流側のＬＥＤアレイ部ＬＭ３を基準にして、このＬＥＤアレイ部ＬＭ３からのライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。これも図５と同じである。すなわち、補正基準のＬＥＤアレイ部ＬＭ３に対するマゼンタの補正値としては、“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“０”、“０”、“１”、“２”、“３”、“４”なる１６ヶの補正データをホストコンピュータから送って、補正値メモリ５６に格納する。
【００９６】
なお、第２の実施の形態では、先に説明した第１、第２印刷機構Ｐ１、Ｐ２間のズレ量をＤ−Ｄ２＝＋２ラインとして説明する。すなわち、理想に対して２ライン短くズレているものとして説明する。本実施の形態のマゼンタの第１ライン目の画像データのうち、補正基準ＬＥＤアレイ部から一番離れているＬＥＤアレイ部を必ず第｛８−（Ｄ−Ｄ２）｝走査の番地に格納するものとする。したがって本例では、ＬＥＤアレイ部ＬＭ７に対応する第１２１〜１２８コラムの画像データは第６走査線の画像データの番地に格納される。尚、（Ｄ−Ｄ２）は符号付きである。
【００９７】
前述したように、イエローのＨ１線のＬＥＤアレイ部ＬＹ３とマゼンタのＨ２線のＬＥＤアレイ部ＬＭ７との間は距離Ｄ２であり、またＬＥＤアレイ部ＬＭ７の第１ライン目のマゼンタの画像データは第６走査の番地に格納され、イエローのＬＥＤアレイ部ＬＹ３は第８走査の番地に格納される。この走査の差は２ラインあり、マゼンタが２ライン前側の番地に格納される。イエローの第８走査の画像データを第１印刷機構Ｐ１の感光ドラム６に露光後、記録媒体２７を理想のＤライン搬送し、マゼンタの第６走査の画像データを第２印刷機構Ｐ２の感光ドラム６に露光すれば、そのマゼンタの露光位置はイエローの第８走査の第１ラインの画像データを露光した位置から（Ｄ−２）ライン記録媒体が搬送された位置である。すなわち、（Ｄ−２）はＤ２であるから、イエローのＬＥＤアレイ部ＬＹ３とマゼンタのＬＥＤアレイ部ＬＭ７で露光して記録媒体２７上に転写されたトナー画像は完全に重なることになる。このようにして、副走査方向にズレは補正できることになる。
【００９８】
次に第２の実施の形態の動作を説明する。
インタフェース部５０で受信したマゼンタの画像データをメモリ４９Ｍに格納する動作については、前述したものと同じである。初期アドレス値を“１”とし、メモリ４９Ｍのアドレスメモリ４９ｂに格納される補正値データが“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“０”、“０”、“１”、“２”、“３”、“４”として、上記で説明した動作に従って各画像データを格納する。これにより、第１ラインの画像データを図９の塗り潰し部に格納する。以下、同じである。
【００９９】
以上、マゼンタに関する補正値データとしては、マゼンタのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ２）の距離となる。またシアンに関する補正値データとしては，シアンのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ３）の距離となる。ブラックに関する補正値データとしては、ブラックのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ４）の距離となる。これらの値が外部装置から送られてきて、補正値メモリ５６に記憶される。
【０１００】
上記によってイエローとマゼンタのＲＡＭ４９ａに書き込まれた画像データを読み出し印刷する動作について説明する。
制御回路４１はタイミングジェネレータ６４に指示を出し、メモリ４９Ｙ、４９ＭのＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をメモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、メモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【０１０１】
次に、制御回路４１は初期アドレス値としてメモリ４９Ｙ、４９ＭのＨアドレスカウンタ４９ｄに向け“０”を出力する。また、制御回路４１はタイミングジェネレータ６４に指示を出し、図６に示すようにメモリ４９ＹのＨアドレスカウンタ４９ｄに向けロード信号ＬＤ（Ｙ）を出し、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、メモリ４９ＹのＬアドレスカウンタ４９ｂをクリアする。これによりメモリ４９ＹのＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。そして、制御回路４１は読出制御信号ＲＤ０（Ｙ）をメモリ４９ＹのＲＡＭ４９ａに次々に出しながら、メモリ４９ＹのＲＡＭ４９ａに格納されている（０・０）番地の画像データから順番に読出制御信号ＲＤ０（Ｙ）のタイミングに合わせて、印刷制御回路４８Ｙに向け画像データを送信する。印刷制御回路４８Ｙでは送られてきた画像データをイエローのＬＥＤヘッド３に送信できる形に変換して、イエローのＬＥＤヘッド３に送る。ライン信号ＬＳ（Ｙ）は１走査分の画像データをメモリ４９から読み出す毎に出力される。
【０１０２】
以下、第Ｄ走査までのイエロー画像データが同様にして印刷制御回路４８Ｙに向け送信される。ここで、マゼンタの記録も開始することになる。
【０１０３】
第Ｄ走査までのイエローの画像データをメモリ４９Ｙから読み出してＬＥＤヘッド３に送信して画像を形成している間に、イエローの第１走査の画像データを露光してから記録媒体２７はＤライン走行しているから、ここでマゼンタの第１走査の画像データを露光するというタイミングを採る。そして、第２印刷機構Ｐ２の感光ドラム６を回転させながら、マゼンタの第２走査以降の画像データを次々に露光する。この間も、第１印刷機構Ｐ１の感光ドラム６を回転させながらイエローの第Ｄ走査以降の画像データも次々に露光されている。
【０１０４】
前述したように、イエローに関しては図８の第８走査の画像データを露光した時点で、第１印刷機構Ｐ１の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。また、マゼンタに関しては図９の第６走査の画像データを露光した時点で、第２印刷機構Ｐ２の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。イエローの第１ラインのトナー画像を記録媒体２７上に転写してから、記録媒体２７をＤライン搬送し、マゼンタの一直線上の第１ライン目のトナー画像が記録媒体２７に転写されるときには、イエローの第１ライン目のトナー画像の上に完全に一致して重ねることができる。第２ライン以降も同様である。以下の記録動作については上記で詳細に説明したとおりである。
また、シアン、ブラックに関しても同様である。
以上のように、イエロー、マゼンタ、シアン、ブラックの画像は色ズレを補正して記録できることになる。
【０１０５】
尚、上記第２の実施の形態では、記録媒体２７が距離Ｄだけ搬送されたことを制御回路４１が検知するために、制御回路４１の内部にタイマーを設け、このタイマーで記録媒体２７が距離Ｄだけ搬送されたことを検知する。各印刷機構を距離Ｄで等間隔に配設しているので、このタイマーを繰り返し使用することにより、第１印刷機構Ｐ１から第２印刷機構Ｐ２に記録媒体２７が距離Ｄだけ搬送されたことを制御回路４１が検知して第２印刷機構Ｐ２の露光を開始し、また第２印刷機構Ｐ２から第３印刷機構Ｐ３に記録媒体２７が距離Ｄだけ搬送されたことを制御回路４１が検知して第３印刷機構Ｐ３の露光を開始し、さらに第３印刷機構Ｐ３から第４印刷機構Ｐ４に記録媒体２７が距離Ｄだけ搬送されたことを制御回路４１が検知して第４印刷機構Ｐ４の露光を開始して、これらのタイミングを一定の固定値にすることができる。従って、タイマー数としては、フォトセンサ６０が記録媒体２７の先端を検出してから、イエローの第１印刷機構Ｐ１の露光開始タイミングまでの距離をカウントするタイマー、距離Ｄを繰り返しカウントするタイマーの２ヶで済む。このタイマーはいわゆるカウンタ手段であり、前記タイミングジェネレータ６４内に構成しても良い。
【０１０６】
以上のように第２の実施の形態によれば、以下の効果を奏する。即ち、複数の印刷機構を等間隔に配設し、上流側の印刷機構の露光開始タイミングすなわち画像形成開始タイミングを基準にして、該基準からの固定カウント値を１ヶのカウンタ手段を設け、該カウンタ手段から発生する信号に基づいて、下流側の印刷機構の画像形成タイミングを決定でき、また色ズレ量を格納した補正値メモリの色ズレ情報に従って副走査方向の画像データを書き込むときにアドレスを変更することによりカラー画像の位置ずれを補正できるようにしたので、所望の色再現が簡単に実現できるし、前記露光開始タイミングのカウンタ手段を１ヶにできるので、第１の実施の形態に比して装置構成を安価にできるという効果がある。
【０１０７】
次に本発明の第３の実施の形態を説明する。第３の実施の形態の構成は、前記第１、第２の実施の形態と同じである。
第３の実施の形態においては、図２に示す第１印刷機構、第２印刷機構、第３印刷機構、第４印刷機構を距離Ｄラインの等間隔に配設する。この配設には、取付ズレ誤差があっても良い。そのズレは、第２の実施の形態と全く同じ方法で補正する。従って、その補正の動作については説明を省略する。
【０１０８】
ここで、第１印刷機構の上流側に配置しているフォトセンサ６０が記録媒体２７の先端を検出してから、イエローの第１印刷機構Ｐ１の露光開始タイミングまでの距離Ｄだけ記録媒体２７を搬送する。ここで、イエローの第１印刷機構Ｐ１の第１走査を基準にした露光が開始される。露光開始時点から、記録媒体２７を距離Ｄ５搬送させて、前記イエローの第１印刷機構Ｐ１の感光ドラム６上に一直線上に露光された第１ライン目の画像データが、現像ローラ８によってイエロートナーで可視化された後、予め決められた記録媒体２７の所定位置に前記イエロートナーが転写される。上記距離Ｄ５は、感光ドラム６上に露光された位置からが転写ローラ４の対向する位置までの距離と等しいから、上記例では感光ドラム６の略半周となる。
【０１０９】
そして、イエローの第１印刷機構Ｐ１の第１走査を基準にした露光が開始されてから、記録媒体２７を距離Ｄだけ搬送して、第２印刷機構Ｐ２によって、マゼンタの第１走査を基準にした露光を開始する。また、マゼンタの第２印刷機構Ｐ２の第１走査を基準にした露光が開始されてから、記録媒体２７を距離Ｄだけ搬送して、第３印刷機構Ｐ３によって、シアンの第１走査を基準にした露光を開始し、そしてシアンの第３印刷機構Ｐ３の第１走査を基準にした露光が開始されてから、記録媒体２７を距離Ｄだけ搬送して、第４印刷機構Ｐ４によって、ブラックの第１走査を基準にした露光を開始する。この間も、各印刷機構とも第２走査を基準にした露光も次々に行われている。なお、マゼンタの第２印刷機構Ｐ２の第１走査を基準にした露光が開始されてから、記録媒体２７を距離Ｄ５だけ搬送させると、前記記録媒体２７の所定位置に転写された前記イエローの第１ライン目のトナー画像の上に、マゼンタの第１ラインのトナー画像が色ずれなく重ねられて転写されることになる。以下、シアン、ブラックについても同様に色ずれなく重ねて転写することができる。
【０１１０】
なお、フォトセンサ６０は、第１印刷機構Ｐ１の感光ドラム６と転写ローラ４が対向する位置から、距離（Ｄ＋Ｄ５）となる位置に設けられている。
【０１１１】
以上により、フォトセンサ６０が記録媒体２７の先端を検出してから、イエローの第１印刷機構Ｐ１の露光を開始するまでのタイミングは距離Ｄで採ることができる。尚、第１印刷機構Ｐ１の露光開始から第２印刷機構Ｐ２の露光を開始するタイミング、第２印刷機構Ｐ２の露光開始から第３印刷機構Ｐ３の露光を開始するタイミング、第３印刷機構Ｐ３の露光開始から第４印刷機構Ｐ４の露光を開始するタイミングも距離Ｄで採っているので、この距離をカウントするカウント手段を全て共有することができる。
【０１１２】
第３の実施の形態によれば、以下の効果を奏する。即ち、カラー画像の位置ずれを補正できると共に、第１印刷機構Ｐ１の上流側に配設した記録媒体２７の先端を検出する検出手段を設け、この検出手段の出力信号を基準にして第１印刷機構Ｐ１の露光を開始するタイミングを各印刷機構の露光を開始するタイミングと同一にできるようにしたので、カウンタ手段を共有化でき、更に第２の実施の形態に対して装置構成を安価にできるという効果がある。
【０１１３】
次に第４の実施の形態を説明する。図１０は、第４の実施の形態における記録されるべき画像データの上記ＲＡＭ４９ａ内部の配置を示すものである。図中の枠は１バイト（８ビット）分の画像データに相当する。ＬＥＤヘッド３は１２８ドットすなわち１６バイト分のＬＥＤアレイを有するものとする。従って、本例では、ＲＡＭ４９ａを主走査方向に１６バイト（１２８コラム）、副走査方向に（２５６＋１４）走査数の画像データで構成される。第１走査の画像データはアドレス（０・０）、（０・１）、…、（０・１５）に格納され、第２走査の画像データはアドレス（１・０）、（１・１）、…、（１・１５）に格納され、さらに第３走査の画像データはアドレス（２・０）、（２・１）、（２・２）、…、（２・１５）に格納される。以下同様にして、必要に応じて第２７０走査までの画像データはＲＡＭ４９ａの番地に順序通りに格納される。
【０１１４】
図４及び図１０から分かるように、Ｌアドレスカウンタ４９ｂは主走査方向のアドレスすなわち第１〜１２８コラムに対応する０〜１５（本例では４ビット）のバイト番地を指定し、アドレスメモリ４９ｄ及びＨアドレスカウンタ４９ｅによって副走査方向のアドレスを指定することになる。
【０１１５】
図１０の上部には、ＬＥＤヘッド３のＬＥＤアレイの配列を示している。上記のように、２５６ラインの画像データに対してＲＡＭ構成を第２７０走査にしているのは、前述したＬＥＤヘッド３の取り付ピッチの合計誤差量±７ライン、即ちＭａｘ １４ラインを補正するためである。なお、図１０の例では、ＬＥＤヘッド３の副走査方向の乱れが４ラインある例を示している。その分解能は１ラインのピッチ単位になるようにしている。
【０１１６】
第４の実施の形態の補正方法を以下に述べる。
図１０の例では、第６走査の行番地に、ＬＥＤヘッド３で露光されるべき第１ライン目の画像データが格納され、第７走査の番地には、ＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納され、以下第８走査の番地には第３ライン目、第９走査の番地には第４ライン目、…、第２６１走査の番地には第２５６ライン目の画像データをそれぞれ格納する。また、第１走査〜第５走査の番地には、すなわち第１走査のアドレス（０・０）、（０・１）、…、（０・１５）、第２走査のアドレス（１・０）、（１・１）、…、（１・１５）、第３走査のアドレス（２・０）、（２・１）、…（２・１４）、（２・１５）、第４走査のアドレス（３・０）、（３・１）、…、（３・１５）、第５走査のアドレス（４・０）、（４・１）、…、（４・１２）、（４・１３）、（４・１４）、（４・１５）には、非露光のデータ“０”が格納されている。
【０１１７】
図１０の塗り潰し部のアドレス（３・０）、（３・１）、（３・２）、（４・３）、（４・４）、（４・５）、（５・６）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）、（４・１２）、（３・１３）、（２・１４）、（１・１５）の画像データをＬＥＤヘッド３に送信して露光すると、第１〜５走査の画像データは非露光の“０”であるのでＬＥＤヘッド３によって露光されることは無い。ＬＥＤアレイＬＭ３によって第１ラインの画像データのうちの、番地（５・６）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）の画像データのみが露光される。
【０１１８】
次いで、感光ドラム６を１ライン分矢印ａ方向に回転し、同様に図１０の塗り潰し部の真下の画像データがＬＥＤヘッド３に送信されて露光する。すなわち、アドレス（４・０）、（４・１）、（４・２）、（５・３）、（５・４）、（５・５）、（６・６）、（６・７）、（６・８）、（６・９）、（６・１０）、（６・１１）、（５・１２）、（４・１３）、（３・１４）、（２・１５）の画像データをＬＥＤヘッド３に送信して露光すると、第１〜５走査に対応する画像データは非露光の“０”であるのでＬＥＤヘッド３によって露光されることは無い。ＬＥＤアレイＬＭ２によって第１ラインの（５・３）、（５・４）、（５・５）の画像データが露光され、ＬＥＤアレイＬＭ４によって第１ラインの（５・１２）の画像データが露光され、またＬＥＤアレイＬＭ３によって第２ラインの画像データのうち（６・６）、（６・７）、（６・８）、（６・９）、（６・１０）、（６・１１）の画像データが露光される。このとき、先に露光された第１ラインの（５・６）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）の画像データと今回露光された第１ラインの（５・３）、（５・４）、（５・５）、（５・１２）の画像データは感光ドラム６上で一直線上に並ぶ。
【０１１９】
また、感光ドラム６を１ライン分矢印ａ方向に回転し、同様に図１０の塗り潰し部の２走査分下の画像データがＬＥＤヘッド３に送信されて露光する。すなわち、アドレス（５・０）、（５・１）、（５・２）、（６・３）、（６・４）、（６・５）、（７・６）、（７・７）、（７・８）、（７・９）、（７・１０）、（７・１１）、（６・１２）、（５・１３）、（４・１４）、（３・１５）の画像データをＬＥＤヘッド３に送信して露光するが、第１〜５走査に対応する画像データは非露光の“０”であるのでＬＥＤヘッド３によって露光されることは無い。ＬＥＤアレイＬＭ１によって第１ラインの（５・０）、（５・１）、（５・２）の画像データが露光され、ＬＥＤアレイＬＭ５によって第１ラインの（５・１３）の画像データが露光され、またＬＥＤアレイＬＭ２によって第２ラインの画像のうち（６・３）、（６・４）、（６・５）の画像データが露光され、ＬＥＤアレイＬＭ４によって第２ラインの画像のうち（６・１２）の画像データが露光され、またＬＥＤアレイＬＭ３によって第３ラインの画像のうち（７・６）、（７・７）、（７・８）、（７・９）、（７・１０）、（７・１１）の画像データが露光されることになる。
【０１２０】
このとき、先に露光された第１ラインの（５・３）、（５・４）、（５・５）、（５・６）、（５・７）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）、（５・１２）の画像データと今回露光された（５・０）、（５・１）、（５・２）、（５・１３）の画像データは感光ドラム６上で一直線上に並び、先に露光された第２ラインの（６・６）、（６・７）、（６・８）、（６・９）、（６・１０）、（６・１１）の画像データと今回露光された第２ラインの（６・３）、（６・４）、（６・５）の画像データと（６・１２）の画像データも感光ドラム６上で一直線上に並ぶ。以下同様にして、感光ドラム６を１ラインづつ回転させながら、次々に画像データをＬＥＤヘッド３に送って露光することにより、各ラインの画像データを感光ドラム６上で一直線上に並べて露光することができる。
【０１２１】
以上により、ＬＥＤアレイの直線性の乱れ量と傾き量に合わせて、画像データをＬＥＤヘッド３に送信して露光することにより、感光ドラム６上には、各ライン目の画像データが一直線上に露光されることになる。同じく、第２ライン目以降の画像データも一直線上に露光される。すなわち、ＬＥＤヘッド３のＬＥＤアレイが図１０の上部に示すように直線性に乱れがあっても、その乱れを補正することができる。
【０１２２】
次に、第４の実施の形態の補正動作を説明する。なお適宜第１の実施の形態で用いた図面を使用する。まず全メモリをクリアするが、これは第１の実施の形態と同様に行われる。第４の実施の形態では、全メモリ４９の第１〜２７０走査の各番地に“０”データを格納することによりクリアされる。
【０１２３】
以下、外部装置すなわちホストコンピュータから送られてきたイエローの画像データを格納する方法について説明する。先ず、制御回路４１の指示により図４に示すアドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、メモリ４９Ｙのアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【０１２４】
そして、制御回路４１は図４に示す初期アドレス値として“７”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、Ｈアドレスカウンタ４９ｄに向けロード信号ＬＤを出力させ、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。
【０１２５】
以下、図６と図１１を併用して、受信画像データをメモリ４９Ｙに格納する動作を説明する。図１１は第４の実施の形態のイエローのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【０１２６】
まずインタフェース部５０はイエローの第１〜８コラムに対応する最初の画像データを受信すると、書込制御信号ＷＲ０をイエローのメモリ４９ＹのＲＡＭ４９ｃに出す。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“７”が出力されている。これにより、アドレスメモリ４９ｃからは０番地に格納されているデータ“０”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバスＢ３の値“０”と前記バスＢ４の値“７”が加算され、その加算結果“７”をバスＢ６に出力する。なお、第１ラインの画像データを受信中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“７”を出力した状態が保たれる。Ｍ加算結果が“７”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、最初のイエローの第１〜８コラムに対応する画像データは書込制御信号ＷＲ０のタイミングでバスＢ７＝０、バスＢ６＝７、バスＢ２＝０で指定される図１１に示す（７・０）番地に格納される。
【０１２７】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫを出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されているデータ“０”を出力するから、次の第９〜１６コラムに対応する画像データは書込制御信号ＷＲ０のタイミングで（７・１）番地に格納される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“０”を出力するから、次の第１７〜２４コラムに対応する画像データは書込制御信号ＷＲ０のタイミングで（７・２）番地に格納される。
【０１２８】
格納されたら、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されているデータ“０”を出力するから、Ｍ加算器４９ｅはバスＢ３の値“０”と前記バスＢ４の値“７”が加算され、その加算結果“７”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは書込制御信号ＷＲ０のタイミングで（７・３）番地に格納される。以下同様にして、ＬアドレスカウンタはクロックＣＫのタイミングで１アップし、またＭ加算器４９ｅは基準となる第８走査の画像データを示す上位アドレスがＲＡＭ４９ａに向け出力されるから、第１ラインのイエローの画像データは図１１に示す第８走査の行に次々に格納される。
【０１２９】
第１ラインの画像データが格納し終えたことを制御回路４１が知ったら、タイミングジェネレータ６４を介して、ライン信号ＬＳ（Ｙ）を出させる。これにより、Ｈアドレスカウンタ４９ｄは１だけカウントアップし、バスＢ５には“０”、バスＢ４には“８”を出すことになる。以下第１ライン目の画像データと同様にして、第２ライン目の画像データが図１１に示す第９走査の行番地に格納される。以下、第３ライン以降も同様にしてＲＡＭ４９ａに格納される。
【０１３０】
以上説明したように、メモリ４９Ｙにイエローの画像データを書き込むときは、必ず第１ライン目の画像データは第８走査のアドレスに格納し、以下第２ライン目の画像データは第９走査のアドレスに、第３ライン目の画像データは第１０走査のアドレスというような順番で格納されていく。
【０１３１】
次にイエローの画像データを記録する動作を説明する。なお第４の実施の形態においても各印刷機構のＬＥＤヘッド３は図７に示したような直線性の乱れを有するものとする。図１１に示すようにＬＥＤアレイ部ＬＹ１及びＬＥＤアレイ部ＬＹ５はＬＥＤアレイ部ＬＹ３に対して感光ドラム６の回転方向の上流側に２ライン分ずれていて、ＬＥＤアレイ部ＬＹ２及びＬＥＤアレイ部ＬＹ４はＬＥＤアレイ部ＬＹ３に対して感光ドラム６の回転方向の上流側に１ライン分ずれていて、ＬＥＤアレイ部ＬＹ６はＬＥＤアレイ部ＬＹ３に対して感光ドラム６の回転方向の上流側に３ライン分ずれている。この３ラインが図７に示す△Ｄ１に相当する。各ＬＥＤアレイ部のズレ情報は補正値メモリ５６に格納される。
【０１３２】
図８のＲＡＭ配置の塗り潰し部のアドレスはイエローのＬＥＤヘッド３の各ＬＥＤアレイ部のズレに対応しており、この塗り潰し部の画像データ列を最初にＬＥＤヘッド３に送り、後は順次その真下の画像データを送って行けば、各ライン目の画像データが補正され、感光ドラム６上に一直線上に並べることができることになる。
【０１３３】
ここで、イエローの補正値としては、図１１の上部に示す感光ドラム６の回転方向の最下流側のＬＥＤアレイ部ＬＹ３を基準にして、このＬＥＤアレイ部ＬＹ３からのライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。すなわち、図１１の例では、ＬＥＤアレイ部ＬＹ１の第１〜８コラム、第９〜１６コラム、第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対して２ラインずれているので、“２”、“２”、“２”を格納している。ＬＥＤアレイ部ＬＹ２の第２５〜３２コラム、第３３〜４０コラム、第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対して１ラインずれているので、“１”、“１”、“１”を格納し、ＬＥＤアレイ部ＬＹ３の第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラム、第７３〜８０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対してズレはないので、“０”、“０”、“０”、“０”を格納し、ＬＥＤアレイ部ＬＹ４の第８１〜８８コラム、第８９〜９６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対して１ラインずれているので、“１”、“１”を格納し、ＬＥＤアレイ部ＬＹ５の第９７〜１０４コラム、第１０５〜１１２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対して２ラインずれているので、“２”、“２”を格納し、ＬＥＤアレイ部ＬＹ６の第１１３〜１２０コラム、第１２１〜１２８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ３に対して３ラインずれているので、“３”、“３”を格納していることになる。
【０１３４】
従って、イエローに対する補正値としては、“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“１”、“１”、““２”、“２”、“３”、“３”なる１６ヶの補正データをホストコンピュータから送られて、補正値メモリ５６に格納されている。
【０１３５】
なお、イエローの感光ドラム６の回転方向の最上流側のＬＥＤアレイ部は必ず第８走査の画像データとして格納し、走査方向の読出順序として常に図１１の塗り潰し部の番地の形態で画像データを読み出してＬＥＤヘッド３に送信する。
以下、前述した動作でメモリ４９Ｙに格納したイエローの画像データを順に読み出す方法について説明する。
【０１３６】
先ず、制御回路４１の指示によりアドレスメモリ４９ｃに前記補正値データ“２”、“２”、“２”、“１”、“１”、“１”、“０”、“０”、“０”、“０”、“１”、“１”、““２”、“２”、“３”、“３”を前述した手順で書き込む。これにより、アドレスメモリ４９ｃの０番地には“２”、１番地には“２”、２番地には“２”、３番地には“１”というように上記補正値データ列が順番に格納される。そして、制御回路４１は図４の初期アドレス値として第１走査の行を差し示す“０”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、Ｈアドレスカウンタ４９ｄに向けロード信号ＬＤを出力させ、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。
【０１３７】
以下、図６を併用して、画像データをメモリ４９Ｙから読み出して、ＬＥＤヘッド３に送信する動作を説明する。イエローの第１〜８コラムに対応する最初の画像データを読み出すために、読出制御信号ＲＤ０をイエローのメモリ４９ＹのＲＡＭ４９ｃに出す。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“０”が出力されている。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“２”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバスＢ３の値“２”と前記バスＢ４の値“０”が加算され、その加算結果“２”をバスＢ６に出力する。なお、第１回目の画像データを読出中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“０”を出力した状態が保たれる。Ｍ加算結果が“２”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、最初のイエローの第１〜８コラム対応する画像データは読出制御信号ＲＤ０のタイミングでバスＢ７＝０、バスＢ６＝２、バスＢ２＝０で指定される図１１に示す（２・０）番地から読みだされる。
【０１３８】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫを出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“２”が出力され、次の第９〜１６コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（２・１）番地から読み出される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“２”を出力するから、次の第１７〜２４コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（２・２）番地から読み出される。読み出されたら、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“１”を出力するから、Ｍ加算器４９ｅはバス３の値“１”と前記バスＢ４の値“０”が加算され、その加算結果“１”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（１・３）番地から読み出される。
【０１３９】
以下同様にして、ＬアドレスカウンタはクロックＣＫのタイミングで１アップし、またＭ加算器４９ｅでは加算基準となる第１走査の画像データを示す上位アドレスに補正値データを加えて、その加算結果がＲＡＭ４９ａに出力される。第１回目のイエローの画像データは（２・０）、（２・１）、（２・２）、（１・３）、（１・４）、（１・５）、（０・６）、（０・７）、（０・８）、（０・９）、（１・１０）、（１・１１）、（２・１２）、（２・１３）、（３・１４）、（３・１５）の番地から読み出されるが、これらの番地の画像データは全て“０”であるのでＬＥＤヘッド３にこの“０”データを送っても露光されることはない。
【０１４０】
第１回目のイエロー画像データが読出し終えたことを制御回路４１が知ったら、感光ドラム６を１ライン分矢印ａ方向に回転し、タイミングジェネレータ６４を介して、ライン信号ＬＳを出させる。これにより、Ｈアドレスカウンタ４９ｄは１だけカウントアップし、バスＢ５には“０”、バスＢ４には“１”を出すことになる。以下同様にして、感光ドラム６を１ライン分づつ矢印ａ方向に回転しながら、第２回目、第３回目、第４回目の画像データが図１１のＲＡＭ配列から読み出され、ＬＥＤヘッド３に送られるが、ここまでは読み出されたデータは全て“０”であるので露光されることはない。
【０１４１】
次に、感光ドラム６を１ライン分矢印ａ方向に回転し、読出制御信号ＲＤ０をイエローのメモリ４９ＹのＲＡＭ４９ｃに出す。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“４”が出力されている。この出力は加算基準となる第５走査を指し示す。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“２”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバス３の値“２”と前記バスＢ４の値“４”が加算され、その加算結果“６”をバスＢ６に出力する。なお、第５回目の画像データを読出中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“４”を出力した状態が保たれる。
【０１４２】
Ｍ加算結果が“６”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、イエローの第１〜８コラムに対応する画像データは読出制御信号ＲＤ０のタイミングでバスＢ７＝０、バスＢ６＝６、バスＢ２＝０で指定される図１１に示す（６・０）番地から読みだされる。次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫを出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“２”を出力するから、次の第９〜１６コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（６・１）番地から読み出される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“２”を出力するから、次の第１７〜２４コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（６・２）番地から読み出される。
【０１４３】
読み出されたら、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“１”を出力するから、Ｍ加算器４９ｅはバス３の値“１”と前記バスＢ４の値“４”が加算され、その加算結果“５”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（５・３）番地から読み出される。以下同様にして、ＬアドレスカウンタはクロックＣＫのタイミングで１アップし、またＭ加算器４９ｅでは加算基準となる第５走査の画像データを示す上位アドレスに補正値データを加えて、その加算結果がＲＡＭ４９ａに出力されるから、第５回目のイエローの画像データは図１１に示す塗り潰し部の番地から次々に読み出される。この塗り潰し部の番地の画像データが露光されることによって初めて第１ラインのうち（７・１４）、（７・１５）番地の画像データが露光されることになる。
【０１４４】
第５回目の画像データが読出し終えたことを制御回路４１が知ったら、感光ドラム６を１ライン分矢印ａ方向に回転し、タイミングジェネレータ６４を介して、ライン信号ＬＳを出させる。これにより、Ｈアドレスカウンタ４９ｄは１だけカウントアップし、バスＢ５には“０”、バスＢ４には“５”を出すことになる。以下同様にして、第６回目の画像データが図１１に示す塗り潰し部の真下のアドレス部から読み出される。以下、第７回以降も同様にしてＲＡＭ４９ａから読み出される。尚、読み出された画像データは印刷制御回路４８Ｙに送られ、ＬＥＤッド３によって次々に露光される。前述したように、感光ドラム６を１ラインづつ回転させながら、次々に画像データをＬＥＤヘッド３に送って露光することにより、各ラインの画像データは感光ドラム６上で一直線上に並べて露光することができる。
【０１４５】
もし仮に、或第ｊラインの画像データとして直線を描くデータが格納されたとしたら、その直線は図７に示すＬ１なる直線となる。すなわち、補正基準である感光ドラム６の回転方向の最下流側にあるＬＥＤアレイＬＹ３を露光した時点で、前に露光されていた第ｊラインの線が一直線上に並び、その線が記録媒体に転写された状態が図７のＬ１線となる。
【０１４６】
ここで、Ｈ加算器４９ｆの役目を説明しておく。画像データを上記動作で次々に読出していく中で、第３０走査の画像データに差し掛かったら、Ｈアドレスカウンタ４９ｄは“２９”すなわち２進数で“０００１１１０１”を出力する。このとき、バスＢ５には“１”すなわち２進数で“０００１”を、バスＢ４には“１３”すなわち２進数で“１１０１”を出力することになる。ここで、第１２１〜１２８コラムの画像データを読み出す番地、すなわち番地（３２・１５）が指定されることになる。そのとき、バスＢ２には“１５”すなわち２進数で“１１１１“が出力され、そのアドレスに基づく補正値“３”すなわち２進数で“００１１”がアドレスメモリ４９ｃからバスＢ３に出力される。従って、Ｍ加算器４９ｅでは、バスＢ３の“３”とバスＢ４の“１３”の加算が行われ、その加算結果は“１６”すなわちオーバーフローが発生し、バスＢ６には“００００”が出力され、かつキャリーＣｙ＝“１”となり、Ｈ加算器４９ｆでバスＢ５の“０００１”とＣｙの“１”が加算され、すなわち１だけ増分され、加算結果は“００１０”となり、この値がバスＢ７に出力される。以上から、バスＢ７は“００１０”、バスＢ６は“００００”、バスＢ２は“１１１１”が出力されている。このアドレスは番地（３２・１５）となる。以上より、Ｍ加算器４９ｅのキャリーＣｙとＨ加算器４９ｆにより最上位アドレスが間違いなく決定されることが分かる。
【０１４７】
次に、外部装置すなわちホストコンピュータから送られてきたマゼンタの画像データを格納する方法について説明する。
図１０はマゼンタのメモリ４９ＭのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れを示したものである。図に示すようにＬＥＤアレイ部ＬＭ１及びＬＥＤアレイ部ＬＭ５は補正基準ＬＥＤアレイ部ＬＭ７に対して感光ドラム６の回転方向の上流側に２ライン分ずれていて、ＬＥＤアレイ部ＬＭ２及びＬＥＤアレイ部ＬＭ４は補正基準ＬＥＤアレイ部ＬＭ７に対して感光ドラム６の上流側に３ライン分ずれていて、ＬＥＤアレイ部ＬＭ３は補正基準ＬＥＤアレイ部ＬＭ７に対して感光ドラム６の上流側に４ライン分ずれていて、ＬＥＤアレイ部ＬＭ６は補正基準ＬＥＤアレイ部ＬＭ７に対して感光ドラム６の上流側に１ライン分ずれている。これらのズレ情報は補正値メモリ５６に格納されている。
【０１４８】
ここで図７に示したように、イエローのＨ１線の基準ＬＥＤアレイ部ＬＹ６とマゼンタのＨ２線の基準ＬＥＤアレイ部ＬＭ３との間の距離はＤ２である。この情報は前述したとおり、装置の副走査方向の解像度として補正値メモリ５６に記憶されている。装置の精度が理想的に製造されていたときの印刷機構Ｐ１と印刷機構Ｐ２との距離がＤであるとすると、（Ｄ−Ｄ２）が印刷機構Ｐ１、Ｐ２間の副走査方向のズレとなる。
【０１４９】
もし、イエローのＨ１線の補正基準ＬＥＤアレイ部ＬＹ３とマゼンタのＨ２線の補正基準ＬＥＤアレイ部ＬＭ７との間の距離が理想値Ｌであるとすると、ＬＥＤアレイ部ＬＭ７の第１ライン目のマゼンタの画像データはイエローの基準のＬＥＤアレイ部ＬＹ３が格納されている番地と同じの図１０の第８走査の番地に格納される。そして、イエローの第８走査の画像データを第１印刷機構Ｐ１の感光ドラム６に露光後、記録媒体２７をＬライン搬送し、マゼンタの第８走査の画像データを第２印刷機構Ｐ２の感光ドラム６に露光すれば、イエローの基準ＬＥＤアレイ部ＬＹ３とマゼンタの基準ＬＥＤアレイ部ＬＭ７で露光して記録媒体２７上に転写されたトナー画像は一直線上に重なることになる。例えば、距離Ｄ２が理想距離Ｄより２ライン分短いとすると、図１０に示すように理想である第８走査の番地より２ライン分短い第６走査の番地に第１ライン目の画像データを格納する。
【０１５０】
インタフェース部５０で受信したマゼンタの画像データをメモリ４９Ｍに格納する動作については、前述したイエローのときと同じであるので説明を省略する。但し、初期アドレス値を“５”であることが異なるが、動作は同じである。
【０１５１】
マゼンタに関する補正値データとしては、マゼンタのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ２）のズレ量となる。シアンに関する補正値データとしては、シアンのＬＥＤアレイの直線性の乱れと（Ｄ−Ｄ３）のズレ量となる。ブラックに関する補正値データとしては、ブラックのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ４）のズレ量となる。これらの値が外部装置から送られてきて、補正値メモリ５６に記憶される。なお、距離Ｄ２が理想距離Ｄより２ライン分長いときには、理想である第８走査の番地より２ライン長い第１０走査の番地に第１ライン目の画像データが格納されることになる。
【０１５２】
次にマゼンタの画像データを記録する動作を説明する。前述したように、図１０のＲＡＭ配置の塗り潰し部の画像データ列を最初にＬＥＤヘッド３に送り、後は順次その真下の画像データを送って行けば、各ライン目の画像データを補正して、感光ドラム６上に一直線上に並べることができることになる。
【０１５３】
ここで、マゼンタの補正値としては、図１０の上部に示す感光ドラム６の回転方向の最下流側のＬＥＤアレイ部ＬＭ７を基準にして、このＬＥＤアレイ部ＬＭ７からのライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。すなわち、図１０の例では、ＬＥＤアレイ部ＬＭ１の第１〜８コラム、第９〜１６コラム、第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して２ラインずれているので、“２”、“２”、“２”を格納している。ＬＥＤアレイ部ＬＭ２の第２５〜３２コラム、第３３〜４０コラム、第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して３ラインずれているので、“３”、“３”、“３”を格納し、ＬＥＤアレイ部ＬＭ３の第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラム、第７３〜８０コラム、第８１〜８８コラム、第８９〜９６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して４ラインずれているので、“４”、“４”、“４”、“４”、“４”、“４”を格納する。
【０１５４】
ＬＥＤアレイ部ＬＭ４の第９７〜１０４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して３ラインずれているので、“３”を格納し、ＬＥＤアレイ部ＬＭ５の第１０５〜１１２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して２ラインずれているので、“２”を格納し、ＬＥＤアレイ部ＬＭ６の第１１３〜１２０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対して１ラインずれているので、“１”を格納し、ＬＥＤアレイ部ＬＭ７の第１２１〜１２８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ７に対してずれていないので、“０”を格納していることになる。従って、マゼンタの乱れに対する補正値としては、“２”、“２”、“２”、３”、“３”、“３”、“４”、“４”、“４”、“４”、“４”、“４”、“３”、“２”、“１”、“０”なる１６ヶの補正データがホストコンピュータから送られて、補正値メモリ５６に格納されている。
【０１５５】
以下、前述した動作で、メモリ４９Ｍに格納したマゼンタの画像データを順に読み出す方法について説明する。
先ず、制御回路４１の指示によりメモリ４９Ｍのアドレスメモリ４９ｃに前記マゼンタの補正値データ““２”、“２”、“２”、３”、“３”、“３”、“４”、“４”、“４”、“４”、“４”、“４”、“３”、“２”、“１”、“０”を前述した手順で書き込む。これにより、アドレスメモリ４９ｃの０番地には“２”、１番地には“２”、２番地には“２”、３番地には“３”というように上記マゼンタ補正値データ列が順番に格納される。そして、制御回路４１は図４の初期アドレス値として第１走査の行を差し示す“０”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、Ｈアドレスカウンタ４９ｄに向けロード信号ＬＤを出力させ、またメモリ４９ＭのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。
【０１５６】
以下、図６を併用して、マゼンタの画像データをメモリ４９Ｍから読み出して、ＬＥＤヘッド３に送信する動作を説明する。マゼンタの第１〜８コラムに対応する最初の画像データを読み出すために、読出制御信号ＲＤ０をマゼンタのメモリ４９ＭのＲＡＭ４９ｃに出す。このとき、メモリ４８ＭのＬアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“０”が出力されている。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“２”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバスＢ３の値“２”と前記バスＢ４の値“０”が加算され、その加算結果“２”をバスＢ６に出力する。なお、第１回目の画像データを読出中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“０”を出力した状態が保たれる。Ｍ加算結果が“２”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、最初のイエローの第１〜８コラム対応する画像データは読出制御信号ＲＤ０のタイミングでバスＢ７＝０、バスＢ６＝２、バスＢ２＝０で指定される図１０に示す（２・０）番地から読みだされる。
【０１５７】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫを出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“２”を出力するから、次の第９〜１６コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（２・１）番地から読み出される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“２”を出力するから、次の第１７〜２４コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（２・２）番地から読み出される。読み出されたら、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“３”を出力するから、Ｍ加算器４９ｅはバスＢ３の値“３”と前記バスＢ４の値“０”が加算され、その加算結果“３”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（３・３）番地から読み出される。
【０１５８】
以下同様にして、ＬアドレスカウンタはクロックＣＫのタイミングで１アップし、またＭ加算器４９ｅでは加算基準となる第１走査の画像データを示す上位アドレスに補正値データを加えて、ＲＡＭ４９ａに出力される。第１回のイエローの画像データは（２・０）、（２・１）、（２・２）、（３・３）、（３・４）、（３・５）、（４・６）、（４・７）、（４・８）、（４・９）、（４・１０）、（４・１１）、（３・１２）、（２・１３）、（１・１４）、（０・１５）の各番地から読み出され、これらの番地の画像データは全て“０”であるのでＬＥＤヘッド３にこの“０”データを送っても露光されることはない。
【０１５９】
第１回目のイエローの画像データが読出し終えたことを制御回路４１が知ったら、感光ドラム６を１ライン分矢印ａ方向に回転し、タイミングジェネレータ６４を介して、ライン信号ＬＳを出させる。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“１”が出力されている。この出力は加算基準となる第２走査を指し示す。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“２”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバスＢ３の値“２”と前記バスＢ４の値“１”が加算され、その加算結果“３”をバスＢ６に出力する。なお、第２回目の画像データを読出中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“１”を出力した状態が保たれる。Ｍ加算結果が“３”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、２回目のマゼンタの第１〜８コラムに対応する画像データは読出制御信号ＲＤ０のタイミングでバスＢ７＝０、バスＢ６＝３、バスＢ２＝０で指定される図１０に示す（３・０）番地から読み出される。
【０１６０】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫを出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“２”を出力するから、次の第９〜１６コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（３・１）番地から読み出される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“２”を出力するから、次の第１７〜２４コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（３・２）番地から読み出される。読み出されたら、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“３”を出力するから、Ｍ加算器４９ｅはバスＢ３の値“３”と前記バスＢ４の値“１”が加算され、その加算結果“４”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは読出制御信号ＲＤ０のタイミングで（４・３）番地から読み出される。
【０１６１】
以下同様にして、ＬアドレスカウンタはクロックＣＫのタイミングで１アップし、またＭ加算器４９ｅでは加算基準となる第２走査の画像データを示す上位アドレスに補正値データを加えて、ＲＡＭ４９ａに出力されるから、第２回目のマゼンタの画像データは図１０に示す塗り潰し部の番地から次々に読み出される。この塗り潰し部の番地の画像データが露光されることによって初めて第１ラインのうち、（５・６）、（５・７）、（５・８）、（５・９）、（５・１０）、（５・１１）の番地の画像データが露光されることになる。
【０１６２】
第２回目の画像データが読出し終えたことを制御回路４１が知ったら、感光ドラム６を１ライン分矢印ａ方向に回転し、タイミングジェネレータ６４を介して、ライン信号ＬＳを出させる。これにより、Ｈアドレスカウンタ４９ｄは１だけカウントアップし、バスＢ５には“０”、バスＢ４には“２”を出すことになる。以下同様にして、第２回目の画像データが図１０に示す塗り潰し部の真下のアドレス部から読み出される。以下、第３回以降も同様にしてＲＡＭ４９ａから読み出される。尚、読み出されたマゼンタの画像データは印刷制御回路４８Ｍに送られ、ＬＥＤヘッド３によって次々に露光される。
【０１６３】
前述したように、感光ドラム６を１ラインづつ回転させながら、次々に画像データをＬＥＤヘッド３に送って露光することにより、各ラインのマゼンタの画像データは感光ドラム６上で一直線上に並べて露光することができる。もし仮に、或第ｍラインの画像データとして直線を描くデータが格納されたとしたら、その直線は図７に示すＬ２なる直線となる。すなわち、補正基準である感光ドラム６の回転方向の最下流側にあるＬＥＤアレイＬＭ７を露光した時点で、前に露光されていた第ｍラインの線が一直線上に並び、その線が記録媒体に転写された状態が図７のＬ２線となる。
【０１６４】
上記説明ではイエローとマゼンタを別々に印刷する動作を説明したが、上記によってイエローの第１走査を基準にした第１回目の露光動作を実施した後、第Ｄ走査目の露光を行った時点すなわち第１回目の露光から記録媒体２７が前記理想であるＤラインを走行した時点で、上記マゼンタの第１走査を基準にした第１回目の露光動作を行うというタイミングを採る。そして、第２印刷機構Ｐ２の感光ドラム６を回転させながら、マゼンタの第２走査以降の画像データを次々に露光する。この間も、第１印刷機構Ｐ１の感光ドラム６を回転させながらイエローの第（Ｄ＋１）走査以降の画像データも次々に露光されている。
【０１６５】
前述したように、イエローに関しては図１１の第８走査の画像データを露光した時点で、第１印刷機構Ｐ１の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。また、マゼンタに関しては図１０の第６走査の画像データを露光した時点で、第２印刷機構Ｐ２の感光ドラム６上に第１ライン目の画像が一直線に並ぶ。本例では、イエローとマゼンタ間の距離は理想のＤラインより２ライン短いので、マゼンタ画像を２走査分すなわち２ライン分速く露光する。これにより、このマゼンタの第１ライン目の画像データが記録媒体２７に転写されるときには、既に転写済みのイエローの第１ライン目の画像データの上に完全に一致して重ねることができる。第２ライン以降も同様である。
【０１６６】
また、シアン、ブラックに関しても同様であるので説明を省略する。
以上のように、イエロー、マゼンタ、シアン、ブラックの画像は色ズレを補正して記録できることになる。
【０１６７】
上記第４の実施の形態では、フォトインタラプタ６０によって、記録媒体２７の先端を検出してから、固定タイミングでイエローに関する第１印刷機構Ｐ１のＬＥＤヘッド３の露光を開始し、その後Ｄライン記録媒体２７を走行させた固定タイミングでマゼンタに関する第２印刷機構Ｐ２のＬＥＤヘッド３の露光を開始し、またＤライン記録媒体２７を走行させた固定タイミングでシアンの第３印刷機構Ｐ３のＬＥＤヘッド３の露光を開始し、最後にＤライン記録媒体２７を走行させた固定タイミングでブラックの第４印刷機構Ｐ４のＬＥＤヘッド３の露光を開始できることにも特徴がある。
【０１６８】
尚、図１０、図１１の例ではイエローの基準を第８走査にしているので、±７ラインまでの範囲の補正が可能となる。
【０１６９】
第４の実施の形態によれば、以下の効果を奏する。即ち、補正値メモリの色ズレ情報に従って副走査方向の画像データを読み出すときにアドレスを変更することによりカラー画像の位置ずれを補正できるので、色ズレを防止でき、所望の色再現が簡単に実現できる。
【０１７０】
次に、第５の実施の形態を説明する。図１２は第５の実施の形態の制御回路を示すブロック図である。同図において、タイミングジェネレータ６４はプログラマブルカウンタ等から構成されており、制御回路４１からの指示により、クロック信号ＣＫ、ロード信号ＬＤ、ライン信号ＬＳ、信号Ｒ／Ｗ等のパルス信号を発生させるもので、各メモリ４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂの図４に示す各要素に送る。また必要に応じて図１の各回路へ送られる。クロック信号ＣＫ（Ｙ）、ロード信号ＬＤ（Ｙ）、ライン信号ＬＳ（Ｙ）、信号Ｒ／Ｗ（Ｙ）はイエローに関するものでメモリ４９Ｙに送られ、クロック信号ＣＫ（Ｍ）、ロード信号ＬＤ（Ｍ）、ライン信号ＬＳ（Ｍ）、信号Ｒ／Ｗ（Ｍ）はマゼンタに関するものでメモリ４９Ｍに送られ、クロック信号ＣＫ（Ｃ）、ロード信号ＬＤ（Ｃ）、ライン信号ＬＳ（Ｃ）、信号Ｒ／Ｗ（Ｃ）はシアンに関するものでメモリ４９Ｃに送られ、クロック信号ＣＫ（Ｂ）、ロード信号ＬＤ（Ｂ）、ライン信号ＬＳ（Ｂ）、信号Ｒ／Ｗ（Ｂ）はブラックに関するものでメモリ４９Ｂに送られる。
【０１７１】
図１３はメモリ４９を構成するブロック図である。アンド回路４９ｇはライン信号ＬＳと信号Ｒ／Ｗの論理和をとって、その出力結果ＣＴをＨアドレスカウンタ４９ｄのクロックに出力するものである。Ｈアドレスカウンタ４９ｄは、ロード信号ＬＤによって制御回路４１から送られている初期アドレス値をロードして、カウントはその初期アドレス値から始まり、アンド回路４９ｇの出力信号ＣＴのタイミングでアップカウントする。その他の構成は第１の実施の形態と同様である。
【０１７２】
図１４は第５の実施の形態において記録されるべき画像データのメモリ４９内のＲＡＭ４９ａ内部の配置を示すものである。前記各実施の形態と同様に、ＲＡＭ４９ａは主走査方向に１６バイト（１２８コラム）の画像データで構成され、第１走査の画像データはアドレス（０・０）、（０・１）、…、（０・１５）に格納され、第２走査の画像データはアドレス（１・０）、（１・１）、…、（１・１５）に格納され、さらに第３走査の画像データはアドレス（２・０）、（２・１）、（２・２）、…、（２・１５）に格納されるが、必要に応じて第２８６走査までの画像データがＲＡＭ４９ａの番地に順序通りに格納される。
【０１７３】
図１４の上部には，ＬＥＤヘッド３のＬＥＤアレイの配列が示されている。図１４の例では、ＬＥＤヘッド３の副走査方向の乱れが４ラインある例を示している。第５の実施の形態は、後述するように１ライン間に２回ＬＥＤヘッド３で印刷し、そのＬＥＤアレイの乱れを副走査方向の分解能として０．５ドット（ライン）のピッチ単位になるようにして、印刷品位を向上させるものである。
【０１７４】
図１４のＲＡＭ配置の塗り潰し部のアドレス（９・０）、（９・１）、（８・２）、（７・３）、（７・４）、（６・５）、（５・６）、（５・７）、（５・８）、（６・９）、（６・１０）、（７・１１）、（８・１２）、（９・１３）、（１０・１４）、（１１・１５）には、ＬＥＤヘッド３で露光されるべき第１ライン目の画像データが格納される。また、塗り潰し部の上側のアドレスには、すなわち第１走査のアドレス（０・０）、（０・１）、…、（０・１５）、第２走査のアドレス（１・０）、（１・１）、…、（１・１５）、第３走査のアドレス（２・０）、（２・１）、…（２・１４）、（２・１５）、第４走査のアドレス（３・０）、（３・１）、…、（３・５）、…、（３・１５）、第５走査のアドレス（４・０）、（４・１）、（４・２）、…、（４・１３）、（４・１４）、（４・１５）、第６走査のアドレス（５・０）、（５・１）、…、（５・５）及び（５・９）、（５・１０）、…、（５・１５）、第７走査のアドレス（６・０）、（６・１）、…、（６・４）及び（６・１１）、（６・１２）、…、（６・１５）、第８走査のアドレス（７・０）、（７・１）、（７・２）及び（７・１２）、（７・１３）、（７・１４）、（７・１５）、第９走査のアドレス（８・０）、（８・１）及び（８・１３）、（８・１４）、（８・１５）、第１０走査のアドレス（９・１４）、（９・１５）、第１１走査のアドレス（１０・１５）には、非露光のデータ“０”が格納されている。
【０１７５】
塗り潰し部の２走査分だけ真下の斜線部のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納されている。すなわち、アドレス（１１・０）、（１１・１）、（１０・２）、（９・３）、（９・４）、（８・５）、（７・６）、（７・７）、（７・８）、（８・９）、（８・１０）、（９・１１）、（１０・１２）、（１１・１３）、（１２・１４）、（１３・１５）にはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納される。第１ライン目と第２ライン目の間のアドレスには非露光の“０”データが格納されている。
【０１７６】
同様に、第２ライン目の画像データが格納されている２走査下の格子部の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納される。その真下のアドレスには非露光の“０”データが格納される。以下、２走査毎に次のラインの画像データが格納され、その間には非露光の“０”データが格納される。
【０１７７】
次に、上記格納された画像データをＬＥＤヘッドに送って露光する動作について説明する。先ず、図１４の副走査方向の第１走査のアドレス（０・０）、（０・１）、…、（０・１５）の画像データをＬＥＤヘッド３に送信して露光するが、第１走査の画像データは非露光の“０”であるのでＬＥＤヘッド３によって露光されることは無い。次いで、感光ドラム６を０．５ライン分矢印ａ方向に回転し、同様に副走査方向の第２走査の画像データをＬＥＤヘッド３に送信して露光する。この第２走査の画像データも全て“０”データであるので、ＬＥＤヘッド３によって露光されることは無い。また、感光ドラム６を０．５ライン分矢印ａ方向に回転し、同様に副走査方向の第３走査の画像データをＬＥＤヘッド３に送信するが、この第３走査の画像データも全て“０”データであるので、ＬＥＤヘッド３によって露光されることは無い。以下、第５走査まで感光ドラム６を０．５ラインづつ矢印ａ方向に回転しながら、各走査の画像データをＬＥＤヘッド３に送信するが、この各走査の画像データも全て“０”データであるので、ＬＥＤヘッド３によって露光されることは無い。
【０１７８】
そして、感光ドラム６を０．５ライン分矢印ａ方向に回転し、同様に副走査方向の第６走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、塗り潰し部のアドレス（５・６）、（５・７）、（５・８）の画像データによりＬＥＤヘッド３のＬＥＤアレイ部ＬＭ５で感光ドラム６を露光する。他のＬＥＤアレイ部ＬＭ１、ＬＭ２、ＬＭ３、ＬＭ４、ＬＭ６、ＬＭ７、ＬＭ８、ＬＭ９、ＬＭ１０、ＬＭ１１は非露光データ“０”が送られているから、露光しない。
【０１７９】
次に、感光ドラム６を０．５ライン分矢印ａ方向に回転し、同様に図１４の副走査方向の第７走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、塗り潰し部のアドレス（６・５）及び（６・９）、（６・１０）の画像データによりＬＥＤヘッド３のＬＥＤアレイ部ＬＭ４及びＬＥＤアレイ部ＬＭ６で感光ドラム６を露光する。ここで、ＬＥＤアレイ部ＬＭ４とＬＥＤアレイ部ＬＭ６はＬＥＤアレイ部ＬＭ５に対して０．５ライン分副走査方向にずれていて、ＬＥＤアレイ部ＬＭ５による第１ライン目の画像データの露光後、感光ドラム６を０．５ライン分矢印ａ方向に回転しているため、先にＬＥＤアレイ部ＬＭ５によって露光された第１ライン目の画像データと今回ＬＥＤアレイ部ＬＭ４とＬＥＤアレイ部ＬＭ６によって露光された第１ライン目の画像データは感光ドラム６上では一直線上に並ぶことになる。他のＬＥＤアレイ部ＬＭ１〜ＬＭ３、ＬＭ７〜ＬＭ１１は非露光データ“０”が送られているから、露光されない。
【０１８０】
さらに、感光ドラム６を０．５ライン分矢印ａ方向に回転し、図１４の副走査方向の第８走査の画像データをＬＥＤヘッド３に送信して露光する。これにより、アドレス（７・０）、（７・１）及び（７・２）の非露光画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ１及びＬＥＤアレイ部ＬＭ２に送られ、第１ラインの塗り潰し部のアドレス（７・３）、（７・４）の画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ３に送られ、アドレス（７・５）の非露光画像データはＬＥＤアレイ部ＬＭ４に送られ、アドレス（７・６）、（７・７）、（７・８）の第２ライン目の画像データはＬＥＤアレイ部ＬＭ５に送られ、アドレス（７・９）、（７・１０）の非露光画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ６に送られ、アドレス（７・１１）の第１ラインの画像データはＬＥＤヘッド３のＬＥＤアレイ部ＬＭ７に送られ、アドレス（７・１２）、（７・１３）、（７・１４）、（７・１５）の非露光画像データはそれぞれＬＥＤアレイ部ＬＭ８、ＬＭ９、ＬＭ１０、ＬＭ１１に送られる。
【０１８１】
これにより、先にＬＥＤアレイ部ＬＭ５によって露光された第１ライン目の画像データと、前回ＬＥＤアレイ部ＬＭ４とＬＥＤアレイ部ＬＭ６によって露光された第１ライン目の画像データ及び今回ＬＥＤアレイ部ＬＭ３、ＬＭ７によって露光された第１ラインの塗り潰し部のアドレス（７・３）、（７・４）、（７・１１）の画像データは感光ドラム６上では一直線上に並ぶことになる。以下、同様にして、感光ドラムを０．５ラインづつ回転させながら、各走査の画像データを次々送ることにより色ずれなく各ラインを露光することができる。
【０１８２】
以上により、ＬＥＤアレイの直線性の乱れ量と傾き量に合わせて、画像データをＲＡＭに格納し、ＬＥＤヘッドに該データを送るときは、図１４に示す走査の順番通りに送って露光することにより、感光ドラム６上には、塗り潰し部の第１ライン目の画像データが一直線上に露光されることになる。同様に、第２ライン目以降の画像データも一直線上に露光される。すなわち、ＬＥＤヘッド３のＬＥＤアレイが図１４の上部に示すように直線性に乱れがあっても、その乱れを補正することができる。その詳細動作については後述する。
【０１８３】
次に第５の実施の形態におけるテストパターン画像データの印刷動作を説明する。説明を簡単にするために、図１４に示したようにＬＥＤヘッド３は、主走査方向に１２８ドットすなわち１６バイト分のＬＥＤアレイを有し、副走査方向には５３７ラインの画像を記録するものとして以下説明していく。従って、図１３に示すＬアドレスカウンタ４９ｂの出力値は０〜１５すなわち４ビットで構成され、アドレスメモリ４９ｃも０〜１５（４ビット）を出力し、Ｈアドレスカウンタ４９ｄの出力値は０〜５３７すなわち１０ビットで構成される。このうち、バスＢ４は４ビット、バスＢ５は６ビットとなる。従って、Ｍ加算器４９ｅは４ビット加算器、Ｈ加算器４９ｆは６ビットの加算器で構成される。
【０１８４】
先ず、テストスイッチ６８がオンされると、制御回路４１はタイミングジェネレータ６４に指示を出し、全メモリ４９のＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”をアドレスメモリ４９ｃに書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”をアドレスメモリ４９ｃに書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、全メモリ４９のアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【０１８５】
アドレスメモリ４９ｃに“０”データを書き込んだら、次に、制御回路４１は初期アドレス値として全メモリ４９のＨアドレスカウンタ４９ｄに向け“０”を出力する。また、制御回路４１はタイミングジェネレータ６４に指示を出し、図１５に示すようにＨアドレスカウンタ４９ｄに向けロード信号ＬＤを出し、また全メモリ４９のＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。メモリクリア動作中は、信号Ｒ／Ｗは図１５（ｈ）に示すようにハイレベルを出力しておく。これにより、アンド回路４９ｇの出力ＣＴとして図１５（ｉ）に示すようにライン信号ＬＳがそのまま出力される。そして、制御回路４１はインタフェース部５０を介して“０”データを全メモリ４９に向け出力する。
【０１８６】
Ｈアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”であり、かつアドレスメモリ４９ｃに格納されているアドレスデータは全て“０”であるので、このときの両加算器４９ｅ、４９ｆの出力も“０”である。従って、制御回路４１はインタフェース部５０を介して送られてきた“０”データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図１４に示す（０・０）番地に書き込まれる。次に、図１５に示すクロック信号ＣＫの「１」のタイミングでＬアドレスカウンタ４９ｂが１だけアップする、すなわちバスＢ２には“１”が出力される。次にインタフェース部５０を介して送られてきた“０”データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図１４に示す（０・１）番地に格納される。クロック信号ＣＫの「２」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“２”が出力され、“０”データは書込制御信号ＷＲ０のタイミングで（０・２）番地に格納される。以下、クロック信号ＣＫによってＬアドレスカウンタ４９ｂが１だけアップしながら、次々にインタフェース部５０を介して送られてきた“０”データが格納される。そして、クロック信号ＣＫの「１５」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“１５”が出力され、“０”データは書込制御信号ＷＲ０のタイミングで（０・１５）番地に格納される。以上で、第１走査の“０”データが全て格納される。
【０１８７】
次に、タイミングジェネレータ６４は第２走査のライン信号ＬＳを出力する。これにより、アンド回路４９ｇは図１５（ｉ）に示す出力ＣＴをＨアドレスカウンタ４９ｄに出し、Ｈアドレスカウンタ４９ｄのクロックには１個のパルスが入力されるので、Ｈアドレスカウンタ４９ｄは１アップし、またＬアドレスカウンタ４９ｂはクリアされる。従って、このときのバスＢ５には“０”、バスＢ４には“１”、バスＢ２には“０”、バスＢ３には“０”が出力され、従って、バスＢ６の出力はバスＢ３とバスＢ４を加算した結果“１”となり、バスＢ７の出力は“０”となる。第２ラインの最初に送られてきた画像データは書込制御信号ＷＲ０のタイミングでバスＢ２，Ｂ６，Ｂ７で指定される図１４に示す（１・０）番地に書き込まれる。後は、同様にして、インタフェース部５０を介して送られてきた“０”データが書込制御信号ＷＲ０のタイミングに合わせて、メモリ４９に次々に送られ書き込まれる。ライン信号ＬＳは１走査分メモリ４９に格納する毎に出力される。
【０１８８】
以下、第５３７走査までの画像データも同様にして“０”データを格納して終了する。これにより、全メモリ４９はクリアされる。
【０１８９】
次にテストパターン画像データの書込動作を説明する。制御回路４１は図１３に示す初期アドレス値として“０”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、図１５に示すようにＨアドレスカウンタ４９ｄに向け各メモリ４９に対応するロード信号ＬＤを出し、また全メモリ４９のＬアドレスカウンタ４９ｂに向け各メモリ４９に対応する第１ラインのライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これによりＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。また、図１５に示すように、ライン信号ＬＳは１ライン書き込む毎に出力される。テストパターン発生回路６７よりインタフェース部５０を介して、書込制御信号ＷＲ０のタイミングに合わせて、メモリ４９にテストパターン画像データを次々に送って書き込む。尚、タイミングジェネレータ６４は、ライン信号ＬＳに続いて信号Ｒ／Ｗを出すようになっている。以下、図１５を用いながらこの書込動作について説明する。
【０１９０】
Ｈアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”であり、かつアドレスメモリ４９ｃに格納されているアドレスデータは全て“０”であるので、このときの両加算器４９ｅ、４９ｆの出力も“０”である。従って、第１ラインの最初に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２、Ｂ６、Ｂ７で指定される図１４に示す（０・０）番地に書き込まれる。次に、図１５に示すクロック信号ＣＫの「１」のタイミングでＬアドレスカウンタ４９ｂが１だけアップする、すなわちバスＢ２には“１”が出力される。次に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２、Ｂ６、Ｂ７で指定される図１４に示す（０・１）番地に格納される。クロック信号ＣＫの「２」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“２”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（０・２）番地に格納される。以下、クロック信号ＣＫによってＬアドレスカウンタ４９ｂが１だけアップしながら、次々に図１４に示す第１ラインのテストパターン画像データが格納される。そして、クロック信号ＣＫの「１５」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“１５”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（０・１５）番地に格納される。以上で、第１ラインのテストパターン画像データが全て格納される。
【０１９１】
次に、タイミングジェネレータ６４は第２ラインのライン信号ＬＳを出力し、続いて図１５に示す信号Ｗ／Ｒを出す。これにより、アンド回路４９ｇは図１５に示すように、出力ＣＴをＨアドレスカウンタ４９ｄに出し、Ｈアドレスカウンタ４９ｄのクロックには２個のパルスが入力されるので、Ｈアドレスカウンタ４９ｄは２アップし、またＬアドレスカウンタ４９ｂはクリアされる。従って、このときのバスＢ５には“０”、バスＢ４には“２”、バスＢ２には“０”、バスＢ３には“０”が出力され、従って、バスＢ６の出力はバスＢ３とバスＢ４を加算した結果“２”となり、バスＢ７の出力は“０”となる。第２ラインの最初に送られてきた画像データは書込制御信号ＷＲ０のタイミングでバスＢ２、Ｂ６、Ｂ７で指定される図１４に示す（２・０）番地に書き込まれる。
【０１９２】
次に、図１５に示す第２ラインのクロック信号ＣＫの「１」によってＬアドレスカウンタ４９ｂが１だけアップする、すなわちバスＢ２には“１”が出力される。このとき、バスＢ６の出力は“２”、バスＢ７の出力は“０”のままで変化はしない。次に送られてきたテストパターン画像データは書込制御信号ＷＲ０のタイミングでバスＢ２、Ｂ６、Ｂ７で指定される図１４に示す（２・１）番地に格納される。第２ラインのクロック信号ＣＫの「２」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“２”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（２・２）番地に格納される。以下、クロック信号ＣＫによってＬアドレスカウンタ４９ｂが１だけアップしながら、次々に図１４に示す第２ラインのテストパターン画像データが格納される。そして、第２ラインのクロック信号ＣＫの「１５」によってＬアドレスカウンタ４９ｂが１だけアップし、バスＢ２には“１５”が出力され、テストパターン画像データは書込制御信号ＷＲ０のタイミングで（２・１５）番地に格納される。以上で、第２ラインのテストパターン画像データが第２走査に全て格納される。
【０１９３】
以下、Ｈアドレスカウンタ４９ｄのクロックには２個のパルスＣＴが入力されるので、Ｈアドレスカウンタ４９ｄは２アップしながら、第３ラインから第２５６ラインまでのテストパターン画像データが１走査置きに格納される。ここで、感光ドラム６を０．５ラインづつ回転させながら、この格納されたテストパターン画像データを第１ライン〜第２５６ラインまで順序通りＬＥＤヘッド３に送信して感光ドラム６を露光し、記録媒体２７にトナー画像を記録すれば、ＬＥＤヘッド３のＬＥＤアレイの直線性の乱れがそのまま印刷されることになる。
【０１９４】
メモリ４９に格納したテストパターンの画像データを印刷制御部４８に送信し、図７に示すテストパターンを印刷する。図７に示すＨ１、Ｈ２、Ｈ３、Ｈ４の主走査方向線を印刷した記録媒体２７を高性能スキャナで読み取り、読み取った距離Ｄ２、Ｄ３、Ｄ４の情報とＬＥＤヘッド３の直線性の乱れ情報をインタフェース部５０を介して制御回路４１へ送る。制御回路４１がこれらの情報を受け取ったら、その情報データをカラー記録装置１の解像度情報すなわちドットやライン数に変換して、補正値メモリ５６に格納する。
【０１９５】
Ｈ１、Ｈ２、Ｈ３、Ｈ４の主走査方向線を印刷した記録媒体２７を高性能スキャナで読み取ることにより、第１印刷機構Ｐ１に対して第２、第３、第４印刷機構Ｐ２、Ｐ３、Ｐ４が離れている距離および傾きを知ることができる。この高性能スキャナで読み取ったデータは０．５ライン単位に換算し、そのデータが外部装置例えばホストコンピュータからインタフェース部５０を介して、制御回路４１が受け取り補正値メモリ５６に格納される。
【０１９６】
以下、図７に示したずれ量を例にして、これら補正動作について説明する。最初にイエローの画像データを補正してメモリに格納する動作を説明する。
先ず、基準線となるＨ１線の補正について図１６を用いて述べる。図１６はイエローのメモリ４９ＹのＲＡＭ４９ａの配置とＬＥＤヘッド３の直線性の乱れの一例を示したものである。図に示すようにＬＥＤアレイ部ＬＹ１２はＬＥＤアレイ部ＬＹ１３に対して感光ドラム６の回転方向の上流側に０．５ライン分ずれていて、ＬＥＤアレイ部ＬＹ１１は１ライン分、ＬＥＤアレイ部ＬＹ１０は１．５ライン分、ＬＥＤアレイ部ＬＹ１及びＬＥＤアレイ部ＬＹ９は２ライン分、ＬＥＤアレイ部ＬＹ２及びＬＥＤアレイ部ＬＹ８は２．５ライン分、ＬＥＤアレイ部ＬＹ３及びＬＥＤアレイ部ＬＹ７は３ライン分、ＬＥＤアレイ部ＬＹ４及びＬＥＤアレイ部ＬＹ６は３．５ライン分、ＬＥＤアレイ部ＬＹ５は４ライン分、それぞれＬＥＤアレイ部ＬＹ１３に対して感光ドラム６の回転方向の上流側にずれている。ＬＥＤアレイ部ＬＹ５のズレ量の４ラインが図７に示す△Ｄ１に相当する。これらのズレ情報は補正値メモリ５６に格納されている。
【０１９７】
図１６のＲＡＭ配置の塗り潰し部に第１ライン目の画像データが格納されておれば、第１ライン目の画像データを補正して、感光ドラム６上に一直線上に並べることができることになる。さらに、塗り潰し部の上側アドレス部には、前述したメモリクリアにより非露光のデータ“０”を格納していて、塗り潰し部の２走査下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データが格納される。同様に、第２ライン目の画像データが格納されている２走査下の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納される。以下、同様に１走査置きに順次各ラインの画像データが格納される。以上のように、ズレ量の０．５ラインがＲＡＭ配置上の１走査分に対応している。
【０１９８】
ここで、イエローのＨ１線に対する補正値としては、図１６の上部に示す感光ドラム６の回転方向の最上流側のＬＥＤアレイ部ＬＹ１３を基準にして、このＬＥＤアレイ部ＬＹ１３からの０．５ライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納している。すなわち、図１６の例では、ＬＥＤアレイ部ＬＹ１の第１〜８コラム、第９〜１６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して４走査（２ライン）分ずれているので、“４”、“４”を補正値メモリ５６に格納されている。ＬＥＤアレイ部ＬＹ２の第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して５走査（２．５ライン）ずれているので、“５”を格納し、ＬＥＤアレイ部ＬＹ３の第２５〜３２、第３３〜４０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して６走査（３ライン）ずれているので、“６”を格納し、ＬＥＤアレイ部ＬＹ４の第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して７走査（３．５ライン）ずれているので、“７”を格納し、ＬＥＤアレイ部ＬＹ５の第４９〜５６コラム、第５７〜６４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して８走査（４ライン）ずれているので、“８”、“８”を格納する。
【０１９９】
ＬＥＤアレイ部ＬＹ６の第６５〜７２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して７走査（３．５ライン）ずれているので、“７”を格納し、ＬＥＤアレイ部ＬＹ７の第７３〜８０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して６走査（３ライン）ずれているので、“６”を格納し、ＬＥＤアレイ部ＬＹ８の第８１〜８８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して５走査（２．５ライン）ずれているので、“５”を格納し、ＬＥＤアレイ部ＬＹ９の第８９〜９６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して４走査（２ライン）ずれているので、“４”を格納し、ＬＥＤアレイ部ＬＹ１０の第９７〜１０４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して３走査（１．５ライン）ずれているので、“３”を格納し、ＬＥＤアレイ部ＬＹ１１の第１０５〜１１２コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して２走査（１ライン）ずれているので、“２”を格納し、ＬＥＤアレイ部ＬＹ１２の第１１３〜１２０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＹ１３に対して１走査（０．５ライン）ずれているので、“１”を格納し、ＬＥＤアレイ部ＬＹ１３の第１２１〜１２８コラムに対応するバイトには、基準であるので、“０”を格納していることになる。従って、イエローに対する補正値としては、“４”、“４”、“５”、“６”、“６”、“７”、“８”、“８”、“７”、“６”、“５”、“４”、“３”、“２”、“１”、“０”なる１６ヶの補正データをホストコンピュータから送って、補正値メモリ５６に格納する。
【０２００】
なお、イエローの補正基準ＬＥＤアレイ部から一番離れているＬＥＤアレイ部を必ず太い点線枠の第１６走査の画像データに格納するものとする。図１６の例では、ＬＥＤアレイ部ＬＹ５に対応する第４９〜５６コラム、第５７〜６４コラムの画像データは第１６走査線の画像データの番地に格納される。
【０２０１】
以下、外部装置すなわちホストコンピュータから送られてきたイエローの画像データを図１６に示したように格納する方法について説明する。先ず、制御回路４１の指示によりメモリ４９Ｙに対応するアドレスメモリ４９ｃに前記補正値データ“４”、“４”、“５”、“６”、“６”、“７”、“８”、“８”、“７”、“６”、“５”、“４”、“３”、“２”、“１”、“０”を前述した手順で書き込む。これにより、アドレスメモリ４９ｃの０番地には“４”、１番地には“４”、２番地には“５”、３番地には“６”というように上記補正値データ列が順番に格納される。そして、制御回路４１は図４に示す初期アドレス値として第８走査を指し示す“７”を出力しておき、そしてタイミングジェネレータ６４に指示を出し、メモリ４９ＹのＨアドレスカウンタ４９ｄに向けロード信号ＬＤ（Ｙ）を出力させて、Ｈアドレスカウンタ４９ｄを初期アドレス“７”からスタートさせる。またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳ（Ｙ）を出力して、Ｌアドレスカウンタ４９ｂをクリアする。第８走査を指し示す“７”は、第１６走査を指し示す“１５”から、ＬＥＤアレイの直線性の乱れのＭＡＸ値８（図１６の例では４ライン分であるので８）を引いた値となる。
【０２０２】
以下、図１５を併用して、受信画像データをメモリ４９Ｙに格納する動作を説明する。インタフェース部５０はイエローの第１〜８コラムに対応する最初の画像データを受信すると、書込制御信号ＷＲ０（Ｙ）をイエローのメモリ４９ＹのＲＡＭ４９ｃに出す。このとき、Ｌアドレスカウンタ４９ｂの出力は“０”であり、Ｈアドレスカウンタ４９ｄの出力のうちバスＢ５には“０”、バスＢ４には“７”が出力されている。これにより、アドレスメモリ４９ｃからは０番地に格納されている補正値データ“４”がバスＢ３に出力され、Ｍ加算器４９ｅはこのバス３の値“４”と前記バスＢ４の値“７”が加算され、その加算結果“１１”をバスＢ６に出力する。なお、第１ラインの画像データを受信中は、ライン信号ＬＳは変化しないので、バスＢ５とバスＢ４にはそれぞれ“０”と“７”を出力した状態が保たれる。Ｍ加算結果が“１１”であるからキャリーＣｙは“０”であり、Ｈ加算器４９ｆではバスＢ５の出力“０”とキャリーＣｙ値“０”が加算され、その加算結果“０”がバスＢ７に出力される。従って、最初のイエローの第１〜８コラムに対応する画像データは書込制御信号ＷＲ０のタイミングでバスＢ７＝０、バスＢ６＝１１、バスＢ２＝０で指定される図１６に示す（１１・０）番地に格納される。
【０２０３】
次に、制御回路４１はタイミングジェネレータ６４を介してクロック信号ＣＫ（Ｙ）を出す。これによりＬアドレスカウンタ４９ｂは１だけアップカウントし、バスＢ２には“１”が出力される。従って、アドレスメモリ４９ｃからは番地１に格納されている補正値データ“１”を出力するから、次の第９〜１６コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（１１・１）番地に格納される。そして、次のクロック信号ＣＫを出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“２”が出力される。従って、アドレスメモリ４９ｃからは番地２に格納されている“５”を出力するから、次の第１７〜２４コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（１２・２）番地に格納される。
【０２０４】
格納されたら、次のクロック信号ＣＫ（Ｙ）を出してＬアドレスカウンタ４９ｂを１だけアップカウントし、バスＢ２には“３”が出力される。従って、アドレスメモリ４９ｃからは番地３に格納されている補正値データ“６”を出力するから、Ｍ加算器４９ｅはバスＢ３の値“６”と前記バスＢ４の値“７”が加算され、その加算結果“１３”をバスＢ６に出力する。次の第２５〜３２コラムに対応する画像データは書込制御信号ＷＲ０（Ｙ）のタイミングで（１３・３）番地に格納される。以下同様にして、ＬアドレスカウンタはクロックＣＫ（Ｙ）のタイミングで１アップし、またＭ加算器４９ｅでは基準となる第８走査の画像データを示す上位アドレスに補正値データを加えて、ＲＡＭ４９ａに出力するから、第１ラインのイエローの画像データは図１６に示す塗り潰し部の番地に次々に格納される。
【０２０５】
第１ラインの画像データが格納し終えたことを制御回路４１が知ったら、タイミングジェネレータ６４を介して、ライン信号ＬＳ（Ｙ）と信号Ｒ／Ｗを出させる。これにより、Ｈアドレスカウンタ４９ｄは２だけカウントアップし、バスＢ５には“０”、バスＢ４には“９”を出すことになる。以下同様にして、第２ライン目の画像データが図１６に示す塗り潰し部の真下のアドレス部に格納される。以下、第３ライン以降も同様にしてＲＡＭ４９ａに格納される。
【０２０６】
ここで、Ｈ加算器４９ｆの役目を説明しておく。画像データを上記動作で次々に格納していく中で、第２８走査の画像データに差し掛かったら、Ｈアドレスカウンタ４９ｄは“２７”すなわち２進数で“０００１１０１１”を出力する。このとき、バスＢ５には“１”すなわち２進数で“０００１”を、バスＢ４には“１１”すなわち２進数で“１０１１”を出力することになる。ここで、第１７〜２４コラムの画像データを書き込む番地、すなわち番地（３２・２）が指定されることになる。そのとき、バスＢ２には“２”すなわち２進数で“００１０“が出力され、そのアドレスに基づく補正値“５”すなわち２進数で“０１０１”がアドレスメモリ４９ｃからバスＢ３に出力される。従って、Ｍ加算器４９ｅでは、バスＢ３の“５”とバスＢ４の“１１”の加算が行われ、その加算結果は“１６”すなわちオーバーフローが発生し、バスＢ６には“００００”が出力され、かつキャリーＣｙ＝“１”となり、Ｈ加算器４９ｆでバスＢ５の“０００１”とＣｙの“１”が加算され、すなわち１だけ増分され、加算結果は“００１０”となり、この値がバスＢ７に出力される。以上から、バスＢ７は“００１０”、バスＢ６は“００００”、バスＢ２は“００１０”が出力されている。このアドレスは番地（３２・２）となる。以上より、Ｍ加算器４９ｅのキャリーＣｙとＨ加算器４９ｆにより最上位アドレスが間違いなく決定されることが分かる。
【０２０７】
次にマゼンタの画像データを補正してメモリに格納する動作を説明する。
先ず、マゼンタのＨ２線の補正について、上述した図１４を用いて説明する。図１４に示すようにＬＥＤアレイ部ＬＭ４及びＬＭ６はＬＥＤアレイ部ＬＭ５に対して感光ドラム６の回転方向と反対方向に０．５ライン分ずれていて、ＬＥＤアレイ部ＬＭ３及びＬＭ７は１ライン分、ＬＥＤアレイ部ＬＭ２およびＬＭ８は１．５ライン分、ＬＥＤアレイ部ＬＭ１及びＬＭ９は２ライン分それぞれＬＥＤアレイ部ＬＭ５に対して感光ドラム６の回転方向と反対方向にずれていている。これらのズレ情報は補正値メモリ５６に格納されている。
【０２０８】
前述したように、図１４のＲＡＭ配置の塗り潰し部に第１ライン目の画像データが格納されておれば、第１ライン目の画像データを補正して、感光ドラム６上に一直線上に並べることができることになる。さらに、塗り潰し部の上側のアドレスには、非露光のデータ“０”を格納し、塗り潰し部の真下のアドレスにはＬＥＤヘッド３で露光されるべき第２ライン目の画像データを格納する。同様に、格子部の各アドレスにはＬＥＤヘッド３で露光されるべき第３ライン目の画像データが格納される。以下、２走査おきに第４ライン以降の画像データも同様に格納する。以上のように、ズレ量の０．５ラインがＲＡＭ配置上の１走査分に対応している。
【０２０９】
ここで、マゼンタのＨ２線に対する補正値としては、図１４の上部に示す感光ドラム６の回転方向の最上流側のＬＥＤアレイ部ＬＭ５を基準にして、このＬＥＤアレイ部ＬＭ５からの０．５ライン単位のズレ量を主走査方向のバイト単位で補正値メモリ５６に格納する。すなわち、図１４の例では、ＬＥＤアレイ部ＬＭ１の第１〜８コラム、第９〜１６コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ５に対して４走査（２ライン）分ずれているので、“４”、“４”を格納している。ＬＥＤアレイ部ＬＭ２の第１７〜２４コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ５に対して３走査（１．５ライン）ずれているので、“３”を格納し、ＬＥＤアレイ部ＬＭ３の第２５〜３２コラム、第３３〜４０コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ５に対して２走査（１ライン）ずれているので、“２”、“２”を格納し、ＬＥＤアレイ部ＬＭ４の第４１〜４８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ５に対して１走査（０．５ライン）ずれているので、“１”を格納し、ＬＥＤアレイ部ＬＭ５の第４９〜５６コラム、第５７〜６４コラム、第６５〜７２コラムに対応するバイトには、基準であるので、“０”、“０”、“０”を格納する。
【０２１０】
ＬＥＤアレイ部ＬＭ６の第７３〜８０コラム、第８１〜８８コラムに対応するバイトには、補正基準のＬＥＤアレイ部ＬＭ５に対して１走査（０．５ライン）ずれているので、“１”、“１”を格納し、ＬＥＤアレイ部ＬＭ７の第８９〜９６コラムに対応するバイトには、ＬＥＤアレイ部ＬＭ５に対して２走査（１ライン）ずれているので、“２”を格納し、ＬＥＤアレイ部ＬＭ８の第９７〜１０４コラムに対応するバイトには、ＬＭ５に対して３走査（１．５ライン）ずれているので、“３”を格納し、ＬＥＤアレイ部ＬＭ９の第１０５〜１１２コラムに対応するバイトには、ＬＭ５に対して４走査（２ライン）ずれているので、“４”を格納し、ＬＥＤアレイ部ＬＭ１０の第１１３〜１２０コラムに対応するバイトには、ＬＭ５に対して５走査（２．５ライン）ずれているので、“５”を格納し、ＬＥＤアレイ部ＬＭ１１の第１２１〜１２８コラムに対応するバイトには、ＬＭ５に対して６走査（３ライン）ずれているので、“６”を格納していることになる。従って、マゼンタに対する補正値としては、“４”、“４”、“３”、“２”、“２”、“１”、“０”、“０”、“０”、“１”、“１”、“２”、“３”、“４”、“５”、“６”なる１６ヶの補正データをホストコンピュータから送って、補正値メモリ５６に格納する。
【０２１１】
なお先に説明した印刷機構Ｐ１、Ｐ２間のズレ量を（Ｄ−Ｄ２）＝＋２ラインとして説明する。即ち、理想距離Ｄに対して２ライン短くズレているものとして説明する。本実施の形態のマゼンタの第１ライン目の画像データのうち、補正基準ＬＥＤアレイ部から最下流側にあるＬＥＤアレイ部に対応する画像データを必ず第｛１６−（Ｄ−Ｄ２）×２｝走査の番地に格納するものとする。ここで上式の“１６”という値は第１６走査を示す。本例では、ＬＥＤアレイ部ＬＭ１１に対応する第１ライン目の画像データは第１２走査の番地に格納され、したがって補正基準のＬＥＤアレイ部ＬＭ５に対応する第４９〜７２コラムの画像データは、第６走査の番地に格納される。なお（Ｄ−Ｄ２）は負号付きである。
【０２１２】
図１６に示すイエローの基準ＬＥＤアレイ部ＬＹ５で印刷されるＨ１線とマゼンタの基準ＬＥＤアレイ部ＬＭ１１で印刷されるＨ２線との間は距離Ｄ２であり、またＬＥＤアレイ部ＬＭ１１の第１ライン目のマゼンタの画像データは第１２走査の番地に格納され、イエローのＬＥＤアレイ部ＬＹ５は第１６走査の番地に格納されている。この走査の差は４走査分すなわち２ライン分あり、マゼンタが２ライン上流側の番地に格納されている。イエローの第１６走査の画像データを第１印刷機構Ｐ１の感光ドラム６に露光後、記録媒体２７を理想のＤライン搬送し、マゼンタの第６走査の画像データを第２印刷機構Ｐ２の感光ドラム６に露光すれば、そのマゼンタの露光位置はイエローの第８走査の第１ラインの画像データを露光した位置から（Ｄ−Ｄ２）ライン記録媒体２７が搬送された位置である。すなわち、（Ｄ−２）はＤ２であるから、イエローのＬＥＤアレイ部ＬＹ５とマゼンタのＬＥＤアレイ部ＬＭ１１で露光して記録媒体２７上に転写されたトナー画像は完全に重なることになる。このようにして副走査方向のズレは補正されることになる。
【０２１３】
インタフェース部５０で受信したマゼンタの画像データをメモリ４９Ｍに格納する動作については、前述したイエローのときと同じであるので説明を省略する。但し、初期アドレス値を“５”とし、メモリ４９Ｍのアドレスメモリ４９ｂに格納される補正値データが“４”、“４”、“３”、“２”、“２”、“１”、“０”、“０”、“０”、“１”、“１”、“２”、“３”、“４”、“５”、“６”であることが異なるが、動作は同じである。以上、マゼンタに関する補正値データとしては、マゼンタのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ２）の距離となる。またシアンに関する補正値データとしては、シアンのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ３）の距離となる。ブラック関する補正値データとしては、ブラックのＬＥＤアレイの直線性の乱れと、（Ｄ−Ｄ４）の距離となる。これらの値が外部装置から送られてきて、補正値メモリ５６に記憶される。
【０２１４】
上記によってイエローとマゼンタのＲＡＭ４９ａに書き込まれた画像データを読み出し印刷する動作について説明する。制御回路４１はタイミングジェネレータ６４に指示を出し、メモリ４９Ｙ、４９ＭのＬアドレスカウンタ４９ｂに向けライン信号ＬＳを出力して、Ｌアドレスカウンタ４９ｂをクリアする。これにより、Ｌアドレスカウンタ４９ｂは“０”からカウントアップする準備をする。制御回路４１は書込制御信号ＷＲ１をメモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。次に、制御回路４１はタイミングジェネレータ６４からクロック信号ＣＫを１パルス出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出して、アドレスデータ“０”を書き込む。以下、次々にタイミングジェネレータ６４からクロック信号ＣＫを１パルスづつ出させて、書込制御信号ＷＲ１をアドレスメモリ４９ｃに出しながら、アドレスメモリ４９ｃに“０”、“０”、…、“０”なるアドレスデータを順番に書き込む。これにより、メモリ４９Ｙ、４９Ｍのアドレスメモリ４９ｃには、１６ヶの“０”なるデータが書き込まれる。これにより、Ｍ加算器４９ｅの出力はバスＢ４の値がそのままバスＢ６に出力されることになる。
【０２１５】
次に、制御回路４１は初期アドレス値としてメモリ４９Ｙ、４９ＭのＨアドレスカウンタ４９ｄに向け“０”を出力する。また、制御回路４１はタイミングジェネレータ６４に指示を出し、図６に示すようにメモリ４９ＹのＨアドレスカウンタ４９ｄに向けロード信号ＬＤ（Ｙ）を出し、またメモリ４９ＹのＬアドレスカウンタ４９ｂに向け第１ラインのライン信号ＬＳを出力して、メモリ４９ＹのＬアドレスカウンタ４９ｂをクリアする。これによりメモリ４９ＹのＨアドレスカウンタ４９ｄとＬアドレスカウンタ４９ｂのスタート出力は“０”となる。そして、制御回路４１は読出制御信号ＲＤ０（Ｙ）をメモリ４９ＹのＲＡＭ４９ａに次々に出しながら、メモリ４９ＹのＲＡＭ４９ａに格納されている（０・０）番地の画像データから順番に読出制御信号ＲＤ０（Ｙ）のタイミングに合わせて、印刷制御回路４８Ｙに向け画像データを送信する。印刷制御回路４８Ｙでは送られてきた画像データをイエローのＬＥＤヘッド３に送信できる形に変換して、イエローのＬＥＤヘッド３に送る。ライン信号ＬＳ（Ｙ）は１走査分メモリ４９に格納する毎に出力される。
【０２１６】
以下、第２×Ｄ走査までのイエローの画像データも同様にして印刷制御回路４８Ｙに向けて送信する。ここで、マゼンタの記録も開始することになる。
【０２１７】
第２×Ｄ走査までのイエローの画像データをメモリ４９Ｙから読み出してＬＥＤヘッド３に送信して画像を形成している間に、イエローの第１走査の画像データを露光後、記録媒体２７はＤライン走行しているから、ここでマゼンタの第１走査の画像データを露光するというタイミングを採る。そして、第２印刷機構Ｐ２の感光ドラム６を回転させながら、マゼンタの第２走査以降の画像データを次々に露光する。この間も、第１印刷機構Ｐ１の感光ドラム６を回転させながらイエローの第２×Ｄ走査以降の画像データも次々に露光されている。前述したように、イエローに関しては図１６の第１６走査の画像データを露光した時点で、第１印刷機構Ｐ１の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。また、マゼンタに関しては図１４の第１２走査の画像データを露光した時点で、第２印刷機構Ｐ２の感光ドラム６上には第１ライン目の画像が一直線に並ぶ。イエローの第１ラインの画像を第１印刷機構Ｐ１の感光ドラム６上に形成してから、記録媒体２７をＤライン搬送し、マゼンタの第１ライン目の画像データが記録媒体２７に転写されるときには、イエローの第１ライン目の画像データの上に完全に一致して重ねることができる。第２ライン以降も同様である。以下の記録動作については上記で詳細に説明したとおりである。
【０２１８】
また、シアン、ブラックに関しても同様であるので説明を省略する。以上のように、イエロー、マゼンタ、シアン、ブラックの画像は色ズレを補正して記録できることになる。
【０２１９】
尚、本実施の形態では記録媒体２７が距離Ｄラインだけ搬送されたことを制御回路４１が検知するために、制御回路４１の内部にタイマーを設け、このタイマーで記録媒体２７が距離Ｄライン搬送された事を検知する。各印刷機構を距離Ｄラインで等間隔に配設しているので、このタイマーを繰り返し使用することにより、第１印刷機構Ｐ１から第２印刷機構Ｐ２に記録媒体２７が距離Ｄライン搬送されたことを制御回路４１は検知して第２印刷機構Ｐ２の露光を開始し、また第２印刷機構Ｐ２から第３印刷機構Ｐ３に記録媒体２７が距離Ｄライン搬送されたことを制御回路４１は検知して第３印刷機構Ｐ３の露光を開始し、さらに第３印刷機構Ｐ３から第４印刷機構Ｐ４に記録媒体２７が距離Ｄライン搬送されたことを制御回路４１は検知して第４印刷機構Ｐ４の露光を開始して、これらのタイミングを一定の固定値にすることができる。従って、タイマー数としては、フォトセンサ６０が記録媒体２７の先端を検出してから、イエローの第１印刷機構Ｐ１の露光開始タイミングまでの距離をカウントするタイマー、距離Ｄラインを繰り返しカウントするタイマーの２個で済む。このタイマーはいわゆるカウント手段であり、タイミングジェネレータ６４内に構成してもよい。
【０２２０】
第５の実施の形態によれば、以下の効果を奏する。即ち、カラー画像を重ね、所望の色でカラー画像記録しようとした場合に、カラー画像の位置ずれよって色ずれが生じても、補正値メモリに色ズレ量を副走査の解像度の倍の密度で格納し、この補正値メモリの色ズレ情報に従って副走査方向の画像データを書き込むときにアドレスを変更することによりカラー画像の位置ずれを０．５ライン単位で補正できるので、きめ細かい色ズレ合わせが可能となり、所望の色再現が簡単に実現できる。
【０２２１】
上記第５の実施の形態では、副走査方向の１ラインを２分割して、１ラインを２回に分けて印刷する例を示したが、更に２倍細かく設定し、０．２５ライン単位で補正するようにしてもよい。このように、メモリの容量が許される限り補正単位を細かくして精度を上げることができる。
【０２２２】
上記各実施の形態では、補正設定手段として不揮発性のメモリを使用したが、ディップスイッチを設け、その補正量をこのディップスイッチに設定させるようにしてもよい。
【０２２３】
またＬＥＤヘッドの発光素子を１２８ドットで説明したが、実際には例えば記録媒体がＡ４サイズであれば解像度３００ＤＰＩとして、２５６０ドット、即ち２５６０個配列したものでもよい。
【０２２４】
上記実施の形態では、補正値データを格納するアドレスメモリとして主走査方向のバイト単位の容量を有しているが、主走査方向の全バイトを数バイト単位に分割して、そのブロック単位で増分するようにしてもよい。例えば、２５６０の記録素子を有する場合、バイト単位にすると、アドレスメモリの容量としては３２０バイト必要で、また理屈上は１６０ラインのズレが補正できるが、実際にはそれほどのズレは発生しないので、１２８ドットすなわち１６バイト（４ビット）単位のブロックに分割する。これによってブロックの分割数は２０になり、補正値データを格納するアドレスメモリの容量は２０バイトで済み、ＬＳＩ回路の構成が容易になり、装置を安価に構築することができる。特に、装置の解像度が向上し、記録素子数が増えれば増えるほどその効果は大きい。なお、このときのアドレスメモリに対するアドレスとしては、主走査方向のバイトを指定するアドレスのうち下位４ビットを捨てればよい。
【０２２５】
また前記高性能スキャナを直接インタフェース部５０に接続してその読取データを制御回路が受け取るようにしてもよい。
【０２２６】
次に本発明の第６の実施の形態を説明する。図１７は第６の実施の形態の印刷制御回路を示すブロック図である。第６の実施の形態は印刷ヘッドの直線的な傾きから発生する印刷結果の段差を小さくするようにしたものである。第６の実施の形態の印刷制御回路は、前記各実施の形態と同様に、各画像形成部毎に設けられ、装置全体を制御する制御回路からの指定によりメモリから送られてくる画像データを画像形成部のＬＥＤヘッドへ送信できる形に変えてＬＥＤヘッドに送信するものである。
【０２２７】
図１７において、第６の実施の形態の印刷制御回路７１は、図示しないメモリから画像データを読み出す際に使用するリードアドレス生成部７２、メモリへ画像データを書き込む際に使用するライトアドレス生成部７３、アドレスの切り替えを行うアドレスセレクタ７４、およびメモリから読み出したデータを図示しないＬＥＤヘッドへ転送する形に変換するデータ変換部７５を備えている。
【０２２８】
ＣＰＵ Ａ／Ｄ は図示しない制御回路からのアドレスとデータバスであり、これにより、１ラインのドット数、斜め補正用のラインの切り替えドット数等の設定をあらかじめ行っておく。斜め補正用のライン切り替えドット数の設定というのは、ＬＥＤヘッドが直線的に傾いている場合、その傾きの程度をあらかじめ測定し、その測定結果に基づいて後述するようなラインを切り替えるタイミングとしてのドット数を設定しておくのである。
【０２２９】
画像入力時はＲＥＡＤ／ＷＲＩＴＥ信号をＷＲＩＴＥ 側とし、ホストコンピュータからはＷＤＡＴＡ およびＷＣＬＫが送られてくるので、これを元にデータのメモリへの書き込みタイミングの生成とアドレスのカウントアップを行う。データが書き込まれるとＲＥＡＤ／ＷＲＩＴＥ信号をＲＥＡＤ側とし、ＨＤＬＤ、ＨＤＣＬＫ といったＬＥＤヘッドへのデータのロード信号とデータの転送クロックを元にしてリードアドレスを生成し、カウントアップしていく。この図１７には示していないが、アドレスはラインアドレスとリードアドレスに別れており、さらにリード側のラインアドレスは２ビット多くとっており、下位２ビットは使用しないようにし、１つのラインを４ラインと見做すようになっている。
【０２３０】
図１８はリードアドレス生成部７２の要部を示すブロック図である。同図において、リードアドレス生成部７２は、フリップフロップ８１、ラインカウンタ８２、ラッチ８３、インクリメンタ８４、ドットカウンタ８５、イコールコンパレータ８６を備えている。
【０２３１】
次に第６の実施の形態の動作を説明する。まずデータ転送を開始する前にＰＡＧＥ ＲＥＳＥＴにて全体をリセットする。次にＬＥＤヘッドへの転送クロックＨＤＣＬＫ をもとにして、ドットカウンタ８５でドットのカウントを行う。ここでカウントされた値はイコールコンパレータ８６へ出力される。イコールコンパレータ８６にはライン切り替えドット数が入力され、イコールコンパレータ８６はカウント値とライン切り替えドット数を比較し、カウント値がライン切り替えドット数と同じ値になると正の出力を行う。
【０２３２】
イコールコンパレータ８６の出力はドットカウンタ８５とラインカウンタ８２に入力され、この入力によりドットカウンタ８５はリセットされ、次の切り替わりポイントまでカウントアップしていく。またイコールコンパレータ８６の出力がラインカウンタ８２に入力すると、ラインカウンタ８２はカウントアップまたはカウントダウンしていく。ラインカウンタ８２がカウントダウンする場合はＬＥＤヘッドが記録媒体の搬送方向に対して右上がりに傾いている場合で、カウントアップする場合は逆にＬＥＤヘッドが記録媒体の搬送方向に対して右下がりに傾いている場合であり、カウントダウンするかカウントアップするかはあらかじめ前ライン−次ライン信号で決定しておく。
【０２３３】
図１９は転送データを示す説明図であり、この例はＬＥＤヘッドが記録媒体の搬送方向に対して右下がりに傾いている場合の転送データを示す。図に示すように転送されるデータは途中で次のラインに切り替えられており、また１ラインのデータが４度に別けて転送される。
【０２３４】
ラインカウンタ８２の出力は下位２ビットを切り捨てて、ラインアドレスとして使用される。１ラインのデータの転送が終了すると、ＬＥＤヘッドへデータを転送するＨＤＬＤ信号が正となるので、これに基づいて基準となるラインアドレスをラインカウンタ８２にロードする。フリップフロップ８１はこのロードのタイミングを生成する。ラッチ８３は基準アドレスを保持しておくためのものである。またインクリメンタ８４は基準アドレスのカウントアップのためにアドレスに１を加算するものである。以上の動作により読み出しのラインアドレスとドットアドレスが生成されていく。ここには図示していないが、ドットのアドレスはメモリのデータのアクセスが８ビットの場合は下位３ビットは切り捨てて使用される。
【０２３５】
図２０は第６の実施の形態におけるＬＥＤヘッドと画像データの位置関係を示す説明図である。図２０において、横方向のマスはラインに相当し、右下がりに傾いたものがＬＥＤヘッド３で、斜線部がデータの位置を示す。図に示すように、１ラインは４度に別けて印刷され、副走査方向の解像度を１２００ＤＰＩとすると、１／４の光量で３００ＤＰＩの幅で１ラインのデータを４度印刷するのである。
【０２３６】
図２１は印刷結果を示す説明図である。同図に示すように、第６の実施の形態では４倍の解像度で印刷するので、ＬＥＤヘッドが傾いている場合の横線の段差が小さくなっている。
【０２３７】
以上のように第６の実施の形態によれば、ＬＥＤヘッドが直線的に傾いていた場合、同一のラインを途中で隣のラインに切り替えるとともに複数回印刷することにより印刷結果に生ずる段差を小さくすることが可能である。
【０２３８】
上記各実施の形態では、カラー電子写真プリンタを例にとって説明したが、本発明はラインタイプのインクジェットプリンタや熱転写プリンタなどにも適用可能である。
【０２３９】
【発明の効果】
以上詳細に説明したように本発明によれば、カラー画像を重ねて印刷した場合に記録ヘッドに起因する色ずれを電気的手段により簡単に補正でき、安価なカラー記録装置を実現できる。
【図面の簡単な説明】
【図１】第１の実施の形態の制御部を示すブロック図である。
【図２】第１の実施の形態のカラー記録装置を示す構造図である。
【図３】カラー画像形成ユニットを示す一部切欠斜視図である。
【図４】第１の実施の形態のメモリを示すブロック図である。
【図５】マゼンタのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図６】第１の実施の形態の動作を示すタイミングチャートである。
【図７】テストパターンの印刷結果を示す説明図である。
【図８】イエローのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図９】第２の実施の形態におけるマゼンタのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図１０】第４の実施の形態におけるマゼンタのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図１１】第４の実施の形態におけるイエローのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図１２】第５の実施の形態の制御系を示すブロック図である。
【図１３】第５の実施の形態のメモリを示すブロック図である。
【図１４】第５の実施の形態におけるマゼンタのＲＡＭ配置とＬＥＤヘッドの対応関係を示す説明図である。
【図１５】第５の実施の形態の動作を示すタイミングチャートである。
【図１６】第５の実施の形態のイエローのＲＡＭ配置とＬＥＤヘッドの乱れを示す説明図である。
【図１７】第６の実施の形態の印刷制御回路を示すブロック図である。
【図１８】第６の実施の形態のリードアドレス生成部の要部を示すブロック図である。
【図１９】第６の実施の形態における転送データを示す説明図である。
【図２０】第６の実施の形態におけるＬＥＤヘッドとデータの位置関係を示す説明図である。
【図２１】第６の実施の形態の印刷結果を示す説明図である。
【符号の説明】
４１ 制御回路
４８Ｙ、４８Ｍ、４８Ｃ、４８Ｂ 印刷制御回路
４９Ｙ、４９Ｍ、４９Ｃ、４９Ｂ メモリ
４９ａ ＲＡＭ
４９ｂ Ｌアドレスカウンタ
４９ｃ アドレスメモリ
４９ｄ Ｈアドレスカウンタ
４９ｅ Ｍ加算器
４９ｆ Ｈ加算器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image recording apparatus for forming a color image by sequentially recording images of a plurality of colors on a recording medium.
[0002]
[Prior art]
Conventionally, this type of color recording apparatus is provided with yellow, magenta, cyan, and black image forming means each having a recording head in which recording elements are arranged in a line, and the recording medium is orthogonal to the arrangement direction of the recording elements. The color images are sequentially recorded in units of lines with yellow, magenta, cyan, and black toners based on the color image data. As described above, since the toners of different colors are sequentially transferred onto the same recording medium by the image forming units of the respective colors, if the image forming units are mounted out of their normal positions, the color misregistration will occur. As a result, the desired color reproduction cannot be realized and the image quality is lowered.
[0003]
By the way, the type of color misregistration occurs because the recording head is displaced in the sub-scanning direction, the recording head is displaced in the main scanning direction, and the recording head is inclined with respect to the recording medium. There are misalignments due to tilt deviations, linearity disturbances, etc. that occur due to manufacturing problems of the recording elements.
[0004]
The positional deviation of the recording head in the sub-scanning direction and the positional deviation of the recording head in the main scanning direction are corrected by electrically adjusting the scanning timing of the image data to the recording head, and the inclination deviation is corrected by each image forming unit and recording head. It was done by adjusting the mounting position and angle. The deviation caused by the disorder of the linearity of the recording element has been dealt with by improving the manufacturing accuracy of the recording element or selecting a high-precision one.
[0005]
[Problems to be solved by the invention]
However, in the above-described conventional recording apparatus, the positional deviation in the main scanning direction and the positional deviation in the sub-scanning direction of the recording head can be easily adjusted electrically. There was a problem of requiring a mechanism and enormous adjustment time. In other words, it is necessary to improve the mounting position accuracy of the recording head, etc., and to provide an adjustment mechanism to check the color misregistration amount of the recording result, and to perform adjustment work on a trial and error basis. It was very expensive. Also, in order to prevent the recording head from being disturbed in linearity, each element of the recording head is assembled with high accuracy, or a highly accurate one is selected after manufacturing. As a result, there arises a problem that a very expensive recording head must be used. In order to solve the above problems, a color recording apparatus provided with a low-cost color misregistration prevention means has been desired.
[0006]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention includes a memory unit that can write and read image data, and has a recording unit that extends in the main scanning direction and forms an image according to the image data read from the memory unit. In the image recording apparatus provided in a plurality in the conveying direction of the recording medium, for each of the plurality of recording units From the image data recorded in each recording unit and the reference position of each recording unit A first correction value corresponding to the amount of deviation in the sub-scanning direction, and The interval in the sub-scanning direction of each recording unit from the reference position of the recording unit on the most upstream side in the medium conveying direction with respect to each of the plurality of recording units. Correction value setting means for setting a second correction value according to the amount of deviation, and address control means for controlling the address of the memory means based on the first correction value and the second correction value of the correction value setting means And this address control means Based on the first correction value, the image data is written to the memory means, and based on the second correction value Address control is performed when image data is read from the memory means.
[0007]
According to the present invention having the above configuration, when an image is formed in the recording unit, the address control unit controls the address at which the image data is written in the memory unit based on the correction value corresponding to the shift amount of the recording unit. Alternatively, since the address for reading the image data from the memory means is controlled, a recording result in which the deviation of the recording unit is corrected can be obtained.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the element common to each drawing. FIG. 1 is a control block diagram showing a first embodiment of the present invention, FIG. 2 is a structural diagram showing a color image recording apparatus of the first embodiment, and FIG. 3 is a partially cutaway perspective view showing a color image forming unit. FIG.
[0009]
In FIG. 2, in the
[0010]
The
[0011]
The
[0012]
The developing
[0013]
In FIG. 1,
[0014]
The
[0015]
In FIG. 2, a
[0016]
A
[0017]
Further, a
[0018]
Next, the control system of the present embodiment will be described. In FIG. 1, symbols Y, M, C, and B correspond to the printing mechanisms of the first printing mechanism P1, the second printing mechanism P2, the third printing mechanism P3, and the fourth printing mechanism P4. In the figure, reference numeral 41 denotes a control circuit, which comprises a microprocessor and controls the operation of the entire
[0019]
The control circuit 41 is connected to a charging power source 46 for supplying charging power to the
[0020]
Further, the control circuit 41 is connected to print
[0021]
The
[0022]
The fixing device driver 51 drives a heater (not shown) in the
[0023]
[0024]
The
[0025]
The test
[0026]
Next, the
[0027]
The H address counter 49d loads the initial address value sent from the control circuit 41 by the load signal LD, the count starts from the initial address value, and counts up at the timing of the line signal LS. The lower order of the output is the bus B4. To the M adder 49e, and the higher output is output to the bus B5 and sent to the H adder 49f. The M adder 49e adds the output values of the bus B2 and the bus B4, outputs the addition result to the bus B6, and sends it to the RAM 49a. The H adder 49f adds the output value of the bus B5 and the carry signal Cy of the M adder 49e, outputs the addition result to the bus B7, and sends it to the RAM 49a. The carry signal Cy of the M adder 49e is a signal generated when the addition result overflows. Therefore, the H adder 49f adds +1 to the value of the bus B5 when a carry signal is generated.
[0028]
The output of the L address counter 49b designates a lower address, the output of the M adder 49e designates a middle address, the output of the H adder 49e designates an upper address, and the RAM 49a designates an address designated by the bus B2, bus B6, and bus B7. As described above, image data is written or read. The bus B3, which is the output of the address memory 49c, is connected to the control circuit 41, and the control circuit 41 passes the data bus B3 to the address specified by the L address counter 49b at the timing of the write signal WR1. Address data can be written.
[0029]
FIG. 5 shows the arrangement of image data to be recorded in the RAM 49a. The frame in the figure corresponds to 1 byte (8 bits) of image data. Here, in order to simplify the description, it is assumed that the
[0030]
As can be seen from FIGS. 4 and 5, the L address counter 49b designates byte addresses of 0 to 15 (4 bits in this example) corresponding to addresses in the main scanning direction, that is, the first to 128th columns. An address in the sub-scanning direction is designated by the H address counter 49e.
[0031]
The arrangement of the LED array of the
[0032]
For example, when the resolution of the
[0033]
It is assumed that the image data of the first line to be exposed by the
[0034]
Image data of the second line to be exposed by the
[0035]
First, the image data of the first scan addresses (0.0), (0.1),..., (0.15) in the sub-scan direction in FIG. Since the scanned image data is non-exposed “0”, it is not exposed by the
[0036]
Next, the
[0037]
Here, the LED array unit LM3, the LED array unit LM2, and the LED array unit LM4 are shifted in the sub-scanning direction by one line. After the image data of the first line is exposed by the LED array unit LM3, the
[0038]
Further, the
[0039]
Further, the
[0040]
Further, the
[0041]
As described above, by delaying the exposure timing in accordance with the linearity disturbance amount and inclination amount of the LED array, the image data of the first line of the painted portion is exposed on the
[0042]
The operation of the first embodiment having the above configuration will be described below.
First, a series of printing operations of this apparatus will be briefly described. When the power of the color recording apparatus 1 (not shown) is turned on, the control circuit 41 executes a predetermined initial setting and then drives the fixing driver 51 until the
[0043]
When the image data sent from the external device, that is, the host computer is received via the
[0044]
An operation for printing image data from this state will be briefly described. The control circuit 41 drives the
[0045]
Next, the control circuit 41 drives the
[0046]
Next, the control circuit 41 issues a command to the memory 49Y that stores yellow image data, and transmits yellow image data for one line from the memory 49Y to the
[0047]
Yellow toner adheres to the charged developing
[0048]
The
[0049]
The control circuit 41 issues a command to the memory 49M in which magenta image data is stored, and transmits the magenta image data for one line from the memory 49M to the
[0050]
The
[0051]
As described above, the toner images of the respective colors are transferred onto the
[0052]
In the fixing
[0053]
When the discharge is completed, the control circuit 41 stops the
[0054]
The printing operation is executed as described above.
In the
[0055]
In order to simplify the description, the
[0056]
First, when the test switch 68 is turned on, the control circuit 41 issues an instruction to the
[0057]
Next, the control circuit 41 outputs “0” as the initial address value shown in FIG. 4 and issues an instruction to the
[0058]
Since the start outputs of the H address counter 49d and the L address counter 49b are “0” and all the address data stored in the address memory 49c are “0”, the outputs of the adders 49e and 49f at this time Is also “0”. Accordingly, the test pattern image data sent at the beginning of the first line is written to the address (0 · 0) shown in FIG. 5 designated by the buses B2, B6 and B7 at the timing of the write control signal WR0. Next, at the timing “1” of the clock signal CK shown in FIG. 6, the L address counter 49b is incremented by 1, that is, “1” is output to the bus B2. The test pattern image data sent next is stored in the address (0 · 1) shown in FIG. 5 designated by the buses B2, B6 and B7 at the timing of the write control signal WR0. The L address counter 49b is incremented by 1 by "2" of the clock signal CK, "2" is output to the bus B2, and the test pattern image data is stored at address (0 · 2) at the timing of the write control signal WR0. Is done. Thereafter, the test address image data of the first line shown in FIG. 5 is successively stored while the L address counter 49b is incremented by 1 by the clock signal CK. Then, the L address counter 49b is incremented by 1 by "15" of the clock signal CK, "15" is output to the bus B2, and the test pattern image data is addressed (0 · 15) at the timing of the write control signal WR0. Stored in Thus, all the test pattern image data of the first line are stored.
[0059]
Next, the
[0060]
Thereafter, the test pattern image data from the third line to the 256th line are stored in the same manner. As described above, the test pattern image data is stored in order in the RAM 49a shown in FIG. If the stored test pattern image data is transmitted to the
[0061]
While transmitting the test pattern image data stored in the
[0062]
If the
[0063]
In the example of FIG. 7, the H1 line is curved in the direction opposite to the medium traveling direction, the H2 line is curved in the medium traveling direction, the H3 line is wavy in a sine curve, and the H4 line is substantially straight. It is leaning to the right. If the top end of the yellow H1 line printed by the first printing mechanism P1 is selected as the reference point, the top end point of the H2 line is separated from the reference point of the H1 line by a distance D2, and the top end point of the H3 line is The reference point of the H1 line is separated by a distance D3, and the uppermost end point of the H4 line is separated by a distance D4 from the reference point of the H1 line. When the control circuit 41 receives the information of the distances D2, D3, and D4 read by the scanner and the linearity disturbance information of the
[0064]
The
[0065]
Next, the correction operation will be described using the amount of deviation shown in FIG. 7 as an example. First, “memory clear” will be described.
The control circuit 41 issues an instruction to the
[0066]
Next, the control circuit 41 outputs “0” to the H address counter 49d as an initial address value. Further, the control circuit 41 issues an instruction to the
Thereafter, the image data up to the 263th scan is similarly stored with the “0” data. As a result, the
[0067]
Next, the operation of correcting the yellow image data and storing it in the memory will be described.
First, correction of the H1 line as a reference line will be described with reference to FIG. FIG. 8 shows an example of the arrangement of the RAM 49a of the yellow memory 49Y and the disorder of the linearity of the
[0068]
The filled portions in the RAM arrangement in FIG. 8 correspond to the LED array portions of the
[0069]
Here, the correction value for the yellow H1 line is based on the LED array portion LY6 on the most upstream side in the rotation direction of the
[0070]
It is assumed that the LED array part farthest from the yellow correction reference LED array part is always stored in the image data of the eighth scan. In the example of FIG. 8, the image data of the 49th to 56th columns, the 57th to 64th columns, the 65th to 72nd columns, and the 73th to 80th columns corresponding to the LED array unit LY3 are the address of the image data of the eighth scanning line. Stored.
[0071]
Next, a method for storing yellow image data sent from an external apparatus, that is, a host computer, as shown in FIG. 8 will be described.
First, the correction value data “1”, “1”, “1”, “2”, “2”, “2”, “3”, “3” are stored in the address memory 49 c corresponding to the memory 49 Y according to an instruction from the control circuit 41. “3”, “3”, “3”, “2”, “2”, “1”, “1”, “0”, “0” are written in the above-described procedure. As a result, the correction value data string is stored in order, such as “1” in
[0072]
Hereinafter, the operation of storing received image data in the memory 49Y will be described with reference to FIG. When the
[0073]
Next, the control circuit 41 outputs the clock signal CK (Y) via the
[0074]
In the same manner, the L address counter 49b is incremented by 1 at the timing of the clock CK (Y), and the M adder 49e adds correction value data to the upper address indicating the image data of the eighth scan serving as a reference, and the RAM 49a Therefore, the yellow image data of the first line is stored one after another at the address of the filled portion shown in FIG.
[0075]
When the control circuit 41 knows that the image data for the first line has been stored, the line signal LS (Y) is output via the
[0076]
Here, the role of the H adder 49f will be described. While the image data is being stored one after another by the above operation, the H address counter 49d outputs “29”, that is, “00011101” in binary, when it reaches the 30th scan image data. At this time, “1”, that is, “0001” in binary number is output to the bus B5, and “13”, that is, “1101” in binary number, is output to the bus B4. Here, the address at which the 49th to 56th column image data is written, that is, the address (32, 6) is designated. At this time, “6”, that is, “0110” in binary number is output to the bus B2, and the correction value “3” based on the address, that is, “0011” in binary number, is output from the address memory 49c to the bus B3. Therefore, in the M adder 49e, “3” of the bus B3 and “13” of the bus B4 are added, and the addition result is “16”, that is, overflow occurs, and “0000” is output to the bus B6. Carry Cy = “1”, and the H adder 49f adds “0001” of the bus B5 and “1” of Cy, ie, increments by 1, and the addition result becomes “0010”, and this value becomes the bus B7. Is output. As described above, “0010” is output from the bus B7, “0000” is output from the bus B6, and “0110” is output from the bus B2. This address is an address (32.6). From the above, it can be seen that the most significant address is definitely determined by the carry Cy of the M adder 49e and the H adder 49f.
[0077]
Next, the operation for correcting the magenta image data and storing it in the memory will be described.
First, the correction of the magenta H2 line will be described with reference to FIG. FIG. 5 shows the arrangement of the RAM 49a of the magenta memory 49M and the linearity disturbance of the
[0078]
As described above, if the image data of the first line is stored in the filled portion of the RAM arrangement in FIG. 5, the image data of the first line is corrected and aligned on the
[0079]
Here, as a correction value for the magenta H2 line, the LED array unit LM3 on the most upstream side in the rotation direction of the
[0080]
The bytes corresponding to the 97th to 104th columns of the LED array unit LM4 are shifted by one line with respect to the correction reference LED array unit LM3. Therefore, “1” is stored, and the 105th column of the LED array unit LM5 is stored. Since the byte corresponding to the 112th column is shifted by 2 lines with respect to the correction reference LED array unit LM3, “2” is stored, and the byte corresponding to the 113th to 120th columns of the LED array unit LM6 is stored in the byte. Since 3 lines are deviated from the correction reference LED array unit LM3, “3” is stored, and bytes corresponding to the 121st to 128th columns of the LED array unit LM7 are stored in the correction reference LED array unit LM3. Therefore, “4” is stored. Accordingly, the correction values for magenta are “2”, “2”, “2”, “1”, “1”, “1”, “0”, “0”, “0”, “0”, “0”, Sixteen correction data of “0”, “0”, “1”, “2”, “3”, “4” are sent from the host computer and stored in the
[0081]
As for magenta, the LED array part farthest from the correction reference LED array part among the image data of the first line is always stored in the image data of the eighth scan. In the example of FIG. 5, the image data of the 121st to 128th columns corresponding to the LED array unit LM7 are stored at the address of the image data of the eighth scanning line.
[0082]
Here, as shown in FIG. 7, the distance between the yellow H1 line LED array portion LY3 and the magenta H2 line LED array portion LM7 is a distance D2. As described above, this information is stored in the
[0083]
As can be seen from FIG. 7, the distance between the LED array unit LY3 of the yellow H1 line and the LED array unit LM7 of the magenta H2 line is D2, and the magenta image data of the first line of the LED array unit LM7 is Since the yellow LED array unit LY3 is stored at the same address of the eighth scan, the image data of the eighth scan of yellow is exposed on the
[0084]
The operation of storing the magenta image data received by the
[0085]
Next, the operation of reading and printing the image data written in the yellow and magenta RAM 49a as described above will be described.
The control circuit 41 issues an instruction to the
[0086]
Next, the control circuit 41 outputs “0” as an initial address value to the H address counter 49d of the memories 49Y and 49M. Further, the control circuit 41 issues an instruction to the
[0087]
Next, the yellow image data up to the second D2 scan is similarly transmitted to the
[0088]
While the yellow image data up to the second D2 scan is read from the memory 49Y and transmitted to the
[0089]
As described above, for yellow, when the image data of the eighth scan in FIG. 8 is exposed, the image of the first line is aligned on the
The same applies to cyan and black, and a description thereof will be omitted.
As described above, yellow, magenta, cyan, and black images can be recorded with color misregistration corrected.
[0090]
In the above embodiment, the control circuit 41 must detect that the
[0091]
As described above, according to the first embodiment, the following effects are obtained. That is, when color images are superimposed and a color image is to be recorded with a desired color, even if a color misregistration occurs due to a color image misregistration, the color misregistration amount is stored in the correction value memory. Since the positional deviation of the color image can be corrected by changing the address when writing the image data in the sub-scanning direction according to the color misregistration information, desired color reproduction can be easily realized. Also, even if the recording head linearity is disturbed or tilted during the manufacturing process, the amount of the disturbance, the amount of tilt, and the direction of tilt can be easily corrected by electrical means, not by fine adjustment by mechanical means. The man-hours are greatly reduced, and an inexpensive color recording apparatus can be provided.
[0092]
Next, a second embodiment of the present invention will be described with reference to FIGS. In the second embodiment, the exposure start timings of the second, third, and fourth printing mechanisms are fixed with reference to the exposure start timing of the first printing mechanism. The block diagram and mechanism used in the second embodiment are the same as those in the first embodiment described with reference to FIGS. Accordingly, the operations for clearing the memory and writing / reading the image data to / from the memory are the same as those in the first embodiment, and thus the description thereof is also omitted.
[0093]
FIG. 9 shows the arrangement of the RAM 49a of the magenta memory 49M and the linearity disorder of the
[0094]
As shown in FIG. 5, if the image data of the first line is stored in the filled portion of the RAM arrangement of FIG. 9 corresponding to the disorder of the linearity of the
[0095]
Here, as a correction value for the magenta H2 line, a deviation in line units from the LED array unit LM3 with reference to the most upstream LED array unit LM3 in the rotation direction of the
[0096]
In the second embodiment, the amount of deviation between the first and second printing mechanisms P1 and P2 described above is described as D−D2 = + 2 lines. That is, it is assumed that the line is shifted by 2 lines from the ideal. Of the image data of the first line of magenta in the present embodiment, the LED array part farthest from the correction reference LED array part is always stored at the address of the {8- (D-D2)} scan. And Therefore, in this example, the image data of the 121st to 128th columns corresponding to the LED array unit LM7 is stored at the address of the image data of the sixth scanning line. Note that (D-D2) is signed.
[0097]
As described above, the distance between the yellow H1 line LED array unit LY3 and the magenta H2 line LED array unit LM7 is the distance D2, and the magenta image data on the first line of the LED array unit LM7 is the first line. It is stored at the address of 6 scans, and the yellow LED array unit LY3 is stored at the address of 8th scan. There are two scan differences, and magenta is stored at the address two lines ahead. After the yellow image data of the eighth scan is exposed to the
[0098]
Next, the operation of the second embodiment will be described.
The operation of storing the magenta image data received by the
[0099]
As described above, the correction value data regarding magenta includes the disturbance of linearity of the magenta LED array and the distance of (D−D2). Further, the correction value data relating to cyan is the disturbance of linearity of the cyan LED array and the distance of (D−D3). The correction value data relating to black is the linearity disorder of the black LED array and the distance of (D−D4). These values are sent from the external device and stored in the
[0100]
The operation of reading and printing the image data written in the yellow and magenta RAM 49a as described above will be described.
The control circuit 41 issues an instruction to the
[0101]
Next, the control circuit 41 outputs “0” as an initial address value to the H address counter 49d of the memories 49Y and 49M. Further, the control circuit 41 issues an instruction to the
[0102]
Thereafter, the yellow image data up to the D-th scan is similarly transmitted to the
[0103]
While the yellow image data up to the D-th scan is read from the memory 49Y and transmitted to the
[0104]
As described above, for yellow, when the image data of the eighth scan in FIG. 8 is exposed, the image of the first line is aligned on the
The same applies to cyan and black.
As described above, yellow, magenta, cyan, and black images can be recorded with color misregistration corrected.
[0105]
In the second embodiment, in order for the control circuit 41 to detect that the
[0106]
As described above, according to the second embodiment, the following effects can be obtained. That is, a plurality of printing mechanisms are arranged at equal intervals, and one counter means is provided with a fixed count value from the reference based on the exposure start timing of the upstream printing mechanism, that is, the image formation start timing. Based on the signal generated from the counter means, the image forming timing of the downstream printing mechanism can be determined, and the address is set when writing the image data in the sub-scanning direction according to the color shift information of the correction value memory storing the color shift amount. Since the color image misalignment can be corrected by changing the color image, the desired color reproduction can be easily realized, and the exposure start timing counter unit can be made one, so that it can be compared with the first embodiment. Thus, there is an effect that the device configuration can be made inexpensive.
[0107]
Next, a third embodiment of the present invention will be described. The configuration of the third embodiment is the same as that of the first and second embodiments.
In the third embodiment, the first printing mechanism, the second printing mechanism, the third printing mechanism, and the fourth printing mechanism shown in FIG. 2 are arranged at equal intervals of the distance D line. This arrangement may have an attachment error. The deviation is corrected by exactly the same method as in the second embodiment. Therefore, description of the correction operation is omitted.
[0108]
Here, the
[0109]
Then, after the exposure based on the first scan of the yellow first printing mechanism P1 is started, the
[0110]
The
[0111]
As described above, the timing from when the
[0112]
According to the third embodiment, the following effects are obtained. That is, the color image positional deviation can be corrected, and a detection unit for detecting the leading end of the
[0113]
Next, a fourth embodiment will be described. FIG. 10 shows the arrangement of the image data to be recorded in the RAM 49a in the fourth embodiment. The frame in the figure corresponds to 1 byte (8 bits) of image data. The
[0114]
As can be seen from FIGS. 4 and 10, the L address counter 49b designates an address in the main scanning direction, that is, a byte address of 0 to 15 (4 bits in this example) corresponding to the first to 128th columns, and the address memory 49d and An address in the sub-scanning direction is designated by the H address counter 49e.
[0115]
In the upper part of FIG. 10, the arrangement of the LED array of the
[0116]
A correction method according to the fourth embodiment will be described below.
In the example of FIG. 10, the image data of the first line to be exposed by the
[0117]
The addresses (3.0), (3.1), (3.2), (4.3), (4.4), (4.5), (5.6), (5. 5 · 7), (5 · 8), (5 · 9), (5 · 10), (5 · 11), (4 · 12), (3 · 13), (2 · 14), (1 · When the image data of 15) is transmitted to the
[0118]
Next, the
[0119]
Further, the
[0120]
At this time, (5 · 3), (5 · 4), (5 · 5), (5 · 6), (5 · 7), (5 · 7), (5) of the first line exposed earlier. (8), (5.9), (5.10), (5.11), (5.12) and (5.0), (5.1), (5. The image data of 2) and (5.13) are arranged in a straight line on the
[0121]
As described above, image data is transmitted to the
[0122]
Next, the correction operation of the fourth embodiment will be described. The drawings used in the first embodiment are used as appropriate. First, the entire memory is cleared. This is performed in the same manner as in the first embodiment. In the fourth embodiment, it is cleared by storing “0” data at each address of the first to 270th scans of all the
[0123]
Hereinafter, a method of storing yellow image data sent from an external apparatus, that is, a host computer will be described. First, address data “0”, “0”,..., “0” is sequentially written in the address memory 49c shown in FIG. As a result, 16 pieces of “0” data are written in the address memory 49c of the memory 49Y. As a result, the value of the bus B4 is output to the bus B6 as it is from the M adder 49e.
[0124]
Then, the control circuit 41 outputs “7” as the initial address value shown in FIG. 4, issues an instruction to the
[0125]
Hereinafter, the operation of storing the received image data in the memory 49Y will be described with reference to FIGS. FIG. 11 is an explanatory diagram showing the correspondence between the yellow RAM arrangement and the LED head according to the fourth embodiment.
[0126]
First, when the
[0127]
Next, the control circuit 41 outputs a clock signal CK via the
[0128]
When stored, the next clock signal CK is output, the L address counter 49b is incremented by 1, and "3" is output to the bus B2. Accordingly, since the data “0” stored in the
[0129]
When the control circuit 41 knows that the image data for the first line has been stored, the line signal LS (Y) is output via the
[0130]
As described above, when writing yellow image data into the memory 49Y, the image data of the first line is always stored at the address of the eighth scan, and the image data of the second line is hereinafter referred to as the address of the ninth scan. In addition, the image data of the third line is stored in the order of the tenth scan address.
[0131]
Next, an operation for recording yellow image data will be described. In the fourth embodiment also, the
[0132]
The address of the filled portion in the RAM arrangement shown in FIG. 8 corresponds to the deviation of each LED array portion of the
[0133]
Here, the yellow correction value is based on the amount of deviation in line units from the LED array unit LY3 with reference to the LED array unit LY3 on the most downstream side in the rotation direction of the
[0134]
Accordingly, the correction values for yellow are “2”, “2”, “2”, “1”, “1”, “1”, “0”, “0”, “0”, “0”, “0”, Sixteen correction data of “1”, “1”, ““ 2 ”,“ 2 ”,“ 3 ”,“ 3 ”are sent from the host computer and stored in the
[0135]
Note that the LED array section on the most upstream side in the rotational direction of the yellow
Hereinafter, a method of sequentially reading the yellow image data stored in the memory 49Y by the above-described operation will be described.
[0136]
First, according to an instruction from the control circuit 41, the correction value data “2”, “2”, “2”, “1”, “1”, “1”, “0”, “0”, “0” are stored in the address memory 49c. ”,“ 0 ”,“ 1 ”,“ 1 ”,“ “2”, “2”, “3”, “3” are written in the above-described procedure, so that “2” is written to address 0 of the address memory 49c. The correction value data string is stored in order, such as “2” at
[0137]
Hereinafter, the operation of reading the image data from the memory 49Y and transmitting it to the
[0138]
Next, the control circuit 41 outputs a clock signal CK via the
[0139]
Similarly, the L address counter is incremented by 1 at the timing of the clock CK, and the M adder 49e adds correction value data to the upper address indicating the image data of the first scan serving as the addition reference, and the addition result is The data is output to the RAM 49a. The first yellow image data is (2 · 0), (2 · 1), (2 · 2), (1 · 3), (1 · 4), (1 · 5), (0 · 6) , (0 · 7), (0 · 8), (0 · 9), (1 · 10), (1 · 11), (2 · 12), (2 · 13), (3 · 14), ( 3.15), but the image data at these addresses are all "0", so that even if this "0" data is sent to the
[0140]
When the control circuit 41 knows that the first yellow image data has been read, the
[0141]
Next, the
[0142]
Since the M addition result is “6”, the carry Cy is “0”, and the H adder 49f adds the output “0” of the bus B5 and the carry Cy value “0”, and the addition result “0” is the bus. Output to B7. Accordingly, the image data corresponding to the first to eighth columns of yellow is the address (6 · 0) shown in FIG. 11 designated by the bus B7 = 0, the bus B6 = 6, and the bus B2 = 0 at the timing of the read control signal RD0. Is read from. Next, the control circuit 41 outputs a clock signal CK via the
[0143]
When read, the next clock signal CK is output, the L address counter 49b is incremented by 1, and "3" is output to the bus B2. Therefore, since the correction value data “1” stored in the
[0144]
When the control circuit 41 knows that the fifth image data has been read, the
[0145]
If data for drawing a straight line is stored as image data of the j-th line, the straight line is a straight line L1 shown in FIG. That is, when the LED array LY3 on the most downstream side in the rotation direction of the
[0146]
Here, the role of the H adder 49f will be described. While the image data is being read one after another by the above operation, the H address counter 49d outputs “29”, that is, “00011101” in binary, when it reaches the 30th scan image data. At this time, “1”, that is, “0001” in binary number is output to the bus B5, and “13”, that is, “1101” in binary number, is output to the bus B4. Here, the address from which the image data of the 121st to 128th columns are read, that is, the address (32 · 15) is designated. At that time, “15”, that is, “1111” in binary number is output to the bus B2, and the correction value “3” based on the address, that is, “0011” in binary number, is output from the address memory 49c to the bus B3. Therefore, in the M adder 49e, “3” of the bus B3 and “13” of the bus B4 are added, and the addition result is “16”, that is, overflow occurs, and “0000” is output to the bus B6. Carry Cy = “1”, and the H adder 49f adds “0001” of the bus B5 and “1” of Cy, ie, increments by 1, and the addition result becomes “0010”, and this value becomes the bus B7. Is output. As described above, “0010” is output from the bus B7, “0000” is output from the bus B6, and “1111” is output from the bus B2. This address is an address (32 · 15). From the above, it can be seen that the most significant address is definitely determined by the carry Cy of the M adder 49e and the H adder 49f.
[0147]
Next, a method for storing magenta image data sent from an external apparatus, that is, a host computer will be described.
FIG. 10 shows the arrangement of the RAM 49a of the magenta memory 49M and the linearity disturbance of the
[0148]
Here, as shown in FIG. 7, the distance between the reference LED array part LY6 of the yellow H1 line and the reference LED array part LM3 of the magenta H2 line is D2. As described above, this information is stored in the
[0149]
If the distance between the correction reference LED array portion LY3 for yellow H1 line and the correction reference LED array portion LM7 for magenta H2 line is an ideal value L, magenta on the first line of the LED array portion LM7. Is stored at the address of the eighth scan in FIG. 10 which is the same as the address where the yellow reference LED array unit LY3 is stored. Then, after exposing the image data of the eighth scan of yellow to the
[0150]
The operation of storing the magenta image data received by the
[0151]
The correction value data relating to magenta includes the linearity disturbance of the magenta LED array and the amount of deviation of (D−D2). As the correction value data for cyan, the linearity disturbance of the cyan LED array and the shift amount of (D−D3) are used. The correction value data relating to black includes the linearity disorder of the black LED array and the shift amount of (D−D4). These values are sent from the external device and stored in the
[0152]
Next, an operation for recording magenta image data will be described. As described above, if the image data sequence of the filled portion with the RAM arrangement in FIG. 10 is first sent to the
[0153]
Here, as the magenta correction value, the shift amount in units of lines from the LED array unit LM7 is mainly set on the basis of the LED array unit LM7 on the most downstream side in the rotation direction of the
[0154]
Bytes corresponding to the 97th to 104th columns of the LED array unit LM4 are shifted by 3 lines with respect to the correction reference LED array unit LM7. Therefore, “3” is stored, and the 105th to 112th LEDs of the LED array unit LM5 are stored. Since the byte corresponding to the column is shifted by 2 lines with respect to the correction reference LED array unit LM7, “2” is stored, and the byte corresponding to the 113th to 120th columns of the LED array unit LM6 is corrected. Since one line is shifted with respect to the reference LED array unit LM7, “1” is stored, and bytes corresponding to the 121st to 128th columns of the LED array unit LM7 are stored with respect to the correction reference LED array unit LM7. Since there is no shift, “0” is stored. Accordingly, correction values for magenta disturbance are “2”, “2”, “2”, “3”, “3”, “3”, “4”, “4”, “4”, “4”, Sixteen correction data “4”, “4”, “3”, “2”, “1”, “0” are sent from the host computer and stored in the
[0155]
Hereinafter, a method of sequentially reading magenta image data stored in the memory 49M in the above-described operation will be described.
First, the magenta correction value data ““ 2 ”,“ 2 ”,“ 2 ”,“ 3 ”,“ 3 ”,“ 3 ”,“ 4 ”,“ “4”, “4”, “4”, “4”, “4”, “3”, “2”, “1”, “0” are written in the above-described procedure. As a result, the magenta correction value data sequence is sequentially set to “2” at
[0156]
Hereinafter, the operation of reading magenta image data from the memory 49M and transmitting it to the
[0157]
Next, the control circuit 41 outputs a clock signal CK via the
[0158]
Similarly, the L address counter is incremented by 1 at the timing of the clock CK, and the M adder 49e adds the correction value data to the upper address indicating the image data of the first scan serving as the addition reference and outputs it to the RAM 49a. The The first yellow image data is (2 · 0), (2 · 1), (2 · 2), (3 · 3), (3 · 4), (3 · 5), (4 · 6) , (4 · 7), (4 · 8), (4 · 9), (4 · 10), (4 · 11), (3 · 12), (2 · 13), (1 · 14), ( 0.15) and the image data at these addresses are all "0", so that even if this "0" data is sent to the
[0159]
When the control circuit 41 knows that the first yellow image data has been read, the
[0160]
Next, the control circuit 41 outputs a clock signal CK via the
[0161]
In the same manner, the L address counter is incremented by 1 at the timing of the clock CK, and the M adder 49e adds correction value data to the upper address indicating the image data of the second scan serving as the addition reference and outputs it to the RAM 49a. Therefore, the second magenta image data is read one after another from the address of the filled portion shown in FIG. Only when the image data at the address of the filled portion is exposed, (5 · 6), (5 · 7), (5 · 8), (5 · 9), (5 · 10) among the first lines. , (5 · 11) address image data is exposed.
[0162]
When the control circuit 41 knows that the second image data has been read, the
[0163]
As described above, while rotating the
[0164]
In the above description, the operation of separately printing yellow and magenta has been described. However, when the first exposure operation based on the first scan of yellow is performed as described above, the exposure time at the D-th scan is performed. When the
[0165]
As described above, for yellow, when the image data of the eighth scan in FIG. 11 is exposed, the image of the first line is aligned on the
[0166]
The same applies to cyan and black, and a description thereof will be omitted.
As described above, yellow, magenta, cyan, and black images can be recorded with color misregistration corrected.
[0167]
In the fourth embodiment, after the front end of the
[0168]
In the examples of FIGS. 10 and 11, since the yellow reference is set to the eighth scan, it is possible to correct the range up to ± 7 lines.
[0169]
According to the fourth embodiment, the following effects can be obtained. In other words, color image misregistration can be corrected by changing the address when reading the image data in the sub-scanning direction according to the color misregistration information in the correction value memory. it can.
[0170]
Next, a fifth embodiment will be described. FIG. 12 is a block diagram showing a control circuit of the fifth embodiment. In the figure, a
[0171]
FIG. 13 is a block diagram of the
[0172]
FIG. 14 shows an internal arrangement of the RAM 49a in the
[0173]
The arrangement of the LED array of the
[0174]
Addresses (9 · 0), (9 · 1), (8 · 2), (7 · 3), (7 · 4), (6 · 5), (5 · 6) of the filled portion of the RAM arrangement in FIG. ), (5 · 7), (5 · 8), (6 · 9), (6 · 10), (7 · 11), (8 · 12), (9 · 13), (10 · 14), (11 · 15) stores the image data of the first line to be exposed by the
[0175]
The image data of the second line to be exposed by the
[0176]
Similarly, the image data of the third line to be exposed by the
[0177]
Next, the operation of sending the stored image data to the LED head for exposure will be described. First, the image data of the addresses (0.0), (0.1),..., (0.15) of the first scanning in the sub-scanning direction in FIG. Since the scanned image data is non-exposed “0”, it is not exposed by the
[0178]
Then, the
[0179]
Next, the
[0180]
Further, the
[0181]
Thereby, the image data of the first line previously exposed by the LED array unit LM5, the image data of the first line previously exposed by the LED array unit LM4 and the LED array unit LM6, and the current LED array unit LM3, The image data of the addresses (7 · 3), (7 · 4), and (7 · 11) of the filled portion of the first line exposed by the
[0182]
As described above, image data is stored in the RAM according to the linearity disturbance amount and inclination amount of the LED array, and when the data is sent to the LED head, it is sent in the scanning order shown in FIG. Thus, the image data of the first line of the filled portion is exposed on the
[0183]
Next, a test pattern image data printing operation according to the fifth embodiment will be described. For simplicity of explanation, as shown in FIG. 14, the
[0184]
First, when the test switch 68 is turned on, the control circuit 41 issues an instruction to the
[0185]
After writing “0” data in the address memory 49 c, the control circuit 41 then outputs “0” to the H address counter 49 d of all the
[0186]
Since the start outputs of the H address counter 49d and the L address counter 49b are “0” and all the address data stored in the address memory 49c are “0”, the outputs of the adders 49e and 49f at this time Is also “0”. Therefore, the control circuit 41 sends the “0” data sent via the
[0187]
Next, the
[0188]
Thereafter, the image data up to the 537th scan is similarly stored with “0” data. As a result, the
[0189]
Next, the test pattern image data writing operation will be described. The control circuit 41 outputs “0” as the initial address value shown in FIG. 13 and issues an instruction to the
[0190]
Since the start outputs of the H address counter 49d and the L address counter 49b are “0” and all the address data stored in the address memory 49c are “0”, the outputs of the adders 49e and 49f at this time Is also “0”. Therefore, the test pattern image data sent at the beginning of the first line is written to the address (0 · 0) shown in FIG. 14 designated by the buses B2, B6, B7 at the timing of the write control signal WR0. Next, the L address counter 49b is incremented by 1 at the timing “1” of the clock signal CK shown in FIG. 15, that is, “1” is output to the bus B2. The test pattern image data sent next is stored in the address (0 · 1) shown in FIG. 14 designated by the buses B2, B6 and B7 at the timing of the write control signal WR0. The L address counter 49b is incremented by 1 by "2" of the clock signal CK, "2" is output to the bus B2, and the test pattern image data is stored at address (0 · 2) at the timing of the write control signal WR0. Is done. Thereafter, the test address image data of the first line shown in FIG. 14 is successively stored while the L address counter 49b is incremented by 1 by the clock signal CK. Then, the L address counter 49b is incremented by 1 by "15" of the clock signal CK, "15" is output to the bus B2, and the test pattern image data is addressed (0 · 15) at the timing of the write control signal WR0. Stored in Thus, all the test pattern image data of the first line are stored.
[0191]
Next, the
[0192]
Next, the L address counter 49b is incremented by 1 by "1" of the clock signal CK of the second line shown in FIG. 15, that is, "1" is output to the bus B2. At this time, the output of the bus B6 remains “2” and the output of the bus B7 remains “0” and does not change. The test pattern image data sent next is stored in the address (2 · 1) shown in FIG. 14 designated by the buses B2, B6 and B7 at the timing of the write control signal WR0. The L address counter 49b is incremented by 1 by "2" of the clock signal CK of the second line, "2" is output to the bus B2, and the test pattern image data is (2-2.times.2) at the timing of the write control signal WR0. ) Stored at the address. Thereafter, while the L address counter 49b is incremented by 1 by the clock signal CK, the test pattern image data of the second line shown in FIG. 14 is successively stored. Then, the L address counter 49b is incremented by 1 by "15" of the clock signal CK of the second line, "15" is output to the bus B2, and the test pattern image data is (2) at the timing of the write control signal WR0. 15) Stored at the address. Thus, all the test pattern image data of the second line is stored in the second scan.
[0193]
Hereinafter, since two pulses CT are input to the clock of the H address counter 49d, the H address counter 49d is incremented by 2 and the test pattern image data from the third line to the 256th line is stored every other scan. Is done. Here, while rotating the
[0194]
The test pattern image data stored in the
[0195]
The
[0196]
Hereinafter, these correction operations will be described using the deviation amount shown in FIG. 7 as an example. First, the operation of correcting the yellow image data and storing it in the memory will be described.
First, correction of the H1 line as a reference line will be described with reference to FIG. FIG. 16 shows an example of the arrangement of the RAM 49a of the yellow memory 49Y and the disorder of the linearity of the
[0197]
If the image data of the first line is stored in the filled portion of the RAM arrangement in FIG. 16, the image data of the first line can be corrected and arranged on the
[0198]
Here, the correction value for the yellow H1 line is 0.5 lines from the LED array section LY13 with reference to the uppermost LED array section LY13 in the rotational direction of the
[0199]
Since the byte corresponding to the 65th to 72nd columns of the LED array unit LY6 is shifted by 7 scans (3.5 lines) with respect to the correction reference LED array unit LY13, "7" is stored, and the LED array unit Bytes corresponding to the 73th to 80th columns of LY7 are shifted by 6 scans (3 lines) with respect to the correction reference LED array unit LY13. Therefore, “6” is stored, and the eighth to 81th columns of the LED array unit LY8 are stored. Since the byte corresponding to 88 columns is shifted by 5 scans (2.5 lines) with respect to the correction reference LED array portion LY13, “5” is stored, and the 89th to 96th columns of the LED array portion LY9 are stored. Since the corresponding byte is shifted by 4 scans (2 lines) with respect to the correction reference LED array unit LY13, "4" is stored and corresponds to the 97th to 104th columns of the LED array unit LY10. 3 bytes are stored in the byte corresponding to the 105th to 112th columns of the LED array unit LY11 because the scan is shifted by 3 scans (1.5 lines) with respect to the correction reference LED array unit LY13. Is shifted by two scans (one line) with respect to the correction reference LED array portion LY13. Therefore, “2” is stored, and bytes corresponding to the 113th to 120th columns of the LED array portion LY12 are stored in the correction reference LED array portion LY13. Since one scan (0.5 line) is shifted from the LED array unit LY13, “1” is stored, and the bytes corresponding to the 121st to 128th columns of the LED array unit LY13 are the reference, so “ 0 "is stored. Accordingly, the correction values for yellow are “4”, “4”, “5”, “6”, “6”, “7”, “8”, “8”, “7”, “6”, “ Sixteen correction data of “5”, “4”, “3”, “2”, “1”, “0” are sent from the host computer and stored in the
[0200]
It is assumed that the LED array part farthest from the yellow correction reference LED array part is always stored in the image data of the 16th scan in the thick dotted line frame. In the example of FIG. 16, the image data of the 49th to 56th columns and the 57th to 64th columns corresponding to the LED array unit LY5 are stored at the address of the image data of the 16th scanning line.
[0201]
Hereinafter, a method of storing yellow image data sent from an external apparatus, that is, a host computer, as shown in FIG. 16 will be described. First, in accordance with an instruction from the control circuit 41, the correction value data “4”, “4”, “5”, “6”, “6”, “7”, “8”, “ 8 ”,“ 7 ”,“ 6 ”,“ 5 ”,“ 4 ”,“ 3 ”,“ 2 ”,“ 1 ”,“ 0 ”are written in the above-described procedure. As a result, the correction value data string is stored in order, such as “4” in
[0202]
Hereinafter, the operation of storing received image data in the memory 49Y will be described with reference to FIG. When the
[0203]
Next, the control circuit 41 outputs the clock signal CK (Y) via the
[0204]
When stored, the next clock signal CK (Y) is output, the L address counter 49b is incremented by 1, and "3" is output to the bus B2. Accordingly, since the correction value data “6” stored in the
[0205]
When the control circuit 41 knows that the image data of the first line has been stored, the line signal LS (Y) and the signal R / W are output via the
[0206]
Here, the role of the H adder 49f will be described. While the image data is being stored one after another by the above operation, the H address counter 49d outputs “27”, that is, “00011011” in binary, when it reaches the image data of the 28th scan. At this time, “1”, that is, “0001” in binary number is output to the bus B5, and “11”, that is, “1011” in binary number, is output to the bus B4. Here, the address to write the image data of the 17th to 24th columns, that is, the address (32 · 2) is designated. At that time, "2", that is, "0010" is output to the bus B2 as a binary number, and a correction value "5" based on the address, that is, "0101" is output from the address memory 49c to the bus B3. Therefore, in the M adder 49e, “5” of the bus B3 and “11” of the bus B4 are added, and the addition result is “16”, that is, overflow occurs, and “0000” is output to the bus B6. Carry Cy = “1”, and the H adder 49f adds “0001” of the bus B5 and “1” of Cy, ie, increments by 1, and the addition result becomes “0010”, and this value becomes the bus B7. Is output. From the above, “0010” is output for the bus B7, “0000” is output for the bus B6, and “0010” is output for the bus B2. This address is an address (32.2). From the above, it can be seen that the most significant address is definitely determined by the carry Cy of the M adder 49e and the H adder 49f.
[0207]
Next, the operation of correcting the magenta image data and storing it in the memory will be described.
First, correction of the magenta H2 line will be described with reference to FIG. As shown in FIG. 14, the LED array portions LM4 and LM6 are shifted by 0.5 lines in the opposite direction to the rotation direction of the
[0208]
As described above, if the image data of the first line is stored in the filled portion of the RAM arrangement in FIG. 14, the image data of the first line is corrected and aligned on the
[0209]
Here, the correction value for the magenta H2 line is 0.5 lines from the LED array unit LM5 on the basis of the LED array unit LM5 on the most upstream side in the rotation direction of the
[0210]
Since the bytes corresponding to the 73rd to 80th columns and the 81st to 88th columns of the LED array unit LM6 are shifted by one scan (0.5 lines) with respect to the correction reference LED array unit LM5, “1”, Since “1” is stored and the bytes corresponding to the 89th to 96th columns of the LED array unit LM7 are shifted by two scans (one line) with respect to the LED array unit LM5, “2” is stored. Since the byte corresponding to the 97th to 104th columns of the array unit LM8 is shifted by 3 scans (1.5 lines) with respect to the LM5, “3” is stored, and the 105th to 112th columns of the LED array unit LM9. Since the byte corresponding to is shifted by 4 scans (2 lines) with respect to LM5, “4” is stored, and the byte corresponding to the 113th to 120th columns of the LED array unit LM10 is stored with respect to LM5. Since the scan (2.5 lines) is shifted, “5” is stored, and the bytes corresponding to the 121st to 128th columns of the LED array unit LM11 are shifted by 6 scans (3 lines) with respect to LM5. , “6” is stored. Therefore, the correction values for magenta are “4”, “4”, “3”, “2”, “2”, “1”, “0”, “0”, “0”, “1”, “1”, Sixteen correction data of “1”, “2”, “3”, “4”, “5”, “6” are sent from the host computer and stored in the
[0211]
Note that the amount of deviation between the printing mechanisms P1 and P2 described above is (D−D2) = + 2 lines. That is, the description will be made assuming that the ideal distance D is shifted by two lines. Of the image data of the first line of magenta of the present embodiment, the image data corresponding to the LED array unit located on the most downstream side from the correction reference LED array unit is always {16- (D-D2) × 2}. It shall be stored in the scanning address. Here, the value “16” in the above equation indicates the 16th scan. In this example, the image data of the first line corresponding to the LED array unit LM11 is stored at the address of the twelfth scan, and therefore the 49th to 72nd column image data corresponding to the correction reference LED array unit LM5 is Stored at the address of 6 scans. Note that (D-D2) is accompanied by a negative sign.
[0212]
A distance D2 is between the H1 line printed by the yellow reference LED array unit LY5 and the H2 line printed by the magenta reference LED array unit LM11 shown in FIG. 16, and the first line of the LED array unit LM11 The magenta image data is stored at the address of the 12th scan, and the yellow LED array unit LY5 is stored at the address of the 16th scan. The difference in scanning is 4 scans, that is, 2 lines, and magenta is stored at the address upstream of 2 lines. After exposing the image data of the sixteenth scan of yellow onto the
[0213]
The operation of storing the magenta image data received by the
[0214]
The operation of reading and printing the image data written in the yellow and magenta RAM 49a as described above will be described. The control circuit 41 issues an instruction to the
[0215]
Next, the control circuit 41 outputs “0” as an initial address value to the H address counter 49d of the memories 49Y and 49M. Further, the control circuit 41 issues an instruction to the
[0216]
Thereafter, the yellow image data up to the second × D scan is similarly transmitted to the
[0217]
While the yellow image data up to the second × D scan is read from the memory 49Y and transmitted to the
[0218]
The same applies to cyan and black, and a description thereof will be omitted. As described above, yellow, magenta, cyan, and black images can be recorded with color misregistration corrected.
[0219]
In this embodiment, in order for the control circuit 41 to detect that the
[0220]
According to the fifth embodiment, the following effects can be obtained. That is, when color images are overlapped and a color image is recorded with a desired color, even if color misregistration occurs due to color image misregistration, the amount of color misregistration in the correction value memory is doubled with the density of sub-scanning resolution. The color image misalignment can be corrected in units of 0.5 lines by changing the address when storing and writing the image data in the sub-scanning direction according to the color misregistration information in the correction value memory, so fine color misregistration is possible Thus, desired color reproduction can be easily realized.
[0221]
In the fifth embodiment, an example is shown in which one line in the sub-scanning direction is divided into two and one line is divided into two prints. However, the line is set twice more finely and is set in units of 0.25 lines. You may make it correct | amend. Thus, as long as the capacity of the memory is allowed, the correction unit can be made finer to increase the accuracy.
[0222]
In each of the above embodiments, a non-volatile memory is used as the correction setting means. However, a dip switch may be provided, and the correction amount may be set in the dip switch.
[0223]
Although the light emitting element of the LED head has been described with 128 dots, actually, for example, if the recording medium is A4 size, 2560 dots, that is, 2560 dots may be arranged with a resolution of 300 DPI.
[0224]
In the above embodiment, the address memory for storing correction value data has a capacity in units of bytes in the main scanning direction. However, all bytes in the main scanning direction are divided into units of several bytes and incremented in units of blocks. You may make it do. For example, in the case of having 2560 recording elements, if the unit is byte, 320 bytes is required as the capacity of the address memory, and theoretically, the deviation of 160 lines can be corrected, but in reality, such a deviation does not occur. The block is divided into 128 dots, that is, blocks of 16 bytes (4 bits). As a result, the number of divided blocks is 20, the capacity of the address memory for storing correction value data is only 20 bytes, the configuration of the LSI circuit becomes easy, and the apparatus can be constructed at low cost. In particular, the greater the resolution of the apparatus and the greater the number of recording elements, the greater the effect. As an address for the address memory at this time, the lower 4 bits of the address designating the byte in the main scanning direction may be discarded.
[0225]
The high performance scanner may be directly connected to the
[0226]
Next, a sixth embodiment of the present invention will be described. FIG. 17 is a block diagram illustrating a print control circuit according to the sixth embodiment. In the sixth embodiment, the step of the printing result generated from the linear inclination of the print head is reduced. The print control circuit according to the sixth embodiment is provided for each image forming unit as in the above embodiments, and receives image data sent from the memory according to designation from the control circuit that controls the entire apparatus. The image is transmitted to the LED head in a form that can be transmitted to the LED head of the image forming unit.
[0227]
In FIG. 17, a print control circuit 71 according to the sixth embodiment includes a read address generation unit 72 that is used when reading image data from a memory (not shown), and a write address generation unit 73 that is used when writing image data into the memory. , An address selector 74 for switching addresses, and a
[0228]
CPU A / D is an address and data bus from a control circuit (not shown), and in this way, settings such as the number of dots for one line and the number of switching dots for oblique correction lines are made in advance. The setting of the number of line switching dots for oblique correction is a timing when the LED head is tilted linearly, measuring the degree of tilt in advance, and switching the line as described later based on the measurement result. The number of dots is set in advance.
[0229]
When an image is input, the READ / WRITE signal is set to the WRITE side, and WDATA and WCLK are sent from the host computer. Based on these, the timing of writing data into the memory and counting up the address are performed. When data is written, the READ / WRITE signal is set to the READ side, a read address is generated based on a data load signal to the LED head such as HDLD and HDCLK and a data transfer clock, and the count is counted up. Although not shown in FIG. 17, the address is divided into a line address and a read address, the line address on the read side is 2 bits larger, and the lower 2 bits are not used so that one line is 4 It is supposed to be a line.
[0230]
FIG. 18 is a block diagram showing the main part of the read address generation unit 72. In the figure, the read address generation unit 72 includes a flip-flop 81, a
[0231]
Next, the operation of the sixth embodiment will be described. First, before starting data transfer, the whole is reset by PAGE RESET. Next, the dot counter 85 counts dots based on the transfer clock HDCLK to the LED head. The value counted here is output to the
[0232]
The output of the
[0233]
FIG. 19 is an explanatory diagram showing transfer data, and this example shows transfer data when the LED head is tilted downward to the right with respect to the conveyance direction of the recording medium. As shown in the figure, the data to be transferred is switched to the next line in the middle, and the data for one line is transferred in four portions.
[0234]
The output of the
[0235]
FIG. 20 is an explanatory diagram showing the positional relationship between the LED head and the image data in the sixth embodiment. In FIG. 20, the horizontal square corresponds to a line, the
[0236]
FIG. 21 is an explanatory diagram showing a printing result. As shown in the figure, in the sixth embodiment, printing is performed with four times the resolution, so that the step of the horizontal line when the LED head is tilted is small.
[0237]
As described above, according to the sixth embodiment, when the LED head is tilted linearly, the same line is switched to the next line in the middle and printing is performed a plurality of times to reduce the step generated in the printing result. Is possible.
[0238]
In each of the above embodiments, the color electrophotographic printer has been described as an example. However, the present invention can also be applied to a line type ink jet printer, a thermal transfer printer, and the like.
[0239]
【The invention's effect】
As described above in detail, according to the present invention, when color images are overlaid and printed, color misregistration caused by the recording head can be easily corrected by electric means, and an inexpensive color recording apparatus can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a control unit according to a first embodiment.
FIG. 2 is a structural diagram illustrating a color recording apparatus according to a first embodiment.
FIG. 3 is a partially cutaway perspective view showing a color image forming unit.
FIG. 4 is a block diagram illustrating a memory according to the first embodiment;
FIG. 5 is an explanatory diagram showing a correspondence relationship between a magenta RAM arrangement and an LED head;
FIG. 6 is a timing chart showing the operation of the first exemplary embodiment.
FIG. 7 is an explanatory diagram showing a test pattern printing result.
FIG. 8 is an explanatory diagram showing a correspondence relationship between a yellow RAM arrangement and an LED head;
FIG. 9 is an explanatory diagram showing a correspondence relationship between a magenta RAM arrangement and an LED head in the second embodiment;
FIG. 10 is an explanatory diagram illustrating a correspondence relationship between a magenta RAM arrangement and an LED head according to a fourth embodiment.
FIG. 11 is an explanatory diagram showing a correspondence relationship between a yellow RAM arrangement and an LED head in the fourth embodiment.
FIG. 12 is a block diagram illustrating a control system according to a fifth embodiment.
FIG. 13 is a block diagram illustrating a memory according to a fifth embodiment.
FIG. 14 is an explanatory diagram showing a correspondence relationship between a magenta RAM arrangement and an LED head according to a fifth embodiment;
FIG. 15 is a timing chart showing the operation of the fifth embodiment.
FIG. 16 is an explanatory diagram showing yellow RAM arrangement and LED head disturbance according to the fifth embodiment;
FIG. 17 is a block diagram illustrating a print control circuit according to a sixth embodiment.
FIG. 18 is a block diagram illustrating a main part of a read address generation unit according to a sixth embodiment;
FIG. 19 is an explanatory diagram showing transfer data in the sixth embodiment.
FIG. 20 is an explanatory diagram showing a positional relationship between an LED head and data in the sixth embodiment.
FIG. 21 is an explanatory diagram illustrating a printing result according to the sixth embodiment.
[Explanation of symbols]
41 Control circuit
48Y, 48M, 48C, 48B Print control circuit
49Y, 49M, 49C, 49B Memory
49a RAM
49b L address counter
49c address memory
49d H address counter
49e M adder
49f H adder
Claims (4)
前記複数の記録部の各々に対して各記録部で記録された画像データと各記録部の基準位置とから副走査方向のずれ量に応じた第１の補正値および該複数の記録部の各々に対して媒体搬送方向最上流側の記録部の基準位置から各記録部の副走査方向の間隔のずれ量に応じた第２の補正値を設定する補正値設定手段と、
前記補正値設定手段の第１の補正値に基づいて前記メモリ手段のアドレスを制御して画像データをメモリ手段に書き込み、第２の補正値に基づいて画像データをメモリ手段から読み出すアドレス制御手段とを設けたことを特徴とする画像記録装置。An image having a memory means capable of writing and reading image data, and having a plurality of recording sections extending in the main scanning direction and forming an image in accordance with the image data read from the memory means in the conveyance direction of the recording medium In the recording device,
The first correction value corresponding to the amount of deviation in the sub-scanning direction from the image data recorded in each recording unit and the reference position of each recording unit for each of the plurality of recording units, and each of the plurality of recording units Correction value setting means for setting a second correction value corresponding to the amount of deviation of the interval in the sub-scanning direction of each recording unit from the reference position of the recording unit on the most upstream side in the medium conveyance direction ,
On the basis of the first correction value of the correction value setting means to control the address of said memory means writes the image data in the memory means, the address control of the image data based on the second correction value is read out from the memory means And an image recording apparatus.
記録媒体の最上流側の記録部の画像形成開始タイミングを基準にして、前記計時手段による前記時間の計時結果に応じて下流側の記録部の画像形成開始を指示する請求項１記載の画像記録装置。A plurality of recording units are arranged at predetermined equal intervals in the conveyance direction of the recording medium, and have time measuring means for measuring the time for which the recording medium conveys the predetermined equal intervals,
2. The image recording according to claim 1, wherein the start of image formation of the downstream recording unit is instructed according to the time measurement result of the time by the time measuring unit with reference to the image formation start timing of the recording unit on the most upstream side of the recording medium. apparatus.
前記計時手段による前記時間の計時結果に応じて最上流側の記録部の画像形成開始を指示するとともに、前記計時手段により前記所定の等間隔を記録媒体が搬送する時間を計時し、この計時結果に応じて下流側の記録部の画像形成開始の指示をする請求項１記載の画像記録装置。A plurality of recording units arranged at predetermined equal intervals in the conveyance direction of the recording medium, and signal generating means for generating a signal for detecting the leading end of the recording medium upstream of the recording unit on the most upstream side; Timing means for timing the time until the image formation start timing of the recording unit on the most upstream side based on the signal of the means,
Instructing the start of image formation of the recording unit on the most upstream side according to the time measurement result of the time by the time measuring means, and measuring the time for the recording medium to convey the predetermined equal interval by the time measuring means, and this time measurement result The image recording apparatus according to claim 1, wherein an instruction to start image formation of a downstream recording unit is issued in response to the request.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19583897A JP3609239B2 (en) | 1997-07-22 | 1997-07-22 | Image recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19583897A JP3609239B2 (en) | 1997-07-22 | 1997-07-22 | Image recording device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1134399A JPH1134399A (en) | 1999-02-09 |
| JP3609239B2 true JP3609239B2 (en) | 2005-01-12 |
Family
ID=16347857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19583897A Expired - Lifetime JP3609239B2 (en) | 1997-07-22 | 1997-07-22 | Image recording device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3609239B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4942369B2 (en) | 2006-03-16 | 2012-05-30 | 株式会社沖データ | Image forming apparatus |
| JP4736980B2 (en) * | 2006-07-05 | 2011-07-27 | セイコーエプソン株式会社 | Image forming apparatus and image forming method |
-
1997
- 1997-07-22 JP JP19583897A patent/JP3609239B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1134399A (en) | 1999-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101921B2 (en) | Image forming apparatus and color shift detection method | |
| US7817948B2 (en) | Image forming apparatus and control method of image forming apparatus | |
| JP2001134041A (en) | Image recorder | |
| JP2010211197A (en) | Image forming apparatus | |
| US9223244B2 (en) | Image writing device, image forming apparatus, and image writing method | |
| JP3428913B2 (en) | Image forming apparatus, adjustment method, and storage medium | |
| CN100357839C (en) | Image forming apparatus and image forming method | |
| JP5197333B2 (en) | Image forming apparatus | |
| EP0589650A1 (en) | Color printer | |
| US6393244B1 (en) | Color shift correcting structure of image forming apparatus | |
| JP3609239B2 (en) | Image recording device | |
| JP3033183B2 (en) | Image recording device | |
| JPH09188000A (en) | Device and method for color recording | |
| JP2004302308A (en) | Image forming apparatus | |
| JP3420003B2 (en) | Color shift correction method for image forming apparatus | |
| JP2009210759A (en) | Image forming apparatus | |
| JP4946943B2 (en) | Image forming apparatus | |
| JP5329783B2 (en) | Image forming apparatus, control method thereof, and control program | |
| JPH11202715A (en) | Image forming device | |
| JP2001347699A (en) | Image forming apparatus | |
| JP2004157152A (en) | Image forming apparatus | |
| JP3376109B2 (en) | Image forming device | |
| JP4270692B2 (en) | Image forming apparatus | |
| KR930007495B1 (en) | Image forming apparatus | |
| JPH09160330A (en) | Color recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041013 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |