JP3607069B2 - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP3607069B2 JP3607069B2 JP03802698A JP3802698A JP3607069B2 JP 3607069 B2 JP3607069 B2 JP 3607069B2 JP 03802698 A JP03802698 A JP 03802698A JP 3802698 A JP3802698 A JP 3802698A JP 3607069 B2 JP3607069 B2 JP 3607069B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- opening
- tear drop
- signal line
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、信号線及びランドから構成された導体回路を有し、表層にソルダーレジストの配設されたプリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
BGA(Ball Grid Array)及びLGA(Land Grid Array)基板等において、表層にソルダーレジストを設けて基板の保護を図ってある。サブトラクティブにより形成されたこの基板の平面図を図17(A)に示し、図17(A)のB−B断面図を図17(B)に示す。基板160の上面には、ランド130及び信号線120が配設され、該基板160の表層には、ソルダーレジスト150が設けられている。このソルダーレジスト150には、ランド130の周囲に開口部150aが形成されている。また、ビルトアップにより形成された基板の断面を図17(D)に示す。この基板では、永久レジスト153が設けられている。
【0003】
【発明が解決しようとする課題】
しかしながら、図17(A)、図17(B)に示すサブトラクティブの従来技術においては、ランド130と信号線120との接続部X1及び信号線120と開口部端との接触部X2において熱収縮による応力が集中し、X1、X2で信号線(導体回路)120に断線を生じせしめることがあった。また、図17(D)に示すビルトアップのプリント配線板においては、断線のみならず、絶縁層にクラックKが発生することがあった。
【0004】
このため、本発明者は、ランドにティアドロップを付加することを案出した。しかし、図17(C)に示すようにランド130に対し付加したティアドロップ140が、信号線120の開口部150aとの接触部X2まで延在していないときには、該接触部X2において、信号線120に加わる応力が変わらず、やはり断線、クラックが発生することが予想された。
【0005】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、ソルダーレジストの開口部端においてクラックの発生しないプリント配線板の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1は、基板に信号線及びランドを配設すると共に、表層にソルダーレジストを配設してなるプリント配線板の製造方法であって、
ランドが、該ランドに対応して配設されるソルダーレジストの開口部よりも小さいかを判断するステップと、
ランドが該開口部よりも大きいときに、ランドから延在する信号線に対して、ティアドロップを周囲の導体回路から絶縁間隔を保てるようにした角度となるように配設するステップと、
ランドが該開口部よりも小さいとき又は同じときに、ランドから延在する信号線に対して、ティアドロップを、ソルダーレジストの該開口部端にかかるように配設するステップと、を有することを技術的特徴とする。
【0009】
請求項2のプリント配線板の製造方法では、請求項1において、前記ランドから延在する信号線に対して、ティアドロップを、ソルダーレジストの該開口部端にかかるように配設するステップにおいて、ランドと開口部との形成ズレを開口部が最もずれた値であるクリアランスとして設定し、該ティアドロップがクリアランス分ずれてもソルダーレジストの該開口部端にかかるように配設することを技術的特徴とする。
【0011】
請求項1のプリント配線板の製造方法においては、ランドが、該ランドに対応して配設されるソルダーレジストの開口部よりも小さいかを判断し、ランドが該開口部よりも小さい又は同じときに、ランドから延在する信号線に対して、ティアドロップをソルダーレジストの該開口部端にかかるように配設することで、開口部端と交差する位置で信号線の幅を広くしてあるため、応力が集中し難く、該開口部端において配線やクラックが発生することがなくなる。
【0012】
請求項2のプリント配線板においては、ランドと開口部との形成ズレを考慮し、ソルダーレジストの該開口部端にかかるように配設する。このため、例え、ランドに対してソルダーレジストの開口部を形成する際に開口部の位置がズレても、開口部端と交差する位置で信号線の幅が広くなるため、応力が集中し難く、該開口部端において断線やクラックが発生することがなくなる。
【0013】
【発明の実施の形態】
以下、本発明の第1実施形態に係るプリント配線板及び該プリント配線板の製造方法について図を参照して説明する。
図13は、本実施形態のプリント配線板の一部を示す平面図である。該プリント配線板10においては、ランド30のマトリックス30αが配置され、該マトリックス30αに載置される電子部品(図示せず)との接続が取られる。
【0014】
該マトリックス30αに含まれる図中でJで示す部分のランド30を拡大して図14(A)に示す。プリント配線板10の表層には、図13中では図示していないソルダーレジスト50が配設され、該ソルダーレジスト50には、ランド30に対応させて開口部50aが形成されている。ここで、該開口部50aの径は、ランド30の径よりも大きくなるように形成されている。該ランド30は信号線20を介してバイアホール25に配設されたランド32に接続されている。即ち、下層(裏面)側からの接続がバイアホール25−ランド32−信号線20−ランド30まで取り回され、該ランド30を介して図示しない電子部品への接続が取られている。
【0015】
ここで、ソルダーレジスト50の開口部50a内に配設されたランド30には、信号線20との接続部にティアドロップ40が付加されている。即ち、ランド30と信号線20との接続部にティアドロップ40を配設することで、該接続部において応力が集中しないように構成されている。ここで、該ティアドロップ40は、該開口部50aの端部にかかるように配設されている。このため、図17(B)を参照して上述した従来技術のプリント配線板160と異なり、該開口部端と交差する位置で信号線20の幅が広くなるため、応力が集中し難く、該開口部端において断線やクラックが発生することがない。なお、バイアホール25の形成されるランド32にも同様にティアドロップ40が配設され、ランド25と信号線20との接続部において応力が集中しないように構成されている。
【0016】
一方、図13に示すプリント配線板10において、図示しない電子部品を載置するための導体部27に信号線24を介してランド30βが接続されている。該ランド30βを拡大して図14(A)に示す。該ランド30βに対応して形成されているソルダーレジストの開口部50bは、該ランド30βの径よりも小さく形成されている。該ランド30βと信号線24との接続部にはティアドロップ40が配設されている。即ち、ランド30βと信号線24との接続部にティアドロップ40を配設することで、該接続部において応力が集中し、クラックが発生しないように構成されている。
【0017】
引き続き、図13に示すプリント配線板のランド30、30βにティアドロップを付加するための導体回路形成用のデータ作成処理について、図1〜図4のフローチャート及び図5〜図12の説明図を参照して説明する。ここでは、ランド及び信号線(両者をまとめて導体パターンを称する)を設けるためのデータ、及び、導体パターンの上に形成するソルダーレジストの開口部を設けるためのデータは、従来技術の方法で既に形成されたものとして、作成されたランド及び信号線にティアドロップを付加する際の処理について説明する。
【0018】
先ず、ソルダーレジストを形成するためのデータ中から開口部を抽出する(S14)。例えば、図5(A)に示すようにソルダーレジスト50に形成される開口部50aを抽出する。そして、開口部の中心を求める(S16)。即ち、図5(B)に示すように開口部50aの中心Xを求める。引き続き、図5(C)に示すよう中心Xから、ランド30の端部又は信号線20へN本(ここでは8本)の矢印AR1〜AR8を配設する(S18)。なおここでは、矢印の本数Nとして8を設定しているが、Nを16や32とすることで16又は32方向など、任意に設定して検索することも可能である。
【0019】
引き続き、信号線の引き出し方向を求める(S20)。ここでは、最も長い矢印の方向を信号線の引き出し方向、即ち、ティアドロップの付加方向として検出する。この図5(C)に示すランド30に対しては、信号線20に沿って設けられた矢印AR7が最も長い矢印となり、該矢印AR7の方向を、信号線20の引き出し方向として特定する。
【0020】
次に、開口部の径がランドの径よりも小さいかを判断する(S22)。ここで、図5(A)に示すように開口部50aの径がランド30の径よりも大きいときには(S22がNo)、ステップ26へ進み、他方、図5(D)に示すように開口部50bの径がランド30の径よりも小さいときには(S22がYes)、ティアドロップ付加処理(S24)へ移行する。なお、図15及び図16を参照して後述するようにランド及び開口部の形状が正方形又は長方形の場合は、ランドと開口部との大きさを比較して以降の処理を進める。
【0021】
ここで、該ティアドロップ付加処理1(S24)について、当該処理のサブルーチンを示す図2のフローチャート及び図7、図8の説明図を参照して説明する。
先ず、ランド30について、図7(A)に示すように信号線20の左右にティアドロップ角度が予め設定されてある角度(D)になるように接線42a、42bを引きティアドロップ40Aを付加する(S40)。その後、付加したティアドロップ40について、周囲の導体回路(例えば、信号線22)から所定の絶縁間隔d(例えば100μ)を保てるかを調べる(S42)。ここで、所定の絶縁間隔を保ち得る場合には(S44がYes)、処理を終了する。これにより、該作成されたデータに基づき、後述する製造工程を経て、図8(A)に示すように、ソルダーレジスト50の下側にティアドロップ40Aが付加される。
【0022】
一方、D°のティアドロップを付加した際には、他の導体回路からの絶縁間隔dが保ち得ない場合には(S44がNo)、図7(B)に示すように信号線20の左右にティアドロップ角度が予め設定してある角度(D)から予め設定してあるステップ角度(γ)を足した角度(D+γ)になるようにティアドロップ40Bを付加する(S46)。その後、付加したティアドロップ40Bについて、周囲の導体回路から所定の絶縁間隔dを保てるかを調べる(S48)。ここで、所定の絶縁間隔を保ち得る場合には(S50がYes)、処理を終了する。これにより、該作成されたデータに基づき、後述する製造工程を経て、図8(B)に示すように、ソルダーレジスト50の下側にティアドロップ40Bが付加される。
【0023】
他方、D+γの角度のティアドロップでも、他の導体回路(例えば、信号線22)からの絶縁間隔が保ち得ない場合には(S50がNo)、設定されている最大角度(ソルダーレジストのズレ量をカバーできる角度)に達したかを判断し(S51)、最大角度に達するまでは(S51がNo)、ステップ46に戻り、D+2γの角度のティアドロップの付加を試みる。そして、D+nγの角度が最大角度を越えると(S51がYes)、図7(C)に示すようにティアドロップの付加を断念する(S52)。これにより、該作成されたデータに基づき、後述する製造工程を経て、図8(C)に示すように、ランド30にティアドロップが付加されなくなる。
【0024】
引き続き、図1を参照して上述したステップ22の開口部径がランドよりも大きい際(S22がNo)の処理について説明する。ここでは、先ず、開口部内に信号線の曲がりがあるかを判断する(S26)。該判断は、最長の矢印がソルダーレジストの開口部を越えるかにより行う。即ち、図5(C)に示すように信号線20に沿って設けられた矢印AR7が開口部50aを越える際には、曲がりがないと判断され(S26がNo)、ステップ28のティアドロップ付加処理2へ進む。他方、図6(G)に示すように、信号線20に沿って設けられた矢印AR7が、開口部50aを越えないときには、信号線に曲がりありと判断し(S26がYes)、ティアドロップ付加処理3(S30)へ移行する。
【0025】
ここで、信号線に曲がりがない際のティアドロップ付加処理2について、当該処理のサブルーチンを示す図3のフローチャート及び図6、図9、図10の説明図を参照して説明する。
先ず、図6(E)に示すようにランド30について、信号線20と開口部50aとの交点X2を求める(図3に示すS60)。そして、図9(A)に示すように該交点X2からクリアランスCを設けた点からランド30に対して接線42a、42bを引くことでティアドロップ40Cを付加する(S62)。その後、付加したティアドロップ40Cについて、周囲の導体回路から所定の絶縁間隔を保てるかを調べる(S64)。ここで、所定の絶縁間隔を保ち得る場合には(S66がYes)、処理を終了する。これにより、該作成されたデータに基づき、後述する製造工程を経て、図10(A)に示すように、ソルダーレジスト50の下側にティアドロップ40Cが付加される。
【0026】
このクリアランスCとは、図6(E)、図6(F)中に示すようにランド30に対する開口部50aの形成時の位置ズレを意味する。即ち、図6(E)中に一点破線で示すように、設計寸法で交点X2にかかるようティアドロップ40の位置を決定しても、実際の製造工程において、図6(F)に示すように開口部50aの配置位置がずれた際には、ティアドロップが、交点X2にかからなくなることがあり得るため、開口部50aが最もずれた際の値をクリアランスCとして設定し、該クリアランスC分ずれてもティアドロップ40が交点X2にかかるようにする。
【0027】
一方、該ティアドロップを付加した際には、他の導体回路(例えば、信号線22)からの絶縁間隔が保ち得ない場合には(S66がNo)、図9(B)に示すように予め設定されたステップ距離を最初に求めた距離から引いたポイントS(L−l)からティアドロップ40Bを付加する(S68)。その後、付加したティアドロップ40Bについて、周囲の導体回路から所定の絶縁間隔を保てるかを調べる(S70)。ここで、所定の絶縁間隔を保ち得る場合には(S72がYes)、処理を終了する。これにより、該作成されたデータに基づき、後述する製造工程を経て、図10(B)に示すように、ソルダーレジスト50の下側にティアドロップ40Bが付加される。
【0028】
他方、設定された距離(L−l)でティアドロップを付加した際に、他の導体回路からの絶縁間隔が保ち得ない場合には(S72がNo)、設定距離(L−l)が予め設定された最短距離未満かを判断し(S73)、最短距離以上の際には(S73がNo)、ステップ68へ戻り(L−2l)にてティアドロップの付加を試みる。ここで、設定距離(L−nl)が予め設定された最短距離以下になると(S73がYes)、図9(C)に示すようにティアドロップの付加を断念する(S74)。これにより、該作成されたデータに基づき、後述する製造工程を経て、図10(C)に示すように、ランド30にティアドロップが付加されなくなる。
【0029】
引き続き、図1に示すステップ30の判断において、信号線に曲がり有りとされた際の(S26がYes)、ティアドロップ付加処理3(S30)について、当該処理のサブルーチンを示す図4のフローチャート及び図11、図12の説明図を参照して説明する。
先ず、ランド30について、図11(A)に示すように信号線20の左右にティアドロップ角度が予め設定された角度になるようにティアドロップ40Aの付加を試みる(S80)。その後、該設定角度のティアドロップが付加可能かを調べる(S82)。ここで、設定角度度のティアドロップが付加可能なときには、ステップ86へ移行する。他方、図11(B)に示すように、信号線の曲がり部分がランド30に近すぎて設定角度のティアドロップ40Aが付加できないときには(S82がNo)、ステップ84へ移行し、図11(C)に示すように、該曲がり部分からティアドロップ40Dを付加する。その後、付加したティアドロップ40について、周囲の導体回路から所定の絶縁間隔を保てるかを調べる(S82)。所定の絶縁間隔を保ち得る場合には(S82がYes)、処理を終了する。これにより、該作成されたデータに基づき、後述する製造工程を経て、図12(A)又は図12(C)に示すようにティアドロップ40A又はティアドロップ40Dが付加される。
【0030】
一方、ティアドロップを付加すると他の導体回路からの絶縁間隔が保ち得ない場合には(S88がNo)、ティアドロップの付加を断念する(S90)。
【0031】
上述したティアドロップ付加処理1、2、3により各開口部に配設されるランドにティアドロップを付加する。そして、次の開口部があるかを判断し(図1に示すS32)、次の開口部がある際には(S32がYes)、ステップ14に戻り上述した処理を繰り返す。そして、全てのソルダーレジストの開口部に対する処理を終了すると(S32がNo)、当該ティアドロップの付加処理を完了する。
【0032】
上述した処理により導体回路(ランド、信号線、ティアドロップ)パターン形成用データが完成し、該データを用いて樹脂製のフィルム上に導電回路に対応するパターンを形成することで、マスクフィルムを完成する。ここで、該マスクフィルムを用いてプリント配線板の導電回路形成し、該導体回路へのソルダーレジストの塗布する。この工程は、従来から用いられているものと同一であるため説明を省略する。
【0033】
ここで、図6(E)、図6(F)を参照して上述したように、ソルダーレジストの開口部50aを形成する際に、最大の位置誤差、即ち、クリアランスC分ずれても、図10(A)に示すティアドロップ40Cは、開口部50aの端部にかかり、該端部に於ける信号線20の幅を広げる。このため、例え、ランドに対してソルダーレジストの開口部の位置に誤差があっても、開口部端と交差する位置で信号線の幅が広くなるので、熱収縮を繰り返しても応力が集中し難く、該開口部端において断線やクラックが発生することがなくなる。
【0034】
なお、上述した実施形態においては、ソルダーレジストの円形の開口部の円形のランドにティアドロップを付加する処理について説明した。同様の処理により、図15(A)に示すようにソルダーレジスト50の正方形の開口部内50c内に正方形のランド30cが配設される際に、図3を参照して上述したティアドロップ付加処理2により、信号線20の引き出し側にティアドロップ40Cを該開口部50cの端部がかかるように付加できる。また、図15(B)に示すように、信号線が開口部50c内で曲がっている際にも、図4を参照して上述したティアドロップ付加処理3により、ティアドロップ40Dを付加できる。更に、開口部50dの辺が、ランド30cの辺よりも小さいとにきには、図2を参照して上述したティアドロップ付加処理1により、所定のティア角になるようにティアドロップ40Aを付加することができる。
【0035】
更に同様に、図16(A)に示すようにソルダーレジスト50の長方形の開口部内50e内に長方形のランド30dが配設される際に、図3を参照して上述したティアドロップ付加処理2により、信号線20の引き出し側にティアドロップ40Cを該開口部50eの端部がかかるように付加できる。また、図16(B)に示すように、信号線が開口部50e内で曲がっている際にも、図4を参照して上述したティアドロップ付加処理3により、ティアドロップ40Dを付加できる。更に、開口部50fの短辺が、ランド30dの短辺よりも小さいとにきには、図3を参照して上述したティアドロップ付加処理1により、所定のティアドロップ角度になるようにティアドロップ40Aを付加することができる。
【0036】
なお、図12(C)を参照して上述したように、ソルダーレジスト50の開口部内50a内に配設されるランド30から引き出された信号線20が、該開口部50a内で曲がっている際に、該開口部内でティアドロップ40Dを付加したが、図12(D)に示すように、開口部50aの外部の信号線30上の所定位置(例えば、クリアランスCを設けた位置)からティアドロップを配設することで、ティアドロップ40Eを該開口部50aの端部にかかるように配設することも可能である。
【0037】
更に、本実施形態では、開口部がランドよりも大きい場合にもティアドロップを付加することで、ランドが補強され、より銅と樹脂との密着性が良くなる。
【0039】
【発明の効果】
請求項1のプリント配線板の製造方法においては、ランドがソルダーレジストの開口部径よりの小さいとき又は同じときに、ランドから延在する信号線に対して、ティアドロップをソルダーレジストの該開口部端にかかるように配設することで、開口部端と交差する位置で信号線の幅を広くしてあるため、応力が集中し難く、該開口部端において断線やクラックが発生することがなくなる。
【0040】
請求項2のプリント配線板においては、ランドと開口部との形成ズレを考慮し、ソルダーレジストの該開口部端にかかるように配設する。このため、例え、ランドに対してソルダーレジストの開口部の形成時に開口部の位置がズレても、開口部端と交差する位置で信号線の幅が広くなるため、応力が集中し難く、該開口部端において断線やクラックが発生することがなくなる。
【図面の簡単な説明】
【図1】本発明の1実施形態に係るティアドロップ付加処理のフローチャートである。
【図2】図1中のティアドロップ付加処理1のサブルーチンの内容を示すフローチャートである。
【図3】図1中のティアドロップ付加処理2のサブルーチンの内容を示すフローチャートである。
【図4】図1中のティアドロップ付加処理3のサブルーチンの内容を示すフローチャートである。
【図5】図5(A)〜図5(C)は、ティアドロップを付加するランド及び開口部を示す説明図である。
【図6】図6(E)、図6(F)、図6(G)は、ティアドロップを付加するランド及び開口部を示す説明図である。
【図7】図7(A)、図7(B)、図7(C)は、ティアドロップ付加処理1に基づくティアドロップの形状決定を示す説明図である。
【図8】図8(A)、図8(B)、図8(C)は、ティアドロップ付加処理1に基づき付加されたティアドロップの形状を示す平面図である。
【図9】図9(A)、図9(B)、図9(C)は、ティアドロップ付加処理2に基づくティアドロップの形状決定を示す説明図である。
【図10】図10(A)、図10(B)、図10(C)は、ティアドロップ付加処理2に基づき付加されたティアドロップの形状を示す平面図である。
【図11】図11(A)、図11(B)、図11(C)は、ティアドロップ付加処理3に基づくティアドロップの形状決定を示す説明図である。
【図12】図12(A)、図12(B)、図12(C)は、ティアドロップ付加処理3に基づき付加されたティアドロップの形状を示す平面図である。
【図13】本発明の1実施形態に係るプリント配線板の一部を示す平面図である。
【図14】図14(A)は、図13中のJ部分の拡大図であり、図14(B)は、図13中のK部分の拡大図である。
【図15】図15(A)、図15(B)、図15(C)は、正方形のランドに付加されたティアドロップの形状を示す平面図である。
【図16】図16(A)、図16(B)、図16(C)は、長方形のランドに付加されたティアドロップの形状を示す平面図である。
【図17】図17(A)は、従来技術に係るプリント配線板の平面図であり、図17(B)は、図17(A)のB−B断面図であり、図17(C)は、図17(A)に示すプリント配線板にティアドロップを付加した際の平面図であり、図17(D)は、プリント配線板の断面図である。
【符号の説明】
10 プリント配線板
20 信号線
25 バイアホール
30、30a、30b ランド
32 ランド
40、40A、40B ティアドロップ
50 ソルダーレジスト
50a、50b 開口部
60 基板[0001]
BACKGROUND OF THE INVENTION
This invention has a conductor circuit constructed from the signal line and the land, a process for producing a print circuit board which is disposed in the solder resist on the surface layer.
[0002]
[Prior art]
In BGA (Ball Grid Array) and LGA (Land Grid Array) substrates, etc., a solder resist is provided on the surface layer to protect the substrates. A plan view of the substrate formed by subtransactions active shown in FIG. 17 (A), shown in FIG. 17 (B) a B-B sectional view of FIG 17 (A).
[0003]
[Problems to be solved by the invention]
However, in the subtractive prior art shown in FIGS. 17A and 17B, thermal contraction occurs at the connection portion X1 between the
[0004]
For this reason, the present inventor has devised adding a teardrop to the land. However, as shown in FIG. 17C, when the
[0005]
The present invention has been made to solve the above problems, and an object is to provide a method for producing a print wiring board causing no cracks at the opening end of the solder resist.
[0008]
[Means for Solving the Problems]
Claim 1 is a method for manufacturing a printed wiring board in which a signal line and a land are disposed on a substrate and a solder resist is disposed on a surface layer.
Determining whether the land is smaller than the opening of the solder resist disposed corresponding to the land;
When the land is larger than the opening, the teardrop is disposed at an angle so as to maintain an insulation distance from the surrounding conductor circuit with respect to the signal line extending from the land; and
Disposing a tear drop over the edge of the opening of the solder resist with respect to the signal line extending from the land when the land is smaller than or the same as the opening. Technical features.
[0009]
In the method of manufacturing a printed wiring board according to claim 2, in the step of disposing the tear drop so as to cover the end of the opening of the solder resist with respect to the signal line extending from the land in claim 1 . Technically, the gap between the land and the opening is set as a clearance where the opening is the most deviated , and the tear drop is disposed so as to cover the end of the opening of the solder resist even if the tear drop deviates by the clearance. Features.
[0011]
In the method for manufacturing a printed wiring board according to claim 1 , it is determined whether the land is smaller than an opening of a solder resist provided corresponding to the land, and the land is smaller than or the same as the opening. In addition, the width of the signal line is widened at a position intersecting with the end of the opening by arranging the tear drop so as to cover the end of the opening of the solder resist with respect to the signal line extending from the land. Therefore, stress is difficult to concentrate, and wiring and cracks are not generated at the end of the opening.
[0012]
In the printed wiring board according to the second aspect , in consideration of the formation deviation between the land and the opening, the printed wiring board is disposed so as to cover the end of the opening of the solder resist. For this reason, even when the opening of the solder resist is formed with respect to the land, even if the position of the opening is shifted, the width of the signal line is widened at the position intersecting with the end of the opening, so that stress is difficult to concentrate. , No disconnection or cracks occur at the end of the opening.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a printed wiring board and a method of manufacturing the printed wiring board according to the first embodiment of the present invention will be described with reference to the drawings.
FIG. 13 is a plan view showing a part of the printed wiring board of the present embodiment. In the printed
[0014]
FIG. 14A is an enlarged view of the
[0015]
Here, in the
[0016]
On the other hand, in the printed
[0017]
Continuing, referring to the flowcharts of FIGS. 1 to 4 and the explanatory diagrams of FIGS. 5 to 12 for the data generation processing for forming the conductor circuit for adding tear drops to the
[0018]
First, an opening is extracted from data for forming a solder resist (S14). For example, as shown in FIG. 5A, the
[0019]
Subsequently, the drawing direction of the signal line is obtained (S20). Here, the direction of the longest arrow is detected as the signal line drawing direction, that is, the tear drop adding direction. For the
[0020]
Next, it is determined whether the diameter of the opening is smaller than the diameter of the land (S22). Here, when the diameter of the
[0021]
Here, the tear drop addition process 1 (S24) will be described with reference to the flowchart of FIG. 2 showing the subroutine of the process and the explanatory diagrams of FIGS.
First, for the
[0022]
On the other hand, when the D ° tear drop is added and the insulation distance d from other conductor circuits cannot be maintained (No in S44), the left and right sides of the
[0023]
On the other hand, if the insulation interval from another conductor circuit (for example, the signal line 22) cannot be maintained even with the tear drop of the angle D + γ (S50 is No), the set maximum angle (the amount of deviation of the solder resist) Is reached (S51). Until the maximum angle is reached (S51 is No), the process returns to step 46 to try to add a teardrop with an angle of D + 2γ. When the angle D + nγ exceeds the maximum angle (Yes in S51), the addition of the teardrop is abandoned as shown in FIG. 7C (S52). Thereby, the tear drop is not added to the
[0024]
Next, the process when the opening diameter in
[0025]
Here, the tear drop addition process 2 when the signal line is not bent will be described with reference to the flowchart of FIG. 3 and the explanatory diagrams of FIGS. 6, 9, and 10 showing the subroutine of the process.
First, as shown in FIG. 6E, the intersection X2 between the
[0026]
The clearance C means a positional shift when the
[0027]
On the other hand, when the tear drop is added, if the insulation interval from another conductor circuit (for example, the signal line 22) cannot be maintained (No in S66), as shown in FIG. The
[0028]
On the other hand, when a teardrop is added at a set distance (L-1), if the insulation interval from other conductor circuits cannot be maintained (No in S72), the set distance (L-1) is set in advance. It is determined whether the distance is less than the set shortest distance (S73). When the distance is equal to or greater than the shortest distance (S73: No), the process returns to step 68 and tries to add a teardrop (L-2l). Here, when the set distance (L-nl) is equal to or less than the preset shortest distance (Yes in S73), the addition of the teardrop is abandoned as shown in FIG. 9C (S74). As a result, the tear drop is not added to the
[0029]
Subsequently, in the determination of
First, for the
[0030]
On the other hand, when the teardrop is added and the insulation interval from other conductor circuits cannot be maintained (No in S88), the addition of the teardrop is abandoned (S90).
[0031]
The tear drop is added to the land arranged in each opening by the above-described tear drop addition processing 1, 2, and 3. Then, it is determined whether or not there is a next opening (S32 shown in FIG. 1), and when there is a next opening (S32 is Yes), the process returns to step 14 and the above-described processing is repeated. When the processing for all the solder resist openings is completed (No in S32), the teardrop addition processing is completed.
[0032]
Conductor circuit (land, signal line, teardrop) pattern formation data is completed by the above processing, and a mask film is completed by forming a pattern corresponding to the conductive circuit on the resin film using the data. To do. Here, a conductive circuit of a printed wiring board is formed using the mask film, and a solder resist is applied to the conductor circuit. Since this process is the same as that used conventionally, description is abbreviate | omitted.
[0033]
Here, as described above with reference to FIGS. 6 (E) and 6 (F), when the solder resist
[0034]
In the above-described embodiment, the process of adding tear drops to the circular land of the circular opening of the solder resist has been described. When the
[0035]
Similarly, when the
[0036]
As described above with reference to FIG. 12C, when the
[0037]
Furthermore, in this embodiment, even when the opening is larger than the land, by adding a tear drop, the land is reinforced, and the adhesion between copper and resin is improved.
[0039]
【The invention's effect】
The printed wiring board manufacturing method according to claim 1 , wherein when the land is smaller than or the same as the opening diameter of the solder resist, the tear drop is attached to the opening of the solder resist with respect to the signal line extending from the land. Since the signal line is widened at the position intersecting with the end of the opening by being arranged so as to cover the end, it is difficult for stress to concentrate, and disconnection and cracks are not generated at the end of the opening. .
[0040]
In the printed wiring board according to the second aspect , in consideration of the formation deviation between the land and the opening, the printed wiring board is disposed so as to cover the end of the opening of the solder resist. For this reason, for example, even if the position of the opening is shifted when the opening of the solder resist is formed with respect to the land, the width of the signal line is widened at the position intersecting with the end of the opening. Disconnection and cracks are not generated at the end of the opening.
[Brief description of the drawings]
FIG. 1 is a flowchart of a teardrop addition process according to an embodiment of the present invention.
FIG. 2 is a flowchart showing the contents of a subroutine of tear drop addition processing 1 in FIG. 1;
FIG. 3 is a flowchart showing the contents of a subroutine of tear drop addition processing 2 in FIG. 1;
FIG. 4 is a flowchart showing the contents of a subroutine of tear drop addition processing 3 in FIG. 1;
FIGS. 5A to 5C are explanatory diagrams showing lands and openings for adding teardrops. FIG.
6E, FIG. 6F, and FIG. 6G are explanatory views showing lands and openings to which tear drops are added.
FIGS. 7A, 7B, and 7C are explanatory diagrams showing teardrop shape determination based on teardrop addition processing 1. FIG.
8A, FIG. 8B, and FIG. 8C are plan views showing the shape of a teardrop added based on the teardrop addition processing 1;
FIGS. 9A, 9B, and 9C are explanatory diagrams showing teardrop shape determination based on the teardrop addition process 2. FIG.
FIGS. 10A, 10B, and 10C are plan views showing the shape of a teardrop added based on the teardrop addition process 2. FIG.
FIGS. 11A, 11B, and 11C are explanatory diagrams illustrating teardrop shape determination based on the teardrop addition process 3. FIG.
FIGS. 12A, 12B, and 12C are plan views showing the shape of a teardrop added based on the teardrop addition processing 3. FIG.
FIG. 13 is a plan view showing a part of a printed wiring board according to an embodiment of the present invention.
14A is an enlarged view of a portion J in FIG. 13, and FIG. 14B is an enlarged view of a portion K in FIG.
FIGS. 15A, 15B, and 15C are plan views showing the shape of a teardrop added to a square land. FIG.
FIGS. 16A, 16B, and 16C are plan views showing the shape of a tear drop added to a rectangular land. FIGS.
17A is a plan view of a printed wiring board according to the prior art, FIG. 17B is a cross-sectional view taken along line BB in FIG. 17A, and FIG. FIG. 17A is a plan view when a tear drop is added to the printed wiring board shown in FIG. 17A, and FIG. 17D is a cross-sectional view of the printed wiring board.
[Explanation of symbols]
10 Printed
Claims (2)
ランドが、該ランドに対応して配設されるソルダーレジストの開口部よりも小さいかを判断するステップと、
ランドが該開口部よりも大きいときに、ランドから延在する信号線に対して、ティアドロップを周囲の導体回路から絶縁間隔を保てるようにした角度となるように配設するステップと、
ランドが該開口部よりも小さいとき又は同じときに、ランドから延在する信号線に対して、ティアドロップを、ソルダーレジストの該開口部端にかかるように配設するステップと、を有することを特徴とするプリント配線板の製造方法。A method for producing a printed wiring board in which a signal line and a land are disposed on a substrate and a solder resist is disposed on a surface layer,
Determining whether the land is smaller than the opening of the solder resist disposed corresponding to the land;
When the land is greater than the opening, and a step of disposing so as to the signal lines extending from the land, become a teardrop from the surrounding conductor circuit and angle so as to maintain the insulation gap,
Disposing a tear drop over the edge of the opening of the solder resist with respect to the signal line extending from the land when the land is smaller than or the same as the opening. A method for producing a printed wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03802698A JP3607069B2 (en) | 1998-02-03 | 1998-02-03 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03802698A JP3607069B2 (en) | 1998-02-03 | 1998-02-03 | Method for manufacturing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11220247A JPH11220247A (en) | 1999-08-10 |
JP3607069B2 true JP3607069B2 (en) | 2005-01-05 |
Family
ID=12514063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03802698A Expired - Lifetime JP3607069B2 (en) | 1998-02-03 | 1998-02-03 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3607069B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4196875B2 (en) | 2004-04-26 | 2008-12-17 | ブラザー工業株式会社 | Printed circuit board and inkjet head using the same |
JP4646661B2 (en) | 2005-03-18 | 2011-03-09 | 株式会社リコー | Printed wiring board printing method, mounting method, and program |
JP4405562B2 (en) | 2008-03-18 | 2010-01-27 | 株式会社東芝 | Printed wiring boards and electronic devices |
-
1998
- 1998-02-03 JP JP03802698A patent/JP3607069B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11220247A (en) | 1999-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102111968B (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
US20090071705A1 (en) | Printed circuit board having embedded components and method for manufacturing thereof | |
JP6460882B2 (en) | Wiring circuit board and manufacturing method thereof | |
US9398691B2 (en) | Printed circuit board | |
EP0989789B1 (en) | Printed wiring board and manufacturing method thereof | |
KR100754102B1 (en) | High precision connection member and manufacturing method thereof | |
JP3607069B2 (en) | Method for manufacturing printed wiring board | |
JP2003198085A (en) | Circuit board and its manufacturing method | |
US6846993B2 (en) | Multilayer printed wiring board and its manufacturing method | |
JP3634473B2 (en) | Printed wiring board | |
JP4203425B2 (en) | Method for manufacturing double-sided circuit wiring board | |
JPH0918108A (en) | Connection structure for flexible printed board | |
CN102348324B (en) | There is between wiring pattern the electronic module of feedthrough conductor | |
JPH01289190A (en) | Terminal structure of printed board connection | |
WO1997024021A1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
JP2005322946A (en) | Manufacturing method of printed wiring board and printed wiring board | |
JP3275378B2 (en) | Manufacturing method of printed wiring board | |
US6360434B1 (en) | Circuit fabrication | |
JP2750811B2 (en) | Mounting hole of printed wiring board and method of processing the same | |
JP3958639B2 (en) | Flexible circuit board and manufacturing method thereof | |
JP2024032660A (en) | Printed-circuit support and manufacturing method thereof | |
JP2008034625A (en) | Mounting substrate | |
JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
JP2006108436A (en) | Connection structure of printed wiring board | |
JP3539850B2 (en) | Printed wiring board and pattern forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |