JP3604868B2 - System and error handling method - Google Patents

System and error handling method Download PDF

Info

Publication number
JP3604868B2
JP3604868B2 JP13481097A JP13481097A JP3604868B2 JP 3604868 B2 JP3604868 B2 JP 3604868B2 JP 13481097 A JP13481097 A JP 13481097A JP 13481097 A JP13481097 A JP 13481097A JP 3604868 B2 JP3604868 B2 JP 3604868B2
Authority
JP
Japan
Prior art keywords
signal line
error
information processing
disconnection
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13481097A
Other languages
Japanese (ja)
Other versions
JPH10327151A (en
Inventor
仁 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP13481097A priority Critical patent/JP3604868B2/en
Publication of JPH10327151A publication Critical patent/JPH10327151A/en
Application granted granted Critical
Publication of JP3604868B2 publication Critical patent/JP3604868B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Computer And Data Communications (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ネットワーク上に接続されるシステムおよびエラー処理方法に関する。
【0002】
【従来の技術】
ネットワークを形成する方法として、図1に示すような階段状のスター型トポロジー1(以下、STN1と称する)を形成する方法がある。STN1を形成する場合、各信号線は、ホストコンピュータシステム(以下、ホストと称する)2とハブ3,4,7,8かデバイス5,6,9,10,11,12,13との間、あるいはホスト2と別のハブかデバイスに接続されている。この場合、ホスト1は、STN1制御用でSTN1上にはひとつしか存在しない。
【0003】
また、信号のリピータ機能を有するハブ3,4,7,8はデバイス追加の接続点となるためSTN1を形成する上で不可欠な機能である。各デバイス5,6,9,10,11,12,13は、たとえばプリンタ、スキャナ、キーボード等のコンピュータI/Oが考えられる。
【0004】
従来、このようなネットワークシステムにおいて接続されているデバスを検出する手段として、接続に使用している信号線の状態を検出することで接続・切断の状態を行う方法がある。これは、信号線に抵抗器を接続し電圧を加えることにより、任意の状態を作り出すものである。
【0005】
【発明が解決しようとする課題】
しかし、この方式の場合、以下の問題が生じる。
【0006】
(1)ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、そのデバイスの状態を知らないホストがリトライを繰り返すことによりネットワーク全体を一括管理するホストのリトライの負荷が増加する。
【0007】
(2)ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、ネットワーク全体が不安定になる可能性がある。
【0008】
そこで、本発明は、上記に鑑みてなされたものであり、装置の異常に起因するシステムエラーを阻止することが可能なシステムおよびエラー処理方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
このような目的を達成するために、請求項1の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムであって、前記デバイスは、デバイスのエラーを検出する検出手段と、前記検出手段によりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出手段によりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行う手段とを有し、前記ホストは、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理手段とを有することを特徴とする。
【0010】
請求項2の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムであって、前記情報処理機器は、情報処理機器のエラーを検出する検出手段と、前記検出手段により情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出手段により情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御手段とを有し、前記他の情報処理機器は、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理手段とを有することを特徴とする。
【0011】
請求項3の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムにおけるエラー処理方法であって、前記デバイスのエラーを検出する検出ステップと、前記検出ステップによりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出ステップによりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行うステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理ステップとを有することを特徴とする。
【0012】
請求項4の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムにおけるエラー処理方法であって、
前記情報処理機器のエラーを検出する検出ステップと、前記検出ステップにより情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出ステップにより情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御ステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理ステップとを有することを特徴とする。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【0021】
図2は本発明のSTN1の論理的な接続構成を示す。
【0022】
図1において、デバイス5,6,9〜13は不図示のハブを介して最終的にホスト2に接続されている。図1のハブ3,4,7,8はホスト2に対して接続する上流方向と、上記デバイスに対して接続する下流方向に信号線がでており、下流方向に対して上記デバイスの接続・切断・状態検出ができ、それらの情報をホスト2に返すことができる。そのため、ホスト2はハブを介して接続されているデバイスの状態を管理することができるため、図2のように論理的には各デバイスがホスト2にパラレルで直接接続されていることになる。また、ホスト2はSTN1に接続されたデバイスに番号を割り付けることにより各デバイスに対して個別に処理を行うことが可能である。ハブに関しては図5で説明する。
【0023】
図3はホストとデバイスを構成するための信号線の形態を示している。
【0024】
この図3は、図2で示した論理的に接続しているホスト2とデバイス(図3において符号21)の構成を説明するものである。ホスト2とデバイス21を接続するネットワークケーブル28は信号線data1とdata2からなる2本のケーブルで構成される。ホスト2やハブの下流方向にあるすべてのポートには、data1,data2の信号線上にプルダウン抵抗器26,27がある。これによりホスト2やハブのダウンストリームポートにデバイス21が接続していない場合、あるいは接続されたデバイス21のプルアップ抵抗器33に電源が供給されていない場合は、ダウンストリーム側に接続されたプルダウン抵抗器26,27によってdata1,data2の双方がグランドレベルに引き下げられる。これを切断状態と呼ぶことにする。
【0025】
また、すべてのデバイス21の上流側では信号線data1がプルアップ抵抗器33によってデバイス電源に接続されており、デバイス側に電源が供給され信号ラインが休止している場合は任意の電位まで引き上げられた状態になり、2本の信号線に休止デバイス状態が生成され、プルアップ抵抗器33を持つdata1は一定の電圧以上に、data2はほぼグランドレベルになる。これを接続状態と呼ぶことにする。
【0026】
デバイス21では、data1信号は抵抗33を介してFET34に接続されている。これにより、FET34をオンオフ制御することにより信号線data1の状態が変化し擬似的に2種類のケーブル状態を発生することができる。
【0027】
バス監視回路25は送受信回路23からdata1,data2の両信号を経て、電圧レベルを監視する回路である。また、バス監視回路25はデバイス制御回路22よりデータの送受信が行われているか否かを判断して、データ送受信のない期間バス監視回路25に、イネーブル信号を出力している。また、タイマ24は待機時間をカウントするものである。
【0028】
デバイス21は送受信回路29、主制御を司るデバイス制御回路30、デバイス制御回路30の暴走検出を行うウオッチドックタイマ回路31(以下、WDT回路)、待機時間をカウントするタイマ32、プルアップ抵抗器33、FET34で構成される。
【0029】
デバイス制御回路30は、デバイスの主制御を行うものであり、自身の暴走を検出するためにWDT回路31に対して、一定時間ごとにリセットルーチンを実行する。また、WDT回路31によって暴走検出をした場合、回路を停止する停止信号が接続されている。
【0030】
WDT回路31はFET34のゲートを制御するGateEn信号を制御する。通常デバイス21に電源が投入されたとき、WDT回路31はFET34のゲートをオンすることによりプルアップ抵抗器33に電源を供給し、接続状態を作ることにより上流のホスト2に接続可能であることを認識させる。
【0031】
図4は図3の送受信回路23,29の構成を示す回路図である。送受信回路23は、データを送信する出力イネーブル端子付出力バッファ35,36と、データを受信する入力バッファ37,38を備えている。送受信回路29は、データを送信する出力イネーブル端子付出力バッファ39,40と、データを受信する入力バッファ41,42を備えている。
【0032】
送受信回路23は、デバイス制御回路22から出力される送信データSEND1,SEND2および出力をイネーブルにするOUTEn信号の入力信号と、入出力信号data1,data2を入力バッファ37,38を介してRCV1,RCV2の受信信号として出力する。RCV1,RCV2の両信号はデバイス制御回路22とバス監視回路25に接続されている。デバイス回路22は各シーケンスに応じて送受の切り替えを行い、データのやりとりを行う。
【0033】
送受信回路29は、デバイス制御回路30から出力される送信データSEND1,SEND2および出力をイネーブルにするOUTEn信号の入力信号と、入出力信号data1,data2を入力バッファ41,42を介してRCV1,RCV2の受信信号として出力する。RCV1,RCV2の両信号はデバイス制御回路30に接続されている。
【0034】
図5は、ハブの構成を示す。図5においてハブ45は、主制御を司るハブ制御回路51を中心に、上流側に送受信回路49、下流側に送受信回路52,54を持つ。下流側の送受信回路の数はハブが持つ下流ポートの数だけ有する。また、送受信回路52,54はバス監視回路53に接続され、ハブ制御回路51の切り替えにより各信号線の状態検出を行うことができる。タイマ50は、待機時間をカウントするものである。ハブ制御回路51は、上流からのデータ処理に対して、ホスト2が指定した該当デバイスが接続されている送受信回路52、または54を通信可能にする。また、下流からのデータ処理に対しては、ホスト2の命令に従い上流のホスト2へ返す。これによって、図2に示すようにホスト2とハブ45(不図示)を介して接続されているデバイスは論理的に一対一に接続されていることになる。
【0035】
また、ハブ45はバス監視回路53により、各下流のデバイスごとに信号線の状態を監視することが可能であり、後で説明する図7のフローチャート処理によってデバイスの切断検出を行い、上流のホスト2に該当切断デバイスの情報を連絡する。
【0036】
図6はデバイスのエラーを検出するWDT処理を示している。図6において、処理60ではデバイス電源オンの処理が行われる。電源がオンされると処理61でデバイス制御回路30によってWDT回路31に対してリセットがかけられる。処理62でWDT回路31はカウントを開始する。判断処理63では、WDT回路31のカウンタがFull(カウントアップ)であるかを判断する。カウンタがFullでない場合、判断処理64でデバイス制御回路30からWDT回路31のクリア信号がでているかを判断し、でていない場合、処理62に戻りカウントを継続する。デバイス回路30が正常に動作している場合は、判断処理64によってカウンタがFullになる前にクリア信号が検出され、WDT回路31のカウンタはリセットされる。正常に動作が行われている場合は、処理61,62,63,64を連続して行う。
【0037】
デバイス回路30で、異常が発生した場合はWDT回路31に対して正常にクリア信号が発生しなくなるため、処理62のカウントアップによってWDTカウンタはFullになりデバイス回路が異常であることを検出する。そして処理65でデバイスエラーが発生し、処理66で信号線への電源供給を停止させるためにFET34のゲート信号GateEnをハイにする。
【0038】
この処理により、data1信号線上にはデータラインが駆動されなくなると、上流のプルダウン抵抗器26,27によってdata1,data2はグランドレベルに引き下げられる。
【0039】
図7はデータ送受信間の待機時間処理を示すフローチャートである。図7においてホスト2およびデバイス21は、送信側がデータ送信を完了してから次のデータ受信を開始するまでの経過時間をトラッキングする必要がある。この時間はデータを双方向にやりとりするために重要でデータの衝突を回避するために必要である。
【0040】
ホスト2または他のデバイスが新しいデータの通信を試みる前に、現在進行中のデータ通信が終了していなくてはならない。これが守られないとネットワークのバスが衝突し、最大2つの連続する転送データが破損してしまう場合がある。
【0041】
ホスト2とデバイス21にはそれぞれタイマー24,32が装備されデータを送信する側のタイマーによってトラッキングが制御される。タイマーはデータの最後尾に現れるデータ終了波形に基づきアイドル状態に遷移する時点からカウントを開始し、次のアイドルからデータ開始ステートを検出するまでカウントを継続する。
【0042】
処理70は、信号線data1,data2の状態を監視するバス監視回路25によって信号の状態を検出している。ここで転送データの最後尾に送られるデータ終了ステートを認識すると、処理71によってデータラインを停止する。データラインを停止することにより、バス監視回路25はデータラインの状態を確認することができるようになる。これとともに処理73では待機時間をカウントする。タイマーをリセットし処理74でカウントを開始する。クロックによってタイマーはカウントを続け、判断処理75でタイマーのカウンタがFullであるかを判断する。判断処理75によってカウンタがFullでない場合、判断処理76で信号線の状態を確認する。
【0043】
data1がハイレベル、data2がグランドレベルの場合、デバイスが正常に接続されているとして判断処理75に戻る。タイマーはクロックによってカウントされているので待機時間が経過すると処理77でタイマーを停止し、処理78を経て処理79にてデータラインを再開する。
【0044】
待機時間内に判断処理76によって、切断状態が検出されると、デバイス切断検出処理90にて切断状態が一定時間以上継続するか、復帰するかを判断する。判断処理90にて切断でないと判断すると、処理75に戻り、再び待機時間処理を行う。
【0045】
判断処理90にて切断状態が発生したと認識すると、ホスト2該当デバイスの切断処理を行う。切断処理を行うことによってホスト2は、該当デバイスに対し、データの送信を停止し、STN1から切り離す。
【0046】
図8は、デバイス切断検出処理を示すフローチャートである。信号線data1,data2が切断状態になると処理100にて切断状態の時間を図るタイマーをリセットする。処理101の判断処理にて信号線の状態が切断状態の場合、タイマーをインクリメントする。処理103にてタイマーの値がFullでない場合、処理101から103を繰り返す。処理103にてタイマーがFullになると、一定時間切断状態が連続したとして処理104のバス監視回路をオフする。その後処理105にてデバイスの切断処理を実行する。
【0047】
処理101で切断状態でなくなると図7の処理75に戻り、再び待機時間処理を継続する。
【0048】
図9および図10は、ホスト2またはハブの下流信号線の状態を示している。
【0049】
図9は、接続状態を示す。デバイス21のプルアップ抵抗器33に電源が供給されている場合、接続とともにdata1信号は電圧が上昇し、バス監視回路25で接続が検出可能な電圧レベルVoh以上に達する。Vohに達した状態が一定時間継続すると、バス監視回路はデバイスが接続されたと認識・決定しホスト2に報告する。
【0050】
また、図10は、切断状態を示す。デバイス21のプルアップ抵抗器33に供給されている電源がFETによって切られた場合、data1信号は電圧が下降し、バス監視回路25で接続が検出可能な電圧レベルVoh以下に達し切断状態になってから一定時間継続すると、バス監視回路はデバイスが切断されたと認識・決定しホスト2に報告する。
【0051】
上述の実施形態の他に次の例を実施できる。上述の十形態ではデバイス21をネットワーク信号線28に接続する中継装置としてハブと呼ばれるコネクタを例に説明したが、ネットワークから分岐を採るための中継装置、たとえば、ルータやゲートウェー等も中継装置として使用できる。
【0052】
【発明の効果】
以上説明したように本発明では、回復不能な情報処理機器が他の情報処理機器やネットワークに影響を与えることがない。
【図面の簡単な説明】
【図1】ネットワーク構造を示すブロック図である。
【図2】本実施の形態における論理的な接続を示すブロック図である。
【図3】本実施の形態におけるホストとデバイスの接続形態を示すブロック図である。
【図4】本実施の形態における送受信機の構成を示す回路図である。
【図5】本実施の形態におけるハブの構成を示すブロック図である。
【図6】本実施の形態におけるWDTのエラー検出処理を示すフローチャートである。
【図7】本実施の形態における待機時間処理を示すフローチャートである。
【図8】本実施の形態におけるデバイス切断検出処理を示すフローチャートである。
【図9】本実施の形態における切断・検出の状態を示す図である。
【図10】本実施の形態における切断・検出の状態を示す図である。
【符号の説明】
1 スター型トポロジー
2 ホストコンピュータシステム
3,4,7,8 ハブ
5,6,9〜13 デバイス
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a system connected on a network and an error processing method.
[0002]
[Prior art]
As a method of forming a network, there is a method of forming a stair-shaped star topology 1 (hereinafter, referred to as STN1) as shown in FIG. When the STN 1 is formed, each signal line is connected between the host computer system (hereinafter referred to as a host) 2 and the hubs 3, 4, 7, 8 or the devices 5, 6, 9, 10, 11, 12, 13; Alternatively, it is connected to the host 2 and another hub or device. In this case, there is only one host 1 on STN1 for controlling STN1.
[0003]
The hubs 3, 4, 7, and 8 having a signal repeater function are indispensable functions for forming the STN1 because they are connection points for adding devices. Each of the devices 5, 6, 9, 10, 11, 12, and 13 may be a computer I / O such as a printer, a scanner, and a keyboard.
[0004]
Conventionally, as a means for detecting a connected device in such a network system, there is a method of detecting a state of a signal line used for connection to perform a connection / disconnection state. This is to create an arbitrary state by connecting a resistor to a signal line and applying a voltage.
[0005]
[Problems to be solved by the invention]
However, in this method, the following problem occurs.
[0006]
(1) When a system of a certain device causes an unrecoverable error in a state where a network is formed, a host that does not know the status of the device repeats retries, thereby causing a retry load of a host that collectively manages the entire network. Increase.
[0007]
(2) When a system of a certain device causes an unrecoverable error in a state where a network is formed, the entire network may be unstable.
[0008]
Therefore, the present invention has been made in view of the above, and an object of the present invention is to provide a system and an error processing method capable of preventing a system error caused by a device abnormality.
[0009]
[Means for Solving the Problems]
In order to achieve such an object, the invention according to claim 1 is a system having a host and a device connected to the host via a signal line, wherein the device detects a device error. And stopping the power supply to a pull-up resistor connected to the signal line when the detection means detects a device error, and connecting to the signal line when the detection means does not detect a device error. Means for supplying power to the pull-up resistor, wherein the host determines whether the disconnection state of the signal line continues for a predetermined time, and the disconnection state of the signal line is determined by the determination means. Disconnection processing means for performing disconnection processing of the device when it is determined that the operation has continued for a predetermined time.
[0010]
The invention according to claim 2 is a system having an information processing device and another information processing device connected to the information processing device via a signal line, wherein the information processing device detects an error of the information processing device. Detecting means for controlling the signal line to be disconnected when an error of the information processing device is detected by the detecting means, and controlling the signal line to be connected when the error of the information processing device is not detected by the detecting means The other information processing device has a determination unit that determines whether the disconnection state of the signal line continues for a predetermined time, and that the disconnection state of the signal line continues for a predetermined time by the determination unit. Disconnection processing means for performing disconnection processing of the information processing device when the determination is made.
[0011]
The invention according to claim 3 is an error processing method in a system having a host and a device connected to the host via a signal line, wherein a detecting step of detecting an error of the device, and an error of the device being performed by the detecting step. Is detected, the power supply to the pull-up resistor connected to the signal line is stopped, and if no error of the device is detected by the detection step, the power supply to the pull-up resistor connected to the signal line is stopped. Performing a disconnection state of the signal line, and determining whether or not the disconnection state of the signal line continues for a predetermined time. If the determination step determines that the disconnection state of the signal line has continued for a predetermined time, a disconnection process of the device is performed. And a cutting process step.
[0012]
The invention according to claim 4 is an error processing method in a system having an information processing device and another information processing device connected to the information processing device via a signal line,
A detection step of detecting an error of the information processing device, and when the error of the information processing device is detected by the detection step, the signal line is disconnected, and when the error of the information processing device is not detected by the detection step, A control step of controlling the signal line to be in a connected state, a determining step of determining whether the disconnected state of the signal line continues for a predetermined time, and determining that the disconnected state of the signal line has continued for a predetermined time by the determining step. And a disconnection process step of performing a disconnection process of the information processing device.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
FIG. 2 shows a logical connection configuration of the STN 1 of the present invention.
[0022]
In FIG. 1, devices 5, 6, 9 to 13 are finally connected to a host 2 via a hub (not shown). The hubs 3, 4, 7, and 8 in FIG. 1 have signal lines in the upstream direction connected to the host 2 and in the downstream direction connected to the device. Disconnection and state detection can be performed, and such information can be returned to the host 2. Therefore, since the host 2 can manage the state of the devices connected via the hub, each device is logically directly connected to the host 2 in parallel as shown in FIG. Further, the host 2 can individually perform processing for each device by assigning a number to the device connected to the STN 1. The hub will be described with reference to FIG.
[0023]
FIG. 3 shows a form of a signal line for configuring a host and a device.
[0024]
FIG. 3 illustrates the configuration of the host 2 and the device (reference numeral 21 in FIG. 3) that are logically connected as shown in FIG. The network cable 28 connecting the host 2 and the device 21 is composed of two cables composed of signal lines data1 and data2. All ports downstream of the host 2 and hub have pull-down resistors 26 and 27 on the data1 and data2 signal lines. Accordingly, when the device 21 is not connected to the downstream port of the host 2 or the hub, or when power is not supplied to the pull-up resistor 33 of the connected device 21, the pull-down connected to the downstream side is Both data1 and data2 are pulled down to the ground level by the resistors 26 and 27. This is called a disconnected state.
[0025]
On the upstream side of all the devices 21, the signal line data1 is connected to the device power supply by a pull-up resistor 33, and when power is supplied to the device side and the signal line is at rest, the potential is raised to an arbitrary potential. And the idle device state is generated on the two signal lines, data1 having the pull-up resistor 33 is at or above a certain voltage, and data2 is substantially at the ground level. This is called a connection state.
[0026]
In the device 21, the data1 signal is connected to the FET 34 via the resistor 33. As a result, by controlling the FET 34 to be turned on / off, the state of the signal line data1 changes, and two kinds of cable states can be generated in a pseudo manner.
[0027]
The bus monitoring circuit 25 is a circuit that monitors the voltage level via both the data1 and data2 signals from the transmission / reception circuit 23. Further, the bus monitoring circuit 25 determines whether or not data transmission / reception is being performed by the device control circuit 22, and outputs an enable signal to the bus monitoring circuit 25 during a period in which there is no data transmission / reception. The timer 24 counts the standby time.
[0028]
The device 21 includes a transmission / reception circuit 29, a device control circuit 30 for performing main control, a watchdog timer circuit 31 (hereinafter, WDT circuit) for detecting runaway of the device control circuit 30, a timer 32 for counting standby time, and a pull-up resistor 33. , FET34.
[0029]
The device control circuit 30 performs main control of the device, and executes a reset routine for the WDT circuit 31 at regular time intervals to detect runaway of the device. When a runaway is detected by the WDT circuit 31, a stop signal for stopping the circuit is connected.
[0030]
The WDT circuit 31 controls a GateEn signal that controls the gate of the FET 34. When power is supplied to the normal device 21, the WDT circuit 31 supplies power to the pull-up resistor 33 by turning on the gate of the FET 34, and can connect to the upstream host 2 by making a connection state. Recognize
[0031]
FIG. 4 is a circuit diagram showing a configuration of the transmission / reception circuits 23 and 29 of FIG. The transmission / reception circuit 23 includes output buffers 35 and 36 with output enable terminals for transmitting data, and input buffers 37 and 38 for receiving data. The transmission / reception circuit 29 includes output buffers 39 and 40 with output enable terminals for transmitting data, and input buffers 41 and 42 for receiving data.
[0032]
The transmission / reception circuit 23 receives the transmission data SEND1 and SEND2 output from the device control circuit 22 and the input signal of the OUTEn signal for enabling the output, and the input / output signals data1 and data2 via the input buffers 37 and 38 to the RCV1 and RCV2. Output as a received signal. The RCV1 and RCV2 signals are connected to the device control circuit 22 and the bus monitoring circuit 25. The device circuit 22 switches transmission and reception according to each sequence, and exchanges data.
[0033]
The transmission / reception circuit 29 receives the input signals of the transmission data SEND1 and SEND2 output from the device control circuit 30 and the OUTEn signal for enabling the output, and the input / output signals data1 and data2 via the input buffers 41 and 42 to the RCV1 and RCV2. Output as a received signal. Both signals RCV1 and RCV2 are connected to the device control circuit 30.
[0034]
FIG. 5 shows the configuration of the hub. In FIG. 5, the hub 45 has a transmission / reception circuit 49 on the upstream side and transmission / reception circuits 52 and 54 on the downstream side, centering on a hub control circuit 51 for controlling the main control. The number of downstream transmitting / receiving circuits is equal to the number of downstream ports of the hub. The transmission / reception circuits 52 and 54 are connected to the bus monitoring circuit 53, and can detect the state of each signal line by switching the hub control circuit 51. The timer 50 counts a standby time. The hub control circuit 51 enables the transmission / reception circuit 52 or 54 to which the corresponding device designated by the host 2 is connected for data processing from the upstream. For data processing from the downstream, the data is returned to the upstream host 2 according to the command from the host 2. As a result, as shown in FIG. 2, the devices connected to the host 2 via the hub 45 (not shown) are logically connected one to one.
[0035]
Further, the hub 45 can monitor the state of the signal line for each downstream device by the bus monitoring circuit 53. The hub 45 detects disconnection of the device by a flowchart process of FIG. 2 is notified of the information of the corresponding cutting device.
[0036]
FIG. 6 shows a WDT process for detecting a device error. 6, in a process 60, a device power-on process is performed. When the power is turned on, the WDT circuit 31 is reset by the device control circuit 30 in a process 61. In process 62, the WDT circuit 31 starts counting. In the determination process 63, it is determined whether the counter of the WDT circuit 31 is Full (count up). If the counter is not Full, it is determined in a determination process 64 whether a clear signal of the WDT circuit 31 is output from the device control circuit 30. If not, the process returns to the process 62 to continue counting. When the device circuit 30 is operating normally, the clear signal is detected before the counter becomes Full by the determination process 64, and the counter of the WDT circuit 31 is reset. When the operation is performed normally, the processes 61, 62, 63, and 64 are continuously performed.
[0037]
When an abnormality occurs in the device circuit 30, a clear signal is not normally generated to the WDT circuit 31. Therefore, the WDT counter becomes Full by the count-up in the process 62, and it is detected that the device circuit is abnormal. Then, in step 65, a device error occurs, and in step 66, the gate signal GateEn of the FET 34 is set high in order to stop power supply to the signal line.
[0038]
As a result of this processing, when the data line is not driven on the data1 signal line, data1 and data2 are pulled down to the ground level by the upstream pull-down resistors 26 and 27.
[0039]
FIG. 7 is a flowchart showing a standby time process between data transmission and reception. In FIG. 7, the host 2 and the device 21 need to track the elapsed time from when the transmission side completes data transmission to when the next data reception starts. This time is important for exchanging data in both directions and is necessary to avoid data collisions.
[0040]
Before the host 2 or other device attempts to communicate new data, the ongoing data communication must be terminated. If this is not observed, the bus of the network may collide, and up to two consecutive transfer data may be damaged.
[0041]
The host 2 and the device 21 are equipped with timers 24 and 32, respectively, and the tracking is controlled by the timer on the data transmission side. The timer starts counting from the point of transition to the idle state based on the data end waveform appearing at the end of the data, and continues counting until the data start state is detected from the next idle.
[0042]
In the process 70, the state of the signal is detected by the bus monitoring circuit 25 that monitors the state of the signal lines data1 and data2. Here, upon recognizing the data end state sent at the end of the transfer data, the data line is stopped by processing 71. By stopping the data line, the bus monitoring circuit 25 can check the state of the data line. At the same time, in the process 73, the standby time is counted. The timer is reset, and counting is started in process 74. The timer continues to count according to the clock, and in a determination process 75, it is determined whether the counter of the timer is Full. If the counter is not Full in the judgment processing 75, the state of the signal line is checked in the judgment processing 76.
[0043]
When data1 is at the high level and data2 is at the ground level, it is determined that the device is normally connected, and the process returns to the determination processing 75. Since the timer is counted by the clock, when the standby time elapses, the timer is stopped in step 77, and the data line is restarted in step 79 after step 78.
[0044]
When the disconnection state is detected by the determination processing 76 within the standby time, it is determined in the device disconnection detection processing 90 whether the disconnection state continues for a predetermined time or more or returns. If it is determined in the determination process 90 that the disconnection is not made, the process returns to the process 75 and the standby time process is performed again.
[0045]
When it is determined in the determination process 90 that the disconnection state has occurred, the disconnection process of the device corresponding to the host 2 is performed. By performing the disconnection process, the host 2 stops transmitting data to the corresponding device and disconnects from the STN 1.
[0046]
FIG. 8 is a flowchart illustrating the device disconnection detection process. When the signal lines data1 and data2 enter the disconnected state, the process 100 resets a timer for keeping the disconnected state. If the state of the signal line is the disconnected state in the determination processing of the processing 101, the timer is incremented. If the value of the timer is not Full in step 103, steps 101 to 103 are repeated. When the timer becomes Full in the process 103, the disconnection state is continued for a certain period of time, and the bus monitoring circuit in the process 104 is turned off. Thereafter, in a process 105, a device disconnection process is executed.
[0047]
If the disconnection state is not reached in the process 101, the process returns to the process 75 in FIG. 7, and the standby time process is continued again.
[0048]
FIG. 9 and FIG. 10 show the state of the signal lines downstream of the host 2 or the hub.
[0049]
FIG. 9 shows a connection state. When power is supplied to the pull-up resistor 33 of the device 21, the voltage of the data1 signal increases with connection, and reaches a voltage level Voh or more at which the connection can be detected by the bus monitoring circuit 25. When the state of reaching Voh continues for a certain period of time, the bus monitoring circuit recognizes and determines that the device is connected, and reports it to the host 2.
[0050]
FIG. 10 shows a cut state. When the power supplied to the pull-up resistor 33 of the device 21 is cut off by the FET, the voltage of the data1 signal falls, and reaches a voltage level Voh or less at which the connection can be detected by the bus monitoring circuit 25, and the data monitoring signal is cut off. After a certain period of time, the bus monitoring circuit recognizes and determines that the device has been disconnected, and reports it to the host 2.
[0051]
The following example can be implemented in addition to the above embodiment. In the tenth embodiment, a connector called a hub has been described as an example of a relay device for connecting the device 21 to the network signal line 28. However, a relay device for taking a branch from a network, such as a router or a gateway, may also be used as a relay device. Can be used.
[0052]
【The invention's effect】
As described above, in the present invention, an unrecoverable information processing device does not affect other information processing devices or networks.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a network structure.
FIG. 2 is a block diagram showing logical connections in the present embodiment.
FIG. 3 is a block diagram illustrating a connection mode between a host and a device according to the present embodiment.
FIG. 4 is a circuit diagram showing a configuration of a transceiver according to the present embodiment.
FIG. 5 is a block diagram showing a configuration of a hub in the present embodiment.
FIG. 6 is a flowchart illustrating a WDT error detection process according to the present embodiment.
FIG. 7 is a flowchart illustrating standby time processing according to the present embodiment.
FIG. 8 is a flowchart illustrating device disconnection detection processing according to the present embodiment.
FIG. 9 is a diagram showing a disconnection / detection state in the present embodiment.
FIG. 10 is a diagram showing a disconnection / detection state in the present embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Star type topology 2 Host computer systems 3, 4, 7, 8 Hubs 5, 6, 9-13 Devices

Claims (4)

ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムであって、
前記デバイスは、デバイスのエラーを検出する検出手段と、
前記検出手段によりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出手段によりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行う手段とを有し、
前記ホストは、前記信号線の切断状態が一定時間継続するか判断する判断手段と、
前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理手段とを有することを特徴とするシステム。
A system comprising a host and a device connected to the host via a signal line,
A detecting unit that detects an error of the device,
When the error of the device is detected by the detection unit, the power supply to the pull-up resistor connected to the signal line is stopped. When the error of the device is not detected by the detection unit, the device is connected to the signal line. Means for supplying power to the pull-up resistor,
A determination unit configured to determine whether the disconnection state of the signal line continues for a predetermined time;
A disconnection processing unit configured to perform a disconnection process of a device when the determination unit determines that the disconnection state of the signal line has continued for a certain period of time.
情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムであって、
前記情報処理機器は、情報処理機器のエラーを検出する検出手段と、
前記検出手段により情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出手段により情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御手段とを有し、
前記他の情報処理機器は、前記信号線の切断状態が一定時間継続するか判断する判断手段と、
前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理手段と
を有することを特徴とするシステム。
A system having an information processing device and another information processing device connected to the information processing device via a signal line,
The information processing device, a detection unit that detects an error of the information processing device,
Control means for controlling the disconnection of the signal line when the error of the information processing device is detected by the detection means, and controlling the connection state of the signal line when the error of the information processing device is not detected by the detection means; Has,
The other information processing device, a determination unit that determines whether the disconnection state of the signal line continues for a predetermined time,
And a disconnection processing unit configured to perform a disconnection process of the information processing device when the determination unit determines that the disconnection state of the signal line has continued for a predetermined time.
ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムにおけるエラー処理方法であって、
前記デバイスのエラーを検出する検出ステップと、
前記検出ステップによりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出ステップによりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行うステップと、
前記信号線の切断状態が一定時間継続するか判断する判断ステップと、
前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理ステップとを有することを特徴とするエラー処理方法。
An error processing method in a system including a host and a device connected to the host via a signal line,
A detecting step of detecting an error of the device;
If an error of the device is detected by the detecting step, the power supply to the pull-up resistor connected to the signal line is stopped. If no error of the device is detected by the detecting step, the device is connected to the signal line. Supplying power to the pull-up resistor;
A determining step of determining whether the disconnection state of the signal line continues for a predetermined time;
An error processing method comprising: performing a device disconnection process when the disconnection state of the signal line is determined to have continued for a predetermined time in the determination step.
情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムにおけるエラー処理方法であって、
前記情報処理機器のエラーを検出する検出ステップと、
前記検出ステップにより情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出ステップにより情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御ステップと、
前記信号線の切断状態が一定時間継続するか判断する判断ステップと、
前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理ステップと
を有することを特徴とするエラー処理方法。
An error processing method in a system having an information processing device and another information processing device connected to the information processing device via a signal line,
A detecting step of detecting an error of the information processing device;
When an error of the information processing device is detected by the detection step, the signal line is disconnected, and when an error of the information processing device is not detected by the detection step, a control step of controlling the signal line to a connection state; ,
A determining step of determining whether the disconnection state of the signal line continues for a predetermined time;
A disconnection processing step of performing a disconnection process of the information processing device when it is determined in the determination step that the disconnection state of the signal line has continued for a predetermined time.
JP13481097A 1997-05-26 1997-05-26 System and error handling method Expired - Fee Related JP3604868B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13481097A JP3604868B2 (en) 1997-05-26 1997-05-26 System and error handling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13481097A JP3604868B2 (en) 1997-05-26 1997-05-26 System and error handling method

Publications (2)

Publication Number Publication Date
JPH10327151A JPH10327151A (en) 1998-12-08
JP3604868B2 true JP3604868B2 (en) 2004-12-22

Family

ID=15137043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13481097A Expired - Fee Related JP3604868B2 (en) 1997-05-26 1997-05-26 System and error handling method

Country Status (1)

Country Link
JP (1) JP3604868B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242330A (en) * 2006-03-07 2007-09-20 Matsushita Electric Ind Co Ltd Fuel cell power generator system

Also Published As

Publication number Publication date
JPH10327151A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
US5185693A (en) Method and apparatus for providing backup process control
US7293182B2 (en) Methods and apparatus for powering a data communications port
US7386760B2 (en) Method, system, and program for error handling in a dual adaptor system where one adaptor is a master
EP2052326B1 (en) Fault-isolating sas expander
US7861110B2 (en) System, method, and adapter for creating fault-tolerant communication busses from standard components
US5058056A (en) Workstation takeover control
CN104782082A (en) New approach for controller area network bus off handling
US9331922B2 (en) Automatic recover after loss of signal event in a network device
JP3454297B2 (en) Method and apparatus for testing a link between network switches
EP3835903B1 (en) Fault diagnosis system and server
US5522047A (en) Graceful insertion of a tree into a ring network
GB2377140A (en) A method and apparatus for recovery from faults in a loop network by bypassing ports if a regularly sent command signal is not received within a time period
EP1311958B1 (en) Method and apparatus for removing and installing a computer system bus agent without powering down the computer system
JP2002244775A (en) Usb device
JP3604868B2 (en) System and error handling method
US5784274A (en) System and method for monitoring errors occurring in data processed by a duplexed communication apparatus
JP5176914B2 (en) Transmission device and system switching method for redundant configuration unit
JP3266841B2 (en) Communication control device
KR102144791B1 (en) Apparatus and method of detecting error of serial communication lines
CN212343793U (en) Backup processing system of RS485 ring network
JP2001086146A (en) Control method for fc-al system
JP2743893B2 (en) Driver circuit failure determination method, failure location reporting method and peripheral device
JP3161243B2 (en) Data transmission system for distributed control
JP2003348083A (en) Information processing apparatus, network system and its network connection processing method
JP2011040842A (en) Device changeover method of duplication system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees