JP3604831B2

JP3604831B2 - Semiconductor device and photoelectric conversion device

Info

Publication number: JP3604831B2
Application number: JP23675296A
Authority: JP
Inventors: 一郎田中
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-09-06
Filing date: 1996-09-06
Publication date: 2004-12-22
Anticipated expiration: 2016-09-06
Also published as: JPH1084106A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及び光電変換装置に係わり、特にＴＦＴ、光センサー一体型のイメージセンサーにおいて、これらをアレー状またはエリア状に配列した一次元または二次元センサーに利用できるものである。
【０００２】
【従来の技術】
特願平６−３１３３９２号に示される光電変換装置は基板上に下部電極、絶縁層、光電変換層、注入阻止層（高不純物濃度層）、上部電極を順に積層することで構成され、作製が容易で、Ｓ／Ｎが高く特性が安定した光電変換装置を提供可能である。この時、上部電極にＩＴＯまたはＳｎＯ_２等の光透過性導電材料を用いれば、上電極配線として使用でき、センサー部のうえに非透過性のアルミニウム等の金属を用いる必要が無く、開口率を大きくできる。
【０００３】
【発明が解決しようとする課題】
ＩＴＯまたはＳｎＯ_２は、アルミニウム、クロム等の金属に比べ比抵抗が二桁ほど高く、実用的な膜厚の範囲でこれを配線に使用する場合には線幅を太くする必要がある。この時、下電極配線部との交差部では、クロス部面積が大きくなるので、クロストークの増大を引き起こし、誤動作や画像品位の低下をきたす場合がある。クロストークの増大を抑えるために、クロス部の線幅を細くすると、配線抵抗が増大し遅延時間が長くなる。また線幅が細いため、断線が増え歩留まりが低下する。
【０００４】
以下、これらの課題について図面を用いてさらに説明する。
【０００５】
まず、光透過性導電材料を上部電極として用いない場合のエリアセンサーの課題について図３を用いて説明する。図３（ａ）は平面概略図、図３（ｂ）は図３（ａ）のＡ−Ａ´に沿った断面図を表す。まず、基板上にクロムを３０００Å成膜し、フォトリソグラフィー法により所望の下メタルパターン１を形成する。
【０００６】
次にプラズマＣＶＤ法によりシリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４をそれぞれ３０００Å、３０００Å、１０００Åの厚さで成膜する。
【０００７】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層に、上メタルと下メタルのコンタクトホール８を形成する。この時エッチングは、ドライエッチング法の一種であるＣＤＥ法でＳＦ_６ガス、酸素ガス、窒素ガスの混合ガスを用いて行う。
【０００８】
次にアルミ膜を０．３μｍスパッタリング法により形成し、フォトリソグラフィー法により所望の上メタルパターン５を形成する。
【０００９】
次にＴＦＴのチャネル部のみ非単結晶ｎ^＋シリコン膜４をエッチングするために、フォトリソグラフィー法により所望のパターンを形成する。この時、ｎ^＋エッチングは、ドライエッチング法の一種であるＲＩＥ法でＣＦ_４ガスを用いて行う。
【００１０】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層を所望のアイソレイションパターンを形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でＳＦ_６ガスを用いて行う。
【００１１】
このようにして図３に示すエリアセンサーが完成する。
【００１２】
このセンサーでは、非単結晶ｎ^＋シリコン膜４のシート抵抗が１００ｋΩ／□と非常に高いため配線部１０として用いた場合、遅延時間が非常に長くなるという課題がある。このためにこの例では、アルミを配線部１０を用い、この問題を回避している。しかしながらセンサー部６の上にはアルミメタルがあると、センサーの開口率が低下するという問題がある。
【００１３】
次に光透過性導電材料を上部電極として用いた場合のエリアセンサーの課題について図４を用いて説明する。図４（ａ）は平面概略図、図４（ｂ）は図４（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板上にクロムを３０００Å成膜し、フォトリソグラフィー法により所望の下メタルパターン１を形成する。
【００１４】
次にプラズマＣＶＤ法によりシリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４をそれぞれ３０００Å、３０００Å、１０００Åの厚さで成膜する。
【００１５】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層に、上メタルと下メタルのコンタクトホール８を形成する。この時エッチングは、ドライエッチング法の一種であるＣＤＥ法でＳＦ_６ガス、酸素ガス、窒素ガスの混合ガスを用いて行う。
【００１６】
次にアルミ膜を０．３μｍスパッタリング法により形成し、フォトリソグラフィー法により所望の上メタルパターン５を形成する。
【００１７】
次にＩＴＯ膜を１．８μｍ、ＤＣマグネトロンスパッタリング法により成膜する。この時プラズマインピーダンス低下させ、低スパッタ電圧で成膜することにより１×１０^−４ΩｃｍのＩＴＯが形成できる。
【００１８】
次にフォトリソグラフィー法により、ＩＴＯの所望のパターン１１を形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でヨウ素ガスを主成分として行う。
【００１９】
次にＴＦＴのチャネル部のみ非単結晶ｎ^＋シリコン膜４をエッチングするために、フォトリソグラフィー法により所望のパターンを形成する。この時ｎ^＋エッチングは、ドライエッチング法の一種であるＲＩＥ法でＣＦ_４ガスを用いて行う。
【００２０】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層について所望のアイソレイションパターンを形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でＳＦ_６ガスを用いて行う。
【００２１】
このようにして図４に示すエリアセンサーが完成する。
【００２２】
ここで成膜したＩＴＯは、アルミに比べ抵抗率が約３０倍であるから、ＩＴＯをアルミの代わりに配線に使用する場合、例えば膜厚６倍、線幅５倍とすればアルミと同等の配線抵抗のＩＴＯ配線が作製可能である。
【００２３】
しかし図４から明らかなようにゲート配線とのクロス部７において、電気容量が大きくなり、クロストークが増大するため、画像品位が低下するという問題点がある。
【００２４】
【課題を解決するための手段】
本発明の半導体装置は、基板と、該基板上に設けられた半導体素子と、少なくとも光透過性導電材料を有する第１の配線と、該第１の配線と交差部を有して配される第２の配線と、を有する半導体装置において、
前記交差部では、前記第１の配線は前記光透過性導電材料からなる第１の導電層と該第１の導電層より低抵抗な材料からなる第２の導電層とで構成されており、
前記交差部における前記第１の配線の幅は前記交差部以外の前記第１の配線の幅よりも細く形成されていることを特徴とする半導体装置である。
【００２５】
本発明の光電変換装置は、基板と、該基板上に設けられた半導体層を有する光電変換部と、少なくとも光透過性導電材料を有する第１の配線と、該第１の配線と交差部を有して配される第２の配線と、を有する光電変換装置において、
前記交差部では、前記第１の配線は前記光透過性導電材料からなる第１の導電層と該第１の導電層より低抵抗な材料からなる第２の導電層とで構成されており、
前記交差部における前記第１の配線の幅は前記交差部以外の前記第１の配線の幅よりも細く形成されていることを特徴とする光電変換装置である。
また本発明の光電変換装置は、基板と、該基板上に設けられた半導体層を有し、上部電極が光透過性導電材料により形成された光電変換部と、少なくとも前記光透過性導電材料を有する第１の配線と、該第１の配線と交差部を有して配される第２の配線とを有し、
前記第１の配線は、前記光電変換部上では前記光透過性導電材料からなる第１の導電層により構成され、前記交差部では該第１の導電層と前記光透過性導電材料よりも低抵抗な材料からなる第２の導電層とで構成されており、
前記交差部における前記第１の配線の幅は前記交差部以外の前記第１の配線の幅よりも細く形成されていることを特徴とする光電変換装置である。
また本発明の光電変換装置は、基板と、該基板上に設けられた半導体層を有して２次元状に配された複数の光電変換部と、該光電変換部に応じて設けられた複数のＴＦＴ部と、複数の前記光電変換部に共通に接続して配された第１の配線と、複数の前記ＴＦＴ部に共通に接続して配された第２の配線と、前記第１の配線と前記第２の配線とが絶縁層を介して交差する交差部と、を有する光電変換装置において、
前記交差部では、前記第１の配線は光透過性導電材料からなる第１の導電層と該第１の導電層より低抵抗な材料からなる第２の導電層とで構成されており、
前記交差部における前記第１の配線の幅は前記交差部以外の前記第１の配線の幅よりも細く形成されていることを特徴とする光電変換装置である。
また本発明の光電変換装置は、基板と、該基板上に設けられた半導体層を有して２次元状に配された複数の光電変換部と、該光電変換部に応じて設けられた複数のＴＦＴ部と、複数の前記光電変換部に共通に接続して配された第１の配線と、複数の前記ＴＦＴ部に共通に接続して配された第２の配線と、前記第１の配線と前記第２の配線とが絶縁層を介して交差する交差部と、を有する光電変換装置において、
前記第１の配線は、前記光電変換部上では光透過性導電材料からなる第１の導電層により構成され、前記交差部では該第１の導電層と前記光透過性導電材料よりも低抵抗な材料からなる第２の導電層とで構成されており、
前記交差部における前記第１の配線の幅は前記交差部以外の前記第１の配線の幅よりも細く形成されていることを特徴とする光電変換装置である。
【００２６】
【発明の実施の形態】
本発明は、配線どうしが短絡せずに交差する交差部で、ＩＴＯまたはＳｎＯ_２等の光透過性導電材料の導電層と、この光透過性導電材料よりも抵抗値が低い材料からなる導電層との層構成から第１の配線を構成することで、十分な配線抵抗を確保しつつ、クロストークを低減することが可能とするものである。また断線を大幅に減少させるものである。なお、第３の導電層は必要に応じて材料の異なる複数の層から形成してもよい。
【００２７】
以下、本発明の実施の形態について図面を用いて説明する。なお、本発明は特に光電変換装置に限定されるものではなく、ＩＴＯまたはＳｎＯ_２等の導電層を配線として用いる半導体装置に適用できるが、特に光電変換装置はＩＴＯまたはＳｎＯ_２等の導電層を電極として用いると開口率を向上できる利点があるので、本発明が好適に用いられる。そこで、以下の実施形態では光電変換装置を取り上げて説明する。
［実施形態１］
図１（ａ）は平面概略図、図１（ｂ）は図１（ａ）のＡ−Ａ´に沿った断面図を表す。まず基板上にクロムを３０００Å成膜し、フォトリソグラフィー法により所望の下メタルパターン１を形成する。
【００２８】
次にプラズマＣＶＤ法によりシリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４をそれぞれ３０００Å、３０００Å、１０００Åの厚さで成膜する。
【００２９】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層に、上メタルと下メタルのコンタクトホール８を形成する。この時エッチングは、ドライエッチング法の一種であるＣＤＥ法でＳＦ_６ガス、酸素ガス、窒素ガスの混合ガスを用いて行う。
【００３０】
次にアルミ膜を０．３μｍスパッタリング法により形成し、フォトリソグラフィー法により所望の上メタルパターン５を形成する。次にＩＴＯ膜を０．１μｍ、ＤＣマグネトロンスパッタリング法により成膜する。
【００３１】
次にフォトリソグラフィー法により、ＩＴＯを所望のパターンに形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でヨウ素ガスを主成分として行う。
【００３２】
次にＴＦＴのチャネル部のみ非単結晶ｎ^＋シリコン膜４をエッチングするために、フォトリソグラフィー法により所望のパターンを形成する。この時ｎ^＋エッチングは、ドライエッチング法の一種であるＲＩＥ法でＣＦ_４ガスを用いて行う。
【００３３】
次にフォトリソグラフィー法により、シリコン窒化膜２、水素化アモルファスシリコン半導体層３、非単結晶ｎ^＋シリコン層４、の三層について所望のアイソレイションパターンを形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でＳＦ_６ガスを用いて行う。
【００３４】
このようにして図１に示すエリアセンサーが完成する。
【００３５】
本実施形態では交差部（図１のＸ）の上層配線としてアルミ層，ＩＴＯ層の二層構成の配線を用いているため、ＩＴＯの膜厚を厚くすることなく、また線幅を太くする必要がない。このためＩＴＯプロセスのスループットがあがり設備コストの低減が可能である。また線幅を太くする必要がないためクロストークが大きくならない。
［実施形態２］
図２（ａ）は平面概略図、図２（ｂ）は図２（ａ）のＡ−Ａ´に沿った断面図を表す。図２（ｃ）は図２（ａ）のＢＢ´に沿った断面図を表す。まず基板上にクロムを３０００Å成膜し、フォトリソグラフィー法により所望の下メタルパターン１２を形成する。
【００３６】
次にプラズマＣＶＤ法によりシリコン窒化膜１３、水素化アモルファスシリコン半導体層１４、非単結晶ｎ^＋シリコン層１５をそれぞれ３０００Å、２０００Å、１０００Åの厚さで成膜する。
【００３７】
次にアルミ膜を０．３μｍスパッタリング法により形成し、フォトリソグラフィー法により所望のメタルパターン１６を形成する。
【００３８】
次にＴＦＴのチャネル部のみ非単結晶ｎ^＋シリコン膜をエッチングするために、フォトリソグラフィー法により所望のパターンを形成する。この時ｎ^＋エッチングは、ドライエッチング法の一種であるＲＩＥ法でＣＦ_４ガスを用いて行う。
【００３９】
次にフォトリソグラフィー法により、シリコン窒化膜１３、水素化アモルファスシリコン半導体層１４、非単結晶ｎ^＋シリコン層１５、の三層を所望のアイソレイションパターンを形成する。
【００４０】
次に層間絶縁膜としてシリコン窒化膜１７を１μｍ、プラズマＣＶＤ法により成膜する。
【００４１】
次にフォトリソグラフィー法によりシリコン窒化膜１４に、コンタクトホール１８を形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でＳＦ_６ガスを用いて行う。
【００４２】
次にセンサー部下メタルとしてクロム膜１９を３０００Åスパッタリング法により成膜し、次にフォトリソグラフィー法により、クロム膜１９を所望のパターンに形成する。ついでクロム膜１９をエッチングする。
【００４３】
ついでプラズマＣＶＤ法によりｎ型非単結晶シリコン膜２０を１０００Å、アモルファス半導体層２１を８０００Å、ｐ型非単結晶シリコン膜２２を１０００Å、この順で成膜する。
【００４４】
次にＩＴＯ膜２３を０．１μｍ、ＤＣマグネトロンスパッタリング法により成膜する。次にアルミ膜２４を０．３μｍ、ＤＣマグネトロンスパッタリング法により成膜する。
【００４５】
次にフォトリソグラフィー法により、アルミ膜を所望のパターンに形成する。
【００４６】
次にフォトリソグラフィー法により、ＩＴＯを所望のパターンに形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法でヨウ素ガスを主成分として行う。
【００４７】
次にフォトリソグラフィー法により、ｎ型非単結晶シリコン膜２０、アモルファス半導体層２１、ｐ型非単結晶シリコン膜２２を、所望のパターンに形成する。この時エッチングは、ドライエッチング法の一種であるＲＩＥ法で行う。この時ＲＩＥにより層間絶縁膜１７もエッチングされるが時間管理することで、層間絶縁膜１７をのこす。
【００４８】
このようにして図２に示すエリアセンサーが完成する。
【００４９】
本実施形態では交差部（図２のＹ）の上層配線としてアルミ層，ＩＴＯ層の二層構成の配線を用いているため、ＩＴＯの膜厚を厚くすることなく、また線幅を太くする必要がない。このためＩＴＯプロセスのスループットがあがり設備コストの低減が可能である。また線幅を太くする必要がないためクロストークが大きくならない。
【００５０】
【発明の効果】
本発明により、
（１）断線が減少し歩留まりが向上する。
【００５１】
（２）十分な配線抵抗を確保しつつ、クロストークを低減できＳ／Ｎが向上し画像品位が向上する。
【００５２】
（３）ＩＴＯ、またはＳｎＯ_２プロセスのスループットが向上し、設備コストが低減され、製品を低コストで提供できる。
【００５３】
という効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を示す図である。
【図２】本発明の第二の実施形態を示す図である。
【図３】従来例を示す図である。
【図４】他の従来例を示す図である。
【符号の説明】
１センサーの下メタル
２シリコン窒化膜
３水素化アモルファスシリコン層
４非単結晶ｎ^＋シリコン層
５アルミ膜
６センサー部
７クロス部（交差部）
８コンタクトホール部
９ＴＦＴ部
１０センサーの上部電極への配線部
１１ＩＴＯ膜
１２ＴＦＴの下メタル
１３シリコン窒化膜（ゲートメタル）
１４水素化アモルファスシリコン膜
１５ｎ^＋非単結晶シリコン膜
１６アルミ膜
１７シリコン窒化膜（層間絶縁膜）
１８コンタクトホール部
１９センサー部下メタル
２０ｎ非単結晶シリコン膜
２１水素化アモルファスシリコン膜
２２ｐ非単結晶シリコン膜
２３ＩＴＯ膜
２４アルミ膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a photoelectric conversion device, and particularly to an image sensor integrated with a TFT and an optical sensor, which can be used for a one-dimensional or two-dimensional sensor in which these are arranged in an array or an area.
[0002]
[Prior art]
The photoelectric conversion device disclosed in Japanese Patent Application No. 6-313392 is formed by sequentially stacking a lower electrode, an insulating layer, a photoelectric conversion layer, an injection blocking layer (high impurity concentration layer), and an upper electrode on a substrate. It is possible to provide a photoelectric conversion device which is easy and has high S / N and stable characteristics. At this time, if a light transmissive conductive material such as ITO or SnO ₂ is used for the upper electrode, it can be used as an upper electrode wiring, and there is no need to use a non-transmissive metal such as aluminum on the sensor portion, and the aperture ratio can be reduced. Can be larger.
[0003]
[Problems to be solved by the invention]
ITO or SnO ₂ has a specific resistance about two orders of magnitude higher than metals such as aluminum and chromium, and it is necessary to increase the line width when it is used for wiring within a practical film thickness range. At this time, the crossing area at the intersection with the lower electrode wiring portion is large, so that the crosstalk is increased, which may cause a malfunction or a decrease in image quality. If the line width of the cross portion is reduced to suppress the increase in crosstalk, the wiring resistance increases and the delay time increases. In addition, since the line width is small, disconnection increases and the yield decreases.
[0004]
Hereinafter, these problems will be further described with reference to the drawings.
[0005]
First, the problem of the area sensor in the case where the light-transmitting conductive material is not used as the upper electrode will be described with reference to FIG. FIG. 3A is a schematic plan view, and FIG. 3B is a cross-sectional view along AA ′ in FIG. 3A. First, a chromium film is formed on a substrate in a thickness of 3000 °, and a desired lower metal pattern 1 is formed by photolithography.
[0006]
Next, a silicon nitride film 2, a hydrogenated amorphous silicon semiconductor layer 3, and a non-single-crystal n ⁺ silicon layer 4 are formed to a thickness of 3000, 3000, and 1000, respectively, by a plasma CVD method.
[0007]
Next, contact holes 8 of an upper metal and a lower metal are formed in three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, etching is performed by a CDE method, which is a kind of dry etching method, using a mixed gas of SF ₆ gas, oxygen gas, and nitrogen gas.
[0008]
Next, an aluminum film is formed by a 0.3 μm sputtering method, and a desired upper metal pattern 5 is formed by a photolithography method.
[0009]
Next, in order to etch the non-single-crystal n ⁺ silicon film 4 only in the channel portion of the TFT, a desired pattern is formed by photolithography. At this time, the n ⁺ etching is performed using a CF ₄ gas by RIE, which is a kind of dry etching.
[0010]
Next, a desired isolation pattern is formed on the three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, the etching is performed by an RIE method, which is a kind of dry etching method, using SF ₆ gas.
[0011]
Thus, the area sensor shown in FIG. 3 is completed.
[0012]
In this sensor, the non-single-crystal n ⁺ silicon film 4 has a very high sheet resistance of 100 kΩ / □, so that when it is used as the wiring portion 10, there is a problem that the delay time becomes very long. For this reason, in this example, the wiring section 10 is made of aluminum to avoid this problem. However, if aluminum metal is present on the sensor section 6, there is a problem that the aperture ratio of the sensor is reduced.
[0013]
Next, the problem of the area sensor when a light-transmitting conductive material is used as the upper electrode will be described with reference to FIG. FIG. 4A is a schematic plan view, and FIG. 4B is a cross-sectional view along AA ′ in FIG. 4A. First, a chromium film is formed on a substrate in a thickness of 3000 °, and a desired lower metal pattern 1 is formed by photolithography.
[0014]
Next, a silicon nitride film 2, a hydrogenated amorphous silicon semiconductor layer 3, and a non-single-crystal n ⁺ silicon layer 4 are formed to a thickness of 3000, 3000, and 1000, respectively, by a plasma CVD method.
[0015]
Next, contact holes 8 of an upper metal and a lower metal are formed in three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, etching is performed by a CDE method, which is a kind of dry etching method, using a mixed gas of SF ₆ gas, oxygen gas, and nitrogen gas.
[0016]
Next, an aluminum film is formed by a 0.3 μm sputtering method, and a desired upper metal pattern 5 is formed by a photolithography method.
[0017]
Next, an 1.8 μm ITO film is formed by DC magnetron sputtering. At this time, ITO of 1 × 10 ⁻⁴ Ωcm can be formed by lowering the plasma impedance and forming a film at a low sputtering voltage.
[0018]
Next, a desired pattern 11 of ITO is formed by photolithography. At this time, the etching is performed using iodine gas as a main component by RIE which is a kind of dry etching.
[0019]
Next, in order to etch the non-single-crystal n ⁺ silicon film 4 only in the channel portion of the TFT, a desired pattern is formed by photolithography. At this time, the n ⁺ etching is performed using a CF ₄ gas by RIE, which is a kind of dry etching.
[0020]
Next, a desired isolation pattern is formed for the three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, the etching is performed by an RIE method, which is a kind of dry etching method, using SF ₆ gas.
[0021]
Thus, the area sensor shown in FIG. 4 is completed.
[0022]
Since the ITO film formed here has a resistivity about 30 times that of aluminum, when ITO is used for wiring instead of aluminum, for example, if the film thickness is 6 times and the line width is 5 times, it is equivalent to aluminum. An ITO wiring having a wiring resistance can be manufactured.
[0023]
However, as is apparent from FIG. 4, there is a problem that the image quality is deteriorated because the electric capacity is increased and the crosstalk is increased in the cross portion 7 with the gate wiring.
[0024]
[Means for Solving the Problems]
A semiconductor device of the present invention is provided with a substrate, a semiconductor element provided on the substrate, a first wiring having at least a light-transmitting conductive material, and an intersection with the first wiring. And a second wiring,
Wherein at the intersection, the first wiring is composed of the second conductive layer of a first conductive layer and the low resistance material than the first conductive layer made of the light transmitting conductive material,
The semiconductor device according to claim 1, wherein a width of the first wiring at the intersection is smaller than a width of the first wiring other than the intersection .
[0025]
A photoelectric conversion device of the present invention includes a substrate, a photoelectric conversion portion including a semiconductor layer provided over the substrate, a first wiring including at least a light-transmitting conductive material, and an intersection with the first wiring. And a second wiring provided and provided,
Wherein at the intersection, the first wiring is composed of the second conductive layer of a first conductive layer and the low resistance material than the first conductive layer made of the light transmitting conductive material,
The photoelectric conversion device is characterized in that the width of the first wiring at the intersection is formed smaller than the width of the first wiring other than the intersection .
Further, the photoelectric conversion device of the present invention has a substrate, a semiconductor layer provided on the substrate, a photoelectric conversion portion in which an upper electrode is formed of a light-transmitting conductive material, and at least the light-transmitting conductive material. A first wiring having the first wiring and a second wiring provided with an intersection with the first wiring,
The first wiring is formed of a first conductive layer made of the light-transmitting conductive material on the photoelectric conversion unit, and is lower than the first conductive layer and the light-transmitting conductive material at the intersection . And a second conductive layer made of a resistive material ,
The photoelectric conversion device is characterized in that the width of the first wiring at the intersection is formed smaller than the width of the first wiring other than the intersection .
In addition, the photoelectric conversion device of the present invention includes a substrate, a plurality of two-dimensionally arranged photoelectric conversion units including a semiconductor layer provided on the substrate, and a plurality of photoelectric conversion units provided in accordance with the photoelectric conversion units. A first wiring commonly connected to the plurality of photoelectric conversion units, a second wiring commonly connected to the plurality of TFT units, and a first wiring A photoelectric conversion device including: a wiring and a crossing portion where the second wiring crosses via an insulating layer;
At the intersection, the first wiring includes a first conductive layer made of a light-transmitting conductive material and a second conductive layer made of a material having a lower resistance than the first conductive layer,
The photoelectric conversion device is characterized in that the width of the first wiring at the intersection is formed smaller than the width of the first wiring other than the intersection.
In addition, the photoelectric conversion device of the present invention includes a substrate, a plurality of two-dimensionally arranged photoelectric conversion units including a semiconductor layer provided on the substrate, and a plurality of photoelectric conversion units provided in accordance with the photoelectric conversion units. A first wiring commonly connected to the plurality of photoelectric conversion units, a second wiring commonly connected to the plurality of TFT units, and a first wiring A photoelectric conversion device including: a wiring and a crossing portion where the second wiring crosses via an insulating layer;
The first wiring is formed of a first conductive layer made of a light-transmitting conductive material on the photoelectric conversion unit, and has a lower resistance than the first conductive layer and the light-transmitting conductive material at the intersection. And a second conductive layer made of a suitable material,
The photoelectric conversion device is characterized in that the width of the first wiring at the intersection is formed smaller than the width of the first wiring other than the intersection.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
The present invention relates to a conductive layer made of a light-transmitting conductive material such as ITO or SnO ₂ and a conductive layer made of a material having a lower resistance value than the light-transmitting conductive material at an intersection where the wires intersect without short-circuiting. By configuring the first wiring from the layer configuration described above, it is possible to reduce crosstalk while securing sufficient wiring resistance. In addition, disconnection is greatly reduced. Note that the third conductive layer may be formed of a plurality of layers made of different materials as necessary.
[0027]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The present invention is not particularly limited to the photoelectric conversion device, ITO or is a conductive layer of SnO ₂ or the like can be applied to a semiconductor device used as a wiring, in particular the photoelectric conversion apparatus of the conductive layer such as ITO or SnO ₂ The use of the electrode has an advantage that the aperture ratio can be improved, so that the present invention is suitably used. Therefore, in the following embodiments, a photoelectric conversion device will be described.
[Embodiment 1]
FIG. 1A is a schematic plan view, and FIG. 1B is a cross-sectional view along AA ′ in FIG. 1A. First, a chromium film is formed on a substrate in a thickness of 3000 °, and a desired lower metal pattern 1 is formed by photolithography.
[0028]
Next, a silicon nitride film 2, a hydrogenated amorphous silicon semiconductor layer 3, and a non-single-crystal n ⁺ silicon layer 4 are formed to a thickness of 3000, 3000, and 1000, respectively, by a plasma CVD method.
[0029]
Next, contact holes 8 of an upper metal and a lower metal are formed in three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, etching is performed by a CDE method, which is a kind of dry etching method, using a mixed gas of SF ₆ gas, oxygen gas, and nitrogen gas.
[0030]
Next, an aluminum film is formed by a 0.3 μm sputtering method, and a desired upper metal pattern 5 is formed by a photolithography method. Next, an ITO film is formed to a thickness of 0.1 μm by DC magnetron sputtering.
[0031]
Next, ITO is formed in a desired pattern by a photolithography method. At this time, the etching is performed using iodine gas as a main component by RIE which is a kind of dry etching.
[0032]
Next, in order to etch the non-single-crystal n ⁺ silicon film 4 only in the channel portion of the TFT, a desired pattern is formed by photolithography. At this time, the n ⁺ etching is performed using a CF ₄ gas by RIE, which is a kind of dry etching.
[0033]
Next, a desired isolation pattern is formed for the three layers of the silicon nitride film 2, the hydrogenated amorphous silicon semiconductor layer 3, and the non-single-crystal n ⁺ silicon layer 4 by photolithography. At this time, the etching is performed by an RIE method, which is a kind of dry etching method, using SF ₆ gas.
[0034]
Thus, the area sensor shown in FIG. 1 is completed.
[0035]
In the present embodiment, since a wiring having a two-layer structure of an aluminum layer and an ITO layer is used as the upper wiring of the intersection (X in FIG. 1), it is necessary to increase the line width without increasing the thickness of the ITO. There is no. For this reason, the throughput of the ITO process is increased, and the equipment cost can be reduced. Also, since it is not necessary to increase the line width, crosstalk does not increase.
[Embodiment 2]
FIG. 2A is a schematic plan view, and FIG. 2B is a cross-sectional view along AA ′ in FIG. 2A. FIG. 2C is a cross-sectional view along BB ′ in FIG. First, a chromium film is formed on a substrate in a thickness of 3000 °, and a desired lower metal pattern 12 is formed by a photolithography method.
[0036]
Next, a silicon nitride film 13, a hydrogenated amorphous silicon semiconductor layer 14, and a non-single-crystal n ⁺ silicon layer 15 are formed to a thickness of 3000, 2000, and 1000, respectively, by a plasma CVD method.
[0037]
Next, an aluminum film is formed by a 0.3 μm sputtering method, and a desired metal pattern 16 is formed by a photolithography method.
[0038]
Next, a desired pattern is formed by photolithography in order to etch the non-single-crystal n ⁺ silicon film only in the channel portion of the TFT. At this time, the n ⁺ etching is performed using a CF ₄ gas by RIE, which is a kind of dry etching.
[0039]
Next, a desired isolation pattern is formed on the three layers of the silicon nitride film 13, the hydrogenated amorphous silicon semiconductor layer 14, and the non-single-crystal n ⁺ silicon layer 15 by photolithography.
[0040]
Next, a silicon nitride film 17 having a thickness of 1 μm is formed as an interlayer insulating film by a plasma CVD method.
[0041]
Next, a contact hole 18 is formed in the silicon nitride film 14 by photolithography. At this time, the etching is performed by an RIE method, which is a kind of dry etching method, using SF ₆ gas.
[0042]
Next, a chromium film 19 is formed as a metal under the sensor by a 3000 ° sputtering method, and then a chromium film 19 is formed in a desired pattern by a photolithography method. Next, the chromium film 19 is etched.
[0043]
Then, the n-type non-single-crystal silicon film 20 is formed by plasma CVD, the amorphous semiconductor layer 21 is formed by 8000 degrees, and the p-type non-single-crystal silicon film 22 is formed by 1000 degrees.
[0044]
Next, an ITO film 23 is formed to a thickness of 0.1 μm by DC magnetron sputtering. Next, an aluminum film 24 is formed to a thickness of 0.3 μm by DC magnetron sputtering.
[0045]
Next, an aluminum film is formed in a desired pattern by a photolithography method.
[0046]
Next, ITO is formed in a desired pattern by a photolithography method. At this time, the etching is performed using iodine gas as a main component by RIE which is a kind of dry etching.
[0047]
Next, an n-type non-single-crystal silicon film 20, an amorphous semiconductor layer 21, and a p-type non-single-crystal silicon film 22 are formed in a desired pattern by photolithography. At this time, the etching is performed by an RIE method which is a kind of dry etching method. At this time, the interlayer insulating film 17 is also etched by RIE, but by controlling the time, the interlayer insulating film 17 is left.
[0048]
Thus, the area sensor shown in FIG. 2 is completed.
[0049]
In the present embodiment, since a wiring having a two-layer structure of an aluminum layer and an ITO layer is used as the upper wiring of the intersection (Y in FIG. 2), it is necessary to increase the line width without increasing the thickness of the ITO film. There is no. For this reason, the throughput of the ITO process is increased, and the equipment cost can be reduced. Also, since it is not necessary to increase the line width, crosstalk does not increase.
[0050]
【The invention's effect】
According to the present invention,
(1) The disconnection is reduced and the yield is improved.
[0051]
(2) While ensuring sufficient wiring resistance, crosstalk can be reduced, S / N is improved, and image quality is improved.
[0052]
(3) Throughput of the ITO or SnO ₂ process is improved, equipment costs are reduced, and products can be provided at low cost.
[0053]
This has the effect.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of the present invention.
FIG. 2 is a diagram showing a second embodiment of the present invention.
FIG. 3 is a diagram showing a conventional example.
FIG. 4 is a diagram showing another conventional example.
[Explanation of symbols]
Reference Signs List 1 lower metal of sensor 2 silicon nitride film 3 hydrogenated amorphous silicon layer 4 non-single-crystal n ⁺ silicon layer 5 aluminum film 6 sensor section 7 cross section (cross section)
Reference Signs List 8 Contact hole part 9 TFT part 10 Wiring part to upper electrode of sensor 11 ITO film 12 Lower metal 13 of TFT 13 Silicon nitride film (gate metal)
14 hydrogenated amorphous silicon film 15 n ⁺ non-single-crystal silicon film 16 aluminum film 17 silicon nitride film (interlayer insulating film)
18 Contact hole 19 Metal under sensor 20 n Non-single-crystal silicon film 21 Hydrogenated amorphous silicon film 22 p Non-single-crystal silicon film 23 ITO film 24 Aluminum film

Claims

A substrate, a semiconductor element provided over the substrate, a first wiring having at least a light-transmitting conductive material, and a second wiring provided so as to have an intersection with the first wiring. Semiconductor device having
Wherein at the intersection, the first wiring is composed of the second conductive layer of a first conductive layer and the low resistance material than the first conductive layer made of the light transmitting conductive material,
2. The semiconductor device according to claim 1, wherein a width of the first wiring at the intersection is smaller than a width of the first wiring other than the intersection .

_2. The semiconductor device according to claim 1, wherein the light transmitting conductive material is ITO or SnO2.

3. The semiconductor device according to claim 1, wherein at the intersection, the first wiring includes the first conductive layer provided on the second conductive layer. 4.

A substrate, a photoelectric conversion unit having a semiconductor layer provided on the substrate, a first wiring having at least a light-transmitting conductive material, and a second wiring having an intersection with the first wiring. And a wiring of:
Wherein at the intersection, the first wiring is composed of the second conductive layer of a first conductive layer and the low resistance material than the first conductive layer made of the light transmitting conductive material,
The photoelectric conversion device according to claim 1, wherein the width of the first wiring at the intersection is smaller than the width of the first wiring other than the intersection .

The light-transmitting conductive material photoelectric conversion device according to claim 4, wherein the ITO or SnO _2.

The photoelectric conversion device according to claim 4, wherein the light-transmissive conductive material is formed on the photoelectric conversion unit.

7. The photoelectric conversion device according to claim 4, wherein the first wiring is a first conductive layer single layer made of the light-transmitting conductive material except at the intersection. 8. apparatus.

8. The photoelectric conversion device according to claim 4, wherein, at the intersection, the first wiring includes the first conductive layer provided on the second conductive layer. 9. apparatus.

A photoelectric conversion portion having a substrate, a semiconductor layer provided on the substrate, and an upper electrode formed of a light-transmitting conductive material; a first wiring having at least the light-transmitting conductive material; A first wiring and a second wiring having an intersection.
The first wiring is formed of a first conductive layer made of the light-transmitting conductive material on the photoelectric conversion unit, and is lower than the first conductive layer and the light-transmitting conductive material at the intersection . And a second conductive layer made of a resistive material ,
The photoelectric conversion device according to claim 1, wherein the width of the first wiring at the intersection is smaller than the width of the first wiring other than the intersection .

The light-transmitting conductive material photoelectric conversion device according to claim 9, wherein the ITO or SnO _2.

11. The photoelectric conversion device according to claim 9, wherein at the intersection, the first wiring includes the first conductive layer provided on the second conductive layer. 12.

A substrate; a plurality of two-dimensionally arranged photoelectric conversion units having a semiconductor layer provided on the substrate; a plurality of TFT units provided in accordance with the photoelectric conversion units; A first wiring commonly connected to the conversion unit, a second wiring commonly connected to the plurality of TFT units, and the first wiring and the second wiring. In the photoelectric conversion device having an intersection that intersects via an insulating layer,
At the intersection, the first wiring includes a first conductive layer made of a light-transmitting conductive material and a second conductive layer made of a material having a lower resistance than the first conductive layer,
The photoelectric conversion device according to claim 1, wherein the width of the first wiring at the intersection is smaller than the width of the first wiring other than the intersection.

The light transmitting conductive material is ITO or SnO. _2Two The photoelectric conversion device according to claim 12, wherein

14. The photoelectric conversion device according to claim 12, wherein the light-transmissive conductive material is formed on the photoelectric conversion unit.

The photoelectric conversion device according to any one of claims 12 to 14, wherein the first wiring is a first conductive layer made of the light-transmitting conductive material except at the intersection. Conversion device.

The photoelectric conversion device according to any one of claims 12 to 15, wherein, at the intersection, the first wiring includes the first conductive layer provided on the second conductive layer. apparatus.

A substrate; a plurality of two-dimensionally arranged photoelectric conversion units having a semiconductor layer provided on the substrate; a plurality of TFT units provided in accordance with the photoelectric conversion units; A first wiring commonly connected to the conversion unit, a second wiring commonly connected to the plurality of TFT units, and the first wiring and the second wiring. In the photoelectric conversion device having an intersection that intersects via an insulating layer,
The first wiring is formed of a first conductive layer made of a light-transmitting conductive material on the photoelectric conversion unit, and has a lower resistance than the first conductive layer and the light-transmitting conductive material at the intersection. And a second conductive layer made of a suitable material,
The photoelectric conversion device according to claim 1, wherein the width of the first wiring at the intersection is smaller than the width of the first wiring other than the intersection.

The light transmitting conductive material is ITO or SnO. _2Two The photoelectric conversion device according to claim 17, wherein

19. The photoelectric conversion device according to claim 17, wherein, at the intersection, the first wiring includes the first conductive layer provided on the second conductive layer.