JP3603221B2 - 半導体メモリセルアレイ装置 - Google Patents
半導体メモリセルアレイ装置 Download PDFInfo
- Publication number
- JP3603221B2 JP3603221B2 JP2000316827A JP2000316827A JP3603221B2 JP 3603221 B2 JP3603221 B2 JP 3603221B2 JP 2000316827 A JP2000316827 A JP 2000316827A JP 2000316827 A JP2000316827 A JP 2000316827A JP 3603221 B2 JP3603221 B2 JP 3603221B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- memory cell
- channel
- cell array
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、高集積に適した半導体素子およびこれを用いた半導体記憶装置に関する。
【0002】
【従来の技術】
従来より多結晶シリコン(ポリシリコン)を用いたトランジスタが、スタティックRAM(SRAM)用の素子として用いられている。これに関連する従来技術は、T. Yamanaka,et al, IEEE International Electron Devices Meeting, p477−480,1990年に記されている。多結晶シリコントランジスタを活用することにより、集積回路の集積度を向上させることができる。これは半導体基板表面に形成した通常のバルクMOSFETの上部に絶縁膜を介して、ポリシリコントランジスタを積層形成できるためである。SRAMでは1ビット分のメモリセルを構成するにはバルクMOSFETが4個と多結晶シリコントランジスタが2個必要であるが、多結晶シリコントランジスタはバルクMOSFETの上部に積層して形成できるため、実質的にはバルクMOSFET4個の面積でSRAMの1個のメモリセルが構成できる。
【0003】
本発明に関連した他の従来技術としては、K. Nakazato, et al, ElectronicsLetters, Vol. 29, No. 4, pp384−385, 1993年に記載されている単一電子メモリをあげる。この従来技術においては電子1個1個を制御してメモリを構成できたことが報告されている。ただし、動作温度は30mKという極低温である。
【0004】
また、本発明に関連した他の従来技術としては、MOSFETのランダム電信ノイズ(RTN,Random Telegraph Noise)を挙げることができる。これについては、F.Fang, et al, 1990 Symposium on VLSI Technology, pp37−38, 1990年に記されている。RTNは、電圧一定の条件でMOSFETのドレイン電流を一定時間に渡って測定すると、電流の高い状態と低い状態の2状態間でランダムに状態遷移が生じる現象である。この電流変化は全電流値の数%にも達する場合があることが知られている。このRTNは、SiとSiO2との界面に存在する準位へ1個の電子が捕獲されたり、準位から放出されたりすることによって電流値が変化することが原因である。このようにRTNはMOSFETの電流雑音の一成分として基礎研究が行なわれているだけであり、これを応用するということは行なわれていない。
【0005】
【発明が解決しようとする課題】
今日、半導体集積回路の微細加工技術が高度に発展した一方で、今後微細化をさらに続けるのは技術的に困難になりつつある。また仮に技術的には可能であっても、高度な技術を用いることにより製造コストが大きく増大してしまうという問題が顕在化してきている。このため、従来の様に集積回路回路を構成する半導体素子を単純に微細化するのではなく、根本的に新しい方法によって集積度を向上させることが強く求められるようになってきた。一方、上記した従来の多結晶シリコントランジスタの機能は、基本的にゲート電圧でソース・ドレイン間の抵抗を制御できる可変抵抗素子である。従って、SRAMのメモリセルを構成するには通常のSi基板に形成したMOSFETも合わせて6個もの素子が必要であった。これに対して、DRAMのメモリセルはMOSFETが1個とキャパシタが1個によって1ビットの情報を記憶することができるために、集積度がもっとも高いRAM方式として知られている。しかし、DRAMはその容量の無視できないデータ線へ電荷量を読み出す方式であるため、メモリセルのキャパシタンスが数10fF程度必要であり、微細化を続けると小さい面積にキャパシタンスを実現することが困難となってきた。浮遊ゲートと制御ゲートとを有するMOSFETを用いることによって、フラッシュEEPROMのような不揮発性記憶装置が実現されている。また、同様な不揮発性メモリ用素子として、MNOS(Metal Nitride Oxide Semiconductor)素子が知られている。このMNOSは、フラッシュEEPROMの浮遊ゲートの代わりに、SiO2膜とSi3N4膜との界面に電荷を蓄えるものである。このように、浮遊ゲート付きMOSFETあるいはMNOS素子を用いることにより、1トランジスタのみで1ビットの情報を長期間にわたって記憶できるという利点があるが、絶縁膜を通して電流を流すため、書替えに長時間を要する、書替え回数が100万回程度であるという制限がある。このために、不揮発性記憶装置の用途が限定されると言う問題が有る。
【0006】
一方、上記Nakazatoらの文献によって論じられている単一電子メモリは、30mKという極低温でしか動作しないので、メモリを極低温に冷却しなければならないという大きな問題がある。また、この単一電子メモリのセルは1個のキャパシタと2個の能動素子とからなっており、従来のDRAMに比べると素子数が多いという問題がある。このように素子の微細化に依らずに、従来よりも高集積のメモリを構成するには、DRAMのようなキャパシタンス素子を必要とせずに、かつ素子自体に記憶作用を有する素子が望まれる。しかしながら、現在まで、そのようなメモリ素子は知られていない。
【0007】
従って本発明の目的とするところは、少ない素子数、少ない面積で素子自体が情報記憶機能を有するメモリが構成できるとともに極低温への冷却を必要としない半導体素子およびこれを用いた半導体記憶装置を提供することにある。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、本発明の基本的技術思想による半導体素子は、キャリア(電子)1個のトラップへの捕獲の有/無がFETの電流値の大小として明確に検出できるまでに、ゲート・チャネル間の容量を小さく設定したことを特徴とするものである。すなわち、トラップへキャリアの捕獲の有無によるFETのしきい値の大小をディジタル値の”1”と”0”とに対応させることにより、室温においても情報を記憶することができる。
【0009】
詳しく述べると、本発明の代表的な実施形態による半導体素子は、ソース領域(1)と、ドレイン領域(2)とを有し、上記ソース領域(1)はチャネル領域(3)を介して上記ドレイン領域(2)と接続され、上記チャネル領域(3)はゲート絶縁膜(5)を介してゲート電極(4)と接続され、上記ソース領域(1)と上記ドレイン領域(2)との間の上記チャネル領域(3)の電流経路(6)の近傍には少なくとも1個のキャリアを捕獲する準位(7)が形成されてなり、上記ゲート電極(4)と上記チャネル領域(3)との間の実効的な容量値Cgcが不等式
1/Cgc>kT/q2
(ここでkはボルツマン定数、Tは動作温度、qは電子の電荷量である)を満たす程度に小さく設定されたことを特徴とする(図1参照)。
【0010】
本発明の別の実施形態によれば、ソース領域(19)と、ドレイン領域(20)とを有し、上記ソース領域(19)はチャネル領域(21)を介して上記ドレイン領域(20)と接続され、上記チャネル領域(21)はゲート絶縁膜(23)を介しゲート電極(22)と接続され、上記ソース領域(19)と上記ドレイン領域(20)との間の上記チャネル領域(21)の近傍にはキャリアを閉じ込める領域(24)を少なくとも一個有し、上記閉じ込め領域(24)と上記チャネル領域(21)との間にポテンシャルバリア(25)を有し、上記ゲート電極(22)と上記チャネル領域(21)との間の実効的な容量値Cgcが不等式
1/Cgc>kT/q2
(ここでkはボルツマン定数、Tは動作温度、qは電子の電荷量である)を満たす程度に小さく設定されたことを特徴とする(図10参照)。
【0011】
本発明のさらに別の実施形態による半導体素子は、チャネル領域(21)と閉じ込め領域(24)との間の容量値Cが、ゲート電極(22)と閉じ込め領域(24)との間の容量値Cgtより大きく設定されており、少なくとも一個のキャリア閉じ込め領域(24)の他に対する容量値Ctt
が不等式q2/2Ctt>kT
(ここでkはボルツマン定数、Tは動作温度、qは電子の電荷量である)を満たす程度に小さく設定されたことを特徴とする(図10参照)。
【0012】
さらにメモリの書き換え可能回数を多くするためには、チャネル領域とキャリア閉じ込め領域との間のバリア(絶縁膜)の劣化が小さいことが求められる。バリア劣化の問題を解決するのに適した本発明の実施形態としては、ソース、ドレイン領域を有し該ソース領域は、チャネル領域(46)を介してドレイン領域と接続され、該チャネル領域(46)は、ゲート絶縁膜(53)を介してゲート電極(51)と接続され、上記チャネル領域近傍に、周囲をポテンシャルバリアで囲まれた、キャリアを閉じ込める領域(47)を少なくとも一つ有し、上記キャリア閉じ込め領域(47)にキャリアを保持することで記憶を行い、上記チャネル領域と上記キャリア閉じ込め領域の間に半導体の材料よりなる、厚さ9nm以下の薄膜構造(48)を有することを特徴とするものである(図17参照)。
【0013】
本発明の代表的な実施形態の多結晶シリコン素子(図1)の特性は、ドレイン(2)とソース(1)との間の電圧を一定として、ゲート電極(4)とソース間(1)との間の電位差を所定の範囲で繰返し増減させる時、ソース(4)とドレイン(2)との間のコンダクタンスが室温においてもヒステリシスを示すものである(図2参照)。すなわち、図2に示すように、ゲート・ソース間の電圧を第1の電圧Vg0(0ボルト)と第2の電圧Vg1(50ボルト)との間で上下に掃引すると、室温においてもドレイン電流がヒステリシスを示す。これは従来全く知られていなかったことであり、発明者らが実験的に発見したものである。このヒステリシスが生じる理由を以下に説明する。
【0014】
図1の半導体装置において、ゲートとソース間との電位差Vgsが0ボルトの時のチャネル領域(3)のバンド図を図4(A)に示す。この図4(A)の紙面の垂直方向にドレイン電流が流れる。なお、以下の説明では、ドレイン・ソース間の電圧がゲート電圧に比べて十分小さい場合を考える。ただし、ドレイン・ソース間の電圧が大きい場合にも、以下の結果はそのまま成り立つ。まず、図4(A)に示すように、多結晶シリコンのチャネル(3)は、ゲート酸化膜(5)と周辺のSiO2保護膜(10)との間にエネルギーの低い井戸状のポテンシャルを形成する。この時、P型もしくは低不純物濃度のN型またはi(真性半導体)型のチャネル領域(3)の伝導帯のエネルギーレベル(11)は高不純物濃度のN型ソース(1)中の伝導帯のエネルギーレベルもしくは縮退した高不純物濃度のN型ソース中(1)のフェルミレベル(12)より十分高いため、チャネル(3)中には電子は存在しない。従って、ドレイン電流は流れない。また、チャネル(3)の近傍にはトラップ準位(7)が存在し、キャリアである電子を捕獲することができる。このトラップ準位の原因としては、高いバリアに囲まれたグレイン(多結晶シリコンのチャネル領域(3)の結晶粒)自体による準位、グレイン中の準位、グレインバウンダリ(結晶粒と結晶粒との間の高エネルギーの界面領域)における準位、Si−SiO2界面(チャネル領域(3)とゲート酸化膜(5)との界面)の準位、ゲート酸化膜(5)中の準位等が考えられるが、以下の説明にはこのどれであっても構わない。なお、上記実験においてこれらのうちのどれが実際電子を捕獲しているかは現状では明らかでない。種々のレベルを有するトラップ準位のうち、本発明のヒステリシス特性に関与するトラップ準位(7)のエネルギーはソース(1)のフェルミレベル(12)より十分高いものであり、このトラップ準位(7)に電子は存在しない。ゲート(4)とソース(1)間の電位差Vgsを0ボルトから低しきい電圧Vlまで増加させていくと、チャネル領域(3)の電位が上昇するので、Vgs=0ボルトの初期値のチャネル(3)のエネルギーレベル(図4(A)参照)と比較して、この0ボルト<Vgs<Vlの条件では、図4(B)に示すように電子に対するチャネル領域(3)のポテンシャルが下がる。Vgsが低しきい電圧Vlに達するとソース領域(1)のフェルミレベルがチャネル領域(3)の伝導帯のエネルギーレベルに近付く(ボルツマン定数をk、動作温度をTとするときkT程度の差になる)ため、チャネル領域(3)中にソースから電子が導入される。これによりドレインDソース間に電流が流れる。さらに、ゲート電圧を増加させるとチャネル領域中(3)の電子数は更に増加するが、Vgsがトラップ捕獲電圧Vg1に達するとトラップ準位(7)のエネルギーがソース領域(1)のフェルミレベル(12)に近付き、ソース領域(1)から導入された電子の熱エネルギーによる電子の存在分布のため、少なくとも1個の電子がトラップ準位(7)に捕獲される。この時、トラップ(7)の準位はゲート酸化膜(5)と周辺のSiO2保護膜(10)のポテンシャルよりは十分に低いので、トラップ準位(7)に捕獲された電子はその熱エネルギーによりゲート酸化膜(5)と周辺のSiO2保護膜(10)へ移動することはない。また、例えば、Si−SiO2界面のこのトラップ準位(7)の近傍にはチャネル領域(3)の多結晶シリコンの高エネルギーのグレインバウンダリが存在するため、トラップ準位(7)に捕獲された電子はこのトラップ準位(7)から移動できなくなる(図4(C)参照)。この他の電子は移動できるのでドレイン電流は流れ続ける。
【0015】
このように、トラップ準位(7)に電子が1個捕獲されると1図の多結晶シリコン半導体素子のしきい電圧は低しきい電圧Vlから高しきい電圧Vhに変化するものであり、その理由を下記に説明する。すなわち、図4(C)の状態からVh<Vgs<Vg1の範囲でVgsを下げていくと、チャネル(3)中の電子は減少するが、一般にトラップ準位(7)の周辺には高エネルギーの領域が存在するので、トラップ準位(7)に捕獲された電子はそのまま残る(図5(A))。ゲート電圧がさらにゲート(4)の電圧が低下して、Vgs=Vhとなると、ソース(1)のフェルミレベル(12)はチャネル(3)の伝導帯のエネルギーレベルよりkT程度離れるので、チャネルの電子はほぼなくなる(図5(B)参照)。従って、ドレイン電流が流れなくなる。しかし、このようにドレイン電流が流れなくなるしきい値Vhは、トラップ準位(7)に捕獲された電荷量に対応する電圧分だけ低しきい電圧Vlよりも高くなる。さらにVgsを下げていくと、例えばVgs=0ボルトに達すると、このゲート電圧の低下に伴ってトラップ準位(7)の周辺の高エネルギー領域の電位が低下して、その結果、低下したエネルギーの領域からトラップ準位(7)に捕獲された電子が電界効果によるトンネリングにより放出される(図5(C)参照)。このあと、Vgsを再度上昇させて、上下に掃引すると以上の動作を繰り返すため、電子の捕獲/放出に伴うヒステリシスが観測される。
【0016】
さらに発明者らは、このヒステリシスがゲート・チャネル間の容量が小さいときにのみ現われることを発見した。上記ヒステリシスを示す素子はゲート長、ゲート幅いずれも0.1ミクロンの素子であるが、ゲート長およびゲート幅が1ミクロンの素子はヒステリシスは示さなかった。すなわち、ヒステリシスが現われるためには、ゲート・チャネル間のキャパシタンスが小さいことが不可欠であり、このことは以下のようにして説明できる。トラップ準位に蓄積された電荷量Qsとしきい値の変化量ΔVt(=Vh−Vl)との間には以下の関係がある。
【0017】
ΔVt=Qs/Cgc (1)
ここで、Cgcは、ゲートと実効的なチャネルとの間のキャパシタンスである。ヒステリシスをメモリとして用いるためには、しきい値の高い状態と低い状態がドレイン電流値の変化として明確に区別できることが必要である。すなわち、しきい値の違いがドレイン電流値の違いとして明確にセンスできることが必要である。このための条件は以下のようにして求めることができる。一般にしきい値Vtを有するMOSトランジスタのドレイン電流Idは、しきい値の近傍において次式にて表わされる。
【0018】
Id=ADexp[q(Vgs−Vt)/(kT)] (2)
ここでAは比例係数、qは電子の電荷量、VgsはMOSトランジスタのゲート・ソース間電圧、Vtはしきい電圧、kはボルツマン定数、Tは動作温度である。従ってしきい値Vt=Vhの場合のドレイン電流は、
Idh=ADexp[q(Vgs−Vh)/(kT)] (3)
であり、しきい値Vt=Vlの場合のドレイン電流は、
Idl=ADexp[q(Vgs−Vl)/(kT)] (4)
である。これよりVt=VhとVt=Vlの二つの状態のドレイン電流値の比は、次式にて表わされる。
【0019】
Idl/Idh=exp[q(Vh−Vl)/(kT)] (5)
従って、ドレイン電流値をセンスして上記2状態を区別するには、式(5)の電流比が最低でも自然対数の底e(=2.7)以上であることが必要であり、実用的には10以上あることが望ましい。自然対数の底e以上という条件を用いると、
ΔVt(=Vh−Vl)>kT/q (6)
が得られる。従って(1)より、
Qs/Cgc>kT/q (7)
である必要がある。電子1個の捕獲によりこの電流センスの条件を満たすには、
q/Cgc>kT/q (8)
であることが必要になる。式(8)によれば室温動作のためにはCgcは6aF(ここでa(アト)は10のマイナス18乗を意味する)以下であることが必要である。上記ゲート長が1ミクロン程度の素子では、Cgcは1fF程度(ここでf(フェムト)は10のマイナス15乗を意味する)となってしまい、この条件から大きくはずれてしまう。本発明の試作素子では、Cgcが0.01aFと極めて小さくなっており、このため電子1個が捕獲されるだけで室温でセンスできるほどのしきい値のシフトが生じていることがわかる。
【0020】
発明者らは、Vgsを0ボルトとVg1との間に設定して保持することにより、その直前のしきい値が1時間以上に渡って安定に保持されることを見出した。この実験結果を図3に示す。図3は図2のaの条件にてゲート電圧一定でドレイン電流の変化を測定したものである。低しきい値の状態では高い電流レベルが保持され、高しきい値の状態では低い電流レベルが保持された。従ってしきい値のシフトを用いて、情報の保持(記憶)が可能となる。また、この時のドレイン電流をセンスすることによって情報の読出しを行なうことができる。すなわち、電流が基準値(13)より少ない状態を”1”として読出し、電流が基準値(13)より多い状態を”0”として読み出すことができる(図3参照)。情報の書込みはゲート電圧を制御して行なうことができる。まず初期状態にはゲート電圧はVg0にあったとする。ゲート電圧を正方向にVg1まで掃引してトランジスタのしきい電圧をVhに設定する。これによりディジタル情報の”1”を書込むことができる。その後ゲート電圧を0ボルトまで負方向に掃引してしきい電圧をVlに変化させる。これにより、ディジタル情報の”0”を書込むことができる。
【0021】
以上より、1個の素子によって情報の書込み、保持、読出しが可能であり、従来より少ない素子数(面積)でメモリを構成できる。本発明では、少数の電子を記憶ノードに捕獲することにより記憶を行なうため、浮遊ゲートMOSFETの様に絶縁膜の劣化により書替え回数が制限されることはない(あるいは相対的に制限が緩い)という特徴がある。以上の図1の実施形態では、キャリア閉じ込め領域としてのキャリアトラップ準位と電流経路としての実効的なチャネル領域との間の相対位置関係(距離)が定まりにくく、素子間のばらつきが大きいという問題がある。これに対して図10の実施形態に示すように、チャネル(21)の近傍にポテンシャルバリアにより囲まれたキャリア閉じ込め領域(24)を独立して設けることにより、このばらつきを小さくすることができる。素子性能安定の観点から、高しきい電圧Vhと低しきい電圧Vlの電圧差であるΔVtの素子間ばらつきは小さい方が良い。式(1)はCgtがCより十分小さい場合に成り立つ式であるが、これ以外の場合も含めると次式で表わされる。
【0022】
ΔVt=q/(1+Cgt/C)Cgc (9)
ただし、Cgcは、ゲート(22)とチャネル(21)との間の容量であり、Cgtはゲート(22)とキャリア閉じ込め領域(24)との間の容量、Cはキャリア閉じ込め領域(24)とチャネル(21)との間の容量である。
【0023】
一方、発明者らは図1の実施形態ではキャリア閉じ込め領域がキャリアトラップ準位であるため、式(9)の中ではキャリア閉じ込め領域とチャネルとの間の容量Cが最もばらつきやすいことを見出した。Cが変動してもΔVtがあまり変化しないためにはCgtがCより十分小さいことが必要である。図10の実施形態では、ゲート電極(22)とキャリア閉じ込め領域(24)との間のゲート絶縁膜(23)の大きな膜厚によりゲート(22)とキャリア閉じ込め領域(24)との間の容量Cgtは小さな値設定され、一方キャリア閉じ込め領域(24)とチャネル(21)の間の絶縁膜(25)の小さな膜厚によりキャリア閉じ込め領域(24)とチャネル(21)との間の容量Cは大きな値に設定されることができる。一方、容量値Cttのキャリア閉じ込め領域(24)への情報の保持においては、熱的なゆらぎに対する安定性を確保する必要がある。温度T(Tは絶対温度)の系においては、一般にkT(kはボルツマン係数)程度のエネルギーゆらぎが存在する。安定な情報保持の為には、電子一個を捕獲することによるエネルギー変化q2/2Cttがこのゆらぎより大きい、すなわち不等式
q2/2Ctt>kT (18)
が成立することが必要である。式(18)によれば室温動作のためにはCttは3aF以下であることが必要である。
【0024】
又、本発明の別の実施形態(図17)では、記憶領域(47)とチャネル(46)との間の絶縁膜(49,50)中に、半導体の薄膜構造(48)を設けて、絶縁膜(49,50)の劣化を低減する。すなわち、本実施形態による半導体素子では、絶縁膜(49,50)中に、薄膜構造(48)による量子閉じ込め効果によってポテンシャルバリアを設けることで、薄膜構造(48)に絶縁膜と実効的に同じ役割を果たさしめ、実際の絶縁膜厚を小さくすることを可能にする。図17に示すように、絶縁膜(49,50)中に設けた半導体薄膜(48)は、その膜厚方向の量子閉じ込めの効果によってエネルギー準位が伝導帯よりシフトしており、実質的には記憶領域と書き込み、消去のキャリア供給領域との間のポテンシャルバリアの役割を果たす。この理由を、下記に詳述する。半導体薄膜(49)の膜厚をL、薄膜中のキャリアの有効質量をm、プランク定数をhとすると、膜厚方向の閉じ込めの効果によるキャリアの量子波動の最低のエネルギー状態のエネルギーは、近似的に次式で与えられる。
【0025】
h2/8mL2 (19)
この量子閉じ込め効果によるエネルギーシフトが熱的エネルギーゆらぎを考慮に入れた場合にポテンシャルバリアとして有効なためには、不等式
h2/8mL2>kT (20)
が成立していることが必要となる。式(20)より、半導体にSiを用いた場合、室温でバリアが有効となる膜厚は9nm以下ということになる。従って、チャネル(46)とキャリア閉じ込め領域(47)との間で絶縁膜(49,50)を介して双方向でキャリアが移動する際に、キャリアが半導体薄膜(48)中に短時間に存在する確率はあるものの、キャリアが半導体薄膜(48)中に長時間存在する確率は極めて低くなる。その結果、チャネル(46)とキャリア閉じ込め領域(47)との間のキャリアの移動に際して、半導体薄膜(48)はキャリアの一時的通過領域として動作するので、半導体薄膜(48)は結果としてキャリア閉じ込めを行うことはできずにポテンシャルバリアとして働くこととなる。この構造においては、この構造を用いない場合と比べて、より小さい絶縁膜厚で同様なバリアの効果を実現できる。そのために、絶縁膜(49,50)の膜疲労が小さい。この膜疲労を更に小さくするためには、多層の半導体薄膜(48)を形成することも可能であろう。このように絶縁膜中に半導体薄膜を設けるこの構造ではさらに、キャリア閉じ込め記憶領域と書き込み、消去のキャリア供給領域との間のポテンシャルバリアの高さを適切に設定できるという利点をもつ。量子閉じ込めによるエネルギーシフトはその閉じ込め領域の大きさLで決まるために、薄膜の材質以外に膜厚Lでバリア高さを調整できるからである。従来の構造では、バリア高さは絶縁膜の材質のみで決まっている。本発明の他の目的と特徴は、以下の実施例から明らかになろう。
【0026】
【発明の実施の形態】
以下には、本発明の具体的な実施例による記憶素子を説明する。図1は本実施例による記憶素子の構造図を示す。ソース(1)、およびドレイン(2)は、高不純物濃度n型の多結晶シリコンからなる領域である。チャネル部(3)は、ノンドープの多結晶シリコン領域である。このソース(1)、ドレイン(2)、チャネル(3)は多結晶シリコンからなる薄く、細い線から構成される。実際に発明者らが試作した例では、チャネル幅が0.1ミクロンであり、厚さが10nmである。このソース(1)、ドレイン(2)の端部にはより膜厚の厚い多結晶シリコンコンタクト部が接続されており、この多結晶シリコン上で金属配線と接続する。例えば、この多結晶シリコンコンタクト部はチャネル部(3)の10倍の厚さの0.1ミクロンとする。これは、薄い多結晶シリコン上に直接コンタクト孔を開けようとすると、多結晶シリコン自体がエッチングされてなくなってしまうからである。ゲート(4)はゲート絶縁膜(5)を介してチャネル(3)と交差するように設けられている。本実施例ではゲート(4)の膜厚は、0.1ミクロンである。尚、本実施例においては、チャネル(3)となる多結晶シリコン膜の周りは、すべてSiO2(10)によって囲んでいる。SiO2の誘電率はシリコンの約1/3であるので、SiO2によって囲むことによりチャネル(3)とゲート電極(4)とのキャパシタンスは小さくなる。これが室温においてヒステリシスが実現できている理由の一つである。また、本実施例においては、チャネルの多結晶シリコンはSiO2上に10nmの薄いa(アモルファス)−Siを堆積した後、750°Cの熱処理により結晶化を行なって形成した。この熱処理中、a−Si中ではシリコンの結晶粒が成長していくが、結晶粒の大きさが膜厚に達すると、膜に垂直方向にはそれ以上結晶成長を行なうことができなくなる。これと同時に、膜と並行方向への結晶成長の速度も遅くなる。このため、横方向の結晶粒の大きさがほぼ膜厚と等しくなる。以上より、本実施例は、結晶粒が極めて小さいという特徴がある。このように結晶粒が小さいことは、やはりゲート・チャネル間の容量を小さくすることに貢献する。これを以下に説明する。しきい値近傍の低電流の領域では、実際に電流が流れているのはチャネル(3)の中でも最も抵抗の小さい少数の電流経路(6)となる(図1参照)。実際には電子が結晶粒を次々に渡り歩くことによって電流は流れる。本実施例では結晶粒のサイズが小さいため、この電流経路も極めて細くなっている。このため、図1に示すように実際に電子が存在する領域はチャネル全域に比べかなり小さくなる。このために、ゲートと実効的なチャネルとの間の容量Cgcは小さくなっている。本試作素子では、しきい値の変化の効果を最大限拡大して観測するため、Cgcを極めて小さく設定した。このため、動作に必要な電圧の範囲が数10Vと大きくなっている。Cgcをより大きく設定することによって、動作範囲を通常の集積回路で用いられている数Vの範囲に設定することが可能である。具体的には、ゲート酸化膜(5)の膜厚をもっと薄くすることことやゲート長やゲート幅をもっと大きくすればよい。これは技術的には容易に達成できる。本実施例では、チャネル部を多結晶シリコンによって形成したが、結晶Si基板の表面に形成された通常のバルクMOSFETにおいても、ゲート・チャネル間の容量を上記条件を満たす程度に小さくすることができればヒステリシスは実現でき、記憶素子として用いることができる。バルクMOSFETの場合には、上記のような結晶粒の効果は無く、また下側が誘電率の高いSiによって覆われているため上記多結晶シリコンの場合に比べて素子の寸法を小さくする必要がある。従って製造がより難しくなるが、バルクのMOSFETの方がキャリアの移動度が大きいため、大きな電流値を流すことができ、高速動作に適するという利点がある。あるいは、SOI(Silicon on Insulator)構造のMOSFETを用いても上記ヒステリシスを実現することができる。SOI構造は絶縁膜の上に単結晶シリコンを成長させ、その中にMOSFETを作製する技術である。このSOIの方がバルクMOSFETに比べてゲート・チャネル間の容量を小さくできるので、バルクMOSFET構造を用いるよりは、大きな寸法でヒステリシスを実現できる。上記例では電子を伝導させるnチャネル型の場合を例に説明したが、正孔を用いても同様の動作ができる。また、チャネル領域にはシリコン以外の半導体を用いることもできる。また、本実施例では、ゲート(4)がチャネル(3)の下側にある場合を示したが、ゲートを上側に作製しても同様の動作が可能である。また、チャネルの上と下の両側にゲートを設けることも可能であり、動作は上記の場合と同様である。さらにゲートをチャネルの横に設けることも可能である。また、ゲートをチャネルの両横に設けることも可能である。
【0027】
次に本半導体素子を用いたメモリ集積回路について図6を用いて説明する。図6には、図1の多結晶シリコン記憶素子を用いた記憶装置の構成を示す。半導体素子の特性は図7に示すような特性を仮定する。すなわち、ゲート・ソース間にVwの電圧が印加されると、素子は”1”状態(高しきい値Vh状態)となる。逆にゲート・ソース間に−Vwの電圧が印加されると、素子は”0”状態(低しきい値Vl状態)となる。ゲート・ソースあるいはゲート・ドレイン間に−Vw/2ないしVw/2の電圧が印加されても、しきい電圧は変化しない。この特性は図2の特性において全体にしきい電圧を低くしたものであり、試作素子のチャネル部にドナー不純物を導入することによって実現することができる。尚、図6においてはMP1−MP4は、図1の構造と図7の特性を有する本発明の半導体素子である。それぞれのゲート端子はワード線に接続され、ドレイン端子はデータ線に接続されており、ソース端子は接地されている。ディジタル情報を書込むには、図6のワード線駆動回路とデータ線駆動回路によって以下のように行なう。”1”をMP1に書き込むには、ワード線1をVw/2に設定し、データ線1を−Vw/2に設定する。この他のワード線、データ線は0Vとする。これにより、MP1のゲート・ドレイン間にVwの電圧が印加され、MP1は”1”状態(高しきい値状態)となる。この時、MP1以外の素子にはVw/2以下の電圧しか印加されないのでしきい電圧は変化しない。”0”をMP1に書き込むには、ワード線1を−Vw/2に設定し、データ線1をVw/2に設定する。これにより、MP1のゲート・ドレイン間に−Vwの電圧が印加され、MP1は”0”状態(低しきい値状態)となる。この時、MP1以外の素子には−Vw/2以上の電圧しか印加されないのでしきい電圧は変化しない。情報の読出しは、以下のように行なう(図6参照)。データ線駆動回路の中ではデータ線は負荷素子を介して電圧源と接続する。一方、データ線の他端はセンスアンプと接続する。MP1の情報を読出す場合を考える。このためには選択されたワード線1を0Vとし、他の非選択のワード線2を−Vw/2とする。MP1が”1”状態のときは、MP1はオフ状態となり、データ線はハイ状態のままである。MP2が仮に”0”状態であっても、非選択ワード線が−Vw/2となっているためMP1は電流は流さない。MP1が”0”状態の時には、データ線1からMP1を介して接地線へ電流が流れ、データ線1の電位が下がる。これをセンスアンプにより増幅して読み出し動作が完了する。このように記憶装置を構成することができる。
【0028】
本記憶装置では図8に示すようにメモリのデコーダ、センスアンプ、制御回路、出力回路等の周辺回路をSi基板表面に形成した通常のバルクMOSFETを用いて実現し、図1のMP1−MP4の記憶素子を含むメモリセルアレーは絶縁膜を介してその上部に作製することができる。このようにMP1−MP4の記憶素子の多結晶シリコンはバルクMOSFETの上部に作製することができるからである。この構成によって、周辺回路の面積が省略でき従来のダイナミックRAMに比べて約2倍高集積の集積回路が実現できる。尚、図8ではバルクMOSFETと多結晶シリコンとの間には実際には配線層が有るが、この配線層は図では省略されている。このように本記憶装置は、1素子によって1ビットの情報を記憶できるため高集積のメモリ集積回路が構成できる。また上記したように周辺回路とメモリセルとを積層化することによりさらに集積度を高めることができる。また、通常のダイナミックRAMのように電荷量を読み出す必要がなく、データ線にスタティックに信号を発生することができる。このため、微細化を進めてもS/N比が小さくなることがない。また、長時間にわたり蓄積情報を蓄えることができ、DRAMの様にリフレッシュは不要である。このため、消費電力を小さくでき、周辺回路を簡素化することができる。以上により、従来のDRAMより2倍以上高集積なメモリが実現でき、1ビット当たりのコストを半分以下にすることができる。また、情報の保持に必要な電力も従来より大幅に小さくすることができる。上記記憶装置の例では、図7に示す様にVlが負でVhが正の場合を説明した。記憶素子のしきい電圧Vl、Vhがこれより高い場合には、その分だけゲートを制御する信号を高く設定することにより同様の動作ができる。
【0029】
次に本実施例の製造工程を図9を用いて説明する。初め、p型Si基板(14)の表面にnチャネルMOS(15)とpチャネルMOS(16)(すなわちCMOSデバイス)を作製し、その上に絶縁膜を形成し、さらに金属配線(17)を作製する(図9(A))。この後、層間の絶縁膜(18)を堆積し、表面の凹凸を小さくする平坦化を行なう。次に記憶素子のゲート電極(4)となる多結晶シリコン領域を作製する。この多結晶シリコンにはn型不純物を高濃度にドープして低抵抗とする。ゲート絶縁膜(5)となる50nm程度のSiO2膜を化学気相堆積(CVD)法により堆積し、その上にチャネルとなるアモルファスシリコンを堆積する。これをパターニング後、ソース(1)、ドレイン領域(2)にAs、P等のn型不純物をイオン注入し、およそ750°Cでアニールしてチャネル(3)は多結晶シリコンとなる。この上にSiO2の保護膜(10)を形成し、本発明の高集積記憶装置が実現できる(図9(B))。図示されてはいないが、この上部にさらに導電層を設けることによって、電気的雑音をシールドすることができ、メモリの信頼性を向上させることができる。
【0030】
(実施例2)
図10は、本発明の第2の実施例を示す。基板はSOI基板を用いる。ソース(19)、およびドレイン(20)は高不純物濃度n型のシリコンからなる低抵抗領域であり、その間のシリコンのチャネル(21)は細線となっている。又、チャネルの上にはSiO2の薄膜(25)が形成されており、その上にシリコンの結晶粒でキャリアを閉じ込める記憶領域(24)が形成されている。さらにその上に、ゲート絶縁膜(23)をはさんで、ゲート電極(22)が設けられている。本実施例においては、チャネル(21)の線幅が細いことからゲート電極(22)とチャネル(21)との間の容量値Cgcは小さくなる。書き込み、消去はゲートの電位を変えることで行なう。記憶領域(24)へチャネル内の電子が絶縁膜(25)によるポテンシャルバリアを越えて注入されることにより書き込みが行われ、一方、消去される場合は、記憶領域(24)から電子が引き出される。本実施例では記憶領域(25)への書き込み、消去はチャネルとの電子のやりとりで行なうが、チャネル以外からこれを行なってもよい。この事情は以下の実施例でも同様である。又、本実施例ではソース、ドレイン、チャネルにSiを、絶縁膜にSiO2を用いているが、容量が所定の条件を満足していれば、ソース、ドレインは他の半導体でも金属でもよく、絶縁膜も他のものでもよい。又、本実施例では記憶領域はチャネルの上に設けてあるが、これは下でも横でも構わない。本実施例ではSOI基板を用い、ソース、ドレイン、チャネルには単結晶Siを用いているが、実施例1と同様に、多結晶シリコンでこれを形成してもよい。この場合、実施例1との相違は、記憶領域(24)を独立に設けるという点にある。さらに、チャネル・記憶領域間の絶縁膜とゲート・記憶領域間の絶縁膜が同一の材料である必要はない。本実施例ではキャリアに電子を用いたが、ホールを用いてもよい。これは以下の実施例でも同じである。本実施例においては、記憶ノード(24)についても、小さい結晶粒を用いること、Si結晶粒(24)のまわりをSiO2(23,25)で囲うことで周りとの間の寄生容量を小さくしている。結晶粒(24)が小さいため容量値Cttは自己容量で計算してよい。誘電率εの物質に囲まれた半径rの球体の自己容量は、4πεrで与えられる。例えば、粒径10nmのシリコン結晶粒の場合には、記憶ノードの容量Cttは約1aFとなる。
【0031】
図11にはチャネル、キャリア閉じ込め領域、ゲート付近の拡大図を示す。図12に示すように、ゲート・ソース間の電圧を第1の電圧Vg0(0ボルト)と第2の電圧Vg1(5ボルト)との間で上下に掃引すると、ドレイン電流がヒステリシスを示す。このときの、図11のb−b’におけるのポテンシャル分布図を図13、図14に示す。このヒステリシスが生じる理由を以下に説明する。図10の半導体装置において、ゲートとソース間との電位差Vgsが0ボルトの時のチャネル領域(21)のポテンシャル図を図13(A)に示す。これは図12の状態(25)に対応する。尚、この図13(A)の紙面の垂直方向にドレイン電流が流れる。なお、以下の説明では、ドレイン・ソース間の電圧がゲート電圧に比べて十分小さい場合を考える。ただし、ドレイン・ソース間の電圧が大きい場合にも、以下の結果はそのまま成り立つ。まず、図13(A)に示すように、チャネル(21)は、記憶領域(24)との間のポテンシャルバリア(25)や周辺のSiO2膜(23)に囲まれたエネルギーの低いポテンシャルを形成する。従って、Siの結晶粒よりなる記憶領域(24)は絶縁膜(23,25)で囲まれており、キャリアである電子を捕獲することができる。P型もしくは低不純物濃度のN型またはi(真性半導体)型のチャネル領域(21)の伝導帯のエネルギーレベルは高不純物濃度のN型ソース(19)中の伝導帯のエネルギーレベルもしくは縮退した高不純物濃度のN型ソース中(19)のフェルミレベルより十分高いために、チャネル(21)中には電子は存在しない。従って、ドレイン電流は、流れない。尚、キャリア閉じ込め領域(24)のエネルギーは、ソース(19)のフェルミレベルより十分高いものであり、この領域(24)に電子は存在しない。ゲート(22)とソース(19)との間の電位差Vgsを0ボルトから低しきい電圧Vlまで増加させていくと、チャネル領域(21)の電位が上昇するので、図13(B)に示すように電子に対するチャネル領域(21)のポテンシャルが下がり、チャネル領域(21)中にソース(19)から電子が導入される。これによりドレインDソース間に電流が流れる。さらに、ゲート電圧を増加させるとチャネル領域中(21)の電子数は更に増加するが、図13(C)に示すように、Vgsが書き込み電圧Vg1に達すると記憶領域(24)のエネルギーが下がり、チャネルとの間の電位勾配が大きくなるため、電子の熱エネルギー分布やトンネル現象によって、ポテンシャルバリア(25)を乗り越えて少なくとも1個の電子が記憶領域(24)に捕獲される。これは図12の状態(27)から状態(28)への遷移に対応する。この結果、図14(A)に示すように、記憶領域(24)に捕獲された1個の電子によるクーロン・ブロッケードが発生するとともに記憶領域(24)のポテンシャルは上昇して、それ以上の電子が記憶領域(24)に注入されるのを阻む。
【0032】
このように、記憶領域(24)に電子が1個捕獲されると図10の半導体素子のしきい電圧は低しきい電圧Vlから高しきい電圧Vhに変化するものであり、その理由を下記に説明する。すなわち、図14(A)の状態からVh<Vgs<Vg1の範囲でVgsを下げていくと、チャネル(21)中の電子は減少するが、チャネルとの間にはポテンシャルバリア(25)が存在し、記憶領域(24)に捕獲された電子はそのまま残る。さらにゲート(22)の電圧が低下して、Vgs=Vhとなると、ソース(19)のフェルミレベルはチャネル(21)の伝導帯のエネルギーレベルよりkT程度離れるので、チャネルの電子はほぼなくなる(図14(B)参照)。従って、ドレイン電流が流れなくなる。これは図12の状態(29)に対応する。しかし、このようにドレイン電流が流れなくなるしきい値Vhは、記憶領域(24)に捕獲された電荷量に対応する電圧分だけ低しきい電圧Vlよりも高くなる。さらにVgsを下げていくと、例えばVgs=0ボルトに達すると、このゲート電圧の低下に伴って記憶領域(24)とチャネル(21)との間の電位勾配が大きくなる。その結果、記憶領域(24)に捕獲された電子が、電子の熱エネルギー分布と電界効果によるトンネリングにより放出される(図14(C)参照)。電子が放出された状態のポテンシャル図は、始めの図13(A)に等しい。従って、半導体素子は、図12の状態(25)にもどるわけである。このあと、Vgsを再度上昇させて、上下に掃引すると以上の動作を繰り返すため、電子の捕獲/放出に伴うヒステリシスが観測される。この構造においても電子一個の有無を電流値として検出するためには、式(8)の条件が必要である。
【0033】
次に、本実施例の製造工程を説明する。図10に示すようにSOI基板を用い、ホトエッチング技術を用いて、ソース(19)、ドレイン(20)、チャネル(21)を形成する。チャネルは細線に加工する。ソース、ドレインはn型不純物を高濃度にドープする。チャネルは低不純物濃度のn型、又はi型、又はP型にドープする。次にCVD法でSiO2膜(25)を堆積して、さらにCVD法(化学気相堆積法)でシリコンの結晶粒(24)を形成する。その後再びCVD法でSiO2膜(23)を堆積し、金属膜を蒸着した後にホトエッチング技術でゲート電極(22)を形成する。記憶領域であるシリコン結晶粒(24)の半径rを微細に形成するためには、CVD法による堆積物の形成の初期に生じる核をシリコン結晶粒(24)として利用する。このために、このCVD法によるシリコン結晶粒(24)の形成は低温かつ短時間で終了することが望ましい。
【0034】
(実施例3)
図15は本発明の第3の実施例を示す。実施例2と相違する点は、二つのゲート電極(31),(32)でチャネル(33)及びキャリア閉じ込め領域(34)をはさんだ構造をとっていることである。従って、書き込み、消去はゲート電極1(31)のほかに、ゲート電極2(32)でも行なえる点で実施例2と異なる。さらに、実施例2の素子を集積した場合等には、外部の電位変動の影響によりキャリア閉じ込め領域、チャネル領域付近の電位が変動することが予想されるが、本実施例ではゲート電極により両側からシールドしているため外部の電位変動の影響を受けにくいという特徴がある。
【0035】
(実施例4)
図16は本発明の第4の実施例を示す。ソース(35)、ドレイン(36)がシリコン半導体結晶基板内に形成されたバルクMOS構造のチャネル(39)の上に絶縁膜(40)を設け、その上に複数個のシリコン結晶粒(41)を形成し、その上に再び絶縁膜(42)を形成し、さらにソース(35)、ドレイン(36)を結ぶ方向に隙間を設ける形状のゲート電極2(38)を設け、絶縁膜(43)を介してその上にゲート電極1(37)を設ける。ソース(35)、およびドレイン(36)は高不純物濃度n型のバルクのシリコンからなる領域であり、その間はP型の領域(44)である。ゲート電極1(37)に正の電圧をかけることでこのP型領域の表面に電子を誘起しチャネル(39)を形成するが、この時ゲート電極2(38)の電位はゲート電極1(37)よりも低く設定するので、ゲート電極2(38)は静電シールド電極として動作するようになる。その結果、チャネル(45)はゲート電極2の細い隙間の領域のみに形成され、ゲート電極1(37)とチャネル(39)との間の実効的な容量値Cgcは小さくできる。書き込み、消去はゲート電極1(37)またはゲート電極2(39)あるいは基板(44)の電位を変えることで実施例3と同様に行なうことができる。
【0036】
(実施例5)
図17(A)は本発明の第5の実施例を示す。電流の流れる方向は紙面垂直方向であり、チャネル、キャリア閉じ込め領域付近を拡大して示してある。ソース、ドレインの形状は実施例2と同様である。本実施例は、実施例2において、Siのチャネル(46)とSi結晶粒の記憶領域(47)との間のSiO2絶縁膜(49)、(50)中にSiの薄膜(48)を設けた構造をとっている。チャネル(46)内のキャリアは、この薄膜部(48)を経て記憶領域(47)に達する。この構造のポテンシャル図を図17(B)に示す。この薄膜部(48)では厚さ方向の量子閉じ込めの効果からエネルギーシフト(52)が発生し、薄膜部(48)はチャネル(46)内の電子がキャリア閉じ込め領域(47)に移ろうとする場合のバリアの役割を果たす。この結果、同じバリアの効果を果たすのに、本構造を用いない場合のチャネル、キャリア閉じ込め領域間のSiO2膜(図10(25))の膜厚と比較し、チャネルとキャリア閉じ込め領域との間のSiO2膜(49),(50)の膜厚の和が小さくともよくなる。従って、絶縁膜の膜疲労を低減でき、メモリの書換え回数を増加させることができる。なお、本実施例で述べた量子閉じ込め効果を用いたポテンシャルバリアはキャリアを閉じ込める領域(47)に出し入れするキャリアの数が多くとも絶縁膜の疲労防止に効果がある。
【0037】
(実施例6)
実施例6では本発明による半導体記憶装置のメモリ読み出し回路の構成を、図18、図19を用いて説明する。以降、図1の実施例、図6の実施例、図10の実施例、図15の実施例、図16の実施例、図17の実施例のいずれかである本発明の半導体素子を図18上部に示すようにキャリア捕獲部を黒丸の記号で表して、通常のFETと区別する。図18には1ビット分のメモリセルの回路図(同図(a))と、読み出し、書き込み時におけるワード線(W)とデータ線(D)に印加する電圧(同図(a))と、さらにメモリセルに用いた半導体素子MM7のドレイン電流のゲート電圧(ゲート・ソース間)電圧に対する依存性(同図(c))とを示す。この回路構成自体は図6に示した実施例1と同じである。
【0038】
図19にはメモリセルMM1に記憶した情報を読み出すための回路構成を示す。図では省略したがMM1と同様なメモリセルが多数アレー上に配置されている。情報を記憶するMM1は、従来の通常のMOSFETに比べると流せる電流値が小さい。これは、ゲート・チャネル間の容量を小さく設定しているためである。この少ない電流値を安定に高速に読み出すための構成を以下に説明する。半導体素子MM1からなるメモリセルはデータ線Dに接続され、このデータ線(D)はデータ線選択スイッチM5を介して差動増幅器の入力トランジスタM9と接続されている。さらに、データ線Dと対になった別のデータ線(Dn)にはMM5,MM6からなるダミーセルが接続されている。Dnはやはりデータ線選択スイッチM6を介して差動増幅器の他方の入力トランジスタM10のゲート端子と接続されている。次にMM1の情報を読み出す動作を説明する。この時の信号のタイミングを図20に示す。MM1は”0”が書き込まれておりしきい電圧が低い状態である場合を考える。ダミーセルMM5,MM6には常に予め”0”を書き込んでおく。読み出し時にはまずS2をローレベルにしてD,Dnの双方を電源電圧Vrにプリチャージしておく、これと同時にS3,S4をハイレベルにしてデータ線D,Dnを差動増幅器の入力M9、M10に接続する。これとやはり同時期にS5,S6をハイレベルにして、差動増幅器を活性化し、出力(OUT,OUTn)をイコライズする。ワード線W1とWDをローレベルからハイレベルに変化させてセルMM1とダミーセル(MM5,MM6)を選択すると、MM1はオン状態となり、データ線Dの電位が下がってくる。同時にダミーセルMM5,MM6がオン状態となり、データ線Dnの電位がやはり下がってくる。しかし、ダミーセルはMM5とMM6が直列に接続されているため、電流駆動能力がMM1に比べ小さく、Dnの電位変化はDにくらべ緩やかである。D,Dnのデータが確定した時、S6をローレベルにして差動増幅器を動作可能な状態とする。DとDnとの電位差は差動増幅器により増幅され出力(OUT)はハイレベルとなり、出力(OUTn)はローレベルとなる。これによりMM1の”0”の読み出しは完了する。MM1が”1”となっているときには(しきい値が高く電流があまり流れない場合)データ線Dはプリチャージされたままあまり下降せず、Dnの電位の方が早く下降する。このD,Dnの電位差を差動増幅器により増幅して読み出し動作が完了する。MM2からなるセルを読むときには、MM3およびMM4がダミーセルとなる。ダミーセルは各データ線に1個設けるだけでよく、面積の増加分は小さい。
【0039】
以上の回路構成をとることにより、D,Dnに僅かな電位差が発生するだけで読み出しが可能となる。このため、データ線DからMM1を通して放電すべき電荷量が少なくともよく、このため高速動作が可能となる。この例では、ダミーセルの電流をメモリセルの電流のほぼ半分にする手段としてMM5とMM6とを直列に接続したが、チャネル幅を半分にすることや、印加するゲート電圧を下げることによってもこの参照電位を発生することができる。
【0040】
図21は、この半導体記憶装置のメモリセルのレイアウト配置を示す。図21(a)には隣合った4セルの回路図を示し、これに対応するマスクレイアウトを同図(b)示す。ワード線W91に接続される2つのメモリセルMM91とMM92では同一のゲート電極を共有することにより、配線を省いている。また、同一のデータ線D91に接続される2つのメモリセルMM93,MM91では、拡散層を直接接続し、1個のコンタクトを共有化することにより面積を削減している。
【0041】
(実施例7)
本発明による半導体記憶装置の他の実施例を、図22、23を用いて説明する。本実施例は、実施例6よりもさらに高速読み出しが可能な構成を示す。図22(a)は同一のサブデータ線(D)に接続された複数のメモリセルMM51,MM52,MM53をまとめたセルセットの回路図を示し、同図(b)には記憶素子MM51に書き込みおよび読み出しを行なうときに印加する電圧を示し、同図(c)にはMM51の特性を示し、図23にはこのセルセットを用いて構成したメモリ構成を示す。本実施例が実施例6と最も大きく異なる点はデータ線がメインデータ線(MD51)とサブデータ線(D)とに階層化されている点であり(図23参照)、これにより高速に読み出すことが可能となる。図22(a)に示すようにメモリセルMM51−MM53のソース端子はサブデータ線Dに接続されている。このサブデータ線はM53,M52からなるプリアンプに接続されており、このプリアンプ(PA51)の出力がメインデータ線MD51に接続されている(図23参照)。メインデータ線MD51にはこのようなセルセットがプリアンプを介して複数個接続されている。MD51は差動増幅器からなるメインアンプ(MA51)の入力の一方に接続されている。セルセットがアレー状に並べられたものの一列はダミーセルからなる。ダミーセル(例えばMM54)はやはりプリアンプ(PA52)を介して別のメインデータ線MD52に接続され、MD52はメインアンプMA51の他方の入力端子に接続されている。ダミーセルセットのプリアンプPA52はプリアンプPA51に比べ電流駆動能力がほぼ半分になるように設計しておく。これは例えばトランジスタのチャネル幅を半分にすることにより実現できる。
【0042】
MM51の情報を読み出す動作を、以下に説明する。まずダミーセルMM54には”0”の情報を予め書き込んでおく。まずMM51には情報”0”が記憶されている場合を考える。まずS52にハイレベルVrを印加しS51を接地レベルとすることにより、サブデータ線Dを接地レベルとしておく。またセルセットを選択するためS53にハイレベルを印加しM52を導通状態とする。同時に、メインデータ線MD51、MD52をハイレベルVrにプリチャージしておく。ワード線Wがローからハイレベル(Vr)となるとMM51が導通状態となり、P(=Vr)からMM51を通してサブデータ線Dが充電される。これにより、M53がオン状態となり、メインデータ線MD51がMM52,MM53を通って放電され,MD51の電位が下がる。これと同様の動作により、同じワード線に接続されているダミーセルMM54がオン状態となりプリアンプPA52が働いてメインデータ線MD52が放電され、MD52の電位が下がる。しかし、PA52はPA51に比べ電流駆動能力が小さいため、MD52の電位の低下はMD51の電位の低下に比べ緩やかである。このMD51とMD52との電位差をメインアンプMA51により検出し、出力を得る。”1”を読み出す場合にも同様である。
【0043】
本実施例では、メモリセルMM51はサブデータ線Dを駆動するだけでよい。サブデータ線は接続されているセル数が8−32個程度と少ないことと長さが短いことにより、寄生容量が小さい。このため、メモリ素子MM51により高速に駆動することができる。メインデータ線MD51はプリアンプPA51により高速に駆動されるので、やはり高速動作が可能となる。本実施例では差動増幅器MA51の参照電圧を発生させるために、プリアンプPA52とプリアンプPA51の電流駆動力に差を設定している。実施例6のようにセル自体で電流を半分にするよりも、本実施例のようにトランジスタサイズの大きいプリアンプ部で電流値を変化させる方がバラツキの影響を受けにくいという特徴がある。尚、メインアンプMA51には、実施例6で用いた差動増幅器やカレントミラー型差動増幅回路等の各種の公知の回路を用いることができる。
【0044】
以上実施例6と実施例7においては1トランジスタでメモリセルを構成する例を述べたが、同様なメモリセルとして図24に示すような構成がある。同図(a)はチャネルをはさんでゲート電極の反対側にバックゲートを設けた場合である。複数のメモリセルが同一のバックゲート端子に接続されていると、このバックゲートに負の電圧を印加することにより、同時に多くのメモリセルの情報を”0”にリセットできるという利点がある。或いはバックゲートに正の電圧を印加することにより多くのセルに同時に”1”を書き込むことも可能となる。このバックゲート端子としては、半導体基板そのものもしくはウェル領域などを利用することも可能である。図24(b)はP端子がワード線と並行方向に走っており、各行ごとに独立して制御できる様にしたものである。図24(c)はP端子がデータ線と並行方向に走っている場合である。図24(d)はメモリ素子MM73のゲートをデータ線と接続した場合である。この場合はP端子がいらなくなるため面積削減が可能となる。図24(e)はメモリ素子MM74のゲートをワード線と接続した場合であり、やはりセル面積が小さいという特徴がある。
【0045】
(実施例8)
本発明の他の実施例を図25、図26に示す。図25(a)に示すようにメモリセルは、本発明の記憶素子(MM21)とスイッチングFET素子(M25)とが直列に接続された回路となっている。この回路ではワード線がM25のゲートに接続されており、M25によりデータ線(D)からMM21に印加される電圧を遮断できる。このため選択セルとワード線あるいはデータ線を共有する非選択のセルに不必要な電圧が印加されることがない。このため実施例6、7に比べデータ保持特性に優れるという利点がある。
【0046】
このメモリセルへの書き込みは以下の様に行なう。まず”0”を書き込む場合を説明する。選択するワード線にVcc+Vtの電圧を印加し、選択するデータ線に接地レベル(0)を印加する。これにより、M25は導通状態となりN21がほぼ接地レベルとなる。PはVcc/2であるので、MM21のゲート・ソース間には−Vcc/2の電圧が印加され”0”が書き込まれる(図25(c)参照)。次に”1”書き込みを説明する。やはりワード線にはVcc+Vtの電圧を印加し、データ線にはVccの電圧を印加する。これによりMM21のゲート・ソース間にはVcc/2の電圧が印加され、”1”が書き込まれる(図25(c)参照)。このセルの読み出しは実施例6や実施例7と同様の手段によっても可能であるが、本実施例では低い電源電圧で読み出しや書き込みが可能な構成を示す。本メモリの読み出しを図26を用いて説明する。M25とMM21からなるメモリセルの情報を読み出すにはワード線W21を接地レベルから電源電圧レベルVccに変化させ、同時にM28,MM25,MM26からなるダミーセルのワード線WD22をローからハイレベルに変化させる。この後の読み出しは実施例6と同様である。ただし、出力が定まった後で、センスアンプの出力に接続された書き込みドライバによりメモリセルへ再書き込みを行なう。例えば、MM21に”1”を書き込む場合にはデータ線DにVccを印加する。これによりMM21のゲート・ソース間にほぼVccの電圧が印加され”1”を書き込むことができる。またMM21に”0”を書き込む場合にはDを接地レベルとする。これによりゲート・ソース間に−Vcc/2の電圧が印加され、”0”が書き込まれる。本実施例においてはメモリの情報を読み出すごとに続けて再書き込みを行なう。これにより、データ線Dとダミーデータ線Dnとの間に読み出しできる程度の電位差が生じた後であれば、仮にMM21の情報が”0”から”1”へ反転してしまっても良い。このため、図25における読み出し電圧Vrと書き込み電圧Vcc/2とを近い値に設定できる。従って書き込み電圧を低い値に設定できる。例えば、Vrを3Vに設定し、Vcc/2を4Vに設定することができる。これに対して実施例7(図22(c)参照)の様に読み出し時には情報の反転が起こらないことを保証しようとすると、書き込み電圧Vpを読み出し電圧Vrの3倍程度にする必要が有、書き込み時に高い電圧が必要になる。
【0047】
本実施例と同様のメモリセル回路として図27に示す回路がある。図27(a)は図25(a)と比べるとMM81のゲートがPに接続されている点が異なっている。図27(b)はメモリ素子MM82のゲート端子をメモリセルの外部から制御信号Cにより制御するものである。図27(a)のメモリセルの4ビット分のレイアウトを図28に示す。図28においてはMM101−104は多結晶シリコンからなる実施例1に示した素子である。このレイアウトにおいても、となり合ったメモリセルのワード線を同一の電極で構成し、隣合った2つのメモリセルでコンタクトを共有してデータ線と接続している。これによりメモリセル面積を小さくしている。
【0048】
(実施例9)
本発明の他のメモリセル回路と読み出し回路を本実施例では説明する。図29(a)にはメモリセルの回路図を示し、図29(b)には本メモリセルの読み出し時と書き込み時の印加電圧を示し、図29(c)にはメモリセルに用いたMM31とMM32の特性を示す。本メモリセルはMM31とMM32とに相補的な情報を書込む点に特徴がある。すなわち、”1”を書き込むときにはワード線WにVccの電圧を印加し、データ線DにはVe(負電圧)を印加する。これにより、M33は導通状態となるのでDの電位がN31に印加されN31はVeとなる。MM32のゲート・ソース間にはVeの電圧が印加されるので、MM32は低しきい値の状態となる。またMM31のゲート・ソース間にはVcc−Veの電圧が印加され、高しきい値の状態となる。メモリセルに”0”を書くにはデータ線Dを書き込み電圧Vpに設定する。これにより、MM31が低しきい値でMM32が高しきい値の状態が実現できる。この書き込み後、データ線の電位をVcc/2に設定するとMM31とMM32のゲート・ソース間にはおよそVcc/2程度の電圧が印加される。”1”状態の場合にはDを放電しようとする。”0”状態の場合にはDを充電しようとする。これを図30のように差動増幅器により検出すれば情報を読み出すことができる。本メモリセルでは読み出すメモリセルの情報が”1”か”0”かによりデータ線の電位が下降するか上昇するかの違いが現れる。このため差動増幅器の一方の入力端子に参照電圧(Vcc/2)を直接印加することができる。このためダミーセルがいらない。これに対して、これまでの実施例の回路では、セルの情報が”1”か”0”かによりデータ線の電位がそのまま維持されるか下降するかの違いしか現れないため、ダミーセルが必要であった。
【0049】
(実施例10)
本実施例では、本発明による別のメモリセル回路を説明する。図31(a)は1ビット分のメモリセル回路を示し、同図(b)には読みだし時と書き込み時の印加電圧を示し、同図(c)にはMM41,MM42の特性を示す。本メモリセルは図27(a)に示したメモリセルを2個合わせて、同一のワード線により選択する構成となっている。本実施例では、MM41とMM42とに互いに相補的な情報を書き込む。即ちMM41を低しきい値状態とするときにはMM42を高しきい値状態とし、MM41を高しきい値状態とするときにはMM42を低しきい値状態とする。このため書き込み後にワード線をハイレベルとすると、データ線DとDnにはMM41とMM42との電流駆動力の差を反映した電位差が現れる。図32に示すようにD,Dnを差動増幅器の一対の入力端子に接続すればセルの記憶情報を読みだすことができる。
【0050】
本実施例では、ダミーセルが不要でかつ差動増幅器の参照電位も発生させる必要がなく、デバイスのバラツキにたいして安定に動作するという特徴がある。回路設計も簡単である。尚、図33に示すメモリセル回路を用いても、同様の動作が可能である。
【0051】
以上の実施例においてはメモリセルのスイッチング素子としてnチャネル絶縁ゲート型電界効果型トランジスタを用いた例を示したが、他のスイッチング素子で置き換えても良いことはいうまでもない。例えばpチャネル電界効果トランジスタを用いることができる。この場合はゲートに印加する電圧の極性がnチャネルの場合とは反対になる。また、記憶素子もnチャネル型の場合を例に説明したが、pチャネル(正孔を蓄積して動作する)型の場合も同様に記憶装置を構成できることはいうまでもない。
【0052】
(実施例11)
実施例6から実施例10に述べた半導体記憶装置(メモリ)は、不揮発に情報を保持し、かつ書き込みに要する時間が従来の不揮発性メモリに比べ極めて短く、書替え回数に制限がないという特徴がある。書き込みが高速なのは電子を少数個だけ注入すれば書き込みが完了するからである。また、書替え回数に制限がないのはやはり少数の電子の移動で書き込みを行なうことができるからである。このような記憶装置は、図34に示すデータ処理システムにおいて、マイクロプロセッサの主記憶として用いるとことができる。また、本記憶装置は不揮発で情報を保持するため、電源遮断後も情報を保持する。このため、従来ハードディスクやフロッピーディスクで行なってきたいわゆる外部記憶も同じメモリチップで実現することができるという特徴がある。また、この主記憶は不揮発なのでこのコンピュ−タは電源を遮断して再度電源を投入すると直前の使用状態に瞬時に戻れるという特徴がある。さらに、マイクロプロセッサのキャッシュメモリに、実施例6から実施例10に述べた半導体記憶装置(メモリ)を使用することにより、キャッシュメモリを不揮発性とすることができるとともに、低消費電力とすることが可能となる。
【0053】
【発明の効果】
本発明によれば、少ない素子数、少ない面積で素子自体が情報記憶機能を有するメモリが構成できるとともに極低温への冷却を必要としない半導体素子を提供することができる。この半導体素子を用いた半導体記憶装置では、高速に書替できる不揮発性メモリが実現できる。
【図面の簡単な説明】
【図1】本発明の実施例1の半導体素子の構造図である。
【図2】実施例1のドレイン電流のゲート・ソース間の電圧依存性の実測値を示す図である。
【図3】実施例1の半導体素子に”1”と”0”を書き込んだ後の情報の保持を示す実測結果である。
【図4】本発明においてゲート電圧を上昇させた時のチャネル付近のバンドの変化を示す図である。
【図5】本発明においてゲート電圧を下降させた時のチャネル付近のバンドの変化を示す図である。
【図6】本発明の記憶装置の構成を示す図である。
【図7】図6の記憶装置において想定したヒステリシス特性を示す図である。
【図8】本発明の実施例1において周辺回路をSi基板表面に形成し、メモリセルをその上部に積層して形成した構造を示す図である。
【図9】本発明の製造工程を示す断面図である。
【図10】本発明の実施例2の半導体素子の構造図である。
【図11】本発明の実施例2のチャネル、キャリア閉じ込め領域、ゲート付近の拡大図である。
【図12】実施例2のドレイン電流のゲート・ソース間の電圧依存性を示す図である。
【図13】本発明においてゲート電圧を上昇させた時のチャネル及びキャリア閉じ込め領域付近のポテンシャル分布を示す図である。
【図14】本発明においてゲート電圧を下降させた時のチャネル及びキャリア閉じ込め領域付近のポテンシャル分布を示す図である。
【図15】本発明の実施例3の半導体素子の構造図である。
【図16】本発明の実施例4の半導体素子の構造図である。
【図17】本発明の実施例5の半導体素子の構造図及びそのポテンシャル分布図である。
【図18】本発明の実施例6のメモリセルの回路図と印加電圧を示す図である。
【図19】本発明の実施例6のメモリ読み出し回路の回路図である。
【図20】本発明の実施例6の信号印加のタイミングを示す図である。
【図21】本発明の実施例6の4ビット分のメモリセルの回路図とマスクレイアウトを示す図である。
【図22】本発明の実施例7のメモリセルセットの回路図と印加電圧と記憶素子の特性を示す図である。
【図23】本発明の実施例7のメモリの構成を示す図である。
【図24】本発明のメモリセルの回路図を示す図である。
【図25】本発明の実施例8のメモリセルの回路図と印加電圧と記憶素子の特性を示す図である。
【図26】本発明の実施例8のメモリ読み出し回路の回路図である。
【図27】本発明のメモリセルの回路図である。
【図28】本発明の実施例の4ビット分の回路図と対応するマスクレイアウトを示す図である。
【図29】本発明の実施例9のメモリセルの回路図と印加電圧と記憶素子の特性を示す図である。
【図30】本発明の実施例9の読み出し及び書き込み回路の回路図である。
【図31】本発明の実施例10のメモリセルの回路図と印加電圧と記憶素子の特性を示す図である。
【図32】本発明の実施例10の読み出し回路の回路図である。
【図33】本発明の実施例10のメモリセルの変形例を示す図である。
【図34】本発明の記憶装置を用いたデ−タ処理装置を示す図である。
【符号の説明】
MP1−4,MM1−MM104…本発明の記憶素子、Vgs…ゲート・ソース間電圧、Cgs…ゲートチャネル間のキャパシタンス、Vl…”0”状態におけるしきい値電圧、Vh…”1”状態におけるしきい値電圧、Vg0…”0”書き込みの電圧、Vg1…”1”書き込みの電圧、Vw…書き込み時にワード線に印加する電圧の絶対値、M1−M104…絶縁効果型電界効果型トランジスタ、C…チャネル・キャリア閉じ込め領域間のキャパシタンス、Cgt…ゲ−ト・キャリア閉じ込め領域間のキャパシタンス、Ctt…キャリア閉じ込め領域の周囲に対する全キャパシタンス。
Claims (9)
- 複数のデータ線と、複数のワード線と、複数のメモリセルとを具備してなる半導体メモリセルアレイ装置であって、上記メモリセルの各々は、
上記複数のデータ線の対応するデータ線に接続された第1のソース領域と、第1のドレイン領域と、上記第1のソース領域と上記第1のドレイン領域との間の第1のチャネル領域と、上記第1のチャネル領域に対向して位置せしめられた第1のゲート電極とを有し、上記第1のゲート電極が上記複数のワード線の対応するワード線に接続されてなる第1の電界効果トランジスタと、
上記第1のドレイン領域に接続された第2のソース領域と、第2のドレイン領域と、上記第2のソース領域と上記第2のドレイン領域との間の第2のチャネル領域と、上記第2のチャネル領域に対向して位置せしめられた第2のゲート電極と、上記第2のゲート電極によって制御されるキャリア閉込め領域とを有し、上記第2のゲート電極が上記第1のドレイン領域に接続されてなる第2の電界効果トランジスタと、
を含んでなることを特徴とする半導体メモリセルアレイ装置。 - 請求項1の半導体メモリセルアレイ装置において、上記キャリア閉込め領域が上記第2のゲート電極と上記第2のチャネル領域との間に形成されていることを特徴とする半導体メモリセルアレイ装置。
- 請求項2の半導体メモリセルアレイ装置において、上記第2のドレイン領域と上記第2のソース領域との間の電圧が一定の状態で上記第2のゲート電極と上記第2のソース領域との間の電位差が変化した場合に、上記メモリセルの各々が上記第2のソース領域と上記第2のドレイン領域との間でヒステリシスを示す導電性を有することを特徴とする半導体メモリセルアレイ装置。
- 請求項2の半導体メモリセルアレイ装置において、上記第2のゲート電極は金属または半導体で形成され、上記第2のチャネル領域は絶縁層上の半導体で形成され、上記キャリア閉込め領域は金属または半導体で且つ微細粒で形成され、上記ワード線の各々は対応する第2のゲート電極の電位を制御することを特徴とする半導体メモリセルアレイ装置。
- 請求項2の半導体メモリセルアレイ装置において、上記複数のデータ線は複数の主データ線と複数の副データ線とを含み、上記第1のソース領域は上記複数の副データ線の対応する副データ線に接続され、上記副データ線の各々はスイッチまたは前置増幅器を介して上記複数の主データ線の対応する主データ線に接続され、上記複数のメモリセルは上記線と共に格子状に配列されていることを特徴とする半導体メモリセルアレイ装置。
- 請求項1の半導体メモリセルアレイ装置において、上記キャリア閉込め領域が上記第2のチャネル領域の内部に形成されていることを特徴とする半導体メモリセルアレイ装置。
- 請求項6の半導体メモリセルアレイ装置において、上記第2のドレイン領域と上記第2のソース領域との間の電圧が一定の状態で上記第2のゲート電極と上記第2のソース領域との間の電位差が変化した場合に、上記メモリセルの各々が上記第2のソース領域と上記第2のドレイン領域との間でヒステリシスを示す導電性を有することを特徴とする半導体メモリセルアレイ装置。
- 請求項6の半導体メモリセルアレイ装置において、上記第2のゲート電極は金属または半導体で形成され、上記第2のチャネル領域は絶縁層上の半導体で形成され、上記キャリア閉込め領域は金属または半導体で且つ微細粒で形成され、上記ワード線の各々は対応する第2のゲート電極の電位を制御することを特徴とする半導体メモリセルアレイ装置。
- 請求項6の半導体メモリセルアレイ装置において、上記複数のデータ線は複数の主データ線と複数の副データ線とを含み、上記第1のソース領域は上記複数の副データ線の対応する副データ線に接続され、上記副データ線の各々はスイッチまたは前置増幅器を介して上記複数の主データ線の対応する主データ線に接続され、上記複数のメモリセルは上記線と共に格子状に配列されていることを特徴とする半導体メモリセルアレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000316827A JP3603221B2 (ja) | 1993-08-19 | 2000-10-11 | 半導体メモリセルアレイ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-204922 | 1993-08-19 | ||
JP20492293 | 1993-08-19 | ||
JP2000316827A JP3603221B2 (ja) | 1993-08-19 | 2000-10-11 | 半導体メモリセルアレイ装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29163893A Division JP3613594B2 (ja) | 1993-08-19 | 1993-11-22 | 半導体素子およびこれを用いた半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001168297A JP2001168297A (ja) | 2001-06-22 |
JP3603221B2 true JP3603221B2 (ja) | 2004-12-22 |
Family
ID=26514742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000316827A Expired - Fee Related JP3603221B2 (ja) | 1993-08-19 | 2000-10-11 | 半導体メモリセルアレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3603221B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100866948B1 (ko) * | 2003-02-07 | 2008-11-05 | 삼성전자주식회사 | 메모리 기능을 갖는 단전자 트랜지스터 및 그 제조방법 |
-
2000
- 2000-10-11 JP JP2000316827A patent/JP3603221B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001168297A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613594B2 (ja) | 半導体素子およびこれを用いた半導体記憶装置 | |
US7154778B2 (en) | Nanocrystal write once read only memory for archival storage | |
US5714766A (en) | Nano-structure memory device | |
US7154140B2 (en) | Write once read only memory with large work function floating gates | |
WO2000055920A1 (fr) | Element semi-conducteur et dispositif semi-conducteur | |
US6313503B1 (en) | MNOS-type memory using single electron transistor and driving method thereof | |
US20060244070A1 (en) | Semiconductor storage device and portable electronic equipment | |
EP1408511A1 (en) | Single bit nonvolatile memory cell and methods for programming and erasing thereof | |
JP2004342274A (ja) | 半導体記憶装置およびそれを備えた携帯電子機器 | |
JP2004349349A (ja) | 半導体記憶装置及び携帯電子機器 | |
JP3603221B2 (ja) | 半導体メモリセルアレイ装置 | |
JP2004348815A (ja) | 半導体記憶装置のドライバ回路及び携帯電子機器 | |
US20040233725A1 (en) | Programming method of nonvolatile memory cell, semiconductor memory device, and portable electronic appartaus having the semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |