JP3599975B2

JP3599975B2 - High frequency circuit

Info

Publication number: JP3599975B2
Application number: JP29256797A
Authority: JP
Inventors: 政好小野; 憲治末松; 義忠伊山; 俊次久保
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 2004-12-08
Anticipated expiration: 2017-10-24
Also published as: JPH11126873A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体基板上に形成する高周波回路に関し、特にスパイラルインダクタの低損失化に関する。
【０００２】
【従来の技術】
従来、この種のシリコン基板上に形成されたスパイラルインダクタとして、例えば、Ｊ．Ｎ．Ｂｕｒｇｈａｒｔｚ，ｅｔ．ａｌ．，“ＭｉｃｒｏｗａｖｅＩｎｄｕｃｔｏｒｓａｎｄＣａｐａｓｉｔｏｒｓｉｎＳｔａｎｄａｒｄＭｕｌｔｉｌｅｖｅｌＩｎｔｅｒｃｏｎｎｅｃｔＳｉｌｃｏｎＴｅｃｈｎｏｌｏｇｙ”，ＩＥＥＥＴｒａｎｓ．ＭｉｃｒｏｗａｖｅＴｈｅｏｒｙＴｅｃｈ．，ｖｏｌ．ＭＴＴ−４４，ｎｏ．１，ｐｐ．１００−１０４（１９９６．１）に示されたものがある。
図９は上記文献に示された従来のシリコン基板上に形成されたスパイラルインダクタの平面図である。
図１０は図９のスパイラルインダクタの巻線と巻線の内側から外側に引出す引出し部分とが交差する（立体的に）部分（以下、巻線の交差部分と適宜呼ぶ）断面図である。
図１０（ａ）は図９の交差部分のＡＡ′層の断面図、図１０（ｂ）は図９の交差部分のＢＢ′層の断面図である。
図において、２はスパイラルインダクタの巻線、４は第４層金属配線、５ａ，５ｂは巻線の内側から外側に引出す引出し部分の層間配線接続部、６，７は外部端子、９は絶縁体、１０は第１層金属配線、１１は第２層金属配線、１２は第３層金属配線、１３は地導体、１７はシリコン基板上に絶縁体を積層した基板、１８はシリコン基板である。
【０００３】
シリコン基板１８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４が積層されたもので、この巻線２を巻線の内側から外側に引出す引出し部分３ａのみ、最下層の第１層金属配線１０からなる。
【０００４】
次に動作について説明する。
図９において、高周波信号は外部端子６から第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した巻線２に入力され、巻線２を伝送する。
巻線２を伝送した高周波信号は、最後に巻線の内側から外側に引出す引出し部分の入口の層間配線接続部５ａを介して、最下層の第１層金属配線１０を伝送して、上記引出し部分の出口の層間配線接続部５ｂを介して再び上記巻線２を伝送し外部端子７へ出力される。
図１０（ａ），１０（ｂ）に示すように、上記スパイラルインダクタの巻線と巻線の内側から外側に引出す引出し部分とが交差する部分では、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した巻線２と、引き出し部分を構成する最下層の第１層金属配線１０とは絶縁体９により直流的に分離されている。
【０００５】
上記巻線の引き出し部分は最下層の第１層金属配線１０で構成され、プロセス上の制約によって最下層の第１層金属配線１０の導体厚はその上層の金属配線に比べて薄いため、導体損が大きく、また、上記最下層の第１層金属配線１０は上層の金属配線に比べてシリコン基板１８に近い位置にあるため、シリコン基板のように基板抵抗率が低い場合に、誘電体損が大きく、シリコン基板上に低損失のスパイラルインダクタを形成する上で問題があった。
【００１０】
【発明が解決しようとする課題】
従来の半導体基板上に形成されるスパイラルインダクタは、以上のように構成されており、スパイラルインダクタの巻線の内側から外側に引出す引出し部分を構成する最下層の第１層金属配線は、プロセス上の制約によりその導体厚がその上層の金属配線に比べて薄くて導体損が大きく、かつ、最下層の第１層金属配線は、その上層の金属配線に比べてシリコン基板に近い位置にあり、シリコン基板のように基板抵抗率が低い場合に、誘電体損が大きく、半導体基板上に形成するスパイラルインダクタを低損失化する上で課題であった。
【００１２】
この発明は、上記のような課題を解決するためになされたもので、半導体基板上に低損失のスパイラルインダクタを形成した高周波回路を得ることを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するために、請求項１に係る発明の高周波回路は、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記巻線引出し部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分と交差する部分は、第４層の金属配線を用いて構成したことを特徴とする。
【００１４】
また、請求項２に係る発明の高周波回路は、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記引出し部分と交差する部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分は、第４層の金属配線を用いて構成したことを特徴とする。
【００２９】
実施の形態１．
図１は本発明の実施の形態１を示す半導体基板上に形成されたスパイラルインダクタの平面図である。
図２は本発明の実施の形態１を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
図２（ａ）は図１の巻線２の交差部分のＡＡ′層の断面図、図２（ｂ）は図１の巻線２の交差部分のＢＢ′層の断面図である。
図において、図１と同様のものには同一符号を付す。
【００３０】
図２を参照して、本実施の形態１における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、最下層の上の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用い、巻線２が上記の巻線の引出し部分３ａと交差する部分３ｂは、最上層の第４層金属配線４を用いている。
【００３１】
以上の構成により、スパイラルインダクタの巻線の引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いて形成したので、半導体基板に近い最下層の第１層金属配線で形成されている従来のものに比べ、半導体基板から離れた位置にあり、誘電体損が小さくなるとともに、半導体基板の基板抵抗率が低いと、誘電体損が大きくなるのに対して全体とし低損失にすることができる。
プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線で形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損が小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線の引出し部分３ａについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００３２】
実施の形態２．
図３は本発明の実施の形態２を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態２を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態１を示す図１と同様であるので省略する。
図３（ａ）は図１の巻線２の交差部分のＡＡ′層の断面図、図３（ｂ）は図１の巻線２の交差部分のＢＢ′層の断面図である。
図において、図１，２と同様のものには同一符号を付す。
【００３３】
図３および実施の形態１の図１を参照して、本実施の形態２における半導体基板８上に形成されたスパイラルインダクタの巻線２は、実施の形態１と同様に、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、実施の形態１と異なり、最下層の上の第２層金属配線１１を用い、巻線２が上記の巻線の引出し部分３ａと交差する部分３ｂは、第３層金属配線１２および最上層の第４層金属配線４を積層した金属配線を用いている。
【００３４】
以上の構成により、スパイラルインダクタの巻線の引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、
半導体基板に近い最下層の第１層金属配線を用いて形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低いと誘電体損が大きくなるが全体として、誘電体損を低減することができ、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べて、第２層金属配線は導体厚が厚く、導体損も小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線が引出し部分と交差する部分３ｂについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００３５】
実施の形態３．
図４は本発明の実施の形態３を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態３を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態１を示す図１とスパイラルインダクタの巻線構成が異なり巻線２を巻線２ａとする以外は同様であるので省略する。
図４（ａ）は図１の巻線２を巻線２ａと見てその交差部分のＡＡ′層の断面図、図４（ｂ）は図１の巻線２を巻線２ａと見てその交差部分のＢＢ′層の断面図である。
図において、図１と同様のものには同一符号を付す。
【００３６】
図４および実施の形態１の図１を参照して、本実施の形態３における半導体基板８上に形成されたスパイラルインダクタの巻線２ａは、実施の形態１と異なり、第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いている。
巻線２ａの内側から外側に引出す引出し部分３ａは、最下層の上の第２層金属配線１１を用い、巻線２ａが上記の巻線の引出し部分３ａと交差する部分３ｂは、第３層金属配線１２を用いている。
【００３７】
以上の構成により、スパイラルインダクタの巻線２ａの引出し部分３ａを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、
半導体基板に近い最下層の第１層金属配線を用いて形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低いと誘電体損が大きくなるが全体として、誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べて、第２層金属配線は導体厚が厚く、導体損も小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
【００４８】
実施の形態４．
図５は半導体基板上に形成されたスパイラルインダクタの平面図である。
図６は本発明の実施の形態４を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
図６（ａ）は図５の巻線２の交差部分のＡＡ′層の断面図、図６（ｂ）は図５の巻線２の交差部分のＢＢ′層の断面図である。
【００４９】
図６および図５を参照して、本実施の形態４における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、最高層の第４層金属配線４を用いている。
【００５０】
以上の構成により、スパイラルインダクタの巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１および第３層金属配線１２を積層した金属配線を用いて形成したので、半導体基板に近い最下層の第１層金属配線で形成されている従来のものに比べ、半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線で形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損が小さくなり、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線２ａが引出し部分と交差する部分３ｂについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００５１】
実施の形態５．
図７は本発明の実施の形態５を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態５を示す半導体基板上に形成したスパイラルインダクタの平面図は図５と同様であるので省略する。
図７（ａ）は図５の巻線２の交差部分のＡＡ′層の断面図、図７（ｂ）は図５の巻線２の交差部分のＢＢ′層の断面図である。
図において、図５と同様のものには同一符号を付す。
【００５２】
図７および図５を参照して、本実施の形態５における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、第３層金属配線１２および第４層金属配線４を積層した金属配線を用いている。
【００５３】
以上の構成により、スパイラルインダクタの巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いて形成したので、最下層の第１層金属配線に比べて半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べ、積層した金属配線は導体厚が厚く、導体損も小さくすることができ、半導体基板上に低損失のスパイラルインダクタを形成することができる。
なお、ここで巻線の引出し部分３ａについて、積層した金属配線を用いても、積層せず複数の絶縁体上の金属配線を層間線路接続部分で並列に接続したものを用いても、同様の効果を奏する。
【００５４】
実施の形態６．
図８は本発明の実施の形態６を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
なお、本実施の形態６を示す半導体基板上に形成したスパイラルインダクタの平面図は実施の形態６を示す図５とスパイラルインダクタの巻線構成が異なり巻線２を巻線２ａとする以外は同様であるので省略する。
図８（ａ）は図５の巻線２を巻線２ａとみてその交差部分のＡＡ′層の断面図、図７（ｂ）は図５の巻線２を巻線２ａとみてその交差部分のＢＢ′層の断面図である。
図において、図５と同様のものには同一符号を付す。
【００５５】
図８および図５を参照して、本実施の形態６における半導体基板８上に形成されたスパイラルインダクタの巻線２は、第２層金属配線１１，第３層金属配線１２を積層した金属配線を用いている。
巻線２が巻線の引出し部分３ａと交差する部分３ｂは、最下層の上層の第２層金属配線１１を用いている。
巻線２の内側から外側に引出す引出し部分３ａは、第３層金属配線１２を用いている。
【００５６】
以上の構成により、スパイラルインダクタの巻線２ａが引出し部分３ａと交差する部分３ｂを構成する金属配線は、最下層の上層の第２層金属配線１１を用いて形成したので、最下層の第１層金属配線に比べて半導体基板から離れた位置にあり、この半導体基板の基板抵抗率が低い場合にも、総合的に誘電体損を小さくすることができるとともに、プロセス上の制約によりその導体厚が薄い最下層の第１層金属配線を用いて形成されている従来のものに比べ、最下層の上層の第２層金属配線１１は導体厚が厚く、導体損を小さくすることができ、半導体基板上に低損失のスパイラルインダクタを形成することができる。
【００６５】
【発明の効果】
以上のように、請求項１に係る発明の高周波回路によれば、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記巻線引出し部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分と交差する部分は、第４層の金属配線を用いて構成することにより、半導体基板上に絶縁体を介して積層する最下層の第１層金属配線は製造プロセスの制約からその導体厚が薄く、導体厚を厚く出来る第２層金属配線以上の線路に比べて導体損失が大きいと云う課題、並びに第１層金属配線は第２層金属配線以上の線路に比べて半導体基板に近い位置にあり、線路の誘電体損が大きく、さらに、上記半導体基板の基板抵抗率が低いと線路の誘電体損が大きくなると云う課題に全体的に対処でき、スパイラルインダクタの伝送損失を低減する高周波回路を得ることが出来る。
【００６７】
また、請求項２に係る発明の高周波装置によれば、半導体基板にスパイラルインダクタを形成する高周波回路において、半導体基板上に絶縁体を介して金属配線を第２層、第３層、第４層とで積層して形成されたスパイラル巻線と、上記スパイラル巻線の内側から外側へ引出す巻線の引出し部分と、上記巻線が上記引出し部分と交差する部分とを備え、上記引出し部分と交差する部分は、半導体基板上の最下層の第１層金属配線は使用せず、その上層の第２層と第３層の金属配線を用いて構成し、上記巻線の引出し部分は、第４層の金属配線を用いて構成することにより、半導体基板上に絶縁体を介して積層する最下層の第１層金属配線は製造プロセスの制約からその導体厚が薄く、導体厚を厚く出来る第２層金属配線以上の線路に比べて導体損失が大きいと云う課題、並びに第１層金属配線は第２層金属配線以上の線路に比べて半導体基板に近い位置にあり、線路の誘電体損が大きく、さらに、上記半導体基板の基板抵抗率が低いと線路の誘電体損が大きくなると云う課題に全体的に対処でき、スパイラルインダクタの伝送損失を低減する高周波回路を得ることが出来る。
【図面の簡単な説明】
【図１】この発明の実施の形態１を示すスパイラルインダクタの平面図である。
【図２】この発明の実施の形態１を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図３】この発明の実施の形態２を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図４】この発明の実施の形態３を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図５】この発明の実施の形態４を示すスパイラルインダクタの平面図である。
【図６】この発明の実施の形態４を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図７】この発明の実施の形態５を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図８】この発明の実施の形態６を示すスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【図９】従来のスパイラルインダクタを示す平面図である。
【図１０】図９のスパイラルインダクタの巻線と巻線の引出し部分とが交差する部分の断面図である。
【符号の説明】
１半導体基板上に絶縁体を積層した基板
２スパイラルインダクタの巻線
４第４層金属配線
３ａ巻線の引出し部分
３ｂ巻線が引出し部分と交差する部分
５ａ，５ｂ巻線の引出し部分の層間配線接続部
５ｃ，５ｄ巻線が引出し部分と交差する部分の層間配線接続部
６，７外部端子
８半導体基板
９絶縁体膜
１０ａ，１０ｂ，１０ｃ第１層金属配線
１１第２層金属配線
１２第３層金属配線
１３地導体[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a high frequency circuit formed on a semiconductor substrate, particularly to a low loss of spiral-in duct data.
[0002]
[Prior art]
Conventionally, as a spiral inductor formed on a silicon substrate of this type, for example, J.I. N. Burghartz, et. al. , "Microwave Inducers and Capacitors in Standard Multilevel Interconnect Interconnect Silicon Technology", IEEE Trans. Microwave Theory Tech. , Vol. MTT-44, no. 1, pp. 100-104 (1996.1).
FIG. 9 is a plan view of a conventional spiral inductor formed on a silicon substrate described in the above-mentioned document.
FIG. 10 is a cross-sectional view of a portion (three-dimensionally) where the winding of the spiral inductor of FIG. 9 intersects with a lead portion drawn from the inside to the outside (hereinafter, appropriately referred to as a crossing portion of the winding).
10 (a) is the intersection of AA 'in FIG. 9 a cross-sectional view of layers, FIG. 10 (b) BB of intersection 9' is a cross-sectional view of the layer.
In the drawing, reference numeral 2 denotes a spiral inductor winding, 4 denotes a fourth-layer metal wiring, 5a and 5b denote inter-layer wiring connecting portions extending from the inside to the outside of the winding, 6 and 7 denote external terminals, and 9 denotes an insulator. Reference numeral 10 denotes a first-layer metal wiring, 11 denotes a second-layer metal wiring, 12 denotes a third-layer metal wiring, 13 denotes a ground conductor, 17 denotes a substrate obtained by laminating an insulator on a silicon substrate, and 18 denotes a silicon substrate.
[0003]
The winding 2 of the spiral inductor formed on the silicon substrate 18 is formed by laminating a second-layer metal wiring 11, a third-layer metal wiring 12, and a fourth-layer metal wiring 4. Only the extraction portion 3a extending from the inside to the outside is formed of the lowermost first-layer metal wiring 10.
[0004]
Next, the operation will be described.
In FIG. 9 , a high-frequency signal is input from the external terminal 6 to the winding 2 in which the second-layer metal wiring 11, the third-layer metal wiring 12 and the fourth-layer metal wiring 4 are stacked, and transmitted through the winding 2.
The high-frequency signal transmitted through the winding 2 is finally transmitted through the lowermost first-layer metal wiring 10 via the interlayer wiring connecting portion 5a at the entrance of the lead portion drawn out from the inside to the outside of the winding. The winding 2 is transmitted again through the interlayer wiring connection portion 5b at the exit of the portion and output to the external terminal 7.
As shown in FIGS. 10 (a) and 10 (b), in a portion where the winding of the spiral inductor intersects with a lead portion drawn from the inside to the outside of the winding, the second-layer metal wiring 11 and the third-layer metal The winding 2 in which the wiring 12 and the fourth-layer metal wiring 4 are stacked is separated from the lowermost first-layer metal wiring 10 constituting the lead portion by an insulator 9 in a DC manner.
[0005]
The lead-out portion of the winding is composed of the lowermost first-layer metal wiring 10, and the conductor thickness of the lowermost first-layer metal wiring 10 is smaller than the upper-layer metal wiring due to process restrictions. Since the lowermost first-layer metal wiring 10 is located closer to the silicon substrate 18 than the upper-layer metal wiring, when the substrate resistivity is low like a silicon substrate, the dielectric loss is large. However, there is a problem in forming a low-loss spiral inductor on a silicon substrate.
[0010]
[Problems to be solved by the invention]
A conventional spiral inductor formed on a semiconductor substrate is configured as described above, and the lowermost first-layer metal wiring forming a lead portion extending from the inside to the outside of the winding of the spiral inductor is formed by a process. The conductor thickness is smaller than the metal wiring of the upper layer due to the restriction, the conductor loss is large, and the first layer metal wiring of the lowermost layer is closer to the silicon substrate than the metal wiring of the upper layer, When the substrate resistivity is low as in a silicon substrate, the dielectric loss is large, which is a problem in reducing the loss of a spiral inductor formed on a semiconductor substrate.
[0012]
The present invention has been made to solve the above problems, and an object thereof is to obtain a high-frequency circuit forming a spiral in ducting other low loss on a semiconductor substrate.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a high frequency circuit according to a first aspect of the present invention is a high frequency circuit in which a spiral inductor is formed on a semiconductor substrate . A spiral winding formed by laminating the layers and a fourth layer, a drawing part of the winding drawn from the inside to the outside of the spiral winding, and a part where the winding crosses the drawing part, the winding drawer portion, the first layer metal interconnection of the lowermost semiconductor substrate is not used, formed by using a metal wiring of the second layer and the third layer of the upper layer, the drawer part above Kimakisen Is formed using a fourth-layer metal wiring.
[0014]
In a high frequency circuit according to a second aspect of the present invention, in the high frequency circuit in which a spiral inductor is formed on a semiconductor substrate, a metal wiring is formed on a semiconductor substrate via a second layer, a third layer, and a fourth layer via an insulator. A spiral winding formed by lamination, a drawing part of the winding drawn from the inside of the spiral winding to the outside, and a part where the winding crosses the drawing part, and a part intersecting the drawing part the first layer metal interconnection of the lowermost semiconductor substrate is not used, formed by using a metal wiring of the second layer and the third layer of the upper layer, the drawer portion above Kimakisen is fourth layer Characterized by using the above metal wiring.
[0029]
Embodiment 1 FIG.
FIG. 1 is a plan view of a spiral inductor formed on a semiconductor substrate according to the first embodiment of the present invention.
FIG. 2 is a cross-sectional view of a portion where the winding of the spiral inductor and the lead-out portion of the winding intersect each other according to the first embodiment of the present invention .
2 (a) is AA cross section of the winding 2 in FIG. 1 'sectional view of layers, FIG. 2 (b) BB cross section of the winding 2 in FIG. 1' is a cross-sectional view of the layer.
In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals.
[0030]
Referring to FIG. 2, the winding 2 of the spiral inductor formed on the semiconductor substrate 8 in the first embodiment, the second layer metal wiring 11, the third layer metal wiring 12 and the fourth layer metal wiring 4 The laminated metal wiring is used.
The lead portion 3a extending from the inside to the outside of the winding 2 uses a metal wiring in which the second-layer metal wiring 11 and the third-layer metal wiring 12 on the lowermost layer are stacked. The part 3b crossing the part 3a uses the fourth-layer metal wiring 4 of the uppermost layer.
[0031]
According to the above configuration, the metal wiring forming the lead portion 3a of the winding of the spiral inductor is formed by using the metal wiring in which the second-layer metal wiring 11 and the third-layer metal wiring 12 on the lowermost layer are stacked. When compared with the conventional one formed by the lowermost first-layer metal wiring near the semiconductor substrate, it is located at a position farther from the semiconductor substrate, has a smaller dielectric loss , and has a lower substrate resistivity of the semiconductor substrate. As a result, the loss can be reduced as a whole while the dielectric loss increases.
Due to process restrictions, the laminated metal wiring has a thicker conductor, a smaller conductor loss, and a lower level on the semiconductor substrate than the conventional metal wiring formed of the lowermost first-layer metal wiring having a smaller conductor thickness due to process restrictions. A lossy spiral inductor can be formed.
The same applies to the lead-out portion 3a of the winding, whether a laminated metal wire is used or a metal wire on a plurality of insulators connected in parallel at the interlayer line connection portion without being laminated. It works.
[0032]
Embodiment 2 FIG.
FIG. 3 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 2 of the present invention.
The plan view of the spiral inductor formed on the semiconductor substrate according to the second embodiment is the same as that of FIG .
3 (a) shows the AA cross section of the winding 2 in FIG. 1 'sectional view of layers, FIG. 3 (b) BB cross section of the winding 2 in FIG. 1' is a cross-sectional view of the layer.
In the figure, the same components as those in FIGS.
[0033]
Referring to Figure 1 of FIG. 3 and embodiment 1, the winding 2 of the spiral inductor formed on the semiconductor substrate 8 in the second embodiment, as in the first embodiment, the second layer metal interconnection 11, a metal wiring in which a third-layer metal wiring 12 and a fourth-layer metal wiring 4 are stacked.
Unlike the first embodiment, the lead portion 3a extending from the inside to the outside of the winding 2 uses the second-layer metal wiring 11 on the lowermost layer, and the winding 2 intersects the leading portion 3a of the winding. The portion 3b uses a metal wiring in which a third-layer metal wiring 12 and an uppermost fourth-layer metal wiring 4 are stacked.
[0034]
According to the above configuration, the metal wiring constituting the lead-out portion 3a of the winding of the spiral inductor is formed by using the upper-layer second-layer metal wiring 11 of the lowermost layer.
Compared to the conventional one formed using the lowermost first-layer metal wiring near the semiconductor substrate, the semiconductor substrate is located farther from the semiconductor substrate, and if the substrate resistivity of the semiconductor substrate is low , the dielectric loss increases. Can reduce the dielectric loss as a whole, and can reduce the second layer metal compared to the conventional one formed by using the lowermost first layer metal wiring whose conductor thickness is thin due to process restrictions. The wiring has a large conductor thickness and a small conductor loss, so that a low-loss spiral inductor can be formed on a semiconductor substrate.
Here, for the portion 3b where the winding intersects the lead-out portion, even if a laminated metal wire is used, a metal wire on a plurality of insulators is connected in parallel at an interlayer line connection portion without using a laminated metal wire. Has the same effect.
[0035]
Embodiment 3 FIG.
FIG. 4 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect each other according to Embodiment 3 of the present invention.
The plan view of the spiral inductor formed on the semiconductor substrate according to the third embodiment is the same as FIG. 1 according to the first embodiment except that the winding configuration of the spiral inductor is different and the winding 2 is replaced by the winding 2a. Therefore, the description is omitted.
4 (a) is a cross-sectional view of AA 'layer of intersection watches winding 2 in FIG. 1 and winding 2a, FIG. 4 (b) that watches winding 2 in FIG. 1 and winding 2a It is sectional drawing of the BB 'layer of an intersection part.
In the figure, the same components as those in FIG. 1 are denoted by the same reference numerals.
[0036]
Referring to FIG. 4 and FIG. 1 of the first embodiment, the winding 2a of the spiral inductor formed on semiconductor substrate 8 in the third embodiment differs from the first embodiment in that second-layer metal wiring 11 And a metal wiring in which the third-layer metal wiring 12 is laminated.
A lead portion 3a extending from the inside of the winding 2a to the outside uses the second-layer metal wiring 11 on the lowermost layer, and a portion 3b where the winding 2a intersects with the leading portion 3a of the winding is a third layer. The metal wiring 12 is used.
[0037]
With the above configuration, the metal wiring forming the lead portion 3a of the winding 2a of the spiral inductor is formed by using the upper-layer second-layer metal wiring 11 of the lowermost layer.
Compared to the conventional one formed using the lowermost first-layer metal wiring near the semiconductor substrate, the semiconductor substrate is located farther from the semiconductor substrate, and if the substrate resistivity of the semiconductor substrate is low , the dielectric loss increases. but as a whole, it is possible to reduce the dielectric loss, as compared with the conventional one the conductor thickness constraints on the process is formed by using a first layer metal interconnection thin bottom layer, the second layer The metal wiring has a large conductor thickness and a small conductor loss, so that a low-loss spiral inductor can be formed on a semiconductor substrate.
[0048]
Embodiment 4 FIG.
FIG. 5 is a plan view of a spiral inductor formed on a semiconductor substrate.
FIG. 6 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 4 of the present invention .
6 (a) shows the AA cross section of the winding 2 in FIG. 5 'sectional view of layers, FIG. 6 (b) BB cross section of the winding 2 in FIG. 5' is a cross-sectional view of the layer.
[0049]
Referring to FIG. 6 and FIG. 5 , winding 2 of the spiral inductor formed on semiconductor substrate 8 in the fourth embodiment includes second-layer metal wiring 11, third-layer metal wiring 12, and fourth-layer metal. The metal wiring in which the wiring 4 is laminated is used.
As the portion 3b where the winding 2 intersects with the lead portion 3a of the winding, a metal wiring in which a second-layer metal wiring 11 and a third-layer metal wiring 12 on the lowermost layer are stacked is used.
The lead portion 3a extending from the inside to the outside of the winding 2 uses the fourth-layer metal wiring 4 of the highest layer.
[0050]
With the above configuration, the portion 3b where the winding 2 of the spiral inductor intersects with the lead-out portion 3a of the winding uses a metal wiring in which the second-layer metal wiring 11 and the third-layer metal wiring 12 on the lowermost layer are stacked. In the case where the semiconductor substrate is located farther from the semiconductor substrate and has a lower substrate resistivity than the conventional one formed by the lowermost first-layer metal wiring near the semiconductor substrate, overall Rutotomoni it is possible to reduce the dielectric loss, compared with the conventional one the conductor thickness constraints on the process is formed by the first metal interconnect thin bottom layer, laminated metal wiring conductor The thickness is large, the conductor loss is small, and a low-loss spiral inductor can be formed on a semiconductor substrate.
Here, for the portion 3b where the winding 2a intersects with the lead portion, a metal wire on a plurality of insulators connected in parallel at an interlayer line connecting portion without using a laminated metal wire is used without using a laminated metal wire. However, the same effect can be obtained.
[0051]
Embodiment 5 FIG.
FIG. 7 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 5 of the present invention.
Incidentally, omitted plan view of the spiral inductor formed on a semiconductor substrate showing the fifth embodiment is the same as that of FIG.
7 (a) is the winding 2 intersection AA 5 'sectional view of layers, FIG. 7 (b) BB cross section of the winding 2 in FIG. 5' is a cross-sectional view of the layer.
In the figure, the same components as those in FIG. 5 are denoted by the same reference numerals.
[0052]
Referring to FIG. 7 and FIG. 5 , winding 2 of the spiral inductor formed on semiconductor substrate 8 in the fifth embodiment includes second-layer metal wiring 11, third-layer metal wiring 12, and fourth-layer metal wiring. The metal wiring in which the wiring 4 is laminated is used.
A portion 3b where the winding 2 intersects with the lead-out portion 3a of the winding uses a second-layer metal wiring 11 on the lowermost layer.
The lead portion 3a extending from the inside to the outside of the winding 2 uses a metal wiring in which a third-layer metal wiring 12 and a fourth-layer metal wiring 4 are stacked.
[0053]
With the above configuration, the portion 3b where the winding 2 of the spiral inductor intersects with the lead-out portion 3a of the winding is formed by using the upper-layer second-layer metal wiring 11 on the lowermost layer. Even if the semiconductor substrate is farther away from the wiring than the wiring and the substrate resistivity of the semiconductor substrate is low , the dielectric loss can be reduced overall and the conductor thickness is thin due to process restrictions. Compared with the conventional one formed using the lowermost first-layer metal wiring, the laminated metal wiring has a thicker conductor and a smaller conductor loss, and a low-loss spiral inductor is formed on a semiconductor substrate. Can be formed.
The same applies to the lead-out portion 3a of the winding, whether a laminated metal wire is used or a metal wire on a plurality of insulators connected in parallel at the interlayer line connection portion without being laminated. It works.
[0054]
Embodiment 6 FIG.
FIG. 8 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 6 of the present invention.
The same except that Figure 5 and the winding 2 different winding arrangement of the spiral inductor plan view of a spiral inductor formed on a semiconductor substrate showing a sixth embodiment showing a sixth embodiment with the winding 2a Therefore, the description is omitted.
8 (a) is a cross-sectional view of the AA 'layer that intersection winding 2 in FIG. 5 sees windings 2a, FIG. 7 (b) the intersection of the winding 2 in FIG. 5 sees winding 2a 13 is a cross-sectional view of the BB ′ layer of FIG.
In the figure, the same components as those in FIG. 5 are denoted by the same reference numerals.
[0055]
Referring to FIGS. 8 and 5 , winding 2 of the spiral inductor formed on semiconductor substrate 8 in the sixth embodiment is formed by stacking second-layer metal wiring 11 and third-layer metal wiring 12 Is used.
A portion 3b where the winding 2 intersects with the lead-out portion 3a of the winding uses a second-layer metal wiring 11 on the lowermost layer.
A third-layer metal wiring 12 is used for a lead portion 3 a that extends from the inside to the outside of the winding 2.
[0056]
According to the above configuration, the metal wiring forming the portion 3b where the winding 2a of the spiral inductor intersects the lead portion 3a is formed by using the upper-layer second-layer metal wiring 11 on the lowermost layer. Even when the semiconductor substrate is located farther away from the semiconductor substrate than the layer metal wiring and the substrate resistivity of the semiconductor substrate is low , the dielectric loss can be reduced overall and the conductor thickness is reduced due to process restrictions. The second-layer metal wiring 11, which is the upper layer of the lowermost layer, has a larger conductor thickness and can reduce the conductor loss compared to the conventional one formed by using the lowermost first-layer metal wiring, which is thinner. A low-loss spiral inductor can be formed on a substrate.
[0065]
【The invention's effect】
As described above, according to the high-frequency circuit according to the first aspect of the present invention, in the high-frequency circuit in which the spiral inductor is formed on the semiconductor substrate, the metal wiring is formed on the semiconductor substrate with the second layer, the third layer, and the insulator interposed therebetween. A spiral winding formed by laminating the spiral winding with a fourth layer, a leading portion of the winding extending from the inside to the outside of the spiral winding, and a portion where the winding intersects the leading portion; line drawer portion, the first layer metal interconnection of the lowermost semiconductor substrate is not used, formed by using a metal wiring of the second layer and the third layer of the upper layer, crosses the lead portion of the upper Kimakisen The portion to be formed is formed using the fourth-layer metal wiring, so that the lowermost first-layer metal wiring to be laminated on the semiconductor substrate via an insulator has a thin conductor thickness due to the restriction of the manufacturing process, Lines larger than the second layer metal wiring that can be thicker And the first-layer metal wiring is located closer to the semiconductor substrate than the second or higher-level metal wiring, and the dielectric loss of the line is large. The problem that the dielectric loss of the line increases when the substrate resistivity is low can be dealt with as a whole, and a high-frequency circuit that reduces the transmission loss of the spiral inductor can be obtained.
[0067]
According to the high-frequency device of the second aspect of the present invention, in the high-frequency circuit in which the spiral inductor is formed on the semiconductor substrate, the second, third, and fourth metal wirings are provided on the semiconductor substrate via an insulator. intersects with the spiral winding formed by laminating in a drawer portion of the winding to draw from the inside to the outside of the spiral winding, the winding and a portion intersecting with the pull-out portion, and the lead-out portion portion, the first-layer metal wiring of the lowermost semiconductor substrate is not used, formed by using a metal wiring of the second layer and the third layer of the upper layer, the drawer portion above Kimakisen is first By using four layers of metal wiring, the lowermost first-layer metal wiring laminated on the semiconductor substrate with an insulator interposed therebetween has a thinner conductor thickness and a thicker conductor thickness due to limitations in the manufacturing process. Conducted compared to lines with more than two layers of metal wiring The problem that the loss is large, and the first-layer metal wiring is located closer to the semiconductor substrate than the second-layer metal wiring and more, the dielectric loss of the line is large, and the substrate resistivity of the semiconductor substrate is higher. If the value is low, the problem that the dielectric loss of the line becomes large can be dealt with as a whole, and a high-frequency circuit that reduces the transmission loss of the spiral inductor can be obtained.
[Brief description of the drawings]
FIG. 1 is a plan view of a spiral inductor according to a first embodiment of the present invention .
FIG. 2 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 1 of the present invention.
FIG. 3 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 2 of the present invention.
FIG. 4 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 3 of the present invention.
FIG. 5 is a plan view of a spiral inductor according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 4 of the present invention.
FIG. 7 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 5 of the present invention.
FIG. 8 is a cross-sectional view of a portion where a winding of a spiral inductor and a lead-out portion of the winding intersect, showing Embodiment 6 of the present invention.
FIG. 9 is a plan view showing a conventional spiral inductor.
10 is a cross-sectional view of a portion where a winding of the spiral inductor of FIG . 9 intersects with a lead-out portion of the winding.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Substrate which laminated | stacked the insulator on the semiconductor substrate 2 Winding of a spiral inductor 4 Fourth-layer metal wiring 3a Leading part 3b of a winding Part 5a, 5b where a winding intersects with the leading part Interlayer wiring of the leading part of a winding Connection portions 5c, 5d Interlayer wiring connection portions 6, 7 at portions where windings intersect lead portions External terminals 8 Semiconductor substrate 9 Insulator films 10a, 10b, 10c First-layer metal wires 11 Second-layer metal wires 12 Third Layer metal wiring 13 Ground conductor

Claims

In a high-frequency circuit that forms a spiral inductor on a semiconductor substrate,
A spiral winding formed by laminating a metal wiring in a second layer, a third layer, and a fourth layer on a semiconductor substrate via an insulator;
Withdrawal portion of the winding that is drawn from the inside of the spiral winding to the outside,
A portion where the winding intersects with the drawer portion,
The winding lead-out portion does not use the lowermost first-layer metal wiring on the semiconductor substrate, but uses second and third-layer metal wirings above the lowermost metal wiring,
Portion intersecting the lead portion above Kimakisen high-frequency circuit, characterized in that constructed by using a metal wiring of the fourth layer.

In a high-frequency circuit that forms a spiral inductor on a semiconductor substrate,
A spiral winding formed by laminating a metal wiring in a second layer, a third layer, and a fourth layer on a semiconductor substrate via an insulator;
Withdrawal portion of the winding that is drawn from the inside of the spiral winding to the outside,
A portion where the winding intersects with the drawer portion,
The portion that intersects with the above-mentioned lead-out portion is formed by using the second-layer and third-layer metal wires on the semiconductor layer without using the lowermost first-layer metal wire on the semiconductor substrate,
Drawer portion above Kimakisen high-frequency circuit, characterized in that constructed by using a metal wiring of the fourth layer.