JP3597431B2

JP3597431B2 - Waveform shaping circuit

Info

Publication number: JP3597431B2
Application number: JP34636499A
Authority: JP
Inventors: 秀生松田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-12-06
Filing date: 1999-12-06
Publication date: 2004-12-08
Anticipated expiration: 2019-12-06
Also published as: JP2001168689A

Description

【０００１】
【発明の属する技術分野】
本発明は、機器間の電気的絶縁を図り、かつ高速デジタル信号を正確に伝送することができるフォトカプラの出力回路として好適に実施される波形整形回路に関する。
【０００２】
【従来の技術】
近年、さまざまな分野において高速化が進められており、より高速の信号伝達が必要とされている。機器間のデータ伝送に際しては、前記高速化が不可欠であるとともに、機器間の絶縁をも向上させなければならない。また、そのような要求を満足することができる構成が、安価に安定して供給されなければならない。このため、上記各要求を満足することができる構成として、従来からフォトカプラが用いられている。
【０００３】
図１は、そのようなフォトカプラ１を用いた機器２，３間のデータ伝送のための構成を示すブロック図である。発光ダイオードなどで実現される発光素子４へは、機器１からの伝送データが与えられ、該発光素子４はそのデータを光信号に変換して、対を成す受光素子５へ放射する。フォトダイオードなどで実現される受光素子５は、受光した前記光信号を微弱な電流信号に変換し、その信号出力は、増幅器６で増幅された後、パルス出力回路７で正確なデジタル信号に波形整形（再現）されて前記機器３に入力される。このようにして、機器２，３間を電気的に絶縁しつつ、データの伝送が行われている。
【０００４】
上記図１の例では、機器２から機器３へデータを伝送する例を示しているけれども、双方向の伝送が行われる場合には、フォトカプラ１はもう１つ設けられる。
【０００５】
【発明が解決しようとする課題】
フォトカプラ１は、その構成上、発光素子４の発光効率、受光素子５の受光感度および素子４，５間のギャップが個々に異なり、受光素子５で得られる電流信号の大きさが異なることがある。一方、伝達されるべき信号に対して、出力される信号の歪みは、受光素子で得られる電流振幅に依存する。図２に、その関係を示す。ここで、許容される歪みは信号のスピードから決定される。また、入力許容振幅はフォトカプラ１の特性から決定され、広い程、容易に安価で安定した製品の供給が可能となる。
【０００６】
具体的に例を挙げると、たとえば直流から１０Ｍｂｐｓの信号を伝達させるにあたって、信号歪み量Ｗ１を３５ｎｓｅｃ以内とし、パルス出力回路７として、過渡応答特性が図２に示す特性の回路を想定すると、入力許容振幅Ｗ２は３〜８．１μＡとなる。すなわち、図２において、ｔｐｈｌは光オフ状態であるハイ出力から光オン状態であるロー出力への切換わり時の動作特性を示し、ｔｐｌｈは光オン状態であるロー出力から光オフ状態であるハイ出力への切換わり時の動作特性を示し、これらの応答特性の時間差が前記３５ｎｓｅｃ以内となる前記３〜８．１μＡの範囲が前記入力許容振幅となる。図３には、（ａ）で示す入力信号に対して、前記ｔｐｈｌ，ｔｐｌｈの関係を、（ｂ）の出力信号に示す。
【０００７】
これに対して、受発光素子５，４の素子特性およびそれらの間のギャップのバラツキを含めて、この許容振幅範囲内に収まらなければ、製品として安価で安定した供給を行うことは困難になる。
【０００８】
本発明の目的は、入力許容振幅範囲を拡大することによって、前段回路の素子バラツキに対する裕度を拡大し、安定した特性を得ることができる波形整形回路を提供することである。
【０００９】
【課題を解決するための手段】
本発明の波形整形回路は、出力トランジスタをオン／オフさせることによって、入力信号波形を矩形波に整形して出力するようにした波形整形回路において、前記出力トランジスタのベースに電荷を注入する注入回路と、前記出力トランジスタのベースから電荷を引抜く引抜回路と、前記注入回路または引抜回路の内、何れか一方の回路に関連して設けられ、前記注入または引抜き時間を遅延させる遅延回路とを含み、前記遅延回路が設けられる側の回路は、たとえばカレントミラー回路を備えて構成され、前記遅延回路は、たとえば前記カレントミラー回路を構成する一対のトランジスタのベースに付加されるコンデンサおよび前記カレントミラー回路のオン動作に連動して前記コンデンサに電荷を注入する制御トランジスタとを備え、前記カレントミラー回路のオフ動作時に前記コンデンサの蓄積電荷の前記一対のトランジスタのベース電流による放電時間分の遅延を行うことを特徴とする。
【００１０】
上記の構成によれば、波形整形回路に許容される歪みは信号のスピードから決定され、伝送速度が決定されると、それに対応した歪み量が決定される。前記歪み量は、波形整形回路のハイ出力からロー出力への切換わり時の遅延時間と、ロー出力からハイ出力への切換わり時の遅延時間との差、すなわち出力トランジスタのオンからオフの遅延時間とオフからオンの遅延時間との差によって表される。そして、所定の歪み量の範囲であっても、図２の特性から理解されるように、ハイ出力からロー出力への切換わり時の動作特性である前記ｔｐｈｌまたはロー出力からハイ出力への切換わり時の動作特性である前記ｔｐｌｈの何れか一方の特性を遅延させることで、入力許容振幅を広くすることができる。
【００１１】
したがって、信号歪みを前記所定の範囲内としても、入力許容振幅を拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。
【００１３】
また、本発明の波形整形回路では、前記遅延回路は、前記コンデンサの容量を、前記一対のトランジスタのベース電流値および所望遅延時間に基づいて決定される値よりも大きく形成し、その増加した容量分の電荷を前記所望遅延時間で放電する定電流源をさらに備えることを特徴とする。
【００１４】
上記の構成によれば、前記カレントミラー回路を構成する一対のトランジスタの電流増幅率ｈｆｅのバラツキが多少大きくても、前記遅延時間のバラツキを抑えることができる。
【００１５】
さらにまた、本発明の波形整形回路では、前記遅延回路は、前記一対のトランジスタのベース電流分を負担するベース電流補償回路および前記一対のトランジスタのベースに付加される定電流源をさらに備え、前記コンデンサの容量および定電流源の電流値を前記所望遅延時間に対応して設定することを特徴とする。
【００１６】
上記の構成によれば、コンデンサの電荷は、ほぼ定電流源によって放電されるので、前記遅延時間を高精度に設定することができる。
【００１７】
【発明の実施の形態】
本発明の実施の一形態について、図４および図５に基づいて説明すれば、以下のとおりである。
【００１８】
図４は、本発明の実施の一形態の波形整形回路であるパルス出力回路１１の概略的構成を示すブロック図である。このパルス出力回路１１は、たとえば前述のフォトカプラ１のパルス出力回路７として用いられる。ＮＰＮ型の出力トランジスタＴｒ０のベースには、電荷を注入する電流注入回路１２と、電荷を引抜く電流引抜回路１３とが相互に並列に接続されるとともに、本発明では、さらに電流注入回路１２と電流引抜回路１３との何れか一方の回路に関連して、遅延回路１４が設けられている（図４の例では、電流引抜回路１３に関連して遅延回路１４が設けられ、該電流引抜回路１３による出力トランジスタＴｒ０のベースからの電荷の引抜き速度を遅くしている。）。前記電流注入回路１２および電流引抜回路１３には、共通に前記増幅器６からの出力が与えられる。
【００１９】
図５は、前記パルス出力回路１１の具体的構成を示すブロック図である。ＮＰＮ形の出力トランジスタＴｒ０のベースには、ハイレベルＶｃｃの電源ライン１５から、ＮＰＮ形のトランジスタＴｒ１および電流制限抵抗Ｒ１を介して電荷が注入される。前記トランジスタＴｒ１のベースには、前記増幅器６からの出力電圧Ｖａが与えられる。前記トランジスタＴｒ１および電流制限抵抗Ｒ１は、前記電流注入回路１２を形成する。
【００２０】
一方、前記出力電圧Ｖａとは差動の出力電圧Ｖｂが、トランジスタＴｒ２のベースに与えられる。トランジスタＴｒ２は、そのベース電流に対応した電流を前記電源ライン１５から電流制限抵抗Ｒ２を介してトランジスタＴｒ３に与える。その電流は、前記トランジスタＴｒ３とカレントミラー回路を形成するトランジスタＴｒ４で折返されて、前記出力トランジスタＴｒ０のベースから、電荷を引抜く。これらのＮＰＮ形のトランジスタＴｒ２〜Ｔｒ４および電流制限抵抗Ｒ２は、前記電流引抜回路１３を形成する。
【００２１】
前記トランジスタＴｒ３，Ｔｒ４のベースとローレベルＧＮＤの電源ライン１６との間には、コンデンサＣ１が接続されており、また前記ベースは、トランジスタＴｒ５を介して前記電源ライン１５に接続される。トランジスタＴｒ５のベースは、トランジスタＴｒ３のコレクタと接続されている。これらのトランジスタＴｒ５およびコンデンサＣ１は、前記遅延回路１４を形成する。
【００２２】
上述のように構成されるパルス出力回路１１において、前記出力電圧Ｖａがハイ出力からロー出力へ切換わり、前記出力電圧Ｖｂがロー出力からハイ出力へ切換わる光オフ状態から光オン状態への切換わり時の動作特性は、前記図２において前記ｔｐｌｈで示すとおりとなる。これに対して、前記出力電圧Ｖａがロー出力からハイ出力へ切換わり、前記出力電圧Ｖｂがハイ出力からロー出力へ切換わる光オン状態から光オフ状態への切換わり時の動作特性は、前記ｔｐｈｌから、ｔｐｈｌ’で示すとおりとなる。
【００２３】
すなわち、光オフ状態から光オン状態への切換わり時には、出力電圧Ｖａがハイレベルからローレベルになるのに伴って、トランジスタＴｒ１は速やかにオフするとともに、出力電圧Ｖｂがローレベルからハイレベルになるのに伴って、トランジスタＴｒ５を介して、コンデンサＣ１に瞬時に電流が供給され、ほぼ０の充電時間で電荷が蓄積され、トランジスタＴｒ３，Ｔｒ４が速やかにオンし、出力トランジスタＴｒ０は速やかにオフする。このため、動作特性は、前記ｔｐｌｈのままとなる。
【００２４】
これに対して、光オン状態から光オフ状態への切換わり時には、出力電圧Ｖａがローレベルからハイレベルになるのに伴って、トランジスタＴｒ１は速やかにオンする。しかしながら、出力電圧Ｖｂがハイレベルからローレベルになるのに対しては、前記コンデンサＣ１の電荷がトランジスタＴｒ３，Ｔｒ４のベース電流で引抜かれ、該トランジスタＴｒ３，Ｔｒ４がオフするのに応答遅れが生じる。このため、出力トランジスタＴｒ０がオンするのに応答遅れが生じ、動作特性は、前記ｔｐｈｌから、ｔｐｈｌ’で示すとおりとなる。
【００２５】
前記トランジスタＴｒ３，Ｔｒ４のベース電流値Ｉ_Ｂは、トランジスタＴｒ３，Ｔｒ４，Ｔｒ５のベース−エミッタ間電圧をともにＶ_ＢＥとし、該トランジスタＴｒ３，Ｔｒ４の電流増幅率をｈｆｅとするとき、ともに、
Ｉ_Ｂ＝（Ｖｂ−３Ｖ_ＢＥ）／Ｒ２／ｈｆｅ …（１）
で表すことができる。
【００２６】
ここで、Ｒ２＝４ｋΩ、Ｖ_ＢＥ＝０．７Ｖ、ｈｆｅ＝１００とすると、Ｖｂ＝５Ｖ（ハイ）時には、Ｉ_Ｂ＝７．２５μＡとなり、Ｖｂ＝４Ｖ（ロー）時には、４．７５μＡとなり、立上がり時の平均は、６μＡとなる。そして、この間のベース電位の変化ΔＶｂは、
ΔＶｂ＝Ｖｔ・ｌｎ（７２５／４７５）＝１１ｍＶ …（２）
となる。ただし、Ｖｔ＝ｋＴ／ｑであり、ｑは電荷量であり、ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｔ＝３００°Ｋ（２７℃）のとき、Ｖｔ≒２６ｍＶである。
【００２７】
したがって、コンデンサＣ１から電荷が抜取られる時間ｄｔは、Ｑ＝ＣＶから、Ｃ１＝１５ｐＦとすると、
ｄｔ＝ｄＶ・Ｃ１／ｄＩ＝１３．８ｎｓｅｃ …（３）
となり、ｄｔだけカレントミラー回路の応答が遅れ、前記図２において動作特性がｔｐｈｌから、ｔｐｈｌ’に変化させることができる。ただし、ｄＩ＝Ｉ_Ｂ×２＝１２μＡとしている。
【００２８】
したがって、前記直流から１０Ｍｂｐｓの信号を伝達させるにあたって、信号歪み量Ｗ１を前記３５ｎｓｅｃ以内のままとしても、入力許容振幅範囲は、Ｗ２から、３．７〜１１μＡのＷ２’に拡大することができる。
【００２９】
このようにして、信号の伝送速度から許容される歪み量Ｗ１を３５ｎｓｅｃの範囲内のままとしても、入力許容振幅範囲をＷ２からＷ２’に拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。また、コンデンサＣ１の容量は、トランジスタＴｒ３，Ｔｒ４の微少なベース電流による引抜に対して所望とする遅延時間を得る値であり、上記のように微少な容量でよく、該パルス出力回路１１の集積化にも好適に対応することができる。
【００３０】
なお、上記の説明は、光オフ状態でハイレベルを出力している、いわゆるノーマリーハイの回路を例にしているけれども、ノーマリーローの回路の場合には、たとえば出力トランジスタＴｒ０はＮＰＮ形のままで、残余のトランジスタＴｒ１〜Ｔｒ４がＰＮＰ形となり、電源ライン１５がローレベルＧＮＤとなり、電源ライン１６がハイレベルＶｃｃとなる。したがって、トランジスタＴｒ５およびコンデンサＣ１から成る遅延回路は、トランジスタＴｒ２〜Ｔｒ４および電流制限抵抗Ｒ２から成る電流注入回路に関して設けられることになる。
【００３１】
また、出力トランジスタＴｒ０をオフ状態からオン状態へ切換える場合の速度を速くしても同様の効果を得ることができるけれども、その場合には、出力トランジスタＴｒ０の移動度を高めたり、電流注入回路１２の電流量を大きくする必要があり、困難である。さらにまた、特開平７−１５３０１号公報に、出力パルスの立上がりおよび立下がりをともに遅延させることが記載されているけれども、高周波ノイズの除去を目的としたものであり、本発明は、入力許容振幅範囲の拡大を目的として、立上がりまたは立下がりの何れか一方のみを遅延させるものであり、全く異なるものである。
【００３２】
本発明の実施の他の形態について、図６に基づいて説明すれば、以下のとおりである。
【００３３】
図６は、本発明の実施の他の形態のパルス出力回路２１のブロック図である。このパルス出力回路２１は、前述のパルス出力回路１１に類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このパルス出力回路２１では、前記コンデンサＣ１よりも容量の大きいコンデンサＣ２が用いられるとともに、定電流源Ｉ１が設けられている。定電流源Ｉ１は、前記コンデンサＣ２から一定の電荷を抜取る。たとえばトランジスタＴｒ３，Ｔｒ４の電流増幅率ｈｆｅのバラツキを３５％とすると、前記時間ｄｔは、１３．８×（１−０．３５）＝８．９７ｎｓｅｃから、１３．８×（１．３５）＝１８．６３ｎｓｅｃまで変化することになる。
【００３４】
そこで、たとえばＣ２＝３０ｐＦとし、前記式３と同様にＩ１＝１２μＡとすると、

となり、時間ｄｔのバラツキを抑えることができる。
【００３５】
本発明の実施のさらに他の形態について、図７に基づいて説明すれば、以下のとおりである。
【００３６】
図７は、本発明の実施のさらに他の形態のパルス出力回路３１のブロック図である。このパルス出力回路３１は、前述のパルス出力回路２１に類似し、対応する部分には、同一の参照符号を付して、その説明を省略する。注目すべきは、このパルス出力回路３１では、さらにベース電流補償回路３２が設けられている。ベース電流補償回路３２は、カレントミラー回路を構成するトランジスタＴｒ３，Ｔｒ４の消費電流を供給し、前記時間ｄｔを前記定電流源Ｉ１の電流値によって決定する。
【００３７】
すなわち、ベース電流補償回路３２は、前記トランジスタＴｒ３，Ｔｒ４とカレントミラー回路を構成するＮＰＮ形のトランジスタＴｒ６と、そのトランジスタＴｒ６と直列に前記電源ライン１５，１６間に介在されるＮＰＮ形のトランジスタＴｒ７と、トランジスタＴｒ７のベース電流を３倍にして前記トランジスタＴｒ３，Ｔｒ４に折返すＰＮＰ形のトランジスタＴｒ８，Ｔｒ９，Ｔｒ１０とを備えて構成されている。
【００３８】
Ｔｒ６のベース電流をＩｂ、コレクタ電流をＩｃ、エミッタ電流をＩｅとするとき、
Ｉｅ＝Ｉｂ＋Ｉｃ …（７）
Ｉｃ＝Ｉｂ×ｈｆｅ …（８）
Ｉｅ＝｛（１＋ｈｆｅ）／ｈｆｅ｝Ｉｃ …（９）
として、トランジスタＴｒ６のコレクタ電流にはトランジスタＴｒ４のコレクタ電流と同様の電流が流れるので、トランジスタＴｒ７のエミッタ電流は、トランジスタＴｒ４と近似的に同じとなる。
【００３９】
通常、電流増幅率ｈｆｅが１００程度と充分に大きいので、トランジスタＴｒ７のベース電流とトランジスタＴｒ４のベース電流とが近似的に等しくなる。このベース電流をトランジスタＴｒ８，Ｔｒ９，Ｔｒ１０によって３倍にして前記トランジスタＴｒ４のベースに帰還させることによって、トランジスタＴｒ３，Ｔｒ４，Ｔｒ６のベース電流が補償される。
【００４０】
したがって、前記コンデンサＣ１からトランジスタＴｒ３，トランジスタＴｒ４，Ｔｒ６によって放電される電荷とほぼ等しい電荷が、トランジスタＴｒ１０のコレクタから前記コンデンサＣ１に供給されることになり、前記のように時間ｄｔを前記定電流源Ｉ１の電流値によって、任意に決定することができる。
【００４１】
なお、前記機器３などの後続回路の入力極性が逆で、出力トランジスタＴｒ０がＰＮＰ型の場合には、前記図４の構成において、電流注入回路１２に対して遅延回路１４を設けるようにしてもよい。
【００４２】
【発明の効果】
本発明の波形整形回路は、以上のように、出力トランジスタをオン／オフさせることによって、入力信号波形を矩形波に整形して出力するようにした波形整形回路において、出力トランジスタのベースに電荷を注入する注入回路と、前記ベースから電荷を引抜く引抜回路との内、何れか一方の回路に関連して遅延回路を設け、前記遅延回路が設けられる側の回路は、たとえばカレントミラー回路を備えて構成され、前記遅延回路は、たとえば前記カレントミラー回路を構成する一対のトランジスタのベースに付加されるコンデンサを備え、その容量値に充電または放電される時間分の遅延を行う。
【００４３】
それゆえ、信号伝送速度から決定される信号歪みを所定の範囲内としても、入力許容振幅を拡大することができ、前段回路の素子バラツキに対する裕度を拡大し、容易に安価で安定した製品の供給を可能とすることができる。
【００４５】
また、本発明の波形整形回路では、以上のように、前記遅延回路は、前記コンデンサの容量を、前記一対のトランジスタのベース電流値および所望遅延時間に基づいて決定される値よりも大きく形成し、その増加した容量分の電荷を前記所望遅延時間で放電する定電流源をさらに備える。
【００４６】
それゆえ、前記カレントミラー回路を構成する一対のトランジスタの電流増幅率ｈｆｅのバラツキが多少大きくても、前記遅延時間のバラツキを抑えることができる。
【００４７】
さらにまた、本発明の波形整形回路では、以上のように、前記遅延回路は、前記一対のトランジスタのベース電流分を負担するベース電流補償回路および前記一対のトランジスタのベースに付加される定電流源をさらに備え、前記コンデンサの容量および定電流源の電流値を前記所望遅延時間に対応して設定する。
【００４８】
それゆえ、コンデンサの電荷は、ほぼ定電流源によって放電されるので、前記遅延時間を高精度に設定することができる。
【図面の簡単な説明】
【図１】フォトカプラを用いた機器間のデータ伝送のための一構成例を示すブロック図である。
【図２】許容信号歪みと入力許容振幅との関係を示すグラフである。
【図３】パルス出力回路の入力信号に対する出力信号の立上がりおよび立下がり時の遅延時間を説明するための波形図である。
【図４】本発明の実施の一形態の波形整形回路であるパルス出力回路の概略的構成を示すブロック図である。
【図５】前記パルス出力回路の具体的構成を示すブロック図である。
【図６】本発明の実施の他の形態のパルス出力回路のブロック図である。
【図７】本発明の実施のさらに他の形態のパルス出力回路のブロック図である。
【符号の説明】
１フォトカプラ
２，３機器
４発光素子
５受光素子
６増幅器
７；１１，２１，３１パルス出力回路（波形整形回路）
１２電流注入回路
１３電流引抜回路
１４遅延回路
１５，１６電源ライン
３２ベース電流補償回路
Ｃ１，Ｃ２コンデンサ
Ｉ１定電流源
Ｔｒ０出力トランジスタ
Ｔｒ１〜Ｔｒ１０トランジスタ
Ｒ１，Ｒ２電流制限抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a waveform shaping circuit suitably implemented as an output circuit of a photocoupler capable of achieving electrical insulation between devices and transmitting a high-speed digital signal accurately.
[0002]
[Prior art]
In recent years, speeding up has been promoted in various fields, and higher speed signal transmission is required. In data transmission between devices, the above-mentioned high speed is indispensable and the insulation between the devices must be improved. In addition, a configuration that can satisfy such requirements must be stably supplied at low cost. For this reason, a photocoupler has conventionally been used as a configuration capable of satisfying the above requirements.
[0003]
FIG. 1 is a block diagram showing a configuration for data transmission between devices 2 and 3 using such a photocoupler 1. Transmission data from the device 1 is given to a light emitting element 4 realized by a light emitting diode or the like, and the light emitting element 4 converts the data into an optical signal and radiates it to a light receiving element 5 forming a pair. A light receiving element 5 realized by a photodiode or the like converts the received optical signal into a weak current signal, and the signal output is amplified by an amplifier 6 and then converted into a precise digital signal by a pulse output circuit 7. It is shaped (reproduced) and input to the device 3. In this manner, data transmission is performed while electrically insulating the devices 2 and 3 from each other.
[0004]
Although the example of FIG. 1 described above shows an example in which data is transmitted from the device 2 to the device 3, when bidirectional transmission is performed, another photocoupler 1 is provided.
[0005]
[Problems to be solved by the invention]
In the photocoupler 1, the light emitting efficiency of the light emitting element 4, the light receiving sensitivity of the light receiving element 5, and the gap between the elements 4 and 5 are different from each other, and the magnitude of the current signal obtained by the light receiving element 5 is different. is there. On the other hand, the distortion of the output signal with respect to the signal to be transmitted depends on the current amplitude obtained by the light receiving element. FIG. 2 shows the relationship. Here, the allowable distortion is determined from the speed of the signal. The allowable input amplitude is determined from the characteristics of the photocoupler 1. The wider the input allowable amplitude, the easier and cheaper and more stable the product can be supplied.
[0006]
Specifically, for example, when transmitting a signal of 10 Mbps from direct current, assuming that the signal distortion amount W1 is within 35 nsec and that the pulse output circuit 7 has a circuit whose transient response characteristic is shown in FIG. The allowable amplitude W2 is 3 to 8.1 μA. That is, in FIG. 2, tphl indicates the operation characteristic when switching from the high output in the light-off state to the low output in the light-on state, and tplh indicates the high characteristic from the low output in the light-on state to the light-off state. It shows operating characteristics at the time of switching to output, and the range of 3 to 8.1 μA in which the time difference between these response characteristics is within 35 nsec is the input allowable amplitude. FIG. 3 shows the relationship between tphl and tphl with respect to the input signal shown in FIG.
[0007]
On the other hand, if the amplitude does not fall within the allowable amplitude range, including the element characteristics of the light emitting and receiving elements 5 and 4 and the variation of the gap between them, it is difficult to provide a low-cost and stable supply as a product. .
[0008]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a waveform shaping circuit capable of expanding a tolerance for element variation of a preceding circuit by expanding an input allowable amplitude range and obtaining stable characteristics.
[0009]
[Means for Solving the Problems]
A waveform shaping circuit according to the present invention is a waveform shaping circuit for shaping an input signal waveform into a rectangular wave by turning on / off an output transistor and outputting the square wave, and injecting a charge into a base of the output transistor. An extraction circuit for extracting electric charges from the base of the output transistor; and a delay circuit provided in connection with one of the injection circuit and the extraction circuit and delaying the injection or extraction time. The circuit on the side provided with the delay circuit includes, for example, a current mirror circuit. The delay circuit includes, for example, a capacitor added to a base of a pair of transistors constituting the current mirror circuit and the current mirror circuit. A control transistor for injecting electric charge into the capacitor in conjunction with the ON operation of the circuit. And performing discharge time of the delay due to the base current of said pair of transistors of the accumulated charge of the capacitor during the off operation of the current mirror circuit.
[0010]
According to the above configuration, the distortion allowed for the waveform shaping circuit is determined from the speed of the signal, and when the transmission speed is determined, the distortion amount corresponding to the transmission speed is determined. The amount of distortion is the difference between the delay time when the waveform shaping circuit switches from the high output to the low output and the delay time when the waveform output circuit switches from the low output to the high output, that is, the delay from ON to OFF of the output transistor. It is represented by the difference between the time and the delay time from off to on. As can be understood from the characteristics shown in FIG. 2, even when the distortion amount is within a predetermined range, the switching characteristic from the tph or the low output to the high output, which is the operation characteristic at the time of switching from the high output to the low output. By delaying any one of the above-mentioned tplh characteristics, which are the operating characteristics at the time, the input allowable amplitude can be widened.
[0011]
Therefore, even if the signal distortion is within the above-mentioned predetermined range, the input allowable amplitude can be expanded, the tolerance for the element variation of the preceding circuit can be expanded, and a cheap and stable product can be easily supplied. it can.
[0013]
Further, in the waveform shaping circuit according to the present invention, the delay circuit forms the capacitance of the capacitor larger than a value determined based on a base current value and a desired delay time of the pair of transistors, and increases the capacitance. A constant current source that discharges a minute charge with the desired delay time.
[0014]
According to the above configuration, even if the current amplification factor hfe of the pair of transistors constituting the current mirror circuit has a relatively large variation, the variation of the delay time can be suppressed.
[0015]
Still further, in the waveform shaping circuit according to the present invention, the delay circuit further includes a base current compensating circuit that bears a base current of the pair of transistors and a constant current source added to a base of the pair of transistors. The capacity of the capacitor and the current value of the constant current source are set in accordance with the desired delay time.
[0016]
According to the above configuration, since the charge of the capacitor is almost discharged by the constant current source, the delay time can be set with high accuracy.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0018]
FIG. 4 is a block diagram showing a schematic configuration of the pulse output circuit 11 which is a waveform shaping circuit according to one embodiment of the present invention. This pulse output circuit 11 is used, for example, as the pulse output circuit 7 of the photocoupler 1 described above. At the base of the NPN type output transistor Tr0, a current injection circuit 12 for injecting electric charge and a current extraction circuit 13 for extracting electric charge are connected in parallel with each other. A delay circuit 14 is provided in association with one of the current extraction circuits 13 (in the example of FIG. 4, a delay circuit 14 is provided in association with the current extraction circuit 13 and the current extraction circuit 13 is provided). 13 reduces the speed at which charges are extracted from the base of the output transistor Tr0.) An output from the amplifier 6 is commonly supplied to the current injection circuit 12 and the current extraction circuit 13.
[0019]
FIG. 5 is a block diagram showing a specific configuration of the pulse output circuit 11. Electric charges are injected into the base of the NPN type output transistor Tr0 from the power supply line 15 of the high level Vcc via the NPN type transistor Tr1 and the current limiting resistor R1. The output voltage Va from the amplifier 6 is applied to the base of the transistor Tr1. The transistor Tr1 and the current limiting resistor R1 form the current injection circuit 12.
[0020]
On the other hand, an output voltage Vb that is different from the output voltage Va is applied to the base of the transistor Tr2. The transistor Tr2 supplies a current corresponding to the base current from the power supply line 15 to the transistor Tr3 via the current limiting resistor R2. The current is turned back by the transistor Tr4 forming a current mirror circuit with the transistor Tr3, and the electric charge is extracted from the base of the output transistor Tr0. The NPN transistors Tr2 to Tr4 and the current limiting resistor R2 form the current extracting circuit 13.
[0021]
A capacitor C1 is connected between the bases of the transistors Tr3 and Tr4 and the low-level GND power supply line 16, and the base is connected to the power supply line 15 via a transistor Tr5. The base of the transistor Tr5 is connected to the collector of the transistor Tr3. The transistor Tr5 and the capacitor C1 form the delay circuit 14.
[0022]
In the pulse output circuit 11 configured as described above, the output voltage Va switches from a high output to a low output, and the output voltage Vb switches from a low output to a high output. The operating characteristics at the time are as shown by tplh in FIG. On the other hand, the operation characteristics when the output voltage Va switches from low output to high output and the output voltage Vb switches from high output to low output from the light-on state to the light-off state are as follows. From tphl, it becomes as shown by tphl '.
[0023]
That is, at the time of switching from the light-off state to the light-on state, as the output voltage Va goes from the high level to the low level, the transistor Tr1 is quickly turned off and the output voltage Vb goes from the low level to the high level. As a result, a current is instantaneously supplied to the capacitor C1 via the transistor Tr5, charge is accumulated in almost zero charging time, the transistors Tr3 and Tr4 turn on quickly, and the output transistor Tr0 turns off quickly. I do. For this reason, the operation characteristics remain at the above-mentioned tplh.
[0024]
On the other hand, at the time of switching from the light-on state to the light-off state, as the output voltage Va changes from the low level to the high level, the transistor Tr1 turns on quickly. However, while the output voltage Vb changes from the high level to the low level, the charge of the capacitor C1 is extracted by the base current of the transistors Tr3 and Tr4, and a response delay occurs when the transistors Tr3 and Tr4 are turned off. . For this reason, a response delay occurs when the output transistor Tr0 is turned on, and the operation characteristics are as shown by tph1 from tph1.
[0025]
The transistor Tr3, Tr4 of the base current _{I B,} the transistors Tr3, Tr4, Tr5 of the base - the emitter voltage of both _{V BE,} when the hfe the current amplification factor of the transistor Tr3, Tr4, together,
_{_{= I B (Vb-3V BE}} ) / R2 / hfe ... (1)
Can be represented by
[0026]
_{Here, R2 = 4kΩ, V BE =} 0.7V, when the hfe = 100, Vb = 5V (high) _sometimes, I B = _7.25μA next, Vb = 4V (low) sometimes, 4.75Myuei, and the rise The hour average is 6 μA. The change ΔVb in the base potential during this time is
ΔVb = Vt · ln (725/475) = 11 mV (2)
It becomes. Here, Vt = kT / q, q is a charge amount, k is a Boltzmann constant, T is an absolute temperature, and when T = 300 ° K (27 ° C.), Vt ≒ 26 mV.
[0027]
Therefore, the time dt during which the charge is extracted from the capacitor C1 is given by C = 15 pF from Q = CV.
dt = dV · C1 / dI = 13.8 nsec (3)
The response of the current mirror circuit is delayed by dt, and the operation characteristic can be changed from tph1 to tph1 'in FIG. However, and as _{dI = I B × 2 = 12μA} .
[0028]
Therefore, when transmitting a 10 Mbps signal from the direct current, the allowable input amplitude range can be expanded from W2 to W2 ′ of 3.7 to 11 μA even if the signal distortion amount W1 is kept within the above 35 nsec.
[0029]
In this way, the input allowable amplitude range can be expanded from W2 to W2 'even if the distortion amount W1 allowed from the signal transmission speed remains within the range of 35 nsec, and the tolerance to the element variation of the preceding circuit can be increased. And it is possible to easily supply inexpensive and stable products. The capacitance of the capacitor C1 is a value for obtaining a desired delay time with respect to pulling out of the transistors Tr3 and Tr4 by a very small base current, and may be a very small capacitance as described above. It is also possible to suitably cope with the conversion.
[0030]
In the above description, a so-called normally high circuit that outputs a high level in the light-off state is taken as an example. However, in the case of a normally low circuit, for example, the output transistor Tr0 remains in the NPN type. , The remaining transistors Tr1 to Tr4 are of the PNP type, the power supply line 15 is at the low level GND, and the power supply line 16 is at the high level Vcc. Therefore, the delay circuit including the transistor Tr5 and the capacitor C1 is provided for the current injection circuit including the transistors Tr2 to Tr4 and the current limiting resistor R2.
[0031]
The same effect can be obtained by increasing the speed of switching the output transistor Tr0 from the off state to the on state. However, in this case, the mobility of the output transistor Tr0 can be increased or the current injection circuit 12 can be used. It is necessary to increase the current amount of the current, which is difficult. Furthermore, Japanese Patent Application Laid-Open No. 7-15301 describes that both the rise and fall of the output pulse are delayed. However, the purpose of the present invention is to remove high-frequency noise. For the purpose of expanding the range, only one of the rising edge and the falling edge is delayed, which is completely different.
[0032]
Another embodiment of the present invention will be described below with reference to FIG.
[0033]
FIG. 6 is a block diagram of a pulse output circuit 21 according to another embodiment of the present invention. This pulse output circuit 21 is similar to the above-described pulse output circuit 11, and corresponding portions are denoted by the same reference numerals and description thereof is omitted. It should be noted that in this pulse output circuit 21, a capacitor C2 having a larger capacity than the capacitor C1 is used, and a constant current source I1 is provided. The constant current source I1 extracts a constant charge from the capacitor C2. For example, assuming that the variation in the current amplification factor hfe of the transistors Tr3 and Tr4 is 35%, the time dt becomes 13.8 × (1.35) = 13.8 × (1−0.35) = 8.97 nsec. It will change up to 18.63 nsec.
[0034]
Thus, for example, if C2 = 30 pF and I1 = 12 μA as in the above equation 3,

The variation of the time dt can be suppressed.
[0035]
Another embodiment of the present invention will be described below with reference to FIG.
[0036]
FIG. 7 is a block diagram of a pulse output circuit 31 according to still another embodiment of the present invention. The pulse output circuit 31 is similar to the above-described pulse output circuit 21, and corresponding portions are denoted by the same reference numerals and description thereof will be omitted. It should be noted that the pulse output circuit 31 further includes a base current compensation circuit 32. The base current compensation circuit 32 supplies current consumption of the transistors Tr3 and Tr4 constituting the current mirror circuit, and determines the time dt based on the current value of the constant current source I1.
[0037]
That is, the base current compensation circuit 32 includes an NPN transistor Tr6 that forms a current mirror circuit with the transistors Tr3 and Tr4, and an NPN transistor Tr7 that is interposed between the

power supply lines

15 and 16 in series with the transistor Tr6. And a PNP-type transistor Tr8, Tr9, Tr10 which triples the base current of the transistor Tr7 and turns back to the transistors Tr3, Tr4.
[0038]
When the base current of Tr6 is Ib, the collector current is Ic, and the emitter current is Ie,
Ie = Ib + Ic (7)
Ic = Ib × hfe (8)
Ie = ｛(1 + hfe) / hfe｝ Ic (9)
Since the same current as the collector current of the transistor Tr4 flows through the collector current of the transistor Tr6, the emitter current of the transistor Tr7 is approximately the same as that of the transistor Tr4.
[0039]
Normally, the current amplification factor hfe is sufficiently large, about 100, so that the base current of the transistor Tr7 and the base current of the transistor Tr4 are approximately equal. This base current is tripled by the transistors Tr8, Tr9 and Tr10 and is fed back to the base of the transistor Tr4, whereby the base currents of the transistors Tr3, Tr4 and Tr6 are compensated.
[0040]
Therefore, a charge substantially equal to the charge discharged from the capacitor C1 by the transistors Tr3, Tr4, Tr6 is supplied to the capacitor C1 from the collector of the transistor Tr10. It can be arbitrarily determined by the current value of the source I1.
[0041]
When the input polarity of the subsequent circuit such as the device 3 is opposite and the output transistor Tr0 is of the PNP type, the delay circuit 14 may be provided for the current injection circuit 12 in the configuration of FIG. Good.
[0042]
【The invention's effect】
According to the waveform shaping circuit of the present invention, as described above, in the waveform shaping circuit in which the input signal waveform is shaped into a rectangular wave and output by turning on / off the output transistor, the electric charge is applied to the base of the output transistor. A delay circuit is provided in connection with one of the injection circuit for injecting and the extraction circuit for extracting the electric charge from the base, and the circuit on which the delay circuit is provided includes, for example, a current mirror circuit. The delay circuit includes, for example, a capacitor added to the bases of a pair of transistors constituting the current mirror circuit, and performs a delay corresponding to a time for charging or discharging the capacitance value .
[0043]
Therefore, even if the signal distortion determined from the signal transmission speed is within a predetermined range, the input allowable amplitude can be expanded, the tolerance for the element variation of the previous stage circuit is expanded, and a cheap and stable product can be easily manufactured. Supply can be possible.
[0045]
Further, in the waveform shaping circuit of the present invention, as described above, the delay circuit forms the capacitance of the capacitor larger than a value determined based on a base current value of the pair of transistors and a desired delay time. And a constant current source for discharging the charge corresponding to the increased capacity at the desired delay time.
[0046]
Therefore, even if the current amplification factor hfe of the pair of transistors constituting the current mirror circuit has a relatively large variation, the variation of the delay time can be suppressed.
[0047]
Still further, in the waveform shaping circuit of the present invention, as described above, the delay circuit includes a base current compensation circuit that bears a base current of the pair of transistors and a constant current source added to the base of the pair of transistors. And setting the capacitance of the capacitor and the current value of the constant current source in accordance with the desired delay time.
[0048]
Therefore, since the charge of the capacitor is almost discharged by the constant current source, the delay time can be set with high accuracy.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example for data transmission between devices using a photocoupler.
FIG. 2 is a graph showing a relationship between allowable signal distortion and input allowable amplitude.
FIG. 3 is a waveform chart for explaining delay times at the time of rising and falling of an output signal with respect to an input signal of a pulse output circuit.
FIG. 4 is a block diagram illustrating a schematic configuration of a pulse output circuit that is a waveform shaping circuit according to an embodiment of the present invention.
FIG. 5 is a block diagram showing a specific configuration of the pulse output circuit.
FIG. 6 is a block diagram of a pulse output circuit according to another embodiment of the present invention.
FIG. 7 is a block diagram of a pulse output circuit according to still another embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Photocoupler 2, 3 Equipment 4 Light emitting element 5 Light receiving element 6 Amplifier 7; 11, 21, 31 Pulse output circuit (waveform shaping circuit)
12 Current injection circuit 13 Current extraction circuit 14

Delay circuit

15, 16 Power supply line 32 Base current compensation circuit C1, C2 Capacitor I1 Constant current source Tr0 Output transistors Tr1 to Tr10 Transistors R1, R2 Current limiting resistors

Claims

In a waveform shaping circuit which turns on / off an output transistor to shape and output an input signal waveform into a rectangular wave,
An injection circuit for injecting charge into the base of the output transistor;
An extraction circuit for extracting charge from the base of the output transistor;
The injection circuit or of the extraction circuit, provided in association with either one of the circuit, seen including a delay circuit for delaying the injection or withdrawal time,
Of the injection circuit or the withdrawal circuit, the circuit on the side where the delay circuit is provided is configured with a current mirror circuit,
The delay circuit includes a capacitor added to the bases of a pair of transistors constituting the current mirror circuit, and a control transistor that injects a charge into the capacitor in conjunction with an ON operation of the current mirror circuit, A waveform shaping circuit for delaying a charge stored in the capacitor by a base current of the pair of transistors during a turn-off operation of the circuit for a discharge time .

The delay circuit forms the capacitance of the capacitor larger than a value determined based on a base current value and a desired delay time of the pair of transistors, and discharges the charge corresponding to the increased capacitance at the desired delay time. 2. The waveform shaping circuit according to claim 1 , further comprising a constant current source that performs the operation.

The delay circuit further includes a base current compensating circuit for sharing a base current of the pair of transistors and a constant current source added to a base of the pair of transistors, and a capacitance of the capacitor and a current value of the constant current source. waveform shaping circuit according to claim 1, wherein that you set corresponding to said desired delay time.