JP3596205B2 - Solenoid valve drive - Google Patents

Solenoid valve drive Download PDF

Info

Publication number
JP3596205B2
JP3596205B2 JP241097A JP241097A JP3596205B2 JP 3596205 B2 JP3596205 B2 JP 3596205B2 JP 241097 A JP241097 A JP 241097A JP 241097 A JP241097 A JP 241097A JP 3596205 B2 JP3596205 B2 JP 3596205B2
Authority
JP
Japan
Prior art keywords
current
fail
solenoid valve
signal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP241097A
Other languages
Japanese (ja)
Other versions
JPH09317931A (en
Inventor
仁宏 吉谷
恵一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP241097A priority Critical patent/JP3596205B2/en
Publication of JPH09317931A publication Critical patent/JPH09317931A/en
Application granted granted Critical
Publication of JP3596205B2 publication Critical patent/JP3596205B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば内燃機関の燃料噴射用電磁弁等を駆動する電磁弁駆動装置に関し、特にそれら電磁弁に正常な駆動電流が供給されているか否かを自己診断する機能を併せ具える電磁弁駆動装置の具現に関する。
【０００２】
【従来の技術】
例えば、上記内燃機関の燃料噴射用電磁弁にあって、これに正常に駆動電流が供給されなかったような場合、燃料が噴射されなかったり、燃料が噴射されっぱなしになるなどの不都合が生じる。
【０００３】
そこで従来は、それら電磁弁に流れる電流が遮断されたときに電磁弁自身から発生される電圧、すなわちフライバック電圧を監視し、このフライバック電圧が正常に発生されたか否かに基づいて同電磁弁に正常に駆動電流が供給されているか否かを診断するようにしている。
【０００４】
【発明が解決しようとする課題】
このように、フライバック電圧の発生の有無に基づいてそれら電磁弁に正常に駆動電流が供給されているか否かを診断する方法によれば、駆動電流が遮断されたことやその遮断タイミングについての情報は確かに得ることができる。
【０００５】
しかしこの方法では、それら電磁弁にいつ駆動電流が流れたか、或いはそれら電磁弁を駆動するための十分な駆動電流が供給されているか等についての情報は何ら得ることができなかった。
【０００６】
このため、特に上記内燃機関の燃料噴射用電磁弁のように、駆動タイミングはもとより、これが確実に作動されることが重要な要件となる電磁弁にとっては、その駆動装置としても、供給する駆動電流についてのより詳細且つ信頼性の高い自己診断を行うことのできる装置が切望されている。
【０００７】
なお、電磁弁駆動装置としては近年、それら電磁弁の応答性向上を図るべく、一旦コンデンサに充電した電圧を駆動パルスの立上りとともに一気に放電せしめて大きな駆動電流を電磁弁に供給するようにしたいわゆる蓄圧式のものもある。このような蓄圧式の駆動装置にあっては、その供給する駆動電流の挙動を正確に診断することが、それら電磁弁の作動を正確に把握する上で特に重要となる。
【０００８】
この発明は、こうした実情に鑑みてなされたものであり、駆動対象となる電磁弁に対し、適正な駆動電流が供給されているか否かを正確に診断する機能を併せ具える電磁弁駆動装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
こうした目的を達成するため、この発明では、請求項１記載の構成によるように、
（ａ）駆動指令に基づき電磁弁に駆動電流を流してこれを駆動する駆動手段。
（ｂ）電磁弁に流れる電流を抽出する負荷電流抽出手段。
（ｃ）この抽出される負荷電流の推移に対応してその能動となる時間幅が決定されるフェイルセーフ信号を生成するフェイルセーフ信号生成手段。
（ｄ）この生成されるフェイルセーフ信号の時間幅に基づいて前記駆動電流の適否を診断する診断手段。
をそれぞれ具えて電磁弁駆動装置を構成する。
【００１０】
ここで、上記負荷電流抽出手段を通じて抽出される負荷電流の推移、すなわち負荷電流波形は、上記駆動電流の推移、すなわち駆動電流波形にほぼ対応したものとなる。
【００１１】
したがって、負荷電流波形が如何なる形態のものであれ、上記フェイルセーフ信号生成手段を通じて、同負荷電流の例えばその予想される適正な推移に対応して能動となる時間幅が決定されるフェイルセーフ信号を生成するようにすれば、同信号の時間幅そのものに駆動電流波形が適正か否かを示す情報が含まれるようになる。
【００１２】
このため、上記診断手段においても、こうしたフェイルセーフ信号の時間幅が所定の幅よりも長いか、或いは短いかを判断することで、上記駆動電流が適正な電流であったか否かを診断することができるようになる。
【００１３】
またここで、上記フェイルセーフ信号生成手段を、請求項１記載の発明によるように、
・前記抽出される負荷電流の予想される適正な推移に対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて前記フェイルセーフ信号を生成する比較器を具えるもの。
として構成すれば、負荷電流の特にレベル推移についてもこれを的確に監視することができるようになり、電磁弁を駆動するための十分な駆動電流が供給されているか等についても正確な診断を行うことができるようになる。
【００１４】
一方、請求項２記載の発明によるように、
（ｅ）前記抽出される負荷電流の異常レベルに対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて過電流を検出する過電流検出手段を更に具える。
・前記フェイルセーフ信号生成手段は、この過電流が検出されるとき、前記生成するフェイルセーフ信号を無条件に非能動とする。
といった構成によれば、負荷電流として異常に大きな電流が流れる場合に、上記フェイルセーフ信号としても異常に時間幅の短い信号が生成されることとなり、該電流が流れすぎである旨を的確に診断することができるようになる。
【００１５】
また、この請求項２記載の発明の構成において更に、請求項３記載の発明によるように、
（ｆ）前記過電流検出手段により過電流が検出されることに基づいて前記駆動手段に付与される駆動指令を遮断する駆動指令遮断手段を更に具える。
といった構成によれば、上記電流の流れすぎが検出された時点で電磁弁に流れる駆動電流も遮断されることとなり、駆動手段を構成する駆動素子の破壊や電磁弁を構成するコイル等の焼き付けも好適に防止されるようになる。
【００１６】
また一方、上記請求項１記載の発明の構成において、請求項４記載の発明によるように、
（ｅ）前記抽出される負荷電流の異常レベルに対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて過電流を検出する過電流検出手段を更に具える。
（ｆ）前記過電流検出手段により過電流が検出されることに基づいて前記駆動手段に付与される駆動指令を遮断する駆動指令遮断手段を更に具える。
（ｇ）前記駆動電流の遮断に基づいて前記電磁弁から発生されるフライバック電圧を検出するフライバック電圧検出手段とを更に具える。
・前記フェイルセーフ信号生成手段は、前記フライバック電圧検出手段によるフライバック電圧の検出出力に基づいて前記生成するフェイルセーフ信号を非能動とする。
といった構成によっても、上記請求項２及び３記載の発明と同等の作用、効果が奏されるようになる。すなわちこの場合、過電流が検出され、それに基づき駆動電流が遮断されたときに電磁弁から発生されるフライバック電圧によって間接的にフェイルセーフ信号の時間幅が制限されることとなるが、この異常に時間幅の短いフェイルセーフ信号に基づいて電流が流れすぎである旨が診断されることはこの場合も同様である。
【００１７】
そして、この請求項４記載の発明の構成において更に、請求項５記載の発明によるように、
（ｈ）前記フライバック電圧検出手段によるフライバック電圧の検出出力を前記駆動手段に駆動指令が付与されている期間だけマスクするマスク手段を更に具える。
といった構成によれば、
（Ａ）負荷電流が上記フェイルセーフ信号を能動としうる推移をとらなかった場合、すなわち所定の電流レベルに達しなかった場合にはフェイルセーフ信号自体が出力されない（フェイルセーフ信号の時間幅＝０）。
といったことはもとより、
（Ｂ）駆動指令が維持されているにも拘わらず過電流等によって駆動電流が遮断される場合にはフェイル信号の能動状態がそのまま持続されるようになる（フェイルセーフ信号の時間幅＝∞）。
など、それら異常時における上記診断手段での異常判定が極めて容易になる。
【００１８】
他方、請求項６記載の発明によるように、前記駆動手段が、予め蓄圧された電圧の放電に基づき前記電磁弁に大きな駆動電流を供給する第１の期間と、その後これよりも小さい一定の駆動電流を供給する第２の期間との２つの期間にわたって前記電磁弁を駆動するもの、すなわち前述した蓄圧式のものであるとき、前記フェイルセーフ信号生成手段を、
・前記第１の期間において前記抽出される負荷電流の予想される適正な推移に対応した第１の閾値と、前記第２の期間において前記抽出される負荷電流の予想される適正な推移に対応した第２の閾値との２つの閾値を持ち、同負荷電流のそれら各閾値との比較に基づいて前記フェイルセーフ信号を生成する比較器を具えるもの。
として構成すれば、同蓄圧式の駆動装置にあっても、その駆動電流の複雑な挙動に的確に対応した時間幅を持つ信号として、上記フェイルセーフ信号を生成することができるようになる。
【００１９】
なおこの場合、上記フェイルセーフ信号生成手段を構成する比較器は、上記第１及び第２の閾値が各別に設定された２つの比較器であってもよいが、特に請求項７記載の発明によるように、
・前記比較器は、自らの比較出力に基づいてその閾値が前記第１の閾値と前記第２の閾値との間で切り換わる単一のヒステリシス比較器からなる。
といった構成によれば、最小限の回路規模にて同フェイルセーフ信号生成手段としての上述した機能が実現されるようになる。
【００２０】
さらに、請求項１記載の発明の構成において、請求項８記載の発明によるように、
・前記比較器の１乃至複数の閾値に応じて個々に１乃至複数のフェイルセーフ信号を生成し、これらフェイルセーフ信号に基づいて電磁弁若しくはそれを駆動する駆動手段の異常を診断する。
といった構成を採用すれば、その時々の異常発生形態に対応したフェイルセーフ信号から、異常箇所の特定が可能となる。
【００２１】
また、この請求項８記載の発明の構成において更に、請求項９記載の発明によるように、
・予め蓄圧された電圧の放電に基づき前記電磁弁を駆動させるための初期駆動電流と、その初期駆動電流にて駆動された状態を保持するための保持電流とに各々対応する２つの閾値を設定し、これら閾値と負荷電流との比較結果に基づいて得られるフェイルセーフ信号に応じて異常診断を実施する。
といった構成によれば、蓄圧式の駆動装置にあっても、その駆動電流の複雑な挙動に的確に対応した異常診断結果が得られるようになる。
【００２２】
【発明の実施の形態】
（第１実施形態）
図１に、この発明にかかる電磁弁駆動装置の第１の実施形態を示す。
【００２３】
この実施形態の装置は、前述した内燃機関の燃料噴射用電磁弁を前記蓄圧式にて駆動する装置にあって、その駆動電流が適正に供給されているか否かを的確に診断することのできる装置として構成されている。
【００２４】
はじめに、図１を参照して、同実施形態の装置の構成について説明する。
図１に示されるように、この装置は、大きくは、内燃機関の運転制御に併せて当該駆動対象となる電磁弁３００の駆動指令である噴射信号ＪＳを出力する電子制御装置１００と、この出力される噴射信号ＪＳに基づいて上記電磁弁３００に駆動電流ＤＲＣを供給する駆動回路２００とを具えて構成されている。
【００２５】
また、駆動回路２００も、上記噴射信号ＪＳに基づき上記電磁弁３００を直接駆動する部分である駆動部２１０と、その電磁弁３００の駆動に際して流れる負荷電流に基づきフェイルセーフ信号ＦＳを生成する負荷電流処理部２２０Ａとの大きくは２つの部分から構成されている。この負荷電流処理部２２０Ａを通じて生成されたフェイルセーフ信号ＦＳは電子制御装置１００に帰還され、そこで、上記駆動電流ＤＲＣが適正なものであったか否かが診断される。すなわち同実施形態の装置において、上記電子制御装置１００は、診断部としての機能も併せ具えている。
【００２６】
以下、駆動回路２００を構成するこれら駆動部２１０、並びに負荷電流処理部２２０Ａの構成についてその詳細を順次説明する。
まず、駆動部２１０において、バッテリ１からの出力電圧は、定電圧回路２に入力されて定電圧Ｖｃｃに変換されるとともに、コイル３に印加される。そして、このコイル３に印加される電圧は、ＤＣ−ＤＣコンバータ４、トランジスタ５、及び抵抗６からなる昇圧回路を通じて昇圧され、これが逆流防止用のダイオード７を介してコンデンサ８に充電される。このときＤＣ−ＤＣコンバータ４では、少なくとも後述する単安定マルチバイブレータ１２からワンショット信号が出力されていない期間、トランジスタ５をオンとしてコイル３に流れる電流を抵抗６の端子電圧によってモニタしつつ、これが所定の電流値に対応した値となる毎にトランジスタ５をオフせしめる動作を繰り返す。そして、上記コンデンサ８への充電電圧が電磁弁３００を高速駆動させうる所望の電圧に達したとき、こうした昇圧動作を停止する。
【００２７】
一方、トランジスタ１０は、単安定マルチバイブレータ１２からワンショット信号が出力されている期間だけオンとなって上記コンデンサ８に充電されている電圧やダイオード９を介して加えられるバッテリ電圧を電磁弁３００に印加するトランジスタである。
【００２８】
ここで、単安定マルチバイブレータ１２は、上記電子制御装置１００から与えられる噴射信号ＪＳの、波形整形回路１１による波形整形信号に基づいて、その立上りから一定の時間だけ能動となるワンショット信号を出力する回路である。上述のように、ＤＣ−ＤＣコンバータ４は、少なくともこのワンショット信号が出力されている期間、その昇圧動作を停止し、トランジスタ１０は、同ワンショット信号が出力されている期間だけオンとなる。
【００２９】
また一方、上記波形整形回路１１によって波形整形された噴射信号ＪＳは、定電流制御回路１３にも入力されてこれを駆動する。
定電流制御回路１３は、この波形整形された噴射信号ＪＳが加えられている期間だけ駆動信号ＤＳを能動レベル（論理ハイレベル）としてトランジスタ１６をオンにするとともに、そのとき電磁弁３００に流れる駆動電流（負荷電流）ＤＲＣを抵抗１７の端子電圧によりモニタしつつ、これが所定の電流値に維持されるようトランジスタ１４のオン／オフを制御する回路である。なおこのとき、電磁弁３００に流れる電流はダイオード１５を介して還流される。
【００３０】
また、上記噴射信号ＪＳに基づいてトランジスタ１６がオンとなるとき、上記ワンショット信号に基づきトランジスタ１０も併せてオンとなることにより、その初期時、電磁弁３００には、上記コンデンサ８に充電されている電荷が一気に放電されることに基づく大電流がその駆動電流ＤＲＣとして流れるようになる。こうした大電流が流れることによって電磁弁３００の急峻な応答性が確保されるようになることは前述した通りである。ダイオード１８は、このような大電流がトランジスタ１４側に逆流されることを防止するためのダイオードである。
【００３１】
なお後述するように、同駆動部２１０の実際の動作に際しては、駆動電流ＤＲＣとして、まず上述した大電流が流れた後、引き続き上記ダイオード９を介して印加されるバッテリ電圧に対応した電流が流れる。そしてその後、ワンショット信号が非能動となることに基づいて、上記定電流制御回路１３により制御される定電流が流れ、駆動指令である噴射信号ＪＳの立下りとともに同駆動電流ＤＲＣが遮断される。
【００３２】
他方、負荷電流処理部２２０Ａは、上記抵抗１７の端子電圧を通じて抽出される負荷電流（駆動電流ＤＲＣ）に基づきフェイルセーフ信号ＦＳを生成する部分であり、以下のような構成となっている。
【００３３】
この負荷電流処理部２２０Ａにおいて、上記抽出される負荷電流（抵抗１７の端子電圧）は、抵抗２１を介して比較器２２の非反転入力に取り込まれるようになる。
【００３４】
比較器２２は、第１の閾値電圧Ｖｔｈ１と、該第１の閾値電圧Ｖｔｈ１よりも小さい第２の閾値電圧Ｖｔｈ２との２つの閾値を有するヒステリシス比較器として構成されており、該比較器２２自らの出力に基づきオン／オフされるトランジスタ２３の動作状態に応じて、それら第１の閾値電圧Ｖｔｈ１或いは第２の閾値電圧Ｖｔｈ２がその反転入力に設定されるようになっている。
【００３５】
すなわち同比較器２２において、その出力が論理ローレベルにあるときには、トランジスタ２３がオフ状態におかれることから、その反転入力には、上記電圧Ｖｃｃの抵抗２４と抵抗２５とによる分圧値に対応した比較的大きな閾値、すなわち第１の閾値電圧Ｖｔｈ１が設定されるようになる。
【００３６】
一方、上記負荷電流（抵抗１７の端子電圧）がこの第１の閾値電圧Ｖｔｈ１を超え、その出力が論理ハイレベルになると、上記トランジスタ２３はオン状態となる。そして、トランジスタ２３がオン状態におかれることにより、抵抗２５と抵抗２６との並列回路が形成され、比較器２２の反転入力には、上記第１の閾値電圧Ｖｔｈ１よりも小さな閾値、すなわち第２の閾値電圧Ｖｔｈ２が設定されるようになる。
【００３７】
なお、同実施形態の装置にあって、上記第１の閾値電圧Ｖｔｈ１は、駆動電流ＤＲＣとして上記大電流が流れたことが検出できる程度の電圧（例えば５アンペア程度の電流値に対応した電圧）に設定され、上記第２の閾値電圧Ｖｔｈ２は、同駆動電流ＤＲＣとして上記定電流制御される電流値の約半分程度に対応した電圧（例えば１アンペア程度の電流値に対応した電圧）に設定されている。
【００３８】
したがってこの場合、上記比較器２２の出力は、駆動電流ＤＲＣとして大電流が流れ、これに対応した抵抗１７の端子電圧がその第１の閾値電圧Ｖｔｈ１を超えるとき論理ハイレベルに立ち上がり、同駆動電流ＤＲＣが遮断されるなど、同抵抗１７の端子電圧がその第２の閾値電圧Ｖｔｈ２未満となるとき論理ローレベルに立ち下がる。
【００３９】
同負荷電流処理部２２０Ａでは、こうして論理レベルが決定される比較器２２の出力がインバータ２７及び抵抗２８を介してトランジスタ２９に与えられる。そして、同トランジスタ２９のオープンコレクタ出力が上記フェイルセーフ信号ＦＳとして電子制御装置１００に取り込まれる。
【００４０】
図２は、同第１の実施形態の装置の動作例を示したものであり、次に、同図２を併せ参照して、その電磁弁駆動態様並びに自己診断動作（フェイルセーフ信号生成態様）を更に詳述する。
【００４１】
なお、この図２において、図２（ａ）は、電子制御装置１００から出力される噴射信号ＪＳの態様を、また図２（ｂ）は、電磁弁３００の駆動電流ＤＲＣ（負荷電流）と比較器２２に設定される上記第１及び第２の閾値電圧Ｖｔｈ１及びＶｔｈ２との関係を、そして図２（ｃ）は、これらの関係に基づくフェイルセーフ信号ＦＳの生成態様をそれぞれ示している。一方、図２（ｄ）は、上記単安定マルチバイブレータ１２から出力されるワンショット信号を、また図２（ｅ）及び（ｆ）は、上記ＤＣ−ＤＣコンバータ４の昇圧動作に基づくコンデンサ８への充電態様、並びにコイル３に流れる電流の推移をそれぞれ示している。
【００４２】
さていま、図２（ａ）及び（ｅ）に示されるように、コンデンサ８に十分な電荷が充電されている状態で、時刻ｔ１１に電子制御装置１００から噴射信号ＪＳが出力されたとすると、該噴射信号ＪＳに基づきトランジスタ１６がオンになるとともに、単安定マルチバイブレータ１２からは図２（ｄ）に示される態様でワンショット信号が出力され、トランジスタ１０もオンとなる。こうしてトランジスタ１６及び１０がオンされることにより、上記コンデンサ８に充電されている電荷がトランジスタ１０、電磁弁３００、トランジスタ１６及び抵抗１７を介して一気に放電され、電磁弁３００には、その駆動電流ＤＲＣとして、図２（ｂ）に示されるような大きな電流が流れるようになる。
【００４３】
そして負荷電流処理部２２０Ａでは、同図２（ｂ）に示されるように、該電流ＤＲＣに対応した電圧（抵抗１７の端子電圧）が上記第１の閾値電圧Ｖｔｈ１を超える時刻ｔ１２をもって比較器２２の出力が論理ハイレベルとなり、電子制御装置１００内でプルアップされているトランジスタ２９のオープンコレクタ出力、すなわち上記フェイルセーフ信号ＦＳも、図２（ｃ）に示されるように、同時刻ｔ１２をもって論理ハイレベルに立ち上がる。
【００４４】
ピーク値を過ぎた駆動電流ＤＲＣはその後、図２（ｂ）に示される態様で減衰し、ダイオード９を介して印加されるバッテリ電圧によって一旦は上昇傾向を示す。しかし、図２（ｄ）に示されるように、上記単安定マルチバイブレータ１２からのワンショット信号が時刻ｔ１３をもって立ち下がり、トランジスタ１０がオフになると、同駆動電流ＤＲＣは以後、上記定電流制御回路１３を通じて同図２（ｂ）に示される態様で定電流制御されるようになる。そして、図２（ａ）及び（ｂ）に示されるように、時刻ｔ１４をもって噴射信号ＪＳが立ち下がり、トランジスタ１６がオフとなることによって、同駆動電流ＤＲＣは遮断される。
【００４５】
負荷電流処理部２２０Ａでは、こうして駆動電流ＤＲＣが遮断されるとき、同時刻をもってこの電流ＤＲＣに対応した電圧（抵抗１７の端子電圧）が上記第２の閾値電圧Ｖｔｈ２未満に低下し、比較器２２の出力が論理ローレベルとなる。そして、該比較器２２の出力が論理ローレベルとなることにより、上記フェイルセーフ信号ＦＳも、図２（ｃ）に示される態様で論理ローレベルに立ち下がり、またトランジスタ２３がオフとなって、比較器２２の閾値電圧は、図２（ｂ）に示される態様で、第１の閾値電圧Ｖｔｈ１に自動的に切り換わる。
【００４６】
診断部を兼ねる電子制御装置１００では、自らが出力した噴射信号ＪＳに対応してこのようなフェイルセーフ信号ＦＳが得られることにより、
・駆動電流ＤＲＣとして十分な電流が電磁弁３００に供給されたこと。
・噴射信号ＪＳの終わりに同期して同駆動電流ＤＲＣが遮断されたこと。
を的確に診断することができるようになる。
【００４７】
なお、同フェイルセーフ信号ＦＳが得られない、若しくはその時間幅が異常に短い、或いは長いなど、上記駆動電流ＤＲＣの異常が診断される場合、その旨の適宜の警報処理に併せて、
・図１に併せ示したスイッチ１９を開放する。すなわち駆動回路２００への給電を停止する。或いは、
・噴射信号ＪＳの出力を停止する。
等の処理が同電子制御装置１００を通じて行われることとなる。
【００４８】
一方、駆動部２１０にあっては上述のように、単安定マルチバイブレータ１２からワンショット信号が出力されている間、上記ＤＣ−ＤＣコンバータ４による昇圧動作は停止され、同ワンショット信号の解除と同時に、図２（ｆ）に示される態様で、ＤＣ−ＤＣコンバータ４による昇圧動作が開始される。そして、図２（ｅ）に時刻ｔ１５として示されるように、コンデンサ８の充電電圧が所定の電圧に達することによって、その昇圧動作はひとまず停止される。
【００４９】
以上説明したように、同第１の実施形態にかかる電磁弁駆動装置によれば、
（イ）電磁弁駆動電流ＤＲＣの複雑な挙動が、上記第１及び第２の閾値電圧との比較に基づき生成されるフェイルセーフ信号ＦＳを通じて的確に把握できるようになる。
（ロ）また、比較器２２をこれら第１及び第２の閾値電圧が自動的に切り換わるヒステリシス比較器として構成したことで、その回路規模も最小限に抑えられるようになる。
などの優れた効果が奏せられるようになる。
【００５０】
なお、同実施形態の装置にあっては上述のように、比較器２２をヒステリシス比較器として構成したが、他に上記第１及び第２の閾値電圧が各別に設定された各別の比較器を用いる構成であっても勿論よい。
【００５１】
（第２実施形態）
図３に、この発明にかかる電磁弁駆動装置の第２の実施形態を示す。
なお、この第２の実施形態の装置も、その基本的な構成は先の第１の実施形態の装置と同様であり、負荷電流処理部の構成のみが、同第１の実施形態の装置と相違する。このため図３においては、この相違する負荷電流処理部の構成のみを図示しており、電子制御装置１００をはじめ、駆動部２１０等の共通する要素についてはその図示を割愛している。
【００５２】
さて、同図３に示されるように、この第２の実施形態の装置の負荷電流処理部２２０Ｂは、前述したフェイルセーフ信号生成部に加え、過電流検出部、並びに駆動信号遮断部をそれぞれ具える構成となっている。
【００５３】
以下、これら各部の構成について、同図３の参照のもとに更に詳述する。
まず、フェイルセーフ信号生成部は、前述したヒステリシス比較器２２に加えて、フリップフロップ（ＦＦ）３０及びナンド回路３１を具えて構成される。
【００５４】
ここで、フリップフロップ３０は、ヒステリシス比較器２２の出力が論理ハイレベルとなることによってセットされ、以下に説明する過電流検出部の検出出力が論理ハイレベルとなることによってリセットされる。
【００５５】
また、ナンド回路３１は、ヒステリシス比較器２２の出力が論理ハイレベルとなって上記フリップフロップ３０がセットされているとき、そのＱ出力と比較器２２の出力とのナンド条件に基づく論理ローレベルの信号をトランジスタ２９に対して出力する。
【００５６】
すなわち、このフェイルセーフ信号生成部にあっても、基本的には先の第１の実施形態の装置の負荷電流処理部２２０Ａと同様、
・駆動電流ＤＲＣとして十分な電流が電磁弁３００に供給されることに基づいて能動レベル（論理ハイレベル）に立ち上げる。
・同駆動電流ＤＲＣが遮断されることに基づいて非能動レベル（論理ローレベル）に立ち下げる。
といった態様でフェイルセーフ信号ＦＳを生成することとなるが、該生成されるフェイルセーフ信号ＦＳは、過電流検出部において過電流検出がなされることによっても非能動レベルに立ち下がる（リセットされる）。
【００５７】
一方、過電流検出部は、前記抵抗１７の端子電圧を通じて抽出される負荷電流（駆動電流ＤＲＣ）に基づいてこれが短絡等に起因する過電流となっていないか否か検出する部分であり、以下のような構成となっている。
【００５８】
この過電流検出部においても、上記抽出される負荷電流（抵抗１７の端子電圧）は、抵抗２１を介して比較器３２の非反転入力に取り込まれる。
比較器３２は、第３の閾値電圧Ｖｔｈ３と、該第３の閾値電圧Ｖｔｈ３よりも小さい第４の閾値電圧Ｖｔｈ４との２つの閾値を有するヒステリシス比較器として構成されている。そしてこの比較器３２では、トランジスタ３３のオン／オフ状態に応じて、それら第３の閾値電圧Ｖｔｈ３或いは第４の閾値電圧Ｖｔｈ４がその反転入力に設定される。
【００５９】
ここで、上記第３の閾値電圧Ｖｔｈ３が抵抗３４と抵抗３５との分圧値に基づき設定され、上記第４の閾値電圧Ｖｔｈ４が抵抗３５と抵抗３５及び３６からなる並列回路との分圧値に基づき設定されることは先の比較器２２の場合と同様であるが、トランジスタ３３は、アンド回路３９に入力される信号のアンド条件が成立している期間だけオンとなる。すなわち、前記噴射信号ＪＳが与えられている期間のうち、単安定マルチバイブレータ３７からワンショット信号が出力されていない期間（インバータ３８の出力が論理ハイレベルとなる期間）のみ、トランジスタ３３がオンとなって上記第４の閾値電圧Ｖｔｈ４が設定されるようになっている。因みに同実施形態の装置において、この第４の閾値電圧Ｖｔｈ４が設定される期間とは、電磁弁３００が前記定電流制御された駆動電流ＤＲＣに基づき駆動されている期間の一部に相当する。
【００６０】
また、同実施形態の装置にあって、上記第３の閾値電圧Ｖｔｈ３は、駆動電流ＤＲＣとして上記過電流が流れたことが検出できる程度の電圧（例えば２０アンペア程度の電流値に対応した電圧）に設定され、上記第４の閾値電圧Ｖｔｈ４は、同駆動電流ＤＲＣとして上記定電流制御される電流値の異常に対応した電圧（例えば４アンペア程度の電流値に対応した電圧）に設定されている。
【００６１】
したがってこの過電流検出部にあって、上記比較器３２の出力は、
・駆動電流ＤＲＣとして上記過電流が流れ、これに対応した抵抗１７の端子電圧が第３の閾値電圧Ｖｔｈ３を超えるとき、或いは
・電磁弁３００が前記定電流制御された駆動電流ＤＲＣに基づき駆動されている期間にあってこれに対応した抵抗１７の端子電圧が第４の閾値電圧Ｖｔｈ４を超えるとき、
の何れかの条件において論理ハイレベルに立ち上がるようになる。そして、この比較器３２の出力が論理ハイレベルに立ち上がるとき、同過電流検出部における過電流検出状態となる。
【００６２】
また一方、駆動信号遮断部は、過電流検出部においてこうして過電流が検出されることに基づいて前記トランジスタ１６の駆動信号ＤＳを遮断する部分であり、同図３に併せ示されるように、フリップフロップ４０とアンド回路４１とを具えて構成される。
【００６３】
すなわちここで、フリップフロップ４０は、上記駆動信号ＤＳに基づきセットされとともに過電流検出部の上記過電流検出出力（比較器３２の論理ハイレベル出力）に基づきリセットされるフリップフロップであり、アンド回路４１は、
・上記駆動信号ＤＳが能動レベル（論理ハイレベル）にあること。
・フリップフロップ４０がセットされていること。
のアンド条件に基づいて前記トランジスタ１６を駆動せしめる回路である。
【００６４】
このような駆動信号遮断部を具えることにより、例えば短絡等に起因する過電流がトランジスタ（パワートランジスタ）１６に流れる場合であれ、該過電流の検出とともに同トランジスタ１６の駆動が停止されてその保護が図られるようになる。
【００６５】
図４は、同第２の実施形態の装置の動作例を示したものであり、次に、同図４を併せ参照して、主にその自己診断動作（フェイルセーフ信号生成態様）を更に詳述する。
【００６６】
なお、この図４において、図４（ａ）は、電子制御装置１００から出力される噴射信号ＪＳの態様を、また図４（ｂ）は、電磁弁３００の駆動電流ＤＲＣ（負荷電流）とフェイルセーフ信号生成部の比較器２２に設定される第１及び第２の閾値電圧Ｖｔｈ１及びＶｔｈ２、並びに過電流検出部の比較器３２に設定される第３及び第４の閾値電圧Ｖｔｈ３及びＶｔｈ４との関係をそれぞれ示している。また、図４（ｃ）は、上記噴射信号ＪＳに基づき単安定マルチバイブレータ３７から出力されるワンショット信号を、そして図４（ｄ）は、上記駆動電流ＤＲＣと上記各閾値電圧との関係に基づき生成されるフェイルセーフ信号ＦＳをそれぞれ示している。
【００６７】
すなわちいま、図４（ａ）に示されるように、時刻ｔ２１に電子制御装置１００から噴射信号ＪＳが出力されたとすると、該噴射信号ＪＳに基づきトランジスタ１６がオンになるとともに、単安定マルチバイブレータ３７からは図４（ｃ）に示される態様でワンショット信号が出力される。このため過電流検出部にあっては、少なくともこの単安定マルチバイブレータ３７からワンショット信号が出力されている間、図４（ｂ）に示される態様で上記第３の閾値電圧Ｖｔｈ３がその比較器３２に設定されるようになる。
【００６８】
したがって、図４（ｂ）及び（ｄ）に示されるように、上記駆動電流ＤＲＣ（抵抗１７の端子電圧）が比較器２２に設定されている第１の閾値電圧Ｖｔｈ１を超える時刻ｔ２２をもってフェイルセーフ信号ＦＳが立ち上がることは先の第１の実施形態の装置の場合と同様であるが、もしも負荷の短絡等により、同駆動電流ＤＲＣとして２０アンペアを超えるような過電流が流れるような場合には、上記フリップフロップ３０のリセットに基づき、この生成されるフェイルセーフ信号ＦＳも即座に非能動レベルに立ち下がるようになる。そして、このような過電流が検出されることにより、上記フリップフロップ４０もリセットされ、トランジスタ１６の駆動も上記駆動信号遮断部を通じて禁止される。
【００６９】
一方、図４（ｃ）に示されるように、単安定マルチバイブレータ３７から出力されていたワンショット信号が時刻ｔ２３をもって立ち下がると、上記過電流検出部にあっては、アンド回路３９のアンド条件に基づき図４（ｂ）に示される態様で上記第４の閾値電圧Ｖｔｈ４がその比較器３２に設定されるようになる。
【００７０】
したがって、上記駆動電流ＤＲＣが上記第３の閾値電圧Ｖｔｈ３を超えるほどには流れていなかったとしても、前記定電流制御に正常に移行できなかったなどにより、該時点においても駆動電流ＤＲＣとして例えば４アンペア以上の電流が流れていたような場合には、この第４の閾値電圧Ｖｔｈ４に切り換わる時刻ｔ２３をもって上記フリップフロップ３０がリセットされ、フェイルセーフ信号ＦＳも非能動レベルに立ち下がるようになる。
【００７１】
なお、これら何れの過電流も検出されなかった場合には、先の第１の実施形態の装置の場合と同様、図４（ｄ）に示されるように、噴射信号ＪＳの立下り時刻ｔ２４をもってこのフェイルセーフ信号ＦＳも非能動レベルに立ち下がる。
【００７２】
したがって同第２の実施形態の装置の場合、前記診断部を兼ねる電子制御装置１００では、このようなフェイルセーフ信号ＦＳに基づき、
・駆動電流ＤＲＣとして十分な電流が電磁弁３００に供給されたこと。
・噴射信号ＪＳの終わりに同期して同駆動電流ＤＲＣが遮断されたこと。
を診断することができることに加え、同フェイルセーフ信号ＦＳの時間幅が極めて短い、若しくは（ｔ２３−ｔ２２）時間程度に短いことに基づいて、
・負荷の短絡等に起因する過電流が生じている。
・定電流制御が正常に実施されていない。
等々についての診断情報も得ることができるようになる。
【００７３】
以上のように、同第２の実施形態にかかる電磁弁駆動装置によれば、第１の実施形態の装置による前記（イ）、（ロ）の効果に更に加えて、
（ハ）負荷の短絡等に起因する過電流、或いは定電流制御時における電流の流れすぎ等についても、只一つのフェイルセーフ信号ＦＳを通じて的確に把握できるようになる。
（ニ）これら過電流状態が検出されるときにトランジスタ１６の駆動信号ＤＳを遮断するようにしたことで、このトランジスタ１６を破壊等から保護することができるようにもなる。
といった効果が併せ奏せられるようになる。
【００７４】
なお、同実施形態の装置にあっても、フェイルセーフ信号生成部を構成する比較器２２、及び過電流検出部を構成する比較器３２については、これをそれぞれヒステリシス比較器として構成した。しかしこの場合も、これら比較器２２或いは３２に代えて、その第１及び第２の閾値電圧、或いは第３及び第４の閾値電圧が各別に設定された各別の比較器を用いることができる。
【００７５】
（第３実施形態）
図５に、この発明にかかる電磁弁駆動装置の第３の実施形態を示す。
なお、この第３の実施形態の装置も、その基本的な構成は先の第１或いは第２の実施形態の装置と同様であり、負荷電流処理部の構成のみが、これら第１或いは第２の実施形態の装置と相違する。このため図５においても、この相違する負荷電流処理部の構成のみを図示しており、電子制御装置１００をはじめ、駆動部２１０等の共通する要素についてはその図示を割愛している。
【００７６】
さて、同図５に示されるように、この第３の実施形態の装置の負荷電流処理部２２０Ｃにあっても、フェイルセーフ信号生成部に加え、過電流検出部、並びに駆動信号遮断部をそれぞれ具える構成となっている。ただし、同第３の実施形態の装置では特に、フライバック電圧検出部を更に具え、該フライバック電圧検出部によるフライバック電圧の検出出力に基づいてフェイルセーフ信号ＦＳのリセットタイミング、すなわち非能動レベルへの立下りタイミングを決定するようにしている。
【００７７】
以下、これら各部の構成について、同図５の参照のもとに更に詳述する。
まず、フェイルセーフ信号生成部は、比較器２２に加えて、フリップフロップ（ＦＦ）３０を具えて構成される。
【００７８】
ここで、比較器２２としては、これまでのヒステリシス型のものとは異なり、第１の閾値電圧Ｖｔｈ１のみが固定的にその反転入力に設定される通常の比較器が用いられている。
【００７９】
また、フリップフロップ３０は、上記比較器２２の出力が論理ハイレベルとなることによってセットされ、以下に説明するフライバック電圧検出部の検出出力が論理ハイレベルとなることによってリセットされるフリップフロップである。しかもここでは、反転出力が取り出され、そのセット時には、該反転出力である論理ローレベルの信号がトランジスタ２９に対して出力される。
【００８０】
このため、該フェイルセーフ信号生成部にあっては、
・駆動電流ＤＲＣとして十分な電流が電磁弁３００に供給されることに基づいて能動レベル（論理ハイレベル）に立ち上げる。
・フライバック電圧検出部の検出出力が論理ハイレベルとなることによって非能動レベル（論理ローレベル）に立ち下げる。
といった態様でフェイルセーフ信号ＦＳを生成することとなる。
【００８１】
一方、フライバック電圧検出部は、前記駆動電流ＤＲＣの遮断に伴って電磁弁３００から発生されるフライバック電圧を検出する部分である。
すなわち同フライバック電圧検出部において、比較器４２は、その非反転入力に電磁弁３００の出力が取り込まれ、その反転入力にフライバック電圧の発生を検出するための第５の閾値電圧Ｖｔｈ５が設定された比較器である。この第５の閾値電圧Ｖｔｈ５は抵抗４３と抵抗４４との分圧値として設定されている。
【００８２】
このため、該比較器４２の出力は、通常時は論理ローレベルにあり、駆動電流ＤＲＣの遮断に伴って電磁弁３００からフライバック電圧が発生されるとき論理ハイレベルとなる。
【００８３】
ただし、同フライバック電圧検出部において、この比較器４２の出力は、前記噴射信号ＪＳによってマスクされている。すなわち、噴射信号ＪＳが能動レベル（論理ハイレベル）にある期間は、この噴射信号ＪＳの印加によってオンとなるトランジスタ４５を通じて強制的に論理ローレベルに保持される。
【００８４】
したがって同フライバック電圧検出部からは、噴射信号ＪＳが論理ローレベルに立ち下がって以後フライバック電圧の発生が検出された場合にのみ、すなわち駆動電流ＤＲＣが正常遮断された場合にのみ、論理ハイレベルとなる検出信号が出力されることとなる。
【００８５】
その他、過電流検出部及び駆動信号遮断部の構成は、図３に示した先の第２の実施形態の装置のこれら過電流検出部及び駆動信号遮断部の構成と同様であり、ここでの重複する説明は割愛する。
【００８６】
図６は、同第３の実施形態の装置の動作例を示したものであり、次に、同図６を併せ参照して、この第３の実施形態の装置としての自己診断動作（フェイルセーフ信号生成態様）を更に詳述する。
【００８７】
なお、この図６において、図６（ａ）は、電子制御装置１００から出力される噴射信号ＪＳの態様を、また図６（ｂ）は、電磁弁３００の駆動電流ＤＲＣ（負荷電流）とフェイルセーフ信号生成部の比較器２２に設定される第１の閾値電圧Ｖｔｈ１、並びに過電流検出部の比較器３２に設定される第３及び第４の閾値電圧Ｖｔｈ３及びＶｔｈ４との関係をそれぞれ示している。また、図６（ｃ）は、駆動電流ＤＲＣの遮断に基づき電磁弁３００から発生されるフライバック電圧とこれを検出するために上記フライバック電圧検出部の比較器４２に設定される第５の閾値電圧との関係を、そして図６（ｄ）は、上記駆動電流ＤＲＣやフライバック電圧と上記各閾値電圧との関係に基づき生成されるフェイルセーフ信号ＦＳをそれぞれ示している。
【００８８】
すなわちいま、図６（ａ）に示されるように、時刻ｔ３１に電子制御装置１００から噴射信号ＪＳが出力されたとすると、該噴射信号ＪＳに基づきトランジスタ１６がオンになるとともに、フライバック電圧検出部にある上記マスク用のトランジスタ４５もオンとなる。
【００８９】
ここで、上記トランジスタ１６のオンによって電磁弁３００に流れる駆動電流ＤＲＣ（正確には同電流に対応した抵抗１７の端子電圧）がフェイルセーフ信号生成部に設定された上記第１の閾値電圧に達しなかった場合、フェイルセーフ信号ＦＳの生成が行われないことは先の第１或いは第２の実施形態の装置の場合と同様である。
【００９０】
また、駆動電流ＤＲＣが上記第１の閾値電圧に達すれば、この達した時刻ｔ３２をもって、図６（ｄ）に示される態様で、フェイルセーフ信号ＦＳが能動レベル（論理ハイレベル）に立ち上がるようになることも、これまでの第１或いは第２の実施形態の装置の場合と同様である。
【００９１】
そして、時刻ｔ３４をもって噴射信号ＪＳが立ち下がり、駆動電流ＤＲＣが遮断されれば、そのとき電磁弁３００から発生されるフライバック電圧が図６（ｃ）に示される態様で上記フライバック電圧検出部により検出され、その検出信号に基づき図６（ｄ）に示される態様で、上記生成されたフェイルセーフ信号ＦＳも非能動レベルに立ち下がるようになる。
【００９２】
したがってこの場合、前記診断部を兼ねる電子制御装置１００にあっても、該フェイルセーフ信号ＦＳに基づき、
・駆動電流ＤＲＣとして十分な電流が電磁弁３００に供給されたこと。
・噴射信号ＪＳの終わりに同期して同駆動電流ＤＲＣが遮断されたこと。
を診断することができるようになる。このことも、基本的には、先の第１或いは第２の実施形態の装置の場合と同様である。
【００９３】
ところがいま、時刻ｔ３１において上記噴射信号ＪＳが立ち上がって以後、前述した負荷の短絡や定電流制御不能に起因して前記過電流検出部に設定された第３の閾値電圧Ｖｔｈ３或いは第４の閾値電圧Ｖｔｈ４を超える電流が上記駆動電流ＤＲＣとして流れたとすると、この第３の実施形態の装置にあっては次のような処理が行われるようになる。
【００９４】
すなわちこのとき、駆動信号遮断部を通じてトランジスタ１６の駆動が禁止され、ひいては同駆動電流ＤＲＣが遮断されるようになることは第２の実施形態の装置と同様であるが、同第３の実施形態の装置にあってはこのとき、過電流検出部からフェイルセーフ信号生成部に対して直接リセット信号が加わることなく、上記駆動電流ＤＲＣの遮断に伴いフライバック電圧の発生を検出したフライバック電圧検出部から同フェイルセーフ信号生成部に対していわば間接的にリセット信号が加わろうとする。しかし上述のように、噴射信号ＪＳが能動となっている期間は、トランジスタ４５を通じてこのリセット信号はマスクされる。このため結局は、上記生成されたフェイルセーフ信号ＦＳも、図６（ｄ）に示される態様で立ち下げられることなく、論理ハイレベルにおかれる状態が維持されるようになる。すなわち、診断部を兼ねる電子制御装置１００にあっては、このフェイルセーフ信号ＦＳが論理ハイレベルに維持されることをもって負荷の短絡や定電流制御不能に起因する過電流が流れた旨を診断することができるようになる。
【００９５】
以上のように、同第３の実施形態にかかる電磁弁駆動装置によれば、第１及び第２の実施形態の装置による前記（イ）〜（ニ）の効果に更に加えて、
（ホ）フェイルセーフ信号ＦＳが論理ローレベルに維持される（フェイルセーフ信号の時間幅＝０）か論理ハイレベルに維持される（フェイルセーフ信号の時間幅＝∞）かで、所望とされる駆動電流ＤＲＣが流れているか、或いは過電流状態が生じていないか等を診断することができるようになる。すなわち、同駆動電流ＤＲＣの異常診断が極めて容易になる。
といった意義ある効果が併せ奏せられるようになる。
【００９６】
なお、同実施形態の装置にあっては、噴射信号ＪＳが能動となっている期間、上記フライバック電圧の検出信号（比較器４２の出力）をマスクすることとしたが、この検出信号をマスクせずに、これをそのままリセット信号としてフェイルセーフ信号生成部に与える構成とすることもできる。
【００９７】
すなわちこの場合、駆動電流ＤＲＣの過電流異常に際して上記フェイルセーフ信号ＦＳを論理ハイレベルに維持させることはできないが、先の第２の実施形態の装置の場合と同様、フェイルセーフ信号ＦＳの時間幅が異常に短くなることに基づいて同過電流異常である旨を診断することはできる。
【００９８】
（第４実施形態）
図７に、この発明にかかる電磁弁駆動装置の第４の実施形態を示す。この第４の実施形態の装置は、基本的に上記第１の各実施形態の装置の一部を変更したものであり、その概要として駆動回路２００は、各々に異なる閾値電圧Ｖｔｈ１，Ｖｔｈ２が設定される２つの負荷電流処理部２２０Ｄ，２２０Ｅを備え、個々の閾値電圧Ｖｔｈ１，Ｖｔｈ２に対するフェイルセーフ信号ＦＳ１，ＦＳ２を電子制御装置１００に出力する。電子制御装置１００は、フェイルセーフ信号ＦＳ１，ＦＳ２が能動・非能動に移行するタイミング（すなわち、立ち上がり若しくは立ち下がりのタイミング）が所定の適正時期に対応するか否かに基づいてシステムの異常判定を実施する。
【００９９】
詳細には、図７において、負荷電流処理部２２０Ｄ，２２０Ｅは、既述の実施形態と同様に、抵抗１７の端子電圧を通じて抽出される負荷電流（駆動電流ＤＲＣ）に基づきフェイルセーフ信号ＦＳ１，ＦＳ２を生成する部分となっている。なおこのとき、同実施形態の装置にあって、閾値電圧Ｖｔｈ１は、駆動電流ＤＲＣとして上記大電流が流れたことが検出できる程度の電圧（例えば５アンペア程度の電流値に対応した電圧）に設定され、閾値電圧Ｖｔｈ２は、同駆動電流ＤＲＣとして上記定電流制御される電流値の約半分程度に対応した電圧（例えば１アンペア程度の電流値に対応した電圧）に設定されている。
【０１００】
つまり、負荷電流処理部２２０Ｄにおいて、上記抽出される負荷電流（抵抗１７の端子電圧）は、抵抗５１を介して比較器５２の非反転入力に取り込まれるようになっており、同比較器５２の反転入力には、電圧Ｖｃｃの抵抗５４と抵抗５５とによる分圧値にて前記閾値電圧Ｖｔｈ１が設定されている。この場合、上記比較器５２の出力は、駆動電流ＤＲＣとして大電流（初期駆動電流）が流れ、これに対応した抵抗１７の端子電圧がその閾値電圧Ｖｔｈ１を超えるとき論理ハイレベルに立ち上がり、閾値電圧Ｖｔｈ１未満となるとき論理ローレベルに立ち下がる。また、同負荷電流処理部２２０Ｄでは、こうして論理レベルが決定される比較器５２の出力がインバータ５７及び抵抗５８を介してトランジスタ５９に与えられる。そして、同トランジスタ５９のオープンコレクタ出力が上記フェイルセーフ信号ＦＳ１として電子制御装置１００に取り込まれる。
【０１０１】
他方、負荷電流処理部２２０Ｅにおいて、上記抽出される負荷電流（抵抗１７の端子電圧）は、抵抗６１を介して比較器６２の非反転入力に取り込まれるようになっており、同比較器６２の反転入力には、電圧Ｖｃｃの抵抗６４と抵抗６５とによる分圧値にて前記閾値電圧Ｖｔｈ２が設定されている。この場合、上記比較器６２の出力は、駆動電流ＤＲＣに対応した抵抗１７の端子電圧がその閾値電圧Ｖｔｈ２を超えるとき論理ハイレベルに立ち上がり、同駆動電流ＤＲＣ（保持電流）が遮断されるなど、同抵抗１７の端子電圧がその閾値電圧Ｖｔｈ２未満となるとき論理ローレベルに立ち下がる。同負荷電流処理部２２０Ｅでは、こうして論理レベルが決定される比較器６２の出力がインバータ６７及び抵抗６８を介してトランジスタ６９に与えられる。そして、同トランジスタ６９のオープンコレクタ出力が上記フェイルセーフ信号ＦＳ２として電子制御装置１００に取り込まれる。
【０１０２】
また併せて、本実施形態において、駆動部２１０の充電用コンデンサ８は、その容量を大容量化するために、符号８ａ及び８ｂで示す２つのコンデンサにより構成されている。
【０１０３】
そして、電子制御装置１００では、フェイルセーフ信号ＦＳ１，ＦＳ２がマイクロコンピュータ１０１のタイマ端子に入力される。マイクロコンピュータ１０１は、噴射信号ＪＳの立ち上がり時刻と、フェイルセーフ信号ＦＳ１，ＦＳ２の各々の立ち上がり及び立ち下がり時刻との時間差（ｔ１，ｔ２，ｔ３，ｔ４）の値が予め設定されている所定の正常範囲に入っているか否か判定する。
【０１０４】
図８は、本実施形態の動作を示すタイムチャートである。同図において、フェイルセーフ信号ＦＳ１は、駆動電流ＤＲＣ（正確には同電流に対応した抵抗１７の端子電圧）が閾値電圧Ｖｔｈ１を越えるタイミングで立ち上がり、閾値電圧Ｖｔｈ１を下回るタイミングで立ち下がる。また、フェイルセーフ信号ＦＳ２は、駆動電流ＤＲＣ（これも同様に抵抗１７の端子電圧）が閾値電圧Ｖｔｈ２を越えるタイミングで立ち上がり、閾値電圧Ｖｔｈ２を下回るタイミングで立ち下がる。この場合、電子制御装置１００内のマイクロコンピュータ１０１は、噴射信号ＪＳの立ち上がり時刻を基準に、
・フェイルセーフ信号ＦＳ２の立ち上がりを時刻ｔ１、
・フェイルセーフ信号ＦＳ１の立ち上がりを時刻ｔ２、
・フェイルセーフ信号ＦＳ１の立ち下がりを時刻ｔ３、
・フェイルセーフ信号ＦＳ２の立ち下がりを時刻ｔ４、
として、それぞれの時刻を認識する。
【０１０５】
具体的には、駆動回路２００及び電磁弁３００の正常時には、実線で示すような駆動電流ＤＲＣが流れる。この場合、図示の駆動電流ＤＲＣに応じて実線で示すフェイルセーフ信号ＦＳ１，ＦＳ２が生成され、電子制御装置１００内のマイクロコンピュータ１０１は、図中のフェイルセーフ信号ＦＳ１，ＦＳ２の立ち上がり及び立ち下がりに基づいて時刻ｔ１〜ｔ４を認識する。
【０１０６】
また、異常発生時の一例として、例えば図７の２つの充電用コンデンサ８ａ，８ｂのうち１つがコンデンサ内部或いはリード部のハンダ付け故障等でオープン故障した場合には、図中に破線で示すように駆動電流ＤＲＣの立ち上がりが正常時よりも急峻なものとなり、フェイルセーフ信号ＦＳ１，ＦＳ２は破線で示すように変動する。かかる場合、時刻ｔ１，ｔ２，ｔ３が正常時のタイミングよりも早くなる。
【０１０７】
これを詳述すれば、駆動電流ＤＲＣの立ち上がりは、充電用コンデンサ容量Ｃと電磁弁３００の持つ電気的インダクタンスＬとにより、
１／√（Ｌ・Ｃ）
で決定される。そのため、片方のコンデンサがオープン故障すると、見かけのコンデンサ容量が小さくなり、駆動電流ＤＲＣの立ち上がりが急峻となるのである。
【０１０８】
また一方で、電磁弁３００の電磁コイルの巻き線がレアショートしたような場合にも、インダクタンス分「Ｌ」が低下するため、駆動電流ＤＲＣの立ち上がりは急峻なものとなり、時刻ｔ１，ｔ２，ｔ３が正常時のタイミングよりも早くなる。
【０１０９】
図９は、電子制御装置１００内のマイクロコンピュータ１０１により実施される異常診断手順を示すフローチャートである。本ルーチンは、例えば時刻ｔ４のタイマ割り込みに同期して実行されるものである。
【０１１０】
つまり、図９において、マイクロコンピュータ１０１は、ステップ１０１〜１０４で前記フェイルセーフ信号ＦＳ１，ＦＳ２の立ち上がり及び立ち下がりに対応する時刻ｔ１，ｔ２，ｔ３，ｔ４が、それぞれ所定の正常範囲内（最小値と最大値との間内）にあるか否かを判別する。詳細には、
・ステップ１０１では、ＫＴ１ＭＩＮ≦ｔ１≦ＫＴ１ＭＡＸであるか否かを、
・ステップ１０２では、ＫＴ２ＭＩＮ≦ｔ２≦ＫＴ２ＭＡＸであるか否かを、
・ステップ１０３では、ＫＴ３ＭＩＮ≦ｔ３≦ＫＴ３ＭＡＸであるか否かを、
・ステップ１０４では、ＫＴ４ＭＩＮ≦ｔ４≦ＫＴ４ＭＡＸであるか否かを、
それぞれ判別する。
【０１１１】
そして、上記ステップ１０１〜１０４が全て肯定判別された場合、マイクロコンピュータ１０１は、駆動回路２００及び電磁弁３００が正常である旨を判断する。また、上記ステップ１０１〜１０４がいずれか１つでも否定判別された場合、マイクロコンピュータ１０１は、駆動回路２００及び電磁弁３００のいずれかの箇所が故障しているとみなしてステップ１０５に進み、所定の異常時処理ルーチンを実行する。具体的には、例えば噴射信号ＪＳの出力を停止したり、図示しない異常警告ランプを点灯したりする等、異常時の処置を実施する。
【０１１２】
なお図示は省略するが、前記ステップ１０１〜１０４の処理では、各々の時刻ｔ１〜ｔ４が正常範囲内にないことを表す異常判定フラグ、或いは各々の時刻ｔ１〜ｔ４が最小値側（ＭＩＮ側）又は最大値側（ＭＡＸ側）のいずれかにずれているかを表す異常判定フラグを操作することとしており、このフラグの状態を確認することでマイクロコンピュータ１０１は如何なる要因で異常が発生しているのかを特定できるようになっている。
【０１１３】
ここで、図１０及び図１１は、上記図７の駆動回路２００（駆動部２１０）及び電磁弁３００で発生しうると考えられる故障モードを、Ｎｏ．１〜Ｎｏ．８に区分して表す図であり、以下、各々の故障モードについてその要因と負荷電流（駆動電流ＤＲＣ）の波形とを照合しながら順次説明する。
【０１１４】
先ず、図１０のＮｏ．１の故障モードは、２つのコンデンサ８ａ，８ｂのうち、いずれか一方がオープン故障した場合を示しており、この場合には、前述したように、コンデンサ容量が小さくなるために駆動電流ＤＲＣの立ち上がり及び立ち下がりが急峻になる。したがって、前記図８にも示したように、時刻ｔ１，ｔ２，ｔ３を表す数値がいずれも小さくなるのであるが、特に時刻ｔ３を表す数値が顕著に小さくなる。
【０１１５】
Ｎｏ．２の故障モードは、定電流制御回路１３がオープン故障した場合を示しており、この場合には、保持電流（定電流制御された一定電流の部分）が流れなくなる。したがって、時刻ｔ１，ｔ２，ｔ３を表す数値が正常なのに対し、時刻ｔ４を表す数値が小さくなる。
【０１１６】
Ｎｏ．３の故障モードは、定電流制御回路１３がショート故障した場合を示しており、この場合には、コンデンサ放電後において電磁弁３００の抵抗で決まる大電流がバッテリ１から流れる。したがって、時刻ｔ１，ｔ２，ｔ４を表す数値が正常なのに対し、時刻ｔ３を表す数値が小さくなる。
【０１１７】
Ｎｏ．４の故障モードは、電磁弁３００がオープン故障した場合を示しており、この場合には、電流が流れる経路がなくなるため、駆動電流ＤＲＣが流れなくなる。したがって、フェイルセーフ信号ＦＳ１，ＦＳ２が論理ローレベルのまま保持され、時刻ｔ１〜ｔ４がいずれも検出されない。
【０１１８】
また、図１１のＮｏ．５の故障モードは、トランジスタ（ＦＥＴ）１６がオープン故障した場合を示しており、この場合には、上記Ｎｏ．４の故障モードと同様に、電流が流れる経路がなくなるため、駆動電流ＤＲＣが流れなくなる。したがって、フェイルセーフ信号ＦＳ１，ＦＳ２が論理ローレベルのまま保持され、時刻ｔ１〜ｔ４がいずれも検出されない。
【０１１９】
Ｎｏ．６の故障モードは、トランジスタ（ＦＥＴ）１６がショート故障した場合を示しており、この場合には、常時保持電流が流れることになる（常時、検出電圧＞閾値電圧Ｖｔｈ２となる）。したがって、フェイルセーフ信号ＦＳ１が論理ローレベルのまま保持されるとともに、フェイルセーフ信号ＦＳ２が論理ハイレベルのまま保持され、時刻ｔ１〜ｔ４がいずれも検出されない。
【０１２０】
Ｎｏ．７の故障モードは、ＤＣ−ＤＣコンバータ４が故障して過大電圧が発生する場合を示しており、この場合には、コンデンサ８の充電電圧が過大値にまで上昇し、ピーク電流が大きくなる。したがって、時刻ｔ１，ｔ２，ｔ４を表す数値が正常なのに対し、時刻ｔ３を表す数値が大きくなる。
【０１２１】
Ｎｏ．８の故障モードは、ＤＣ−ＤＣコンバータ４が故障して過小電圧が発生する場合を示しており、この場合には、コンデンサ８の充電電圧が目標電圧にまで上昇することができず、ピーク電流が小さくなる。したがって、時刻ｔ１，ｔ２，ｔ４を表す数値が正常なのに対し、時刻ｔ３を表す数値が小さくなる。
【０１２２】
なお因みに、上記Ｎｏ．４，５，６の故障モードに関しては共に、時刻ｔ１〜ｔ４が検出されないことになるが、Ｎｏ．４，５の場合にはＦＳ１＝ＦＳ２＝Ｌ（論理ローレベル）となるのに対し、Ｎｏ．６の場合にはＦＳ１＝Ｌ（論理ローレベル），ＦＳ２＝Ｈ（論理ハイレベル）となるため、このことから故障モードの特定が可能となる。また、Ｎｏ．３，７の故障モードに関しては、図１０，１１に示すように同じ故障現象が現れることになるが（共に、時刻ｔ３を表す数値が大きくなる）、実際にはＮｏ．３の故障モードの方がＮｏ．７の故障モードよりも時刻ｔ３の数値が大きくなるため、このことから故障モードの特定が可能となる。
【０１２３】
以上本第４の実施形態によれば、その時々の異常発生形態に対応したフェイルセーフ信号から、異常箇所の特定が可能となる。特に、上記蓄圧式の駆動装置にあっても、その駆動電流の複雑な挙動に的確に対応した異常診断結果が得られるようになる。
【０１２４】
上記第４の実施形態では、予め蓄圧された電圧の放電に基づき電磁弁３００を駆動させるための初期駆動電流と、その初期駆動電流にて駆動された状態を保持するための保持電流とに各々対応する２つの閾値電圧Ｖｔｈ１，Ｖｔｈ２を設定し、これら閾値電圧Ｖｔｈ１，Ｖｔｈ２と負荷電流（駆動電流ＤＲＣ）との比較結果に基づいて得られるフェイルセーフ信号ＦＳ１，ＦＳ２に応じて異常診断を実施するようにしたが、この構成を変更してもよい。例えば、必要に応じて単一の閾値電圧から単一のフェイルセーフ信号（ＦＳ１，ＦＳ２のいずれか一方）を求め、当該信号に基づいて異常診断を実施するようにしてもよい。
【０１２５】
なお、上記第４の実施形態にて記載したように、複数のフェイルセーフ信号にて駆動回路２００や電磁弁３００の異常診断を実施する形態として、既述の第２の実施形態や第３の実施形態にて具体化した回路を組み合わせてもよい。例えば第２の実施形態において、負荷電流（駆動電流ＤＲＣ）の過電流レベルに対応する閾値電圧Ｖｔｈ３，Ｖｔｈ４の比較結果に応じて各々にフェイルセーフ信号ＦＳ３，ＦＳ４を生成する。そして、これら新たなフェイルセーフ信号ＦＳ３，ＦＳ４を電子制御装置１００のマイクロコンピュータ１０１に入力し、その立ち上がり又は立ち下がり時刻に応じて異常の有無を診断するとともに、異常箇所を特定する。
【０１２６】
また、以上の実施形態においては何れも、電磁弁駆動装置として蓄圧式のものを想定した。しかし、この発明にかかる電磁弁駆動装置の構成は、これら蓄圧式のものに限られることなく適用することができる。
【０１２７】
すなわち、駆動電流（負荷電流）波形が如何なる形態のものであれ、同駆動電流の例えばその予想される適正な推移に対応して能動となる時間幅が決定されるフェイルセーフ信号を生成するようにすれば、該フェイルセーフ信号の時間幅に基づいて上記駆動電流が適正な電流であったか否かを診断することはできる。
【０１２８】
また、この生成するフェイルセーフ信号も、必ずしも１つである必要はない。例えば、診断対象となる駆動電流（負荷電流）波形に応じた任意の数のフェイルセーフ信号を生成してこれを診断する構成とすることができる。もっとも、前記電子制御装置１００等、これを診断する側からすれば、より少ない信号に、より信頼性の高いかたちで上記駆動電流波形が適正か否かを示す情報が含まれることが望ましいことは云うまでもない。
【図面の簡単な説明】
【図１】この発明にかかる電磁弁駆動装置の第１の実施形態を示す回路図。
【図２】同第１の実施形態の装置の動作例を示すタイムチャート。
【図３】この発明にかかる電磁弁駆動装置の第２の実施形態を示す回路図。
【図４】同第２の実施形態の装置の動作例を示すタイムチャート。
【図５】この発明にかかる電磁弁駆動装置の第３の実施形態を示す回路図。
【図６】同第３の実施形態の装置の動作例を示すタイムチャート。
【図７】この発明にかかる電磁弁駆動装置の第４の実施形態を示す回路図。
【図８】同第４の実施形態の装置の動作例を示すタイムチャート。
【図９】同第４の実施形態の装置のマイクロコンピュータによる異常診断手順を示すフローチャート。
【図１０】同第４の実施形態の装置において、Ｎｏ．１〜Ｎｏ．４の故障モードを説明するための図。
【図１１】同第４の実施形態の装置において、Ｎｏ．５〜Ｎｏ．８の故障モードを説明するための図。
【符号の説明】
１…バッテリ、２…定電圧回路、３…コイル、４…ＤＣ−ＤＣコンバータ、５，１０，１４，１６，２３，２９，３３，４５…トランジスタ、６，１７，２１，２４，２５，２６，２８，３４，３５，３６，４３，４４，５４，５５，６４，６５…抵抗、７，９，１５，１８…ダイオード、８（８ａ，８ｂ）…コンデンサ、１１…波形整形回路、１２，３７…単安定マルチバイブレータ、１３…定電流制御回路、１９…スイッチ、２２，３２，４２，５２，６２…比較器、２７，３８，５７，６７…インバータ、３０，４０…フリップフロップ、３１…ナンド回路、３９，４１…アンド回路、１００…電子制御装置、１０１…マイクロコンピュータ、２００…駆動回路、２１０…駆動部、２２０（２２０Ａ，２２０Ｂ，２２０Ｃ，２２０Ｄ，２２０Ｅ）…負荷電流処理部（フェイルセーフ信号生成部）、３００…電磁弁。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solenoid valve driving device for driving, for example, a fuel injection solenoid valve of an internal combustion engine, and more particularly to a solenoid valve having a function of self-diagnosing whether or not a normal drive current is supplied to the solenoid valves. The present invention relates to a drive device.
[0002]
[Prior art]
For example, in the fuel injection solenoid valve of the internal combustion engine, when a drive current is not normally supplied to the solenoid valve, inconveniences such as failure of fuel injection or remaining fuel injection occur. .
[0003]
Therefore, conventionally, a voltage generated by the solenoid valve itself when the current flowing through the solenoid valve is cut off, that is, a flyback voltage, is monitored, and based on whether or not the flyback voltage is normally generated, the same electromagnetic wave is monitored. A diagnosis is made as to whether or not the drive current is normally supplied to the valve.
[0004]
[Problems to be solved by the invention]
As described above, according to the method of diagnosing whether or not the drive current is normally supplied to the solenoid valves based on whether or not the flyback voltage is generated, it is possible to determine whether the drive current has been cut off or the cutoff timing. Information can certainly be obtained.
[0005]
However, according to this method, no information can be obtained as to when a drive current flows through the solenoid valves, or whether a sufficient drive current for driving the solenoid valves is supplied.
[0006]
For this reason, especially for an electromagnetic valve, such as the above-described electromagnetic valve for fuel injection of an internal combustion engine, for which it is important not only to drive the valve but also to ensure that the valve is operated reliably, the driving current to be supplied is also used as a driving device. There is a long-felt need for a device capable of performing a more detailed and reliable self-diagnosis of.
[0007]
In recent years, as a solenoid valve drive device, in order to improve the responsiveness of these solenoid valves, a voltage once charged in a capacitor is discharged at once with the rise of a drive pulse to supply a large drive current to the solenoid valve. There is also an accumulator type. In such a pressure accumulating type driving device, it is particularly important to accurately diagnose the behavior of the supplied driving current in order to accurately grasp the operation of the solenoid valves.
[0008]
The present invention has been made in view of such circumstances, and provides an electromagnetic valve driving device having a function of accurately diagnosing whether an appropriate drive current is supplied to an electromagnetic valve to be driven. The purpose is to provide.
[0009]
[Means for Solving the Problems]
In order to achieve such an object, according to the present invention, as described in the first aspect,
(A) Driving means for supplying a drive current to the solenoid valve based on a drive command to drive the solenoid valve.
(B) Load current extracting means for extracting a current flowing through the solenoid valve.
(C) Fail-safe signal generating means for generating a fail-safe signal whose active time width is determined according to the transition of the extracted load current.
(D) diagnostic means for diagnosing the suitability of the drive current based on the time width of the generated fail-safe signal.
To form a solenoid valve driving device.
[0010]
Here, the transition of the load current extracted through the load current extracting means, that is, the load current waveform substantially corresponds to the transition of the drive current, that is, the drive current waveform.
[0011]
Therefore, regardless of the form of the load current waveform, the fail-safe signal, in which the time width in which the load current becomes active corresponding to the expected appropriate transition of the load current, is determined through the fail-safe signal generating means. If generated, the time width of the signal itself contains information indicating whether or not the drive current waveform is appropriate.
[0012]
Therefore, the diagnostic means can determine whether the drive current is an appropriate current by determining whether the time width of the fail-safe signal is longer or shorter than a predetermined width. become able to.
[0013]
Also Here, the fail-safe signal generating means is a 1 As according to the described invention,
A comparator having one or more threshold values corresponding to the expected proper transition of the extracted load current and generating the fail-safe signal based on a comparison of the load current with those threshold values; .
With this configuration, it is possible to accurately monitor the load current, in particular, the level transition, and to perform an accurate diagnosis as to whether a sufficient driving current for driving the solenoid valve is supplied. Will be able to do it.
[0014]
Meanwhile, claims 2 As according to the described invention,
And (e) further comprising an overcurrent detecting means having one or more threshold values corresponding to the abnormal level of the load current to be extracted, and detecting an overcurrent based on a comparison of the load current with the threshold values.
When the overcurrent is detected, the failsafe signal generating means unconditionally deactivates the generated failsafe signal.
According to this configuration, when an abnormally large current flows as the load current, a signal having an abnormally short time width is also generated as the fail-safe signal, and it is accurately diagnosed that the current is excessively flowing. Will be able to
[0015]
In addition, this claim 2 In the configuration of the invention described in the claims, 3 As according to the described invention,
(F) A drive command cutoff means for cutting off a drive command given to the drive means based on detection of an overcurrent by the overcurrent detection means.
According to such a configuration, the drive current flowing to the solenoid valve at the time when the excessive current flow is detected is also cut off, and the destruction of the drive element constituting the drive means and the burning of the coil and the like constituting the solenoid valve are also prevented. It is suitably prevented.
[0016]
On the other hand, the claim 1 note Claims in the configuration of the invention described 4 As according to the described invention,
And (e) further comprising an overcurrent detecting means having one or more threshold values corresponding to the abnormal level of the load current to be extracted, and detecting an overcurrent based on a comparison of the load current with the threshold values.
(F) A drive command cutoff means for cutting off a drive command given to the drive means based on detection of an overcurrent by the overcurrent detection means.
(G) flyback voltage detecting means for detecting a flyback voltage generated from the solenoid valve based on the interruption of the drive current.
The fail-safe signal generating means inactivates the generated fail-safe signal based on a flyback voltage detection output by the flyback voltage detecting means.
Claim 2 as well as 3 Actions and effects equivalent to those of the described invention are achieved. That is, in this case, the time width of the fail-safe signal is indirectly limited by the flyback voltage generated from the solenoid valve when the overcurrent is detected and the drive current is cut off based on the overcurrent. In this case, too, it is diagnosed that the current is excessively flowing based on the fail-safe signal having a short time width.
[0017]
And this claim 4 In the configuration of the invention described in the claims, 5 As according to the described invention,
(H) mask means for masking a flyback voltage detection output by the flyback voltage detection means for a period during which a drive command is given to the drive means.
According to such a configuration,
(A) If the load current does not change so as to activate the fail-safe signal, that is, if the load current does not reach a predetermined current level, the fail-safe signal itself is not output (time width of the fail-safe signal = 0). .
Of course,
(B) When the drive current is interrupted due to an overcurrent or the like even though the drive command is maintained, the active state of the fail signal is maintained as it is (the time width of the fail safe signal = ∞). .
For example, it is extremely easy to determine an abnormality by the diagnosis means in the case of an abnormality.
[0018]
On the other hand, claims 6 According to the invention described in the above, the driving unit supplies a large driving current to the solenoid valve based on the discharge of the voltage stored in advance, and then supplies a smaller driving current to the solenoid valve. When the solenoid valve is driven over two periods of the period 2, that is, when the above-described pressure accumulating type is used, the fail-safe signal generating unit
A first threshold corresponding to the expected proper transition of the extracted load current during the first period, and a first threshold corresponding to the expected proper transition of the extracted load current during the second period; And a comparator for generating the fail-safe signal based on a comparison of the same load current with those thresholds.
With this configuration, the fail-safe signal can be generated as a signal having a time width that accurately corresponds to the complicated behavior of the driving current even in the accumulator type driving device.
[0019]
In this case, the comparators constituting the fail-safe signal generating means may be two comparators in which the first and second thresholds are separately set. 7 As according to the described invention,
The comparator comprises a single hysteresis comparator whose threshold value switches between the first threshold value and the second threshold value based on its own comparison output.
According to such a configuration, the above-described function as the fail-safe signal generating means can be realized with a minimum circuit scale.
[0020]
Claims 1 In the configuration of the invention described in the claims 8 As according to the described invention,
One or more fail-safe signals are individually generated in accordance with one or more thresholds of the comparator, and an abnormality of the solenoid valve or a driving means for driving the solenoid valve is diagnosed based on the fail-safe signals.
By adopting such a configuration, it is possible to specify an abnormal part from a fail-safe signal corresponding to the abnormality occurrence mode at that time.
[0021]
In addition, this claim 8 In the configuration of the invention described in the claims, 9 As according to the described invention,
Setting two thresholds respectively corresponding to an initial drive current for driving the solenoid valve based on the discharge of a voltage stored in advance and a holding current for holding a state driven by the initial drive current; Then, abnormality diagnosis is performed according to a fail-safe signal obtained based on a result of comparison between the threshold value and the load current.
According to such a configuration, even in a pressure-accumulation type driving device, an abnormality diagnosis result can be obtained that appropriately corresponds to the complicated behavior of the driving current.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
FIG. 1 shows a first embodiment of a solenoid valve driving device according to the present invention.
[0023]
The device of this embodiment is a device for driving the fuel injection solenoid valve of the internal combustion engine by the above-described pressure accumulating method, and can accurately diagnose whether or not the drive current is appropriately supplied. It is configured as a device.
[0024]
First, the configuration of the device of the embodiment will be described with reference to FIG.
As shown in FIG. 1, this device mainly includes an electronic control device 100 that outputs an injection signal JS, which is a drive command for a solenoid valve 300 to be driven, in conjunction with operation control of the internal combustion engine, and And a drive circuit 200 for supplying a drive current DRC to the solenoid valve 300 based on the injection signal JS.
[0025]
The drive circuit 200 also includes a drive unit 210 that directly drives the solenoid valve 300 based on the injection signal JS, and a load current that generates a fail-safe signal FS based on a load current that flows when the solenoid valve 300 is driven. The processing unit 220A is mainly composed of two parts. The fail-safe signal FS generated through the load current processing unit 220A is fed back to the electronic control unit 100, where it is diagnosed whether the drive current DRC is appropriate. That is, in the device of the embodiment, the electronic control device 100 also has a function as a diagnostic unit.
[0026]
Hereinafter, the details of the configuration of the drive unit 210 and the load current processing unit 220A that constitute the drive circuit 200 will be sequentially described.
First, in the driving unit 210, the output voltage from the battery 1 is input to the constant voltage circuit 2, converted into a constant voltage Vcc, and applied to the coil 3. Then, the voltage applied to the coil 3 is boosted through a boosting circuit including the DC-DC converter 4, the transistor 5, and the resistor 6, and this is charged in the capacitor 8 via the diode 7 for preventing backflow. At this time, the DC-DC converter 4 turns on the transistor 5 and monitors the current flowing through the coil 3 with the terminal voltage of the resistor 6 while the one-shot signal is not being output from the monostable multivibrator 12 described later. The operation of turning off the transistor 5 is repeated every time the current reaches a value corresponding to a predetermined current value. When the charging voltage to the capacitor 8 reaches a desired voltage at which the solenoid valve 300 can be driven at a high speed, such a boosting operation is stopped.
[0027]
On the other hand, the transistor 10 is turned on only during a period in which the one-shot signal is output from the monostable multivibrator 12 and applies the voltage charged in the capacitor 8 or the battery voltage applied via the diode 9 to the solenoid valve 300. It is a transistor to be applied.
[0028]
Here, the monostable multivibrator 12 outputs a one-shot signal that becomes active only for a certain period of time from the rise thereof based on the waveform shaping signal of the waveform shaping circuit 11 of the injection signal JS given from the electronic control unit 100. Circuit. As described above, the DC-DC converter 4 stops the boosting operation at least while the one-shot signal is being output, and the transistor 10 is turned on only during the period when the one-shot signal is being output.
[0029]
On the other hand, the injection signal JS whose waveform has been shaped by the waveform shaping circuit 11 is also input to the constant current control circuit 13 to drive it.
The constant current control circuit 13 sets the drive signal DS to the active level (logic high level) to turn on the transistor 16 only during the period when the waveform-shaped injection signal JS is applied, and at the same time, the drive flowing to the solenoid valve 300. This is a circuit that monitors the current (load current) DRC based on the terminal voltage of the resistor 17 and controls ON / OFF of the transistor 14 so that the current is maintained at a predetermined current value. At this time, the current flowing through the solenoid valve 300 is returned via the diode 15.
[0030]
In addition, when the transistor 16 is turned on based on the injection signal JS, the transistor 10 is also turned on based on the one-shot signal. A large current based on the sudden discharge of the electric charge flows as the drive current DRC. As described above, the steep responsiveness of the solenoid valve 300 is ensured by the flow of such a large current. The diode 18 is a diode for preventing such a large current from flowing back to the transistor 14 side.
[0031]
As will be described later, in the actual operation of the driving unit 210, after the above-described large current first flows as the driving current DRC, a current corresponding to the battery voltage applied via the diode 9 subsequently flows. . After that, based on the one-shot signal becoming inactive, a constant current controlled by the constant current control circuit 13 flows, and the driving current DRC is cut off with the falling of the injection signal JS which is a driving command. .
[0032]
On the other hand, the load current processing unit 220A is a unit that generates the fail-safe signal FS based on the load current (drive current DRC) extracted through the terminal voltage of the resistor 17, and has the following configuration.
[0033]
In the load current processing unit 220A, the extracted load current (terminal voltage of the resistor 17) is taken into the non-inverting input of the comparator 22 via the resistor 21.
[0034]
The comparator 22 is configured as a hysteresis comparator having two thresholds of a first threshold voltage Vth1 and a second threshold voltage Vth2 smaller than the first threshold voltage Vth1, and the comparator 22 itself The first threshold voltage Vth1 or the second threshold voltage Vth2 is set to the inverted input thereof in accordance with the operation state of the transistor 23 which is turned on / off based on the output of.
[0035]
That is, when the output of the comparator 22 is at a logic low level, the transistor 23 is turned off. Therefore, the inverted input corresponds to the divided value of the voltage Vcc by the resistors 24 and 25. The relatively large threshold, that is, the first threshold voltage Vth1 is set.
[0036]
On the other hand, when the load current (terminal voltage of the resistor 17) exceeds the first threshold voltage Vth1 and its output becomes a logic high level, the transistor 23 is turned on. When the transistor 23 is turned on, a parallel circuit of the resistor 25 and the resistor 26 is formed, and a threshold smaller than the first threshold voltage Vth1, that is, the second Threshold voltage Vth2 is set.
[0037]
In the apparatus of the embodiment, the first threshold voltage Vth1 is a voltage (for example, a voltage corresponding to a current value of about 5 amps) that can detect that the large current has flowed as the drive current DRC. The second threshold voltage Vth2 is set to a voltage corresponding to about half of the current value controlled by the constant current as the drive current DRC (for example, a voltage corresponding to a current value of about 1 amp). ing.
[0038]
Therefore, in this case, the output of the comparator 22 causes a large current to flow as the drive current DRC. When the terminal voltage of the resistor 17 corresponding to the drive current DRC exceeds the first threshold voltage Vth1, the output rises to a logical high level, When the terminal voltage of the resistor 17 becomes lower than the second threshold voltage Vth2, for example, when the DRC is cut off, it falls to a logic low level.
[0039]
In the load current processing unit 220A, the output of the comparator 22 whose logic level is determined in this way is supplied to the transistor 29 via the inverter 27 and the resistor 28. Then, the open collector output of the transistor 29 is taken into the electronic control unit 100 as the fail-safe signal FS.
[0040]
FIG. 2 shows an operation example of the device of the first embodiment. Next, with reference to FIG. 2, the solenoid valve driving mode and the self-diagnosis operation (fail-safe signal generation mode) will be described. Will be described in more detail.
[0041]
2A shows the state of the injection signal JS output from the electronic control unit 100, and FIG. 2B shows the state of the injection signal JS compared with the drive current DRC (load current) of the solenoid valve 300. FIG. 2 (c) shows the relationship between the first and second threshold voltages Vth1 and Vth2 set in the circuit 22, and FIG. 2 (c) shows how the fail-safe signal FS is generated based on these relationships. 2D shows the one-shot signal output from the monostable multivibrator 12, and FIGS. 2E and 2F show the one-shot signal to the capacitor 8 based on the boosting operation of the DC-DC converter 4. And the transition of the current flowing through the coil 3 are shown.
[0042]
Now, as shown in FIGS. 2A and 2E, if the injection signal JS is output from the electronic control unit 100 at time t11 in a state where the capacitor 8 is sufficiently charged, While the transistor 16 is turned on based on the injection signal JS, the one-shot signal is output from the monostable multivibrator 12 in the mode shown in FIG. 2D, and the transistor 10 is also turned on. When the transistors 16 and 10 are turned on in this way, the electric charge charged in the capacitor 8 is discharged at once through the transistor 10, the solenoid valve 300, the transistor 16 and the resistor 17, and the drive current of the solenoid valve 300 is As DRC, a large current as shown in FIG. 2B flows.
[0043]
Then, as shown in FIG. 2B, the load current processing unit 220A sets the comparator 22 at time t12 when the voltage (terminal voltage of the resistor 17) corresponding to the current DRC exceeds the first threshold voltage Vth1. Becomes a logic high level, and the open collector output of the transistor 29, which is pulled up in the electronic control unit 100, that is, the fail safe signal FS, as shown in FIG. Stand up to a high level.
[0044]
The drive current DRC that has passed the peak value thereafter attenuates in the manner shown in FIG. 2B, and once increases due to the battery voltage applied via the diode 9. However, as shown in FIG. 2D, when the one-shot signal from the monostable multivibrator 12 falls at time t13 and the transistor 10 is turned off, the drive current DRC is thereafter supplied to the constant current control circuit. Through 13, constant current control is performed in the manner shown in FIG. Then, as shown in FIGS. 2A and 2B, when the injection signal JS falls at time t14 and the transistor 16 is turned off, the drive current DRC is cut off.
[0045]
When the drive current DRC is cut off in this way, the load current processing unit 220A decreases the voltage (terminal voltage of the resistor 17) corresponding to the current DRC to less than the second threshold voltage Vth2 at the same time, and Becomes a logic low level. When the output of the comparator 22 goes to a logic low level, the fail-safe signal FS also falls to a logic low level in the mode shown in FIG. 2C, and the transistor 23 is turned off. The threshold voltage of the comparator 22 is automatically switched to the first threshold voltage Vth1 in the manner shown in FIG.
[0046]
In the electronic control device 100 also serving as a diagnostic unit, such a fail-safe signal FS is obtained in response to the injection signal JS output by itself,
-A sufficient current has been supplied to the solenoid valve 300 as the drive current DRC.
-The drive current DRC is cut off in synchronization with the end of the injection signal JS.
Can be accurately diagnosed.
[0047]
When the failure of the drive current DRC is diagnosed such that the fail-safe signal FS is not obtained or the time width thereof is abnormally short or long, in addition to an appropriate alarm process to that effect,
Open the switch 19 shown in FIG. That is, the power supply to the drive circuit 200 is stopped. Or,
Stop output of injection signal JS.
Are performed through the electronic control unit 100.
[0048]
On the other hand, in the drive unit 210, as described above, while the one-shot signal is being output from the monostable multivibrator 12, the step-up operation by the DC-DC converter 4 is stopped, and the cancellation of the one-shot signal is performed. At the same time, the step-up operation by the DC-DC converter 4 is started in the mode shown in FIG. Then, as shown as time t15 in FIG. 2E, when the charging voltage of the capacitor 8 reaches a predetermined voltage, the boosting operation is temporarily stopped.
[0049]
As described above, according to the solenoid valve driving device according to the first embodiment,
(A) The complicated behavior of the solenoid valve drive current DRC can be accurately grasped through the fail-safe signal FS generated based on the comparison with the first and second threshold voltages.
(B) Further, since the comparator 22 is configured as a hysteresis comparator in which the first and second threshold voltages are automatically switched, the circuit scale can be minimized.
And other excellent effects.
[0050]
In the apparatus of the embodiment, the comparator 22 is configured as a hysteresis comparator, as described above. However, each of the comparators in which the first and second threshold voltages are separately set is used. Of course, it may be a configuration using.
[0051]
(2nd Embodiment)
FIG. 3 shows a second embodiment of the solenoid valve driving device according to the present invention.
The device of the second embodiment has the same basic configuration as the device of the first embodiment, and only the configuration of the load current processing unit is different from that of the device of the first embodiment. Different. For this reason, FIG. 3 illustrates only the configuration of the different load current processing unit, and omits the illustration of common elements such as the electronic control unit 100 and the drive unit 210.
[0052]
As shown in FIG. 3, the load current processing unit 220B of the device according to the second embodiment includes an overcurrent detection unit and a drive signal cutoff unit in addition to the above-described failsafe signal generation unit. Configuration.
[0053]
Hereinafter, the configuration of each of these units will be described in more detail with reference to FIG.
First, the fail-safe signal generator includes a flip-flop (FF) 30 and a NAND circuit 31 in addition to the hysteresis comparator 22 described above.
[0054]
Here, the flip-flop 30 is set when the output of the hysteresis comparator 22 goes to a logic high level, and is reset when the detection output of the overcurrent detection unit described below goes to a logic high level.
[0055]
When the output of the hysteresis comparator 22 is at a logic high level and the flip-flop 30 is set, the NAND circuit 31 outputs a logic low level based on a NAND condition between its Q output and the output of the comparator 22. A signal is output to transistor 29.
[0056]
That is, even in the fail-safe signal generation unit, basically, like the load current processing unit 220A of the device of the first embodiment,
-It rises to the active level (logic high level) based on the supply of a sufficient current to the solenoid valve 300 as the drive current DRC.
Falling to an inactive level (logic low level) based on the interruption of the drive current DRC.
The fail-safe signal FS is generated in such a manner as described above, but the generated fail-safe signal FS falls to the inactive level (reset) even when the overcurrent detection is performed in the overcurrent detection unit. .
[0057]
On the other hand, the overcurrent detection unit is a unit that detects whether or not this is an overcurrent due to a short circuit or the like based on a load current (drive current DRC) extracted through the terminal voltage of the resistor 17. The configuration is as follows.
[0058]
Also in this overcurrent detecting section, the extracted load current (terminal voltage of the resistor 17) is taken into the non-inverting input of the comparator 32 via the resistor 21.
The comparator 32 is configured as a hysteresis comparator having two thresholds of a third threshold voltage Vth3 and a fourth threshold voltage Vth4 smaller than the third threshold voltage Vth3. In the comparator 32, the third threshold voltage Vth3 or the fourth threshold voltage Vth4 is set as the inverted input thereof in accordance with the on / off state of the transistor 33.
[0059]
Here, the third threshold voltage Vth3 is set based on the divided voltage between the resistor 34 and the resistor 35, and the fourth threshold voltage Vth4 is set as the divided voltage between the resistor 35 and the parallel circuit including the resistors 35 and 36. Is set in the same manner as in the case of the comparator 22, but the transistor 33 is turned on only during a period in which the AND condition of the signal input to the AND circuit 39 is satisfied. That is, the transistor 33 is turned on only during a period in which the one-shot signal is not output from the monostable multivibrator 37 (a period during which the output of the inverter 38 is at a logic high level) during the period in which the injection signal JS is given. As a result, the fourth threshold voltage Vth4 is set. Incidentally, in the device of the embodiment, the period in which the fourth threshold voltage Vth4 is set corresponds to a part of the period in which the solenoid valve 300 is driven based on the constant-current controlled drive current DRC.
[0060]
In the device of the embodiment, the third threshold voltage Vth3 is a voltage (for example, a voltage corresponding to a current value of about 20 amperes) that can detect that the overcurrent has flowed as the drive current DRC. And the fourth threshold voltage Vth4 is set as the drive current DRC to a voltage corresponding to the abnormality of the current value controlled by the constant current control (for example, a voltage corresponding to a current value of about 4 amps). .
[0061]
Therefore, in this overcurrent detection section, the output of the comparator 32 is
When the overcurrent flows as the drive current DRC and the terminal voltage of the resistor 17 corresponding to the overcurrent exceeds the third threshold voltage Vth3, or
When the solenoid valve 300 is being driven based on the constant-current controlled drive current DRC and the terminal voltage of the resistor 17 corresponding to the period exceeds the fourth threshold voltage Vth4,
Rises to a logic high level under any of the conditions. Then, when the output of the comparator 32 rises to a logic high level, the overcurrent detection unit enters an overcurrent detection state.
[0062]
On the other hand, the drive signal cutoff section is a section that cuts off the drive signal DS of the transistor 16 based on the detection of the overcurrent in the overcurrent detection section, and as shown in FIG. And an AND circuit 41.
[0063]
That is, the flip-flop 40 is a flip-flop that is set based on the drive signal DS and reset based on the overcurrent detection output of the overcurrent detection unit (logic high level output of the comparator 32). 41 is
The drive signal DS is at an active level (logic high level).
-The flip-flop 40 is set.
This is a circuit for driving the transistor 16 based on the AND condition.
[0064]
By providing such a drive signal cutoff unit, even when an overcurrent due to a short circuit or the like flows through the transistor (power transistor) 16, the drive of the transistor 16 is stopped along with the detection of the overcurrent and the drive is stopped. Protection will be achieved.
[0065]
FIG. 4 shows an operation example of the device of the second embodiment. Next, with reference to FIG. 4, mainly the self-diagnosis operation (fail-safe signal generation mode) will be described in further detail. Will be described.
[0066]
4A shows the mode of the injection signal JS output from the electronic control unit 100, and FIG. 4B shows the drive current DRC (load current) of the solenoid valve 300 and the failure. The first and second threshold voltages Vth1 and Vth2 set in the comparator 22 of the safe signal generation unit and the third and fourth threshold voltages Vth3 and Vth4 set in the comparator 32 of the overcurrent detection unit The relationships are shown respectively. FIG. 4C shows a one-shot signal output from the monostable multivibrator 37 based on the injection signal JS, and FIG. 4D shows a relationship between the drive current DRC and each of the threshold voltages. 2 shows a fail-safe signal FS generated on the basis of the above.
[0067]
That is, as shown in FIG. 4A, when the injection signal JS is output from the electronic control unit 100 at time t21, the transistor 16 is turned on based on the injection signal JS, and the monostable multivibrator 37 is turned on. Outputs a one-shot signal in the manner shown in FIG. For this reason, in the overcurrent detecting section, at least while the one-shot signal is being output from the monostable multivibrator 37, the third threshold voltage Vth3 is compared with the comparator in the manner shown in FIG. 32 will be set.
[0068]
Therefore, as shown in FIGS. 4B and 4D, fail-safe operation is performed at time t22 when the drive current DRC (terminal voltage of the resistor 17) exceeds the first threshold voltage Vth1 set in the comparator 22. The rise of the signal FS is the same as in the case of the device of the first embodiment. However, if an overcurrent that exceeds 20 amps as the same drive current DRC flows due to a load short circuit or the like, Based on the resetting of the flip-flop 30, the generated fail-safe signal FS also immediately falls to the inactive level. When such an overcurrent is detected, the flip-flop 40 is also reset, and the driving of the transistor 16 is also prohibited through the driving signal cutoff unit.
[0069]
On the other hand, as shown in FIG. 4C, when the one-shot signal output from the monostable multivibrator 37 falls at the time t23, the overcurrent detection section performs an AND condition of the AND circuit 39. , The fourth threshold voltage Vth4 is set in the comparator 32 in the manner shown in FIG.
[0070]
Therefore, even if the drive current DRC does not flow so as to exceed the third threshold voltage Vth3, it is not possible to normally shift to the constant current control. In the case where a current equal to or greater than ampere flows, the flip-flop 30 is reset at time t23 when the current is switched to the fourth threshold voltage Vth4, and the fail-safe signal FS also falls to the inactive level.
[0071]
When neither of these overcurrents is detected, as in the case of the device of the first embodiment, as shown in FIG. 4D, the injection signal JS falls at the falling time t24. This failsafe signal FS also falls to the inactive level.
[0072]
Therefore, in the case of the device of the second embodiment, the electronic control unit 100 also serving as the diagnostic unit performs the following operations based on the fail-safe signal FS.
-A sufficient current has been supplied to the solenoid valve 300 as the drive current DRC.
-The drive current DRC is cut off in synchronization with the end of the injection signal JS.
Can be diagnosed, and based on the fact that the time width of the fail-safe signal FS is extremely short or as short as (t23-t22) time,
-An overcurrent has occurred due to a load short circuit or the like.
-Constant current control is not performed normally.
It is also possible to obtain diagnostic information on the like.
[0073]
As described above, according to the solenoid valve driving device of the second embodiment, in addition to the effects (a) and (b) of the device of the first embodiment,
(C) An overcurrent caused by a load short circuit or an excessive current flow during the constant current control can be accurately grasped through the single fail-safe signal FS.
(D) By cutting off the drive signal DS of the transistor 16 when these overcurrent states are detected, the transistor 16 can be protected from destruction or the like.
Such effects can also be achieved.
[0074]
Note that, even in the apparatus of the embodiment, the comparator 22 forming the fail-safe signal generation unit and the comparator 32 forming the overcurrent detection unit are each configured as a hysteresis comparator. However, in this case as well, each of the comparators 22 or 32 can be replaced by a different comparator whose first and second threshold voltages or third and fourth threshold voltages are individually set. .
[0075]
(Third embodiment)
FIG. 5 shows a third embodiment of the solenoid valve driving device according to the present invention.
The device of the third embodiment has the same basic configuration as the device of the first or second embodiment, and only the configuration of the load current processing unit is different from that of the first or second embodiment. This is different from the device of the embodiment. Therefore, FIG. 5 also illustrates only the configuration of the different load current processing unit, and omits the illustration of common elements such as the electronic control unit 100 and the drive unit 210.
[0076]
As shown in FIG. 5, even in the load current processing unit 220C of the device according to the third embodiment, in addition to the fail-safe signal generation unit, an overcurrent detection unit and a drive signal cutoff unit are respectively provided. It has a configuration that includes. However, the device according to the third embodiment further includes a flyback voltage detector, and resets the failsafe signal FS based on the flyback voltage detection output by the flyback voltage detector, that is, the inactive level. The fall timing is determined.
[0077]
Hereinafter, the configuration of each of these units will be described in more detail with reference to FIG.
First, the fail-safe signal generator includes a flip-flop (FF) 30 in addition to the comparator 22.
[0078]
Here, as the comparator 22, a normal comparator in which only the first threshold voltage Vth1 is fixedly set to its inverted input is used unlike the conventional hysteresis type.
[0079]
The flip-flop 30 is a flip-flop that is set when the output of the comparator 22 goes to a logic high level, and is reset when the detection output of the flyback voltage detection unit described below goes to a logic high level. is there. In addition, here, an inverted output is taken out, and at the time of the set, a logical low level signal which is the inverted output is output to the transistor 29.
[0080]
For this reason, in the fail-safe signal generator,
-It rises to the active level (logic high level) based on the supply of a sufficient current to the solenoid valve 300 as the drive current DRC.
-When the detection output of the flyback voltage detection unit becomes a logic high level, it falls to an inactive level (logic low level).
In such a manner, the fail-safe signal FS is generated.
[0081]
On the other hand, the flyback voltage detector is a part that detects a flyback voltage generated from the solenoid valve 300 in response to the interruption of the drive current DRC.
That is, in the flyback voltage detector, the comparator 42 receives the output of the solenoid valve 300 at its non-inverting input, and sets the fifth threshold voltage Vth5 for detecting the generation of the flyback voltage at its inverting input. It is the comparator which was done. The fifth threshold voltage Vth5 is set as a divided value of the resistance 43 and the resistance 44.
[0082]
Therefore, the output of the comparator 42 is normally at a logic low level, and becomes a logic high level when the flyback voltage is generated from the solenoid valve 300 in accordance with the cutoff of the drive current DRC.
[0083]
However, in the flyback voltage detector, the output of the comparator 42 is masked by the injection signal JS. That is, while the injection signal JS is at the active level (logic high level), it is forcibly held at the logic low level through the transistor 45 which is turned on by the application of the injection signal JS.
[0084]
Therefore, the flyback voltage detection unit outputs a logic high signal only when the injection signal JS falls to a logic low level and thereafter the occurrence of a flyback voltage is detected, that is, only when the drive current DRC is normally cut off. The detection signal which becomes the level is output.
[0085]
In addition, the configurations of the overcurrent detection unit and the drive signal cutoff unit are the same as the configurations of the overcurrent detection unit and the drive signal cutoff unit of the device of the second embodiment shown in FIG. Duplicate descriptions are omitted.
[0086]
FIG. 6 shows an operation example of the device of the third embodiment. Next, with reference to FIG. 6, a self-diagnosis operation (fail-safe operation) as the device of the third embodiment will be described. The signal generation mode will be described in more detail.
[0087]
6A shows the mode of the injection signal JS output from the electronic control unit 100, and FIG. 6B shows the drive current DRC (load current) of the solenoid valve 300 and the failure. The relationship between the first threshold voltage Vth1 set in the comparator 22 of the safe signal generation unit and the third and fourth threshold voltages Vth3 and Vth4 set in the comparator 32 of the overcurrent detection unit is shown. I have. FIG. 6C shows a flyback voltage generated from the solenoid valve 300 based on the cutoff of the drive current DRC and a fifth set in the comparator 42 of the flyback voltage detector to detect the flyback voltage. FIG. 6D shows the relationship with the threshold voltage, and FIG. 6D shows the fail-safe signal FS generated based on the relationship between the drive current DRC or flyback voltage and each of the threshold voltages.
[0088]
That is, as shown in FIG. 6A, assuming that the injection signal JS is output from the electronic control unit 100 at time t31, the transistor 16 is turned on based on the injection signal JS, and the flyback voltage detection unit Is turned on.
[0089]
Here, when the transistor 16 is turned on, the drive current DRC (more precisely, the terminal voltage of the resistor 17 corresponding to the current) flowing through the solenoid valve 300 reaches the first threshold voltage set in the fail-safe signal generator. If there is no such signal, the generation of the fail-safe signal FS is not performed as in the case of the apparatus according to the first or second embodiment.
[0090]
When the drive current DRC reaches the first threshold voltage, the fail-safe signal FS rises to the active level (logic high level) at the time t32 when the drive current DRC reaches the first threshold voltage in the manner shown in FIG. This is the same as in the case of the apparatus of the first or second embodiment.
[0091]
When the injection signal JS falls at time t34 and the drive current DRC is cut off, the flyback voltage generated from the solenoid valve 300 at that time is changed in the manner shown in FIG. , And the generated fail-safe signal FS also falls to the inactive level in the manner shown in FIG. 6D based on the detection signal.
[0092]
Therefore, in this case, even in the electronic control device 100 also serving as the diagnostic unit, based on the fail-safe signal FS,
-A sufficient current has been supplied to the solenoid valve 300 as the drive current DRC.
-The drive current DRC is cut off in synchronization with the end of the injection signal JS.
Can be diagnosed. This is basically the same as in the case of the apparatus of the first or second embodiment.
[0093]
However, after the injection signal JS rises at time t31, the third threshold voltage Vth3 or the fourth threshold voltage set in the overcurrent detection unit due to the above-described short circuit of the load or the inability to control the constant current. Assuming that a current exceeding Vth4 flows as the drive current DRC, the following processing is performed in the device according to the third embodiment.
[0094]
That is, at this time, the drive of the transistor 16 is prohibited through the drive signal cutoff unit, and the drive current DRC is cut off in the same manner as in the device of the second embodiment. In this case, the flyback voltage detection unit detects the generation of the flyback voltage in response to the cutoff of the drive current DRC without directly applying a reset signal from the overcurrent detection unit to the failsafe signal generation unit. The reset signal is to be applied indirectly to the fail-safe signal generation section from the section. However, as described above, the reset signal is masked through the transistor 45 while the injection signal JS is active. As a result, the generated fail-safe signal FS does not fall in the manner shown in FIG. 6D, but remains at the logic high level. That is, in the electronic control unit 100 also serving as the diagnosis unit, the fact that the fail-safe signal FS is maintained at the logic high level diagnoses that the overcurrent caused by the short circuit of the load or the inability to control the constant current flows. Will be able to do it.
[0095]
As described above, according to the solenoid valve driving device of the third embodiment, in addition to the effects (a) to (d) of the devices of the first and second embodiments,
(E) It is desired whether the fail-safe signal FS is maintained at a logic low level (time width of the fail-safe signal = 0) or maintained at a logic high level (time width of the fail-safe signal = ∞). It is possible to diagnose whether the drive current DRC is flowing or whether an overcurrent state has occurred. That is, abnormality diagnosis of the drive current DRC becomes extremely easy.
Such a significant effect can be obtained.
[0096]
In the apparatus of the embodiment, the detection signal of the flyback voltage (output of the comparator 42) is masked while the injection signal JS is active, but this detection signal is masked. Instead, the configuration may be such that the signal is directly supplied to the fail-safe signal generator as a reset signal.
[0097]
That is, in this case, the fail-safe signal FS cannot be maintained at a logic high level when the drive current DRC is overcurrently abnormal, but the time width of the fail-safe signal FS is the same as in the case of the device of the second embodiment. Can be diagnosed based on the fact that the overcurrent is abnormally short.
[0098]
(Fourth embodiment)
FIG. 7 shows a fourth embodiment of the solenoid valve driving device according to the present invention. The device according to the fourth embodiment is basically a part of the device according to each of the first embodiments described above. As an outline, the drive circuit 200 has different threshold voltages Vth1 and Vth2 set respectively. And two fail-safe signals FS1 and FS2 corresponding to respective threshold voltages Vth1 and Vth2 are output to the electronic control unit 100. The electronic control unit 100 determines the abnormality of the system based on whether the timing at which the fail-safe signals FS1 and FS2 shift to active / inactive (that is, the rising or falling timing) corresponds to a predetermined appropriate time. carry out.
[0099]
In detail, in FIG. 7, the load current processing units 220D and 220E provide the fail-safe signals FS1 and FS2 based on the load current (driving current DRC) extracted through the terminal voltage of the resistor 17, as in the above-described embodiment. Is generated. At this time, in the apparatus of the embodiment, the threshold voltage Vth1 is set to a voltage (for example, a voltage corresponding to a current value of about 5 amps) that can detect that the large current flows as the drive current DRC. The threshold voltage Vth2 is set to the drive current DRC at a voltage corresponding to about half of the constant current controlled current value (for example, a voltage corresponding to a current value of about 1 amp).
[0100]
That is, in the load current processing unit 220D, the extracted load current (terminal voltage of the resistor 17) is taken into the non-inverting input of the comparator 52 via the resistor 51, and The threshold voltage Vth1 is set to the inverting input by a divided value of the voltage Vcc by the resistor 54 and the resistor 55. In this case, a large current (initial drive current) flows as the drive current DRC, and the output of the comparator 52 rises to a logic high level when the terminal voltage of the corresponding resistor 17 exceeds the threshold voltage Vth1, and the threshold voltage When it becomes lower than Vth1, it falls to a logic low level. In the load current processing unit 220D, the output of the comparator 52 whose logic level is determined in this way is given to the transistor 59 via the inverter 57 and the resistor 58. Then, the open collector output of the transistor 59 is taken into the electronic control unit 100 as the fail-safe signal FS1.
[0101]
On the other hand, in the load current processing section 220E, the extracted load current (terminal voltage of the resistor 17) is taken into the non-inverting input of the comparator 62 via the resistor 61. The threshold voltage Vth2 is set to the inverting input by a divided value of the voltage Vcc by the resistor 64 and the resistor 65. In this case, the output of the comparator 62 rises to a logic high level when the terminal voltage of the resistor 17 corresponding to the drive current DRC exceeds its threshold voltage Vth2, and the drive current DRC (holding current) is cut off. When the terminal voltage of the resistor 17 becomes lower than the threshold voltage Vth2, it falls to a logic low level. In the load current processing unit 220E, the output of the comparator 62 whose logic level is determined in this way is given to the transistor 69 via the inverter 67 and the resistor 68. Then, the open collector output of the transistor 69 is taken into the electronic control unit 100 as the fail-safe signal FS2.
[0102]
In addition, in the present embodiment, the charging capacitor 8 of the driving unit 210 includes two capacitors indicated by reference numerals 8a and 8b in order to increase the capacity.
[0103]
Then, in the electronic control unit 100, the fail-safe signals FS1 and FS2 are input to the timer terminal of the microcomputer 101. The microcomputer 101 sets a predetermined normal value in which the value of the time difference (t1, t2, t3, t4) between the rising time of the injection signal JS and the rising and falling times of the fail-safe signals FS1 and FS2 is set in advance. Determine whether it is within the range.
[0104]
FIG. 8 is a time chart illustrating the operation of the present embodiment. In the figure, the fail-safe signal FS1 rises at a timing when the drive current DRC (correctly, the terminal voltage of the resistor 17 corresponding to the current) exceeds the threshold voltage Vth1, and falls at a timing below the threshold voltage Vth1. The fail-safe signal FS2 rises when the drive current DRC (also the terminal voltage of the resistor 17) exceeds the threshold voltage Vth2, and falls when the drive current DRC falls below the threshold voltage Vth2. In this case, the microcomputer 101 in the electronic control device 100 uses the rising time of the injection signal JS as a reference.
The rising of the fail-safe signal FS2 is set at the time t1,
-The rising of the fail-safe signal FS1 is set at time t2,
The fall of the fail-safe signal FS1 is set at time t3,
-The fall of the fail-safe signal FS2 is set at time t4,
To recognize each time.
[0105]
Specifically, when the drive circuit 200 and the solenoid valve 300 are normal, a drive current DRC shown by a solid line flows. In this case, fail-safe signals FS1 and FS2 indicated by solid lines are generated in accordance with the illustrated drive current DRC, and the microcomputer 101 in the electronic control unit 100 detects the rise and fall of the fail-safe signals FS1 and FS2 in the figure. The times t1 to t4 are recognized based on the time.
[0106]
Also, as an example at the time of occurrence of an abnormality, for example, when one of the two charging capacitors 8a and 8b in FIG. 7 has an open failure due to a soldering failure inside the capacitor or a lead portion, as shown by a broken line in the figure. Then, the rise of the drive current DRC becomes steeper than normal, and the fail-safe signals FS1 and FS2 fluctuate as shown by the broken lines. In such a case, the times t1, t2, and t3 are earlier than the normal timing.
[0107]
More specifically, the rise of the drive current DRC is determined by the charging capacitor C and the electric inductance L of the solenoid valve 300.
1 / √ (LC)
Is determined. Therefore, if one of the capacitors has an open failure, the apparent capacitance of the capacitor becomes small, and the rise of the drive current DRC becomes steep.
[0108]
On the other hand, even when the winding of the electromagnetic coil of the solenoid valve 300 is rarely short-circuited, the inductance “L” decreases, so that the rise of the drive current DRC becomes steep, and the times t1, t2, t3 Is earlier than the normal timing.
[0109]
FIG. 9 is a flowchart illustrating an abnormality diagnosis procedure performed by the microcomputer 101 in the electronic control unit 100. This routine is executed in synchronization with, for example, a timer interrupt at time t4.
[0110]
That is, in FIG. 9, the microcomputer 101 sets the times t1, t2, t3, and t4 corresponding to the rise and fall of the fail-safe signals FS1 and FS2 in steps 101 to 104 within a predetermined normal range (minimum value). Between the maximum value and the maximum value). For details,
In step 101, it is determined whether or not KT1MIN ≦ t1 ≦ KT1MAX.
In step 102, it is determined whether or not KT2MIN ≦ t2 ≦ KT2MAX.
In step 103, it is determined whether or not KT3MIN ≦ t3 ≦ KT3MAX.
In step 104, it is determined whether or not KT4MIN ≦ t4 ≦ KT4MAX.
Each is determined.
[0111]
If all of the steps 101 to 104 are affirmatively determined, the microcomputer 101 determines that the drive circuit 200 and the solenoid valve 300 are normal. If any one of steps 101 to 104 is negatively determined, the microcomputer 101 determines that any part of the drive circuit 200 and the solenoid valve 300 has failed and proceeds to step 105, and proceeds to step 105. The abnormal time processing routine is executed. Specifically, for example, measures for abnormalities are implemented such as stopping the output of the injection signal JS or turning on an abnormal warning lamp (not shown).
[0112]
Although not shown, in the processing of steps 101 to 104, an abnormality determination flag indicating that each time t1 to t4 is not within the normal range, or each time t1 to t4 is the minimum value side (MIN side). Alternatively, the microcomputer 101 operates an abnormality determination flag indicating whether the error has shifted to the maximum value side (MAX side). By checking the state of this flag, the microcomputer 101 can determine what factor caused the abnormality. Can be specified.
[0113]
Here, FIGS. 10 and 11 show the failure modes considered to be generated in the drive circuit 200 (drive section 210) and the solenoid valve 300 in FIG. 1 to No. 8, and each failure mode will be sequentially described below while referring to the cause of the failure mode and the waveform of the load current (drive current DRC).
[0114]
First, in FIG. The failure mode 1 indicates a case where one of the two capacitors 8a and 8b has an open failure. In this case, as described above, since the capacitance of the capacitor becomes small, the rise of the drive current DRC increases. And the fall becomes steep. Therefore, as shown in FIG. 8, the numerical values representing the times t1, t2, and t3 are all small, but the numerical value representing the time t3 is particularly small.
[0115]
No. The failure mode 2 indicates a case where the constant current control circuit 13 has an open failure. In this case, the holding current (the portion of the constant current controlled by the constant current) does not flow. Therefore, the numerical values representing times t1, t2, and t3 are normal, while the numerical values representing time t4 are small.
[0116]
No. The failure mode 3 indicates a case where the constant current control circuit 13 has a short-circuit failure. In this case, a large current determined by the resistance of the solenoid valve 300 flows from the battery 1 after discharging the capacitor. Therefore, while the numerical values representing the times t1, t2, and t4 are normal, the numerical values representing the time t3 are small.
[0117]
No. The failure mode 4 indicates a case where the solenoid valve 300 has an open failure. In this case, there is no path for the current to flow, so that the drive current DRC does not flow. Therefore, the fail-safe signals FS1 and FS2 are maintained at the logic low level, and none of the times t1 to t4 is detected.
[0118]
In addition, in FIG. The failure mode of No. 5 indicates a case where the transistor (FET) 16 has an open failure. Similarly to the failure mode of No. 4, the drive current DRC does not flow because there is no current flow path. Therefore, the fail-safe signals FS1 and FS2 are maintained at the logic low level, and none of the times t1 to t4 is detected.
[0119]
No. The failure mode 6 indicates a case where the transistor (FET) 16 has a short-circuit failure. In this case, the holding current always flows (the detection voltage always exceeds the threshold voltage Vth2). Therefore, fail-safe signal FS1 is held at a logic low level, and fail-safe signal FS2 is held at a logic high level, and none of times t1 to t4 is detected.
[0120]
No. The failure mode 7 indicates a case where the DC-DC converter 4 fails and an excessive voltage is generated. In this case, the charging voltage of the capacitor 8 increases to an excessive value, and the peak current increases. Therefore, while the numerical values representing the times t1, t2, and t4 are normal, the numerical values representing the time t3 increase.
[0121]
No. The failure mode 8 indicates a case where the DC-DC converter 4 fails and an undervoltage occurs. In this case, the charging voltage of the capacitor 8 cannot rise to the target voltage, and the peak current Becomes smaller. Therefore, while the numerical values representing the times t1, t2, and t4 are normal, the numerical values representing the time t3 are small.
[0122]
Incidentally, the above No. Regarding the failure modes of Nos. 4, 5, and 6, both times t1 to t4 are not detected. In the case of Nos. 4 and 5, FS1 = FS2 = L (logic low level). In the case of 6, since FS1 = L (logic low level) and FS2 = H (logic high level), the failure mode can be specified from this. No. Regarding the failure modes 3 and 7, the same failure phenomenon appears as shown in FIGS. 10 and 11 (both increase in the numerical value representing the time t3). The failure mode of No. 3 is No. Since the numerical value at time t3 is larger than the failure mode of No. 7, the failure mode can be specified from this.
[0123]
As described above, according to the fourth embodiment, it is possible to specify an abnormal part from a fail-safe signal corresponding to the abnormality occurrence mode at each time. In particular, even in the pressure accumulating type driving device, it is possible to obtain an abnormality diagnosis result corresponding to the complicated behavior of the driving current.
[0124]
In the fourth embodiment, the initial drive current for driving the solenoid valve 300 based on the discharge of the voltage stored in advance and the holding current for maintaining the state driven by the initial drive current are respectively set. Two corresponding threshold voltages Vth1 and Vth2 are set, and abnormality diagnosis is performed according to fail-safe signals FS1 and FS2 obtained based on a comparison result between these threshold voltages Vth1 and Vth2 and a load current (drive current DRC). However, this configuration may be changed. For example, a single fail-safe signal (one of FS1 and FS2) may be obtained from a single threshold voltage as needed, and abnormality diagnosis may be performed based on the signal.
[0125]
Note that, as described in the fourth embodiment, as the embodiment in which the failure diagnosis of the drive circuit 200 and the solenoid valve 300 is performed using a plurality of fail-safe signals, the second embodiment and the third embodiment described above are used. The circuits embodied in the embodiments may be combined. For example, in the second embodiment, the fail-safe signals FS3 and FS4 are respectively generated according to the comparison result of the threshold voltages Vth3 and Vth4 corresponding to the overcurrent level of the load current (drive current DRC). Then, these new fail-safe signals FS3 and FS4 are input to the microcomputer 101 of the electronic control unit 100, and the presence or absence of an abnormality is diagnosed according to the rising or falling time of the signal, and the abnormal part is specified.
[0126]
In each of the above embodiments, a pressure-accumulation type solenoid valve driving device is assumed. However, the configuration of the solenoid valve driving device according to the present invention can be applied without being limited to the pressure accumulating type.
[0127]
That is, regardless of the form of the drive current (load current) waveform, a fail-safe signal whose active time width is determined corresponding to, for example, an expected appropriate transition of the drive current is generated. Then, it is possible to diagnose whether or not the drive current is an appropriate current based on the time width of the fail-safe signal.
[0128]
Further, the number of the generated fail-safe signals does not necessarily have to be one. For example, an arbitrary number of fail-safe signals corresponding to the drive current (load current) waveform to be diagnosed may be generated and diagnosed. However, from the point of view of the electronic control device 100 or the like diagnosing this, it is desirable that fewer signals include information indicating whether the drive current waveform is appropriate or not in a more reliable manner. Needless to say.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a first embodiment of a solenoid valve driving device according to the present invention.
FIG. 2 is a time chart showing an operation example of the device of the first embodiment.
FIG. 3 is a circuit diagram showing a second embodiment of the solenoid valve driving device according to the present invention.
FIG. 4 is a time chart showing an operation example of the device of the second embodiment.
FIG. 5 is a circuit diagram showing a third embodiment of the solenoid valve driving device according to the present invention.
FIG. 6 is a time chart showing an operation example of the device of the third embodiment.
FIG. 7 is a circuit diagram showing a fourth embodiment of the solenoid valve driving device according to the present invention.
FIG. 8 is a time chart showing an operation example of the device of the fourth embodiment.
FIG. 9 is a flowchart showing an abnormality diagnosis procedure by the microcomputer of the device of the fourth embodiment.
FIG. 10 is a diagram showing the configuration of the device according to the fourth embodiment. 1 to No. The figure for demonstrating the failure mode of No. 4.
FIG. 11 is a diagram illustrating the device according to the fourth embodiment. 5-No. FIG. 8 is a diagram for explaining a failure mode of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Battery, 2 ... Constant voltage circuit, 3 ... Coil, 4 ... DC-DC converter, 5, 10, 14, 16, 23, 29, 33, 45 ... Transistor, 6, 17, 21, 24, 25, 26 , 28, 34, 35, 36, 43, 44, 54, 55, 64, 65 ... resistor, 7, 9, 15, 18 ... diode, 8 (8a, 8b) ... capacitor, 11 ... waveform shaping circuit, 12, 37 monostable multivibrator, 13 constant current control circuit, 19 switch, 22, 32, 42, 52, 62 comparator, 27, 38, 57, 67 inverter, 30, 40 flip-flop, 31 NAND circuit, 39, 41 AND circuit, 100 electronic control unit, 101 microcomputer, 200 drive circuit, 210 drive unit, 220 (220A, 220B, 220C, 220D, 20E) ... load current processing unit (failsafe signal generating unit), 300 ... electromagnetic valve.

Claims (9)

駆動指令に基づき電磁弁に駆動電流を流してこれを駆動する駆動手段と、
電磁弁に流れる電流を抽出する負荷電流抽出手段と、
この抽出される負荷電流の推移に対応してその能動となる時間幅が決定されるフェイルセーフ信号を生成するフェイルセーフ信号生成手段と、
この生成されるフェイルセーフ信号の時間幅に基づいて前記駆動電流の適否を診断する診断手段と、
を具え、前記フェイルセーフ信号生成手段は、前記抽出される負荷電流の予想される適正な推移に対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて前記フェイルセーフ信号を生成する比較器を具えて構成されることを特徴とする電磁弁駆動装置。Driving means for driving a solenoid valve by passing a drive current based on the drive command,
Load current extracting means for extracting a current flowing through the solenoid valve,
Fail-safe signal generating means for generating a fail-safe signal whose active time width is determined in accordance with the transition of the extracted load current;
Diagnostic means for diagnosing propriety of the drive current based on a time width of the generated fail-safe signal;
The fail-safe signal generation means has one or more threshold values corresponding to the expected appropriate transition of the extracted load current, and based on a comparison of the load current with the thresholds, An electromagnetic valve driving device comprising a comparator for generating a signal . 請求項１記載の電磁弁駆動装置において、
前記抽出される負荷電流の異常レベルに対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて過電流を検出する過電流検出手段を更に具え、
前記フェイルセーフ信号生成手段は、この過電流が検出されるとき、前記生成するフェイルセーフ信号を無条件に非能動とする
ことを特徴とする電磁弁駆動装置。 The electromagnetic valve driving device according to claim 1,
An overcurrent detection unit having one or more threshold values corresponding to the abnormal level of the load current to be extracted, and detecting an overcurrent based on a comparison of the load current with the threshold value;
When the overcurrent is detected, the failsafe signal generating means unconditionally deactivates the generated failsafe signal.
An electromagnetic valve driving device , characterized in that: 請求項２記載の電磁弁駆動装置において、
前記過電流検出手段により過電流が検出されることに基づいて前記駆動手段に付与される駆動指令を遮断する駆動指令遮断手段を更に具える
ことを特徴とする電磁弁駆動装置。The electromagnetic valve driving device according to claim 2 ,
A solenoid valve driving device , further comprising: a drive command cutoff unit that cuts off a drive command given to the drive unit based on detection of an overcurrent by the overcurrent detection unit . 請求項１記載の電磁弁駆動装置において、
前記抽出される負荷電流の異常レベルに対応した１乃至複数の閾値を持ち、同負荷電流のそれら閾値との比較に基づいて過電流を検出する過電流検出手段と、 前記過電流検出手段により過電流が検出されることに基づいて前記駆動手段に付与される駆動指令を遮断する駆動指令遮断手段と、
前記駆動電流の遮断に基づいて前記電磁弁から発生されるフライバック電圧を検出するフライバック電圧検出手段とを更に具え、
前記フェイルセーフ信号生成手段は、前記フライバック電圧検出手段によるフライバック電圧の検出出力に基づいて前記生成するフェイルセーフ信号を非能動とする
ことを特徴とする電磁弁駆動装置。The electromagnetic valve driving device according to claim 1 ,
An overcurrent detection unit that has one or more threshold values corresponding to the abnormal level of the load current to be extracted, and detects an overcurrent based on a comparison of the load current with the threshold value; A drive command cutoff unit that cuts off a drive command given to the drive unit based on detection of a current,
Flyback voltage detecting means for detecting a flyback voltage generated from the solenoid valve based on the interruption of the drive current,
The electromagnetic valve driving device, wherein the fail-safe signal generating means deactivates the generated fail-safe signal based on a flyback voltage detection output by the flyback voltage detecting means . 請求項４記載の電磁弁駆動装置において、
前記フライバック電圧検出手段によるフライバック電圧の検出出力を前記駆動手段に駆動指令が付与されている期間だけマスクするマスク手段を更に具える
ことを特徴とする電磁弁駆動装置。The electromagnetic valve driving device according to claim 4 ,
An electromagnetic valve driving device , further comprising a masking means for masking a flyback voltage detection output by the flyback voltage detecting means for a period during which a driving command is given to the driving means. 前記駆動手段は、予め蓄圧された電圧の放電に基づき前記電磁弁に大きな駆動電流を供給する第１の期間と、その後これよりも小さい一定の駆動電流を供給する第２の期間との２つの期間にわたって前記電磁弁を駆動するものであり、
前記フェイルセーフ信号生成手段は、前記第１の期間において前記抽出される負荷電流の予想される適正な推移に対応した第１の閾値と、前記第２の期間において前記抽出される負荷電流の予想される適正な推移に対応した第２の閾値との２つの閾値を持ち、同負荷電流のそれら各閾値との比較に基づいて前記フェイルセーフ信号を生成する比較器を具えて構成される
請求項１〜５の何れかに記載の電磁弁駆動装置。 The driving means includes a first period for supplying a large driving current to the solenoid valve based on a discharge of a voltage stored in advance, and a second period for supplying a constant driving current smaller than the first period. Driving the solenoid valve over a period of time,
The fail-safe signal generating means includes: a first threshold value corresponding to an expected proper transition of the extracted load current in the first period; and a prediction of the extracted load current in the second period. A second threshold corresponding to the appropriate transition to be performed, and a comparator for generating the fail-safe signal based on a comparison of the same load current with those thresholds.
An electromagnetic valve driving device according to claim 1 . 前記比較器は、自らの比較出力に基づいてその閾値が前記第１の閾値と前記第２の閾値との間で切り換わる単一のヒステリシス比較器からなる 請求項６記載の電磁弁駆動装置。The solenoid valve driving device according to claim 6, wherein the comparator includes a single hysteresis comparator whose threshold value switches between the first threshold value and the second threshold value based on its own comparison output . 請求項１記載の電磁弁駆動装置において、
前記比較器の１乃至複数の閾値に応じて個々に１乃至複数のフェイルセーフ信号を生成 し、これらフェイルセーフ信号に基づいて電磁弁若しくはそれを駆動する駆動手段の異常を診断する
ことを特徴とする電磁弁駆動装置。 The electromagnetic valve driving device according to claim 1,
One or more fail-safe signals are individually generated according to one or more thresholds of the comparator, and an abnormality of the solenoid valve or a driving unit for driving the solenoid valve is diagnosed based on the fail-safe signals.
An electromagnetic valve driving device , characterized in that: 予め蓄圧された電圧の放電に基づき前記電磁弁を駆動させるための初期駆動電流と、その初期駆動電流にて駆動された状態を保持するための保持電流とに各々対応する２つの閾値を設定し、これら閾値と負荷電流との比較結果に基づいて得られるフェイルセーフ信号に応じて異常診断を実施する
請求項８記載の電磁弁駆動装置。 Two thresholds are respectively set corresponding to an initial driving current for driving the solenoid valve based on the discharge of the voltage stored in advance and a holding current for holding a state driven by the initial driving current. Performs abnormality diagnosis according to a fail-safe signal obtained based on a comparison result between the threshold value and the load current.
An electromagnetic valve driving device according to claim 8 .
JP241097A 1996-03-22 1997-01-09 Solenoid valve drive Expired - Fee Related JP3596205B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP241097A JP3596205B2 (en) 1996-03-22 1997-01-09 Solenoid valve drive

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6656896 1996-03-22
JP8-66568 1996-03-22
JP241097A JP3596205B2 (en) 1996-03-22 1997-01-09 Solenoid valve drive

Publications (2)

Publication Number Publication Date
JPH09317931A JPH09317931A (en) 1997-12-12
JP3596205B2 true JP3596205B2 (en) 2004-12-02

Family

ID=26335766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP241097A Expired - Fee Related JP3596205B2 (en) 1996-03-22 1997-01-09 Solenoid valve drive

Country Status (1)

Country Link
JP (1) JP3596205B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3513015B2 (en) * 1998-06-12 2004-03-31 三菱電機株式会社 Control device for in-cylinder injector
DE19834204A1 (en) * 1998-07-29 2000-02-03 Delco Electronics Corp Circuit arrangement for controlling an electromagnetic actuator and method for operating such a circuit arrangement
JP2000345901A (en) * 1999-05-31 2000-12-12 Isuzu Motors Ltd Electronic fuel injection device
JP2005158870A (en) * 2003-11-21 2005-06-16 Fujitsu Ten Ltd Load controller
JP3990345B2 (en) * 2003-11-26 2007-10-10 株式会社ケーヒン Solenoid valve drive

Also Published As

Publication number Publication date
JPH09317931A (en) 1997-12-12

Similar Documents

Publication Publication Date Title
US10690724B2 (en) Power supply protective device, power supply device and switch failure diagnosing method
KR101104535B1 (en) Device and method for monitoring at least one energy reserve capacitor in a restraint system
US6301133B1 (en) Power supply system with ORing element and control circuit
US6373227B2 (en) Charging and discharging control circuit and charging type power supply device
JP4729330B2 (en) Switching power supply
US7525783B2 (en) Monitoring method for an actuator and corresponding driver circuit
US20090121640A1 (en) Discharge Lamp Ballast Apparatus
US20160103188A1 (en) Method for monitoring the state of a battery in a motor vehicle
US20200376971A1 (en) Controller for dc-dc converter and dc-dc converter
CN110228395B (en) Dual power supply circuit system
JP5390981B2 (en) Power backup device
JP2007187454A (en) Insulation resistance drop detector
US20180326925A1 (en) Charge/discharge device
JP3596205B2 (en) Solenoid valve drive
EP0648645B1 (en) An electronic control apparatus of an air-bag system and a method of diagnosing the status of a back-up capacitor in an electronic control apparatus of an air-bag system
JP3596191B2 (en) Solenoid valve drive
CN110658481B (en) Grounding loss detection system
JP5304279B2 (en) Power storage device
JP2003209968A (en) Power unit
US4438384A (en) Generation indicating apparatus for vehicle alternators
JPH06233475A (en) Power supply
JP2023119789A (en) Power supply device for vehicle
JP2007236127A (en) Controller of voltage conversion circuit
JPH10282169A (en) Circuit for diagnosing capacitance of capacitor
CN114355214B (en) Battery diagnosis device, method, storage medium, and vehicle

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100917

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110917

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120917

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees