JP3595336B2

JP3595336B2 - Flat panel device with spacer

Info

Publication number: JP3595336B2
Application number: JP51805294A
Authority: JP
Inventors: ファーレン、セオドア・エス; デュボック、ロバート・エム・ジュニア; カーティン、クリストファー・ジェイ; スピント、クリストファー・ジェイ; ロボイ、ポール・エイ; ノウィッキ、ロナルド・エス; モリス、デイビッド・エル; シュミッド、アンソニー・ピー
Original assignee: キャンデセント・インテレクチュアル・プロパティ・サービシーズ・インコーポレイテッド
Priority date: 1993-02-01
Filing date: 1994-02-01
Publication date: 2004-12-02
Anticipated expiration: 2019-12-02
Also published as: JPH08508846A; WO1994018694A1; AU6163494A; DE69430568T3; EP0683920B2; EP0683920A1; EP0683920A4; DE69430568T2; DE69430568D1; EP0683920B1

Description

【０００１】
（発明の背景）
1.発明の属する技術分野
本発明はフラットCRTディスプレイのようなフラットパネル装置に関する。本発明はフラットパネル装置の製造に使用される技術にも関する。
【０００２】
2.関連技術
近年、旧来の偏向ビームCRTディスプレイにとって代わる、より軽くかさばらないディスプレイを提供すべく、フラットCRTディスプレイ（フラットパネルディスプレイとしても知られている）を構築する数々の試みがなされてきた。フラットCRTディスプレイに加えて、他のフラットパネルディスプレイ、例えばプラズマディスプレイも開発されてきた。
【０００３】
フラットパネルディスプレイに於いては、フェースプレート（faceplate）、バックプレート（backplate）、及びフェースプレートとバックプレートの外周部分を囲むように設けられた接続壁が１つの封入ケースを形成している。フラットパネルディスプレイの中には、ケースの中が真空に近い状態に保たれているものもあり、例えばフラットCRTディスプレイでは、ほぼ１×10^-7torrに保たれている。フェースプレートの内部表面には、ディスプレイ上のアクティブ領域を画定する蛍光体パターン若しくは蛍光体のような発光素子の被覆が設けられている。発光素子は光を発するのであるが、これは、バックプレートに隣接して設けられたカソード素子が励起状態にされて電子を放出し、これがフェースプレート上の蛍光体に向かって加速され、蛍光体が発光することにより、その光がフェースプレートの外側の面（画面（viewing surface））に於いて視聴者に見られることになるのである。
【０００４】
ディスプレイ中に於いては、電子放出素子は選択的に励起状態にされて電子を放出しその電子がフェースプレート上の蛍光体に向かう。これらの蛍光体は電子が衝突したとき、フェースプレートの外部の面で見ることができる光を発するのである。
【０００５】
各電子放出素子から放出された電子は、それぞれ決まった目標の蛍光体のみに衝突するようにされている。しかしながら、放出された電子の中には一定数、フェースプレート上の目標とされた蛍光体以外の部分に衝突するものもある。フェースプレートに於けるコントラストを改善するために、電子放出素子からの電子が衝突しても実質的に発光しない非反射領域のマトリクスが、適当に蛍光領域の中に分散した形で設けられる。カラーディスプレイに於いては、このブラックマトリクスは色純度も改善する。蛍光領域はブラックマトリクスよりもフェースプレートから更に盛り上がった形で設けられる。
【０００６】
内部が真空に近い状態であることにより、フラットパネルディスプレイの壁に圧力が掛かるが、これは内部の真空に近い状態と外部の大気圧との圧力差が、支持が無ければフラットパネルディスプレイを崩壊させうるほど大きいからである。ほぼ１インチより大きい対角線の長さ（対角線はアクティブ領域の互いにはす向かいの角と角との間の距離）を有する長方形のディスプレイに於いては、縦横比が大きいために、フェースプレートはこのタイプの機械的な損傷の影響を特に受けやすい。ここで、縦横比とは、横幅、例えば互いに向かい合った接続壁の内部表面間の距離、若しくは高さ、例えばバックプレートの内部表面とフェースプレートの内部表面との距離を厚みで除すことによって定義されるものである。フラットパネルディスプレイのフェースプレートまたはバックプレートは、フラットパネルディスプレイが外部から受ける力の衝撃によっても故障することがある。
【０００７】
フェースプレート及び／若しくはバックプレートを内部から支持するために、スペーサが使用されてきた。従来のスペーサは、壁状若しくは柱状のもので、ディスプレイのアクティブ領域に於ける画素（ディスプレイ上の画像を構成する最小単位をなす蛍光体の領域）間に設けられている。
【０００８】
スペーサはポリイミドのフォトパターニング（photopatterning）によって形成されてきた。しかしながらポリイミドスペーサでは不適当なことがわかっており、その理由としては、（１）長さが不十分であること、（２）フェースプレートに使用される典型的な材料（ガラス）と、バックプレートに使用される典型的な材料（例えばガラス、セラミック、ガラス−セラミック若しくは金属）と、アドレシンググリッド（addressing grid）に使用される典型的な材料（例えばガラス−セラミック若しくはセラミック）との熱膨張係数を整合させることができないため、レジスターに関する問題を引き起こすこと、（３）ボリイミドを真空に近い状態の中で使用するとガス放出が起こりうること、があげられる。
【０００９】
スペーサにもガラス製のものが使用されてきたが、ガラスが十分な強度を有していない場合がある。更に、ガラス固有の微小割れがあり、それが容易にガラス全体に広がる傾向をもつために、ガラス製のスペーサは、（理想的な）ガラスより更に弱いものとなってしまう。
【００１０】
それに加えて、どんな材料をスペーサに用いたとしても、スペーサの近傍に於いては、スペーサの存在がフェースプレートに向かう電子の流れに悪影響を及ぼすことがある。例えば、浮遊電子がスペーサの表面に静電気を発生させ、所望の電圧分布とは異なる電圧分布をスペーサの近傍に形成させることによって、電子の流れに歪みが生じ、ディスプレイに表示される画像に歪みが生じることになるのである。
【００１１】
（発明の要約）
本発明によると、フラットパネル装置が、内部からの支持を与えるスペーサを有する。特に内部を低圧状態にして作動する装置に対して、このスペーサは、内部の低圧状態（例えば大気圧より低い圧力）と外部の大気圧との間の圧力差によって生じる応力によって装置が破壊されるのを防ぐ。このスペーサは外部からの衝撃によって生ずる応力に対しても、装置に内部からの支持を与える。これに加えて、ケース内部のスペーサの表面は、スペーサ表面に静電気が生ずるのを防止若しくは最小化するように処理されている。この結果、スペーサがスペーサの近傍の電子の流れに与える悪影響をなくし、装置の画像の歪みをなくすことになる。
【００１２】
本発明の実施態様の１つに於いては、スペーサの表面に被覆が設けられるが、この被覆は二次電子放出比δが４より小さく、面抵抗が10⁹Ω／□と10¹⁴Ω／□との間の値をとる物質からなるものである。この被覆をなす物質は、酸化クロム、酸化銅、酸化チタン及び酸化バナジウムから選択される。
【００１３】
本発明の他の実施態様に於いては、スペーサ表面に第１の被覆がなされる。第２の被覆は第１の被覆の上になされる。第１の被覆は面抵抗が10⁹Ω／□と10¹⁴Ω／□との間の値をとる物質によってなされる。第２の被覆は二次電子放出比δが４より小さい物質によってなされる。
【００１４】
本発明の別の実施態様に於いては、スペーサ表面に第１のドーピングが施されて、その表面の面抵抗が10⁹Ω／□と10¹⁴Ω／□との間の値をとるようにされ、次にドーピングされたスペーサ表面上に、二次電子放出比δが４より小さい物質によって被覆がなされる。被覆をなす物質は酸化クロム、酸化銅、炭素、酸化チタン及び酸化バナジウムから選択される。
【００１５】
また別の実施態様に於いては、スペーサ表面の面抵抗が10⁹Ω／□と10¹⁴Ω／□との間の値をとるようにするべく、スペーサ表面にドーピングを施す。
【００１６】
スペーサは例えばセラミックから作られ、スペーサ壁或いはスペーサ構造体の形で設けられるが、スペーサ壁とスペーサ構造体とを組み合わせた形で設けることもできる。フラットパネル装置は発光手段も有する。また、フラットパネル装置は、電界エミッタカソード若しくは熱電子カソードを含む形にすることもできる。
【００１７】
本発明の更に別の実施態様に於いては、１つかそれ以上の電極が、前記処理済みのスペーサ表面上に設けられる。例えば、電極はスペーサ及びバックプレートの境界部分の近くに設けることができ、電極の電圧は境界部分の近傍に於いて所望の電圧分布を得るべく制御され、それによって表面の処理の不完全さ、或いはスペーサの不整合によって生ずる歪みを正すべく、電子の流れを所望の形に偏向する。また別の実施態様に於いては、境界部分の近傍に於いて所望の電圧分布を得るべく、この電極を曲がりくねった形状に設けることもできる。
【００１８】
分圧手段を形成することによって各電極の電圧が設定される。実施例の１つに於いては、分圧手段はスペーサの表面上に形成された抵抗性被覆（resisitive coating）からなる。各電極に於いて正確な電圧を得るべく、被覆の面抵抗は調整されなければならない。
【００１９】
本発明の更にまた別の実施態様に於いては、電気伝導物質のストリップ（金属被覆エッジ（edge metallization））がスペーサ表面の端面とバックプレートとの間に形成され、スペーサ全体に亘って、それらが密接に接触するようになっている。スペーサの表面上に抵抗性被覆が設けられている場合は、金属被覆エッジは抵抗性被覆と電気的に接続される。この場合、金属被覆エッジ及び抵抗性被覆は、それらの間の境界面がバックプレートの内部表面から一定の距離となるように設けられる。同様に、金属被覆エッジは、フェースプレートとスペーサの間の良好な電気的接続をなすように、フェースプレートとスペーサの端面との間に形成される。
【００２０】
本発明に従ったフラットパネル装置の組立方法に於いては、フラットパネル装置のバックプレートとフェースプレートとの間にスペーサを設けて、スペーサの表面が電荷を帯びるのを防止若しくは最小化するべくスペーサ表面に処理を施し、スペーサとバックプレートとの電気的接続をなす金属被覆エッジとなる被覆をスペーサの端面に設け、スペーサを内部に封入するようにバックプレートとフェースプレートとを封着することによって装置が組立られる。スペーサ表面の処理をなすには、抵抗性被覆または被覆を形成するか、表面へのドーピングによるか、表面へのドーピングと抵抗性被覆または被覆の形成との両者によるか、または焼成して表面を還元することによる。
【００２１】
更に、本発明はフラットパネルCRTディスプレイのような光学装置に使用されるのに適した発光構造体を備えている。本発明の発光構造体は、本体部分（main section）と、それに沿って設けられた隆起した形状の部分と、本体部分に沿って隆起した部分の間の部分に設けられた複数の発光領域を含む。発光領域は電子が衝突すると光を発する。これに対して、隆起部分は電子が衝突しても実質的に光を発しない。また、隆起部分は発光領域よりも本体部分から更に盛り上がった形となっている。
【００２２】
各隆起部分は、隆起部分の横幅全体に亘って、またその高さの少なくとも一部分についてそれを実質的に取り囲んでいる暗領域を含む。隆起部分のパターンによって、隆起したブラックマトリクスが形成され、それは発光構造体のコントラストを改善する。発光領域に於いて２つ若しくはそれ以上の色の光を選択的に発する場合、隆起したブラックマトリクスは色の純度を高める効果もある。
【００２３】
本発明の発光構造体は様々な技術に従って製作することが出来る。本発明の技術群の１つは、与えられた隆起部分の材料の層の一部を、発光構造体の本体部分に沿って選択的に除去する過程を含んだ処理によって、隆起部分のパターンを発光構造体の本体部分に沿って形成するものである。本発明に従った別の技術によれば、本体（body）の一部分を選択的に特定の深さに除去して、本体の除去されない残りの部分が発光構造体の本体部分及び隆起部分を含むように形成することも出来る。
【００２４】
（発明の詳細な説明）
以下、本発明の実施例を、フラットCRTディスプレイについて説明する。尚、参照する図面に於いては、対応する部分には同様の符号を付してある。本発明が他のフラットパネルディスプレイ、例えばプラズマディスプレイ若しくは真空蛍光ディスプレイについても適用可能であることも理解されよう。更に、本発明は、ディスプレイでの使用に限られるものでなく、例えば、光学的信号処理や、フェイズドアレイレーダー装置（phased array rader devices）のような他の装置の制御するのに用いられる光学的アドレシングや、映像を他の媒体に再現するコピー機やプリンタにおける映像スキャニング等の他の目的で用いられるフラットパネル装置にも適用することができる。更に加えると、本発明は長方形でないスクリーンの形状を持つフラットパネル装置、例えば円形若しくは車のダッシュボードや航空機のコントロールパネルに使用されるような特殊な形状を持つスクリーンにも適用可能である。
【００２５】
ここで、フラットパネルディスプレイとは、フェースプレートとバックプレートとが実質的に平行なディスプレイであって、ディスプレイの厚み、即ちフェースプレート及びバックプレートに実質的に垂直な向きで測定された厚みが、従来の偏向ビームCRTディスプレイの厚みと比較して小さいものを指す。一般に、フラットパネルディスプレイの厚みは5.08cm（２インチ）より小さいが、必ずしもこれに限定されない。多くの場合、フラットパネルディスプレイの厚みは実質的に5.08cm以下であって、例えば0.64cm〜2.54cm（0.25〜1.0インチ）程度である。
【００２６】
本明細書に於いて、「スペーサ」とは、フラットパネルディスプレイの内部に於いて内部からの支持体として用いられているものの総称である。この明細書に於いて、本発明の特定の実施例のスペーサは「スペーサ壁」若しくは「スペーサ構造体」と記述されている。つまり「スペーサ」は「スペーサ壁」、及び「スペーサ構造体」と共に他の上記のスペーサの機能を有する構造をすべて包含するのである。
【００２７】
一般に、本発明のスペーサ壁及びスペーサ構造体は、薄い材料から作られたものであり、この材料は、未処理の状態ではそのまま加工可能で、一定の処理を施すことで硬く剛性の高いものとなるものである。この材料は、真空の環境下に於いても適用可能なものでなければならない。更に、スペーサ壁及びスペーサ構造体は、フェースプレート及びバックプレートの熱膨張係数とよく適合する熱膨張係数を有する材料から作られる。熱膨張係数が適合しているとは、スペーサ壁、フェースプレート及びバックプレートが、フラットパネルディスプレイが組み立てられて動作しているときに生ずる加熱や冷却に対して、ほぼ同程度膨張若しくは収縮するということを意味する。この結果、スペーサ壁、フェースプレート及びバックプレートの間で適切な位置関係の整合性が維持されることになる。熱膨張係数が適合していない場合起こり得ることとして、アノードのスペーサ壁若しくはスペーサ構造体がフェースプレートに対して動いてしまうことによって蛍光体が損傷を受けたり、フラットパネルディスプレイ内に応力が発生してディスプレイ内の部品を損なってしまうこと（ディスプレイ内の真空状態が損なわれてしまうことも含む）、若しくはスペーサ壁そのものが壊れてしまうことなどが考えられる。
【００２８】
実施例の１つに於いて、スペーサ壁はセラミック若しくはガラスセラミック材料によって作られる。別の実施例に於いては、スペーサ壁はセラミックテープから作られる。以下、本発明の実施例の記述に於いては、スペーサ壁若しくはスペーサ構造体の材料としてセラミック、またはセラミックテープ、及びスラリーが使用されるものとする。
【００２９】
他の材料としては、セラミック強化ガラス、不透明ガラス、柔軟性のあるマトリクス構造のアモルファスガラス（amorphous glass）、電気的絶縁性の被覆をなされた金属、若しくは高温真空状態に適合性を有するポリイミドなどが使用可能である。概略、本発明によるスペーサの材料に要求されるのは、（ａ）薄い層にすることが可能なこと、（ｂ）その層が焼成処理された状態で柔軟になること、（ｃ）焼成されていない状態で１つの層若しくはいくつかの層をまとめて孔を開けることができること、（ｄ）開けられた孔の必要な部分に導体を設けることができること、（ｅ）焼成処理されていない層の表面に正確に電気伝導トレースを設けることができること、（ｆ）何枚かの層を積層状態にすることができ、少なくとも最終的な加熱時に互いに接合させることができること、（ｇ）焼成処理された構造が、例えばフロートガラスのような材料から作られたフェースプレート及びバックプレートの熱膨張係数と実質的に適合するような熱膨張係数を有すること、（ｈ）焼成処理された積層構造体が剛性が高く強靱なものであること、（ｉ）焼成処理された構造が真空状態に適合すること、（ｊ）焼成処理された構造体はCRTのカソードを損なうような物質を含んでいないこと、（ｋ）すべての材料及び製造にかかるコストが実際的なものであり得ることなどである。
【００３０】
この記述及び以下の請求項に於いて、「セラミック」という言葉が頻繁に使用されるが、これは文脈上セラミックテープ若しくはセラミック層若しくはセラミックシートを意味している。つまり、この言葉はよく知られたガラスセラミックテープ、失透ガラステープ、セラミックガラステープ、セラミックテープ若しくはその他のテープを意味しており、また、その他のテープとは、プラスチックの結合剤、及びセラミック若しくはガラスの粒子を有し、焼成処理されていない状態に於いて柔軟性を有し加工可能であって、焼成によって硬く剛性の高いものに硬化することができるようなものであるが、始めから柔軟性を有し最終的に硬く剛性の高い状態に処理することができる等価な材料であればそれも使用できる。
【００３１】
セラミックテープはセラミックの粒子、アモルファスガラス粒子、結合剤及び可塑剤の混合物から作られる。初めは、この混合物はスラリーとなっており、セラミックテープに形成されるのではなく型に入れて成型することができる。セラミックテープは焼成していない状態でスラリーから作ることができるが、これは容易に所望の形に成型したり切ったりすることができる変形可能な材料である。セラミックテープは薄いシート状に作られるが、その厚みは、例えば0.3milから10mil程度である。本発明の実施に於いて使用可能なセラミックテープで入手可能なものの例としては、米国テネシー州チャタヌーガのCoors Electronic Package社の、カタログ番号CC−92771/777及びCC−LT20、若しくはこのセラミックテープと実質的に等価なテープなどがある。
【００３２】
本発明の目的のために使用可能な低温ガラスセラミック材料の他の例としては、デュポン社のグリーンテープ（Green Tape）がある。グリーンテープは非常に薄いシート（例えば約3milから10mil）形状のものが入手可能であり、比較的低い温度、約900℃から1000℃で焼成処理可能であり、焼成処理をしていない状態で優れた加工性を与える可塑剤を含んでいる。グリーンテープはセラミック粒子及び、やはり粒子状のアモルファスガラスの混合物であって更に結合剤及び可塑剤を含む製品である。米国特許第4,820,661号、第4,867,935号及び第4,948,759号を参照されたい。
【００３３】
焼成処理前のセラミックテープは以下に述べるような方法で形成し、本発明に基づきスペーサ壁及びスペーサ構造体を製造することができる。セラミックテープは成型後、焼成処理される。焼成処理は２つの段階からなる。第１の段階では、テープが約350℃の温度まで加熱され結合材及び可塑剤をテープから燃焼させてなくしてしまう。第２の段階では、テープが一定の温度（セラミックの組成によって決まる温度で800℃から2000℃の間）まで加熱され、セラミックの粒子が焼結して強靱で密度の高い構造を形成する。
【００３４】
スペーサ壁は以下のようなフラットパネルディスプレイに組み立てられる。ストリップは、フラットパネルディスプレイにおいて必要な長さ及び幅を有し、焼成されていないセラミックテープのシートから切り取られて作られる。焼成処理されていないセラミック若しくはガラスセラミックを用いることの利点は、ストリップがスリッティング（slitting）若しくは打ち抜きによって容易に作ることができる点である。このストリップは焼成処理される。焼成処理されたストリップ（スペーサ壁）は、フェースプレート及びバックプレートの予め定められた適当な位置に配置される。スペーサ壁は、組立の間同じ位置に保持されてフェースプレート及びバックプレートに対して適切に整合する。
【００３５】
スペーサ壁のストリップは、焼成処理済みのセラミック若しくはガラスセラミックのシートから作ることもできる。焼成処理されたシートは被覆（詳細については以下に述べる）をなされて、スペーサ壁を形成するストリップに加工される。もう１つの方法として、焼成処理されたシートをストリップに加工した後に、被覆をなすようにすることもできる。
【００３６】
図１は本発明の１つの実施態様であるフラットパネルディスプレイ300の透視図であって、表層部の一部を切り取って内部を示しているものである。フラットパネルディスプレイ300は、フェースプレート302、バックプレート303及び側壁304を有し、これらによって密封されたケース内部301が形成され、そこは真空状態、例えばほぼ１×10^-7torr以下に保たれている。スペーサ壁308はバックプレート303に対してフェースプレート302を支持する。
【００３７】
電界放出カソード305はケース内部301のバックプレート303の表面上に形成される。以下に更に詳しく述べるように、横行及び縦列の電極（図示せず）はカソードの放出素子（図示せず）からの電子の放出を制御する。同様に以下に更に詳しく述べるように、電子は加速されて、蛍光体で被覆をなされたフェースプレート302の内部表面（例えばアノード）に向かう。ICチップ310は横行及び縦列の電極の電圧を制御してフェースプレート302への電子の流れを調節する駆動回路を含む。電気伝導トレース（図示せず）はチップ310上の回路と横行及び縦列電極との電気的接続をなすのに使用される。
【００３８】
図2AはフラットパネルカラーCRTディスプレイの一部を図解したもので、それは隆起した形で設けられたブラックマトリクスと共に電界放出カソードの領域を備えている。図2AのCRTディスプレイは透明で電気的に絶縁性の平らなフェースプレート302及び電気的に絶縁性の平らなバックプレート303を有する。プレート302及び303の内部表面は互いに向かい合っており、典型的には0.01mm〜2.5mm隔てられている。フェースプレート302は典型的には1mmの厚みを持つガラスからできている。バックプレート303は典型的には1mmの厚みを持つガラスセラミック若しくはシリコンからできている。
【００３９】
横向きに隔てられて設けられた絶縁体のスペーサ壁308のグループはプレート302及び303の間に配置されている。スペーサ壁308は互いに平行に一定の間隔で延在しており、プレート302及び303に対して垂直な向きに設けられている。各壁308は典型的には80μｍ〜90μｍの厚みを有するセラミックからできている。また、壁308の中心線と中心線との距離は、典型的には8mm〜25mmである。以下で更に論ずるように、壁308は内部支持体を構成し、プレート302と303との間隔を、ディスプレイのアクティブ領域全体に亘って実質的に均一に保っている。
【００４０】
パターンの設けられた領域の電界放出カソード構造体305は、バックプレート303とスペーサ壁308との間に配置されている。図2Bは、図2Aの矢印Ｃで表される方向から見た電界放出カソード構造体305のレイアウトを描いたものである。カソード構造体305は、電子放出素子309の大きなグループと、パターンをなす形で設けられた金属エミッタ電極（ベース電極と呼ばれることもある）を実質的に同じ形状の曲線的なライン310に分割したものと、金属ゲート電極を実質的に同じ形状の直線的なライン310に分割したものと、電気的絶縁層312からなる。
【００４１】
エミッタ電極のライン310は、バックプレート303の内部表面に配置され、互いに平行に均一の間隔で延在している。各エミッタライン310の中心線の間隔は、典型的には315μｍ〜320μｍである。ライン310は典型的には0.5μｍの厚みを有するモリブデン若しくはクロムから形成されている。各ライン310は典型的には100μｍの幅を有する。絶縁層312はライン310の上、及びラインと横向きに隣接するバックプレート303の一部分の上に設けられている。絶縁層312は、典型的には１μｍの厚みを有する二酸化シリコンから成る。
【００４２】
ゲート電極ライン311は絶縁層312上に配置され、互いに平行に均一の間隔で延在している。ゲートライン311の中心線の間隔は、典型的には105−110μｍである。ゲートライン311はエミッタライン310に直交する向きに延在している。ゲートライン311は典型的には0.02μｍ〜0.5μｍの厚みを有するチタン−モリブデン複合材料から形成される。各ライン311は典型的には30μｍの幅を有する。
【００４３】
電子放出素子309は、バックプレート303の内部表面上に横向きに隔てられて配置された複合素子の組（multi−element sets）のアレイの形で配置されている。詳述すると、電子放出素子309の各組は、ゲートライン311の１つがエミッタライン310の１つと交わる突出領域の一部若しくは全部に於いて、バックプレート303の内部表面上に配置されている。スペーサ壁308は、電子放出素子309の組の間の領域に設けられ、エミッタライン310の間の領域に拡がる向きに延在している。
【００４４】
各電子放出素子309は、絶縁層310の開口部（図示せず）を通して延在する電界エミッタであって、下層をなすエミッタライン310の１つと接続している。各電界エミッタ309の頂部（若しくは上端部）は、上層をなすゲートライン311の１つの対応する開口部（図示せず）を通して露出されている。
【００４５】
電界エミッタ309は釘状のフィラメント若しくは円錐形のようなさまざまな形状で設けることができる。電界エミッタ309の形状は、その材料が良好な電子放出特性を有する限り、材料によって特定されるものではない。エミッタ309はさまざまな工程によって製造されうるものであるが、これらの工程は1993年９月８日にMacaulay他によって出願された「Structure and Fabrication of filamentary Field−Emission Device,Including Self−Aligned Gate」という名称の米国特許出願第08/118,490号、及び1993年11月24日にSpindt他によって出願された「Field−Emitter Fabrication Using Charged−Particle Tracks,and Associated Field−Emission Devices」という名称の米国特許出願第08/158,102号に於いて開示されている。本発明に関して、出願番号第08/118,490号及び第08/158,102号の特許出願の内容を参照されたい。
【００４６】
ブラックマトリクスを含む発光構造体306はフェースプレート302とスペーサ壁308との間に設けられている。発光構造体306は、発光領域313、及び実質的に光を反射せず同じ形状を有する暗隆起部分（dark ridges）314からなる。図2Cは、図2Aの矢印Ｄによって表される方向から見た発光構造体306のレイアウトを描いたものである。
【００４７】
発光領域313及び暗隆起部分314は、両者ともフェースプレート302の内部表面上に配置されている。発光領域313は、各暗隆起部分314の間に配置されている（逆の言い方もできる）。領域313及び隆起部分314に電子放出素子309から放出された電子が衝突したとき、発光領域313はさまざまな色を発する。暗隆起部分314は、発光領域313と比較すると実質的に発光をせず、領域313に対するブラックマトリクスを形成している。
【００４８】
更に詳述すると、発光領域313は、互いに平行に等間隔でゲートライン311と同じ方向に延在しており、同じ幅の直線的なストライプ状に設けられた蛍光体からなる。各蛍光体のストライプ313は典型的には80μｍの幅を有する。蛍光体ストライプ313の厚み（若しくは高さ）は１μｍ〜30μｍで、典型的には25μｍである。
【００４９】
蛍光体ストライプ313は赤い（Ｒ）光を発する複数の実質的に同じ形のストライプ313rと、緑の（Ｇ）光を発する同様に複数の実質的に同じ形のストライプ313gと、青（Ｂ）の光を発する同様に複数の実質的に同じ形のストライプ313bに分割されている。蛍光体ストライプ313r、313g、及び313bは、図２に示されるように３種のストライプ313が繰り返される形で設けられる。各蛍光体ストライプ313はゲートライン311の対応する１本から全体に横切る形で配置されている。この結果、ストライプ313の中心線の間隔はゲートライン311のそれと等しくなる。
【００５０】
暗隆起部分314は、同様に互いに平行に等間隔でゲートライン311と同じ方向に延在している。隆起部分314の中心線の間隔は、やはり同様にライン311のそれと等しい。各暗隆起部分の平均的な高さと平均的な幅の比は0.5〜３の範囲であって、典型的には２である。隆起部分314の平均的な横幅は10μｍ〜50μｍ、典型的には25μｍである。隆起部分314の高さは20μｍ〜60μｍであって、典型的には50μｍである。
【００５１】
暗隆起部分314の平均的高さは、蛍光体ストライプ311の厚み（若しくは高さ）よりも少なくとも２μｍ大きいものとなっている。上記した典型的なケースでは、隆起部分314はストライプ313より25μｍ高く隆起している。従って、隆起部分314はストライプ313と比べてフェースプレート302から更に盛り上がった形となっている。
【００５２】
各隆起部分314は、その横幅全体及び高さの少なくとも一部分を占める暗い（事実上黒色の）非反射領域を含んでいる。図2Aは、これらの暗非反射領域が隆起部分314の高さ全体を占めている例を示している。この後の図に於いては、暗非反射領域が隆起部分の高さ方向の一部分のみを占めている例を図解している。
【００５３】
暗隆起部分314の材料の選択肢は広い。隆起部分314は、ニッケル、クロム、リオブ、金、及びニッケル−鉄合金のような金属から形成することができる。隆起部分314は、ガラス、ソーダガラス（若しくはフリット）、セラミック、及びガラスセラミックのような電気的絶縁物や、シリコンのような半導体や炭化シリコンのような材料によっても形成される。これらの材料の混合物も、隆起部分314の材料として使用可能である。
【００５４】
隆起部分314が金属でできている場合、それは300℃〜600℃の範囲の温度で十分に軟化し、スペーサ壁308のような物体をわずかに押し込むことができる。隆起部分314がソーダガラスでできている場合、同様に300℃〜500℃の範囲の温度で軟化する。隆起部分の材料がガラスの場合、隆起部分314は500℃〜700℃の範囲の温度で軟化する。
【００５５】
光反射層315は図2Bに示されるように蛍光体ストライプ313及び暗隆起部分314の上に配置されている。層315の厚みは十分に小さいもので、典型的には50nm〜100nmであり、電子放出素子309から発せられる電子のほぼ全てが、殆どエネルギーを失うことなく層315を通過してその下の層に衝当するようになっている。
【００５６】
蛍光体ストライプ313に隣接した光反射層315の表面部分は非常に滑らかなものとなっている。層315は金属、好ましくはアルミニウムからできている。これによって、ストライプ313から発せられた光の一部は層315で反射されてフェーズプレート302を通過してゆく。即ち、層315は基本的に反射鏡である。層315はディスプレイの最終的なアノードとしての機能も果たしている。ストライプ313は層315に接しているので、アノード電圧はストライプ313に加えられている。
【００５７】
スペーサ壁308はディスプレイのアノード側の光反射層315に接している。暗隆起部分314は蛍光体ストライプ313よりもバックプレート303に向かって更に隆起しているので、壁308は、層315に於ける、隆起部分314の頂部（若しくは図2Aに示されている方向では底部）に沿った部分に接触している。隆起部分314が余計に隆起していることによって、壁308が、光反射層315の蛍光体ストライプ313に沿った部分には接触しないようにされている。
【００５８】
ディスプレイのカソード側に於いて、スペーサ壁308は図2Aに占すようにゲートライン311に接触している。これとは別の形式で、壁308がライン311の上に伸びる収束隆起部分（focusing ridges）に接触してもよく、これは、1994年１月31日にSpindt等によって出願された「Field Emitter with Focusing Ridges Situated to Sides of Gate」という名称の米国特許出願第08/188,855号に記載されており、ここではその内容を参照されたい。壁308は従来の方法、若しくは本明細書に記載した方法で製造することができる。
【００５９】
ディスプレイにかかる外部からの空気圧は普通大気圧、即ち760torr付近である。ディスプレイの内部の圧力は普通10^-7torrより小さい数値に設定されている。これは普通の外気圧より大変に小さなものなので、大きな圧力差による力がプレート302及び303には常にかかることになる。スペーサ壁308はこの圧力に対する抵抗力を与える。
【００６０】
蛍光体ストライプ313は機械的な接触によって容易に損なわれうるものである。暗隆起部分314が余計に隆起しているために、光反射層315のストライプ313に沿った部分と壁308とは隔たっているので、壁308が、ストライプ313に直接その抵抗力を及ぼさない形となっている。ストライプ313がこの抵抗力のために損傷を被る危険は、このような形となっていない場合と比べて大いに低減される。
【００６１】
ディスプレイは画素の横行及び縦列のアレイに更に分けられる。典型的な画素316の領域の境界は、図2Aでは矢印で示され、図2B及び図2Cでは点線で示されている。各エミッタライン310は画素の横行の１つに対する横行の電極となる。図示を容易にするため、図2A、図2B、及び図2Cに於いては画素の横行が１本だけ、隣接する一対のスペーサ壁308（画素の横行の側面に沿って一部オーバーラップしている）の間に設けられた形で示されている。しかし一般的には、２本以上の画素の横行、典型的には24−100の画素の横行が、各隣接する対になった壁308の間に設けられている。
【００６２】
各画素の縦列は３本のゲートライン311を有し、その３本とは（ａ）１本が赤、（ｂ）第２番目が緑、そして（ｃ）第３番目が青である。同様に、各画素の縦列は、蛍光体ストライプ313r、313g、及び313bを各１つずつ含むことになる。各画素の縦列は４つの暗隆起部分314を使用している。隆起部分314の２本は画素の縦列の内側にあり、残りの２つは隣接する画素の縦列と共有している。
【００６３】
結果的に、光反射層315及び蛍光体ストライプ313はエミッタ電極の電位に対して1,500V〜10,000Vの正の電位差を維持されている。電子放出素子309の組の１つが、エミッタライン310及びゲートライン311の適当に調整された電位によって適切に励起状態とされた場合、その組となった素子309は電子を放出し、それは、対応するストライプ313の蛍光体の、目標とする部分に向かって加速される。図2Aには、このような電子群の１つが移動する軌道317が図解されている。対応するストライプ313の、目標とする蛍光体に衝突したとき、その放出された電子によって、これらの蛍光体が図2Aの318によって表されるように光を発する。
【００６４】
電子の中には、目標とする蛍光体でなく、発光構造体の他の部分に衝突するものが一定量存在する。目標点以外への電子の衝突に対する許容度は、縦列方向（即ち縦列に沿った方向）より横行方向（即ち横行に沿った方向）のほうが小さいが、これは各画素が３本の異なるストライプ313の蛍光体を含んでいるからである。暗隆起部分314によって形成されるブラックマトリクスは、横行方向の目標点を外れた電子の衝突を補償して、高い色純度と共にシャープなコントラストを提供する。
【００６５】
図2Dは、図2AのCRTの全体の断面図を示している。電気的に絶縁性の外壁304はプレート302及び303のアクティブ領域の外側の部分に設けられており、密閉されたケース301を形成している。外壁304は正方形若しくは長方形に配置された４つの各壁からなり、典型的には2mm〜3mmの厚みを有するガラス若くはセラミックからなる。図 2Dに示したように、スペーサ壁308が外壁304の近くの領域まで設けられているのが一般的である。しかし、スペーサ壁308を外壁304に接触した形で設けることもできる。
【００６６】
バックプレート303はフェースプレート302の向かい側に横向きに拡がる形で延在している。エミッタライン310及びゲートライン311に接続しているリードのような電子回路系（図示せず）は、バックプレート303のフェースプレート側の表面上で、外壁304の外側部分に取り付けられている。光反射層315は周囲の密閉部分を通して延在し、アノード／蛍光体電圧がかけられている接続パッド319に接続されている。
【００６７】
図2Eは、図2AのCRTディスプレイに於ける、発光ブラックマトリクス構造の一部の拡大図である。例示のために、図2Eに於ける暗隆起部分314は、主たる暗部分314a及び発光部分314bからなる形に図解されている。暗部分314aはフェースプレート302と発光部分314bとの間にあり、図2Eの隆起部分314の全体に亘って延在している。発光部分314bは、透明な材料で作ることができる。図2Eでは、蛍光体313とアルミニウムの光反射層315の間の境界部分に沿った蛍光体の表面の部分が粗くなっていても、アルミニウムの光反射層315の表面の、蛍光体313と層315の間の境界部分に沿った部分が滑らかであることも示している。
【００６８】
図３は、本発明の１つの実施例に基づくフラットパネルディスプレイ700の一部の単純化した断面図であって、電界エミッタカソード（FEC）構造体を有するフラットパネルディスプレイ700に於いて、アノードスペーサ壁708が使用されているのを図解したものである。
【００６９】
FEC構造体は、電気的に絶縁性のバックプレート703上に形成された横行電極710を含む。絶縁体712（電気的に絶縁性の物質によって作られたもの）はバックプレート703上に形成されて、横行電極710を覆う。絶縁体712には、横行電極710に通ずる孔712aが設けられている。エミッタ709は、孔712a内の横行電極710上に形成される。エミッタ709は円錐形で、エミッタ709の頂端部709aは、絶縁体712の上面と丁度同じレベルまで延びている。他のタイプのエミッタも使用可能であることは理解されよう。縦列電極711は絶縁体712の孔712aの周囲に設けられ、孔712aの上を部分的に覆うように延在し、エミッタ上端部709aと縦列電極との距離が予め定められた大きさとなっている。
【００７０】
縦列電極711及びエミッタ上端部709aは、フェースプレート702から空間によって隔てられている。FEC構造体とフェースプレート702との間の空間は密閉されており、真空状態、即ちほぼ10^-7torr以下に保たれている。蛍光体713は、FEC構造体に面しているフェースプレート702の表面上に設けられる。エミッタ709は励起状態にされて電子714を放出し、その電子は空間に於いて加速されてフェースプレート702上の蛍光体713に衝突する。蛍光体713に電子714が衝突したとき蛍光体713は発光し、その光はフェースプレート702を通して見ることが出来る。
【００７１】
アノードスペーサ壁708は、縦列電極711から延びてフェースプレート702に至り、フラットパネルディスプレイ700内部の真空状態とその外部の大気圧との圧力差によって生ずる力に対抗すべくフェースプレート702を支持する。
【００７２】
上記の実施例に於いては、スペーサは、カソードとフェースプレート上の蛍光体の被覆との間の電子の軌道に干渉してはならない。従って、スペーサ自身が電荷を帯びて電子を引きつけ、或いは反発して、許容範囲を越える程電子の軌道を歪めることがないように、スペーサ壁は十分な電気伝導性を有するものでなければならない。これ加えて、高電圧の蛍光体から大きな電流が流れて大きなパワーのロスを生ずることのないように、スペーサは十分に電気的絶縁性を有するものでなければならない。スペーサは電気的に絶縁性の物質で、その上に電気伝導性の物質の薄い被覆をなしたものから作られるのが望ましい。
【００７３】
図4Aは、本発明の実施例に基づくスペーサ壁908上に形成された被覆904を含むフラットパネルディスプレイ900の一部を示す、図4Bの9b−9bで切った単純化された断面図である。図4Bはフラットパネルディスプレイ900の一部を示す、図4Aの9a−9aで切った単純化された断面図である。フラットパネルディスプレイ7900はフェースプレート902、バックプレート903及び側壁（図示せず）を有し、それらは内部が真空状態、即ちほぼ１×10^-7torr以下に保たれた密閉されたケース901を形成している。
【００７４】
収束リブ（focusing ribs）（または収束隆起部分）902がバックプレート903の内部表面上に設けられ、それは図4Aの面に対して垂直となっている。フラットパネルディスプレイに於ける収束リブの使用及び構造についての詳細は、先に引用したSpindt他による米国特許出願第08/188,855号に記載されている。各対になった収束リブ912の間に形成される凹状部分に於いて、電界エミッタ909がバックプレート903の内部表面上に形成される。電界エミッタ909は、ほぼ1,000のグループに形成されている。図4A及び図4Bには示されていないが、図2Aの実施例のエミッタライン310と相似形のエミッタ電極ラインのパターンは、電界エミッタ909とバックプレート903の間に設けられている。同様に図には示されていない、図2Aの実施例のゲートライン311と相似形のゲート電極ラインのパターンも、電界エミッタの上に設けられている。
【００７５】
暗隆起部分911のマトリクスは、ケース内部901のフェースプレート902上に設けられ、詳細については図2A〜図2Eに関して前に記述したとおりである。蛍光体913は、隆起部分911の間の各凹状部分を部分的に埋めるように形成されている。アノード914は薄いアルミニウムのような電気伝導物質であって、蛍光体913上に形成される。
【００７６】
スペーサ壁908は、バックプレート903に対してフェースプレート902を支持している。各スペーサ壁908の両端の間の表面には抵抗性の被覆904がなされるか、若しくはドーピングが施されているが、このことは以下に更に詳細に述べられている。抵抗性被覆904によって、スペーサ壁908上に電荷が帯びるのを最小化若しくは防止して、電子の流れ915を歪めることのないようにしているのである。
【００７７】
各スペーサ壁908の一端は複数の隆起部分911に接触し、金属被覆エッジ905が設けられている。スペーサ壁908の反対側の一端は、複数の収束リブ912に接触し金属被覆エッジ906が設けられている。金属被覆エッジ905及び906は、例えばアルミニウム若しくはニッケルでできている。金属被覆エッジ905及び906によって、被覆904とフェースプレート902との間の、若しくは被覆904と収束リブ912との間の良好な電気的接続がなされ、それによってスペーサ壁904の両端の電圧が好ましく画定され、抵抗値の均一な接続がなされる。スペーサ壁908、被覆904及び金属被覆エッジ905の間の境界部分の形態は、様々なものが採用可能であるが、このことは以下に詳しく述べる。電極917は各スペーサ壁908の被覆をなされた（またはドーピングされた）表面上に形成され、エミッタ909からアノード914へと上昇する電位を「細分化」するのに用いられる。
【００７８】
本発明の別の実施例に於いては、スペーサ壁908は電極917の無い形で形成される。
【００７９】
各電界エミッタのグループ909は電子915をフェースプレート902の内部表面に向かって放出する。フラットパネルディスプレイ900の一部として回路系（図示せず）が形成されるが、それは例えばICチップ上に接続可能な形でバックプレート903の外面に設けられ、電極917の電位を制御するのに用いられる。各電極917の電位は電界エミッタ909からアノード914の高電圧まで直線的に電位が上昇するように設定されるのが一般的である。従って、電子915はフェースプレート902に向かって加速され、蛍光体913に衝突してフラットパネルディスプレイ900から放射される光を発生する。
【００８０】
最適な収束のために、図4Aの面に於ける必要な等電位線は収束リブ912の近傍に於いて曲がった線を描き、収束リブ912から出てエミッタ909のある空間に入る形となっている。しかし、スペーサ壁909の存在がその位置、即ちスペーサ壁909の直線的な形をした底部に於ける等電位線に影響を与える。本発明によれば、スペーサ壁909の底部の近傍に電極917を曲がりくねった形状に形成することによって、所望の曲がった形状の等電位線を有する電界を形成することができる。
【００８１】
図５は、電圧を縦軸に、電界エミッタ909からの距離907（図4B）を横軸にとったグラフである。アノード914は電界エミッタ909から距離916だけ隔てられて設けられ、電界エミッタ909より高い電位（図５に於いてHVで表されている）を維持されている。スペーサ壁908から離れた所にある電界エミッタ909のグループ、例えば電界エミッタ909bに対しては、スペーサ壁908は電界エミッタ909からの電子の流れ915に干渉することはなく、電界エミッタ909からアノード914への電位の変化は、図５に示すようにほぼ直線的である。
【００８２】
電界エミッタ909とアノード914との間の電位の変化は各スペーサ壁908の近傍に於いても直線的であることが必要で、それによって電子の流れが歪められることがなくなる（即ち画像の質の低下を防げる）。しかし、電界エミッタ909aのようにスペーサ壁908の１つの近くに設けられた電界エミッタ901のグループに於いては、隣接したスペーサ壁908によって電界エミッタ909からの電子の流れ915が干渉されることがあり得る。電界エミッタ909aから発せられた浮遊電子915はスペーサ壁908に衝突して、一般的にはスペーサ壁908に電荷を蓄積することになる。スペーサ壁908に衝突する電子密度を（電流密度ｊ）所与のものとすると、スペーサ壁908の表面に蓄積する電荷の量はｊ・（１−δ）に等しくなる。δ≠１のとき、電荷の蓄積によってスペーサ壁908表面の電位が望ましい電位からずれることになり、スペーサ壁908からの電子の流れがゼロでなくなる。スペーサ壁908の電気伝導性が低い場合は、電位のずれはスペーサ壁908の近傍の電子の流れを歪めて、ディスプレイの画像の質を低下させることになる。
【００８３】
一般的に言ってスペーサ壁908の近傍に於ける望ましい電位（電界エミッタ909からアノード914への直線的な電位の上昇に基づいて求められる）からの電位の偏差は以下の方程式で与えられる。
【００８４】
ΔＶ＝ρｓ・｛ｘ・（ｘ−ｄ）/2｝・ｊ・（１−δ）（１）
ここで、
ΔＶ＝電圧の変化（Ｖ）
ρｓ＝スペーサ壁の面抵抗（Ω／□）
ｘ＝最も近い電極との距離、０＜ｘ＜ｄ（cm）
ｄ＝電極間の距離（cm）
ｊ＝スペーサ壁の表面に流れる電流密度（Ａ）
δ＝二次電子放出比（無次元）
である。
【００８５】
上記の方程式に於いては、電流密度ｊがスペーサ壁908に均一に衝突し、スペーサ壁908の面抵抗ρｓが均一であることが仮定されている。更に正確に言えば、方程式（１）は電流密度ｊに於ける電流の大きさがスペーサ壁908上の位置に依存していること、二次電子放出比δがスペーサ壁908上のその位置における正確な電位に依存していることを説明しているのである。
【００８６】
方程式（１）に見られるように、電位の偏差ΔＶは２つの電極917の中間点で最大となり、（即ち｛ｘ・（ｘ−ｄ）/2｝という最大値をとる）ΔＶは電極からの距離の二乗に比例する。このため、更に電極を加えることによってスペーサ壁908近傍の電位のずれを最小化し、それによってフェースプレート902へ向かう電子915の流れの歪みを最小にすることができるのである。幅ｗの電極をｎ個、高さｈのスペーサ壁908に追加すると、フラットパネルディスプレイ900の電力消費は減少するが、電力比は、
P_NEW/P_OLD＝（ｄ−nw）／｛ｄ・（ｎ＋１）^２｝（２）
なる式で与えられる。
【００８７】
例えば、4milの幅を有する４つの電極を高さｈが100milのスペーサ壁908に追加すると、所与のΔV_maxに対する電力I²Rのロスはほぼ30分の１程度となる。
【００８８】
この更に効率的な電荷放出によって面抵抗ρｓの値が高まり、電力消費を著しく節約することができるのである。他の利点としては、電極917が僅かに露出した形で設けられている場合、電極917によって電荷が大部分さえぎられ、電気を帯びないようにされている高抵抗の部分に電荷が衝突するのを防いでいることである。しかし、各追加された電極917によってディスプレイ900の製造コストが上昇する。フラットパネルディスプレイ900に含まれる電極917の数は、以下述べる要素の間のトレードオフの関数を考慮して選択される。
【００８９】
方程式（１）から更に読みとれることは、電極917の数が所与の場合、面抵抗ρｓが低下するにつれ電位の偏差ΔＶも低下し、二次電子放出比δは１に近づくということである。従って、スペーサ壁908の表面が、低い面抵抗ρｓと１に近い二次電子放出δを有することは望ましいことである。二次電子放出比δは下限が０で、上昇した場合は非常に高い数値を取りうるので、一般的には、二次電子放出比に関しては、低い値の二次電子放出比δを有する材料を選択するのが望ましいということが言える。
【００９０】
図６は二次電子放出比を縦軸に、電圧を横軸に取ったグラフであって、２つの物質、即ち物質1101及び1102の特性を示したものである。物質1101のような高抵抗率の物質に対してはほとんどの場合、エネルギーが100Vから10,000Vの範囲で二次電子放出比は１より大きい値（しばしば１よりずっと大きな値）となり、表面は正の電荷を帯びることになる。アノード914はエミッタ909に対して1,500V〜10,000Vの正の電位差を維持しているのが一般的であるが、これは図2Aに示すアノード315及びエミッタ309について上記したのと同様である。更に、上記のように、スペーサ壁908は、好ましくは電気的に絶縁性（即ち高い抵抗率を有する）の物質から作られている。従って、スペーサ壁908は正の電荷を帯びる（そしてしばしば大きな電荷である）のが一般的であり、エミッタ909からの電子917の流れを弱めることになる。
【００９１】
しかし、物質1102は、フラットパネルディスプレイ900の電位の範囲に於いては二次電子放出比δが１程度に保たれている。電位の偏差ΔＶが１−δに比例して変化するので、スペーサ壁908の表面が物質1102でできている場合、スペーサ壁908の表面には電荷（正負を問わず）がほとんど蓄積されない。この結果、スペーサ壁908の存在が、電界エミッタ909とアノード914との間の電位差に影響を与えることがほとんどなく、従って、スペーサ壁908のために電子915の流れが歪められることが最小化される。
【００９２】
本発明によれば、ケース内部901に向くように設けられているスペーサ壁908の表面は図６の材料1102によく似た二次電子放出比δの特性を有する材料で処理される。更に、この表面はスペーサ壁908の大きな抵抗と比較して低い抵抗値を持つ表面となるように処理され、電荷がスペーサ壁908から若しくはフェースプレート902からバックプレート903へ容易に流れるようにされ、かつその抵抗値はフェースプレート902上の高電圧蛍光体からの電流の流れが大きくなって大きな電力ロスとなるほど低いものではないものとされる。
【００９３】
本発明の実施例の１つに於いて、スペーサ壁908はセラミック製であり、被覆904は二次電子放出比δが４より小さく面抵抗ρｓが10⁹と10¹⁴Ω／□の間であるような材料によってなされる。更に別の実施例に於いては、被覆904に用いられる材料は、面抵抗ρｓは前記の通りで、二次電子放出比δが２より小さいものである。この実施例に於ける被覆904は、例えば、酸化クロム、酸化銅、炭素、酸化チタン、酸化バナジウム若しくはこれらの混合したものを材料として形成される。更に別の実施例に於いては、被覆904は酸化クロムによってなされる。被覆904の厚みは0.05μｍと20μｍとの間である。
【００９４】
本発明の別の実施例に於いて、被覆904は、二次電子放出比δの大きさについては特に決まっていないが面抵抗ρｓが10⁹から10¹⁴Ω／□である材料によって形成されたスペーサ壁908上の第１被覆を含んでいる。そして第１被覆の上には、二次電子放出比δが１つの実施例に於いては４より小さく、別の実施例に於いては２より小さいような第２被覆が形成される。第１被覆の材料としては、例えば、酸化チタンクロム、酸化シリコン若しくは窒化シリコンなどがある。第２被覆の材料としては、例えば、酸化クロム、酸化銅、炭素、酸化チタン、酸化バナジウム若しくはこれらの材料の混合物などがある。被覆904の全体の厚みは0.05μｍと20μｍとの間である。
【００９５】
本発明の更に別の実施例に於いて、スペーサ壁908はその表面にドーピングを施されて面抵抗ρｓが10⁹から10¹⁴Ω／□の間となり、次に、二次電子放出比δが１つの実施例に於いては４より小さく、また別の実施例に於いては２より小さいような被覆904をなされる。ドーパントとしては、例えば、チタン、鉄、マンガン若しくはクロムなどが使用できる。被覆904は例えば、酸化クロム、酸化銅、炭素、酸化チタン、若しくは酸化バナジウム、これらの材料の混合物などがある。１つの実施例に於いて被覆904は酸化クロムであり、その厚みは0.05μｍと20μｍとの間である。
【００９６】
また別の実施例に於いては、スペーサ壁908はその表面に、面抵抗が10⁹と10¹⁴Ω／□の間となるべく、濃縮ドーピングを施される。ドーパントとしては、例えば、チタン、鉄、マンガン若しくはクロムが使用できる。
【００９７】
本発明の別の実施例に於いて、スペーサ壁908は部分的に電気伝導性セラミック若しくはガラスセラミック材料から作られる。
【００９８】
上記の被覆904はスペーサ壁908上に何らかの適切な方法によって形成される。例えば被覆904は、よく知られた技術、例えば、熱若しくはプラズマ強化化学蒸着、スパッタリング、蒸着、スクリーンプリンティング、回転塗布機による塗布、噴霧若しくはディッピング（dipping）によって形成できる。どんな方法が使用されたとしても、面抵抗の均一性が±２％以内に収まるように被覆904を形成するのが望ましい。このために、被覆904を形成するにあたって、厚みを特定の誤差の範囲内に制御して行うのが一般的である。
【００９９】
スペーサ表面の被覆を形成するための別の方法としては、第１のセラミック層に含まれる材料を利用することが上げられるが、このセラミック層はその後の焼成処理に於いて多少電気伝導性をもつようにすることができる。
【０１００】
上記の実施例に於いて、スペーサ壁の表面に電荷が帯びるのを最小化若しくは防止するために行われるスペーサ壁の処理について述べた。スペーサ構造体を有する本発明の実施例に於いて、スペーサ構造体の電子が流れる開口部の表面は上記のように処理され、その表面が電荷を帯びるのを最小化若しくは防止している。
【０１０１】
図7Aから図7Dはスペーサ壁の間の境界部分を図解した断面図であって、本発明のさまざまな実施例による抵抗性被覆、金属被覆エッジ、収束リブが示されている。各実施例の被覆は、図4A及び図4Bに関して前に記述した被覆の１つである。各実施例に於いて、金属被覆エッジと抵抗性被覆の境界部分が正確に形状を定めて設けられるが、それは直線的な形状でカソードからの一定の高さを有しているので、バックプレートに平行な、スペーサ壁の長手方向に沿った基部に於いて、直線的な等電位線が画定される。以下に述べる本発明の実施例に基づく金属被覆エッジは、上記の抵抗性被覆904の形成に於いて使用した技術によって、スペーサ壁の表面のエッジ部分に形成される。
【０１０２】
図7Aに於いて抵抗性被覆1204は、スペーサ壁1208の側面1208a上に形成される。被覆1204は側面1208上に形成されるので、被覆1204は側面1208aの末端部からはみ出して延在していない。金属被覆エッジ1206はスペーサ壁1208の末端面1208b上に形成され、従って金属被覆エッジ1206は被覆1204からはみ出して延在していない。
【０１０３】
図7Bに於いて、抵抗性被覆1214はスペーサ壁1218の側面1218a及び末端面1218上に形成されて、スペーサ壁1218全体を覆う。金属被覆エッジ1206はスペーサ壁1218の末端面1218b上に形成された被覆1214の一部に接触するように形成され、金属被覆エッジ1206は被覆1204の端面からはみ出して延在しない。
【０１０４】
図7Cに於いて、抵抗性被覆1214は、スペーサ壁1218の側面1218a及び末端1218bに形成されて、スペーサ壁1218全体を覆う。金属被覆エッジ1216は、スペーサ壁1218の末端面1218b上に形成された被覆1214の一部に接触する形で形成され、このとき金属被覆1216は被覆1214と重なり合い、被覆1214の角の部分に於いて正しく定められた高さまで延在する形で設けられる。
【０１０５】
図7Dに於いて抵抗性被覆1204は、図7Aと同様にスペーサ壁1208の側面1208a上に形成され、このとき被覆1204は側面1208への末端部からはみ出して延在していない。金属被覆エッジ1216は、スペーサ壁1208の末端面1208上に形成された被覆1204の一部に接触する形で形成され、このとき金属被覆1216は被覆1204と重なり合い、被覆1204の角の部分に於いて正しく定められた高さまで延在する形で設けられる。
【０１０６】
上記のように、ケースの内部901に露出されているスペーサ壁908の表面上に電極917は間隔を置いて設けられている。これらの電極917に於ける電位は分圧手段によって設定される。分圧手段は被覆904若しくは抵抗性のストリップのどちらかであって、ディスプレイ900のアクティブ領域の外側にあり、各電極917から伸びる電気伝導トレースと接続されている。各電極917に於いて望ましい電圧を得るために、その位置に於ける抵抗値を必要なだけ上昇させるべく、分圧手段の選択された位置に於ける材料の除去、即ち分圧手段の「トリミング（trim）」を行うことができる。トリミングは例えば分圧手段の材料をレーザーを用いて除去することによって実施される。別の方法として、選択された電気伝導トレースの１つからの材料の除去によっても実施することができるが、それは例えばケース901の外側の、ケース内部の電極917に伸びているトレースを、１つ若しくはそれ以上長さを短くすることによって、同様の効果を得ることができるのである。
【０１０７】
図8A〜図8H（集合的に図８）、図9A〜図9J（集合的に図９）、及び図10A〜図10J（集合的に図10）は、図2AのCRTディスプレイの発光構造体を製造するための４つの基本的な加工処理シーケンスを図解している。この加工処理を記述するのを容易にするために、図８、図９、及び図10に於ける向きは、図2Aに於ける向きと逆になっている。以下の加工処理に関する記述に於いて、方向に関する言葉、例えば上側及び下側などは図８〜図10に於ける図の向きに当てはまるものである。
【０１０８】
図８に示される加工処理シーケンスから始めると、スタート点はフェースプレート302である。フェースプレート302の内部表面は（即ちここでは上側のフェースプレート表面）、図8Aに示されるように粗くされ、ブラックマトリックスを形成する材料の反射性を低減する。この表面を粗くする工程は、フッ化水素酸溶液のような化学的エッチング剤若しくはハロゲンベースのプラズマエッチング剤を用いて実施されるのが一般的である。
【０１０９】
暗非反射フリットを形成することができるソーダガラスのスラリー321は、図8Bに示されるように、フェースプレート302の上側表面上にスクリーンとして析出させられる。スラリー321は、１分間〜120分間の400℃〜450℃での焼成（即ち加熱）によって硬化ソーダガラス層322に変換される。図8Cを参照してもらいたい。ソーダガラス層322の、暗隆起部分314になることが予定されている部分の間に位置する部分は、適切なフォトレジストマスク（図示せず）を用いた化学的エッチングまたはプラズマエッチングによって、あるいは適当にプログラムされたレーザーを用いた溶除によって除去される。図8Dは、ここまでの加工処理によって、ソーダガラス層322の残った部分が隆起部分314となっていることを示している。
【０１１０】
図8Eに描かれているように、蛍光体ストライプ313r、313g、及び313bは、フェースプレート302の上側表面上の暗隆起部分314の間の形成される。詳述すると、赤、緑、及び青の３つの色の内の１つの光を発する、ポリマー、光合成剤、及び蛍光体粒子のスラリーは、フェースプレート302の上側表面上に配置される。このような色のうちの１つの色の蛍光体の粒子が配置されることが予定されている部位にあるスラリーの一部分は、適当なフォトレジストマスク（図示せず）を用いて、光化学線放射にさらされることによって硬化される。スラリーの残りの部分を流し去り、構造体はすすぎ洗いされる。この工程は残りの２つの色の光を発する蛍光体の粒子に対してそれぞれ繰り返して実施される。構造体は乾燥させられて、蛍光体ストライプ313の形成が完了する。
【０１１１】
ラッカーの層323が、蛍光体313及び隆起部分314上に噴霧によって形成される。ラッカー層323の上側表面は、図8Fに示すように滑らかなものである。アルミニウムがラッカー層323上に蒸着されて、光反射層315が形成される。図8Gを見てもらいたい。次に、構造体は約450℃で60分間に亘って一部に酸素を含む大気の中で加熱され、ラッカー323が燃焼することにより除去される。図8 Hは完成した構造体を示している。ラッカー層323は滑らかな上側表面を有していたので、結果的に光反射アルミニウム層315も滑らかな下側表面を有することになる。
【０１１２】
図９に移ると、ここでのスタート点はやはりフェースプレート302であって、その表面は粗くなっている。図9 Aを見てもらいたい。暗非反射金属の層325は図9Bに示すようにフェースプレート302の上側表面上に配置されている。金属層325は、厚みが50nm〜200nmのブラッククロム若しくはニオブからなるのが一般的である。
【０１１３】
厚いフォトレジスト層326が、図9Cに示すように金属層325の上に形成される。フォトレジスト層326は例えばMorton社のEL2026のようなポジのフォトレジストからなる。フォトレジスト層の厚みは25μｍ〜75μｍであって、典型的には50μｍである。フォトレジスト326は選択的に光化学線放射にさらされて、隆起部分314に対するほぼ望ましい幅の溝327を形成するべく加工される。溝の幅は10μｍ〜50μｍであって、典型的には25μｍである。図9Dを参照すると、そこでは326aがフォトレジスト326の残りの部分として示されている。
【０１１４】
溝327には選択的に金属が完全に若しくは殆ど充填された状態にされ、図9Eに示すような金属の隆起部分314dが形成される。選択的充填は電気化学的析出処理（電気メッキ）によってなされる。金属隆起部分314dは黒若しくは光沢のない金属からなるものでも良い。隆起部分の金属としてはクロム若しくはニッケル−鉄合金などが一般的である。フォトレジストマスク326aはその後除去されて、図9Fに示すような構造体が形成される。
【０１１５】
金属隆起部分314dをマスクとして使用して、暗金属層324の露出部分は除去される。図9Gに示されているのは、ここまでの加工処理でできあがった構造体において、暗隆起部分314eが金属層325の残りの部分であることである。各暗隆起部分314e及び上層をなす隆起部分314dは、暗隆起部分314の１つを構成する。
【０１１６】
蛍光体ストライプ313及び光反射層315は、図８の加工処理と共に上で述べてきた方法によって、ここで形成された。図9Hはストライプ313の形成を示したものである。ラッカー層323上に配置された層315は図9Iに図示されている。図9Jは、ラッカー層323が燃焼させられて除去された後の完成した発光構造体を示したものである。
【０１１７】
図10の加工処理シーケンスのスタート点は、透明な電気絶縁性の平らな本体（若しくはプレート）329であって、これは典型的には、概ね均一な組成を有するガラスでできている。図10Aをみてもらいたい。サンドブラストマスクのような効果を有する材料でできたパターンをなす層330は、図10Bに示すように透明な本体329の上側表面上に形成される。マスク層330はサンドブラストマスク材料の被覆層（blanket）を本体329上に設けることによって形成され、その後本体329の表面の露出した部分にマスクエッチングを施すことによって被覆層の一部を選択的に除去する。
【０１１８】
透明な本体329のマスク330を通して露出した部分を特定の深さまで除去するべく、選択的な除去が実施される。図10Cは、本体329の残りの部分がフェースプレート302及び上層をなすパターンをなす隆起部分324fからなる、ここまでの加工処理の結果出来上がった構造体を図解したものである。除去処理はサンドブラストによってなされる。サンドブラストを実施している間、マスク330は腐食させられて取り除かれる。サンドブラストが終了したときにマスク330が残っている場合は、その残りのマスク330は図10Dに示すように除去される。
【０１１９】
暗色の材料でできた層331は、この構造体の上側の表面上に配置されたスクリーンである。図10Eを見てもらいたい。暗色の材料は暗色のガラス若しくは暗色の金属からなる。フォトレジストマスク332は、図10Fに示すように隆起部分314fの真上にある暗色の層331上に形成されるのが一般的である。マスクの不整合を回避するため、フォトレジストマスク332はフォトマスクレチクルを使用して作られるのが一般的であり、このレチクルはネガフォトレジストのためのサンドブラストマスク330若しくはポジフォトレジストのためのネガのマスクを作るときに使用されるものである。
【０１２０】
暗隆起部分314gは、暗色の層331の露出部分を取り除くことによって隆起部分314fの上にそれぞれ形成される。図10Gは、フォトレジスト332を除去した後の構造体を図解したものである。各隆起部分314g及び下層をなす隆起部分314fは暗隆起部分314の１つを構成する。
【０１２１】
発光構造体は、図９の加工処理によって上記のような方法で完成する。特に、蛍光体はストライプ313は、図1 0Hに示すように隆起部分314の間に形成される。図10Iは、光反射層315がラッカー323の上に形成されることを示している。ラッカー323を燃焼させて除去させた後の完成した構造体は、図10Jに於いて示されている。
【０１２２】
図８から図10に示される既に述べた加工処理の１つによって、図2AのCRTカソード構造体を製造した後、スペーサ壁308及び外壁304は、カソード構造体と発光ブラックマトリックス構造体との間に適切に配置され、一方でディスプレイの部品はポンプで気圧を10^-7torr以下に下げられた小室に入れられる。その後、ディスプレイは300℃〜600℃、典型的には450℃の下で密閉状態にされる。
【０１２３】
暗隆起部分314は、上記のように300℃〜700℃の範囲の温度（この温度は隆起部分の材料が金属、ソーダガラス、若しくはガラスのどれかによって決まる。）に於いて軟化する。隆起部分が軟化する温度は、ディスプレイを密閉する温度とほぼ同じかそれよりやや低い温度に選択されるのが一般的である。この結果、スペーサ壁308は密閉処理の間に隆起部分314に僅かに食い込むことになる。これによって、壁308の間の高さの違いを補償する。
【０１２４】
隆起部分を軟化させる温度がディスプレイを密閉させる温度よりも高い場合は、暗隆起部分314をCRTディスプレイを密閉する直前に予め軟化させておくことが出来る。この場合、スペーサ壁308は密閉処理の間に再び隆起部分314に僅かに食い込み、スペーサ壁の高さの違いを補償することになるのである。
【０１２５】
本発明の特定の実施例について述べてきたが、この記述は単にここで図解したものに基づいたものであり、請求項に述べる本発明の範囲はこれに限られるものではない。例えば、図10の加工処理シーケンスに於ける暗隆起部分314は、加工処理シーケンスの初めに透明な本体の頂部に暗色材料の層を設け、その後、隆起部分の上側部分314gを形成する過程を省略することによって、暗色部分を隆起部分の頂部から底部へ移動させることが出来る。追加的に平行に設けられた暗非反射隆起部分は、フェースプレート302上に形成されて、隆起部分314に対して垂直に延在する形となる。
【０１２６】
蛍光体ストライプ313は、蛍光体粒子の代わりに薄い蛍光体の薄膜からも製造することができる。また発光領域313は、蛍光体（この場合は粒子でも薄膜形状でもかまわない。）以外の素子によって形成することも出来る。
【０１２７】
フェースプレート302のすぐ近くに配置された透明なアノードは、光反射層315の代用として、若しくはそれと共に使用することができる。このようなアノードは、酸化インジュウム−錫のような透明な電気伝導物質の層からなるのが一般的である。フェースプレート302と、存在する場合には隣接して設けられる透明なアノードとは、発光ブラックマトリックス構造体の本体部分を構成する。このように、請求項に記載の本発明の範囲及び精神を逸脱することなく当業者は様々な改変をなし得るであろう。
【図面の簡単な説明】
【図１】本発明の１つの実施態様に従った、電界放出カソードを含むフラットパネルディスプレイの透視図であって、表層部の一部を切り取って内部を見せているものである。
【図２Ａ】図１のフラットパネルディスプレイの一部の詳細な透視断面図である。
【図２Ｂ】図2Aのディスプレイの内部の部品の平面図であって、矢印ｃの方向から見た図である。
【図２Ｃ】図2Aのディスプレイの内部の部品の平面図であって、図2Aの矢印ｄの方向から見た図である。
【図２Ｄ】図2AのフラットパネルCRTディスプレイ全体の横断面図である。
【図２Ｅ】図2AのCRTディスプレイのブラックマトリクスを中心に置いた一部の拡大断面構造図である。
【図３】本発明の１つの実施態様に従った、電界放出カソード及びスペーサ壁を含むフラットパネルディスプレイの一部の単純化した断面図である。
【図４Ａ】本発明の１つの実施態様に従ったフラットパネルディスプレイの単純化した断面図であって、スペーサ壁の表面に形成された被覆を図解したものである。図4Bの9b−9bに沿って切った断面図である。
【図４Ｂ】本発明の１つの実施態様に従ったフラットパネルディスプレイの単純化した断面図であって、スペーサ壁の表面に形成された被覆を図解したものである。図4Aの9a−9aに沿って切った断面図である。
【図５】電圧を縦軸に、電界放出装置の設けられたベースプレートに対して垂直方向の電界放出装置とベースプレートとの距離を横軸にとったグラフである。
【図６】二次電子放出比を縦軸に電圧を横軸にとったグラフであって、２つの物質の特性を示したものである。
【図７Ａ】スペーサ壁の間の境界部分を図解し、本発明の様々な実施態様に従った金属被覆及びバックプレートの隆起部分に焦点を合わせた断面図である。
【図７Ｂ】スペーサ壁の間の境界部分を図解し、本発明の様々な実施態様に従った金属被覆及びバックプレートの隆起部分に焦点を合わせた断面図である。
【図７Ｃ】スペーサ壁の間の境界部分を図解し、本発明の様々な実施態様に従った金属被覆及びバックプレートの隆起部分に焦点を合わせた断面図である。
【図７Ｄ】スペーサ壁の間の境界部分を図解し、本発明の様々な実施態様に従った金属被覆及びバックプレートの隆起部分に焦点を合わせた断面図である。
【図８Ａ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｂ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｃ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｄ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｅ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｆ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｇ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図８Ｈ】図2Aのディスプレイの発光ブラックマトリクス構造の製造工程を示した断面図である。
【図９Ａ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｂ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｃ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｄ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｅ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｆ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｇ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｈ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｉ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図９Ｊ】図2Aのディスプレイの発光ブラックマトリクス構造の別の製造工程を示した断面図である。
【図１０Ａ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｂ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｃ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｄ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｅ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｆ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｇ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｈ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｉ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。
【図１０Ｊ】図2Aのディスプレイの発光ブラックマトリクス構造の更に別の製造工程を示した断面図である。[0001]
(Background of the Invention)
1.Technical field to which the invention belongs
The present invention relates to a flat panel device such as a flat CRT display. The invention also relates to the technology used in the manufacture of flat panel devices.
[0002]
2.Related technology
In recent years, a number of attempts have been made to build flat CRT displays (also known as flat panel displays) to provide a lighter, less bulky display that replaces traditional polarized beam CRT displays. In addition to flat CRT displays, other flat panel displays, such as plasma displays, have been developed.
[0003]
In a flat panel display, a face plate, a back plate, and a connection wall provided so as to surround an outer peripheral portion of the face plate and the back plate form one enclosed case. In some flat panel displays, the inside of the case is kept close to a vacuum. For example, in a flat CRT display, approximately 1 × 10^-7It is kept at torr. The inner surface of the faceplate is provided with a phosphor pattern or a coating of a light emitting element such as a phosphor that defines an active area on the display. The light-emitting element emits light. This is because the cathode element provided adjacent to the back plate is excited to emit electrons, which are accelerated toward the phosphor on the face plate, and the phosphor is accelerated. Emits light so that the light can be seen by a viewer on the outer surface (viewing surface) of the face plate.
[0004]
In the display, the electron-emitting device is selectively excited to emit electrons, which are directed to the phosphor on the faceplate. These phosphors, when struck by electrons, emit light that is visible on the exterior surface of the faceplate.
[0005]
The electrons emitted from each electron-emitting device are made to collide only with a predetermined target phosphor. However, some of the emitted electrons may impact a portion of the faceplate other than the targeted phosphor. In order to improve the contrast in the face plate, a matrix of non-reflective regions that do not substantially emit light even when electrons from the electron-emitting devices collide is provided in a form appropriately dispersed in the fluorescent region. In a color display, the black matrix also improves color purity. The fluorescent region is provided so as to be further raised from the face plate than the black matrix.
[0006]
When the interior is near vacuum, pressure is applied to the wall of the flat panel display.This is due to the difference in pressure between the interior near vacuum and the outside atmospheric pressure. It is because it is large enough to make it. In a rectangular display having a diagonal length greater than approximately one inch (the diagonal is the distance between opposing corners of the active area), the faceplate may be reduced due to the large aspect ratio. Particularly susceptible to types of mechanical damage. Here, the aspect ratio is defined by dividing the width, for example, the distance between the inner surfaces of the connecting walls facing each other, or the height, for example, the distance between the inner surface of the back plate and the inner surface of the face plate by the thickness. Is what is done. The face plate or the back plate of the flat panel display may also fail due to an external force applied to the flat panel display.
[0007]
Spacers have been used to support the faceplate and / or backplate from within. The conventional spacer has a wall shape or a column shape, and is provided between pixels (a region of a phosphor as a minimum unit constituting an image on the display) in an active region of the display.
[0008]
Spacers have been formed by photopatterning polyimide. However, polyimide spacers have proven inadequate because of (1) insufficient length, (2) typical materials used for faceplates (glass), and backplates. The coefficient of thermal expansion of a typical material (e.g., glass, ceramic, glass-ceramic or metal) and a typical material (e.g., glass-ceramic or ceramic) used for an addressing grid. The inability to match can cause problems with the register, and (3) outgassing can occur if the polyimide is used in a near vacuum state.
[0009]
Glass spacers have also been used, but glass may not have sufficient strength. Furthermore, glass spacers are even weaker than (ideal) glass because of the inherent microcracks of glass that tend to spread easily throughout the glass.
[0010]
In addition, no matter what material is used for the spacer, the presence of the spacer in the vicinity of the spacer may adversely affect the flow of electrons toward the faceplate. For example, floating electrons generate static electricity on the surface of the spacer, and a voltage distribution different from a desired voltage distribution is formed in the vicinity of the spacer, thereby distorting the flow of electrons and distorting an image displayed on the display. It will happen.
[0011]
(Summary of the Invention)
According to the present invention, a flat panel device has a spacer that provides internal support. Especially for devices that operate with low pressure inside, this spacer can be destroyed by the stress created by the pressure difference between the low pressure inside (eg, below atmospheric pressure) and the outside atmospheric pressure. To prevent The spacer provides internal support to the device against stresses caused by external impacts. In addition, the surface of the spacer inside the case is treated to prevent or minimize the generation of static electricity on the spacer surface. As a result, the adverse effect of the spacer on the flow of electrons near the spacer is eliminated, and the image distortion of the device is eliminated.
[0012]
In one embodiment of the present invention, a coating is provided on the surface of the spacer, which coating has a secondary electron emission ratio δ of less than 4 and a sheet resistance of 10⁹Ω / □ and 10¹⁴It is made of a substance having a value between Ω / □. The material forming this coating is selected from chromium oxide, copper oxide, titanium oxide and vanadium oxide.
[0013]
In another embodiment of the present invention, a first coating is applied to the surface of the spacer. The second coating is over the first coating. The first coating has a sheet resistance of 10⁹Ω / □ and 10¹⁴This is done by substances taking values between Ω / □. The second coating is made of a substance having a secondary electron emission ratio δ of less than 4.
[0014]
In another embodiment of the present invention, a first doping is applied to the surface of the spacer so that the surface resistance of the surface is 10%.⁹Ω / □ and 10¹⁴A value between .OMEGA ./. Quadrature. And then the surface of the doped spacer is coated with a substance having a secondary electron emission ratio .delta. The material forming the coating is selected from chromium oxide, copper oxide, carbon, titanium oxide and vanadium oxide.
[0015]
In another embodiment, the sheet resistance of the spacer surface is 10%.⁹Ω / □ and 10¹⁴Doping is performed on the spacer surface so as to take a value between Ω / □.
[0016]
The spacer is made, for example, of ceramic and is provided in the form of a spacer wall or a spacer structure, but may also be provided in the form of a combination of a spacer wall and a spacer structure. The flat panel device also has light emitting means. Also, the flat panel device can be configured to include a field emitter cathode or a thermionic cathode.
[0017]
In yet another embodiment of the invention, one or more electrodes are provided on the treated spacer surface. For example, the electrodes can be provided near the interface of the spacer and the backplate, and the voltage of the electrodes is controlled to obtain a desired voltage distribution near the interface, thereby resulting in imperfect surface treatment, Alternatively, the electron flow is deflected to a desired shape to correct the distortion caused by the spacer mismatch. In another embodiment, the electrodes may be provided in a serpentine configuration to achieve a desired voltage distribution near the boundary.
[0018]
The voltage of each electrode is set by forming the voltage dividing means. In one embodiment, the voltage dividing means comprises a resistive coating formed on the surface of the spacer. To obtain the correct voltage at each electrode, the sheet resistance of the coating must be adjusted.
[0019]
In yet another embodiment of the present invention, a strip of electrically conductive material (edge metallization) is formed between the end face of the spacer surface and the backplate and extends over the entire spacer. Are in close contact. If a resistive coating is provided on the surface of the spacer, the metallized edge is electrically connected to the resistive coating. In this case, the metallized edge and the resistive coating are provided such that the interface between them is at a certain distance from the inner surface of the backplate. Similarly, a metallized edge is formed between the faceplate and the end face of the spacer to make a good electrical connection between the faceplate and the spacer.
[0020]
In the method of assembling a flat panel device according to the present invention, a spacer is provided between a back plate and a face plate of the flat panel device to prevent or minimize the surface of the spacer from being charged. By applying a treatment to the surface, providing a coating on the end face of the spacer that serves as a metal coating edge that makes an electrical connection between the spacer and the back plate, and sealing the back plate and the face plate so as to encapsulate the spacer inside. The device is assembled. The treatment of the spacer surface can be accomplished by forming a resistive coating or coating, by doping the surface, by both doping the surface and forming a resistive coating or coating, or by baking the surface. By reducing.
[0021]
Further, the present invention comprises a light emitting structure suitable for use in an optical device such as a flat panel CRT display. The light-emitting structure of the present invention includes a main section, a raised portion provided along the main section, and a plurality of light-emitting regions provided in a portion between the raised sections along the main section. Including. The light emitting region emits light when electrons collide. On the other hand, the raised portion does not substantially emit light even when electrons collide. Further, the raised portion has a shape that is further raised from the main body portion than the light emitting region.
[0022]
Each raised portion includes a dark region that substantially surrounds the entire width of the raised portion and for at least a portion of its height. The pattern of the raised portions forms a raised black matrix, which improves the contrast of the light emitting structure. When selectively emitting light of two or more colors in the light emitting region, the raised black matrix also has the effect of increasing color purity.
[0023]
The light emitting structure of the present invention can be manufactured according to various techniques. One of the techniques of the present invention is to form a pattern of raised portions by a process that includes the step of selectively removing a given layer of material of the raised portions along the body portion of the light emitting structure. It is formed along the main body of the light emitting structure. According to another technique in accordance with the present invention, a portion of the body is selectively removed to a particular depth, and the remaining unremoved portion of the body includes the body portion and the raised portion of the light emitting structure. It can also be formed as follows.
[0024]
(DETAILED DESCRIPTION OF THE INVENTION)
Hereinafter, embodiments of the present invention will be described for a flat CRT display.The drawing to be referredIn, corresponding parts are given the same reference numerals.It is.It will also be appreciated that the invention is applicable to other flat panel displays, such as plasma displays or vacuum fluorescent displays. In addition, the invention is not limited to use in displays, but may be used to control other devices such as, for example, optical signal processing and phased array radar devices. The present invention can also be applied to a flat panel device used for other purposes such as addressing and image scanning in a copier or printer for reproducing an image on another medium. In addition, the present invention is also applicable to flat panel devices having screen shapes that are not rectangular, such as screens having a particular shape, such as those used in circular or car dashboards and aircraft control panels.
[0025]
Here, a flat panel display is a display in which a face plate and a back plate are substantially parallel, and the thickness of the display, that is, the thickness measured in a direction substantially perpendicular to the face plate and the back plate, It is smaller than the thickness of a conventional deflection beam CRT display. Generally, the thickness of a flat panel display is less than 5.08 cm (2 inches), but is not necessarily limited to this. In many cases, the thickness of a flat panel display is substantially less than 5.08 cm, for example, on the order of 0.64 cm to 2.54 cm (0.25 to 1.0 inch).
[0026]
In the present specification, the term "spacer" is a general term for a material used as a support from the inside of a flat panel display. In this specification, spacers of certain embodiments of the present invention are described as "spacer walls" or "spacer structures." That is, the "spacer" includes all the structures having the function of the above-mentioned spacers together with the "spacer wall" and the "spacer structure".
[0027]
Generally, the spacer wall and the spacer structure of the present invention are made of a thin material, and this material can be processed as it is in an untreated state, and can be made hard and rigid by performing a certain treatment. It becomes. This material must be applicable in a vacuum environment. Further, the spacer walls and the spacer structure are made from a material having a coefficient of thermal expansion that closely matches that of the faceplate and backplate. A suitable coefficient of thermal expansion means that the spacer walls, faceplate, and backplate expand or contract approximately as much as the heating or cooling that occurs when the flat panel display is assembled and operating. Means that. As a result, proper alignment of the positional relationship between the spacer wall, the face plate and the back plate is maintained. Incompatible thermal expansion coefficients can cause phosphors to be damaged by the movement of the anode spacer wall or spacer structure relative to the faceplate, or stress in the flat panel display. It is conceivable that the components inside the display may be damaged (including that the vacuum state inside the display is damaged), or the spacer wall itself may be broken.
[0028]
In one embodiment, the spacer wall is made of a ceramic or glass ceramic material. In another embodiment, the spacer walls are made from ceramic tape. Hereinafter, in the description of the embodiments of the present invention, it is assumed that ceramic or ceramic tape and slurry are used as the material of the spacer wall or the spacer structure.
[0029]
Other materials include ceramic reinforced glass, opaque glass, amorphous glass with a flexible matrix structure, metal with an electrically insulating coating, or polyimide compatible with high temperature vacuum conditions. Can be used. In general, the requirements for the material of the spacer according to the invention are (a) that it can be made into a thin layer, (b) that the layer becomes flexible in the fired state, and (c) that it is fired. A single layer or several layers can be punched together in an unopened state, (d) a conductor can be provided in a required portion of the opened hole, and (e) a layer that has not been fired. (F) several layers can be laminated and at least can be joined together at the time of final heating; (g) a firing treatment Having a coefficient of thermal expansion that substantially matches the coefficient of thermal expansion of the faceplate and backplate made of a material such as, for example, float glass; The layered structure is rigid and tough, (i) the fired structure is compatible with vacuum conditions, and (j) the fired structure contains materials that would damage the cathode of the CRT. (K) that all materials and manufacturing costs can be practical.
[0030]
In this description and in the following claims, the term "ceramic" is frequently used, which in context means a ceramic tape or ceramic layer or sheet. That is, the term refers to the well-known glass-ceramic tape, devitrified glass tape, ceramic glass tape, ceramic tape or other tapes, and other tapes are plastic binders and ceramic or ceramic tapes. It has glass particles, is flexible and can be processed in a state where it has not been fired, and can be hardened to a hard and rigid material by firing, but it is flexible from the beginning Any equivalent material which has properties and can be finally processed into a hard and rigid state can be used.
[0031]
Ceramic tapes are made from a mixture of ceramic particles, amorphous glass particles, a binder and a plasticizer. Initially, the mixture is a slurry, which can be molded into a mold rather than formed into a ceramic tape. Ceramic tapes can be made from the slurry in an unfired state, which is a deformable material that can be easily formed and cut into the desired shape. The ceramic tape is made in a thin sheet shape, and its thickness is, for example, about 0.3 mil to 10 mil. Examples of ceramic tapes available in the practice of the present invention include catalog numbers CC-92771 / 777 and CC-LT20 from Coors Electronic Package, Chattanooga, Tenn. There is an equivalent tape.
[0032]
Another example of a low temperature glass-ceramic material that can be used for the purposes of the present invention is DuPont's Green Tape. Green tapes are available in very thin sheets (eg, about 3 mil to 10 mil) and can be fired at relatively low temperatures, about 900 ° C to 1000 ° C, excellent in the unfired state It contains a plasticizer that imparts improved processability. Green tape is a product of a mixture of ceramic particles and also amorphous glass in particulate form, further comprising a binder and a plasticizer. See U.S. Patent Nos. 4,820,661, 4,867,935 and 4,948,759.
[0033]
The ceramic tape before the firing treatment is formed by the method described below, and the spacer wall and the spacer structure can be manufactured according to the present invention. After molding, the ceramic tape is fired. The baking process consists of two stages. In the first stage, the tape is heated to a temperature of about 350 ° C., causing the binder and plasticizer to burn off the tape. In the second step, the tape is heated to a certain temperature (between 800 ° C. and 2000 ° C., depending on the composition of the ceramic), and the ceramic particles sinter to form a tough, dense structure.
[0034]
The spacer wall is assembled into a flat panel display as follows. Strips have the required length and width in flat panel displays and are cut from unfired sheets of ceramic tape. An advantage of using unfired ceramic or glass ceramic is that the strip can be easily made by slitting or stamping. The strip is fired. The fired strips (spacer walls) are placed at predetermined suitable positions on the face plate and the back plate. The spacer walls are held in place during assembly to properly align with the faceplate and backplate.
[0035]
The strips of the spacer walls can also be made from fired ceramic or glass ceramic sheets. The fired sheet is coated (described in detail below) and processed into strips that form spacer walls. Alternatively, the baked sheet may be processed into strips and then coated.
[0036]
FIG.FIG. 1 is a perspective view of a flat panel display 300 according to one embodiment of the present invention, in which a part of a surface layer is cut away to show the inside. The flat panel display 300 has a face plate 302, a back plate 303, and side walls 304, which form a sealed case interior 301, which is in a vacuum state, for example, approximately 1 × 10^-7It is kept below torr. The spacer wall 308 supports the face plate 302 with respect to the back plate 303.
[0037]
The field emission cathode 305 is formed on the surface of the back plate 303 inside the case 301. As described in more detail below, the rows and columns of electrodes (not shown) control the emission of electrons from the cathode emitting elements (not shown). Similarly, as will be described in more detail below, the electrons are accelerated and directed toward the interior surface (eg, anode) of the phosphor-coated faceplate 302. The IC chip 310 includes a driving circuit that controls the voltage of the row and column electrodes to adjust the flow of electrons to the face plate 302. Electrically conductive traces (not shown) are used to make electrical connections between the circuits on chip 310 and the row and column electrodes.
[0038]
Figure 2AIllustrates a portion of a flat panel color CRT display, which comprises a field emission cathode area with a black matrix provided in a raised configuration.Figure 2ACRT displays have a transparent, electrically insulating flat faceplate 302 and an electrically insulating flat backplate 303. The inner surfaces of plates 302 and 303 face each other and are typically separated by 0.01 mm to 2.5 mm. The face plate 302 is typically made of glass having a thickness of 1 mm. The back plate 303 is typically made of glass ceramic or silicon having a thickness of 1 mm.
[0039]
Are installed horizontally separatedWasA group of insulator spacer walls 308 is located between plates 302 and 303. The spacer walls 308 extend at regular intervals in parallel with each other, and are provided in a direction perpendicular to the plates 302 and 303. Each wall 308 is typically made of ceramic having a thickness of 80-90 μm. The distance between the center lines of the walls 308 is typically 8 mm to 25 mm. As discussed further below, wall 308 forms an internal support and maintains the spacing between plates 302 and 303 substantially uniform throughout the active area of the display.
[0040]
The field emission cathode structure 305 in the area provided with the pattern is disposed between the back plate 303 and the spacer wall 308.Figure 2BIsFigure 2A14 shows a layout of the field emission cathode structure 305 viewed from the direction indicated by the arrow C of FIG. The cathode structure 305 divides a large group of electron-emitting devices 309 and a patterned metal emitter electrode (sometimes called a base electrode) into curved lines 310 of substantially the same shape. And an electric insulating layer 312 in which a metal gate electrode is divided into linear lines 310 having substantially the same shape.
[0041]
The emitter electrode lines 310 are arranged on the inner surface of the back plate 303 and extend at equal intervals in parallel with each other. The distance between the center lines of the emitter lines 310 is typically 315 μm to 320 μm. Line 310 is typically formed from molybdenum or chromium having a thickness of 0.5 μm. Each line 310 typically has a width of 100 μm. The insulating layer 312 is provided on the line 310 and on a part of the back plate 303 laterally adjacent to the line. The insulating layer 312 is typically made of silicon dioxide having a thickness of 1 μm.
[0042]
The gate electrode lines 311 are arranged on the insulating layer 312, and extend at a uniform interval in parallel with each other. The distance between the center lines of the gate lines 311 is typically 105-110 μm. The gate line 311 extends in a direction orthogonal to the emitter line 310. Gate line 311 is typically formed from a titanium-molybdenum composite material having a thickness between 0.02 μm and 0.5 μm. Each line 311 typically has a width of 30 μm.
[0043]
The electron-emitting devices 309 are arranged in an array of multi-element sets laterally spaced on the inner surface of the back plate 303. More specifically, each set of the electron-emitting devices 309 is disposed on the inner surface of the back plate 303 at a part or all of a protruding region where one of the gate lines 311 intersects with one of the emitter lines 310. The spacer wall 308 is provided in a region between the pair of the electron-emitting devices 309 and extends in a direction extending to a region between the emitter lines 310.
[0044]
Each electron-emitting device 309 is a field emitter extending through an opening (not shown) of the insulating layer 310 and is connected to one of the underlying emitter lines 310. The top (or top) of each field emitter 309 is exposed through a corresponding opening (not shown) in one of the overlying gate lines 311.
[0045]
The field emitter 309 can be provided in various shapes, such as a nail-shaped filament or a cone. The shape of the field emitter 309 is not specified by the material as long as the material has good electron emission characteristics. The emitter 309 can be manufactured by various processes, and these processes are called “Structure and Fabrication of filamentary Field-Emission Device, Including Self-Aligned Gate” filed on September 8, 1993 by Macaulay et al. U.S. patent application Ser.No. 08 / 118,490, and U.S. patent application Ser. No. 08 / 158,102. With regard to the present invention, reference is made to the contents of patent applications Ser. Nos. 08 / 118,490 and 08 / 158,102.
[0046]
The light emitting structure 306 including the black matrix is provided between the face plate 302 and the spacer wall 308. The light-emitting structure 306 includes a light-emitting region 313 and dark ridges 314 having substantially the same shape without substantially reflecting light.Figure 2CIsFigure 2A14 shows the layout of the light emitting structure 306 viewed from the direction represented by the arrow D of FIG.
[0047]
The light emitting region 313 and the dark raised portion 314 are both disposed on the inner surface of the face plate 302. The light emitting region 313 is disposed between the respective dark raised portions 314 (the opposite is also true). When the electron emitted from the electron-emitting device 309 collides with the region 313 and the raised portion 314, the light emitting region 313 emits various colors. The dark raised portion 314 emits substantially no light as compared with the light emitting region 313, and forms a black matrix for the region 313.
[0048]
More specifically, the light emitting regions 313 extend in the same direction as the gate lines 311 at equal intervals in parallel with each other, and are formed of phosphors provided in a linear stripe shape having the same width. Each phosphor stripe 313 typically has a width of 80 μm. The thickness (or height) of the phosphor stripe 313 is 1 μm to 30 μm, and typically 25 μm.
[0049]
Phosphor stripes 313 include a plurality of substantially identically shaped stripes 313r that emit red (R) light, a like plurality of substantially identically shaped stripes 313g that emit green (G) light, and a blue (B). Are also divided into a plurality of substantially identically shaped stripes 313b. The phosphor stripes 313r, 313g, and 313b are:FIG., Three types of stripes 313 are provided in a repeated manner. Each phosphor stripe 313 is arranged so as to extend across from the corresponding one of the gate lines 311. As a result, the interval between the center lines of the stripe 313 becomes equal to that of the gate line 311.
[0050]
The dark raised portions 314 also extend at equal intervals in the same direction as the gate lines 311 in parallel with each other. The centerline spacing of the raised portions 314 is again equal to that of the line 311. The ratio of the average height to the average width of each dark ridge is in the range of 0.5 to 3 and is typically 2. The average lateral width of the raised portion 314 is between 10 μm and 50 μm, typically 25 μm. The height of the raised portion 314 is between 20 μm and 60 μm, and is typically 50 μm.
[0051]
The average height of the dark raised portion 314 is at least 2 μm larger than the thickness (or height) of the phosphor stripe 311. In the typical case described above, raised portion 314 is raised 25 μm above stripe 313. Therefore, the raised portion 314 has a shape further raised from the face plate 302 as compared with the stripe 313.
[0052]
Each raised portion 314 includes a dark (virtually black) non-reflective area occupying at least a portion of its overall width and height.Figure 2AShows an example in which these dark non-reflection regions occupy the entire height of the raised portion 314. The subsequent figures illustrate an example in which the dark non-reflective region occupies only a part of the raised portion in the height direction.
[0053]
The choice of material for the dark raised portions 314 is wide. Raised portion 314 may be formed from a metal such as nickel, chromium, lithium, gold, and a nickel-iron alloy. The raised portions 314 are also formed by electrical insulators such as glass, soda glass (or frit), ceramics, and glass ceramics, as well as materials such as semiconductors such as silicon and silicon carbide. Mixtures of these materials can also be used as the material of the raised portion 314.
[0054]
If the raised portion 314 is made of metal, it will soften sufficiently at a temperature in the range of 300 ° C. to 600 ° C. and can slightly push objects such as the spacer walls 308. If raised portion 314 is made of soda glass, it will also soften at a temperature in the range of 300-500 ° C. If the material of the ridge is glass, the ridge 314 softens at a temperature in the range of 500C to 700C.
[0055]
The light reflection layer 315Figure 2BAre arranged on the phosphor stripes 313 and the dark raised portions 314 as shown in FIG. The thickness of layer 315 is sufficiently small, typically between 50 nm and 100 nm, such that substantially all of the electrons emanating from electron-emitting device 309 pass through layer 315 with little loss of energy. It comes to hit.
[0056]
The surface portion of the light reflecting layer 315 adjacent to the phosphor stripe 313 is very smooth. Layer 315 is made of metal, preferably aluminum. As a result, part of the light emitted from the stripe 313 is reflected by the layer 315 and passes through the phase plate 302. That is, the layer 315 is basically a reflecting mirror. Layer 315 also serves as the final anode of the display. Since the stripe 313 is in contact with the layer 315, the anode voltage is applied to the stripe 313.
[0057]
The spacer wall 308 contacts the light reflecting layer 315 on the anode side of the display. Because the dark raised portions 314 are raised further toward the back plate 303 than the phosphor stripes 313, the wall 308 is at the top of the raised portions 314 in the layer 315 (orFigure 2A(In the direction shown in the figure). The extra height of the raised portion 314 prevents the wall 308 from contacting the portion of the light reflecting layer 315 along the phosphor stripe 313.
[0058]
On the cathode side of the display, the spacer wall 308 isFigure 2AThe gate line 311 is in contact with the gate line 311. Alternatively, the wall 308 may contact focusing ridges that extend above the line 311, which is described in the Field Emitter filed by Spindt et al. On January 31, 1994. No. 08 / 188,855, entitled "With Focusing Ridges Situated to Sides of Gate," which is hereby incorporated by reference. The wall 308 can be manufactured in a conventional manner or in the manner described herein.
[0059]
The external air pressure applied to the display is usually at atmospheric pressure, ie around 760 torr. The pressure inside the display is usually 10^-7It is set to a value smaller than torr. Since this is much smaller than the normal atmospheric pressure, a force due to a large pressure difference is always applied to the plates 302 and 303. Spacer wall 308 provides resistance to this pressure.
[0060]
The phosphor stripe 313 can be easily damaged by mechanical contact. Since the portion of the light reflecting layer 315 along the stripe 313 is separated from the wall 308 because the dark raised portion 314 is further raised, the wall 308 does not directly exert the resistance to the stripe 313. It has become. The risk that the stripes 313 will be damaged due to this resistance is greatly reduced compared to the case without such a shape.
[0061]
The display is further divided into a row and column array of pixels. A typical pixel 316 area boundary isFigure 2AIs indicated by an arrow,Figure 2Bas well asFigure 2CAre indicated by dotted lines. Each emitter line 310 is a row electrode for one of the pixel rows. For ease of illustration,Figure 2A,Figure 2B,as well asFigure 2CIn the figure, only one row of pixels is shown between a pair of adjacent spacer walls 308 (partly overlapping along the side of the row of pixels). However, in general, a row of two or more pixels, typically between 24-100 pixels, is provided between each adjacent paired wall 308.
[0062]
Each pixel column has three gate lines 311: (a) one red, (b) second green, and (c) third blue. Similarly, each pixel column will include one phosphor stripe 313r, 313g, and 313b. Each pixel column uses four dark raised portions 314. Two of the raised portions 314 are inside a column of pixels, and the other two are shared with columns of adjacent pixels.
[0063]
As a result, the light reflection layer 315 and the phosphor stripe 313 maintain a positive potential difference of 1,500 V to 10,000 V with respect to the potential of the emitter electrode. If one of the set of electron-emitting devices 309 is properly excited by appropriately adjusted potentials of the emitter line 310 and the gate line 311, the device 309 in the set emits electrons, which Of the phosphor of the stripe 313 to be accelerated toward a target portion.Figure 2AIllustrates a trajectory 317 on which one such group of electrons moves. When the target stripes of the corresponding stripes 313 collide with the target phosphors, the emitted electrons cause these phosphors to be emitted.Figure 2AEmit light as represented by 318.
[0064]
Some of the electrons, not the target phosphor, strike a certain amount of other parts of the light emitting structure. The tolerance for electron collisions other than the target point is smaller in the row direction (ie, the direction along the row) than in the column direction (ie, the direction along the column), because each pixel has three different stripes 313. Is contained. The black matrix formed by the dark raised portions 314 compensates for collisions of off-target electrons in the transverse direction to provide sharp contrast with high color purity.
[0065]
Figure 2DIsFigure 2A1 shows a cross-sectional view of the entire CRT. An electrically insulating outer wall 304 is provided on the portion of the plates 302 and 303 outside the active area to form a closed case 301. The outer wall 304 comprises four walls arranged in a square or a rectangle, typically of glass or ceramic having a thickness of 2 to 3 mm.Figure 2DAs shown in FIG. 5, the spacer wall 308 is generally provided up to a region near the outer wall 304. However, the spacer wall 308 can be provided in contact with the outer wall 304.
[0066]
The back plate 303 extends so as to expand laterally on the side opposite to the face plate 302. An electronic circuit (not shown) such as a lead connected to the emitter line 310 and the gate line 311 is attached to an outer portion of the outer wall 304 on the face plate side surface of the back plate 303. The light reflecting layer 315 extends through the surrounding enclosure and is connected to a connection pad 319 to which an anode / phosphor voltage is applied.
[0067]
Figure 2EIsFigure 2AFIG. 4 is an enlarged view of a part of a luminescent black matrix structure in the CRT display of FIG. For illustration,Figure 2EIs illustrated in the form of a main dark portion 314a and a light emitting portion 314b. The dark part 314a is between the face plate 302 and the light emitting part 314b,Figure 2EExtend over the entire raised portion 314 of the reticle. Light emitting portion 314b can be made of a transparent material.Figure 2EIn the above, even if the surface of the phosphor along the boundary between the phosphor 313 and the aluminum light reflecting layer 315 is rough, the phosphor 313 and the layer 315 on the surface of the aluminum light reflecting layer 315 are roughened. It also shows that the portion along the boundary between them is smooth.
[0068]
FIG.FIG. 4 is a simplified cross-sectional view of a portion of a flat panel display 700 according to one embodiment of the present invention, wherein the flat panel display 700 has a field emitter cathode (FEC) structure, and an anode spacer wall 708. Is used.
[0069]
The FEC structure includes a transverse electrode 710 formed on an electrically insulating back plate 703. An insulator 712 (made of an electrically insulating material) is formed on the back plate 703 and covers the transverse electrode 710. The insulator 712 is provided with a hole 712a communicating with the traversing electrode 710. Emitter 709 is formed on transverse electrode 710 in hole 712a. The emitter 709 is conical and the top end 709a of the emitter 709 extends to just the same level as the top surface of the insulator 712. It will be appreciated that other types of emitters can be used. The column electrode 711 is provided around the hole 712a of the insulator 712, extends so as to partially cover the hole 712a, and the distance between the emitter upper end 709a and the column electrode has a predetermined size. I have.
[0070]
The column electrode 711 and the emitter upper end 709a are separated from the face plate 702 by a space. The space between the FEC structure and the faceplate 702 is sealed, and is in a vacuum state,^-7It is kept below torr. The phosphor 713 is provided on the surface of the face plate 702 facing the FEC structure. Emitter 709 is excited to emit electrons 714, which are accelerated in space and impinge on phosphor 713 on faceplate 702. When the electrons 714 collide with the phosphor 713, the phosphor 713 emits light, and the light can be seen through the face plate 702.
[0071]
The anode spacer wall 708 extends from the column electrodes 711 to the face plate 702 and supports the face plate 702 to oppose a force caused by a pressure difference between a vacuum state inside the flat panel display 700 and an atmospheric pressure outside the flat panel display 700.
[0072]
In the above embodiment, the spacer must not interfere with the electron trajectory between the cathode and the phosphor coating on the faceplate. Therefore, the spacer walls must have sufficient electrical conductivity so that the spacers themselves do not take charge or attract or repel electrons, distorting the trajectories of the electrons beyond an allowable range. In addition, the spacer must be sufficiently electrically insulating so that a large current does not flow from the high-voltage phosphor and a large power loss occurs. The spacer is preferably made of an electrically insulating material having a thin coating of an electrically conductive material thereon.
[0073]
FIG.Shows a portion of a flat panel display 900 including a coating 904 formed on a spacer wall 908 according to an embodiment of the present invention.FIG.9b is a simplified cross-sectional view taken at 9b-9b.FIG.Shows a part of the flat panel display 900,FIG.FIG. 9 is a simplified cross-sectional view taken along 9a-9a of FIG. The flat panel display 7900 has a face plate 902, a back plate 903, and side walls (not shown) which are internally vacuumed, ie, approximately 1 × 10^-7It forms a sealed case 901 kept below torr.
[0074]
Focusing ribs (or converging ridges) 902 are provided on the interior surface of the back plate 903,FIG.Is perpendicular to the plane. Details regarding the use and construction of converging ribs in flat panel displays are described in US Patent Application No. 08 / 188,855 to Spindt et al., Cited above. A field emitter 909 is formed on the inner surface of the backplate 903 in a concave portion formed between each pair of converging ribs 912. The field emitters 909 are formed in groups of approximately 1,000.FIG.as well asFIG.Is not shown in theFigure 2AThe pattern of the emitter electrode line similar to the emitter line 310 of this embodiment is provided between the field emitter 909 and the back plate 903. Also not shown in the figure,Figure 2AA pattern of a gate electrode line similar to the gate line 311 of the third embodiment is also provided on the field emitter.
[0075]
The matrix of the dark raised portions 911 is provided on the face plate 902 inside the case 901.Figure 2A~Figure 2EIs as described above. The phosphor 913 is formed so as to partially fill each concave portion between the raised portions 911. Anode 914 is an electrically conductive material, such as thin aluminum, formed on phosphor 913.
[0076]
The spacer wall 908 supports the face plate 902 with respect to the back plate 903. The surface between the ends of each spacer wall 908 is provided with a resistive coating 904 or doped, which is described in further detail below. Resistive coating 904 minimizes or prevents charge buildup on spacer wall 908 and does not distort electron flow 915.
[0077]
One end of each spacer wall 908 contacts a plurality of raised portions 911 and a metalized edge 905 is provided. The opposite end of the spacer wall 908 contacts a plurality of converging ribs 912 and is provided with a metalized edge 906. The metallized edges 905 and 906 are made of, for example, aluminum or nickel. The metallized edges 905 and 906 provide a good electrical connection between the coating 904 and the faceplate 902 or between the coating 904 and the converging ribs 912, thereby preferably defining the voltage across the spacer wall 904. The connection is made uniform in resistance value. The configuration of the interface between the spacer wall 908, the coating 904, and the metalized edge 905 can take a variety of forms, which will be described in more detail below. Electrodes 917 are formed on the coated (or doped) surface of each spacer wall 908 and are used to "segment" the rising potential from emitter 909 to anode 914.
[0078]
In another embodiment of the present invention, spacer wall 908 is formed without electrode 917.
[0079]
Each field emitter group 909 emits electrons 915 toward the interior surface of faceplate 902. A circuit system (not shown) is formed as a part of the flat panel display 900. The circuit system is provided on the outer surface of the back plate 903 so as to be connectable to an IC chip, for controlling the potential of the electrode 917. Used. Generally, the potential of each electrode 917 is set so that the potential increases linearly from the field emitter 909 to the high voltage of the anode 914. Accordingly, the electrons 915 are accelerated toward the face plate 902 and collide with the phosphor 913 to generate light emitted from the flat panel display 900.
[0080]
For optimal convergence,FIG.The required equipotential lines in the plane described above form a curved line in the vicinity of the converging rib 912 and exit the converging rib 912 and enter the space where the emitter 909 is located. However, the presence of the spacer wall 909 affects its position, ie, the equipotential lines at the linear shaped bottom of the spacer wall 909. According to the present invention, by forming the electrode 917 in a meandering shape near the bottom of the spacer wall 909, an electric field having a desired curved shape equipotential line can be formed.
[0081]
FIG.Represents the voltage on the vertical axis and the distance 907 from the field emitter 909 (FIG.) Is a graph with the horizontal axis. The anode 914 is provided at a distance 916 from the field emitter 909 and has a higher potential than the field emitter 909 (FIG.HV). For a group of field emitters 909 remote from spacer wall 908, e.g., field emitter 909b, spacer wall 908 does not interfere with the flow of electrons 915 from field emitter 909; The change in potential toFIG.It is almost linear as shown in FIG.
[0082]
The change in potential between the field emitter 909 and the anode 914 also needs to be linear near each spacer wall 908 so that the flow of electrons is not distorted (i.e., image quality is reduced). Prevent the drop). However, in a group of field emitters 901 provided near one of the spacer walls 908, such as field emitter 909a, adjacent spacer walls 908 may interfere with the flow of electrons 915 from field emitter 909. possible. The floating electrons 915 emitted from the field emitter 909a collide with the spacer wall 908, and generally accumulate charges on the spacer wall 908. Assuming that a given electron density (current density j) collides with the spacer wall 908, the amount of charge accumulated on the surface of the spacer wall 908 is equal to j · (1−δ). When δ ≠ 1, the potential on the surface of the spacer wall 908 is deviated from a desired potential due to the accumulation of charge, and the flow of electrons from the spacer wall 908 is not zero. If the electrical conductivity of the spacer wall 908 is low, the potential shift will distort the flow of electrons near the spacer wall 908 and degrade the image quality of the display.
[0083]
Generally speaking, the deviation of the potential near the spacer wall 908 from the desired potential (determined based on a linear rise in potential from the field emitter 909 to the anode 914) is given by the following equation:
[0084]
ΔV = ρs · {x · (x−d) / 2} · j · (1-δ) (1)
here,
ΔV = change in voltage (V)
ρs = sheet resistance of spacer wall (Ω / □)
x = distance to nearest electrode, 0 <x <d (cm)
d = distance between electrodes (cm)
j = density of current flowing on the surface of the spacer wall (A)
δ = secondary electron emission ratio (dimensionless)
It is.
[0085]
In the above equation, it is assumed that the current density j uniformly collides with the spacer wall 908, and that the sheet resistance ρs of the spacer wall 908 is uniform. More precisely, equation (1) states that the magnitude of the current at the current density j depends on the position on the spacer wall 908, and that the secondary electron emission ratio δ at that position on the spacer wall 908 It explains that it depends on the exact potential.
[0086]
As can be seen in equation (1), the potential deviation ΔV is greatest at the midpoint between the two electrodes 917 (ie, has a maximum of {x · (x−d) / 2}) and ΔV is It is proportional to the square of the distance. Thus, by adding more electrodes, the potential shift near the spacer wall 908 can be minimized, thereby minimizing the distortion of the flow of the electrons 915 toward the face plate 902. Adding n electrodes of width w to the spacer wall 908 of height h reduces the power consumption of the flat panel display 900 but the power ratio is,
P_NEW/ P_OLD= (D−nw) / ｛d · (n + 1)²｝ (2)
Given by
[0087]
For example, adding four electrodes having a width of 4 mils to a spacer wall 908 with a height h of 100 mils gives a given ΔV_maxPower against^TwoThe loss of R is about 1/30.
[0088]
Due to this more efficient charge discharge, the value of the sheet resistance ρs is increased, and power consumption can be significantly reduced. Another advantage is that when the electrode 917 is provided in a slightly exposed form, the charge is largely interrupted by the electrode 917, and the charge collides with a high resistance part which is not charged. It is preventing. However, each additional electrode 917 increases the manufacturing cost of the display 900. The number of electrodes 917 included in flat panel display 900 is selected taking into account a trade-off function between the factors described below.
[0089]
It can be further read from equation (1) that for a given number of electrodes 917, as the sheet resistance ρs decreases, the potential deviation ΔV decreases and the secondary electron emission ratio δ approaches 1. . Therefore, it is desirable for the surface of the spacer wall 908 to have a low sheet resistance ρs and a secondary electron emission δ close to one. Since the lower limit of the secondary electron emission ratio δ is 0, and the secondary electron emission ratio can take a very high value when the secondary electron emission ratio is increased, generally, a material having a low value of the secondary electron emission ratio δ It can be said that it is desirable to select
[0090]
FIG.Is a graph plotting the secondary electron emission ratio on the vertical axis and the voltage on the horizontal axis, showing the characteristics of two substances, that is, substances 1101 and 1102. For high resistivity materials such as material 1101, in most cases the secondary electron emission ratio is greater than 1 (often much greater than 1) at energies ranging from 100V to 10,000V and the surface is positive. Charge. Generally, the anode 914 maintains a positive potential difference of 1,500 V to 10,000 V with respect to the emitter 909,Figure 2AIs the same as described above for the anode 315 and the emitter 309 shown in FIG. Further, as noted above, spacer wall 908 is preferably made from an electrically insulating (ie, having a high resistivity) material. Thus, the spacer walls 908 typically carry a positive charge (and often have a large charge), which weakens the flow of electrons 917 from the emitter 909.
[0091]
However, the secondary electron emission ratio δ of the substance 1102 is maintained at about 1 in the range of the potential of the flat panel display 900. Since the potential deviation ΔV changes in proportion to 1−δ, when the surface of the spacer wall 908 is made of the material 1102, little charge (positive or negative) is accumulated on the surface of the spacer wall 908. As a result, the presence of the spacer wall 908 has little effect on the potential difference between the field emitter 909 and the anode 914, thus minimizing distortion of the flow of the electrons 915 due to the spacer wall 908. You.
[0092]
According to the present invention, the surface of the spacer wall 908 provided to face the case interior 901 isFIG.The material 1102 is treated with a material having a secondary electron emission ratio δ similar to that of the material 1102. Further, this surface is treated to provide a surface having a low resistance compared to the high resistance of the spacer wall 908, so that charge can easily flow from the spacer wall 908 or from the face plate 902 to the back plate 903, In addition, the resistance value is not so low as to cause a large power loss due to a large current flow from the high-voltage phosphor on the face plate 902.
[0093]
In one embodiment of the present invention, the spacer wall 908 is made of ceramic and the coating 904 has a secondary electron emission ratio δ less than 4 and a sheet resistance ρs of 10⁹And 10¹⁴Made by a material that is between Ω / □. In yet another embodiment, the material used for the coating 904 has a sheet resistance ρs as described above and a secondary electron emission ratio δ less than 2. The coating 904 in this embodiment is formed of, for example, chromium oxide, copper oxide, carbon, titanium oxide, vanadium oxide, or a mixture thereof. In yet another embodiment, coating 904 is made of chromium oxide. The thickness of the coating 904 is between 0.05 μm and 20 μm.
[0094]
In another embodiment of the present invention, the coating 904 has a sheet resistance ρs of 10⁹From 10¹⁴It includes a first coating on the spacer wall 908 formed by a material that is Ω / □. A second coating is formed on the first coating such that the secondary electron emission ratio δ is less than 4 in one embodiment and less than 2 in another embodiment. Examples of the material of the first coating include titanium chromium oxide, silicon oxide, and silicon nitride. Examples of the material of the second coating include chromium oxide, copper oxide, carbon, titanium oxide, vanadium oxide, and a mixture of these materials. The overall thickness of the coating 904 is between 0.05 μm and 20 μm.
[0095]
In yet another embodiment of the present invention, the spacer wall 908 is doped on its surface to have a sheet resistance ρs of 10⁹From 10¹⁴Ω / □ and then coated 904 such that the secondary electron emission ratio δ is less than 4 in one embodiment and less than 2 in another embodiment. As the dopant, for example, titanium, iron, manganese or chromium can be used. The coating 904 includes, for example, chromium oxide, copper oxide, carbon, titanium oxide, or vanadium oxide, a mixture of these materials, and the like. In one embodiment, the coating 904 is chromium oxide and has a thickness between 0.05 μm and 20 μm.
[0096]
In another embodiment, the spacer wall 908 has a surface resistance of 10⁹And 10¹⁴Concentration doping is performed to be between Ω / □. As the dopant, for example, titanium, iron, manganese, or chromium can be used.
[0097]
In another embodiment of the present invention, spacer wall 908 is made in part from an electrically conductive ceramic or glass ceramic material.
[0098]
The coating 904 is formed on the spacer wall 908 by any suitable method. For example, coating 904 can be formed by well known techniques, for example, thermal or plasma enhanced chemical vapor deposition, sputtering, vapor deposition, screen printing, spin coating, spraying or dipping. Whatever method is used, it is desirable to form the coating 904 such that the sheet resistance uniformity is within ± 2%. For this reason, in forming the coating 904, the thickness is generally controlled to be within a specific error range.
[0099]
Another method for forming a coating on the spacer surface is to utilize the material contained in the first ceramic layer, which ceramic layer is somewhat electrically conductive during subsequent firing. You can do so.
[0100]
In the above-described embodiment, the treatment of the spacer wall performed to minimize or prevent the charge on the surface of the spacer wall has been described. Spacer structureBodyIn one embodiment of the present invention, the surface of the aperture of the spacer structure through which electrons flow is treated as described above to minimize or prevent the surface from being charged.
[0101]
FIG.FromFigure 7DFIG. 3 is a cross-sectional view illustrating the interface between the spacer walls, showing resistive coatings, metalized edges, and converging ribs according to various embodiments of the present invention. The coating of each example isFIG.as well asFIG.Is one of the coatings described above for In each embodiment, the boundary between the metallized edge and the resistive coating is precisely defined and provided, but since it has a linear shape and a constant height from the cathode, the back plate A linear equipotential line is defined at the base along the longitudinal direction of the spacer wall, parallel to. Metallized edges according to embodiments of the invention described below are formed at the edge of the surface of the spacer wall by the technique used in forming the resistive coating 904 described above.
[0102]
FIG.A resistive coating 1204 is formed on side surface 1208a of spacer wall 1208. Because the coating 1204 is formed on the side surface 1208, the coating 1204 does not extend beyond the end of the side surface 1208a. The metallized edge 1206 is formed on the distal face 1208b of the spacer wall 1208, so that the metallized edge 1206 does not extend beyond the coating 1204.
[0103]
FIG.In this, the resistive coating 1214 is formed on the side surface 1218a and the end surface 1218 of the spacer wall 1218 to cover the entire spacer wall 1218. The metallized edge 1206 is formed to contact a portion of the coating 1214 formed on the distal surface 1218b of the spacer wall 1218, and the metallized edge 1206 does not extend beyond the end surface of the coating 1204.
[0104]
FIG.In this, the resistive coating 1214 is formed on the side surface 1218a and the end 1218b of the spacer wall 1218 to cover the entire spacer wall 1218. The metallized edge 1216 is formed in contact with a portion of the coating 1214 formed on the distal end surface 1218b of the spacer wall 1218, where the metallized coating 1216 overlaps the coating 1214 and at a corner of the coating 1214 And extend to a correctly defined height.
[0105]
Figure 7DIn the resistive coating 1204,FIG.Is formed on the side surface 1208a of the spacer wall 1208, in which case the coating 1204 does not extend beyond the distal end to the side surface 1208. The metallized edge 1216 is formed in contact with a portion of the coating 1204 formed on the distal end surface 1208 of the spacer wall 1208, where the metallization 1216 overlaps the coating 1204 and at a corner of the coating 1204. And extend to a correctly defined height.
[0106]
As described above, the electrodes 917 are provided at intervals on the surface of the spacer wall 908 exposed to the inside 901 of the case. The potentials at these electrodes 917 are set by voltage dividing means. The voltage dividing means, either a coating 904 or a resistive strip, is outside the active area of the display 900 and is connected to an electrically conductive trace extending from each electrode 917. Material removal at selected locations of the voltage divider means, or "trimming" of the voltage divider means, to increase the resistance at that location as necessary to obtain the desired voltage at each electrode 917. (Trim) ". Trimming is performed, for example, by removing the material of the partial pressure means using a laser. Alternatively, removal of material from one of the selected electrically conductive traces may be performed, for example, by removing one trace extending to an electrode 917 inside the case, outside the case 901 and inside the case. Alternatively, a similar effect can be obtained by shortening the length.
[0107]
FIG.~FIG.(CollectivelyFIG.),FIG.~Figure 9J(CollectivelyFIG.),And FIG.10A~Fig.10J(CollectivelyFigure 10),Figure 2A4 illustrates four basic processing sequences for manufacturing a light emitting structure of a CRT display. To make it easier to describe this process,8, 9, and Figure 10The direction inFigure 2AIn the opposite direction. In the following description of processing, terms related to directions, such as upper and lower sides,FIG.~FIG.This applies to the orientation of the figure in.
[0108]
FIG.The starting point is the face plate 302 when starting from the processing sequence shown in FIG. The inner surface of the faceplate 302 (ie, the upper faceplate surface here)FIG.To reduce the reflectivity of the material forming the black matrix. This surface roughening step is typically performed using a chemical etchant such as a hydrofluoric acid solution or a halogen-based plasma etchant.
[0109]
Soda glass slurry 321 that can form a dark non-reflective frit,FIG.Is deposited on the upper surface of the faceplate 302 as a screen. The slurry 321 is converted to a hardened soda glass layer 322 by baking (i.e., heating) at 400C to 450C for 1 minute to 120 minutes.FIG.I want you to refer to. The portions of the soda glass layer 322 that are located between the portions that are to become the dark raised portions 314 are chemically or plasma etched using a suitable photoresist mask (not shown), or Removed by ablation using a laser programmed toFIG.Indicates that the remaining portion of the soda glass layer 322 has become the raised portion 314 by the processing so far.
[0110]
FIG.The phosphor stripes 313r, 313g, and 313b are formed between the dark raised portions 314 on the upper surface of the face plate 302, as depicted in FIG. Specifically, a slurry of polymer, photosynthetic agent, and phosphor particles, emitting one of three colors, red, green, and blue, is disposed on the upper surface of faceplate 302. A portion of the slurry at the site where the phosphor particles of one of these colors are to be located is exposed to actinic radiation using a suitable photoresist mask (not shown). Cured by exposure to The rest of the slurry is washed away and the structure is rinsed. This step is repeated for each of the phosphor particles emitting the remaining two colors of light. The structure is dried to complete the formation of the phosphor stripe 313.
[0111]
A layer of lacquer 323 is formed by spraying on the phosphor 313 and the raised portions 314. The upper surface of the lacquer layer 323 isFIG.It is smooth as shown in FIG. Aluminum is deposited on the lacquer layer 323 to form the light reflecting layer 315.FIG.8GI want you to see The structure is then heated in a partially oxygenated atmosphere at about 450 ° C. for 60 minutes and the lacquer 323 is removed by burning.Fig. 8 HIndicates a completed structure. Since the lacquer layer 323 had a smooth upper surface, the resulting light reflective aluminum layer 315 would also have a smooth lower surface.
[0112]
FIG.The starting point here is also the face plate 302, and the surface is rough.Figure 9 AI want you to see Layer 325 of dark non-reflective metalFIG.Are arranged on the upper surface of the face plate 302 as shown in FIG. The metal layer 325 is generally made of black chrome or niobium having a thickness of 50 nm to 200 nm.
[0113]
A thick photoresist layer 326FIG.Is formed on the metal layer 325 as shown in FIG. Photoresist layer 326 comprises a positive photoresist such as, for example, EL2026 from Morton. The thickness of the photoresist layer is between 25 μm and 75 μm, typically 50 μm. The photoresist 326 is selectively exposed to actinic radiation and processed to form a groove 327 of approximately desired width for the raised portion 314. The width of the groove is between 10 μm and 50 μm, typically 25 μm.FIG.Referring there to, 326a is shown as the rest of the photoresist 326.
[0114]
The groove 327 is selectively completely or almost completely filled with metal,FIG.A raised portion 314d of a metal as shown in FIG. Selective filling is achieved by an electrochemical deposition process (electroplating). The metal raised portion 314d may be made of black or matte metal. As the metal of the raised portion, chromium or nickel-iron alloy is generally used. The photoresist mask 326a is then removed,FIG.A structure as shown in FIG.
[0115]
Using the metal bumps 314d as a mask, the exposed portions of the dark metal layer 324 are removed.Figure 9GIs that in the structure completed by the processing so far, the dark raised portion 314e is the remaining portion of the metal layer 325. Each dark ridge 314e and the overlying ridge 314d constitute one of the dark ridges 314.
[0116]
Phosphor stripe 313 and light reflection layer 315,FIG.Formed here by the method described above in conjunction with the processing described above.FIG.Shows the formation of the stripe 313. Layer 315 arranged on lacquer layer 323FIG.Is shown in FIG.Figure 9JShows the completed light emitting structure after the lacquer layer 323 has been burned off.
[0117]
FIG.The starting point of this processing sequence is a transparent, electrically insulating, flat body (or plate) 329, which is typically made of glass having a generally uniform composition.FIG.I want you to see The layer 330, which is made of a material having an effect like a sandblast mask,FIG.Formed on the upper surface of the transparent body 329 as shown in FIG. The mask layer 330 is formed by providing a blanket of a sandblast mask material on the body 329 and then masking the exposed portion of the surface of the body 329.etchingTo remove a part of the coating layer selectively.
[0118]
Selective removal is performed to remove the exposed portion of the transparent body 329 through the mask 330 to a specific depth.FIG.Illustrates a structure formed as a result of the processing so far, in which the remaining portion of the main body 329 is composed of a face plate 302 and a raised portion 324f forming an upper layer pattern. The removal process is performed by sandblasting. While performing sandblasting, the mask 330 is eroded away. If the mask 330 remains when the sandblasting ends, the remaining mask 330FIG.Is removed as shown in FIG.
[0119]
Layer 331, made of dark material, is a screen located on the upper surface of the structure.FIG.I want you to see The dark material comprises dark glass or dark metal. The photoresist mask 332 isFIG.Is generally formed on the dark layer 331 just above the raised portion 314f. To avoid mask misalignment, the photoresist mask 332 is typically made using a photomask reticle, which can be a sandblast mask 330 for negative photoresist or a negative photoresist for positive photoresist. This is used when making a mask.
[0120]
The dark raised portions 314g are each formed on the raised portions 314f by removing the exposed portions of the dark layer 331.FIG.Illustrates the structure after the photoresist 332 has been removed. Each raised portion 314g and the underlying raised portion 314f constitute one of the dark raised portions 314.
[0121]
The light emitting structure isFIG.Is completed by the method described above. In particular, the phosphor 313Figure 1 0HAre formed between the raised portions 314 as shown in FIG.FIG.Indicates that the light reflecting layer 315 is formed on the lacquer 323. The completed structure after burning and removing the lacquer 323,Fig.10JIs shown in
[0122]
FIG.FromFIG.By one of the previously described processing shown inFigure 2AAfter fabricating the CRT cathode structure, the spacer wall 308 and the outer wall 304 are properly positioned between the cathode structure and the luminescent black matrix structure, while the display components are pumped to 10 bar.^-7It is put into a small room lowered to torr or less. Thereafter, the display is hermetically sealed at between 300 ° C and 600 ° C, typically at 450 ° C.
[0123]
The dark raised portion 314 softens at a temperature in the range of 300 ° C. to 700 ° C., as described above, where the material of the raised portion is metal, soda glass, or glass. The temperature at which the raised portions soften is typically selected to be approximately the same as or slightly lower than the temperature that seals the display. As a result, the spacer walls 308 will bite into the raised portions 314 during the sealing process. This compensates for height differences between the walls 308.
[0124]
If the temperature at which the raised portions are softened is higher than the temperature at which the display is sealed, the dark raised portions 314 can be pre-softened just prior to sealing the CRT display. In this case, the spacer wall 308 will slightly bite into the raised portion 314 again during the sealing process, compensating for differences in the height of the spacer wall.
[0125]
Although a particular embodiment of the invention has been described, this description is based solely on what is illustrated herein and is not intended to limit the scope of the invention as claimed. For example,FIG.The dark raised portion 314 in the processing sequence of the present invention is achieved by providing a layer of dark material on top of the transparent body at the beginning of the processing sequence, and then omitting the process of forming the upper portion 314g of the raised portion. The dark portion can be moved from the top to the bottom of the raised portion. An additional parallel non-reflective raised portion is formed on the face plate 302 and extends perpendicular to the raised portion 314.
[0126]
The phosphor stripe 313 can be manufactured from a thin phosphor film instead of the phosphor particles. Further, the light emitting region 313 can be formed by an element other than the phosphor (in this case, it may be a particle or a thin film).
[0127]
A transparent anode located in close proximity to the faceplate 302 can be used as a substitute for or with the light reflecting layer 315. Such an anode typically comprises a layer of a transparent electrically conductive material such as indium-tin oxide. The face plate 302 and, if present, the adjacent transparent anode form the main body of the luminescent black matrix structure. Thus, various modifications may be made by those skilled in the art without departing from the scope and spirit of the invention as set forth in the appended claims.
[Brief description of the drawings]
FIG. 1 is a perspective view of a flat panel display including a field emission cathode according to one embodiment of the present invention, with a portion of a surface layer cut away to show the interior.
FIG. 2AFIG.FIG. 2 is a detailed perspective sectional view of a part of the flat panel display of FIG.
FIG. 2BFigure 2AFIG. 2 is a plan view of components inside the display of FIG., Arrow cIt is the figure seen from the direction of.
FIG. 2CFigure 2AFIG. 2 is a plan view of components inside the display of FIG., Arrow d in FIG. 2AIt is the figure seen from the direction of.
FIG. 2DFigure 2A1 is a cross-sectional view of the entire flat panel CRT display.
FIG. 2EFigure 2AFIG. 3 is an enlarged cross-sectional structural view of a part of the CRT display centering on a black matrix.
FIG. 3 is a simplified cross-sectional view of a portion of a flat panel display including a field emission cathode and a spacer wall, according to one embodiment of the present invention.
FIG. 4A is a simplified cross-sectional view of a flat panel display according to one embodiment of the present invention, illustrating a coating formed on a surface of a spacer wall.FIG. 4B9b is a cross-sectional view taken along 9b-9b.You.
FIG. 4B is a simplified cross-sectional view of a flat panel display according to one embodiment of the present invention, illustrating a coating formed on a surface of a spacer wall.4AFIG. 9 is a cross-sectional view taken along 9a-9a.You.
FIG. 5 is a graph in which the vertical axis represents voltage and the horizontal axis represents the distance between the field emission device and the base plate in a direction perpendicular to the base plate provided with the field emission device.
FIG. 6 is a graph plotting the secondary electron emission ratio on the vertical axis and the voltage on the horizontal axis, showing characteristics of two substances.
FIG. 7A is a cross-sectional view illustrating the interface between the spacer walls and focusing on the metallization and the raised portions of the backplate according to various embodiments of the invention.
FIG. 7B is a cross-sectional view illustrating the interface between the spacer walls and focusing on the metallization and the raised portion of the backplate according to various embodiments of the invention.
FIG. 7C is a cross-sectional view illustrating the interface between the spacer walls and focusing on the metallization and the raised portion of the backplate according to various embodiments of the invention.
FIG. 7D is a cross-sectional view illustrating the interface between the spacer walls and focusing on the metallization and the raised portion of the backplate according to various embodiments of the invention.
FIG. 8AFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8BFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8CFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8DFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8EFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8FFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8GFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 8HFigure 2AFIG. 5 is a cross-sectional view showing a manufacturing process of a light-emitting black matrix structure of the display of FIG.
FIG. 9AFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9BFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9CFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9DFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9EFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9FFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9GFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9HFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9IFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 9JFigure 2AThe display of the luminescent black matrix structureanotherIt is sectional drawing which showed the manufacturing process.
FIG. 10AFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10BFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10CFigure 2AThe display of the luminescent black matrix structureChange To anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10DFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10EFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10FFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10GFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10HFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10IFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.
FIG. 10JFigure 2AThe display of the luminescent black matrix structureYet anotherIt is sectional drawing which showed the manufacturing process.

Claims

A flat panel device including a spacer formed to prevent charge accumulation,
A face plate,
A back plate coupled to the face plate to form a sealed case;
Light emitting means from the flat panel device,
A spacer disposed inside the case that provides support to the back plate and the face plate for forces acting in a direction toward the inside of the case, the spacer being treated to minimize or prevent the surface from being charged;
A metallized edge provided between the back plate and an end face of the spacer for making an electrical connection between the spacer and an electrical conductor on the back plate; and a sheet resistance at a surface of the spacer. A flat panel device characterized in that doping is performed so that is between 10 ⁹ Ω / □ and 10 ¹⁴ Ω / □.

The device of claim 1, wherein the dopant of the doping is titanium.

2. The device of claim 1, wherein the doped spacer surface is coated with a material having a secondary electron emission ratio of less than 4.

4. The device according to claim 3, wherein the coating is made of a material selected from chromium oxide, copper oxide, carbon, titanium oxide and vanadium oxide.

4. The device according to claim 3, wherein said coating is made of chromium oxide.

A flat panel device including a spacer formed to prevent charge accumulation,
A face plate,
A back plate coupled to the face plate to form a sealed case;
Light emitting means from the flat panel device,
A spacer disposed inside the case that provides support to the back plate and the face plate for forces acting in a direction toward the inside of the case, the spacer being treated to minimize or prevent the surface from being charged;
A metallized edge provided between the back plate and an end face of the spacer for making an electrical connection between the spacer and an electrical conductor on the back plate; A plurality of electrodes, wherein the voltage at each electrode is controlled to achieve a desired voltage distribution between the electrical conductor on the backplate and the electrical conductor on the faceplate. Electrodes and
Voltage dividing means for setting a voltage of each of the electrodes,
A flat panel device, wherein the voltage dividing means has a resistive coating formed on a surface of the spacer .

The apparatus of claim 6 , wherein material is selectively removed from said voltage dividing means to set said desired voltage at said electrode.

A method for assembling a flat panel device including a spacer formed so as to prevent accumulation of electric charge,
Attaching a spacer between the back plate and the face plate;
Treating the surface of the spacer to minimize or prevent charge buildup on the spacer surface;
Forming a metallized edge on an end face of the spacer to make an electrical connection between the spacer and an electrical conductor on the backplate;
Sealing the back plate and the face plate to enclose the spacer in the case,
The method of assembling a flat panel device, wherein the step of treating the surface of the spacer includes a step of doping with a predetermined dopant concentration.

A flat panel device including a spacer formed to prevent charge accumulation,
A face plate structure comprising a face plate and a light emitting structure,
A back plate structure comprising a back plate and an electron emission structure;
A side wall that combines the face plate and back plate structures to form a sealed case;
A spacer disposed inside the case, the surface being treated to minimize or prevent the surface from being charged and providing support to the back plate and the face plate against forces acting toward the inside of the case;
A first metallized edge provided between the first end face of the spacer and the backplate structure for making an electrical connection between the spacer and the electron emission structure;
A plurality of electrodes provided at intervals on a surface of the spacer, wherein a voltage of each electrode is controlled so as to achieve a desired voltage distribution between the electron-emitting structure and the light-emitting structure. The plurality of electrodes ;
Voltage dividing means for setting a voltage of each of the electrodes,
A flat panel device, wherein the voltage dividing means has a resistive coating formed on a surface of the spacer .