JP3593408B2 - Digital reception signal time width adjustment device - Google Patents

Digital reception signal time width adjustment device Download PDF

Info

Publication number
JP3593408B2
JP3593408B2 JP02158596A JP2158596A JP3593408B2 JP 3593408 B2 JP3593408 B2 JP 3593408B2 JP 02158596 A JP02158596 A JP 02158596A JP 2158596 A JP2158596 A JP 2158596A JP 3593408 B2 JP3593408 B2 JP 3593408B2
Authority
JP
Japan
Prior art keywords
signal
width
input
level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02158596A
Other languages
Japanese (ja)
Other versions
JPH09214303A (en
Inventor
直昭 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Digital Solutions Corp
Original Assignee
Toshiba Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Solutions Corp filed Critical Toshiba Solutions Corp
Priority to JP02158596A priority Critical patent/JP3593408B2/en
Publication of JPH09214303A publication Critical patent/JPH09214303A/en
Application granted granted Critical
Publication of JP3593408B2 publication Critical patent/JP3593408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)
  • Pulse Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、受信されたデジタル信号のデューティ比を改善するデジタル受信信号の時間幅調整装置に関する。
【0002】
【従来の技術】
従来、複数のパルス信号で構成されたデジタル信号を伝送する場合、伝送線路の容量成分やインダクタンス成分の影響でパルス信号の波形が変化することがある。例えば、図3(a)のような時間幅Tのパルス信号P1を送信側から送ると、伝送線路によって図(b)のP2ように変形する。このように変形したパルス信号P2は、受信側において、シュミットトリガ回路などによって波形が再生される。
【0003】
シュミットトリガ回路は、入力レベルが所定の値(L1)を越えた時を始端として立ち上がり、所定の値(L2)より下がった時を終端として立ち下がるパルス波形の出力信号を出力する特性を有している。このとき、受信側で受信されたパルス信号にノイズなどが重畳されても誤動作しないように、通常、L1>L2の関係に設定されている。
【0004】
上記した特性のシュミットトリガ回路にパルス信号P2が入力されると、図(c)のように時間幅tのパルス信号P3が再生される。この場合、受信されたパルス信号P2の波形が変化していると、再生されたパルス信号P3の時間幅tと送信側から送りだされたパルス信号P1の時間幅Tとが相違し、デューティ比が変わることがある。
【0005】
【発明が解決しようとする課題】
上記したように再生されたパルス信号P3の時間幅tと送信側から送りだされたパルス信号P1の時間幅Tとが相違し、デューティ比が変ると複数のパルス信号で構成されるデジタル信号を正しく検出できなくなる。
【0006】
本発明は、上記した欠点を解決するもので、受信したデジタル信号のパルス幅を調整できるようにし、デューティ比に相違が生じないようにしたデジタル受信信号の時間幅調整装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明は、入力信号が所定の第1レベルを越えた時を始端とし、入力信号が所定の第2レベルより下がった時を終端とする出力信号を出力する特性を有し、かつ、送信元から送られてきたパルス信号の波形を再生する波形再生手段と、この波形再生手段から出力された出力信号の幅を測定する信号幅測定手段と、この信号幅測定手段で測定された前記出力信号の幅と前記送信元から送り出されたパルス信号の幅とを比較し、前記第1レベルおよび前記第2レベルの少なくとも一方を調整する制御信号を出力する比較手段とを具備したデジタル受信信号の時間幅調整装置において、前記波形再生手段が、入力端子および出力端子、接地端子を有する半導体素子と、入力信号が入力する入力端と前記入力端子間に接続される数が調整できる複数のダイオードとを有することを特徴とする。
【0010】
また、本発明は、入力信号が所定の第1レベルを越えた時を始端とし、入力信号が所定の第2レベルより下がった時を終端とする出力信号を出力する特性を有し、かつ、送信元から送られてきたパルス信号の波形を再生する波形再生手段と、この波形再生手段から出力された出力信号の幅を測定する信号幅測定手段と、この信号幅測定手段で測定された前記出力信号の幅と前記送信元から送り出されたパルス信号の幅とを比較し、前記第1レベルおよび前記第2レベルの少なくとも一方を調整する制御信号を出力する比較手段とを具備したデジタル受信信号の時間幅調整装置において、前記波形再生手段が、入力端子および出力端子、接地端子を有する半導体素子と、前記入力端子と電源端子間に接続された第1の抵抗と、前記入力端子と接地間に接続された第2の抵抗と、入力信号が入力する入力端と前記入力端子間に接続される数が調整できる複数のダイオードとを有し、前記第1の抵抗または前記第2の抵抗の少なくとも一方が可変抵抗となっている。
【0011】
上記した構成によれば、半導体素子の入力端子に接続された可変抵抗の値を変化させることによって波形再生手段から出力されるパルス信号の始端、例えば立ち上がりのタイミングを調整でき、また、入力端と半導体素子の入力端子間に接続されるダイオードの数を変化させることによって波形再生手段から出力されるパルス信号の終端、例えば立ち下がりのタイミングを調整でき、出力されるパルス信号の時間幅を調整できる。したがって、再生されるデジタル信号の時間幅と送信側から送りだされるデジタル信号の時間幅が同じになるようにデューティ比を調整でき、受信したデジタル信号の検出が正しく行える。
【0012】
【発明の実施の形態】
本発明の実施の形態について図1を参照して説明する。
【0013】
符号11は送信側で、符号12は受信側である。送信側11の送信機111から複数のパルス信号で構成されたデジタル信号が送出される。デジタル信号は伝送線路Lを伝送して受信側12に送られる。このとき、デジタル信号を構成するパルス信号の波形が伝送線路Lの容量成分やインダクタンス成分によって変化し、受信側12に受信される。
【0014】
なお、デジタル信号を構成する送信側11のパルス信号の1つを例えばP1で示し、また、受信側12で受信される変形したパルス信号を例えばP2で示し、そして、パルス信号P1の時間幅をTで示している。
【0015】
受信側12は、波形再生回路121や信号幅測定回路122、パルス信号発生回路123、比較回路124などで構成されており、受信されたデジタル信号は波形再生回路121に入力される。波形再生回路121は、入力信号のレベルが所定の値(L1)を越えた時を始端として例えば立ち上がり、所定の値(L2)より下がった時を終端として例えば立ち下がる波形の出力信号を出力する回路、例えばシュミットトリガ回路で構成されている。このとき、波形再生回路121から、例えば時間幅tのパルス信号P3が再生される。
【0016】
再生されたパルス信号P3は信号幅測定回路122に送られる。信号幅測定回路122には、パルス信号発生回路123から短い周期のパルス信号p1、p2、p3、…が供給されており、パルス信号P3の時間幅tの間にカウントされるパルス信号p1、p2、p3、…の数によって時間幅tが測定される。
【0017】
信号幅測定回路122で測定された時間幅tの時間情報は比較回路124に送られる。比較回路124には、送信側11からパルス信号P1の時間幅Tの時間情報が送られてきており、比較回路124において時間幅Tと時間幅tが比較される。そして、2つの時間幅の差(Δt=T〜t)に応じた制御信号が生成される。比較回路124で生成された制御信号は波形再生回路121に送られ、例えば、パルス信号を再生するレベル(L1、L2)を変え、時間幅tが時間幅Tと等しくなるように調整される。
【0018】
ここで、波形再生回路121の一例について図2で説明する。
【0019】
INは、デジタル信号が入力する入力端で、入力端INは、ダイオードD1やスイッチSW1、SW2、そしてトランジスタQ1のベースBに接続されている。なお、スイッチSW1、SW2にはそれぞれに並列にダイオードD2、D3が接続されている。また、トランジスタQ1のベースBは可変抵抗VR1を通して電源端子ETに、エミッタEは可変抵抗VR2を通して接地端子GDに接続されている。また、トランジスタQ1のコレクタCに出力される出力信号は枠21で囲まれた増幅器で増幅され、そして、枠22で囲まれた反転部で極性が反転され、出力端OUTに出力される。なお、増幅器21や反転部22を構成するトランジスタをQ、抵抗をR、そしてダイオードをDで示している。
【0020】
上記した構成によれば、入力端INに入力される入力信号の大きさが可変抵抗VR1と可変抵抗VR2の値で決まる所定レベル(例えばL1)を越えた時にトランジスタQはオン状態となり、また、入力端子INに入力される入力信号の大きさが所定レベル(例えばL2…L2は、可変抵抗VR1と可変抵抗VR2の値、そして、トランジスタQ1のベースBと入力端IN間に接続されるダイオードの順方向の電圧降下、即ち、ダイオードの数によって決まる。)より下がった時にオフ状態となる。
【0021】
この場合、トランジスタQ1のオフ状態でコレクタC電圧は高くなり、オン状態で低くなる。そして、このようなコレクタC電圧の変化が反転部で反転され、図1のパルス信号P3が出力端OUTに出力される。
【0022】
なお、出力端OUTに出力されるパルス信号の時間幅を変える場合、例えば、パルス信号の時間幅を長くする場合は、可変抵抗VR1と可変抵抗VR2の値を調整しトランジスタQ1がオン状態になる入力信号のレベルL1を低くし、あるいは、入力端INとトランジスタQ1のベースB間に接続されるダイオードD1〜D3の数を多くしてトランジスタQがOFFになる入力信号のレベルL2を低くして行われる。なお、接続されるダイオードの数はスイッチSW1、SW2の開閉で調整される。また、パルス信号の時間幅を短くする場合は、これと反対の制御が行われる。
【0023】
上記した構成によれば、可変抵抗VR1と可変抵抗VR2の値を変化させることによって出力されるパルス信号の始端、例えば立ち上がりのタイミングを、また、入力端INとトランジスタQ1のベースB間に接続されるダイオードの数を変化させることによってパルス信号の終端、例えば立ち下がりのタイミングを調整でき、出力されるパルス信号の時間幅を調整できる。したがって、再生されたデジタル信号の時間幅tと送信側から送りだされたデジタル信号の時間幅Tが同じになるようにデューティ比を調整できる。そして、このようにデューティ比を調整した状態でデジタル信号を受信すれば、受信したデジタル信号の検出が正しく行える。
【0024】
なお、上記した実施の形態で使用したデジタル信号の立ち上がりや立ち下がりはパルスデジタル信号の始端や終端を意味し、信号レベルの上昇や下降とは必ずしも対応しない。また、トランジスタQ1がオン状態になる入力信号のレベルL1をトランジスタQ1がオフ状態になる入力信号のレベルL2より大きくしている。しかし、レベルL1とレベルL2の大小関係は反対でも、あるいは等しい場合でも適用できる。
【0025】
【発明の効果】
本発明によれば、受信したデジタル信号のパルス幅を調整できるデジタル受信信号の時間幅調整装置を実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す回路構成図である。
【図2】本発明の波形再生回路の一例を示す回路図である。
【図3】従来例を説明する波形図である。
【符号の説明】
11…送信側
12…受信側
111…送信機
121…波形再生回路
122…信号幅測定回路
123…パルス信号発生回路
124…比較回路
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a digital received signal time width adjusting device that improves a duty ratio of a received digital signal.
[0002]
[Prior art]
Conventionally, when transmitting a digital signal composed of a plurality of pulse signals, the waveform of the pulse signal may change due to the influence of the capacitance component and the inductance component of the transmission line. For example, when a pulse signal P1 having a time width T as shown in FIG. 3A is transmitted from the transmission side, the signal is transformed into P2 in FIG. 3B by the transmission line. The waveform of the pulse signal P2 thus modified is reproduced on the receiving side by a Schmitt trigger circuit or the like.
[0003]
The Schmitt trigger circuit has a characteristic of outputting a pulse waveform output signal that rises when the input level exceeds a predetermined value (L1) and ends when the input level falls below a predetermined value (L2). ing. At this time, the relationship L1> L2 is usually set so that a malfunction does not occur even if noise or the like is superimposed on the pulse signal received on the receiving side.
[0004]
When the pulse signal P2 is input to the Schmitt trigger circuit having the above characteristics, a pulse signal P3 having a time width t is reproduced as shown in FIG. In this case, if the waveform of the received pulse signal P2 changes, the time width t of the reproduced pulse signal P3 differs from the time width T of the pulse signal P1 sent from the transmission side, and the duty ratio May change.
[0005]
[Problems to be solved by the invention]
When the time width t of the pulse signal P3 reproduced as described above is different from the time width T of the pulse signal P1 sent from the transmission side, and the duty ratio changes, a digital signal composed of a plurality of pulse signals is converted. It cannot be detected correctly.
[0006]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned drawbacks, and to provide a digital received signal time width adjusting device capable of adjusting a pulse width of a received digital signal so as not to cause a difference in a duty ratio. And
[0007]
[Means for Solving the Problems]
The present invention has a characteristic of outputting an output signal starting at a point when an input signal exceeds a predetermined first level and terminating at an point when the input signal falls below a predetermined second level. Waveform reproducing means for reproducing the waveform of the pulse signal sent from the apparatus, signal width measuring means for measuring the width of the output signal output from the waveform reproducing means, and the output signal measured by the signal width measuring means width and said comparing the width of the pulse signal fed from the sender, the time of the digital received signal and comparator means for outputting a control signal for adjusting at least one of the first level and the second level In the width adjusting device, the waveform reproducing means may include a semiconductor element having an input terminal, an output terminal, and a ground terminal, and a plurality of semiconductor elements having an input terminal to which an input signal is input and a number connected between the input terminals. And having a diode.
[0010]
Further, the present invention has a characteristic of outputting an output signal whose start point is when the input signal exceeds a predetermined first level and whose end point is when the input signal falls below a predetermined second level, and Waveform reproducing means for reproducing the waveform of the pulse signal sent from the transmission source, signal width measuring means for measuring the width of the output signal output from the waveform reproducing means, and the signal width measured by the signal width measuring means. A digital reception signal comprising: comparison means for comparing a width of an output signal with a width of a pulse signal sent from the transmission source and outputting a control signal for adjusting at least one of the first level and the second level. in time width adjustment device, the waveform reproduction means, an input terminal and an output terminal, and a semiconductor device having a ground terminal, a first resistor connected between the input terminal and the power supply terminal, said input terminal contacting A second resistor connected between the first resistor and the second resistor, the diode having an adjustable number of diodes connected between an input terminal for inputting an input signal and the input terminal; At least one is a variable resistor.
[0011]
According to the configuration described above, the start end of the pulse signal output from the waveform reproducing unit, for example, the rising timing can be adjusted by changing the value of the variable resistor connected to the input terminal of the semiconductor element. By changing the number of diodes connected between the input terminals of the semiconductor element, the end of the pulse signal output from the waveform reproducing means, for example, the falling timing, can be adjusted, and the time width of the output pulse signal can be adjusted. . Therefore, the duty ratio can be adjusted so that the time width of the reproduced digital signal is the same as the time width of the digital signal sent from the transmission side, and the received digital signal can be detected correctly.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to FIG.
[0013]
Reference numeral 11 denotes a transmitting side, and reference numeral 12 denotes a receiving side. A digital signal composed of a plurality of pulse signals is transmitted from the transmitter 111 on the transmitting side 11. The digital signal is transmitted to the receiving side 12 via the transmission line L. At this time, the waveform of the pulse signal constituting the digital signal changes depending on the capacitance component and the inductance component of the transmission line L, and is received by the receiving side 12.
[0014]
In addition, one of the pulse signals of the transmitting side 11 constituting the digital signal is indicated by, for example, P1, the modified pulse signal received by the receiving side 12 is indicated by, for example, P2, and the time width of the pulse signal P1 is set. Indicated by T.
[0015]
The receiving side 12 includes a waveform reproducing circuit 121, a signal width measuring circuit 122, a pulse signal generating circuit 123, a comparing circuit 124, and the like. The received digital signal is input to the waveform reproducing circuit 121. The waveform reproducing circuit 121 outputs, for example, an output signal having a waveform that rises when the level of the input signal exceeds a predetermined value (L1) and ends when the level falls below the predetermined value (L2), for example. A circuit, for example, a Schmitt trigger circuit. At this time, for example, a pulse signal P3 having a time width t is reproduced from the waveform reproducing circuit 121.
[0016]
The reproduced pulse signal P3 is sent to the signal width measurement circuit 122. The pulse signal p1, p2, p3,... Having a short cycle is supplied from the pulse signal generation circuit 123 to the signal width measurement circuit 122, and the pulse signals p1, p2 counted during the time width t of the pulse signal P3. , P3,..., The time width t is measured.
[0017]
The time information of the time width t measured by the signal width measurement circuit 122 is sent to the comparison circuit 124. The time information of the time width T of the pulse signal P1 is sent from the transmission side 11 to the comparison circuit 124, and the time width T is compared with the time width t in the comparison circuit 124. Then, a control signal corresponding to the difference between the two time widths (Δt = T to t) is generated. The control signal generated by the comparison circuit 124 is sent to the waveform reproduction circuit 121, and the level is adjusted so that the time width t becomes equal to the time width T, for example, by changing the level (L1, L2) at which the pulse signal is reproduced.
[0018]
Here, an example of the waveform reproduction circuit 121 will be described with reference to FIG.
[0019]
IN is an input terminal to which a digital signal is input. The input terminal IN is connected to the diode D1, the switches SW1, SW2, and the base B of the transistor Q1. Note that diodes D2 and D3 are connected in parallel to the switches SW1 and SW2, respectively. The base B of the transistor Q1 is connected to the power supply terminal ET through the variable resistor VR1, and the emitter E is connected to the ground terminal GD through the variable resistor VR2. The output signal output to the collector C of the transistor Q1 is amplified by an amplifier surrounded by a frame 21, is inverted in polarity by an inverting unit surrounded by a frame 22, and is output to an output terminal OUT. Note that the transistors constituting the amplifier 21 and the inverting unit 22 are represented by Q, the resistance is represented by R, and the diode is represented by D.
[0020]
According to the above configuration, when the magnitude of the input signal input to the input terminal IN exceeds a predetermined level (for example, L1) determined by the values of the variable resistors VR1 and VR2, the transistor Q is turned on. The magnitude of the input signal input to the input terminal IN is a predetermined level (for example, L2... L2 is the value of the variable resistor VR1 and the variable resistor VR2, and the value of the diode connected between the base B of the transistor Q1 and the input terminal IN). It turns off when the voltage drops below the forward voltage drop, that is, the number of diodes.
[0021]
In this case, the collector C voltage increases when the transistor Q1 is off, and decreases when the transistor Q1 is on. Then, such a change in the collector C voltage is inverted by the inverting unit, and the pulse signal P3 in FIG. 1 is output to the output terminal OUT.
[0022]
When the time width of the pulse signal output to the output terminal OUT is changed, for example, when the time width of the pulse signal is increased, the values of the variable resistors VR1 and VR2 are adjusted to turn on the transistor Q1. Lower the level L1 of the input signal, or lower the level L2 of the input signal at which the transistor Q is turned off by increasing the number of diodes D1 to D3 connected between the input terminal IN and the base B of the transistor Q1. Done. The number of diodes to be connected is adjusted by opening and closing the switches SW1 and SW2. When the time width of the pulse signal is shortened, the opposite control is performed.
[0023]
According to the above-described configuration, the starting point of the pulse signal output by changing the values of the variable resistors VR1 and VR2, for example, the rising timing, is connected between the input terminal IN and the base B of the transistor Q1. By changing the number of diodes, the end of the pulse signal, for example, the fall timing, can be adjusted, and the time width of the output pulse signal can be adjusted. Therefore, the duty ratio can be adjusted so that the time width t of the reproduced digital signal is the same as the time width T of the digital signal sent from the transmission side. If a digital signal is received with the duty ratio adjusted as described above, the received digital signal can be correctly detected.
[0024]
It should be noted that the rise and fall of the digital signal used in the above-described embodiment mean the start and end of the pulse digital signal, and do not always correspond to the rise and fall of the signal level. Further, the level L1 of the input signal at which the transistor Q1 turns on is set higher than the level L2 of the input signal at which the transistor Q1 turns off. However, the magnitude relation between the level L1 and the level L2 may be opposite or equal.
[0025]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the time width adjustment apparatus of the digital reception signal which can adjust the pulse width of the received digital signal can be implement | achieved.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing an example of a waveform reproduction circuit according to the present invention.
FIG. 3 is a waveform diagram illustrating a conventional example.
[Explanation of symbols]
11: transmitting side 12 ... receiving side 111 ... transmitter 121 ... waveform reproducing circuit 122 ... signal width measuring circuit 123 ... pulse signal generating circuit 124 ... comparing circuit

Claims (2)

入力信号が所定の第1レベルを越えた時を始端とし、入力信号が所定の第2レベルより下がった時を終端とする出力信号を出力する特性を有し、かつ、送信元から送られてきたパルス信号の波形を再生する波形再生手段と、この波形再生手段から出力された出力信号の幅を測定する信号幅測定手段と、この信号幅測定手段で測定された前記出力信号の幅と前記送信元から送り出されたパルス信号の幅とを比較し、前記第1レベルおよび前記第2レベルの少なくとも一方を調整する制御信号を出力する比較手段とを具備したデジタル受信信号の時間幅調整装置において、前記波形再生手段が、入力端子および出力端子、接地端子を有する半導体素子と、入力信号が入力する入力端と前記入力端子間に接続される数が調整できる複数のダイオードとを有することを特徴とするデジタル受信信号の時間幅調整装置It has the characteristic of outputting an output signal starting from when the input signal exceeds a predetermined first level and terminating when the input signal falls below a predetermined second level, and is sent from a transmission source. Waveform reproducing means for reproducing the waveform of the pulse signal, a signal width measuring means for measuring the width of the output signal output from the waveform reproducing means, and a width of the output signal measured by the signal width measuring means. A comparison unit that compares the width of the pulse signal sent from the transmission source and outputs a control signal that adjusts at least one of the first level and the second level . A semiconductor element having an input terminal, an output terminal, and a ground terminal; and a plurality of diodes whose number connected between an input terminal to which an input signal is input and the input terminal can be adjusted. Time width adjustment device of the digital reception signal, characterized in that it comprises a. 入力信号が所定の第1レベルを越えた時を始端とし、入力信号が所定の第2レベルより下がった時を終端とする出力信号を出力する特性を有し、かつ、送信元から送られてきたパルス信号の波形を再生する波形再生手段と、この波形再生手段から出力された出力信号の幅を測定する信号幅測定手段と、この信号幅測定手段で測定された前記出力信号の幅と前記送信元から送り出されたパルス信号の幅とを比較し、前記第1レベルおよび前記第2レベルの少なくとも一方を調整する制御信号を出力する比較手段とを具備したデジタル受信信号の時間幅調整装置において、前記波形再生手段が、入力端子および出力端子、接地端子を有する半導体素子と、前記入力端子と電源端子間に接続された第1の抵抗と、前記入力端子と接地間に接続された第2の抵抗と、入力信号が入力する入力端と前記入力端子間に接続される数が調整できる複数のダイオードとを有し、前記第1の抵抗または前記第2の抵抗の少なくとも一方が可変抵抗であることを特徴とするデジタル受信信号の時間幅調整装置。 It has the characteristic of outputting an output signal starting from when the input signal exceeds a predetermined first level and terminating when the input signal falls below a predetermined second level, and is sent from a transmission source. Waveform reproducing means for reproducing the waveform of the pulse signal, a signal width measuring means for measuring the width of the output signal output from the waveform reproducing means, and a width of the output signal measured by the signal width measuring means. A comparison unit that compares the width of the pulse signal sent from the transmission source and outputs a control signal that adjusts at least one of the first level and the second level. the waveform reproduction means, an input terminal and an output terminal, and a semiconductor device having a ground terminal, a first resistor connected between said input terminal and a power supply terminal, which is connected between ground and the input terminal And second resistors, and a plurality of diodes number can be adjusted to the input signal is connected to an input terminal for inputting between said input terminal, said first resistor or said second at least one of the variable resistance of the resistor A time width adjusting device for a digital reception signal, characterized in that:
JP02158596A 1996-02-08 1996-02-08 Digital reception signal time width adjustment device Expired - Fee Related JP3593408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02158596A JP3593408B2 (en) 1996-02-08 1996-02-08 Digital reception signal time width adjustment device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02158596A JP3593408B2 (en) 1996-02-08 1996-02-08 Digital reception signal time width adjustment device

Publications (2)

Publication Number Publication Date
JPH09214303A JPH09214303A (en) 1997-08-15
JP3593408B2 true JP3593408B2 (en) 2004-11-24

Family

ID=12059124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02158596A Expired - Fee Related JP3593408B2 (en) 1996-02-08 1996-02-08 Digital reception signal time width adjustment device

Country Status (1)

Country Link
JP (1) JP3593408B2 (en)

Also Published As

Publication number Publication date
JPH09214303A (en) 1997-08-15

Similar Documents

Publication Publication Date Title
JP2625347B2 (en) Automatic offset control circuit for digital receiver.
JPH07218286A (en) Device for evaluating periodic signal from induction pickup
US4206448A (en) Multiple mode sound generator
JP3593408B2 (en) Digital reception signal time width adjustment device
JP2542722B2 (en) Asymmetric signal generation circuit
US4843464A (en) Device for automatic sensing of televiewing distance
JPS6012825B2 (en) Message transmission method in teleprinter equipment and apparatus for carrying out the method
JPH05235760A (en) Offset correction method and circuit device for digital/ analog converter
JP3263017B2 (en) Detection circuit and transmission device and reception device using the same
JP3442915B2 (en) Semiconductor integrated circuit device
JPH0563523A (en) Waveform generator
JPS588794B2 (en) Vertical oscillation circuit
US6765449B2 (en) Pulse width modulation circuit
KR960010117Y1 (en) Circuit for transmitting fm oscillation voltage
JP2549674Y2 (en) AFT circuit
KR0185663B1 (en) Circuit arrangement for regulating signals
JPS5918722Y2 (en) Adjustment circuit for volume etc.
GB2117938A (en) Current driver circuit for an electric-mechanical adjuster
JPH0690225B2 (en) Appropriate compensation instruction device for compensation network
JPS5915525B2 (en) monostable multivibrator
KR950004048Y1 (en) Power control circuit for volume control of micom
JPS63187810A (en) Test signal generating circuit
JP2709122B2 (en) Pressure sensor
JPH06112792A (en) Reset circuit
JPH0414533B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees