JP3593264B2 - Phototransistor - Google Patents
Phototransistor Download PDFInfo
- Publication number
- JP3593264B2 JP3593264B2 JP23986798A JP23986798A JP3593264B2 JP 3593264 B2 JP3593264 B2 JP 3593264B2 JP 23986798 A JP23986798 A JP 23986798A JP 23986798 A JP23986798 A JP 23986798A JP 3593264 B2 JP3593264 B2 JP 3593264B2
- Authority
- JP
- Japan
- Prior art keywords
- base electrode
- phototransistor
- base
- collector
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、フォトトランジスタに関し、特に光励起スイッチング素子として有用なショットキーバリアダイオード内蔵のフォトトランジスタに関するものである。
【0002】
【従来の技術】
フォトトランジスタは、しばしばスイッチング素子として使用される。すなわち、光励起によりベース・コレクタ間に内蔵されるフォトダイオードに光電流を発生させ、この電流によりトランジスタをスイッチング動作させる。
【0003】
通常のスイッチングトランジスタの場合、OFF時にベース・エミッタ間をショート若しくは逆バイアスすることによりトランジスタのスイッチング時間の内、蓄積時間の短縮を行っているが、フォトトランジスタの場合、通常のスイッチングトランジスタの場合に比べ、この蓄積時間が著しく長くなっていた。
【0004】
また、フォトトランジスタのベース電極は、通常オープンであるため、例えばフォトカプラへの搭載時にフォトトランジスタとLEDチップ(以下、単に「LED」と称す。)との間で電磁的なノイズの影響を受けやすくなっていた。
【0005】
このうち、蓄積時間の短縮を図るため、図6の等価回路に示すように、フォトトランジスタのベース・コレクタ間をショットキーバリアダイオード21によって接続する技術が、特開平6−5903号公報、特開平7−79010号公報にて開示されている。これは、ベース電極と半導体基板のコレクタ領域とを直接接触してショットキーバリアダイオードを形成し、ベースからコレクタへのキャリア注入を防止して、蓄積時間を短縮するものである。図中、22はフォトダイオードであり、23はトランジスタである。
【0006】
ところが、ショットキーバリアダイオードをフォトトランジスタに内蔵して有効に動作させる場合、ショットキーバリアダイオードはチップパターンにかかわらず、ある定量以上の面積を必要とする。
【0007】
つまり、ショットキーバリアダイオードは、ベース電極と半導体基板のコレクタ領域との接触部分で形成されるため、ベース電極の面積は必然的に通常のフォトトランジスタに比べてかなり大きくなっており、ショットキーバリアダイオードを内蔵しないフォトトランジスタに比べて余計に電磁ノイズの影響を受けやすく、例えばフォトカプラ搭載時の同相信号除去比:CMR(Common Mode Rejection)特性が劣化することとなった。
【0008】
そこで、図7に示すように、ショットキーバリアダイオード内蔵のフォトトランジスタにおいて、ベース拡散領域(ベース拡散層32)周囲に金属ガードリング37を形成し、該金属ガードリング37をエミッタ電極35に電気的接続させてエミッタ電位とすることで、当該フォトトランジスタの例えばフォトカプラ搭載時にベース電極36をシールドして当該ベース電極36に入るノイズを除去し、CMR特性を向上するものがある。なお、図中、(a)は平面図であり、(b)は(a)のC−C´断面図である。
【0009】
図7において、31はコレクタ層を構成するN型の半導体基板であり、32はN型半導体基板31の上面に形成されたP型のベース拡散層であり、33はベース拡散層32の上面に形成されたN+型のエミッタ拡散層であり、34は各層31、32、33の上面を絶縁するようにして設けられた酸化膜であり、35はエミッタ拡散層33の上面の一部の酸化膜34を除去して当該エミッタ拡散層33上に設けられたエミッタ電極であり、31aはベース拡散層32の上面に半導体基板31の一部が島状に露出した露出領域(ショットキーコンタクト部)であり、36は半導体基板31の露出領域31aとその周囲近傍のベース拡散層32上面の一部の酸化膜34とを除去して当該露出領域31aとその周囲近傍のベース拡散層32上面の一部上に設けられたベース電極であり、37は酸化膜34上に設けられベース拡散層32を取り囲むとともにエミッタ電極35との電気的接続によりエミッタ電位を有する金属ガードリングであり、38は前記半導体基板31の下面に設けられたコレクタ電極であり、39は前記半導体基板31の上面の外周部に設けらたチャンネルストッパーである。
【0010】
該フォトトランジスタは、コレクタ層31をカソード、ベース拡散層32をアノードとし、両層31、32のPN接合を光感接合としてフォトダイオードが形成され、またコレクタ層31、ベース拡散層32、エミッタ拡散層33をそれぞれコレクタC、ベースB、エミッタEとしてNPNトランジスタが形成される。そして、前記フォトダイオードに入射した光をPN接合で光電流に変換し、変換により得られた光電流によりNPNトランジスタをスイッチング動作させるものである。
【0011】
【発明が解決しようとする課題】
しかしながら、図7に示すショットキーバリアダイオード内蔵のフォトトランジスタは、エミッタ電位の金属層にてベース電極36を取り囲んではいるものの、そのほとんどがベース電極36の周囲近傍に配置されておらず、離れた位置に配置されており、十分なシールド効果を得ることができず、依然として例えばフォトカプラ搭載時のCMR特性が劣化していた。
【0012】
本発明は、上記課題に鑑み、ベース電極の略全周囲近傍をエミッタ電位の金属層にて取り囲むことによって、例えばフォトカプラ搭載時のCMR特性の向上が図れるフォトダイオードの提供を目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1記載のフォトトランジスタは、表面に露出したコレクタ領域とベース電極との接触によりベース・コレクタ間にショットキーバリアダイオードを形成してなるフォトトランジスタにおいて、前記ベース電極の略全周囲近傍をエミッタ電位の金属層にて取り囲んでなることを特徴とするものである。
【0014】
また、本発明の請求項2記載のフォトトランジスタは、請求項1記載のフォトトランジスタにおいて、前記表面に露出したコレクタ領域を複数のコレクタ領域部に分割するとともに、前記ベース電極を前記複数のコレクタ領域部に対応する複数のベース電極部に分割し、該各ベース電極部の略全周囲近傍を前記金属層にて取り囲んでなることを特徴とするものである。
【0015】
さらに、本発明の請求項3記載のフォトトランジスタは、請求項1、又は2記載のフォトトランジスタにおいて、前記ベース電極と前記金属層との間隔を30〜100μmとしたことを特徴とするものである。
【0016】
加えて、本発明の請求項4記載のフォトトランジスタは、請求項1、2又は3記載のフォトトランジスタにおいて、前記ベース電極と前記金属層とは同一金属材料から成ることを特徴とするものである。
【0017】
上記構成によれば、本発明の請求項1記載のフォトトランジスタは、ベース電極の略全周囲近傍をエミッタ電位の金属層にて取り囲んでなるので、例えばフォトカプラへの搭載時に、入出力間に急峻な電圧が印加された場合、LEDとフォトトランジスタのエミッタ電位の金属層との間に電気力線が発生し、該電気力線によって前記ベース電極がシールドされ、当該ベース電極に余分なノイズが入りにくくなる。
【0018】
また、本発明の請求項2記載のフォトトランジスタは、請求項1記載のフォトトランジスタにおいて、前記表面に露出したコレクタ領域を複数のコレクタ領域部に分割するとともに、前記ベース電極を前記複数のコレクタ領域部に対応する複数のベース電極部に分割し、該各ベース電極部の略全周囲近傍を前記金属層にて取り囲んでなるので、前記金属層によるシールド効果をより良くすることができ、ベース電極に余分なノイズがさらに入りにくくなる。
【0019】
さらに、本発明の請求項3記載のフォトトランジスタは、請求項1又は2記載のフォトトランジスタにおいて、前記ベース電極と金属層との間隔を30〜100μmとしたので、適切な静電耐圧値及びベース電極のシールド効果が得られる。
【0020】
加えて、本発明の請求項5記載のフォトトランジスタは、請求項1、2又は3記載のフォトトランジスタにおいて、前記ベース電極と金属層とを同一金属としたので、これらを同時に形成できる。
【0021】
【発明の実施の形態】
以下、本発明の実施の形態にかかるフォトトランジスタについて、図面とともに説明する。
【0022】
図1は本発明の一実施の形態にかかるフォトトランジスタであり、(a)は平面図であり、(b)は(a)のA−A´断面図である。
【0023】
図1において、1はコレクタ層(ショットキーバリアダイオードカソード層)を構成するN型の半導体基板である。該半導体基板1の上面には、イオン注入法等によりボロン等のP型不純物を選択的に注入し、P型のベース拡散層2を形成する。このとき、ベース拡散層2によって取り囲まれてコレクタ層1の一部が表面に島状に露出した露出領域(ショットキーコンタクト部)11が形成される。
【0024】
続いて、選択的にリン等のN型不純物を熱拡散することで、ベース拡散層2の上面にエミッタ拡散層3、半導体基板1の外周部にチャンネルストッパー4が同時に形成される。
【0025】
次に、各層1、2、3の上面に絶縁のための酸化膜(詳細には熱酸化膜)5を形成し、この後前記エミッタ拡散層3上面の一部の酸化膜5と、半導体基板1の露出領域11とその全周囲近傍のベース拡散層2上面の一部の酸化膜5とを取り除き、該酸化膜5の除去部分とともに酸化膜5の略全表面上にAl等の金属材料を蒸着する。
【0026】
そして、該金属材料を選択的にエッチングして熱処理を行うことで、酸化膜5が除去された露出領域11及びその全周囲近傍のベース拡散層2の一部とこれらの全周囲の酸化膜5との上面にベース電極(ショットキーバリアダイオードアノード層)6が形成され、酸化膜5が除去されたエミッタ拡散層3とその全周囲の酸化膜5との上面にエミッタ電極7が形成され、酸化膜5の全外周部上面に金属ガードリング8が形成され、前記ベース電極6に近接する酸化膜5上面に金属シールド配線9が形成される。ここで、前記エミッタ電極7と前記金属ガードリング8及び金属シールド配線9とが電気的に接続され、前記エミッタ電極7と金属ガードリング8の一部と金属シールド配線9とによって、前記ベース電極6の略全周囲近傍を取り囲むエミッタ電位の金属層を構成する。従って、ベース電極6とエミッタ電極7と金属ガードリング8と金属シールド配線9とはAl等の同一金属材料で構成され、且つ、同一工程で形成されることとなる。
なお、10は半導体基板1の下面に設けられたコレクタ電極である。
【0027】
該フォトトランジスタは、コレクタ層1をカソード、ベース拡散層2をアノードとし、両層1、2のPN接合を光感接合としてフォトダイオードが形成され、またコレクタ層1、ベース拡散層2、エミッタ拡散層3をそれぞれコレクタC、ベースB、エミッタEとしてNPNトランジスタが形成される。そして、前記フォトダイオードに入射した光をPN接合で光電流に変換し、変換により得られた光電流によりNPNトランジスタをスイッチング動作させるものである。
【0028】
上記構成からなるフォトトランジスタによれば、例えばフォトカプラへの搭載時に入出力間に急峻な電圧が印可された場合、図2に示すように、フォトトランジスタのエミッタ電位の金属層(エミッタ電極7、金属ガードリング8、金属シールド配線9)からLED12側に電気力線13が発生する。このエミッタ電位の金属層7、8、9は、ベース電極6の全周囲近傍に配設されているので、前記電気力線12がベース電極6のシールドとなり、電磁的なノイズからベース電極6を保護する。なお、図において14は前記LED12を載置したリードフレームである。
【0029】
図3は上記フォトトランジスタを搭載したフォトカプラのCMR特性の測定回路である。
【0030】
図4は上記フォトトランジスタを搭載したフォトカプラのCMR特性の測定結果であり、図3に示す測定回路において例えばVcc=9V、RL=470Ω、VCM=1.5kVに設定し、dv/dt=10kV/μsecとした際のdv/dt印加後のVnpの測定結果を示す図である。
【0031】
このように、上記構成からなるフォトトランジスタを搭載したフォトカプラによれば、一般に問題のないレベルであるVnp<20mVの特性値を得ることができる。
【0032】
図5は本発明の他の実施の形態にかかるフォトトランジスタであり、(a)は平面図であり、(b)は(a)のB−B´断面図である。本実施の形態について、上述した実施の形態と相違する点のみ説明する。
【0033】
本実施の形態にかかるフォトトランジスタは、上述した実施の形態において、露出領域(11)を複数の露出領域部11aに分割するとともに、ベース電極(6)を前記複数の露出領域部11aに対応する複数のベース電極部11aに分割し、前記各ベース電極部6aの略全周囲近傍をエミッタ電位の前記金属層7、8、9にて取り囲んでなる。
【0034】
具体的に説明すると、前記露出領域(11)はベース拡散層2を間に介在させることで複数の露出領域部11aに分割され、これによって各露出領域部11aはその表面がベース拡散層2によって取り囲まれた島状に露出する。なお、露出領域部11a、11a間のベース拡散層2は、該露出領域部11a、11aの周囲近傍を除いて酸化膜5によって覆われる。
【0035】
また、前記ベース電極(6)は複数の露出領域部11a間に介在されたベース拡散層2上に位置する部分の一部を除去することで複数のベース電極部6aに分割され、各ベース電極部6aを露出領域部11aとその全周囲近傍のベース拡散層2との上面に直接接触させることで、ショットキーバリアダイオードを形成する。
【0036】
さらに、前記ベース電極部6a、6a間の酸化膜5上面には、該ベース電極部6a、6aに近接して金属シールド配線9を配設してなる。
【0037】
該構成によれば、露出領域及びベース電極を分割することで、各々の面積が小さいベース電極部6aで所望のショットキーバリアダイオードの面積が得られる。また、分割された各ベース電極部6aの略全周囲近傍を前記金属層7、8、9にて取り囲んでなるので、ノイズの影響を受けやすいベース電極(ベース電極部6a)の各面積は小さく、ノイズを受けにくくなり、上記実施の形態のフォトトランジスタに比較して、より一層CMR特性を向上できる。
【0038】
つまり、所望のショットキーバリアダイオードの面積を得るにあたって、露出領域及びベース電極を分割すると、該ベース電極の総面積(各ベース電極部の総和面積)は上記実施の形態に比較して増加することになるが、面積の小さいベース電極部6aをそれぞれ金属層7、8、9にて取り囲んでいるので、該金属層7、8、9によるシールド効果をより良くすることができ、結果的に上記実施の形態に比較してより一層CMR特性を向上できる。
【0039】
上述した実施の形態において、シールド効果を高めるには、ベース電極6或いはベース電極部6aとこの略全周囲近傍に設けられた金属層7、8、9との間隔を100μm以下が好ましく、また、静電耐圧特性を実使用上問題のない3kV以上に保つためには上記間隔を30μm以上が好ましい。よって、ベース電極6或いはベース電極部6aとこの略全周囲近傍に設けられた金属層7、8、9との間隔12は30μm以上100μm以下が好ましい。
【0040】
また、金属シールド配線9に電極6(6a)、7及びガードリング8と同じ材質(例えば、Al)を用いることで、1回の工程でこれらすべての形成が可能となり、経済的に有利である。
【0041】
【発明の効果】
以上説明したように、本発明の請求項1記載のフォトトランジスタによれば、ベース電極の略全周囲近傍をエミッタ電位の金属層にて取り囲んでなるので、例えばフォトカプラ搭載時のCMR特性を向上できる。
【0042】
また、本発明の請求項2記載のフォトトランジスタによれば、請求項1記載のフォトトランジスタにおいて、前記表面に露出したコレクタ領域を複数のコレクタ領域部に分割するとともに、前記ベース電極を前記複数のコレクタ領域部に対応する複数のベース電極部に分割し、該各ベース電極部の略全周囲近傍を前記金属層にて取り囲んでなるので、より一層CMR特性を向上できる。
【0043】
さらに、本発明の請求項3記載のフォトトランジスタによれば、請求項1又は2記載のフォトトランジスタにおいて、前記ベース電極と前記金属層との間隔12を30〜100μmとしたので、適切な静電耐圧値及びベース電極のシールド効果が得られる。
【0044】
加えて、本発明の請求項4記載のフォトトランジスタによれば、請求項1、2又は3記載のフォトトランジスタにおいて、前記ベース電極と金属層とは同一金属材料から成るので、これらを同時に形成でき、形成が容易である。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかるフォトトランジスタの構成図である。
【図2】図1に示すフォトトランジスタを搭載したフォトカプラにおいて、入出力間に急峻な電圧が印可された場合の状態を示す断面図である。
【図3】CMR特性の測定回路図である。
【図4】CMR特性の測定結果を示す図である。
【図5】本発明の他の実施の形態にかかるフォトトランジスタの構成図である。
【図6】フォトトランジスタの回路図である。
【図7】従来のフォトトランジスタの構成図である。
【符号の説明】
1 半導体基板(コレクタ層)
2 ベース拡散層
3 エミッタ拡散層
4 チャンネルストッパー
5 酸化膜
6 ベース電極
6a ベース電極部
7 エミッタ電極
8 金属ガードリング
9 金属シールド配線
10 コレクタ電極
11 露出領域
11a 露出領域部
12 ベース電極6或いはベース電極部6aとこの略全周囲近傍に設けられた金属層7、8、9との間隔[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a phototransistor, and more particularly to a phototransistor with a built-in Schottky barrier diode useful as a photoexcited switching element.
[0002]
[Prior art]
Phototransistors are often used as switching elements. That is, a photocurrent is generated in the photodiode built in between the base and the collector by the light excitation, and the transistor performs a switching operation by this current.
[0003]
In the case of a normal switching transistor, the accumulation time is shortened in the switching time of the transistor by short-circuiting or reverse-biasing between the base and the emitter at the time of OFF. In comparison, the accumulation time was significantly longer.
[0004]
Further, since the base electrode of the phototransistor is normally open, it is affected by electromagnetic noise between the phototransistor and an LED chip (hereinafter, simply referred to as “LED”) when mounted on a photocoupler, for example. It was easier.
[0005]
Among them, in order to reduce the storage time, a technique of connecting the base and the collector of the phototransistor by a Schottky barrier diode 21 as shown in an equivalent circuit of FIG. No. 7-79010. This is to form a Schottky barrier diode by directly contacting the base electrode and the collector region of the semiconductor substrate, prevent carrier injection from the base to the collector, and reduce the accumulation time. In the figure, 22 is a photodiode and 23 is a transistor.
[0006]
However, when a Schottky barrier diode is built in a phototransistor and operates effectively, the Schottky barrier diode requires a certain area or more, regardless of the chip pattern.
[0007]
That is, since the Schottky barrier diode is formed at the contact portion between the base electrode and the collector region of the semiconductor substrate, the area of the base electrode is inevitably considerably larger than that of a normal phototransistor. It is more susceptible to electromagnetic noise than a phototransistor without a built-in diode, and for example, the common mode rejection ratio: CMR (Common Mode Rejection) characteristics when a photocoupler is mounted deteriorates.
[0008]
Therefore, as shown in FIG. 7, in a phototransistor with a built-in Schottky barrier diode, a
[0009]
In FIG. 7,
[0010]
In the phototransistor, a photodiode is formed by using the
[0011]
[Problems to be solved by the invention]
However, although the phototransistor with a built-in Schottky barrier diode shown in FIG. 7 surrounds the
[0012]
In view of the above problems, it is an object of the present invention to provide a photodiode capable of improving CMR characteristics when a photocoupler is mounted, for example, by surrounding substantially the entire periphery of a base electrode with a metal layer having an emitter potential.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, a phototransistor according to
[0014]
The phototransistor according to
[0015]
Furthermore, a phototransistor according to a third aspect of the present invention is the phototransistor according to the first or second aspect, wherein a distance between the base electrode and the metal layer is 30 to 100 μm. .
[0016]
In addition, a phototransistor according to a fourth aspect of the present invention is the phototransistor according to the first, second or third aspect, wherein the base electrode and the metal layer are made of the same metal material. .
[0017]
According to the above configuration, the phototransistor according to the first aspect of the present invention surrounds substantially the entire periphery of the base electrode with the metal layer having the emitter potential. When a steep voltage is applied, lines of electric force are generated between the LED and the metal layer of the emitter potential of the phototransistor, and the lines of electric force shield the base electrode, causing extra noise on the base electrode. It becomes difficult to enter.
[0018]
The phototransistor according to
[0019]
Furthermore, in the phototransistor according to
[0020]
In addition, in the phototransistor according to
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a phototransistor according to an embodiment of the present invention will be described with reference to the drawings.
[0022]
1A and 1B show a phototransistor according to an embodiment of the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG.
[0023]
In FIG. 1,
[0024]
Subsequently, by selectively thermally diffusing an N-type impurity such as phosphorus, the
[0025]
Next, an oxide film (specifically, a thermal oxide film) 5 for insulation is formed on the upper surface of each of the
[0026]
Then, by selectively etching the metal material and performing a heat treatment, the exposed
[0027]
In the phototransistor, a photodiode is formed by using the
[0028]
According to the phototransistor having the above configuration, for example, when a steep voltage is applied between the input and output when the phototransistor is mounted on the photocoupler, as shown in FIG. The lines of
[0029]
FIG. 3 shows a circuit for measuring the CMR characteristic of a photocoupler having the phototransistor mounted thereon.
[0030]
FIG. 4 shows the measurement results of the CMR characteristics of the photocoupler equipped with the phototransistor. In the measurement circuit shown in FIG. 3, for example, Vcc = 9 V, R L = 470Ω, V CM = 1.5 kV, and dv / FIG. 11 is a diagram illustrating a measurement result of V np after dv / dt application when dt = 10 kV / μsec.
[0031]
As described above, according to the photocoupler equipped with the phototransistor having the above configuration, it is possible to obtain a characteristic value of V np <20 mV, which is generally at a level without any problem.
[0032]
5A and 5B show a phototransistor according to another embodiment of the present invention, wherein FIG. 5A is a plan view, and FIG. 5B is a cross-sectional view taken along the line BB 'of FIG. In the present embodiment, only points different from the above-described embodiment will be described.
[0033]
In the phototransistor according to this embodiment, in the above-described embodiment, the exposed region (11) is divided into a plurality of exposed
[0034]
More specifically, the exposed region (11) is divided into a plurality of exposed
[0035]
Further, the base electrode (6) is divided into a plurality of base electrode portions 6a by removing a part of a portion located on the
[0036]
Further, on the upper surface of the
[0037]
According to this configuration, by dividing the exposed region and the base electrode, a desired Schottky barrier diode area can be obtained in the base electrode portion 6a having a small area. Further, since the
[0038]
That is, in order to obtain a desired Schottky barrier diode area, when the exposed region and the base electrode are divided, the total area of the base electrode (the total area of each base electrode portion) is increased as compared with the above embodiment. However, since the base electrode portion 6a having a small area is surrounded by the
[0039]
In the above-described embodiment, in order to enhance the shielding effect, the distance between the
[0040]
Further, by using the same material (for example, Al) as the electrodes 6 (6a) and 7 and the
[0041]
【The invention's effect】
As described above, according to the phototransistor of the first aspect of the present invention, the metal layer of the emitter potential surrounds substantially the entire periphery of the base electrode, so that, for example, the CMR characteristic when the photocoupler is mounted is improved. it can.
[0042]
According to the phototransistor of
[0043]
Furthermore, according to the phototransistor of the third aspect of the present invention, in the phototransistor of the first or second aspect, since the
[0044]
In addition, according to the phototransistor according to
[Brief description of the drawings]
FIG. 1 is a configuration diagram of a phototransistor according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a state where a steep voltage is applied between input and output in a photocoupler equipped with the phototransistor shown in FIG.
FIG. 3 is a measurement circuit diagram of a CMR characteristic.
FIG. 4 is a diagram showing measurement results of CMR characteristics.
FIG. 5 is a configuration diagram of a phototransistor according to another embodiment of the present invention.
FIG. 6 is a circuit diagram of a phototransistor.
FIG. 7 is a configuration diagram of a conventional phototransistor.
[Explanation of symbols]
1 Semiconductor substrate (collector layer)
2
Claims (4)
前記ベース電極の略全周囲近傍をエミッタ電位の金属層にて取り囲んでなることを特徴とするフォトトランジスタ。In a phototransistor formed by forming a Schottky barrier diode between the base and the collector by contact between the collector region exposed on the surface and the base electrode,
A phototransistor, wherein substantially the entire periphery of the base electrode is surrounded by a metal layer having an emitter potential.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23986798A JP3593264B2 (en) | 1998-08-26 | 1998-08-26 | Phototransistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23986798A JP3593264B2 (en) | 1998-08-26 | 1998-08-26 | Phototransistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068549A JP2000068549A (en) | 2000-03-03 |
JP3593264B2 true JP3593264B2 (en) | 2004-11-24 |
Family
ID=17051073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23986798A Expired - Fee Related JP3593264B2 (en) | 1998-08-26 | 1998-08-26 | Phototransistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3593264B2 (en) |
-
1998
- 1998-08-26 JP JP23986798A patent/JP3593264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000068549A (en) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208632B1 (en) | Semiconductor integrated circuit and method of fabricating it | |
US5994751A (en) | Photodiode having reduced series resistance, and method for fabrication thereof | |
US5629550A (en) | Photodiode built-in semiconductor device with dummy photodiode | |
JP3593264B2 (en) | Phototransistor | |
JP2802459B2 (en) | Photo Triac | |
JP4707203B2 (en) | Semiconductor device | |
JP2723863B2 (en) | Integrated light receiving element and method of manufacturing the same | |
JP2852222B2 (en) | Optical semiconductor integrated circuit device | |
JPH10233525A (en) | Avalanche photodiode | |
JP2501556B2 (en) | Optical sensor and manufacturing method thereof | |
JP3769116B2 (en) | SOI substrate and semiconductor device | |
KR950005470B1 (en) | Semiconductor device with improved static electric characteristic | |
JPH03203273A (en) | Pin photodiode | |
JPS6018148B2 (en) | Method of manufacturing semiconductor memory device | |
KR100222027B1 (en) | Manufacturing method of gate turn off thyristor | |
JP3128958B2 (en) | Semiconductor integrated circuit | |
JPH09116097A (en) | Semiconductor integrated circuit device | |
JPH0629466A (en) | Semiconductor integrated circuit | |
JPH0117266B2 (en) | ||
JPS60136272A (en) | Semiconductor device | |
JPS58186959A (en) | Semiconductor device | |
JPH09186355A (en) | Photodetector | |
JPS5880866A (en) | Bidirectional semiconductor switch | |
JPH03290979A (en) | Photodiode | |
JPH05235394A (en) | Phototransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |