JP3581036B2 - Crystal growth control method - Google Patents

Crystal growth control method Download PDF

Info

Publication number
JP3581036B2
JP3581036B2 JP2486999A JP2486999A JP3581036B2 JP 3581036 B2 JP3581036 B2 JP 3581036B2 JP 2486999 A JP2486999 A JP 2486999A JP 2486999 A JP2486999 A JP 2486999A JP 3581036 B2 JP3581036 B2 JP 3581036B2
Authority
JP
Japan
Prior art keywords
substrate
gold
islands
control method
crystal growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2486999A
Other languages
Japanese (ja)
Other versions
JP2000021777A (en
Inventor
芳和 本間
フィニ ポール
俊郎 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2486999A priority Critical patent/JP3581036B2/en
Publication of JP2000021777A publication Critical patent/JP2000021777A/en
Application granted granted Critical
Publication of JP3581036B2 publication Critical patent/JP3581036B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、結晶材料表面に微小な結晶の島を自己組織化的に形成する結晶成長制御法に関する。本発明の主な産業上の利用分野は、量子効果を持つ微小な島(量子ドット)の製造である。
【0002】
【従来の技術】
量子効果を発現する微小な量子ドットを、位置と大きさを制御して形成するための研究が盛んになっている。これは、自己組織化的な結晶成長により、従来のリソグラフィ技術の限界を超えた微細な構造を形成することを狙いとしている。
【0003】
従来の量子ドット作製技術は、結晶基板上にこれとは異なる格子定数を持った物質からなる結晶を成長させたとき、格子歪みにより島状成長が生じる現象を利用している。例えば、シリコン結晶基板上でゲルマニウムを4原子層以上の厚みに蒸着すると、ゲルマニウムは約 20nmの大きさの島状の結晶になる。しかし、ゲルマニウム島の大きさは統計的な分布を有し、10nmから 80nmのばらつきがある。また、島の生成はランダムに起こるため、島の密度や形成位置に制御性がない。島の大きさや密度の制御性を増すために、島成長を行ったあとに再び基板と同じ物質を層状に成長させて島を埋め込み、さらにその上に島成長と基板物質の層状成長を何層も繰り返す方法が提案されている[C. Teichert, M. G. La−gally, L. J. Peticolas, J. C. Bean, and J. Tersoff: Phys. Rev. B53, 16334 (1996)]。この場合、歪みに誘起された自己組織化効果により、層を重ねるにつれて島の大きさと間隔が均一化することが報告されている。しかし、この場合でもなお、島の大きさと間隔に統計的ゆらぎがあり、完全に整列した均一なサイズの島は得られていない。
【0004】
また、島形成の位置を指定する方法として、表面を低指数の結晶面から、安定な原子ステップ(結晶面における、結晶面間隔を単位とする段差)の方向に対して 45°回転した方位に、僅かに傾斜させた基板を用い、原子ステップの角に島形成を起こさせることが検討されている。この場合の問題点は、個々の原子ステップを完全に整列させることは不可能で、いたるところに意図せぬ原子ステップの曲がり(キンク)が生じるため、結果的に島形成の位置がランダムになってしまうことである。
【0005】
このように、従来の自己組織化技術では、量子ドットの大きさ、形成位置ともに十分な制御性が得られていなかった。
【0006】
【発明が解決しようとする課題】
本発明は従来の量子ドット形成における上記の問題を解決し、位置とサイズ両方の制御性の高い選択的結晶成長制御法を提供しようとするものである。
【0007】
【課題を解決するための手段】
上記目的は、基板としてシリコン(111)基板を用いて、原子ステップバンド(複数の線状原子ステップが帯状に集合したもの)、あるいは原子ステップバンドと小孔の両方からなる周期的ネットワーク(網目構造)を形成し、原子ステップバンドに沿った金の拡散を利用して、原子ステップバンドの特定位置に選択的に結晶成長を生じさせることにより達成される。
【0008】
本願発明の発明者らは、結晶表面に規則的な小孔アレイ(小孔の2次元配列)を形成したのち高温で加熱することにより、原子ステップの集合したステップバンドと原子ステップのないテラスを規則的に配列させる技術を開示した(特開平8−138986号公報)。このとき、小孔アレイの列びの方向と原子ステップの方向が完全に一致していない場合には、図3(b)および(c)に示すように、ステップバンドが枝分かれし、原子ステップバンドの2次元ネットワーク構造(以下、ステップネットワークと表す)が形成される。このネットワークにはステップバンドの湾曲部やステップバンドが枝分かれする分岐点が規則的に配列して存在する。このようなステップネットワークを有する結晶表面で結晶成長を行うと、基板温度や成長速度をうまく選ぶことにより、結晶表面に供給された原子や分子がテラス上を拡散して、ステップバンド上でのみ核生成を起こすようにすることが可能である。このとき、ステップバンド上ではステップに沿った拡散が優勢になる。そこで、ステップネットワークの周期を、供給された原子や分子の拡散長と同程度にしておけば、ステップバンドを拡散してきた原子や分子はステップバンドの分岐点や湾曲部に集まり、島生成を起こす。このため、ステップバンドの分岐点に選択的に結晶の微小島を整列させることができる。さらに、ステップバンドの分岐点に集まる原子や分子の量は、ネットワークが周期的なネットワークであれば、どの分岐点でも同じになり、形成される微小島の大きさが同じものとなるように制御することができる。なお、ステップネットワークの周期が供給された原子や分子の拡散長よりも長い場合には、ステップバンドの分岐点以外の位置にも微小島が形成される可能性が高くなるので、そのような可能性を低めるために、ステップネットワークの周期が供給された原子や分子の拡散長以下となるように、堆積条件を設定することが望ましい。
【0009】
【発明の実施の形態】
図1、図2は、本発明の実施の形態における選択的結晶成長の工程を示したものである。この工程を、シリコン(111)ウエハを基板として用いた場合について説明する。すなわち、
まず、通常のリソグラフィを用い、シリコン(111)ウエハ表面に、図3(a)に示したような微細な孔(前記の小孔)のアレイを規則的に形成する。ここで、孔の形状は重要でなく、任意の形でよい。小孔のアレイの周期は、成長する物質の拡散長にほぼ等しくする。言うまでもなく、拡散長は成長物質ばかりでなく基板温度や成長速度に依存するので、これらの成長条件を考慮して周期を選択する。
【0010】
次に、この基板を超高真空中あるいは水素雰囲気中で加熱する。シリコン基板の加熱温度としては 1000℃以上であることが望ましい。実用的には、短時間で表面の原子ステップ分布が変化する 1100℃から 1300℃の温度範囲が好ましい。加熱に伴う表面原子の拡散や昇華により、図3(b)に示したように、孔がすり鉢状に変化し、かつその底部が徐々に埋まる。一方、孔の周囲には原子ステップが集まってステップバンドが形成される。加熱温度で決まる一定の加熱時間の後、孔が完全に埋まってテラスとなり、その周りにステップバンドが形成され、図3(c)に示したようなテラスとステップバンドのネットワークから成る表面が得られる。
【0011】
なお、図1、図2には示していないが、必要に応じて、加熱の前に基板の洗浄を行う。洗浄方法としては既知のものでよいが、基板表面に有機汚染を残さないものが好ましい。
【0012】
次に、この表面に結晶成長を行う。成長温度を適切に選ぶことにより、成長する物質の拡散長をステップバンドのネットワークの周期と同程度にすることができる。このようにすることにより、表面に供給された原子や分子は、テラス上を拡散してステップバンドに到達し、さらにステップバンドに沿って拡散する。これは、テラス上にはステップがないため表面に供給された原子や分子が凝集して核生成を起こすための核がないこと、および、ステップバンドに到達しても、ステップに沿った拡散の障壁が、ステップを乗り越えて拡散する場合の障壁に比べて小さいためである。ただし、表面に供給された原子や分子の拡散長が十分に大きくない場合には、ステップに沿った拡散が不十分で、ステップバンド上の複数の点で核生成が起こる。一方、ステップに沿った拡散が生じる場合には、ステップバンドに沿って拡散した原子や分子はステップバンドの分岐点で合流する。あるいは、ステップバンドの形状や拡散する物質の性質によっては、ステップバンドの湾曲部に集まる場合もある。その結果、これらの点で選択的に核生成が起こる。このため、ステップバンドの分岐点あるいは湾曲部に選択的に結晶の微小島を整列させることができる。形成される微小島の大きさは、基板表面に供給する原子や分子の量、および、ステップネットワークの周期で決まる。
【0013】
なお、基板と元素の組み合わせによっては、ステップバンドの分岐点や湾曲部以外の位置にも微小島の形成が起こることがある。この場合には、基板を成長温度よりも高い温度でアニール(熱処理)することにより、微小島を構成する原子や分子の、ステップバンドに沿っての拡散を誘起して、微小島を融合させ、ステップバンドの分岐点あるいは湾曲部に選択的に微小島を再整列させることもできる。図1には、このようなアニールを1回行って目的を達成する場合を示してあるが、図2に示したように、アニールと微小島の再整列状態の観察とを、必要に応じて繰り返して、最良の状態が得られた時点で工程を終了することが望ましい。
【0014】
(実施例1)
具体的な例として、シリコン(111)基板上に金の微小島を形成する条件を以下に示す。すなわち、
表面が(111)面から 1.5°傾斜したシリコン基板に、通常のリソグラフィ技術を用いて直径 1μm、深さ 1μmの円筒形の孔を 5μm間隔で形成した。小孔の列びの方向は原子ステップの方向から 7°回転させた。この基板を、硫酸:50%過酸化水素水混合溶液(体積比4:1)で洗浄し、純水でリンスした後、超高真空中で 1200℃で 10分間加熱することにより、(111)テラスとステップバンドのネットワークを得た。次に、基板温度を 600℃にして超高真空中で4原子層分の厚さの金を蒸着した。600℃では金の拡散長は 5μm程度で、ステップネットワークの周期と一致する。この結果、図4の写真に示すように、ステップバンドの分岐点に選択的に金の微小島を形成することができた。
【0015】
(実施例2)
第2の実施例では、シリコン(111)基板上のステップバンドの湾曲部に金の微小島を形成する条件を示す。すなわち、
前記実施例1と同様な基板を用い、同様なリソグラフィと洗浄を施した。ただし、形成した小孔は直径 0.5μm、深さ 0.5μmの円筒形で、間隔は 2.5μmであった。また、超高真空中での熱処理を小孔が完全に消失するまで行わず、1220℃で 20秒間加熱することにより、図3(b)のように浅い小孔を残した。これにより、小孔を有するテラスとステップバンドのネットワークを得た。次に、基板温度を 400℃にして超高真空中で3原子層分の厚さの金を蒸着した。この場合には拡散長が数十nmであるため、高密度の金の微小島が表面をほぼ均一に覆い尽くした。続いて、基板の温度を 580℃°に上げ、約 15分間の熱処理を行った結果、図5の写真に示すように、ステップバンドの湾曲部に選択的に金の微小島を形成することができた。金の微小島の形成位置の規則性や大きさの均一性は実施例1の場合よりも高い。これは、図3(c)のように小孔を完全に消滅させる場合には、小孔の消滅と同時にステップバンドの崩壊も始まるため、小孔が残っていた方がステップバンドの規則性が高いためと考えられる。
【0016】
このようなステップバンドの分岐点や湾曲部への選択的島形成は、シリコン基板と金の組み合わせに限らず、様々な基板と元素の組み合わせに適用できる。ただし、基板と元素の組み合わせによって拡散長が異なるので、基板温度やステップバンドのネットワークの周期を、それぞれの組み合わせに応じて最適なものにする必要がある。また、ステップバンドのどの位置に島形成が起こるかは、ステップバンドの形状に依存する。
【0017】
(実施例3)
第3の実施例では、第1および第2の実施例で示したような規則的に配列した微小島を種として、これらの微小島の位置に選択的に柱状結晶を成長させる方法を示す。すなわち、
第1あるいは第2の実施例で記述した方法によって規則的に配列した金の微小島を形成する。次に化学気相蒸着法(Chemical Vapor Deposition: CVD)を用いてシリコンやゲルマニウムなどの結晶成長を行う。シリコンの柱状結晶を成長させる場合には、シラン(SiH)やジシラン(Si)を原料ガスに利用する。以下に、シランを用いた場合について、柱状結晶の成長条件を記述する。
【0018】
ヘリウムガスにより 10%に希釈したシランガスを、シランガスの分圧が 0.01〜0.5Torr になるように調整してCVDの反応炉に流す。反応炉の温度は基板が550〜600℃になるように設定する。このような温度では、シリコン基板上の金の微小島はシリコンとの合金となり液滴として存在している。シランは曲率半径の大きな金の液滴に選択的に取り込まれるので、金の微小島の位置でのシリコン結晶の成長速度が平坦なシリコン表面よりも桁違いに大きくなる。これは、Vapor−Liquid− Solid 機構として知られている現象である。このため、金の微小島の位置に選択的にシリコンの柱状結晶が成長する。
【0019】
このような金の微小島の位置での選択的結晶成長は、ゲルマニウム、砒化ガリウム、砒化アルミニウムなどにも応用可能である。
【0020】
【発明の効果】
以上述べてきたように、原子ステップバンドのネットワークを形成し、原子ステップに沿った拡散を利用することにより、原子ステップバンドの特定部分に選択的に結晶成長を生じさせることができる。したがって、本発明の結晶成長制御法によって、結晶材料表面に微小な結晶の微小島を規則的かつ大規模に集積化して形成することができ、量子ドットの製造に多大な進歩をもたらすことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における選択的結晶成長法の工程図である。
【図2】本発明の実施の形態におけるより実用的な選択的結晶成長法の工程図である。
【図3】原子ステップバンドの2次元的ネットワークを説明する模式図である。
(a)は基板表面に形成した周期的小孔アレイの一部を示し、(b)は(a)に示した基板を加熱することにより形成した小孔と周期的ステップバンドネットワーク(ステップネットワーク)の一部を示し、(c)はさらに加熱を続けることにより小孔が消えた後の周期的ステップバンドネットワーク(ステップネットワーク)の一部を示す。
【図4】本発明の第1の実施例により形成したシリコン(111)基板上の金の微小島の走査電子顕微鏡写真である。
【図5】本発明の第2の実施例により形成したシリコン(111)基板上の金の微小島の走査電子顕微鏡写真である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a crystal growth control method for forming microscopic crystal islands on a crystal material surface in a self-organizing manner. The main industrial application of the present invention is the production of microscopic islands (quantum dots) with quantum effects.
[0002]
[Prior art]
Research for forming minute quantum dots that exhibit a quantum effect by controlling their positions and sizes has been actively conducted. This aims at forming a fine structure beyond the limit of the conventional lithography technology by self-organizing crystal growth.
[0003]
The conventional quantum dot manufacturing technology utilizes a phenomenon in which, when a crystal made of a material having a different lattice constant from a crystal substrate is grown on a crystal substrate, island-like growth occurs due to lattice distortion. For example, when germanium is deposited on a silicon crystal substrate to a thickness of 4 atomic layers or more, germanium becomes an island-shaped crystal having a size of about 20 nm. However, the size of germanium islands has a statistical distribution and varies from 10 nm to 80 nm. In addition, since island generation occurs at random, there is no control over the island density and formation position. In order to increase the controllability of the size and density of the islands, after growing the islands, the same material as the substrate is grown in layers again to embed the islands, and on top of that, several layers of island growth and layered growth of substrate material Have been proposed [C. Teichert, M .; G. FIG. La-gally, L .; J. Peticolas, J.M. C. Bean, and J.M. Tersoff: Phys. Rev .. B53, 16334 (1996)]. In this case, it is reported that the size and spacing of the islands become uniform as the layers are stacked due to the self-organizing effect induced by the strain. However, even in this case, there are statistical fluctuations in the size and spacing of the islands, and completely aligned islands of uniform size have not been obtained.
[0004]
In addition, as a method of specifying the position of island formation, the surface is oriented in a direction rotated by 45 ° from the low-index crystal plane to the direction of stable atomic steps (steps in the crystal plane in units of crystal plane spacing). The use of a slightly tilted substrate to form islands at the corners of atomic steps has been studied. The problem in this case is that it is impossible to completely align the individual atomic steps, and unintended bending of the atomic steps (kinks) occurs everywhere, resulting in random island formation positions. It is to be.
[0005]
As described above, in the conventional self-assembly technique, sufficient controllability has not been obtained for both the size and the formation position of the quantum dots.
[0006]
[Problems to be solved by the invention]
An object of the present invention is to solve the above-mentioned problems in the conventional quantum dot formation and to provide a selective crystal growth control method with high controllability in both position and size.
[0007]
[Means for Solving the Problems]
The object is to use a silicon (111) substrate as a substrate and form an atomic step band (a group of a plurality of linear atomic steps in a band) or a periodic network composed of both atomic step bands and small holes (network structure). This is achieved by selectively causing crystal growth at specific positions in the atomic step band by utilizing the diffusion of gold along the atomic step band.
[0008]
The inventors of the present invention formed a regular array of small holes (two-dimensional array of small holes) on the crystal surface and then heated at a high temperature to form a step band with aggregated atomic steps and a terrace without atomic steps. A technique for regularly arranging the elements has been disclosed (Japanese Patent Application Laid-Open No. 8-138986). At this time, if the direction of the row of the small hole array does not completely match the direction of the atomic step, the step band branches as shown in FIGS. Is formed (hereinafter, referred to as a step network). In this network, curved portions of the step band and branch points at which the step band branches are regularly arranged. When the crystal is grown on a crystal surface having such a step network, the atoms and molecules supplied to the crystal surface diffuse on the terraces and nuclei only on the step band by properly selecting the substrate temperature and growth rate. It is possible to cause generation. At this time, diffusion along the step becomes dominant on the step band. Therefore, if the period of the step network is set to be about the same as the diffusion length of the supplied atoms and molecules, the atoms and molecules that have diffused the step band gather at the branch points and curved portions of the step band, causing island formation. . For this reason, the micro islands of the crystal can be selectively aligned at the branch point of the step band. Furthermore, if the network is a periodic network, the amount of atoms and molecules gathered at the branch point of the step band will be the same at every branch point, and the size of the formed micro island will be the same. can do. If the period of the step network is longer than the diffusion length of the supplied atoms or molecules, the possibility that micro islands are formed at positions other than the branch point of the step band increases, so such a possibility is possible. It is desirable to set the deposition conditions so that the period of the step network is equal to or less than the diffusion length of the supplied atoms and molecules in order to reduce the property.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
1 and 2 show the steps of selective crystal growth in the embodiment of the present invention. This step will be described for the case where a silicon (111) wafer is used as a substrate. That is,
First, an array of fine holes (the aforementioned small holes) as shown in FIG. 3A is regularly formed on the surface of a silicon (111) wafer using ordinary lithography. Here, the shape of the hole is not important and may be any shape. The period of the array of pores is approximately equal to the diffusion length of the growing material. Needless to say, the diffusion length depends not only on the growth material but also on the substrate temperature and the growth rate. Therefore, the period is selected in consideration of these growth conditions.
[0010]
Next, this substrate is heated in an ultra-high vacuum or a hydrogen atmosphere. The heating temperature of the silicon substrate is desirably 1000 ° C. or higher. Practically, a temperature range of 1100 ° C. to 1300 ° C. where the atomic step distribution on the surface changes in a short time is preferable. Due to the diffusion and sublimation of the surface atoms accompanying the heating, as shown in FIG. 3B, the holes change into a mortar shape, and the bottoms are gradually filled. On the other hand, atomic steps gather around the hole to form a step band. After a certain heating time determined by the heating temperature, the holes are completely filled to form a terrace, around which a step band is formed, and a surface comprising a network of terraces and step bands as shown in FIG. 3 (c) is obtained. Can be
[0011]
Although not shown in FIGS. 1 and 2, the substrate is cleaned before heating, if necessary. Although any known cleaning method may be used, a method that does not leave organic contamination on the substrate surface is preferable.
[0012]
Next, crystal growth is performed on this surface. By appropriately choosing the growth temperature, the diffusion length of the growing material can be made comparable to the period of the step band network. By doing so, the atoms and molecules supplied to the surface diffuse on the terrace, reach the step band, and further diffuse along the step band. This is because there are no steps on the terrace because atoms and molecules supplied to the surface do not have nuclei for agglomeration and cause nucleation. This is because the barrier is smaller than that in the case where the barrier spreads over the steps. However, if the diffusion length of atoms or molecules supplied to the surface is not sufficiently large, diffusion along the steps is insufficient, and nucleation occurs at a plurality of points on the step band. On the other hand, when the diffusion along the step occurs, the atoms and molecules diffused along the step band join at the branch point of the step band. Alternatively, depending on the shape of the step band and the nature of the substance to be diffused, the particles may collect on the curved portion of the step band. The result is selective nucleation at these points. Therefore, it is possible to selectively align the micro islands of the crystal at the branch point or the curved portion of the step band. The size of the formed small island is determined by the amount of atoms and molecules supplied to the substrate surface and the cycle of the step network.
[0013]
Note that, depending on the combination of the substrate and the element, formation of a micro island may occur at a position other than the branch point or the curved portion of the step band. In this case, annealing (heat treatment) of the substrate at a temperature higher than the growth temperature induces diffusion of atoms and molecules constituting the micro-islands along the step band to fuse the micro-islands, The micro-islands can also be selectively realigned at the bifurcations or bends of the step band. FIG. 1 shows a case where such an annealing is performed once to achieve the purpose. As shown in FIG. 2, the annealing and observation of the realignment state of the fine islands are performed as necessary. It is desirable to repeat the process when the best condition is obtained.
[0014]
(Example 1)
As a specific example, conditions for forming fine gold islands on a silicon (111) substrate are shown below. That is,
Cylindrical holes having a diameter of 1 μm and a depth of 1 μm were formed at regular intervals of 5 μm on a silicon substrate having a surface inclined by 1.5 ° from the (111) plane, using a usual lithography technique. The direction of the rows of holes was rotated 7 ° from the direction of the atomic steps. This substrate was washed with a mixed solution of sulfuric acid and 50% hydrogen peroxide (4: 1 by volume), rinsed with pure water, and then heated at 1200 ° C. for 10 minutes in an ultra-high vacuum to obtain (111) Got a network of terraces and step bands. Next, at a substrate temperature of 600 ° C., gold was deposited in a thickness of four atomic layers in an ultra-high vacuum. At 600 ° C., the diffusion length of gold is about 5 μm, which coincides with the cycle of the step network. As a result, as shown in the photograph of FIG. 4, fine gold islands could be selectively formed at the branch point of the step band.
[0015]
(Example 2)
In the second embodiment, conditions for forming fine gold islands in a curved portion of a step band on a silicon (111) substrate will be described. That is,
Using the same substrate as in Example 1, the same lithography and cleaning were performed. However, the formed small holes were cylindrical with a diameter of 0.5 μm and a depth of 0.5 μm, and the intervals were 2.5 μm. Further, heat treatment in an ultra-high vacuum was not performed until the pores completely disappeared, and heating was performed at 1220 ° C. for 20 seconds to leave shallow pores as shown in FIG. 3B. As a result, a network of terraces having small holes and a step band was obtained. Next, at a substrate temperature of 400 ° C., gold was deposited in a thickness of three atomic layers in an ultra-high vacuum. In this case, since the diffusion length is several tens of nm, high-density gold micro-islands covered the surface almost uniformly. Subsequently, the temperature of the substrate was raised to 580 ° C., and a heat treatment was performed for about 15 minutes. As a result, as shown in the photograph of FIG. 5, it was possible to selectively form fine gold islands in the curved portion of the step band. did it. The regularity and size uniformity of the formation positions of the fine gold islands are higher than in the case of the first embodiment. This is because when the small holes are completely annihilated as shown in FIG. 3 (c), the step band collapses simultaneously with the disappearance of the small holes. Probably because it is high.
[0016]
Such selective island formation at a branch point or a curved portion of the step band can be applied not only to a combination of a silicon substrate and gold but also to various combinations of a substrate and an element. However, since the diffusion length varies depending on the combination of the substrate and the element, it is necessary to optimize the substrate temperature and the cycle of the step band network according to each combination. Further, where the island formation occurs in the step band depends on the shape of the step band.
[0017]
(Example 3)
In the third embodiment, a method for selectively growing columnar crystals at the positions of these small islands using the regularly arranged small islands as shown in the first and second embodiments as a seed will be described. That is,
The gold micro-islands arranged regularly are formed by the method described in the first or second embodiment. Then chemical vapor deposition method: carry out the crystal growth of silicon or germanium using the (Chemical Vapor Deposition CVD). When growing silicon columnar crystals, silane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a source gas. The growth conditions for columnar crystals in the case of using silane are described below.
[0018]
A silane gas diluted to 10% with a helium gas is adjusted to a partial pressure of the silane gas of 0.01 to 0.5 Torr and then flowed into a CVD reaction furnace. The temperature of the reaction furnace is set so that the temperature of the substrate becomes 550 to 600 ° C. At such a temperature, the fine gold islands on the silicon substrate become an alloy with silicon and exist as droplets. Since silane is selectively incorporated into gold droplets having a large radius of curvature, the growth rate of silicon crystals at the position of the fine gold islands is significantly higher than that of a flat silicon surface. This is a phenomenon known as the Vapor-Liquid-Solid mechanism. Therefore, the columnar crystal of silicon selectively grows at the position of the fine island of gold.
[0019]
Such selective crystal growth at the position of the gold micro-island can also be applied to germanium, gallium arsenide, aluminum arsenide and the like.
[0020]
【The invention's effect】
As described above, by forming an atomic step band network and utilizing diffusion along the atomic steps, it is possible to selectively cause crystal growth in a specific portion of the atomic step band. Therefore, according to the crystal growth control method of the present invention, fine islands of fine crystals can be formed regularly and on a large scale on the surface of the crystal material, and a great progress can be made in the production of quantum dots. .
[Brief description of the drawings]
FIG. 1 is a process chart of a selective crystal growth method according to an embodiment of the present invention.
FIG. 2 is a process chart of a more practical selective crystal growth method according to an embodiment of the present invention.
FIG. 3 is a schematic diagram illustrating a two-dimensional network of atomic step bands.
(A) shows a part of a periodic small hole array formed on the substrate surface, and (b) shows a small hole formed by heating the substrate shown in (a) and a periodic step band network (step network). (C) shows a part of the periodic step band network (step network) after the small holes disappear by further heating.
FIG. 4 is a scanning electron micrograph of a fine gold island on a silicon (111) substrate formed according to the first embodiment of the present invention.
FIG. 5 is a scanning electron micrograph of a fine gold island on a silicon (111) substrate formed according to a second embodiment of the present invention.

Claims (5)

シリコン(111)基板上に量子構造を自己組織化的に成長させる結晶成長制御法において、
前記基板表面に、規則的に配列した小孔アレイを形成する工程と、
前記基板に第1の熱処理を施すことにより、前記小孔アレイの配列に対応させて前記基板表面にステップネットワークを形成する工程と、
前記基板上に、を堆積させることにより、前記ステップネットワークの分岐点に金の微小島を形成する工程と、
前記基板に前記金の成長温度よりも高い温度で第2の熱処理を施すことにより、金の微小島を前記ステップネットワークの分岐点に選択的に再整列させる工程
とを有することを特徴とする結晶成長制御法。
In a crystal growth control method for self-organizingly growing a quantum structure on a silicon (111) substrate ,
On the substrate surface, forming a small hole array in which regularly,
Performing a first heat treatment on the substrate to form a step network on the substrate surface corresponding to the arrangement of the small hole array;
Depositing gold on the substrate to form gold islands at branch points of the step network;
Subjecting said substrate to a second heat treatment at a temperature higher than said gold growth temperature to selectively realign the gold micro-islands at the branch points of said step network. Growth control method.
前記ステップネットワークの周期が金の拡散長以下となるように、金の堆積条件を設定することを特徴とする請求項記載の結晶成長制御法。Crystal growth control method according to claim 1, wherein the period of said step network so that less diffusion length of the gold, sets the gold deposition conditions. シリコン(111)基板上に量子構造を自己組織化的に成長させる結晶成長制御法において、
前記基板表面に、規則的に配列した小孔アレイを形成する工程と、
前記基板に第1の熱処理を施すことにより、前記小孔アレイの配列に対応させて前記基板表面にステップネットワークを形成する工程と、
前記基板上に、を堆積させることにより、前記ステップネットワークの湾曲部に金の微小島を形成する工程と、
前記基板に前記金の成長温度よりも高い温度で第2の熱処理を施すことにより、金の微小島を前記ステップネットワークの湾曲部に選択的に再整列させる工程
とを有することを特徴とする結晶成長制御法。
In a crystal growth control method for self-organizingly growing a quantum structure on a silicon (111) substrate ,
On the substrate surface, forming a small hole array in which regularly,
Performing a first heat treatment on the substrate to form a step network on the substrate surface corresponding to the arrangement of the small hole array;
Forming gold micro-islands on the curved portion of the step network by depositing gold on the substrate;
Subjecting the substrate to a second heat treatment at a temperature higher than the growth temperature of the gold to selectively realign the gold islands with the curved portions of the step network. Growth control method.
前記ステップネットワークの周期が金の拡散長以下となるように、金の堆積条件を設定することを特徴とする請求項記載の結晶成長制御法。4. The crystal growth control method according to claim 3 , wherein gold deposition conditions are set such that the cycle of the step network is equal to or less than the diffusion length of gold . 前記金の微小島を用いて、前記基板と同じ物質、あるいは前記基板とも前記微小島とも異なる第3の物質からなる柱状結晶を化学気相蒸着法を用いて成長させることを特徴とする請求項1から4のいずれかに記載の結晶成長制御法。The columnar crystal made of the same material as that of the substrate or a third material different from the substrate and the fine islands is grown using the gold micro islands by chemical vapor deposition. 5. The method for controlling crystal growth according to any one of 1 to 4 .
JP2486999A 1998-04-27 1999-02-02 Crystal growth control method Expired - Fee Related JP3581036B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2486999A JP3581036B2 (en) 1998-04-27 1999-02-02 Crystal growth control method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11662698 1998-04-27
JP10-116626 1998-04-27
JP2486999A JP3581036B2 (en) 1998-04-27 1999-02-02 Crystal growth control method

Publications (2)

Publication Number Publication Date
JP2000021777A JP2000021777A (en) 2000-01-21
JP3581036B2 true JP3581036B2 (en) 2004-10-27

Family

ID=26362440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2486999A Expired - Fee Related JP3581036B2 (en) 1998-04-27 1999-02-02 Crystal growth control method

Country Status (1)

Country Link
JP (1) JP3581036B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4701375B2 (en) * 2002-11-12 2011-06-15 独立行政法人科学技術振興機構 Crystal growth method
JP4673070B2 (en) * 2005-01-20 2011-04-20 日本電信電話株式会社 Microstructure growth control method
JP5652817B2 (en) * 2010-08-03 2015-01-14 国立大学法人東京工業大学 Nanodot formation method

Also Published As

Publication number Publication date
JP2000021777A (en) 2000-01-21

Similar Documents

Publication Publication Date Title
CA1336949C (en) Method for forming crystal and crystal article obtained by said method
US20180096844A1 (en) Method of gas-phase deposition by epitaxy
KR900007901B1 (en) Manufacture of single crystal thin film
JP2004531889A (en) Method for forming germanium layer
JP2007511892A5 (en)
US9953832B2 (en) Epitaxial base
JPS6344717A (en) Manufacture of crystal and crystalline articles obtained by said manufacture
JP6017527B2 (en) Epitaxial structure and manufacturing method thereof
JP4116790B2 (en) Method for forming silicon-germanium film
JP6953843B2 (en) Single crystal substrate and silicon carbide substrate
CN107210195A (en) Include the semiconductor crystal wafer of monocrystalline group 13 nitride layer
JP3581036B2 (en) Crystal growth control method
CA1337170C (en) Method for forming crystalline deposited film
JP4213896B2 (en) Manufacturing method of semiconductor substrate
JP2015187072A (en) epitaxial structure
CN102031501B (en) Method for selectively depositing thin film on substrate by utilizing atomic layer deposition
TW202130845A (en) Epitaxial wafer manufacturing method and epitaxial wafer
KR100331687B1 (en) fabrication method of semiconductor device for growth of self-aligned array of self-assembled quantum dots and current blocking structure
JPH02191321A (en) Method of forming crystal
JP3018408B2 (en) Method for manufacturing semiconductor device
JP2752164B2 (en) Method for manufacturing polycrystalline silicon film
CN113161225A (en) Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof
CN117403321A (en) Tungsten nitride silicon single crystal film and preparation method thereof
JP2003318109A (en) Method for manufacturing silicon epitaxial wafer
JP3112796B2 (en) Chemical vapor deposition method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040720

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040721

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees