JP3574093B2 - Semiconductor element and method of forming semiconductor layer - Google Patents

Semiconductor element and method of forming semiconductor layer Download PDF

Info

Publication number
JP3574093B2
JP3574093B2 JP2001203805A JP2001203805A JP3574093B2 JP 3574093 B2 JP3574093 B2 JP 3574093B2 JP 2001203805 A JP2001203805 A JP 2001203805A JP 2001203805 A JP2001203805 A JP 2001203805A JP 3574093 B2 JP3574093 B2 JP 3574093B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
forming
mask
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001203805A
Other languages
Japanese (ja)
Other versions
JP2003017418A (en
Inventor
雅幸 畑
竜也 國里
広樹 大保
隆司 狩野
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001203805A priority Critical patent/JP3574093B2/en
Publication of JP2003017418A publication Critical patent/JP2003017418A/en
Application granted granted Critical
Publication of JP3574093B2 publication Critical patent/JP3574093B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、半導体素子および半導体層の形成方法に関し、特に、下地上に半導体層が形成される半導体素子および半導体層の形成方法に関する。
【0002】
【従来の技術】
従来、下地上に下地とは異なる材料からなる窒化物系半導体をヘテロ成長させる技術が知られている。たとえば、窒化物系半導体の1つであるGaNの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上にヘテロ成長を行っている。この場合、結晶欠陥の少ない結晶性の良好なGaNを成長させるために、従来、基板とGaN層との間に、低温成長によるバッファ層を挿入する技術が知られている。
【0003】
しかしながら、上記のような低温バッファ層を用いた場合であっても、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、GaNを成長する際に、選択横方向成長(Epitaxial Lateral Overgrowth:ELOG)法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第4巻(1998)の第53頁〜第58頁および第210頁〜第215頁などに開示されている。
【0004】
図34〜図37は、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。次に、図34〜図37を参照して、従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例について説明する。
【0005】
まず、図34に示すように、サファイア基板201上に低温バッファ層202を形成した後、その低温バッファ層202上に、下地となるGaN層203を成長させる。
【0006】
次に、図35に示すように、GaN層203上の所定領域に、SiOなどからなるストライプ状(細長状)のマスク層204を形成する。マスク層204を選択成長マスクとして、GaN層203を下地層として再成長を行うと、GaN層203の露出部には、まず、断面が三角形状のファセット構造を有するGaN層205が形成される。
【0007】
さらに、成長が進むと、ファセット構造のGaN層205が、図36に示すように、結合し、横方向成長が支配的になる。このため、c軸方向(縦方向)に延びていた転位はファセット結合部で曲げられて上部には到達しない。ただし、ファセット結合部上には転位が残る。
【0008】
さらに、成長が進むと、図37に示すように、ファセット構造の各GaN層205が合体して連続膜となる。これにより、平坦な上面を有するGaN層205が形成される。この平坦化されたGaN層205の表面に到達する転位は、下地層に比べて大幅に減少されている。
【0009】
【発明が解決しようとする課題】
図34〜図37に示した従来の窒化物系半導体層の形成方法では、選択横方向成長によってGaN層205を形成する場合、転位はファセットが結合するマスク層204の上部に集中的に残る。このため、転位を少なくするためには、マスク層204の幅は小さい方が好ましい。しかし、転位を少なくするためにマスク層204の幅を小さくすると、下地となるGaN層203の露出部分の幅が広くなるので、GaN層203の露出部分上に形成されるGaNからなるファセットも大きく(高く)なる。このため、その大きなファセットを結合して平坦化するためには、GaN層205を厚く形成する必要があった。このように、従来では、薄い膜厚で転位の少ないGaN層205を得ることは困難であった。
【0010】
また、従来では、基板上に直接マスク層を形成して選択横方向成長を用いてGaN層を成長させる方法も提案されている。図38は、その従来の提案された窒化物系半導体層の形成方法を説明するための断面図である。図38を参照して、この従来の提案された方法では、サファイア基板211上に直接SiOからなるマスク層212を形成した後、その上にGaNからなる低温バッファ層213および高温成長のGaN層214を形成することによって、1回の成長で転位を低減したGaN層214を形成する。この従来の提案された方法では、サファイア基板211上に直接マスク層212を形成するので、下地層がない分、全体の膜厚は薄くなる。
【0011】
しかし、図38に示した従来の提案された方法では、図34〜図37に示した従来例と同様の問題が発生する。すなわち、サファイア基板211上に直接マスク層212を形成して選択横方向成長を行う場合においても、転位を少なくするためには、マスク層212の幅を小さくする必要がある。しかし、マスク層212の幅を小さくすると、サファイア基板211の露出面積が大きくなるので、その露出部分の低温バッファ層213上に形成されるGaNからなるファセットが大きく(高く)なる。このため、その大きなファセットを結合してGaN層214を平坦化させるためには、GaN層214を約5μm以上の大きな厚みで形成する必要があった。その結果、図38に示した従来の提案された方法においても、薄い膜厚で転位の少ないGaN層214を得るのは困難であった。
【0012】
また、従来では、AlGaN、InN、InGaN、BGaN、BAlGaN、BInGaN、AlGaInNなどの混晶を厚く成長させる場合には、格子整合する基板を求めることはより困難である。たとえば、サファイア基板上にInGaNを直接成長させる場合、格子定数の差が大きいために、InGaN層を厚く成長させることは困難である。このため、従来では、図39に示すように、まず、サファイア基板221上にバッファ層222を介してGaN層223を成長させる。そして、GaN層223上に、マスク層224を形成した後、そのマスク層224を成長マスクとして、選択横方向成長させることによって、低転位のGaN層225を形成する。そして、その低転位のGaN層225上に、InGaN層226を成長させていた。このように、選択横方向成長を用いて形成した低転位のGaN層225上にInGaN層226を成長させることによって、低転位のInGaN層226をある程度厚く成長させることが可能となる。
【0013】
図39に示した従来の混晶からなる窒化物系半導体層の形成方法では、上記のように、転位の少ないInGaN層226を得るために、下地層として選択横方向成長を用いて低転位のGaN層225を形成する必要がある。このため、図39に示した従来例では、全体の厚みが大きくなり、その結果、全体として薄い膜厚で転位の少ないInGaN層226を得るのは困難であった。また、図39に示した従来の混晶からなる窒化物系半導体層の形成方法では、選択横方向成長を用いて形成したGaN層225を下地層として、さらにInGaN層226を成長させるので、工程が複雑になるという問題点もあった。
【0014】
この発明は上記のような課題を解決するためになされたものであり、
この発明の1つの目的は、薄い膜厚で低転位の半導体層を容易に成長させることが可能な半導体層の形成方法を提供することである。
【0015】
この発明のもう1つの目的は、薄い膜厚で転位が少ない半導体層を形成することが可能な構造を有する半導体素子を提供することである。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、マスク層間に露出された下地の上面上に、マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を形成する工程と、第1半導体層上およびマスク層上に第2半導体層を成長させる工程とを備えている。
【0017】
この第1の局面による半導体層の形成方法では、上記のように、マスク層間に露出された下地の上面上に、マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を形成することによって、その第1半導体層上に第2半導体層を成長させる際に、その台形状の第1半導体層の側面が徐々に横方向に成長する。これにより、第1半導体層および第2半導体層を含む半導体層の成長初期段階から横方向成長が促進されるので、第1および第2半導体層を含む半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、第1および第2半導体層を含む半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚で成長させることができる。
【0018】
上記第1の局面による半導体層の形成方法において、好ましくは、下面よりも上面の幅が小さい台形状の第1半導体層は、マスク層の厚みよりも小さい厚みで形成する。このように構成すれば、台形状の第1半導体層の側面を、第1および第2半導体層を含む半導体層の成長初期段階から容易に横方向に成長させることができるので、第1および第2半導体層を含む半導体層の成長初期段階から容易に転位を横方向へ曲げることができる。
【0019】
上記の半導体層の形成方法において、好ましくは、第2半導体層を成長させる工程は、台形状の第1半導体層をさらに成長させることによって、第1半導体層上およびマスク層上に、実質的に平坦な上面を有する第2半導体層を形成する工程を含む。このように構成すれば、下地上に実質的に平坦な上面を有する低転位の第2半導体層を薄い膜厚で形成することができる。
【0020】
上記の半導体層の形成方法において、好ましくは、第2半導体層を成長させる工程に先立って、第1半導体層上に、第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層を形成する工程をさらに備える。このように構成すれば、第3半導体層と第1半導体層との間に歪みを発生させることができる。この歪みによる界面応力によって、第1半導体層によって低減された転位をさらに低減することができる。この場合、第2半導体層を成長させる工程に先立って、第1半導体層上に、第3半導体層として、格子定数の異なる層が交互に積層された周期構造を有する超格子層を形成する工程をさらに備えるのが好ましい。このように構成すれば、周期構造を有する超格子層の格子不整合によってより大きな歪みが発生するので、その歪みによる大きな界面応力により、台形状の第1半導体層により横方向に曲げられた転位は、超格子層の延びる方向と平行な方向にさらに曲げられやすくなる。これにより、超格子層の延びる方向と平行な方向に曲げられた転位同士がぶつかることによる転位の結合・消滅が起こりやすくなるので、横方向の転位をさらに低減することができる。その結果、第1および第2半導体層を含む半導体層の成長初期段階からより容易に転位を低減することができる。
【0021】
上記の半導体層の形成方法において、好ましくは、マスク層の上面近傍における第1半導体層の転位密度は、下地の上面近傍における第1半導体層の転位密度よりも小さい。このように構成すれば、マスク層の上面近傍ですでに転位密度が小さくなっているので、第1および第2半導体層を含む半導体層の成長初期段階から容易に転位を低減することができる。この場合、マスク層の上面近傍における第1半導体層の転位密度は、下地の上面近傍における第1半導体層の転位密度の1/2以下であるのが好ましい。
【0022】
また、上記の半導体層の形成方法において、第1半導体層および第2半導体層は、窒化物系半導体層を含んでいてもよい。このように構成すれば、窒化物系半導体層の成長初期段階から横方向成長が促進されるので、下地上に低転位の窒化物系半導体層を薄い膜厚で成長させることができる。
【0023】
また、上記の半導体層の形成方法において、好ましくは、第1半導体層を形成する工程に先立って、マスク層間に露出された下地の上面上にバッファ層を形成する工程をさらに備え、露出された下地の上面上のマスク層の近傍に位置するバッファ層の厚みは、露出された下地の上面上の中央部に位置するバッファ層の厚みよりも小さい。このように構成すれば、バッファ層の厚みが大きい中央部では、第1半導体層の成長が速くなるとともに、バッファ層の厚みが小さいマスク層の近傍では、第1半導体層の成長が遅くなるので、第1半導体層が成長初期段階からより台形状に成長しやすくなる。その結果、第1半導体層の成長初期段階から横方向成長がより促進されるので、下地上に低転位の半導体層をより薄い膜厚で成長させることができる。
【0024】
また、上記の半導体層の形成方法において、好ましくは、第1半導体層を形成する工程に先立って、マスク層間に露出された下地の上面上にバッファ層を形成する工程をさらに備え、バッファ層は、マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、露出された下地の上面上のマスク層の近傍には形成しない。このように構成すれば、バッファ層の厚みが大きい中央部では、第1半導体層の成長が速くなるとともに、バッファ層のないマスク層の近傍では、第1半導体層の成長が遅くなるので、第1半導体層が成長初期段階からより台形状に成長しやすくなる。その結果、第1半導体層の成長初期段階から横方向成長がより促進されるので、下地上に低転位の半導体層をより薄い膜厚で成長させることができる。
【0025】
また、上記の半導体層の形成方法において、好ましくは、隣接するマスク層間の最短距離は、隣接するマスク層間に位置する下地の露出部の幅よりも小さい。このように構成すれば、マスク層をマスクとして下地上に第1半導体層を形成する場合に、下地の露出部のうち上方にマスク層が形成されている部分では、原料が届きにくくなるので、第1半導体層は台形状に成長しやすくなる。これにより、容易に、台形状の第1半導体層を形成することができる。この場合、好ましくは、マスク層は、下地の露出部の上方に突出したオーバーハング部を有する。このように構成すれば、オーバハング部下に位置する下地の上面に第1半導体層の原料が届きにくくなるので、オーバハング部下に位置する下地の上面に第1半導体層が形成されにくくなる。これにより、容易に、オーバハング部下に位置する下地の上面に形成される部分の厚みが他の部分よりも小さい台形状の第1半導体層を形成することができる。
【0026】
また、上記のオーバーハング部を有する構成において、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部下に位置するバッファ層の厚みよりも小さくてもよい。さらに、この場合、好ましくは、マスク層のオーバーハング部下に位置するバッファ層の厚みは、隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる。
【0027】
また、上記のオーバーハング部を有する構成において、バッファ層は、マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成されるとともに、マスク層のオーバーハング部下に位置する下地の上面上には形成されていなくてもよい。
【0028】
なお、上記のオーバーハング部を有する構成において、好ましくは、マスク層の少なくとも一部は、逆台形形状を有する。
【0029】
また、上記の半導体層の形成方法において、好ましくは、下地は、基板を含み、マスク層は、基板の上面に接触するように形成されている。このように構成すれば、下地上に直接薄い膜厚で低転位の半導体層を成長させることができる。この場合、基板は、好ましくは、3−5族半導体基板、4族半導体基板、サファイア基板、スピネル基板、SiC基板および水晶基板からなるグループより選択される1つの基板を含む。このような基板を用いれば、容易に、基板上に直接半導体層を成長させることができる。
【0030】
上記の半導体層の形成方法において、好ましくは、第2半導体層上に、素子領域を有する半導体素子層を成長させる工程をさらに備える。このように構成すれば、下地上に薄い膜厚で形成された低転位の半導体層上に、素子領域を有する半導体素子層を成長させることができるので、良好な素子特性を有する半導体素子層を容易に形成することができる。その結果、厚みが薄く、かつ、良好な素子特性を有する半導体素子を得ることができる。
【0031】
この発明の第2の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上およびマスク層の上面上に形成された半導体層とを備え、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度よりも小さい。
【0032】
上記第2の局面による半導体素子では、マスク層の上面近傍における半導体層の転位密度を、下地の上面近傍における半導体層の転位密度よりも小さくなるように構成することによって、マスク層の上面近傍ですでに半導体層の転位密度が小さくなっているので、成長初期段階から容易に半導体層の転位を低減することができる。この場合、マスク層の上面近傍における半導体層の転位密度は、下地の上面近傍における半導体層の転位密度の1/2以下であるのが好ましい。
【0033】
この発明の第3の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、マスク層間に露出された下地の上面上に、マスク層の上面よりも低い位置に形成され、下面よりも上面の幅が小さい台形状の第1半導体層と、第1半導体層の表面上に形成され、第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層と、第3半導体層上およびマスク層上に形成された第2半導体層とを備えている。
【0034】
上記第3の局面による半導体素子では、マスク層間に露出された下地の上面上に、マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を設けることによって、その第1半導体層上に第2半導体層を成長させる際に、その台形状の第1半導体層の側面が徐々に横方向に成長する。これにより、第1半導体層および第2半導体層を含む半導体層の成長初期段階から横方向成長が促進されるので、第1および第2半導体層を含む半導体層の成長初期段階から転位が横方向へ曲げられる。その結果、第1および第2半導体層を含む半導体層の成長初期段階から縦方向に伝播する転位を低減することができるので、下地上に低転位の半導体層を薄い膜厚で成長させることができる。
【0035】
また、第3の局面による半導体素子では、台形状の第1半導体層上に、第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層を設けることによって、第3半導体層と第1半導体層との間に歪みを発生させることができる。この歪みによる界面応力によって、第1半導体層によって低減された転位をさらに低減することができる。この場合、第3半導体層は、格子定数の異なる層が交互に積層された周期構造を有する超格子層を含むのが好ましい。このように構成すれば、周期構造を有する超格子層の格子不整合によってより大きな歪みが発生するので、その歪みによる大きな界面応力により、台形状の第1半導体層により横方向に曲げられた転位は、超格子層の延びる方向と平行な方向にさらに曲げられやすくなる。これにより、超格子層の延びる方向と平行な方向に曲げられた転位同士がぶつかることによる転位の結合・消滅が起こりやすくなるので、横方向の転位をさらに低減することができる。その結果、第1および第2半導体層を含む半導体層の成長初期段階からより容易に転位を低減することができる。
【0036】
【発明の実施の形態】
本発明の実施の形態を説明する前に、まず、本発明の半導体層の形成方法の概念について説明する。図1〜図5は、本発明の半導体層の形成方法の概念を説明するための断面図である。
【0037】
まず、本発明では、図1に示すように、下地基板または基板上に形成された下地層からなる下地1上に、オーバーハング部2aを有する逆台形形状のマスク層2を形成する。このマスク層2では、隣接するマスク層2間の最短距離が、隣接するマスク層2間に位置する下地1の露出部の幅よりも小さい。このようなマスク層2を選択成長マスクとして、下地1上に半導体層3aを選択横方向成長させる。
【0038】
この場合、下地1の露出部のうち、オーバーハング部2a下に位置する領域と、オーバーハング部2a下に位置しない領域とで、原料供給量に差ができる。すなわち、オーバーハング部2aの下に位置しない下地1の露出部中央では、原料供給量が多いために、半導体層3aの厚みがほぼ均一に形成される。一方、オーバーハング部2aの下では原料が到達しにくくなるので、中央部から離れるにしたがって、半導体層3aの厚みが薄くなる。これにより、図2に示すような台形状の半導体層3aが形成される。
【0039】
図2に示した状態から、さらに成長させると、台形状の半導体層3aの側面は、図3に示すように、徐々に横方向に成長するため、通常よりも薄い膜厚で成長初期の段階から横方向成長が促進される。これにより、横方向成長に伴って、半導体層3aの転位が横方向へ曲げられる。その結果、半導体層3aの成長初期段階から縦方向に伝播する転位を低減することができる。この場合、図3の状態における半導体層3aの上面近傍では、半導体層3aの下面近傍に比べて、1/2以下に転位が低減されている。なお、図2および図3に示す状態の半導体層3aが、本発明の「第1半導体層」の一例である。
【0040】
図3に示す状態からさらに成長させると、図4に示す状態を経て、図5に示すように、台形状の半導体層3aが合体して連続膜となる。これにより、平坦な上面を有する半導体層3が形成される。なお、図5に示した状態の半導体層3が、本発明の「第2半導体層」の一例である。
【0041】
このように、本発明では、成長初期の早い段階で横方向成長が支配的になるので、下地1上に低転位の半導体層3を薄い膜厚で成長させることができる。
【0042】
次に、上記した本発明の概念を具体化した実施形態について説明する。
【0043】
(第1実施形態)
図6は、本発明の第1実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図7は、図6に示した第1実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0044】
まず、図6を参照して、第1実施形態の窒化物系半導体層の形成方法について説明する。この第1実施形態では、まず、下地としてのサファイア基板11の上面上に直接、SiNからなるマスク層12を形成する。このマスク層12は、オーバーハング部12aを有する逆メサ形状(逆台形形状)に形成する。このマスク層12では、隣接するマスク層12間の最短距離が、隣接するマスク層12間に位置するサファイア基板11の露出部の幅よりも小さい。
【0045】
このようなマスク層12の形成方法としては、まず、サファイア基板11上の全面にSiN層(図示せず)を形成した後、そのSiN層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、SiN層をウェットエッチングすることによって、容易にオーバーハング部12aを有する逆台形形状のマスク層12を形成することができる。なお、このマスク層12は、約7μmの周期を有するストライプ状(細長状)で、約10nm〜約1000nmの厚みで形成する。また、マスク層12の開口部は、たとえば、サファイアの[11−20]方向またはサファイアの[1−100]方向に形成するのが好ましい。
【0046】
この後、サファイア基板11上に、約500℃〜約700℃の温度条件下で、約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなる低温バッファ層13を成長させる。なお、この低温バッファ層13は、本発明の「バッファ層」の一例である。そして、MOCVD法またはHVPE法を用いて、マスク層12を選択成長マスクとして、低温バッファ層13上に、アンドープGaN層14を形成する。このアンドープGaN層14は、約950℃〜約1200℃の温度条件下で、約2μmの厚みを有するように形成する。なお、このアンドープGaN層14は、本発明の「窒化物系半導体層」の一例である。
【0047】
ここで、低温バッファ層13を成長させる際に、マスク層12がオーバーハング部12aを有するので、オーバーハング部12a下には原料が届きにくくなる。このため、オーバーハング部12a下のバッファ層13の厚みは薄くなる。これにより、オーバーハング部12a下の膜厚の薄い低温バッファ層13上にはアンドープGaN層14が成長しにくくなるとともに、オーバーハング部12a下には、アンドープGaN層14の原料も届きにくいので、図2に示した概念図と同様、成長初期の段階から台形状のアンドープGaN層14が形成されやすくなる。これにより、その台形状のアンドープGaN層14の側面が徐々に横方向に成長するので、アンドープGaN層14の成長初期段階から横方向成長が促進される。このため、アンドープGaN層14の成長初期段階から転位が横方向へ曲げられるので、アンドープGaN層14の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板11上に、低転位のアンドープGaN層14を薄い膜厚でヘテロ成長させることができる。
【0048】
次に、図7を参照して、第1実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【0049】
第1実施形態の半導体レーザ素子では、図6に示したアンドープGaN層14上に、図7に示すように、約4μmの厚みを有するn型GaNからなる第1導電型コンタクト層105が形成されている。第1導電型コンタクト層105上には、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層106が形成されている。第1導電型クラッド層106上には、InGaNからなる多重量子井戸(MQW)発光層107が形成されている。MQW発光層107上には、約0.45μmの厚みを有するp型AlGaNからなる第2導電型クラッド層108が形成されている。その第2導電型クラッド層108上には、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層109が形成されている。また、第1導電型コンタクト層105の露出された上面上には、n型の第1導電型電極110が形成されている。また、第2導電型コンタクト層109の上面上には、p型の第2導電型電極111が形成されている。
【0050】
なお、第1導電型コンタクト層105、第1導電型クラッド層106、MQW発光層107、第2導電型クラッド層108および第2導電型コンタクト層109は、本発明の「半導体素子層」の一例である。
【0051】
上記した第1実施形態の半導体レーザ素子では、図6に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープGaN層14上に、各層105〜109を形成するので、各層105〜109において、良好な結晶性を実現することができる。したがって、第1実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0052】
(第2実施形態)
図8は、本発明の第2実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図9は、図8に示した第2実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0053】
まず、図8を参照して、この第2実施形態の窒化物系半導体層の形成方法について説明する。この第2実施形態では、下地としてのn型SiC基板21の表面上に、マスク層22を形成する。このマスク層22は、SiN層22aと、SiO層22bと、SiN層22cとからなる3層構造を有するとともに、約10nm〜約1000nmの厚みを有する。また、マスク層22は、中間層のSiO膜22bが両側方に突出した形状(オーバーハング形状)を有する。このマスク層22では、隣接するマスク層22(SiO層22b)間の最短距離が、隣接するマスク層22間に位置するn型SiC基板21の露出部の幅よりも小さい。
【0054】
このようなマスク層22の形成方法としては、n型SiC基板21上に、SiN層22a、SiO層22bおよびSiN層22cを順次形成した後、SiN層22c上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いてウェットエッチングすることによって、SiO層22bとSiN層22aおよび22cとのエッチングレートの差を利用して、図8に示したようなオーバーハング形状を有するマスク層22を形成する。
【0055】
その後、n型SiC基板21上に、約500℃〜約700℃の温度条件下で、約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなる低温バッファ層23を形成する。なお、この低温バッファ層23は、本発明の「バッファ層」の一例である。そして、MOCVD法またはHVPE法を用いて、マスク層22を選択成長マスクとして、低温バッファ層23上に、n型GaN層24を成長させる。このn型GaN層24は、約950℃〜約1200℃の温度条件下で約2μmの厚みで形成する。なお、このn型GaN層24は、本発明の「窒化物系半導体層」の一例である。
【0056】
この低温バッファ層23を成長させる際に、マスク層22がオーバーハング形状を有するので、そのオーバーハング部下には原料が届きにくくなる。このため、オーバーハング部の下の低温バッファ層23の厚みは薄くなる。これにより、オーバーハング部の下の薄い厚みの低温バッファ層23上には、n型GaN層24が成長しにくくなるとともに、オーバーハング部12a下には、n型GaN層24の原料も届きにくいので、図2に示した概念図のように、成長初期の段階からn型GaN層24は台形状に形成されやすくなる。これにより、その台形状のn型GaN層24の側面が徐々に横方向に成長するので、n型GaN層24の成長初期段階から横方向成長が促進される。このため、n型GaN層24の成長初期段階から転位が横方向へ曲げられるので、n型GaN層24の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、n型SiC基板21上に、薄い膜厚で転位の低減されたn型GaN層24をヘテロ成長させることができる。
【0057】
次に、図9を参照して、図8に示した第2実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第2実施形態による半導体レーザ素子では、図8に示したn型GaN層24上に、図9に示すように、約4μmの膜厚を有するn型GaNからなる第1導電型層115が形成されている。第1導電型層115上には、約0.45μmの膜厚を有するn型AlGaNからなる第1導電型クラッド層116が形成されている。第1導電型クラッド層116上には、InGaNからなる多重量子井戸(MQW)発光層117が形成されている。MQW発光層117上には、約0.45μmの膜厚を有するp型AlGaNからなる第2導電型クラッド層118が形成されている。その第2導電型クラッド層118上には、約0.15μmの膜厚を有するp型GaNからなる第2導電型コンタクト層119が形成されている。また、n型SiC基板21の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119の上面上には、p型の第2導電型電極121が形成されている。
【0058】
なお、第1導電型層115、第1導電型クラッド層116、MQW発光層117、第2導電型クラッド層118および第2導電型コンタクト層119は、本発明の「半導体素子層」の一例である。
【0059】
第2実施形態による半導体レーザ素子では、薄い厚みで転位が低減されたn型GaN層24を形成した後、そのn型GaN層24上に、各層115〜119を形成するので、各層115〜119において良好な結晶性を実現することができる。これにより、この第2実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0060】
なお、上記第2実施形態では、中間層であるSiO層22bと、下層のSiN層22aおよび上層のSiN層22cとのエッチングレートの差を利用して、図8に示したようなオーバーハング形状を有するマスク層22を形成したが、中間層よりも上層および下層がエッチングされやすい材料であれば、他の組み合わせも可能である。たとえば、上層または下層をタングステンなどの金属で構成し、中間層をSiO、SiN、TiO、TiNなどで構成してもよい。
【0061】
(第3実施形態)
図10は、本発明の第3実施形態による窒化物系半導体層の形成方法を説明するための断面図である。また、図11は、図10に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0062】
まず、図10を参照して、第3実施形態の窒化物系半導体層の形成方法について説明する。この第3実施形態では、まず、下地としてのサファイア基板31上に、直接オーバーハング部を有するマスク層32を形成する。このマスク層32は、プラズマCVD法を用いてRFパワー150Wで形成された下層のSiN層32aと、プラズマCVD法でRFパワー250Wで形成された上層のSiN層32bとからなる2層構造を有するとともに、約50nm〜約1000nmの厚みを有する。この場合、上記のように形成された上層のSiN層32bは、下層のSiN層32aよりもエッチングされにくくなる。
【0063】
マスク層32の具体的な形成方法としては、まず、サファイア基板31上の全面に、下層のSiN層32aと上層のSiN層32bとを上記した条件で順次形成した後、上層のSiN層32b上の所定領域に、レジスト(図示せず)を形成する。そして、そのレジストをマスクとして、バッファードフッ酸を用いて、上層のSiN層32bおよび下層のSiN層32aをウェットエッチングすることによって、図10に示したようなオーバーハング形状を有する2層構造のマスク層32を形成する。このマスク層32では、隣接するマスク層32(SiN層32b)間の最短距離が、隣接するマスク層32間に位置するサファイア基板31の露出部の幅よりも小さい。
【0064】
この後、MOCVD法またはHVPE法を用いて、マスク層32を選択成長マスクとして、サファイア基板31上に、直接、高温成長のアンドープGaN層33を選択横方向成長させる。この第3実施形態においても、マスク層32が、オーバーハング形状を有しているので、そのオーバーハング部下には、原料が届きにくくなる。これにより、オーバーハング部下には、厚みの小さいアンドープGaN層33が形成されるとともに、サファイア基板31の露出部中央では、均一な厚みのアンドープGaN層33が形成されるので、図2の概念図と同様、成長初期の段階から台形状のアンドープGaN層33が形成される。このため、その台形状のアンドープGaN層33の側面が徐々に横方向に成長するので、アンドープGaN層33の成長初期段階から横方向成長が促進される。
【0065】
これにより、アンドープGaN層33の成長初期段階から転位が横方向へ曲げられるので、アンドープGaN層33の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、サファイア基板31上に、薄い膜厚で低転位のアンドープGaN層33をヘテロ成長させることができる。なお、このアンドープGaN層33は、本発明の「窒化物系半導体層」の一例である。
【0066】
次に、図11を参照して、第3実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この半導体レーザ素子では、図10に示したアンドープGaN層33上に、図11に示すように、第1導電型コンタクト層105、第1導電型クラッド層106、MQW発光層107、第2導電型クラッド層108、第2導電型コンタクト層109、n型の第1導電型電極110およびp型の第2導電型電極111が形成されている。なお、各層105〜109の組成および膜厚は、図7に示した第1実施形態の半導体レーザ素子と同様である。
【0067】
第3実施形態では、このように薄い膜厚で形成された低転位のアンドープGaN層33上に、各層105〜109を形成することによって、各層105〜109において、良好な結晶性を実現することができる。その結果、第3実施形態では、第1実施形態と同様、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【0068】
(第4実施形態)
図12は、本発明の第4実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図13は、図12に示した第4実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0069】
まず、図12を参照して、第4実施形態の窒化物系半導体層の形成方法について説明する。この第4実施形態では、下地としてのn型SiC基板41上に、タングステン(W)からなるオーバーハング部42aを有する逆メサ形状(逆台形形状)のマスク層42を形成する。このマスク層42は、約10nm〜約1000nmの厚みで、約5μmの周期のストライプ状に形成する。このマスク層42では、隣接するマスク層42間の最短距離が、隣接するマスク層42間に位置するn型SiC基板41の露出部の幅よりも小さい。
【0070】
このWからなるオーバーハング部42aを有するマスク層42の形成方法としては、まず、n型SiC基板41上の全面にW層(図示せず)を形成した後、そのW層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、W層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Wからなるオーバーハング部42aを有するマスク層42が形成される。
【0071】
この後、MOCVD法またはHVPE法を用いて、マスク層42を選択成長マスクとして、n型SiC基板41上に、n型のAlGaInTl1−W−X−Y−ZN層43を選択成長させる。AlGaInTl1−W−X−Y−ZNの組成は、Y=Z=0を除く組成で、かつ、AlGaInTl1−W−X−Y−ZNの格子定数は、GaNの格子定数より大きい。本実施形態では、たとえば、n型InGaN層43を選択成長させる。このn型InGaN層43は、約650℃〜約900℃の温度条件下で約2μmの厚みで形成する。
【0072】
なお、n型SiC基板41上に、直接n型InGaN層43を成長させると、マスク層42のオーバーハング部42a下には、原料が届きにくくなる。これにより、オーバーハング部42a下には、厚みの小さいn型InGaN層43が形成されるとともに、n型SiC基板41の露出部中央では、均一な厚みのn型InGaN層43が形成されるので、図2の概念図と同様、成長初期の段階から台形状のn型InGaN層43が形成される。このため、その台形状のn型InGaN層43の側面が徐々に横方向に成長するので、n型InGaN層43の成長初期段階から横方向成長が促進される。これにより、図39に示した従来例のように下地層としてGaN層を設けなくても、n型SiC基板41上に、低転位のn型InGaN層43を厚く成長させることができる。この場合、下地層としてのGaN層を設ける必要がない分、図39に示した従来例に比べて、全体の厚みを薄くすることができる。なお、このn型InGaN層43は、本発明の「窒化物系半導体層」の一例である。
【0073】
次に、図13を参照して、第4実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第4実施形態の半導体レーザ素子では、図12に示したn型InGaN層43上に、n型InGaN層からなる第1導電型層115、n型GaN層からなる第1導電型クラッド層116、InGaNからなるMQW発光層117、p型GaN層からなる第2導電型クラッド層118、および、p型InGaN層からなる第2導電型コンタクト層119が形成されている。また、n型SiC基板41の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119の上面上には、p型の第2導電型電極121が形成されている。なお、上記した各層115〜119の膜厚は、図9に示した第2実施形態の半導体レーザと同様である。
【0074】
第4実施形態による半導体レーザ素子では、図12に示した形成方法を用いて形成された低転位のn型InGaN層43上に、各層115〜119を形成するので、各層115〜119において良好な結晶性を実現することができる。また、図12に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層115〜119を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第4実施形態では、第2実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0075】
また、第4実施形態による半導体レーザ素子では、図12に示した形成方法を用いて形成された低転位のn型InGaN層43上に、MQW発光層117を形成するので、MQW発光層117の格子定数を大きくするためにMQW発光層117のIn組成を高くしても、良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、緑色などの長波長の半導体レーザを実現することができる。
【0076】
(第5実施形態)
図14は、本発明の第5実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図15は、図14に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。まず、図14を参照して、第5実施形態の窒化物系半導体層の形成方法について説明する。
【0077】
まず、この第5実施形態では、下地としてのn型GaAs(111)A基板51の表面上に、SiNからなるマスク層52を約10nm〜約1000nmの厚みで、5μmの周期で形成する。そして、このマスク層52をマスクとして、n型GaAs基板51をエッチングする。この際、オーバーエッチングを行うことによって、n型GaAs基板51に、逆メサ形状の凸部51aを形成する。なお、このn型GaAs基板51のエッチングは、HSO+H+HO(4:1:1)またはHPO+H+HO(3:1:1)を用いて行う。
【0078】
この後、n型GaAs基板51の露出された表面上に、約500℃〜約700℃の温度条件下で約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなる低温バッファ層53を形成する。なお、逆メサ形状の凸部(オーバーハング部)51a下の部分では、原料が供給されにくいため、低温バッファ層53の厚みが小さくなる。
【0079】
次に、MOCVD法またはHVPE法を用いて、マスク層52を選択成長マスクとして、低温バッファ層53上に、n型GaN層54を選択横方向成長させる。この場合、マスク層52下の凸部51aは逆メサ形状を有しているので、マスク層52の両端部は、n型GaAs基板51の露出部の上方に突出したオーバーハング形状を有する構造になる。すなわち、このマスク層52では、隣接するマスク層52間の最短距離W1が、隣接するマスク層52間に位置するn型GaAs基板51の露出部の幅W2よりも小さい。
【0080】
ここで、上記したオーバーハング部51a下の膜厚の薄い低温バッファ層53上には、n型GaN層54が成長しにくくなるとともに、オーバーハング部51a下には、n型GaN層54の原料も届きにくいので、図2に示した概念図と同様、成長初期の段階から台形状のn型GaN層54が形成されやすくなる。これにより、その台形状のn型GaN層54の側面が徐々に横方向に成長するので、n型GaN層54の成長初期段階から横方向成長が促進される。このため、n型GaN層54の成長初期段階から転位が横方向へ曲げられるので、n型GaN層54の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、n型GaAs基板51上に、n型GaN層54を薄い膜厚でヘテロ成長させることができる。なお、このn型GaN層54は、本発明の「窒化物系半導体層」の一例である。
【0081】
次に、図15を参照して、図14に示した第5実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子について説明する。この第5実施形態の半導体レーザ素子では、図14に示したn型GaN層54上に、第1導電型層115、第1導電型クラッド層116、MQW発光層117、第2導電型クラッド層118および第2導電型コンタクト層119が形成されている。また、n型GaAs基板51の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119の上面上には、p型の第2導電型電極121が形成されている。なお、上記した各層115〜119の組成および膜厚は、図9に示した第2実施形態の半導体レーザと同様である。
【0082】
第5実施形態による半導体レーザ素子では、図14に示した形成方法を用いて形成された厚みの薄い低転位のn型GaN層54上に、各層115〜119を形成するので、各層115〜119において良好な結晶性を実現することができる。これにより、この第5実施形態では、第2および第4実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0083】
(第6実施形態)
図16は、本発明の第6実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図17は、図16に示した第6実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0084】
図16を参照して、まず、第6実施形態の窒化物系半導体層の形成方法について説明する。この第6実施形態では、下地としてのn型Si(111)基板61の表面に、タングステン(W)層を約10nm〜約1000nmの膜厚で形成した後、フォトリソグラフィ技術を用いてパターンニングすることによって、約10μm周期のストライプ状のWからなるマスク層62を形成する。そして、マスク層62をマスクとして、HF:HNO:CHCOOH(1:5:1)を用いて、n型Si基板61をエッチングすることによって、図16に示されるような、マスク層62の両端部下に位置するn型Si基板61の領域がえぐられた形状を形成する。つまり、マスク層62の両端部は、n型Si基板61の露出部の端部の上方に突出したオーバーハング形状となる。このマスク層62では、隣接するマスク層62間の最短距離W1が、隣接するマスク層62間に位置するn型Si基板61の露出部の幅W2よりも小さい。
【0085】
このマスク層62を選択成長マスクとして、MOCVD法またはHVPE法を用いて、n型Si基板61の露出された表面上に、約1100℃の温度条件下で約10nm〜約50nmの厚みを有するAlGaNからなるバッファ層63を形成する。この後、露出されたn型Si基板61上およびバッファ層63上に、n型GaN層64を選択横方向成長させる。
【0086】
この場合、マスク層62の両端部のオーバーハング部下に位置するn型Si基板61の表面では、原料が届きにくくなる。このため、オーバーハング部下では、厚みの小さいn型GaN層64が形成されるとともに、n型Si基板61の露出部中央では均一な厚みのn型GaN層64が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のn型GaN層64が形成される。これにより、その台形状のn型GaN層64の側面が徐々に横方向に成長するので、n型GaN層64の成長初期段階から横方向成長が促進される。このため、n型GaN層64の成長初期段階から転位が横方向へ曲げられるので、n型GaN層64の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、n型Si基板61上に、薄い膜厚で低転位のn型GaN層64をヘテロ成長させることができる。なお、このn型GaN層64は、本発明の「窒化物系半導体層」の一例である。
【0087】
次に、図17を参照して、図16に示した第6実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第6実施形態による半導体レーザ素子では、図16に示したn型GaN層64上に、第1導電型層115、第1導電型クラッド層116、MQW発光層117、第2導電型クラッド層118および第2導電型コンタクト層119が形成されている。また、n型Si基板61の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119の上面上には、p型の第2導電型電極121が形成されている。なお、上記した各層115〜119の組成および膜厚は、図9に示した第2実施形態の半導体レーザと同様である。
【0088】
第6実施形態による半導体レーザ素子では、図16に示した形成方法を用いて形成された厚みの薄い低転位のn型GaN層64上に、各層115〜119を形成するので、各層115〜119において良好な結晶性を実現することができる。これにより、この第6実施形態では、第2、第4および第5実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0089】
なお、上記した第1〜第6実施形態においては、基板として、サファイア基板、Si基板、SiC基板、GaAs基板を用いたが、これらの基板に加えて、スピネル基板、GaP基板、InP基板、水晶基板などを用いてもよく、これらの窒化物系半導体以外の基板を用いる場合に、特に転位減少の効果が大きい。
【0090】
(第7実施形態)
図18は、本発明の第7実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図19は、図18に示した第7実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0091】
まず、図18を参照して、第7実施形態の窒化物系半導体層の形成方法について説明する。この第7実施形態では、下地としてのn型GaN基板71上に、オーバーハング部72aを有する逆メサ形状のSiNからなるマスク層72を形成する。このSiNからなるマスク層72は、約10nm〜約1000nmの膜厚を有するとともに、約10μmの周期でストライプ状に形成する。このマスク層72の形成方法としては、まず、n型GaN基板71上の全面にSiN層(図示せず)を形成した後、そのSiN層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、SiN層をエッチングする際に、オーバーエッチングする。これにより、オーバーハング部72aを有する逆メサ形状のマスク層72が形成される。このマスク層72では、隣接するマスク層72間の最短距離が、隣接するマスク層72間に位置するn型GaN基板71の露出部の幅よりも小さい。
【0092】
この後、MOCVD法またはHVPE法を用いて、マスク層72を選択成長マスクとして、n型GaN基板71上に、n型のAlGaInTl1−W−X−Y−ZN層73を選択横方向成長させる。ここで、AlGaInTl1−W−X−Y−ZNの組成は、X=Y=0を除く組成で、かつ、AlGaInTl1−W−X−Y−ZNの格子定数は、GaNの格子定数より小さい。たとえば、AlGa1−WN(0<W≦1)またはBGa1−XN(0<X≦1)などである。本実施形態では、たとえば、B0.05Ga0.95N層73を約850℃〜約1400℃の温度条件下で約2μmの厚みを有するように形成する。
【0093】
この場合、マスク層72のオーバーハング部72a下には、原料が届きにくい。このため、オーバーハング部72a下には、厚みの小さいn型BGaN層73が形成されるとともに、n型GaN基板71の露出部中央では、均一な厚みのn型BGaN層73が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のn型BGaN層73が形成される。これにより、その台形状のn型BGaN層73の側面が徐々に横方向に成長するので、n型BGaN層73の成長初期段階から横方向成長が促進される。その結果、下地のGaN層がない状態でも、n型GaN基板71上に、低転位のn型BGaN層73を厚く形成することができる。この場合、下地層としてのGaN層を設ける必要がない分、図39に示した従来例に比べて、全体の厚みを薄くすることができる。なお、このn型BGaN層73は、本発明の「窒化物系半導体層」の一例である。
【0094】
次に、図19を参照して、第7実施形態の窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子について説明する。この半導体レーザ素子では、図18に示したn型BGaN層73上に、n型BGaN層からなる第1導電型層115、n型BGaN層からなる第1導電型クラッド層116、AlGaNからなるMQW発光層117、p型BGaN層からなる第2導電型クラッド層118、および、p型GaN層からなる第2導電型コンタクト層119が形成されている。また、n型GaN基板71の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119の上面上には、p型の第2導電型電極121が形成されている。なお、上記した各層115〜119の膜厚は、図9に示した第2実施形態の半導体レーザと同様である。
【0095】
第7実施形態による半導体レーザ素子では、低転位のn型BGaN層73上に、各層115〜119を形成するので、各層115〜119において良好な結晶性を実現することができる。また、図19の形成方法では、全体の厚みが薄く形成されるので、その上に各層115〜119を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第7実施形態においても、第2、第4、第5および第6実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【0096】
また、第7実施形態による半導体レーザ素子では、厚く形成された低転位のn型BGaN層73上に、MQW発光層117を形成するので、MQW発光層117の格子定数を小さくするためにMQW発光層117のAl組成を高くしても良好な結晶性を実現することができる。したがって、従来の窒化物系半導体レーザより、短波長の半導体レーザを実現することができる。
【0097】
上記第7実施形態では、窒化物系半導体層としてn型BGaN層73を形成する例を示したが、本実施形態においては、窒化物系半導体層として形成する材料は、n型BGaN層73に限られるものではない。たとえば、InN、GaInN、AlGaN、AlGaInN、AlNなどの窒化物系半導体層の混晶やB、In、Tlのうちの少なくとも1つを含む窒化物系半導体層の混晶などの形成が可能である。
【0098】
また、上記第7実施形態では、基板として、n型GaN基板71を用いたが、n型GaN基板71に代えて、サファイア基板、Si基板、SiC基板、GaAs基板、スピネル基板、GaP基板、InP基板、水晶基板などを用いてもよい。
【0099】
(第8実施形態)
図20は、本発明の第8実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図21は、図20に示した第8実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0100】
まず、図20を参照して、第8実施形態の窒化物系半導体層の形成方法について説明する。この第8実施形態では、サファイア基板81上に、約500℃〜約700℃の温度条件下で、約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなる低温バッファ層82を形成する。その低温バッファ層82上に、MOCVD法またはHVPE法を用いて、下地となるGaN層83を約2μmの厚みで形成する。そのGaN層83上に、オーバーハング部84aを有する逆メサ形状のSiNからなるマスク層84を形成する。このマスク層84では、隣接するマスク層84間の最短距離が、隣接するマスク層84間に位置するGaN層83の露出部の幅よりも小さい。
【0101】
そして、そのようなマスク層84をマスクとして、MOCVD法またはHVPE法を用いて、GaN層83上に、Al1−W−X−Y−ZGaInTlN層85を選択横方向成長させる。Al1−W−X−Y−ZGaInTlNの組成は、Y=Z=0を除く組成で、かつ、Al1−W−X−Y−ZGaInTlNの格子定数は、GaNの格子定数より大きい。たとえば、Ga1−YInN(0<Y≦1)またはGa1−ZTlN(0<Z≦1)などである。本実施形態では、たとえば、AlGaInN層85を選択横方向成長させる。このAlGaInN層85は、約600℃〜約1200℃の温度条件下で、約1μmの厚みを有するように形成する。
【0102】
この場合、マスク層84のオーバーハング部84a下には、原料が届きにくい。このため、オーバーハング部84a下には、厚みの小さいAlGaInN層85が形成されるとともに、GaN層83の露出部中央では、均一な厚みのAlGaInN層85が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のAlGaInN層85が形成される。これにより、その台形状のAlGaInN層85の側面が徐々に横方向に成長するので、AlGaInN層85の成長初期段階から横方向成長が促進される。このため、AlGaInN層85の成長初期段階から転位が横方向へ曲げられるので、AlGaInN層85の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、薄い厚みで低転位のAlGaInN層85を形成することができる。なお、このAlGaInN層85は、本発明の「窒化物系半導体層」の一例である。
【0103】
次に、図21を参照して、図20に示した窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第8実施形態による半導体レーザ素子では、図20に示したAlGaInN層85上に、図21に示すように、第1導電型コンタクト層105、第1導電型クラッド層106、MQW発光層107、第2導電型クラッド層108、第2導電型コンタクト層109、n型の第1導電型電極110およびp型の第2導電型電極111が形成されている。なお、各層105〜109の組成および膜厚は、図7に示した第1実施形態の半導体レーザ素子と同様である。
【0104】
第8実施形態では、このように薄い膜厚で形成された低転位のAlInGaN層85上に、各層105〜109を形成することによって、各層105〜109において、良好な結晶性を実現することができる。その結果、第8実施形態では、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【0105】
(第9実施形態)
図22は、本発明の第9実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図23は、図22に示した第9実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0106】
まず、図22を参照して、第9実施形態の窒化物系半導体層の形成方法について説明する。この第9実施形態では、サファイア基板91上に、AlGaNの低温バッファ層92を形成した後、MOCVD法またはHVPE法を用いて、下地となるGaN層93を約2μmの厚みで形成する。そのGaN層93上に、オーバーハング部94aを有する逆メサ形状のSiNからなるマスク層94を形成する。このマスク層94では、隣接するマスク層94間の最短距離が、隣接するマスク層94間に位置するGaN層93の露出部の幅よりも小さい。
【0107】
そして、そのようなマスク層94をマスクとして、MOCVD法またはHVPE法を用いて、GaN層93上にGaN層95を選択横方向成長させる。本実施形態では、GaN層95は約1150℃の温度条件下で約1μmの厚みを有するように形成する。
【0108】
この場合、マスク層94のオーバーハング部94a下には、原料が届きにくい。このため、オーバーハング部94a下には、厚みの小さいGaN層95が形成されるとともに、GaN層93の露出部中央では、均一な厚みのGaN層95が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のGaN層95が形成される。これにより、その台形状のGaN層95の側面が徐々に横方向に成長するので、GaN層95の成長初期段階から横方向成長が促進される。このため、GaN層95の成長初期段階から転位が横方向へ曲げられるので、GaN層95の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、薄い膜厚で転位の低減されたGaN層95を成長させることができる。なお、このGaN層95は、本発明の「窒化物系半導体層」の一例である。
【0109】
次に、図23を参照して、図22に示した窒化物系半導体層の形成方法を用いて形成した半導体レーザ素子の構造について説明する。この第9実施形態による半導体レーザ素子では、図22に示したGaN層95上に、図23に示すように、第1導電型コンタクト層105、第1導電型クラッド層106、MQW発光層107、第2導電型クラッド層108、第2導導電型コンタクト層109、n型の第1導電型電極110およびp型の第2導電型電極111が形成されている。なお、各層105〜109の組成および膜厚は、図7に示した第1実施形態の半導体レーザ素子と同様である。
【0110】
第9実施形態では、このように薄い膜厚で形成された低転位のGaN層95上に、各層105〜109を形成することによって、各層105〜109において、良好な結晶性を実現することができる。その結果、第9実施形態では、厚みが薄く、かつ、良好な特性を有する半導体レーザ素子を得ることができる。
【0111】
(第10実施形態)
図24は、本発明の第10実施形態による半導体層の形成方法を説明するための断面図である。図25は、図24に示した第10実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0112】
まず、図24を参照して、第10実施形態の半導体層の形成方法について説明する。この第10実施形態では、下地としてのn型Si(111)基板131上に、タングステン(W)からなるオーバーハング部132aを有する逆メサ形状(逆台形形状)のマスク層132を形成する。このマスク層132は、約10nm〜約1000nmの厚みで、約5μmの周期のストライプ状に形成する。このマスク層132では、隣接するマスク層132間の最短距離が、隣接するマスク層132間に位置するn型Si基板131の露出部の幅よりも小さい。
【0113】
このWからなるオーバーハング部132aを有するマスク層132の形成方法としては、まず、n型Si基板131上の全面にW層(図示せず)を形成した後、そのW層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、W層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Wからなるオーバーハング部132aを有するマスク層132が形成される。
【0114】
この後、MOCVD法またはMBE法を用いて、マスク層132を選択成長マスクとして、n型Si基板131上に、n型GaAs層133を選択成長させる。なお、n型GaAs層133は、(111)B面を成長表面として成長している。このGaAs層133は、たとえば、約600℃の温度条件下で約2μmの厚みで形成する。
【0115】
また、この第10実施形態においても、マスク層132のオーバーハング部132a下には、原料が届きにくくなる。このため、マスク層132のオーバーハング部132a下には、厚みの小さいn型GaAs層133が形成されるとともに、n型Si基板131の露出部中央では、均一な厚みのn型GaAs層133が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のn型GaAs層133を形成することができる。これにより、その台形状のn型GaAs層133の側面が徐々に横方向に成長するので、n型GaAs層133の成長初期段階から横方向成長が促進される。このため、n型GaAs層133の成長初期段階から転位が横方向へ曲げられるので、n型GaAs層133の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、n型Si基板131上に直接n型GaAs層133を成長させる場合に、n型Si基板131上に、低転位のn型GaAs層133を厚く成長させることができる。この場合、下地層を設ける必要がない分、全体を厚みを薄くすることができる。
【0116】
次に、図25を参照して、第10実施形態の半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第10実施形態の半導体レーザ素子では、図24に示したn型GaAs層133上に、n型GaAsからなる第1導電型層115a、n型AlGaAsからなる第1導電型クラッド層116a、GaAsとAlGaAsとからなるMQW発光層117a、p型AlGaAsからなる第2導電型クラッド層118aおよびp型GaAsからなる第2導電型コンタクト層119aが形成されている。また、n型Si基板131の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119aの上面上には、p型の第2導電型電極121が形成されている。
【0117】
なお、第1導電型層115a、第1導電型クラッド層116a、MQW発光層117a、第2導電型クラッド層118aおよび第2導電型コンタクト層119aは、本発明の「半導体素子層」の一例である。
【0118】
この第10実施形態による半導体レーザ素子では、図24に示した形成方法を用いて形成された低転位のn型GaAs層133上に、各層115a〜119aを形成するので、各層115a〜119aにおいて良好な結晶性を実現することができる。
【0119】
(第11実施形態)
図26は、本発明の第11実施形態による半導体層の形成方法を説明するための断面図である。図27は、図26に示した第11実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0120】
まず、図26を参照して、第11実施形態の半導体層の形成方法について説明する。この第11実施形態では、下地としてのn型Si(111)基板141上に、n型GaAs層143を成長させる。このn型GaAs層143は、(111)A面を成長表面として成長している。このn型GaAs層143の(111)A面上に、タングステン(W)からなるオーバーハング部142aを有する逆メサ形状(逆台形形状)のマスク層142を形成する。このマスク層142は、約10nm〜1000nmの厚みで、約5μmの周期のストライプ状に形成する。このマスク層142では、隣接するマスク層142間の最短距離が隣接するマスク層142間に位置するn型GaAs層143の露出部の幅よりも小さい。
【0121】
このWからなるオーバーハング部142aを有するマスク層142の形成方法としては、まず、n型GaAs層143上の全面にW層(図示せず)を形成した後、そのW層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、W層をエッチングする際、オーバーエッチングとなるようにエッチング条件を調整する。これにより、Wからなるオーバーハング部142aを有するマスク層142が形成される。
【0122】
この後、MOCVD法を用いて、マスク層142を選択成長マスクとして、n型GaAs層143上に、n型GaAs層144を選択成長させる。なお、このn型GaAs層144は、(111)A面を成長表面として成長している。このn型GaAs層144は、約600℃の温度条件下で、約2μmの厚みで形成する。
【0123】
この第11実施形態においても、マスク層142のオーバーハング部142a下には、原料が届きにくくなる。このため、オーバーハング部142a下には、厚みの小さいn型GaAs層144が形成されるとともに、下地としてのn型GaAs層143の露出部中央では、均一な厚みのn型GaAs層144が形成されるので、図2に示した概念図と同様、成長初期の段階から台形状のn型GaAs層144が形成される。これにより、その台形状のn型GaAs層144の側面が徐々に横方向に成長するので、n型GaAs層144の成長初期段階から横方向成長が促進される。このため、n型GaAs層144の成長初期段階から転位が横方向へ曲げられるので、n型GaAs層144の成長初期段階から縦方向に伝播する転位を低減することができる。その結果、n型GaAs層143上に、低転位のn型GaAs層144を成長させることができる。
【0124】
次に、図27を参照して、第11実施形態の半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第11実施形態の半導体レーザ素子では、図26に示したn型GaAs層144上に、n型GaAsからなる第1導電型層115a、n型AlGaAsからなる第1導電型クラッド層116a、GaAsとAlGaAsとからなるMQW発光層127a、p型AlGaAsからなる第2導電型クラッド層118aおよびp型GaAsからなる第2導電型コンタクト層119aが形成されている。また、n型Si基板141の裏面には、n型の第1導電型電極120が形成されている。また、p型の第2導電型コンタクト層119aの上面上には、p型の第2導電型電極121が形成されている。
【0125】
第11実施形態による半導体レーザ素子では、図26に示した形成方法を用いて形成された低転位のn型GaAs層144上に、各層115a〜119aおよび127aを形成するので、各層115a〜119aおよび127aにおいて良好な結晶性を実現することができる。
【0126】
(第12実施形態)
図28は、本発明の第12実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図29は、図28に示した窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。この第12実施形態では、超格子層を用いる例について説明する。
【0127】
まず、この第12実施形態では、下地としてのサファイア基板151の上面上に、直接、SiNからなるマスク層152を形成する。このマスク層152は、オーバーハング部152aを有する逆メサ形状(逆台形形状)に形成する。このマスク層152では、隣接するマスク層152間の最短距離が、隣接するマスク層152間に位置するサファイア基板151の露出部の幅よりも小さい。
【0128】
このようなマスク層152の形成方法としては、まず、サファイア基板151上の全面にSiN層(図示せず)を形成した後、そのSiN層上の所定領域にレジスト(図示せず)を形成する。そして、そのレジストをマスクとして、SiN層をウェットエッチングすることによって、容易にオーバーハング部152aを有する逆台形形状のマスク層152を形成することができる。なお、このマスク層152は、約7μmの周期を有するストライプ状(細長状)で、約1μmの厚みで形成する。また、マスク層152の開口部は、たとえば、サファイアの[11−20]方向またはサファイアの[1−100]方向に形成するのが好ましい。
【0129】
この後、サファイア基板151上に、約500℃〜約700℃の温度条件下で、約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなる低温バッファ層153を成長させる。そして、MOCVD法またはHVPE法を用いて、マスク層152を選択成長マスクとして、低温バッファ層153上に、アンドープGaN層154を形成する。このアンドープGaN層154は、約950℃〜約1200℃の温度条件下で、約0.5μmの厚みを有するように形成する。
【0130】
ここで、低温バッファ層153を成長させる際に、マスク層152がオーバーハング部152aを有するので、オーバーハング部152a下には原料が届きにくくなる。このため、オーバーハング部152a下のバッファ層の厚みは薄くなる。これにより、オーバーハング部152a下の膜厚の薄い低温バッファ層153上には、アンドープGaN層154が成長しにくくなるとともに、オーバーハング部152a下には、アンドープGaN層154の原料も届きにくいので、図2に示した概念図と同様、台形状のアンドープGaN層154が形成されやすくなる。なお、この台形状のアンドープGaN層154は、本発明の「第1半導体層」の一例である。
【0131】
その後、台形状のアンドープGaN層154の表面上に、GaNと組成の異なる層からなる超格子層155を約0.1μmの厚みで形成する。ここで、超格子層とは、格子定数の異なる層が交互に積層された周期構造を有する層をいう。この超格子層155の例としては、約10nmの厚みを有するAlGa1−XN(0<X≦1)と約10nmの厚みを有するGaNとの周期構造を有する超格子層や、約10nmの厚みを有するGa1−XInN(0<X≦1)と約10nmの厚みを有するGaNの周期構造を有する超格子層などが考えられる。なお、超格子層155は、本発明の「第3半導体層」の一例である。
【0132】
上記のような超格子層155を形成した後、その超格子層155上に、アンドープGaN層156を、約1.5μmの厚みを有するように形成して表面を平坦化する。なお、アンドープGaN層156は、本発明の「第2半導体層」の一例である。
【0133】
この第12実施形態では、台形状に形成されたアンドープGaN層154上に、超格子層155を形成した後、再びアンドープGaN層156を形成することによって、台形状のアンドープGaN層154により横方向に曲げられた転位は、超格子層155の格子不整合によって発生した界面応力により、超格子層155の延びる方向と平行な方向にさらに曲げられやすくなる。これにより、超格子層155の延びる方向と平行な方向に曲げられた転位同士がぶつかることによる転位の結合・消滅が起こりやすくなるので、横方向の転位をさらに低減することができる。その結果、成長初期段階からより容易に転位を低減することができる。
【0134】
次に、図29を参照して、図28に示した第12実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第12実施形態による半導体レーザ素子では、図28に示したアンドープGaN層156上に、図29に示すように、第1導電型コンタクト層105、第1導電型クラッド層106、MQW発光層107、第2導電型クラッド層108、第2導電型コンタクト層109、n型の第1導電型電極110およびp型の第2導電型電極111が形成されている。なお、各層105〜109の組成および膜厚は、図7に示した第1実施形態の半導体レーザ素子と同様である。
【0135】
第12実施形態では、このように薄い膜厚で形成されたより低転位のアンドープGaN層156上に、各層105〜109を形成することによって、各層105〜109において、より良好な結晶性を実現することができる。その結果、第12実施形態では、厚みが薄く、かつ、より良好な特性を有する半導体レーザ素子を得ることができる。
【0136】
第1参考形態)
図30〜図32は、本発明の第1参考形態による半導体層の形成方法を説明するための断面図である。図33は、図30〜図32に示した第1参考形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【0137】
まず、図30〜図32を参照して、第1参考形態の半導体層の形成方法について説明する。この第1参考形態では、下地としてのn型Si(111)基板161上に、まず、n型GaAs層163aを全面に成長させる。なお、n型GaAs層163aは、(111)B面を成長表面として成長している。フォトリソグラフィ技術を用いてn型GaAs層163a上の表面に周期的なエッチングマスクを形成する。そして、そのエッチングマスクを用いてn型GaAs層163aを、H3PO4:H22:H20=8:1:1のエッチング液を用いてウェットエッチングすることによって、図31に示すような台形状のn型GaAs層163aを形成する。
【0138】
その後、SiOからなるマスク層162をn型Si基板161の露出部上の所定領域に形成する。このマスク層162は、約10nm〜約1000nmの厚みで、約5μmの周期のストライプ状に形成する。なお、台形状のGaAs層163aは、マスク層162よりも薄くなるように形成する。
【0139】
この後、MOCVD法を用いて、マスク層162を選択成長マスクとして、台形状のn型GaAs層163上およびマスク層162上に、n型GaAs層163を選択成長させる。本参考形態では、n型GaAs層163を、たとえば、約600℃の温度条件下で約2μmの厚みで形成する。これにより、図32に示されるような上面が平坦なn型GaAs層163が形成される。
【0140】
なお、この第1参考形態においても台形状のGaAs層163aを形成することによって、その台形状のGaAs層163aの側面が成長初期段階から横方向に徐々に成長するので、成長初期段階から横方向成長が促進される。これにより、縦方向の転位が成長初期段階から横方向に曲げられやすくなるので、薄い厚みで転位が低減されたn型GaAs層163を形成することができる。
【0141】
次に、図33を参照して、第1参考形態の半導体層の形成方法を用いて形成した半導体レーザ素子の構造を説明する。この第1参考形態の半導体レーザ素子では、図32に示したn型GaAs層163上に、n型GaAsからなる第1導電型層115a、n型AlGaAsからなる第1導電型クラッド層116a、GaAsとAlGaAsとからなるMQW発光層117a、p型AlGaAsからなる第2導電型クラッド層118aおよびp型GaAsからなる第2導電型コンタクト層119aが形成されている。また、n型Si基板161の裏面には、n型の第1導電型電極120が形成されている。また、第2導電型コンタクト層119aの上面上には、p型の第2導電型電極121が形成されている。
【0142】
第1参考形態による半導体レーザ素子では、図30〜図32に示した形成方法を用いて形成された低転位のn型GaAs層163上に、各層115a〜119aを形成するので、各層115a〜119aにおいて良好な結晶性を実現することができる。
【0143】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0144】
たとえば、上記実施形態では、種々のオーバーハング形状を有するマスク層を示したが、本発明はこれに限らず、隣接するマスク層間の距離が隣接するマスク層間に位置する下地の露出部の幅よりも小さくなるような形状であれば、上記した実施形態以外の構造であってもよい。
【0145】
また、上記第1〜第12実施形態及び第1参考形態では、ストライプ状のマスク層を形成する例を示したが、本発明はこれに限らず、たとえば、六角形のマスク層、三角形のマスク層、六角形の開口部を形成したマスク層、三角形の開口部を形成したマスク層などであってもよい。
【0146】
また、上記第1〜第12実施形態及び第1参考形態におけるマスク層の材料は、上記実施形態に限定されるものではなく、他の材料を用いてもよい。たとえば、SiOx、TiOx、ZrOxまたは高融点金属などが考えられる。
【0147】
また、上記第1〜第12実施形態及び第1参考形態では、半導体レーザ素子を作製する場合について説明したが、本発明はこれに限らず、発光ダイオード、電界効果トランジスタ、フォトダイオード、太陽電池などの他の半導体素子を作製する場合にも適用可能である。
【0148】
また、上記第10、第11実施形態および第1参考形態では、n型GaAs層(砒化物系半導体層)を成長させる場合を示したが、本発明はこれに限らず、第10、第11実施形態および第1参考形態の形成方法は、GaAs層以外の他の材料(2−6族半導体、3−5族半導体(5族として窒素と窒素以外の材料からなる系を含む)、4−4族半導体、4族半導体など)からなる半導体層を成長させる場合にも適用可能である。
【0149】
また、上記第12実施形態では、GaNと組成の異なる層として、超格子層を形成する例を示したが、本発明はこれに限らず、たとえば、約0.1μmのAlGa1−XN(0<X≦1)や、約0.1μmの厚みを有するGa1−XInN(0<X≦1)などの超格子層以外の層を形成するようにしてもよい。これらの超格子層以外の層は、GaNと格子定数および弾性係数が異なるので、これらの層とGaN層との間に、歪みを発生させることができる。この歪みによる界面応力によって、転位を低減することができる。ただし、歪みを発せさせる効果は、単一の層からなる上記の層よりも周期構造を有する超格子層の方が大きいので、転位低減効果は超格子層の方が大きい。
【0150】
また、上記第12実施形態では、アンドープGaN層(窒化物系半導体層)を成長させる場合を示したが、本発明はこれに限らず、第12実施形態の超格子層を用いる形成方法は、窒化物系半導体以外の他の材料(2−6族半導体、3−5族半導体(5族として窒素と窒素以外の材料からなる系を含む)、4−4族半導体、4族半導体など)、4−4族半導体、4族半導体など)からなる半導体層を成長させる場合にも適用可能である。たとえば、Si基板上に、窒化物系半導体以外の3−5族半導体(GaAs系半導体)を形成する場合に、組成の異なる層として、窒化物系半導体以外の3−5族半導体(AlGaAsやGaInAs)およびそれらの超格子を形成するようにしてもよい。
【0151】
【発明の効果】
以上のように、本発明によれば、下地上に、低転位の半導体層を薄い膜厚で成長させることができる。
【図面の簡単な説明】
【図1】本発明の半導体層の形成方法の概念を説明するための断面図である。
【図2】本発明の半導体層の形成方法の概念を説明するための断面図である。
【図3】本発明の半導体層の形成方法の概念を説明するための断面図である。
【図4】本発明の半導体層の形成方法の概念を説明するための断面図である。
【図5】本発明の半導体層の形成方法の概念を説明するための断面図である。
【図6】本発明の第1実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図7】図6に示した第1実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図8】本発明の第2実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図9】図8に示した第2実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図10】本発明の第3実施形態による窒化物系半導体層の形成方法を説明するための断
面図である。
【図11】図10に示した第3実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図12】本発明の第4実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図13】図12に示した第4実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図14】本発明の第5実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図15】図14に示した第5実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図16】本発明の第6実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図17】図16に示した第6実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の断面図である。
【図18】本発明の第7実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図19】図18に示した第7実施形態による窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図20】本発明の第8実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図21】図20に示した第8実施形態の窒化物系半導体層の形成方法を用いて製造した
半導体レーザ素子を示した断面図である。
【図22】本発明の第9実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図23】図22に示した第9実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図24】本発明の第10実施形態による半導体層の形成方法を説明するための断面図である。
【図25】図24に示した第10実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図26】本発明の第11実施形態による半導体層の形成方法を説明するための断面図である。
【図27】図26に示した第11実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図28】本発明の第12実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図29】図28に示した第12実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図30】本発明の第1参考形態による半導体層の形成方法を説明するための断面図である。
【図31】本発明の第1参考形態による半導体層の形成方法を説明するための断面図である。
【図32】本発明の第1参考形態による半導体層の形成方法を説明するための断面図である。
【図33】第1参考形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図34】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図35】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図36】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図37】従来の選択横方向成長を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。
【図38】従来の選択横方向成長を用いて基板上に直接窒化物系半導体層を形成する方法を説明するための断面図である。
【図39】従来の混晶からなる窒化物系半導体層を形成する方法を説明するための断面図である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element and a method for forming a semiconductor layer, and more particularly, to a semiconductor element and a method for forming a semiconductor layer in which a semiconductor layer is formed on a base.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there has been known a technique of hetero-growing a nitride-based semiconductor made of a material different from that of a base on the base. For example, in the crystal growth of GaN, which is one of the nitride-based semiconductors, hetero-growth is performed on a heterogeneous substrate such as a sapphire substrate because there are few lattice-matched substrates. In this case, in order to grow GaN having few crystal defects and good crystallinity, a technique of inserting a buffer layer by low-temperature growth between a substrate and a GaN layer is conventionally known.
[0003]
However, even when a low-temperature buffer layer as described above is used, the density of defects that can be reduced is limited, and it is difficult to further reduce dislocations. Therefore, conventionally, a technique has been proposed in which, when GaN is grown, a base layer in which dislocations are reduced by an Epitaxial Lateral Overgrowth (ELOG) method is used. This selective lateral growth is disclosed in, for example, pages 53 to 58 and pages 210 to 215 of the Journal of Applied Electronic Properties, Vol. 4, (1998).
[0004]
34 to 37 are cross-sectional views illustrating an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth. Next, an example of a conventional method of forming a nitride-based semiconductor layer using selective lateral growth will be described with reference to FIGS.
[0005]
First, as shown in FIG. 34, after forming a low-temperature buffer layer 202 on a sapphire substrate 201, a GaN layer 203 serving as a base is grown on the low-temperature buffer layer 202.
[0006]
Next, as shown in FIG. 35, the SiO 22A striped (elongated) mask layer 204 made of, for example, is formed. When regrowth is performed using the mask layer 204 as a selective growth mask and the GaN layer 203 as a base layer, a GaN layer 205 having a facet structure with a triangular cross section is first formed on an exposed portion of the GaN layer 203.
[0007]
Further, as the growth proceeds, the GaN layer 205 having the facet structure is bonded as shown in FIG. 36, and the lateral growth becomes dominant. For this reason, the dislocations extending in the c-axis direction (vertical direction) are bent at the facet joints and do not reach the upper part. However, dislocations remain on the facet joint.
[0008]
Further, as the growth proceeds, as shown in FIG. 37, the GaN layers 205 having the facet structure are united to form a continuous film. Thus, a GaN layer 205 having a flat upper surface is formed. The number of dislocations reaching the surface of the flattened GaN layer 205 is significantly reduced as compared with the underlayer.
[0009]
[Problems to be solved by the invention]
According to the conventional method for forming a nitride-based semiconductor layer shown in FIGS. 34 to 37, when the GaN layer 205 is formed by selective lateral growth, dislocations remain concentrated on the mask layer 204 to which facets are coupled. Therefore, in order to reduce dislocations, the width of the mask layer 204 is preferably small. However, when the width of the mask layer 204 is reduced to reduce dislocations, the width of the exposed portion of the underlying GaN layer 203 is increased, so that the GaN facet formed on the exposed portion of the GaN layer 203 is also large. (High). Therefore, in order to combine and flatten the large facet, it was necessary to form the GaN layer 205 thick. As described above, conventionally, it has been difficult to obtain the GaN layer 205 having a small thickness and few dislocations.
[0010]
Conventionally, there has also been proposed a method of forming a mask layer directly on a substrate and growing a GaN layer using selective lateral growth. FIG. 38 is a cross-sectional view for explaining the conventional method of forming a nitride-based semiconductor layer. Referring to FIG. 38, in this conventional proposed method, SiO 2 is directly formed on sapphire substrate 211.2After forming a mask layer 212 made of GaN, a low-temperature buffer layer 213 made of GaN and a high-temperature grown GaN layer 214 are formed thereon, thereby forming a GaN layer 214 in which dislocations are reduced by one growth. In this conventional proposed method, since the mask layer 212 is formed directly on the sapphire substrate 211, the total film thickness is reduced because there is no underlying layer.
[0011]
However, the conventional proposed method shown in FIG. 38 has the same problem as the conventional example shown in FIGS. That is, even when the mask layer 212 is formed directly on the sapphire substrate 211 and the selective lateral growth is performed, it is necessary to reduce the width of the mask layer 212 in order to reduce dislocations. However, when the width of the mask layer 212 is reduced, the exposed area of the sapphire substrate 211 is increased, and the facet made of GaN formed on the low-temperature buffer layer 213 in the exposed portion is increased (increased). Therefore, in order to flatten the GaN layer 214 by combining the large facets, it is necessary to form the GaN layer 214 with a large thickness of about 5 μm or more. As a result, it was difficult to obtain a GaN layer 214 having a small thickness and few dislocations even in the conventional proposed method shown in FIG.
[0012]
Conventionally, when growing a mixed crystal of AlGaN, InN, InGaN, BGaN, BAlGaN, BInGaN, AlGaInN or the like thickly, it is more difficult to find a substrate that is lattice-matched. For example, when InGaN is directly grown on a sapphire substrate, it is difficult to grow the InGaN layer thickly because of a large difference in lattice constant. Therefore, conventionally, as shown in FIG. 39, first, a GaN layer 223 is grown on a sapphire substrate 221 via a buffer layer 222. Then, after forming a mask layer 224 on the GaN layer 223, a low dislocation GaN layer 225 is formed by performing selective lateral growth using the mask layer 224 as a growth mask. Then, an InGaN layer 226 was grown on the low dislocation GaN layer 225. As described above, by growing the InGaN layer 226 on the low dislocation GaN layer 225 formed by using the selective lateral growth, the low dislocation InGaN layer 226 can be grown to a certain thickness.
[0013]
In the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 39, as described above, in order to obtain an InGaN layer 226 with a small number of dislocations, a low lateral dislocation is formed using selective lateral growth as an underlayer. The GaN layer 225 needs to be formed. For this reason, in the conventional example shown in FIG. 39, the entire thickness becomes large, and as a result, it is difficult to obtain the InGaN layer 226 having a small thickness and few dislocations as a whole. In the conventional method for forming a nitride-based semiconductor layer made of a mixed crystal shown in FIG. 39, the GaN layer 225 formed using selective lateral growth is used as an underlayer, and the InGaN layer 226 is further grown. There was also a problem that it became complicated.
[0014]
The present invention has been made to solve the above problems,
An object of the present invention is to provide a method for forming a semiconductor layer capable of easily growing a semiconductor layer having a small thickness and a low dislocation.
[0015]
Another object of the present invention is to provide a semiconductor element having a structure capable of forming a semiconductor layer having a small thickness and few dislocations.
[0016]
[Means for Solving the Problems]
In order to achieve the above object, a method of forming a semiconductor layer according to a first aspect of the present invention includes a method of forming a plurality of masks at predetermined intervals so as to contact an upper surface of a base and expose a part of the base. Forming a layer, and forming a trapezoidal first semiconductor layer having a width on the upper surface smaller than the lower surface at a position lower than the upper surface of the mask layer on the upper surface of the base exposed between the mask layers; Growing a second semiconductor layer on the first semiconductor layer and the mask layer.
[0017]
In the method of forming a semiconductor layer according to the first aspect, as described above, the trapezoidal shape having the width of the upper surface smaller than the lower surface is formed on the upper surface of the base exposed between the mask layers at a position lower than the upper surface of the mask layer. By forming the first semiconductor layer, when the second semiconductor layer is grown on the first semiconductor layer, the side surfaces of the trapezoidal first semiconductor layer gradually grow in the lateral direction. Thereby, lateral growth is promoted from the initial growth stage of the semiconductor layer including the first semiconductor layer and the second semiconductor layer, so that dislocations are generated in the horizontal direction from the initial growth stage of the semiconductor layer including the first and second semiconductor layers. Can be bent. As a result, dislocations that propagate in the vertical direction from the initial growth stage of the semiconductor layer including the first and second semiconductor layers can be reduced, so that a low-dislocation semiconductor layer can be grown with a small thickness on the base. it can.
[0018]
In the method of forming a semiconductor layer according to the first aspect, preferably, the trapezoidal first semiconductor layer whose upper surface is smaller in width than the lower surface is formed with a thickness smaller than the thickness of the mask layer. According to this structure, the side surfaces of the trapezoidal first semiconductor layer can be easily laterally grown from the initial growth stage of the semiconductor layer including the first and second semiconductor layers. Dislocations can be easily bent laterally from the initial growth stage of a semiconductor layer including two semiconductor layers.
[0019]
In the above-described method for forming a semiconductor layer, preferably, the step of growing the second semiconductor layer includes substantially growing the trapezoidal first semiconductor layer, thereby substantially forming the trapezoidal first semiconductor layer and the mask layer. Forming a second semiconductor layer having a flat upper surface. According to this structure, a low-dislocation second semiconductor layer having a substantially flat upper surface over the base can be formed with a small thickness.
[0020]
In the above-described method for forming a semiconductor layer, preferably, the third semiconductor layer including at least one layer having a different composition from the first semiconductor layer is formed on the first semiconductor layer prior to the step of growing the second semiconductor layer. The method further comprises the step of forming With this configuration, distortion can be generated between the third semiconductor layer and the first semiconductor layer. The dislocation reduced by the first semiconductor layer can be further reduced by the interface stress due to the distortion. In this case, prior to the step of growing the second semiconductor layer, a step of forming, as the third semiconductor layer, a superlattice layer having a periodic structure in which layers having different lattice constants are alternately stacked on the first semiconductor layer. It is preferable to further include According to this structure, since a larger strain is generated due to lattice mismatch of the superlattice layer having the periodic structure, the dislocation bent in the lateral direction by the trapezoidal first semiconductor layer due to a large interfacial stress due to the strain. Are more easily bent in a direction parallel to the direction in which the superlattice layer extends. Accordingly, dislocations that are bent in a direction parallel to the direction in which the superlattice layer extends may collide with each other due to collision with each other, so that lateral dislocations can be further reduced. As a result, dislocations can be more easily reduced from the initial stage of the growth of the semiconductor layer including the first and second semiconductor layers.
[0021]
In the above-described method for forming a semiconductor layer, preferably, the dislocation density of the first semiconductor layer near the upper surface of the mask layer is lower than the dislocation density of the first semiconductor layer near the upper surface of the base. According to this structure, since the dislocation density is already low near the upper surface of the mask layer, dislocations can be easily reduced from the initial growth stage of the semiconductor layer including the first and second semiconductor layers. In this case, the dislocation density of the first semiconductor layer in the vicinity of the upper surface of the mask layer is preferably not more than 以下 of the dislocation density of the first semiconductor layer in the vicinity of the upper surface of the base.
[0022]
In the above-described method for forming a semiconductor layer, the first semiconductor layer and the second semiconductor layer may include a nitride-based semiconductor layer. With such a configuration, lateral growth is promoted from the initial growth stage of the nitride-based semiconductor layer, so that the nitride-based semiconductor layer with low dislocation can be grown with a small thickness on the base.
[0023]
Preferably, the method for forming a semiconductor layer further includes, prior to the step of forming the first semiconductor layer, a step of forming a buffer layer on an upper surface of a base exposed between the mask layers. The thickness of the buffer layer located near the mask layer on the upper surface of the underlayer is smaller than the thickness of the buffer layer located at the central portion on the exposed upper surface of the underlayer. According to this structure, the growth of the first semiconductor layer becomes faster in the central portion where the thickness of the buffer layer is large, and the growth of the first semiconductor layer becomes slow in the vicinity of the mask layer where the thickness of the buffer layer is small. In addition, the first semiconductor layer is more likely to grow into a trapezoidal shape from the initial growth stage. As a result, the lateral growth is further promoted from the initial growth stage of the first semiconductor layer, so that the semiconductor layer with low dislocation can be grown with a smaller thickness on the base.
[0024]
Preferably, the method for forming a semiconductor layer further includes, before the step of forming the first semiconductor layer, a step of forming a buffer layer on the upper surface of the base exposed between the mask layers. Are formed at substantially the same thickness in the central portion on the upper surface of the base exposed between the mask layers, and are not formed near the mask layer on the upper surface of the exposed base. With this configuration, the growth of the first semiconductor layer is accelerated in the central portion where the thickness of the buffer layer is large, and the growth of the first semiconductor layer is slow in the vicinity of the mask layer without the buffer layer. One semiconductor layer is more likely to grow into a trapezoidal shape from the initial growth stage. As a result, the lateral growth is further promoted from the initial growth stage of the first semiconductor layer, so that the semiconductor layer with low dislocation can be grown with a smaller thickness on the base.
[0025]
In the above-described method for forming a semiconductor layer, preferably, the shortest distance between the adjacent mask layers is smaller than the width of the exposed portion of the base located between the adjacent mask layers. According to this structure, when the first semiconductor layer is formed on the base using the mask layer as a mask, the material does not easily reach a portion of the exposed portion of the base where the mask layer is formed above, The first semiconductor layer easily grows in a trapezoidal shape. This makes it possible to easily form the trapezoidal first semiconductor layer. In this case, preferably, the mask layer has an overhang portion projecting above the exposed portion of the base. According to this structure, the material of the first semiconductor layer hardly reaches the upper surface of the base located below the overhang portion, so that the first semiconductor layer is less likely to be formed on the upper surface of the base located below the overhang portion. This makes it possible to easily form the trapezoidal first semiconductor layer in which the thickness of the portion formed on the upper surface of the base located below the overhang portion is smaller than that of the other portions.
[0026]
In the configuration having the overhang portion, the thickness of the buffer layer located below the overhang portion of the mask layer may be smaller than the thickness of the buffer layer located below the shortest distance portion between adjacent mask layers. Further, in this case, preferably, the thickness of the buffer layer located below the overhang portion of the mask layer decreases at substantially the same rate as the distance from the shortest distance portion between adjacent mask layers increases.
[0027]
In the configuration having the overhang portion, the buffer layer is formed with substantially the same thickness on the central portion of the upper surface of the base exposed between the mask layers, and is located below the overhang portion of the mask layer. It may not be formed on the upper surface of the base.
[0028]
In the configuration having the overhang portion, at least a part of the mask layer preferably has an inverted trapezoidal shape.
[0029]
In the above method for forming a semiconductor layer, preferably, the base includes the substrate, and the mask layer is formed to be in contact with the upper surface of the substrate. According to this structure, a semiconductor layer having a small thickness and a low dislocation can be directly grown on the base. In this case, the substrate preferably includes one substrate selected from the group consisting of a Group 3-5 semiconductor substrate, a Group 4 semiconductor substrate, a sapphire substrate, a spinel substrate, a SiC substrate, and a quartz substrate. With such a substrate, a semiconductor layer can be easily grown directly on the substrate.
[0030]
The above-described method for forming a semiconductor layer preferably further includes a step of growing a semiconductor element layer having an element region on the second semiconductor layer. According to this structure, a semiconductor element layer having an element region can be grown on a low-dislocation semiconductor layer formed with a small thickness on a base, so that a semiconductor element layer having good element characteristics can be formed. It can be easily formed. As a result, a semiconductor element having a small thickness and excellent element characteristics can be obtained.
[0031]
A semiconductor device according to a second aspect of the present invention includes a plurality of mask layers formed at a predetermined interval so as to contact an upper surface of a base and expose a part of the base, and is exposed between the mask layers. A dislocation density of the semiconductor layer near the upper surface of the mask layer is smaller than a dislocation density of the semiconductor layer near the upper surface of the base layer.
[0032]
In the semiconductor device according to the second aspect, the dislocation density of the semiconductor layer in the vicinity of the upper surface of the mask layer is configured to be smaller than the dislocation density of the semiconductor layer in the vicinity of the upper surface of the base, so that the dislocation density is near the upper surface of the mask layer In addition, since the dislocation density of the semiconductor layer is low, the dislocation of the semiconductor layer can be easily reduced from the initial growth stage. In this case, the dislocation density of the semiconductor layer near the upper surface of the mask layer is preferably equal to or less than 1 / of the dislocation density of the semiconductor layer near the upper surface of the base.
[0033]
A semiconductor device according to a third aspect of the present invention includes a plurality of mask layers formed at predetermined intervals so as to be in contact with the upper surface of a base and to expose a part of the base, and exposed between the mask layers. A trapezoidal first semiconductor layer formed at a position lower than the upper surface of the mask layer and having a smaller upper surface width than the lower surface, on the upper surface of the base, and a first semiconductor layer formed on the surface of the first semiconductor layer. The layer includes a third semiconductor layer including at least one layer having a different composition, and a second semiconductor layer formed on the third semiconductor layer and the mask layer.
[0034]
In the semiconductor device according to the third aspect, a trapezoidal first semiconductor layer having a width of the upper surface smaller than the lower surface is provided at a position lower than the upper surface of the mask layer on the upper surface of the base exposed between the mask layers. Accordingly, when the second semiconductor layer is grown on the first semiconductor layer, the side surfaces of the trapezoidal first semiconductor layer gradually grow in the lateral direction. Thereby, lateral growth is promoted from the initial growth stage of the semiconductor layer including the first semiconductor layer and the second semiconductor layer, so that dislocations are generated in the horizontal direction from the initial growth stage of the semiconductor layer including the first and second semiconductor layers. Can be bent. As a result, dislocations that propagate in the vertical direction from the initial growth stage of the semiconductor layer including the first and second semiconductor layers can be reduced, so that a low-dislocation semiconductor layer can be grown with a small thickness on the base. it can.
[0035]
In the semiconductor device according to the third aspect, the third semiconductor layer including at least one layer having a composition different from that of the first semiconductor layer is provided on the trapezoidal first semiconductor layer. Distortion can be generated between the first semiconductor layer and the first semiconductor layer. The dislocation reduced by the first semiconductor layer can be further reduced by the interface stress due to the distortion. In this case, the third semiconductor layer preferably includes a superlattice layer having a periodic structure in which layers having different lattice constants are alternately stacked. According to this structure, since a larger strain is generated due to lattice mismatch of the superlattice layer having the periodic structure, the dislocation bent in the lateral direction by the trapezoidal first semiconductor layer due to a large interfacial stress due to the strain. Are more easily bent in a direction parallel to the direction in which the superlattice layer extends. Accordingly, dislocations that are bent in a direction parallel to the direction in which the superlattice layer extends may collide with each other due to collision with each other, so that lateral dislocations can be further reduced. As a result, dislocations can be more easily reduced from the initial stage of the growth of the semiconductor layer including the first and second semiconductor layers.
[0036]
BEST MODE FOR CARRYING OUT THE INVENTION
Before describing the embodiments of the present invention, the concept of the method for forming a semiconductor layer of the present invention will be described first. 1 to 5 are cross-sectional views for explaining the concept of the method for forming a semiconductor layer according to the present invention.
[0037]
First, in the present invention, as shown in FIG. 1, an inverted trapezoidal mask layer 2 having an overhang portion 2a is formed on an undersubstrate 1 composed of an undersubstrate or an underlayer formed on the substrate. In the mask layer 2, the shortest distance between the adjacent mask layers 2 is smaller than the width of the exposed portion of the base 1 located between the adjacent mask layers 2. Using such a mask layer 2 as a selective growth mask, the semiconductor layer 3a is selectively grown in the lateral direction on the base 1.
[0038]
In this case, of the exposed portion of the base 1, there is a difference in the raw material supply amount between a region located below the overhang portion 2a and a region not located below the overhang portion 2a. That is, at the center of the exposed portion of the base 1, which is not located below the overhang portion 2a, the thickness of the semiconductor layer 3a is formed to be substantially uniform due to the large amount of raw material supplied. On the other hand, since it is difficult for the raw material to reach under the overhang portion 2a, the thickness of the semiconductor layer 3a decreases as the distance from the central portion increases. Thus, a trapezoidal semiconductor layer 3a as shown in FIG. 2 is formed.
[0039]
When the semiconductor layer 3a is further grown from the state shown in FIG. 2, the side surface of the trapezoidal semiconductor layer 3a gradually grows in the lateral direction as shown in FIG. Promotes lateral growth. Thereby, the dislocation of the semiconductor layer 3a is bent in the lateral direction with the lateral growth. As a result, dislocations that propagate in the vertical direction from the initial growth stage of the semiconductor layer 3a can be reduced. In this case, the dislocation is reduced to 1 / or less in the vicinity of the upper surface of the semiconductor layer 3a in the state of FIG. 3 as compared with the vicinity of the lower surface of the semiconductor layer 3a. The semiconductor layer 3a in the state shown in FIGS. 2 and 3 is an example of the “first semiconductor layer” of the present invention.
[0040]
When the semiconductor layer 3a is further grown from the state shown in FIG. 3, the trapezoidal semiconductor layer 3a is united into a continuous film through the state shown in FIG. 4, as shown in FIG. Thereby, the semiconductor layer 3 having a flat upper surface is formed. The semiconductor layer 3 in the state shown in FIG. 5 is an example of the “second semiconductor layer” of the present invention.
[0041]
As described above, in the present invention, the lateral growth becomes dominant in the early stage of the growth, so that the semiconductor layer 3 with low dislocation can be grown on the base 1 with a small thickness.
[0042]
Next, an embodiment embodying the above-described concept of the present invention will be described.
[0043]
(1st Embodiment)
FIG. 6 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the first embodiment of the present invention. FIG. 7 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the first embodiment shown in FIG.
[0044]
First, a method for forming a nitride-based semiconductor layer according to the first embodiment will be described with reference to FIG. In the first embodiment, first, a mask layer 12 made of SiN is formed directly on the upper surface of a sapphire substrate 11 as a base. This mask layer 12 is formed in an inverted mesa shape (an inverted trapezoidal shape) having an overhang portion 12a. In the mask layer 12, the shortest distance between the adjacent mask layers 12 is smaller than the width of the exposed portion of the sapphire substrate 11 located between the adjacent mask layers 12.
[0045]
As a method of forming such a mask layer 12, first, an SiN layer (not shown) is formed on the entire surface of the sapphire substrate 11, and then a resist (not shown) is formed on a predetermined region on the SiN layer. . Then, the SiN layer is wet-etched using the resist as a mask, so that the inverted trapezoidal mask layer 12 having the overhang portion 12a can be easily formed. The mask layer 12 has a stripe shape (elongated shape) having a period of about 7 μm and a thickness of about 10 nm to about 1000 nm. The opening of the mask layer 12 is preferably formed, for example, in the [11-20] direction of sapphire or in the [1-100] direction of sapphire.
[0046]
Thereafter, a low-temperature buffer layer 13 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is grown on the sapphire substrate 11 at a temperature of about 500 ° C. to about 700 ° C. The low-temperature buffer layer 13 is an example of the “buffer layer” of the present invention. Then, an undoped GaN layer 14 is formed on the low-temperature buffer layer 13 by using the mask layer 12 as a selective growth mask by MOCVD or HVPE. This undoped GaN layer 14 is formed to have a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The undoped GaN layer 14 is an example of the “nitride-based semiconductor layer” of the present invention.
[0047]
Here, when growing the low-temperature buffer layer 13, since the mask layer 12 has the overhang portion 12a, the material does not easily reach below the overhang portion 12a. Therefore, the thickness of the buffer layer 13 below the overhang portion 12a is reduced. This makes it difficult for the undoped GaN layer 14 to grow on the thin low-temperature buffer layer 13 below the overhang portion 12a, and also makes it difficult for the raw material of the undoped GaN layer 14 to reach below the overhang portion 12a. As in the conceptual diagram shown in FIG. 2, a trapezoidal undoped GaN layer 14 is easily formed from the initial stage of growth. Thereby, the lateral surface of the undoped GaN layer 14 having the trapezoidal shape gradually grows in the lateral direction, so that the lateral growth of the undoped GaN layer 14 is promoted from the initial growth stage. For this reason, the dislocations are bent in the horizontal direction from the initial growth stage of the undoped GaN layer 14, so that the dislocations that propagate in the vertical direction from the initial growth stage of the undoped GaN layer 14 can be reduced. As a result, a low dislocation undoped GaN layer 14 can be hetero-grown on the sapphire substrate 11 with a small thickness.
[0048]
Next, the structure of a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the first embodiment will be described with reference to FIG.
[0049]
In the semiconductor laser device of the first embodiment, as shown in FIG. 7, a first conductivity type contact layer 105 made of n-type GaN having a thickness of about 4 μm is formed on the undoped GaN layer 14 shown in FIG. ing. On the first conductivity type contact layer 105, a first conductivity type cladding layer 106 made of n-type AlGaN having a thickness of about 0.45 μm is formed. On the first conductivity type cladding layer 106, a multiple quantum well (MQW) light emitting layer 107 made of InGaN is formed. On the MQW light emitting layer 107, a second conductivity type cladding layer 108 of p-type AlGaN having a thickness of about 0.45 μm is formed. On the second conductivity type cladding layer 108, a second conductivity type contact layer 109 made of p-type GaN having a thickness of about 0.15 μm is formed. An n-type first conductivity type electrode 110 is formed on the exposed upper surface of the first conductivity type contact layer 105. On the upper surface of the second conductivity type contact layer 109, a p-type second conductivity type electrode 111 is formed.
[0050]
The first conductivity type contact layer 105, the first conductivity type clad layer 106, the MQW light emitting layer 107, the second conductivity type clad layer 108, and the second conductivity type contact layer 109 are examples of the “semiconductor element layer” of the present invention. It is.
[0051]
In the semiconductor laser device of the first embodiment described above, since the layers 105 to 109 are formed on the undoped GaN layer 14 having a reduced thickness and reduced dislocations formed by using the formation method shown in FIG. In 105 to 109, good crystallinity can be realized. Therefore, in the first embodiment, a semiconductor laser device having a small thickness and excellent device characteristics can be obtained.
[0052]
(2nd Embodiment)
FIG. 8 is a cross-sectional view for explaining a method for forming a nitride-based semiconductor layer according to the second embodiment of the present invention. FIG. 9 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the second embodiment shown in FIG.
[0053]
First, a method for forming the nitride-based semiconductor layer according to the second embodiment will be described with reference to FIG. In the second embodiment, a mask layer 22 is formed on the surface of an n-type SiC substrate 21 as a base. This mask layer 22 is composed of a SiN layer 22a,2It has a three-layer structure including the layer 22b and the SiN layer 22c, and has a thickness of about 10 nm to about 1000 nm. Further, the mask layer 22 is made of an intermediate SiO 2 layer.2The film 22b has a shape (overhang shape) projecting to both sides. In this mask layer 22, the adjacent mask layer 22 (SiO2The shortest distance between the layers 22b) is smaller than the width of the exposed portion of the n-type SiC substrate 21 located between the adjacent mask layers 22.
[0054]
As a method of forming such a mask layer 22, a SiN layer 22a, an SiO2After sequentially forming the layer 22b and the SiN layer 22c, a resist (not shown) is formed in a predetermined region on the SiN layer 22c. Then, using the resist as a mask, wet etching is performed using a hydrofluoric acid-based etchant to obtain SiO 2.2The mask layer 22 having the overhang shape as shown in FIG. 8 is formed by utilizing the difference in the etching rate between the layer 22b and the SiN layers 22a and 22c.
[0055]
Thereafter, a low-temperature buffer layer 23 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on the n-type SiC substrate 21 at a temperature of about 500 ° C. to about 700 ° C. The low-temperature buffer layer 23 is an example of the “buffer layer” of the present invention. Then, the n-type GaN layer 24 is grown on the low-temperature buffer layer 23 by using the mask layer 22 as a selective growth mask by MOCVD or HVPE. This n-type GaN layer 24 is formed with a thickness of about 2 μm under a temperature condition of about 950 ° C. to about 1200 ° C. The n-type GaN layer 24 is an example of the “nitride-based semiconductor layer” of the present invention.
[0056]
When growing the low-temperature buffer layer 23, since the mask layer 22 has an overhang shape, the material does not easily reach under the overhang portion. For this reason, the thickness of the low-temperature buffer layer 23 below the overhang portion is reduced. This makes it difficult for the n-type GaN layer 24 to grow on the low-temperature buffer layer 23 having a small thickness below the overhang portion, and also makes it difficult for the raw material of the n-type GaN layer 24 to reach below the overhang portion 12a. Therefore, as shown in the conceptual diagram of FIG. 2, the n-type GaN layer 24 is easily formed in a trapezoidal shape from the initial growth stage. As a result, the side surface of the trapezoidal n-type GaN layer 24 gradually grows in the lateral direction, so that the lateral growth is promoted from the initial growth stage of the n-type GaN layer 24. For this reason, dislocations are bent in the horizontal direction from the initial growth stage of the n-type GaN layer 24, so that dislocations that propagate in the vertical direction from the initial growth stage of the n-type GaN layer 24 can be reduced. As a result, the n-type GaN layer 24 having a small thickness and reduced dislocations can be hetero-grown on the n-type SiC substrate 21.
[0057]
Next, a structure of a semiconductor laser device manufactured by using the formation method of the second embodiment shown in FIG. 8 will be described with reference to FIG. In the semiconductor laser device according to the second embodiment, as shown in FIG. 9, the first conductivity type layer 115 made of n-type GaN having a thickness of about 4 μm is formed on the n-type GaN layer 24 shown in FIG. Is formed. On the first conductivity type layer 115, a first conductivity type cladding layer 116 of n-type AlGaN having a thickness of about 0.45 μm is formed. On the first conductivity type cladding layer 116, a multiple quantum well (MQW) light emitting layer 117 made of InGaN is formed. A second conductivity type cladding layer 118 made of p-type AlGaN and having a thickness of about 0.45 μm is formed on the MQW light emitting layer 117. On the second conductivity type cladding layer 118, a second conductivity type contact layer 119 made of p-type GaN having a thickness of about 0.15 μm is formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type SiC substrate 21. On the upper surface of the second conductivity type contact layer 119, a p-type second conductivity type electrode 121 is formed.
[0058]
The first conductive type layer 115, the first conductive type clad layer 116, the MQW light emitting layer 117, the second conductive type clad layer 118, and the second conductive type contact layer 119 are examples of the “semiconductor element layer” of the present invention. is there.
[0059]
In the semiconductor laser device according to the second embodiment, after forming the n-type GaN layer 24 having a small thickness and reduced dislocations, the layers 115 to 119 are formed on the n-type GaN layer 24. , Excellent crystallinity can be realized. Thus, in the second embodiment, a semiconductor laser device having a small thickness and excellent device characteristics can be obtained.
[0060]
In the second embodiment, the intermediate layer SiO 22The mask layer 22 having the overhang shape as shown in FIG. 8 is formed by utilizing the difference in the etching rate between the layer 22b and the lower SiN layer 22a and the upper SiN layer 22c. Other combinations are possible as long as the upper and lower layers are easily etched. For example, the upper or lower layer is made of a metal such as tungsten, and the intermediate layer is made of SiO 2.2, SiN, TiO2, TiN or the like.
[0061]
(Third embodiment)
FIG. 10 is a cross-sectional view illustrating the method for forming the nitride-based semiconductor layer according to the third embodiment of the present invention. FIG. 11 is a cross-sectional view showing a semiconductor laser device manufactured by using the method of forming a nitride-based semiconductor layer shown in FIG.
[0062]
First, a method for forming a nitride-based semiconductor layer according to the third embodiment will be described with reference to FIG. In the third embodiment, first, a mask layer 32 having an overhang portion is directly formed on a sapphire substrate 31 as a base. The mask layer 32 has a two-layer structure including a lower SiN layer 32a formed at a RF power of 150 W using a plasma CVD method and an upper SiN layer 32b formed at a RF power of 250 W using a plasma CVD method. And has a thickness of about 50 nm to about 1000 nm. In this case, the upper SiN layer 32b formed as described above is less likely to be etched than the lower SiN layer 32a.
[0063]
As a specific method of forming the mask layer 32, first, a lower SiN layer 32a and an upper SiN layer 32b are sequentially formed on the entire surface of the sapphire substrate 31 under the above conditions, and then the upper SiN layer 32b is formed. A resist (not shown) is formed in a predetermined area of the substrate. Then, using the resist as a mask, the upper SiN layer 32b and the lower SiN layer 32a are wet-etched using buffered hydrofluoric acid to form a two-layer structure having an overhang shape as shown in FIG. A mask layer 32 is formed. In the mask layer 32, the shortest distance between the adjacent mask layers 32 (SiN layers 32b) is smaller than the width of the exposed portion of the sapphire substrate 31 located between the adjacent mask layers 32.
[0064]
Thereafter, an undoped GaN layer 33 of high-temperature growth is selectively laterally grown on the sapphire substrate 31 by using the mask layer 32 as a selective growth mask by MOCVD or HVPE. Also in the third embodiment, since the mask layer 32 has an overhang shape, it is difficult for the raw material to reach under the overhang portion. As a result, an undoped GaN layer 33 having a small thickness is formed below the overhang portion, and an undoped GaN layer 33 having a uniform thickness is formed at the center of the exposed portion of the sapphire substrate 31. Similarly to the above, a trapezoidal undoped GaN layer 33 is formed from the initial stage of growth. For this reason, since the side surface of the trapezoidal undoped GaN layer 33 gradually grows in the lateral direction, the lateral growth of the undoped GaN layer 33 is promoted from the initial growth stage.
[0065]
Thereby, the dislocations are bent in the horizontal direction from the initial growth stage of the undoped GaN layer 33, so that the dislocations propagating in the vertical direction from the initial growth stage of the undoped GaN layer 33 can be reduced. As a result, the undoped GaN layer 33 having a small thickness and low dislocation can be hetero-grown on the sapphire substrate 31. The undoped GaN layer 33 is an example of the “nitride-based semiconductor layer” of the present invention.
[0066]
Next, a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the third embodiment will be described with reference to FIG. In this semiconductor laser device, as shown in FIG. 11, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, an MQW light emitting layer 107, and a second conductivity type are formed on the undoped GaN layer 33 shown in FIG. A cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The composition and thickness of each of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.
[0067]
In the third embodiment, by forming the layers 105 to 109 on the low-dislocation undoped GaN layer 33 formed in such a small thickness, good crystallinity can be realized in each of the layers 105 to 109. Can be. As a result, in the third embodiment, as in the first embodiment, a semiconductor laser device having a small thickness and good characteristics can be obtained.
[0068]
(Fourth embodiment)
FIG. 12 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the fourth embodiment of the present invention. FIG. 13 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the fourth embodiment shown in FIG.
[0069]
First, a method for forming a nitride-based semiconductor layer according to the fourth embodiment will be described with reference to FIG. In the fourth embodiment, an inverted mesa (inverted trapezoidal) mask layer 42 having an overhang portion 42a made of tungsten (W) is formed on an n-type SiC substrate 41 as a base. The mask layer 42 is formed in a stripe shape having a thickness of about 10 nm to about 1000 nm and a period of about 5 μm. In the mask layer 42, the shortest distance between the adjacent mask layers 42 is smaller than the width of the exposed portion of the n-type SiC substrate 41 located between the adjacent mask layers 42.
[0070]
As a method of forming the mask layer 42 having the overhang portion 42a made of W, first, a W layer (not shown) is formed on the entire surface of the n-type SiC substrate 41, and then a predetermined region on the W layer is formed. A resist (not shown) is formed. Then, when the W layer is etched using the resist as a mask, the etching conditions are adjusted so as to be over-etched. Thus, a mask layer 42 having an overhang portion 42a made of W is formed.
[0071]
Thereafter, an n-type AlC is formed on the n-type SiC substrate 41 by using the mask layer 42 as a selective growth mask by MOCVD or HVPE.WBXGaYInZTl1-WXYZThe N layer 43 is selectively grown. AlWBXGaYInZTl1-WXYZThe composition of N is a composition excluding Y = Z = 0 and the composition of AlWBXGaYInZTl1-WXYZThe lattice constant of N is larger than that of GaN. In the present embodiment, for example, the n-type InGaN layer 43 is selectively grown. The n-type InGaN layer 43 is formed with a thickness of about 2 μm under a temperature condition of about 650 ° C. to about 900 ° C.
[0072]
If the n-type InGaN layer 43 is grown directly on the n-type SiC substrate 41, it becomes difficult for the raw material to reach below the overhang portion 42a of the mask layer 42. Thus, the n-type InGaN layer 43 having a small thickness is formed below the overhang portion 42a, and the n-type InGaN layer 43 having a uniform thickness is formed at the center of the exposed portion of the n-type SiC substrate 41. 2, a trapezoidal n-type InGaN layer 43 is formed from the initial stage of growth. For this reason, since the side surface of the trapezoidal n-type InGaN layer 43 gradually grows in the lateral direction, lateral growth is promoted from the initial growth stage of the n-type InGaN layer 43. Accordingly, a low dislocation n-type InGaN layer 43 can be grown thickly on the n-type SiC substrate 41 without providing a GaN layer as a base layer as in the conventional example shown in FIG. In this case, since there is no need to provide a GaN layer as an underlayer, the overall thickness can be reduced as compared with the conventional example shown in FIG. The n-type InGaN layer 43 is an example of the “nitride-based semiconductor layer” of the present invention.
[0073]
Next, the structure of a semiconductor laser device formed by using the nitride-based semiconductor layer forming method of the fourth embodiment will be described with reference to FIG. In the semiconductor laser device of the fourth embodiment, a first conductivity type layer 115 made of an n-type InGaN layer and a first conductivity type clad layer 116 made of an n-type GaN layer are formed on the n-type InGaN layer 43 shown in FIG. , An MQW light emitting layer 117 made of InGaN, a second conductivity type cladding layer 118 made of a p-type GaN layer, and a second conductivity type contact layer 119 made of a p-type InGaN layer. On the back surface of the n-type SiC substrate 41, an n-type first conductivity type electrode 120 is formed. On the upper surface of the second conductivity type contact layer 119, a p-type second conductivity type electrode 121 is formed. The thickness of each of the layers 115 to 119 is the same as that of the semiconductor laser of the second embodiment shown in FIG.
[0074]
In the semiconductor laser device according to the fourth embodiment, the layers 115 to 119 are formed on the low dislocation n-type InGaN layer 43 formed by using the formation method shown in FIG. Crystallinity can be realized. Further, in the method of forming the nitride-based semiconductor layer shown in FIG. 12, since the entire thickness is formed thin, when each of the layers 115 to 119 is formed thereon, the thickness of the semiconductor laser element becomes thin. Thus, in the fourth embodiment, as in the second embodiment, a semiconductor laser device having a small thickness and good device characteristics can be obtained.
[0075]
In the semiconductor laser device according to the fourth embodiment, the MQW light emitting layer 117 is formed on the low dislocation n-type InGaN layer 43 formed by using the forming method shown in FIG. Even if the In composition of the MQW light emitting layer 117 is increased to increase the lattice constant, good crystallinity can be realized. Therefore, it is possible to realize a semiconductor laser having a longer wavelength such as green than a conventional nitride semiconductor laser.
[0076]
(Fifth embodiment)
FIG. 14 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the fifth embodiment of the present invention. FIG. 15 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer shown in FIG. First, a method for forming a nitride-based semiconductor layer according to the fifth embodiment will be described with reference to FIG.
[0077]
First, in the fifth embodiment, a mask layer 52 made of SiN is formed on the surface of an n-type GaAs (111) A substrate 51 as a base with a thickness of about 10 nm to about 1000 nm at a period of 5 μm. Then, using the mask layer 52 as a mask, the n-type GaAs substrate 51 is etched. At this time, over-etching is performed to form an inverted mesa-shaped projection 51a on the n-type GaAs substrate 51. The etching of the n-type GaAs substrate 51 is performed by H2SO4+ H2O2+ H2O (4: 1: 1) or H3PO4+ H2O2+ H2O (3: 1: 1).
[0078]
Thereafter, a low-temperature buffer layer 53 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on the exposed surface of the n-type GaAs substrate 51 at a temperature of about 500 ° C. to about 700 ° C. In the portion below the convex portion (overhang portion) 51a of the inverted mesa shape, the thickness of the low-temperature buffer layer 53 becomes small because the raw material is difficult to be supplied.
[0079]
Next, an n-type GaN layer 54 is selectively laterally grown on the low-temperature buffer layer 53 by using the mask layer 52 as a selective growth mask by MOCVD or HVPE. In this case, since the protrusions 51a under the mask layer 52 have an inverted mesa shape, both ends of the mask layer 52 have a structure having an overhang shape protruding above the exposed portion of the n-type GaAs substrate 51. Become. That is, in the mask layer 52, the shortest distance W1 between the adjacent mask layers 52 is smaller than the width W2 of the exposed portion of the n-type GaAs substrate 51 located between the adjacent mask layers 52.
[0080]
Here, the n-type GaN layer 54 is unlikely to grow on the thin low-temperature buffer layer 53 below the overhang portion 51a, and the material of the n-type GaN layer 54 is formed below the overhang portion 51a. 2, it is easy to form the trapezoidal n-type GaN layer 54 from the initial stage of growth, as in the conceptual diagram shown in FIG. Thereby, the lateral surface of the trapezoidal n-type GaN layer 54 gradually grows in the lateral direction, so that the lateral growth of the n-type GaN layer 54 is promoted from the initial growth stage. For this reason, dislocations are bent in the horizontal direction from the initial growth stage of the n-type GaN layer 54, so that dislocations propagating in the vertical direction from the initial growth stage of the n-type GaN layer 54 can be reduced. As a result, the n-type GaN layer 54 can be hetero-grown on the n-type GaAs substrate 51 with a small thickness. The n-type GaN layer 54 is an example of the “nitride-based semiconductor layer” of the present invention.
[0081]
Next, a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the fifth embodiment shown in FIG. 14 will be described with reference to FIG. In the semiconductor laser device of the fifth embodiment, a first conductivity type layer 115, a first conductivity type cladding layer 116, an MQW light emitting layer 117, and a second conductivity type cladding layer are formed on the n-type GaN layer 54 shown in FIG. 118 and a second conductivity type contact layer 119 are formed. On the back surface of the n-type GaAs substrate 51, an n-type first conductivity type electrode 120 is formed. On the upper surface of the second conductivity type contact layer 119, a p-type second conductivity type electrode 121 is formed. The composition and thickness of each of the layers 115 to 119 are the same as those of the semiconductor laser of the second embodiment shown in FIG.
[0082]
In the semiconductor laser device according to the fifth embodiment, since the layers 115 to 119 are formed on the thin dislocation n-type GaN layer 54 having a small thickness formed by using the forming method shown in FIG. , Excellent crystallinity can be realized. Thus, in the fifth embodiment, as in the second and fourth embodiments, a semiconductor laser device having a small thickness and excellent device characteristics can be obtained.
[0083]
(Sixth embodiment)
FIG. 16 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the sixth embodiment of the present invention. FIG. 17 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the sixth embodiment shown in FIG.
[0084]
First, a method for forming a nitride-based semiconductor layer according to the sixth embodiment will be described with reference to FIG. In the sixth embodiment, after a tungsten (W) layer is formed with a thickness of about 10 nm to about 1000 nm on the surface of an n-type Si (111) substrate 61 as a base, patterning is performed using photolithography. As a result, a mask layer 62 made of stripe-shaped W having a period of about 10 μm is formed. Then, using the mask layer 62 as a mask, HF: HNO3: CH3By etching the n-type Si substrate 61 using COOH (1: 5: 1), a region of the n-type Si substrate 61 located under both ends of the mask layer 62 as shown in FIG. The shape is formed. That is, both ends of the mask layer 62 have an overhang shape protruding above the end of the exposed portion of the n-type Si substrate 61. In the mask layer 62, the shortest distance W1 between the adjacent mask layers 62 is smaller than the width W2 of the exposed portion of the n-type Si substrate 61 located between the adjacent mask layers 62.
[0085]
Using this mask layer 62 as a selective growth mask, AlGaN having a thickness of about 10 nm to about 50 nm at a temperature of about 1100 ° C. is formed on the exposed surface of n-type Si substrate 61 by MOCVD or HVPE. Is formed. Thereafter, an n-type GaN layer 64 is selectively grown in the lateral direction on the exposed n-type Si substrate 61 and the buffer layer 63.
[0086]
In this case, it is difficult for the raw material to reach the surface of the n-type Si substrate 61 located under the overhang portions at both ends of the mask layer 62. Therefore, an n-type GaN layer 64 having a small thickness is formed below the overhang portion, and an n-type GaN layer 64 having a uniform thickness is formed at the center of the exposed portion of the n-type Si substrate 61. As in the conceptual diagram shown, a trapezoidal n-type GaN layer 64 is formed from an early stage of growth. Thereby, the lateral surface of the trapezoidal n-type GaN layer 64 gradually grows in the lateral direction, so that the lateral growth from the initial growth stage of the n-type GaN layer 64 is promoted. For this reason, the dislocations are bent in the horizontal direction from the initial growth stage of the n-type GaN layer 64, so that the dislocations propagating in the vertical direction from the initial growth stage of the n-type GaN layer 64 can be reduced. As a result, the n-type GaN layer 64 having a small thickness and low dislocation can be hetero-grown on the n-type Si substrate 61. The n-type GaN layer 64 is an example of the “nitride-based semiconductor layer” of the present invention.
[0087]
Next, the structure of a semiconductor laser device formed by using the method for forming a nitride-based semiconductor layer of the sixth embodiment shown in FIG. 16 will be described with reference to FIG. In the semiconductor laser device according to the sixth embodiment, the first conductivity type layer 115, the first conductivity type cladding layer 116, the MQW light emitting layer 117, and the second conductivity type cladding layer are formed on the n-type GaN layer 64 shown in FIG. 118 and a second conductivity type contact layer 119 are formed. Further, on the back surface of the n-type Si substrate 61, an n-type first conductivity type electrode 120 is formed. On the upper surface of the second conductivity type contact layer 119, a p-type second conductivity type electrode 121 is formed. The composition and thickness of each of the layers 115 to 119 are the same as those of the semiconductor laser of the second embodiment shown in FIG.
[0088]
In the semiconductor laser device according to the sixth embodiment, since the layers 115 to 119 are formed on the thin dislocation n-type GaN layer 64 having a small thickness formed by using the forming method shown in FIG. , Excellent crystallinity can be realized. Thus, in the sixth embodiment, as in the second, fourth, and fifth embodiments, a semiconductor laser device having a small thickness and good device characteristics can be obtained.
[0089]
In the above-described first to sixth embodiments, a sapphire substrate, a Si substrate, a SiC substrate, and a GaAs substrate are used as substrates. In addition to these substrates, a spinel substrate, a GaP substrate, an InP substrate, and a quartz substrate are used. A substrate or the like may be used, and when a substrate other than these nitride semiconductors is used, the effect of reducing dislocations is particularly large.
[0090]
(Seventh embodiment)
FIG. 18 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the seventh embodiment of the present invention. FIG. 19 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the seventh embodiment shown in FIG.
[0091]
First, a method for forming a nitride-based semiconductor layer according to the seventh embodiment will be described with reference to FIG. In the seventh embodiment, a mask layer 72 made of inverted mesa SiN having an overhang portion 72a is formed on an n-type GaN substrate 71 as a base. The mask layer 72 made of SiN has a film thickness of about 10 nm to about 1000 nm and is formed in a stripe shape at a period of about 10 μm. As a method of forming the mask layer 72, first, an SiN layer (not shown) is formed on the entire surface of the n-type GaN substrate 71, and then a resist (not shown) is formed on a predetermined region on the SiN layer. . Then, using the resist as a mask, overetching is performed when etching the SiN layer. As a result, an inverted mesa-shaped mask layer 72 having an overhang portion 72a is formed. In this mask layer 72, the shortest distance between adjacent mask layers 72 is smaller than the width of the exposed portion of n-type GaN substrate 71 located between adjacent mask layers 72.
[0092]
Thereafter, the n-type Al substrate is formed on the n-type GaN substrate 71 by using the mask layer 72 as a selective growth mask by MOCVD or HVPE.WBXGaYInZTl1-WXYZThe N layer 73 is selectively grown in the lateral direction. Where AlWBXGaYInZTl1-WXYZThe composition of N is a composition excluding X = Y = 0 and the composition of AlWBXGaYInZTl1-WXYZThe lattice constant of N is smaller than that of GaN. For example, AlWGa1-WN (0 <W ≦ 1) or BXGa1-XN (0 <X ≦ 1). In the present embodiment, for example, B0.05Ga0.95The N layer 73 is formed to have a thickness of about 2 μm under a temperature condition of about 850 ° C. to about 1400 ° C.
[0093]
In this case, it is difficult for the raw material to reach below the overhang portion 72a of the mask layer 72. Therefore, the n-type BGaN layer 73 having a small thickness is formed below the overhang portion 72a, and the n-type BGaN layer 73 having a uniform thickness is formed at the center of the exposed portion of the n-type GaN substrate 71. 2, a trapezoidal n-type BGaN layer 73 is formed from the initial stage of growth. Thereby, the lateral surface of the trapezoidal n-type BGaN layer 73 gradually grows in the lateral direction, so that the lateral growth of the n-type BGaN layer 73 is promoted from the initial growth stage. As a result, the n-type BGaN layer 73 of low dislocation can be formed thick on the n-type GaN substrate 71 even without the underlying GaN layer. In this case, since there is no need to provide a GaN layer as an underlayer, the overall thickness can be reduced as compared with the conventional example shown in FIG. The n-type BGaN layer 73 is an example of the “nitride-based semiconductor layer” of the present invention.
[0094]
Next, a semiconductor laser device formed by using the method for forming a nitride-based semiconductor layer according to the seventh embodiment will be described with reference to FIG. In this semiconductor laser device, a first conductivity type layer 115 made of an n-type BGaN layer, a first conductivity type clad layer 116 made of an n-type BGaN layer, and an MQW made of AlGaN are formed on the n-type BGaN layer 73 shown in FIG. A light emitting layer 117, a second conductivity type cladding layer 118 made of a p-type BGaN layer, and a second conductivity type contact layer 119 made of a p-type GaN layer are formed. On the back surface of the n-type GaN substrate 71, an n-type first conductivity type electrode 120 is formed. On the upper surface of the second conductivity type contact layer 119, a p-type second conductivity type electrode 121 is formed. The thickness of each of the layers 115 to 119 is the same as that of the semiconductor laser of the second embodiment shown in FIG.
[0095]
In the semiconductor laser device according to the seventh embodiment, since the layers 115 to 119 are formed on the n-type BGaN layer 73 having low dislocation, good crystallinity can be realized in the layers 115 to 119. Further, in the formation method of FIG. 19, since the entire thickness is formed thin, when the layers 115 to 119 are formed thereon, the thickness of the semiconductor laser element becomes thin. Thus, also in the seventh embodiment, as in the second, fourth, fifth, and sixth embodiments, a semiconductor laser device having a small thickness and excellent device characteristics can be obtained.
[0096]
In the semiconductor laser device according to the seventh embodiment, the MQW light emitting layer 117 is formed on the thick low dislocation n-type BGaN layer 73, so that the MQW light emitting layer 117 has a small lattice constant. Good crystallinity can be realized even when the Al composition of the layer 117 is increased. Therefore, a semiconductor laser having a shorter wavelength than a conventional nitride-based semiconductor laser can be realized.
[0097]
In the seventh embodiment, the example in which the n-type BGaN layer 73 is formed as the nitride-based semiconductor layer has been described. However, in the present embodiment, the material formed as the nitride-based semiconductor layer is formed in the n-type BGaN layer 73. It is not limited. For example, a mixed crystal of a nitride-based semiconductor layer such as InN, GaInN, AlGaN, AlGaInN, or AlN, or a mixed crystal of a nitride-based semiconductor layer containing at least one of B, In, and Tl can be formed. .
[0098]
In the seventh embodiment, the n-type GaN substrate 71 is used as the substrate. Instead of the n-type GaN substrate 71, a sapphire substrate, a Si substrate, a SiC substrate, a GaAs substrate, a spinel substrate, a GaP substrate, an InP A substrate, a quartz substrate, or the like may be used.
[0099]
(Eighth embodiment)
FIG. 20 is a sectional view illustrating the method of forming the nitride-based semiconductor layer according to the eighth embodiment of the present invention. FIG. 21 is a sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the eighth embodiment shown in FIG.
[0100]
First, a method for forming a nitride-based semiconductor layer according to the eighth embodiment will be described with reference to FIG. In the eighth embodiment, a low-temperature buffer layer 82 of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is formed on a sapphire substrate 81 at a temperature of about 500 ° C. to about 700 ° C. On the low-temperature buffer layer 82, a GaN layer 83 serving as a base is formed with a thickness of about 2 μm by using the MOCVD method or the HVPE method. On the GaN layer 83, a mask layer 84 made of inverted mesa SiN having an overhang portion 84a is formed. In the mask layer 84, the shortest distance between the adjacent mask layers 84 is smaller than the width of the exposed portion of the GaN layer 83 located between the adjacent mask layers 84.
[0101]
Then, using such a mask layer 84 as a mask, MOCVD or HVPE is used to form an Al layer on the GaN layer 83.1-WXYZBWGaXInYTlZAn N layer 85 is selectively grown in the lateral direction. Al1-WXYZBWGaXInYTlZThe composition of N is a composition excluding Y = Z = 0 and the composition of Al1-WXYZBWGaXInYTlZThe lattice constant of N is larger than that of GaN. For example, Ga1-YInYN (0 <Y ≦ 1) or Ga1-ZTlZN (0 <Z ≦ 1). In the present embodiment, for example, the AlGaInN layer 85 is grown in the selective lateral direction. The AlGaInN layer 85 is formed to have a thickness of about 1 μm under a temperature condition of about 600 ° C. to about 1200 ° C.
[0102]
In this case, it is difficult for the raw material to reach below the overhang portion 84a of the mask layer 84. Therefore, the AlGaInN layer 85 having a small thickness is formed under the overhang portion 84a, and the AlGaInN layer 85 having a uniform thickness is formed at the center of the exposed portion of the GaN layer 83, as shown in FIG. As in the conceptual diagram, a trapezoidal AlGaInN layer 85 is formed from the initial stage of growth. Thereby, the side surface of the trapezoidal AlGaInN layer 85 gradually grows in the lateral direction, so that the lateral growth of the AlGaInN layer 85 is promoted from the initial growth stage. For this reason, the dislocations are bent in the horizontal direction from the initial growth stage of the AlGaInN layer 85, so that the dislocations propagating in the vertical direction from the initial growth stage of the AlGaInN layer 85 can be reduced. As a result, the AlGaInN layer 85 having a small thickness and a low dislocation can be formed. The AlGaInN layer 85 is an example of the “nitride-based semiconductor layer” of the present invention.
[0103]
Next, the structure of a semiconductor laser device formed by using the nitride-based semiconductor layer forming method shown in FIG. 20 will be described with reference to FIG. In the semiconductor laser device according to the eighth embodiment, as shown in FIG. 21, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, an MQW light emitting layer 107, and an AlGaInN layer 85 shown in FIG. A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The composition and thickness of each of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.
[0104]
In the eighth embodiment, by forming the layers 105 to 109 on the AlInGaN layer 85 of low dislocation formed in such a thin film thickness, it is possible to realize good crystallinity in the layers 105 to 109. it can. As a result, in the eighth embodiment, a semiconductor laser device having a small thickness and excellent characteristics can be obtained.
[0105]
(Ninth embodiment)
FIG. 22 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the ninth embodiment of the present invention. FIG. 23 is a sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the ninth embodiment shown in FIG.
[0106]
First, a method for forming a nitride-based semiconductor layer according to the ninth embodiment will be described with reference to FIG. In the ninth embodiment, after a low-temperature buffer layer 92 of AlGaN is formed on a sapphire substrate 91, a GaN layer 93 serving as a base is formed to a thickness of about 2 μm by MOCVD or HVPE. On the GaN layer 93, a mask layer 94 made of inverted mesa SiN having an overhang portion 94a is formed. In the mask layer 94, the shortest distance between the adjacent mask layers 94 is smaller than the width of the exposed portion of the GaN layer 93 located between the adjacent mask layers 94.
[0107]
Then, using such a mask layer 94 as a mask, a GaN layer 95 is selectively grown in a lateral direction on the GaN layer 93 by MOCVD or HVPE. In this embodiment, the GaN layer 95 is formed to have a thickness of about 1 μm under a temperature condition of about 1150 ° C.
[0108]
In this case, it is difficult for the raw material to reach below the overhang portion 94a of the mask layer 94. For this reason, the GaN layer 95 having a small thickness is formed below the overhang portion 94a, and the GaN layer 95 having a uniform thickness is formed at the center of the exposed portion of the GaN layer 93, as shown in FIG. As in the conceptual diagram, a trapezoidal GaN layer 95 is formed from an early stage of growth. Thereby, the lateral surface of the trapezoidal GaN layer 95 gradually grows in the lateral direction, so that the lateral growth of the GaN layer 95 is promoted from the initial growth stage. For this reason, dislocations are bent in the horizontal direction from the initial growth stage of the GaN layer 95, so that dislocations that propagate in the vertical direction from the initial growth stage of the GaN layer 95 can be reduced. As a result, a GaN layer 95 having a small thickness and reduced dislocations can be grown. The GaN layer 95 is an example of the “nitride-based semiconductor layer” of the present invention.
[0109]
Next, a structure of a semiconductor laser device formed by using the method for forming a nitride-based semiconductor layer shown in FIG. 22 will be described with reference to FIG. In the semiconductor laser device according to the ninth embodiment, as shown in FIG. 23, a first conductivity type contact layer 105, a first conductivity type cladding layer 106, an MQW light emitting layer 107, and a GaN layer 95 shown in FIG. A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111 are formed. The composition and thickness of each of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.
[0110]
In the ninth embodiment, by forming the layers 105 to 109 on the low dislocation GaN layer 95 formed in such a thin film thickness, it is possible to realize good crystallinity in each of the layers 105 to 109. it can. As a result, in the ninth embodiment, a semiconductor laser device having a small thickness and excellent characteristics can be obtained.
[0111]
(Tenth embodiment)
FIG. 24 is a cross-sectional view for explaining the method for forming the semiconductor layer according to the tenth embodiment of the present invention. FIG. 25 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer of the tenth embodiment shown in FIG.
[0112]
First, a method for forming a semiconductor layer according to the tenth embodiment will be described with reference to FIG. In the tenth embodiment, an inverted mesa (inverted trapezoidal) mask layer 132 having an overhang portion 132a made of tungsten (W) is formed on an n-type Si (111) substrate 131 as a base. This mask layer 132 is formed in a stripe shape having a thickness of about 10 nm to about 1000 nm and a period of about 5 μm. In the mask layer 132, the shortest distance between the adjacent mask layers 132 is smaller than the width of the exposed portion of the n-type Si substrate 131 located between the adjacent mask layers 132.
[0113]
As a method of forming the mask layer 132 having the overhang portion 132a made of W, first, a W layer (not shown) is formed on the entire surface of the n-type Si substrate 131, and then a predetermined region on the W layer is formed. A resist (not shown) is formed. Then, when the W layer is etched using the resist as a mask, the etching conditions are adjusted so as to be over-etched. As a result, a mask layer 132 having an overhang portion 132a made of W is formed.
[0114]
Thereafter, the n-type GaAs layer 133 is selectively grown on the n-type Si substrate 131 by using the mask layer 132 as a selective growth mask by MOCVD or MBE. Note that the n-type GaAs layer 133 is grown with the (111) B plane as a growth surface. The GaAs layer 133 is formed with a thickness of about 2 μm under a temperature condition of about 600 ° C., for example.
[0115]
Also in the tenth embodiment, it is difficult for the raw material to reach below the overhang portion 132a of the mask layer 132. Therefore, the n-type GaAs layer 133 having a small thickness is formed below the overhang portion 132a of the mask layer 132, and the n-type GaAs layer 133 having a uniform thickness is formed at the center of the exposed portion of the n-type Si substrate 131. As a result, the trapezoidal n-type GaAs layer 133 can be formed from the initial stage of growth, as in the conceptual diagram shown in FIG. Thereby, the lateral surface of the trapezoidal n-type GaAs layer 133 gradually grows in the lateral direction, so that the lateral growth is promoted from the initial growth stage of the n-type GaAs layer 133. For this reason, dislocations are bent in the horizontal direction from the initial growth stage of the n-type GaAs layer 133, so that dislocations that propagate in the vertical direction from the initial growth stage of the n-type GaAs layer 133 can be reduced. As a result, when growing the n-type GaAs layer 133 directly on the n-type Si substrate 131, the low-dislocation n-type GaAs layer 133 can be grown thick on the n-type Si substrate 131. In this case, the entire thickness can be reduced because there is no need to provide an underlayer.
[0116]
Next, the structure of a semiconductor laser device formed by using the method for forming a semiconductor layer according to the tenth embodiment will be described with reference to FIG. In the semiconductor laser device of the tenth embodiment, the first conductivity type layer 115a made of n-type GaAs, the first conductivity type cladding layer 116a made of n-type AlGaAs, and the GaAs are formed on the n-type GaAs layer 133 shown in FIG. An MQW light emitting layer 117a made of AlGaAs and AlGaAs, a second conductivity type cladding layer 118a made of p-type AlGaAs, and a second conductivity type contact layer 119a made of p-type GaAs are formed. Further, on the back surface of the n-type Si substrate 131, an n-type first conductivity type electrode 120 is formed. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119a.
[0117]
The first conductive type layer 115a, the first conductive type clad layer 116a, the MQW light emitting layer 117a, the second conductive type clad layer 118a, and the second conductive type contact layer 119a are examples of the "semiconductor element layer" of the present invention. is there.
[0118]
In the semiconductor laser device according to the tenth embodiment, the layers 115a to 119a are formed on the low dislocation n-type GaAs layer 133 formed by using the forming method shown in FIG. Crystallinity can be realized.
[0119]
(Eleventh embodiment)
FIG. 26 is a cross-sectional view for explaining the method for forming a semiconductor layer according to the eleventh embodiment of the present invention. FIG. 27 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer of the eleventh embodiment shown in FIG.
[0120]
First, a method for forming a semiconductor layer according to the eleventh embodiment will be described with reference to FIG. In the eleventh embodiment, an n-type GaAs layer 143 is grown on an n-type Si (111) substrate 141 as a base. The n-type GaAs layer 143 is grown with the (111) A plane as a growth surface. On the (111) A surface of the n-type GaAs layer 143, an inverted mesa (inverted trapezoidal) mask layer 142 having an overhang portion 142a made of tungsten (W) is formed. This mask layer 142 is formed in a stripe shape having a thickness of about 10 nm to 1000 nm and a period of about 5 μm. In the mask layer 142, the shortest distance between the adjacent mask layers 142 is smaller than the width of the exposed portion of the n-type GaAs layer 143 located between the adjacent mask layers 142.
[0121]
As a method of forming the mask layer 142 having the overhang portion 142a made of W, first, a W layer (not shown) is formed on the entire surface of the n-type GaAs layer 143, and then a predetermined region on the W layer is formed. A resist (not shown) is formed. Then, when the W layer is etched using the resist as a mask, the etching conditions are adjusted so as to be over-etched. As a result, a mask layer 142 having an overhang portion 142a made of W is formed.
[0122]
Thereafter, the n-type GaAs layer 144 is selectively grown on the n-type GaAs layer 143 by using the mask layer 142 as a selective growth mask by MOCVD. The n-type GaAs layer 144 is grown with the (111) A plane as the growth surface. This n-type GaAs layer 144 is formed with a thickness of about 2 μm under a temperature condition of about 600 ° C.
[0123]
Also in the eleventh embodiment, it is difficult for the raw material to reach below the overhang portion 142a of the mask layer 142. Therefore, the n-type GaAs layer 144 having a small thickness is formed under the overhang portion 142a, and the n-type GaAs layer 144 having a uniform thickness is formed at the center of the exposed portion of the n-type GaAs layer 143 as a base. Therefore, a trapezoidal n-type GaAs layer 144 is formed from the initial stage of growth, as in the conceptual diagram shown in FIG. Accordingly, the lateral surface of the trapezoidal n-type GaAs layer 144 gradually grows in the lateral direction, and thus the lateral growth is promoted from the initial growth stage of the n-type GaAs layer 144. For this reason, dislocations are bent in the horizontal direction from the initial growth stage of the n-type GaAs layer 144, so that dislocations that propagate in the vertical direction from the initial growth stage of the n-type GaAs layer 144 can be reduced. As a result, a low dislocation n-type GaAs layer 144 can be grown on the n-type GaAs layer 143.
[0124]
Next, the structure of a semiconductor laser device formed by using the method for forming a semiconductor layer of the eleventh embodiment will be described with reference to FIG. In the semiconductor laser device of the eleventh embodiment, the first conductivity type layer 115a made of n-type GaAs, the first conductivity type cladding layer 116a made of n-type AlGaAs, and the GaAs are formed on the n-type GaAs layer 144 shown in FIG. An MQW light emitting layer 127a made of AlGaAs and AlGaAs, a second conductivity type cladding layer 118a made of p-type AlGaAs, and a second conductivity type contact layer 119a made of p-type GaAs are formed. On the back surface of the n-type Si substrate 141, an n-type first conductivity type electrode 120 is formed. In addition, a p-type second conductivity type electrode 121 is formed on the upper surface of the p-type second conductivity type contact layer 119a.
[0125]
In the semiconductor laser device according to the eleventh embodiment, the layers 115a to 119a and 127a are formed on the low dislocation n-type GaAs layer 144 formed by using the forming method shown in FIG. In 127a, good crystallinity can be realized.
[0126]
(Twelfth embodiment)
FIG. 28 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the twelfth embodiment of the present invention. FIG. 29 is a cross-sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer shown in FIG. In the twelfth embodiment, an example using a super lattice layer will be described.
[0127]
First, in the twelfth embodiment, a mask layer 152 made of SiN is formed directly on the upper surface of a sapphire substrate 151 as a base. This mask layer 152 is formed in an inverted mesa shape (an inverted trapezoidal shape) having an overhang portion 152a. In the mask layer 152, the shortest distance between the adjacent mask layers 152 is smaller than the width of the exposed portion of the sapphire substrate 151 located between the adjacent mask layers 152.
[0128]
As a method for forming such a mask layer 152, first, an SiN layer (not shown) is formed on the entire surface of the sapphire substrate 151, and then a resist (not shown) is formed on a predetermined region on the SiN layer. . Then, by using the resist as a mask, the SiN layer is wet-etched, so that an inverted trapezoidal mask layer 152 having an overhang portion 152a can be easily formed. The mask layer 152 is formed in a stripe shape (elongated shape) having a period of about 7 μm and a thickness of about 1 μm. It is preferable that the opening of the mask layer 152 be formed, for example, in the [11-20] direction of sapphire or in the [1-100] direction of sapphire.
[0129]
Thereafter, a low-temperature buffer layer 153 made of AlGaN or GaN having a thickness of about 10 nm to about 50 nm is grown on the sapphire substrate 151 at a temperature of about 500 ° C. to about 700 ° C. Then, an undoped GaN layer 154 is formed on the low-temperature buffer layer 153 by using the mask layer 152 as a selective growth mask by MOCVD or HVPE. The undoped GaN layer 154 is formed to have a thickness of about 0.5 μm under a temperature condition of about 950 ° C. to about 1200 ° C.
[0130]
Here, when growing the low-temperature buffer layer 153, since the mask layer 152 has the overhang portion 152a, it is difficult for the raw material to reach below the overhang portion 152a. For this reason, the thickness of the buffer layer below the overhang portion 152a becomes thin. This makes it difficult for the undoped GaN layer 154 to grow on the thin low-temperature buffer layer 153 below the overhang portion 152a, and that the raw material of the undoped GaN layer 154 does not easily reach below the overhang portion 152a. As in the conceptual diagram shown in FIG. 2, a trapezoidal undoped GaN layer 154 is easily formed. The trapezoidal undoped GaN layer 154 is an example of the “first semiconductor layer” of the present invention.
[0131]
Thereafter, a superlattice layer 155 made of a layer having a composition different from that of GaN is formed on the surface of the trapezoidal undoped GaN layer 154 with a thickness of about 0.1 μm. Here, the superlattice layer refers to a layer having a periodic structure in which layers having different lattice constants are alternately stacked. An example of the superlattice layer 155 is Al having a thickness of about 10 nm.XGa1-XA superlattice layer having a periodic structure of N (0 <X ≦ 1) and GaN having a thickness of about 10 nm;1-XInXA superlattice layer having a periodic structure of GaN having N (0 <X ≦ 1) and a thickness of about 10 nm can be considered. The superlattice layer 155 is an example of the “third semiconductor layer” of the present invention.
[0132]
After forming the superlattice layer 155 as described above, an undoped GaN layer 156 is formed on the superlattice layer 155 so as to have a thickness of about 1.5 μm, and the surface is flattened. The undoped GaN layer 156 is an example of the “second semiconductor layer” of the present invention.
[0133]
In the twelfth embodiment, the superlattice layer 155 is formed on the undoped GaN layer 154 formed in the trapezoidal shape, and then the undoped GaN layer 156 is formed again. The dislocation bent in the direction L is more easily bent in a direction parallel to the direction in which the superlattice layer 155 extends due to the interface stress generated by the lattice mismatch of the superlattice layer 155. Thereby, the dislocations that are bent in a direction parallel to the direction in which the superlattice layer 155 extends collide with each other, so that the dislocations are likely to be coupled and annihilated, so that the lateral dislocations can be further reduced. As a result, dislocations can be more easily reduced from the initial growth stage.
[0134]
Next, the structure of a semiconductor laser device manufactured by using the forming method of the twelfth embodiment shown in FIG. 28 will be described with reference to FIG. In the semiconductor laser device according to the twelfth embodiment, as shown in FIG. 29, the first conductivity type contact layer 105, the first conductivity type cladding layer 106, and the MQW light emitting layer 107 are formed on the undoped GaN layer 156 shown in FIG. , A second conductivity type cladding layer 108, a second conductivity type contact layer 109, an n-type first conductivity type electrode 110, and a p-type second conductivity type electrode 111. The composition and thickness of each of the layers 105 to 109 are the same as those of the semiconductor laser device of the first embodiment shown in FIG.
[0135]
In the twelfth embodiment, better crystallinity is realized in each of the layers 105 to 109 by forming the layers 105 to 109 on the undoped GaN layer 156 with a lower dislocation formed in such a thin film thickness. be able to. As a result, in the twelfth embodiment, a semiconductor laser device having a small thickness and better characteristics can be obtained.
[0136]
(1st referenceForm)
FIG. 30 to FIG.First reference formFIG. 4 is a cross-sectional view for describing a method of forming a semiconductor layer according to the first embodiment. FIG. 33 is shown in FIGS.1st referenceFIG. 4 is a cross-sectional view showing a semiconductor laser device manufactured by using the method of forming a semiconductor layer according to the embodiment.
[0137]
First, referring to FIGS.1st referenceThe method for forming the semiconductor layer according to the embodiment will be described. this1st referenceIn the embodiment, first, an n-type GaAs layer 163a is grown on the entire surface of an n-type Si (111) substrate 161 as a base. Note that the n-type GaAs layer 163a is grown with the (111) B plane as a growth surface. A periodic etching mask is formed on the surface of the n-type GaAs layer 163a using a photolithography technique. Then, the n-type GaAs layer 163a is changed to HThreePOFour: HTwoOTwo: HTwoA trapezoidal n-type GaAs layer 163a as shown in FIG. 31 is formed by wet etching using an etching solution of 0 = 8: 1: 1.I do.
[0138]
After that, the SiO2Is formed in a predetermined region on the exposed portion of the n-type Si substrate 161. This mask layer 162 is formed in a stripe shape having a thickness of about 10 nm to about 1000 nm and a period of about 5 μm. Note that the trapezoidal GaAs layer 163a is formed so as to be thinner than the mask layer 162.
[0139]
Thereafter, the n-type GaAs layer 163 is selectively grown on the trapezoidal n-type GaAs layer 163 and the mask layer 162 by using the mask layer 162 as a selective growth mask by MOCVD. BookreferenceIn the embodiment, the n-type GaAs layer 163 is formed with a thickness of about 2 μm under a temperature condition of about 600 ° C., for example. Thereby, an n-type GaAs layer 163 having a flat upper surface as shown in FIG. 32 is formed.Is done.
[0140]
Note that this1st referenceAlso in the embodiment, by forming the trapezoidal GaAs layer 163a, the side surface of the trapezoidal GaAs layer 163a gradually grows in the lateral direction from the initial growth stage, so that the lateral growth is promoted from the initial growth stage. This makes it easy for the vertical dislocations to be bent in the horizontal direction from the initial growth stage, so that the n-type GaAs layer 163 having a small thickness and reduced dislocations can be formed.
[0141]
Next, referring to FIG.1st referenceThe structure of a semiconductor laser device formed using the method for forming a semiconductor layer according to the embodiment will be described. this1st referenceIn the semiconductor laser device of the embodiment, a first conductive type layer 115a made of n-type GaAs, a first conductive type clad layer 116a made of n-type AlGaAs, and GaAs and AlGaAs are formed on the n-type GaAs layer 163 shown in FIG. An MQW light emitting layer 117a, a second conductivity type cladding layer 118a made of p-type AlGaAs, and a second conductivity type contact layer 119a made of p-type GaAs are formed. An n-type first conductivity type electrode 120 is formed on the back surface of the n-type Si substrate 161. A p-type second conductivity type electrode 121 is formed on the upper surface of the second conductivity type contact layer 119a.
[0142]
1st referenceIn the semiconductor laser device according to the embodiment, the layers 115a to 119a are formed on the low dislocation n-type GaAs layer 163 formed by using the forming method shown in FIGS. Crystallinity can be realized.
[0143]
It should be noted that the embodiments disclosed this time are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all modifications within the scope and meaning equivalent to the terms of the claims.
[0144]
For example, in the above embodiments, the mask layers having various overhang shapes are shown, but the present invention is not limited to this, and the distance between the adjacent mask layers is larger than the width of the exposed portion of the base located between the adjacent mask layers. Any structure other than the above-described embodiment may be used as long as the shape also becomes smaller.
[0145]
In addition, the above first to firstTwelfth embodiment and first reference formAlthough an example in which a stripe-shaped mask layer is formed has been described, the present invention is not limited to this. For example, a hexagonal mask layer, a triangular mask layer, a mask layer having a hexagonal opening, a triangular mask layer, A mask layer having an opening may be used.
[0146]
In addition, the above first to firstTwelfth embodiment and first reference formThe material of the mask layer in is not limited to the above embodiment, and another material may be used. For example, SiOx, TiOx, ZrOxAlternatively, a high melting point metal or the like can be considered.
[0147]
In addition, the above first to firstTwelfth embodiment and first reference formIn the above, the case where a semiconductor laser element is manufactured has been described. However, the present invention is not limited to this, and can be applied to a case where another semiconductor element such as a light emitting diode, a field effect transistor, a photodiode, or a solar cell is manufactured. .
[0148]
In addition, the tenth and eleventhEmbodiment and first referenceIn the embodiment, the case where the n-type GaAs layer (arsenide-based semiconductor layer) is grown has been described.Embodiment and first referenceThe formation method of the form includes a material other than the GaAs layer (a Group 2-6 semiconductor, a Group 3-5 semiconductor (including a system composed of nitrogen and a material other than nitrogen as Group 5), a Group 4-4 semiconductor, and a Group 4 semiconductor. The present invention is also applicable to the case where a semiconductor layer made of a semiconductor or the like is grown.
[0149]
Further, in the twelfth embodiment, the example in which the superlattice layer is formed as a layer having a composition different from that of GaN has been described. However, the present invention is not limited to this.XGa1-XN (0 <X ≦ 1) or Ga having a thickness of about 0.1 μm1-XInXA layer other than the superlattice layer such as N (0 <X ≦ 1) may be formed. Since the layers other than the superlattice layer have different lattice constants and elastic coefficients from GaN, strain can be generated between these layers and the GaN layer. Dislocation can be reduced by the interfacial stress due to this distortion. However, since the superlattice layer having a periodic structure has a greater effect of generating a strain than the above-described single-layered layer, the superlattice layer has a greater dislocation reduction effect.
[0150]
Further, in the twelfth embodiment, the case where the undoped GaN layer (nitride-based semiconductor layer) is grown has been described. However, the present invention is not limited to this. Materials other than nitride-based semiconductors (Group 2-6 semiconductors, Group 3-5 semiconductors (including systems made of nitrogen and materials other than nitrogen as Group 5), Group 4-4 semiconductors, Group 4 semiconductors, etc.); The present invention is also applicable to the case where a semiconductor layer made of a group 4-4 semiconductor, a group 4 semiconductor, etc.) is grown. For example, when a group III-V semiconductor other than a nitride-based semiconductor (GaAs-based semiconductor) is formed on a Si substrate, as a layer having a different composition, a group III-V semiconductor other than a nitride-based semiconductor (AlGaAs or GaInAs) is used. ) And their superlattices may be formed.
[0151]
【The invention's effect】
As described above, according to the present invention, a low dislocation semiconductor layer can be grown with a small thickness on a base.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining the concept of a method for forming a semiconductor layer according to the present invention.
FIG. 2 is a cross-sectional view for explaining the concept of the method for forming a semiconductor layer according to the present invention.
FIG. 3 is a cross-sectional view for explaining the concept of the method for forming a semiconductor layer according to the present invention.
FIG. 4 is a cross-sectional view for explaining the concept of the method for forming a semiconductor layer according to the present invention.
FIG. 5 is a cross-sectional view for explaining the concept of the method for forming a semiconductor layer of the present invention.
FIG. 6 is a sectional view illustrating the method for forming the nitride-based semiconductor layer according to the first embodiment of the present invention.
FIG. 7 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer according to the first embodiment shown in FIG. 6;
FIG. 8 is a cross-sectional view for explaining a method of forming a nitride-based semiconductor layer according to a second embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the second embodiment shown in FIG.
FIG. 10 is a sectional view for explaining a method for forming a nitride-based semiconductor layer according to a third embodiment of the present invention.
FIG.
FIG. 11 is a sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the third embodiment shown in FIG. 10;
FIG. 12 is a cross-sectional view for explaining a method of forming a nitride-based semiconductor layer according to a fourth embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the fourth embodiment shown in FIG.
FIG. 14 is a cross-sectional view for explaining a method of forming a nitride-based semiconductor layer according to a fifth embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the fifth embodiment shown in FIG.
FIG. 16 is a cross-sectional view for explaining a method for forming a nitride-based semiconductor layer according to a sixth embodiment of the present invention.
FIG. 17 is a cross-sectional view of a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method of the sixth embodiment shown in FIG.
FIG. 18 is a cross-sectional view for explaining a method for forming a nitride-based semiconductor layer according to a seventh embodiment of the present invention.
FIG. 19 is a sectional view showing a semiconductor laser device manufactured by using the nitride-based semiconductor layer forming method according to the seventh embodiment shown in FIG. 18;
FIG. 20 is a sectional view illustrating the method of forming the nitride-based semiconductor layer according to the eighth embodiment of the present invention.
21 is manufactured by using the method for forming a nitride-based semiconductor layer according to the eighth embodiment shown in FIG. 20;
It is sectional drawing which showed the semiconductor laser element.
FIG. 22 is a sectional view illustrating the method of forming the nitride-based semiconductor layer according to the ninth embodiment of the present invention.
FIG. 23 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the ninth embodiment shown in FIG. 22;
FIG. 24 is a sectional view illustrating the method for forming the semiconductor layer according to the tenth embodiment of the present invention.
FIG. 25 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer according to the tenth embodiment shown in FIG. 24;
FIG. 26 is a sectional view illustrating the method for forming the semiconductor layer according to the eleventh embodiment of the present invention.
FIG. 27 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a semiconductor layer of the eleventh embodiment shown in FIG. 26;
FIG. 28 is a cross-sectional view for explaining the method for forming the nitride-based semiconductor layer according to the twelfth embodiment of the present invention.
FIG. 29 is a sectional view showing a semiconductor laser device manufactured by using the method for forming a nitride-based semiconductor layer of the twelfth embodiment shown in FIG. 28;
FIG. 30 of the present invention.1st referenceFIG. 4 is a cross-sectional view for describing a method of forming a semiconductor layer according to an embodiment.
FIG. 31 of the present invention.1st referenceFIG. 4 is a cross-sectional view for describing a method of forming a semiconductor layer according to an embodiment.
FIG. 32 of the present invention.1st referenceFIG. 4 is a cross-sectional view for describing a method of forming a semiconductor layer according to an embodiment.
FIG. 331st referenceFIG. 4 is a cross-sectional view showing a semiconductor laser device manufactured by using the method of forming a semiconductor layer according to the embodiment.
FIG. 34 is a cross-sectional view illustrating an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.
FIG. 35 is a cross-sectional view illustrating an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.
FIG. 36 is a cross-sectional view illustrating an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.
FIG. 37 is a cross-sectional view illustrating an example of a conventional method for forming a nitride-based semiconductor layer using selective lateral growth.
FIG. 38 is a cross-sectional view for explaining a method of forming a nitride-based semiconductor layer directly on a substrate by using conventional selective lateral growth.
FIG. 39 is a cross-sectional view for describing a conventional method of forming a nitride-based semiconductor layer made of a mixed crystal.

Claims (20)

下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記マスク層間に露出された下地の上面上に、前記マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を形成する工程と、
前記第1半導体層上および前記マスク層上に第2半導体層を成長させる工程と
前記第2半導体層を成長させる工程に先立って、前記第1半導体層上に、前記第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層を形成する工程とを備えた、半導体層の形成方法。
A step of forming a plurality of mask layers at predetermined intervals so as to contact the upper surface of the base and expose a part of the base,
Forming a trapezoidal first semiconductor layer on the upper surface of the base exposed between the mask layers at a position lower than the upper surface of the mask layer and having a width of the upper surface smaller than the lower surface;
Growing a second semiconductor layer on the first semiconductor layer and the mask layer,
Prior to the step of growing the second semiconductor layer, a step of forming a third semiconductor layer including at least one layer having a different composition from the first semiconductor layer on the first semiconductor layer . A method for forming a semiconductor layer.
前記第2半導体層を成長させる工程に先立って、前記第1半導体層上に、前記第3半導体層として、格子定数の異なる層が交互に積層された周期構造を有する超格子層を形成する工程をさらに備える、請求項1に記載の半導体層の形成方法。 Forming a superlattice layer having a periodic structure in which layers having different lattice constants are alternately stacked as the third semiconductor layer on the first semiconductor layer prior to the step of growing the second semiconductor layer. The method for forming a semiconductor layer according to claim 1, further comprising : 前記第1半導体層を形成する工程に先立って、前記マスク層間に露出された下地の上面上にバッファ層を形成する工程をさらに備え、
前記露出された下地の上面上の前記マスク層の近傍に位置する前記バッファ層の厚みは、前記露出された下地の上面上の中央部に位置する前記バッファ層の厚みよりも小さい、請求項1または2に記載の半導体層の形成方法。
Prior to the step of forming the first semiconductor layer, the method further includes the step of forming a buffer layer on an upper surface of a base exposed between the mask layers,
The thickness of the buffer layer located in the vicinity of the mask layer on the upper surface of the exposed base is smaller than the thickness of the buffer layer located in the center on the upper surface of the exposed base. Or the method for forming a semiconductor layer according to 2 .
下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記マスク層間に露出された下地の上面上に、前記マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を形成する工程と、
前記第1半導体層上および前記マスク層上に第2半導体層を成長させる工程と、
前記第1半導体層を形成する工程に先立って、前記マスク層間に露出された下地の上面上にバッファ層を形成する工程とを備え、
前記バッファ層は、前記マスク層間に露出された下地の上面上の中央部に実質的に同じ厚みで形成するとともに、前記露出された下地の上面上の前記マスク層の近傍には形成しない半導体層の形成方法。
A step of forming a plurality of mask layers at predetermined intervals so as to contact the upper surface of the base and expose a part of the base,
Forming a trapezoidal first semiconductor layer on the upper surface of the base exposed between the mask layers at a position lower than the upper surface of the mask layer and having a width of the upper surface smaller than the lower surface;
Growing a second semiconductor layer on the first semiconductor layer and on the mask layer;
Prior to the step of forming the first semiconductor layer, a step of forming a buffer layer on an upper surface of a base exposed between the mask layers,
A semiconductor layer that is formed at substantially the same thickness in a central portion on the upper surface of the underlayer exposed between the mask layers and that is not formed near the mask layer on the exposed upper surface of the underlayer; Formation method.
下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記マスク層間に露出された下地の上面上に、前記マスク層の上面よりも低い位置に、下面よりも上面の幅が小さい台形状の第1半導体層を形成する工程と、
前記第1半導体層上および前記マスク層上に第2半導体層を成長させる工程と、
前記第2半導体層を成長させる工程に先立って、前記第1半導体層上に、前記第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層を形成する工程とを備え、
隣接する前記マスク層間の最短距離は、前記隣接するマスク層間に位置する前記下地の露出部の幅よりも小さい半導体層の形成方法。
A step of forming a plurality of mask layers at predetermined intervals so as to contact the upper surface of the base and expose a part of the base,
Forming a trapezoidal first semiconductor layer on the upper surface of the base exposed between the mask layers at a position lower than the upper surface of the mask layer and having a width of the upper surface smaller than the lower surface;
Growing a second semiconductor layer on the first semiconductor layer and on the mask layer;
Forming a third semiconductor layer including at least one layer having a different composition from the first semiconductor layer on the first semiconductor layer, prior to the step of growing the second semiconductor layer,
A method for forming a semiconductor layer , wherein a shortest distance between the adjacent mask layers is smaller than a width of an exposed portion of the base located between the adjacent mask layers .
前記マスク層は、前記下地の露出部の上方に突出したオーバーハング部を有する、請求項5に記載の半導体層の形成方法。 The method for forming a semiconductor layer according to claim 5, wherein the mask layer has an overhang portion protruding above the exposed portion of the base . 前記マスク層のオーバーハング部下に位置する前記バッファ層の厚みは、前記隣接するマスク層間の最短距離部下に位置する前記バッファ層の厚みよりも小さい、請求項6に記載の半導体層の形成方法。 The method of claim 6, wherein a thickness of the buffer layer located below the overhang portion of the mask layer is smaller than a thickness of the buffer layer located below a shortest distance portion between the adjacent mask layers . 前記マスク層のオーバーハング部下に位置する前記バッファ層の厚みは、前記隣接するマスク層間の最短距離部から遠くなるにしたがって、実質的に同じ割合で小さくなる、請求項7に記載の半導体層の形成方法。 8. The semiconductor layer according to claim 7, wherein the thickness of the buffer layer located below the overhang portion of the mask layer decreases at substantially the same rate as the distance from the shortest distance portion between the adjacent mask layers increases. Forming method. 前記バッファ層は、前記マスク層間に露出された下地の上面の中央部上に実質的に同じ厚みで形成するとともに、前記マスク層のオーバーハング部下に位置する前記下地の上面上には形成しない、請求項8に記載の半導体層の形成方法。 The buffer layer is formed with substantially the same thickness on the center of the upper surface of the base exposed between the mask layers, and is not formed on the upper surface of the base located below the overhang portion of the mask layer. A method for forming a semiconductor layer according to claim 8 . 前記マスク層の少なくとも一部は、逆台形形状を有する、請求項6〜9のいずれか1項に記載の半導体層の形成方法。 The method for forming a semiconductor layer according to claim 6, wherein at least a part of the mask layer has an inverted trapezoidal shape . 前記下面よりも上面の幅が小さい台形状の第1半導体層は、前記マ スク層の厚みよりも小さい厚みで形成する、請求項1〜10のいずれか1項に記載の半導体層の形成方法。 It said first semiconductor layer width of the upper surface is smaller trapezoidal than the lower surface is formed with a thickness smaller than the thickness of the mask layer, forming a semiconductor layer according to any one of claims 1 to 10 . 前記第2半導体層を成長させる工程は、
前記台形状の第1半導体層をさらに成長させることによって、前記第1半導体層上および前記マスク層上に、実質的に平坦な上面を有する前記第2半導体層を形成する工程を含む、請求項1〜11のいずれか1項に記載の半導体層の形成方法。
The step of growing the second semiconductor layer includes:
Forming a second semiconductor layer having a substantially planar upper surface on said first semiconductor layer and said mask layer by further growing said trapezoidal first semiconductor layer. 12. The method for forming a semiconductor layer according to any one of 1 to 11 .
前記マスク層の上面近傍における前記第1半導体層の転位密度は、前記下地の上面近傍における前記第1半導体層の転位密度よりも小さい、請求項1〜12のいずれか1項に記載の半導体層の形成方法。 The semiconductor layer according to claim 1, wherein a dislocation density of the first semiconductor layer near an upper surface of the mask layer is lower than a dislocation density of the first semiconductor layer near an upper surface of the underlayer. Formation method. 前記マスク層の上面近傍における前記第1半導体層の転位密度は、前記下地の上面近傍における前記第1半導体層の転位密度の1/2以下である、請求項13に記載の半導体層の形成方法。 14. The method of forming a semiconductor layer according to claim 13, wherein a dislocation density of the first semiconductor layer near an upper surface of the mask layer is equal to or less than a half of a dislocation density of the first semiconductor layer near an upper surface of the base. . 前記第1半導体層および前記第2半導体層は、窒化物系半導体層を含む、請求項1〜14のいずれか1項に記載の半導体層の形成方法。 The method of forming a semiconductor layer according to claim 1, wherein the first semiconductor layer and the second semiconductor layer include a nitride-based semiconductor layer . 前記下地は、基板を含み、
前記マスク層は、前記基板の上面に接触するように形成されている、請求項1〜15のいずれか1項に記載の半導体層の形成方法。
The underlayer includes a substrate,
The method for forming a semiconductor layer according to claim 1, wherein the mask layer is formed so as to contact an upper surface of the substrate .
前記基板は、3−5族半導体基板、4族半導体基板、サファイア基板、スピネル基板、SiC基板および水晶基板からなるグループより選択される1つの基板を含む、請求項16に記載の半導体層の形成方法。 17. The formation of a semiconductor layer according to claim 16, wherein the substrate includes one substrate selected from the group consisting of a group III-V semiconductor substrate, a group IV semiconductor substrate, a sapphire substrate, a spinel substrate, a SiC substrate, and a quartz substrate. Method. 前記第2半導体層上に形成され、素子領域を有する半導体素子層をさらに備える、請求項1〜17のいずれか1項に記載の半導体層の形成方法。 The method of forming a semiconductor layer according to claim 1, further comprising a semiconductor element layer formed on the second semiconductor layer and having an element region . 下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、A plurality of mask layers formed at predetermined intervals so as to contact the upper surface of the base and to expose a part of the base,
前記マスク層間に露出された下地の上面上に、前記マスク層の上面よりも低い位置に形成され、下面よりも上面の幅が小さい台形状の第1半導体層と、A trapezoidal first semiconductor layer formed at a position lower than the upper surface of the mask layer and having a smaller upper surface width than the lower surface, on the upper surface of the base exposed between the mask layers;
前記第1半導体層の表面上に形成され、前記第1半導体層とは組成の異なる層を少なくとも1つ含む第3半導体層と、A third semiconductor layer formed on a surface of the first semiconductor layer and including at least one layer having a composition different from that of the first semiconductor layer;
前記第3半導体層上および前記マスク層上に形成された第2半導体層とを備えた、半導体素子。A semiconductor device comprising: a third semiconductor layer formed on the third semiconductor layer and the mask layer.
前記第3半導体層は、格子定数の異なる層が交互に積層された周期構造を有する超格子層を含む、請求項19に記載の半導体素子。 20. The semiconductor device according to claim 19, wherein the third semiconductor layer includes a superlattice layer having a periodic structure in which layers having different lattice constants are alternately stacked .
JP2001203805A 2001-07-04 2001-07-04 Semiconductor element and method of forming semiconductor layer Expired - Lifetime JP3574093B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001203805A JP3574093B2 (en) 2001-07-04 2001-07-04 Semiconductor element and method of forming semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001203805A JP3574093B2 (en) 2001-07-04 2001-07-04 Semiconductor element and method of forming semiconductor layer

Publications (2)

Publication Number Publication Date
JP2003017418A JP2003017418A (en) 2003-01-17
JP3574093B2 true JP3574093B2 (en) 2004-10-06

Family

ID=19040375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001203805A Expired - Lifetime JP3574093B2 (en) 2001-07-04 2001-07-04 Semiconductor element and method of forming semiconductor layer

Country Status (1)

Country Link
JP (1) JP3574093B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5287240B2 (en) * 2006-03-29 2013-09-11 富士通株式会社 Method for manufacturing compound semiconductor wafer having polycrystalline SiC substrate
JP4900254B2 (en) * 2008-01-11 2012-03-21 住友電気工業株式会社 Method for producing epitaxial wafer
JP6922840B2 (en) * 2018-05-22 2021-08-18 日本電信電話株式会社 Optical device structure and its manufacturing method

Also Published As

Publication number Publication date
JP2003017418A (en) 2003-01-17

Similar Documents

Publication Publication Date Title
JP5146481B2 (en) Nitride-based III-V compound semiconductor device and method for manufacturing semiconductor device
US6319742B1 (en) Method of forming nitride based semiconductor layer
US20020117104A1 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP4104305B2 (en) Nitride semiconductor chip and nitride semiconductor substrate
AU2327200A (en) Nitride semiconductor device and manufacturing method thereof
US6362515B2 (en) GaN substrate including wide low-defect region for use in semiconductor element
US6759139B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP2000106473A (en) Semiconductor device, semiconductor light emitting device and manufacture thereof, and forming method of nitride semiconductor layer
JP4204163B2 (en) Manufacturing method of semiconductor substrate
JP4822608B2 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP3678061B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP3789781B2 (en) Semiconductor device and method for forming semiconductor layer
JP4817522B2 (en) Nitride-based semiconductor layer device and method for forming nitride-based semiconductor
JP3574093B2 (en) Semiconductor element and method of forming semiconductor layer
JP3588285B2 (en) Method for manufacturing semiconductor device
JP2000164989A (en) Method of growing nitride-based iii-v compound semiconductor and semiconductor device
JP2001223440A (en) Semiconductor laser device
JP4639571B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP3913758B2 (en) Semiconductor device and method for forming semiconductor layer
JP2002151418A (en) Nitride-family iii-v compound semiconductor substrate and method of manufacturing thereof, and semiconductor device and method of manufacturing thereof
JP2002299249A (en) Semiconductor substrate, semiconductor element and method for forming semiconductor layer
JP2000299530A (en) Semiconductor light-emitting device
JP2004179532A (en) Semiconductor light emitting element and semiconductor device
JP5367637B2 (en) Semiconductor element
JP3789814B2 (en) Semiconductor device and method for forming semiconductor layer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040630

R151 Written notification of patent or utility model registration

Ref document number: 3574093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term