JP3562233B2 - Manufacturing method of semiconductor dynamic quantity sensor - Google Patents
Manufacturing method of semiconductor dynamic quantity sensor Download PDFInfo
- Publication number
- JP3562233B2 JP3562233B2 JP17074097A JP17074097A JP3562233B2 JP 3562233 B2 JP3562233 B2 JP 3562233B2 JP 17074097 A JP17074097 A JP 17074097A JP 17074097 A JP17074097 A JP 17074097A JP 3562233 B2 JP3562233 B2 JP 3562233B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- forming
- substrate
- anchor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pressure Sensors (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、梁構造の可動部を有し、例えば、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサの製造方法に関する。
【0002】
【従来の技術】
本出願人は、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサを先に提案した(特願平8−19192号)。
図11に、その加速度センサの平面図を示す。また、図12乃至図15に、図11におけるA−A断面図、B−B断面図、C−C断面図、D−D断面図をそれぞれ示す。
【0003】
図11、図12において、基板1の上面には、単結晶シリコン(単結晶半導体材料)よりなる梁構造体2が配置されている。梁構造体2は、基板1側から突出する4つのアンカー部3a、3b、3c、3dにより架設されており、基板1の上面において所定間隔を隔てた位置に配置されている。
アンカー部3a〜3dは、ポリシリコン薄膜よりなる。アンカー部3aとアンカー部3bとの間には、梁部4が架設されており、アンカー部3cとアンカー部3dとの間には、梁部5が架設されている。
【0004】
また、梁部4と梁部5との間において、長方形状をなす質量部(マス部)6が架設されており、質量部6には、上下に貫通する透孔6aが設けられている。さらに、質量部6における一方の側面(図11においては左側面)からは4つの可動電極7a、7b、7c、7dが突出している。また、質量部6における他方の側面(図11においては右側面)からは4つの可動電極8a、8b、8c、8dが突出している。可動電極7a〜7d、8a〜8dは、等間隔で平行に延びる櫛歯状の形状になっている。
【0005】
基板1の上面には第1の固定電極9a、9b、9c、9dおよび第2の固定電極11a、11b、11c、11dが固定されている。第1の固定電極9a〜9dは、基板1側から突出するアンカー部10a、10b、10c、10dによりその根元部が支持され、棒状部が基板1の上面に所定間隔を隔てた位置に配置されて梁構造体2の各可動電極7a〜7dの一方の側面と対向している。また、第2の固定電極11a〜11dは、基板1側から突出するアンカー部12a、12b、12c、12dによりその根元部が支持され、棒状部が基板1の上面に所定間隔を隔てた位置に配置されて梁構造体2の各可動電極7a〜7dの他方の側面に対向している。
【0006】
同様に、基板1の上面には第1の固定電極13a、13b、13c、13dおよび第2の固定電極15a、15b、15c、15dが固定されている。第1の固定電極13a〜13dは、基板1側から突出するアンカー部14a、14b、14c、14dによりその根元部が支持され、棒状部が基板1の上面に所定間隔を隔てた位置に配置されて梁構造体2の各可動電極8a〜8dの一方の側面と対向している。また、第2の固定電極15a〜15dは、基板1側から突出するアンカー部16a、16b、16c、16dによりその根元部が支持され、棒状部が基板1の上面に所定間隔を隔てた位置に配置されて梁構造体2の各可動電極8a〜8dの一方の側面と対向している。
【0007】
基板1は、図12に示すように、シリコン基板17の上に、ポリシリコン薄膜18、下層側絶縁体薄膜19と導電性薄膜20と上層側絶縁体薄膜21とを積層した構造となっている。下層側絶縁体薄膜19は、シリコン酸化膜よりなり、上層側絶縁体薄膜21は、シリコン窒化膜よりなる。また、導電性薄膜20はリン等の不純物をドーピングしたポリシリコン薄膜よりなる。
【0008】
また、図11、図12に示すように、導電性薄膜20により、4つの配線パターン22、23、24、25、および下部電極26が形成されている。配線パターン22〜25は、それぞれ、固定電極9a〜9d、11a〜11d、13a〜13dおよび15a〜15dの配線であり、帯状をなし、かつ、L字状に延設されている。
【0009】
さらに、基板1の上面には、電極取出部27a、27b、27c、27dが形成されている。これら電極取出部27〜27dは、基板1から突出するアンカー部28a、28b、28c、28dにより支持されている。そして、電極取出部27aは、図13、図14に示すように、アンカー部28aを介して配線パターン22と電気的に接続されている。同様に、電極取出部27b、27c、27dは、それぞれアンカー部28b、28c、28dを介して配線パターン23、24、25と電気的に接続されている。なお、アンカー部3aの上方、電極取出部27a、27b、27c、27dの上面には、図示しないが、アルミ薄膜よりなる電極(ボンディングパッド)がそれぞれ設けられている。
【0010】
上記した構成において、梁構造体2の可動電極7a〜7dと第1の固定電極9a〜9dとの間に第1のコンデンサが、また、梁構造体2の可動電極7a〜7dと第2の固定電極11a〜11dとの間に第2のコンデンサが形成されている。同様に、梁構造体2の可動電極8a〜8dと第1の固定電極13a〜13dとの間に第1のコンデンサが、また、梁構造体2の可動電極8a〜8dと第2の固定電極15a〜15dとの間に第2のコンデンサが形成されている。
【0011】
ここで、可動電極7a〜7d(8a〜8d)は、両側の固定電極9a〜9d(13a〜13d)と11a〜11d(15a〜15d)の中心に位置し、可動電極と固定電極間の静電容量C1、C2は等しい。また、可動電極7a〜7d(8a〜8d)と固定電極9a〜9d(13a〜13d)間には電圧V1が、可動電極7a〜7d(8a〜8d)と固定電極11a〜11d(15a〜15d)間には電圧V2が印加されている。
【0012】
加速度が生じていないときには、V1=V2であり、可動電極7a〜7d(8a〜8d)は、固定電極9a〜9d(13a〜13d)と11a〜11d(15a〜15d)から等しい静電気力で引かれている。
そして、加速度が基板表面に平行な方向に作用し、可動電極7a〜7d(8a〜8d)が変位すると、可動電極と固定電極との間の距離が変わり静電容量C1、C2が等しくなくなる。このとき、静電気力が等しくなるように、例えば可動電極7a〜7d(8a〜8d)が固定電極9a〜9d(13a〜13d)側に変位したとすると、電圧V1が下がり、電圧V2が上がる。これにより静電気力で固定電極11a〜11d(15a〜15d)側に可動電極7a〜7d(8a〜8d)は引かれる。可動電極7a〜7d(8a〜8d)が中心位置に戻り静電容量C1、C2が等しくなれば、加速度と静電気力が等しく釣り合っており、このときの電圧V1、V2から加速度の大きさを求めることができる。
【0013】
このように、第1のコンデンサと第2のコンデンサにおいて、力学量の作用による変位に対して、可動電極が変位しないように第1と第2のコンデンサを形成している固定電極の電圧を制御し、その電圧の変化で加速度を検出する。
次に、上記した加速度センサの製造方法について、図11中のE−E断面を用いた工程図に従って説明する。
【0014】
まず、図16に示すように、単結晶シリコン基板(第1の半導体基板)60を用意し、このシリコン基板60に溝61をパターン形成する。そして、シリコン基板60に対し静電容量検出を行うための電極とするためにリン拡散等により不純物を導入する。その後、図17に示すように、シリコン基板60の上に犠牲層用薄膜としてのシリコン酸化膜62を成膜し、さらに、シリコン酸化膜62の表面を平坦化する。
【0015】
次に、図18に示すように、シリコン酸化膜62の一部をエッチングして凹部63を形成した後、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜(第1の絶縁体薄膜)64を成膜する。そして、シリコン窒化膜64とシリコン酸化膜62との積層体に対し、アンカー部を形成する領域に、開口部65a、65b、65cを形成する。
【0016】
引き続き、図19に示すように、開口部65a〜65cおよびシリコン窒化膜64の上にポリシリコン薄膜66を成膜し、その後、リン拡散等により不純物を導入し、さらに、フォトリソグラフィを経て配線パターン66aと下部電極66bとアンカー部66cを形成する。
そして、図20に示すように、ポリシリコン薄膜66およびシリコン窒化膜64の上にシリコン酸化膜(第2の絶縁体薄膜)67を成膜する。さらに、図21に示すように、シリコン酸化膜67の上に貼り合わせ用薄膜としてのポリシリコン薄膜68を成膜し、貼り合わせのためにポリシリコン薄膜68の表面を機械的研磨等により平坦化する。
【0017】
次に、図22に示すように、シリコン基板60とは別の単結晶シリコン基板(第2の半導体基板)69を用意し、ポリシリコン薄膜68の表面と第2の半導体基板としてのシリコン基板69とを貼り合わせる。
さらに、図23に示すように、シリコン基板60、69を表裏逆にして、シリコン基板60側を機械的研磨等により溝61が露呈するまで研磨する。
【0018】
この後、アンカー部3aの上方、電極取出部27a、27b、27c、27dの上面に、アルミ薄膜よりなる金属電極(電極部)を形成した後、図24に示すように、HF系のエッチング液によりシリコン酸化膜62をエッチング除去、すなわちエッチング液を用いた犠牲層エッチングにより、シリコン基板60を可動構造とし、可動電極を有する梁構造体を形成する。
【0019】
このようにして、貼り合わせ基板を用いた加速度センサを形成することができる。
【0020】
【発明が解決しようとする課題】
本発明者等が、上述した加速度センサの製造方法について、さらに検討を進めたところ、次のような問題があることが判明した。すなわち、図21に示すポリシリコン薄膜(貼り合わせ用薄膜)68の成膜工程において、図25に示すように、アンカー部形成領域に形成された開口部65a、65b、65cの大きさが異なるため、ポリシリコン薄膜68の表面を機械的研磨等により平坦化しても、開口部65a上で段差が残ってしまう。このような段差が残っていると、シリコン基板69との貼り合わせを良好に行うことができない。
【0021】
なお、図25において、シリコン酸化膜(犠牲層用薄膜)62の膜厚は2〜3μm、シリコン酸化膜67の膜厚は0.5〜1μm、ポリシリコン薄膜66の膜厚は3〜5μm、開口部65b、65cの大きさは〜3μm、開口部65aの大きさは〜20μmであり、第1の絶縁体薄膜としてのシリコン窒化膜64は省略してある。
【0022】
このような段差の問題を解決する一方法として、ポリシリコン薄膜68を厚くすればよいが、ポリシリコン薄膜68の成膜には時間がかかるため、それによって製造時間が長くなるという問題が生じる。
本発明は上記問題に鑑みたもので、貼り合わせ基板を用いて力学量センサを形成する場合に、貼り合わせ用のポリシリコン薄膜を厚くすることなく、かつアンカー部形成領域上に段差を生じることなくポリシリコン薄膜の平坦化が行えるようにすることを目的とする。
【0023】
【課題を解決するための手段】上記目的を達成するため、請求項1乃至4に記載の発明においては、開口部を形成する工程において、梁構造体(2)を支持するための第1のアンカー部(3a〜3d)を形成する領域に、所定幅の複数の開口部(65a’)を形成するとともに、梁構造体の可動電極に対向して配置された固定電極(9a〜9d、11a〜11d、13a〜13d、15a〜15d)を固定するための第2のアンカー部(10a〜10d、12a〜12d、14a〜14d、16a〜16d)を形成する領域にも、前記所定幅と同一幅の複数の開口部(65b’、65c’)を形成することを特徴としている。
【0024】
このように、第1、第2のアンカー部形成領域に複数の開口部を形成することによって、1つの開口部の大きさを小さくすることができ、従って、その上に貼り合わせ用のポリシリコン薄膜を形成し平坦化しても第1、第2のアンカー部領域上で段差が生じないため、ポリシリコン薄膜の平坦化を良好に行うことができる。
【0025】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図1に、本発明の一実施形態にかかる加速度センサの平面図を示す。なお、加速度センサは、図11に示すように左右対象となっているため、この図1には、加速度センサの左半分の平面構成を示している。
【0026】
また、図2乃至図5に、図1におけるA−A断面図、B−B断面図、C−C断面図、D−D断面図をそれぞれ示す。
この実施形態においては、基本的に図11に示すものと同様の構成であるが、以下の点で相違する。
図11に示すアンカー部3a、3c、28a、28cを、図中の点線で示すように、4つの一定線幅のポリシリコン薄膜部を有する構成とし、また図11に示すアンカー部10a〜10d、12a〜12dを、図中の点線で示すように、2つの一定線幅のポリシリコン薄膜部を有する構成としている。
【0027】
また、第1の固定電極9a〜9d、第2の固定電極11a〜11dにおいて、それぞれの棒状部にもポリシリコン薄膜からなる一定線幅のアンカー部32a〜32d、33a〜33dを形成している。
なお、アンカー部3a、3c、28a、28c、10a〜10d、12a〜12d、32a〜32d、33a〜33dにおいて、ポリシリコン薄膜で形成された部分は全て同じ線幅のものとなっている。
【0028】
また、加速度センサの右半分においても、左半分と同様に、図11に示すアンカー部3b、3d、28b、28dをそれぞれ4つの一定線幅のポリシリコン薄膜部を有して構成し、アンカー部14a〜14d、16a〜16dをそれぞれ2つの一定線幅のポリシリコン薄膜部を有して構成し、さらに第1の固定電極13a〜13d、第2の固定電極15a〜15dにも、アンカー部32a〜32d、33a〜33dと同様のアンカー部を形成している。
【0029】
次に、この実施形態に係る加速度センサの製造方法について説明する。
まず、図16、図17に示すのと同様の工程にて、溝61が形成されたシリコン基板60上にシリコン酸化膜62を成膜し、その表面を平坦化する。この後、シリコン酸化膜62の一部をエッチングして凹部63を形成し、犠牲層エッチング時のエッチングストッパとなるシリコン窒化膜64を成膜する。
【0030】
そして、図6に示すように、シリコン窒化膜64とシリコン酸化膜62との積層体に対しアンカー部形成領域に開口部65a’、65b’、65c’を形成する。ここで、開口部65a’については、図に示すように一定の線幅でストライプ状に4つの開口部を形成する。また、開口部65b’、65c’のそれぞれについては、図中に示されていないが、紙面の表裏方向に、開口部65a’と同一の線幅でストライプ状に2つの開口部を形成する。また、この図中に示されないが、それぞれの固定電極の棒状部にも、アンカー部を形成するための開口部を形成する。
【0031】
この後、図7に示すように、開口部65a’〜65c’およびシリコン窒化膜64の上にポリシリコン薄膜66を成膜し、その後、リン拡散等により不純物を導入し、フォトリソグラフィを経て配線パターン66aと下部電極66bとアンカー部66cを形成する。そして、図8に示すように、ポリシリコン薄膜66およびシリコン窒化膜64の上にシリコン酸化膜67を成膜する。さらに、図9に示すように、シリコン酸化膜67の上に貼り合わせ用薄膜としてのポリシリコン薄膜68を成膜し、貼り合わせのためにポリシリコン薄膜68の表面を機械的研磨等により平坦化する。これら図7乃至図9に示す工程は、図19乃至図21と同じである。
【0032】
ここで、上述したように、開口部65a’〜65c’をそれぞれ一定の線幅にてストライプ状に形成しているため、開口部65a’〜65c’上に、ポリシリコン薄膜66、シリコン酸化膜67、ポリシリコン薄膜68を成膜したとき、図10に示すように、それぞれの開口部上に十分なポリシリコン薄膜68を形成することができ、ポリシリコン薄膜68の表面を平坦化したときに、開口部65a’上で段差が残らないようにすることができる。なお、この図10は、図25と対応した形で図示している。
【0033】
この後、図22乃至図24に示すのと同様に、ポリシリコン薄膜68の表面とシリコン基板69とを貼り合わせ、シリコン基板60、69を表裏逆にし、シリコン基板60側を機械的研磨等を行って薄膜化し、電極形成を行った後、HF系のエッチング液によりシリコン酸化膜62を除去してシリコン基板60を可動構造とする。
【0034】
このようにして、埋め込みSOI基板を用いた加速度センサを構成することができる。
なお、本実施形態においては、図1に示すように、固定電極9a〜9d、11〜11dの棒状部にアンカー部32a〜32dを形成し、固定電極11a〜11dの棒状部にアンカー部33a〜33dを形成している。これは、犠牲層エッチングした後の乾燥工程において、固定電極9a〜9d、11a〜11dが、横方向に移動して可動電極あるいは固定電極と付着するのを防止するためであり、このことによって、固定電極9a〜9d、11a〜11dを所望の位置に保持することができる。
【0035】
なお、上記実施形態では、シリコン基板60に予め梁構造体形成用の溝61を形成して、その溝61内に犠牲層用薄膜としてのシリコン酸化膜62を形成しておき、最後の工程にて溝61内を含むシリコン酸化膜62をエッチング除去してシリコン基板60を可動構造とするものを示したが、シリコン基板60に予め梁構造体形成用の溝61を形成しないようにし、シリコン基板60とシリコン基板40を貼り合わせて、金属電極を形成した後に、シリコン基板60に梁構造体形成用の溝を形成し、その溝を介して犠牲層用薄膜をエッチング除去するようにしてもよい。この場合、シリコン基板60に予めアライメント用の溝を形成しておけば、梁構造体形成用の溝の形成を容易に行うことができる。
【0036】
また、本発明は、上記実施形態のような、埋め込みSOI基板を用いた加速度センサに限らず、埋め込みSOI基板を用いたヨーレートセンサなどの力学量センサに用いることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態によって製造された加速度センサの部分的な平面構成を示す図である。
【図2】図1中のA−A断面図である。
【図3】図1中のB−B断面図である。
【図4】図1中のC−C断面図である。
【図5】図1中のD−D断面図である。
【図6】図1に示す加速度センサの製造方法を示す工程図である。
【図7】図6に続く工程図である。
【図8】図7に続く工程図である。
【図9】図8に続く工程図である。
【図10】図9に示す工程において、ポリシリコン薄膜68を成膜した状態を示す図である。
【図11】本出願人が先に提案した貼り合わせ基板を用いた加速度センサの平面構成を示す図である。
【図12】図11中のA−A断面図である。
【図13】図11中のB−B断面図である。
【図14】図11中のC−C断面図である。
【図15】図11中のD−D断面図である。
【図16】図11に示す加速度センサの製造方法を示す工程図である。
【図17】図16に続く工程図である。
【図18】図17に続く工程図である。
【図19】図18に続く工程図である。
【図20】図19に続く工程図である。
【図21】図20に続く工程図である。
【図22】図21に続く工程図である。
【図23】図22に続く工程図である。
【図24】図23に続く工程図である。
【図25】図11に示す加速度センサの製造方法における問題点を説明するための図である。
【符号の説明】
1…基板、2…梁構造体、4、5…梁部、6…質量部、
7a〜7d、8a〜8d…可動電極、
9a〜9d、11a〜11d、13a〜13d、15a〜15d…固定電極、
3a〜3d、10a〜10d、12a〜12d、14a〜14d、16a〜16d、32a〜32d、33a〜33d…アンカー部、
60…第1の半導体基板、61…溝、
62…犠牲層用薄膜としてシリコン酸化膜、
64…絶縁体薄膜としてのシリコン窒化膜、65a’〜65c’…開口部、
66…ポリシリコン薄膜、67…シリコン酸化膜、
68…貼り合わせ用薄膜としてのポリシリコン薄膜。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor dynamic quantity sensor having a movable portion having a beam structure and detecting dynamic quantities such as acceleration, yaw rate, and vibration.
[0002]
[Prior art]
The present applicant has previously proposed a servo-controlled differential capacitive acceleration sensor using a bonded substrate as a semiconductor dynamic quantity sensor having a beam-structured movable part (Japanese Patent Application No. 8-191192).
FIG. 11 shows a plan view of the acceleration sensor. FIGS. 12 to 15 show AA cross section, BB cross section, CC cross section, and DD cross section of FIG. 11, respectively.
[0003]
11 and 12, a
The
[0004]
Further, a rectangular mass part (mass part) 6 is provided between the
[0005]
On the upper surface of the
[0006]
Similarly, a first fixed
[0007]
As shown in FIG. 12, the
[0008]
In addition, as shown in FIGS. 11 and 12, the conductive
[0009]
Further,
[0010]
In the above-described configuration, the first capacitor is provided between the
[0011]
Here, the
[0012]
When no acceleration occurs, V1 = V2, and the
When the acceleration acts in a direction parallel to the substrate surface and the
[0013]
As described above, in the first capacitor and the second capacitor, the voltage of the fixed electrode forming the first and second capacitors is controlled so that the movable electrode is not displaced with respect to the displacement caused by the action of the mechanical quantity. Then, the acceleration is detected based on the change in the voltage.
Next, a method of manufacturing the above-described acceleration sensor will be described with reference to a process chart using a cross section EE in FIG.
[0014]
First, as shown in FIG. 16, a single crystal silicon substrate (first semiconductor substrate) 60 is prepared, and a
[0015]
Next, as shown in FIG. 18, after a part of the
[0016]
Subsequently, as shown in FIG. 19, a polysilicon
Then, as shown in FIG. 20, a silicon oxide film (second insulator thin film) 67 is formed on the polysilicon
[0017]
Next, as shown in FIG. 22, a single crystal silicon substrate (second semiconductor substrate) 69 different from the
Further, as shown in FIG. 23, the
[0018]
Thereafter, a metal electrode (electrode portion) made of an aluminum thin film is formed above the
[0019]
Thus, an acceleration sensor using the bonded substrate can be formed.
[0020]
[Problems to be solved by the invention]
The present inventors have further studied the method of manufacturing the above-described acceleration sensor, and found that there are the following problems. That is, in the film forming process of the polysilicon thin film (thin film for bonding) 68 shown in FIG. 21, as shown in FIG. 25, the sizes of the
[0021]
In FIG. 25, the thickness of the silicon oxide film (sacrifice layer thin film) 62 is 2-3 μm, the thickness of the
[0022]
As a method of solving such a problem of the step, the polysilicon
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and when forming a physical quantity sensor using a bonded substrate, a step is formed on an anchor portion forming region without thickening a polysilicon thin film for bonding. It is an object of the present invention to make it possible to flatten a polysilicon thin film without any problem.
[0023]
To achieve the above object, according to an aspect of, in the invention described in
[0024]
In this manner, by forming a plurality of openings in the first and second anchor portion forming regions, the size of one opening can be reduced, and therefore, the polysilicon for bonding is formed thereon. Even if a thin film is formed and flattened, no step is formed on the first and second anchor portions, so that the polysilicon thin film can be satisfactorily flattened.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described.
FIG. 1 shows a plan view of an acceleration sensor according to one embodiment of the present invention. In addition, since the acceleration sensor is symmetrical as shown in FIG. 11, FIG. 1 shows a plan configuration of the left half of the acceleration sensor.
[0026]
2 to 5 show AA cross section, BB cross section, CC cross section, and DD cross section in FIG. 1, respectively.
This embodiment has basically the same configuration as that shown in FIG. 11, but differs in the following points.
The
[0027]
In the first
In the
[0028]
Also, in the right half of the acceleration sensor, similarly to the left half, the
[0029]
Next, a method for manufacturing the acceleration sensor according to this embodiment will be described.
First, in a process similar to that shown in FIGS. 16 and 17, a
[0030]
Then, as shown in FIG. 6,
[0031]
Thereafter, as shown in FIG. 7, a polysilicon
[0032]
Here, as described above, since the
[0033]
Thereafter, as shown in FIGS. 22 to 24, the surface of the polysilicon
[0034]
Thus, an acceleration sensor using the embedded SOI substrate can be configured.
In the present embodiment, as shown in FIG. 1,
[0035]
In the above embodiment, a
[0036]
Further, the present invention is not limited to the acceleration sensor using the embedded SOI substrate as in the above embodiment, and can be used for a dynamic quantity sensor such as a yaw rate sensor using the embedded SOI substrate.
[Brief description of the drawings]
FIG. 1 is a diagram showing a partial plan configuration of an acceleration sensor manufactured according to an embodiment of the present invention.
FIG. 2 is a sectional view taken along the line AA in FIG.
FIG. 3 is a sectional view taken along line BB in FIG.
FIG. 4 is a sectional view taken along line CC in FIG.
FIG. 5 is a sectional view taken along the line DD in FIG. 1;
FIG. 6 is a process chart showing a method for manufacturing the acceleration sensor shown in FIG.
FIG. 7 is a process drawing following FIG. 6;
FIG. 8 is a process drawing following FIG. 7;
FIG. 9 is a process drawing following FIG. 8;
FIG. 10 is a view showing a state where a polysilicon
FIG. 11 is a diagram showing a planar configuration of an acceleration sensor using a bonded substrate previously proposed by the present applicant.
FIG. 12 is a sectional view taken along the line AA in FIG. 11;
FIG. 13 is a sectional view taken along the line BB in FIG. 11;
14 is a sectional view taken along the line CC in FIG. 11;
FIG. 15 is a sectional view taken along the line DD in FIG. 11;
16 is a process chart showing a method for manufacturing the acceleration sensor shown in FIG.
FIG. 17 is a process drawing following FIG. 16;
FIG. 18 is a process drawing following FIG. 17;
FIG. 19 is a process drawing following FIG. 18;
FIG. 20 is a process drawing following FIG. 19;
FIG. 21 is a process drawing following FIG. 20;
FIG. 22 is a process drawing following FIG. 21;
FIG. 23 is a process drawing following FIG. 22;
FIG. 24 is a process drawing following FIG. 23;
FIG. 25 is a view for explaining a problem in the method of manufacturing the acceleration sensor shown in FIG. 11;
[Explanation of symbols]
DESCRIPTION OF
7a-7d, 8a-8d ... movable electrode,
9a to 9d, 11a to 11d, 13a to 13d, 15a to 15d ... fixed electrodes,
3a-3d, 10a-10d, 12a-12d, 14a-14d, 16a-16d, 32a-32d, 33a-33d ... anchor part,
60: first semiconductor substrate, 61: groove,
62 ... a silicon oxide film as a thin film for a sacrificial layer,
64: a silicon nitride film as an insulator thin film; 65a 'to 65c': an opening;
66 ... polysilicon thin film, 67 ... silicon oxide film,
68: A polysilicon thin film as a bonding thin film.
Claims (4)
前記基板の上面において所定間隔を隔てた位置に第1のアンカー部(3a〜3d)によって支持され、可動電極(7a〜7d、8a〜8d)を有し、力学量により変位する梁構造体(2)と、
前記基板の上面に第2のアンカー部(10a〜10d、12a〜12d、14a〜14d、16a〜16d)によって固定され、前記梁構造体の前記可動電極に対向して配置された固定電極(9a〜9d、11a〜11d、13a〜13d、15a〜15d)とを備えた半導体力学量センサの製造方法であって、
第1の半導体基板(60)上に、犠牲層用薄膜(62)および絶縁体薄膜(64)を積層した後、前記第1、第2のアンカー部を形成する領域に開口部(65a’〜65c’)を形成する工程と、
前記開口部および前記絶縁体薄膜の上に前記第1、第2のアンカー部を構成する膜(66)およびポリシリコン薄膜(68)を形成するとともに、前記ポリシリコン薄膜の表面を平坦化する工程と、
前記平坦化されたポリシリコン薄膜の表面と第2の半導体基板とを貼り合わせる工程と、
この後、所定領域の前記前記犠牲層用薄膜をエッチング除去して、前記第1の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有し、
前記開口部を形成する工程は、前記第1のアンカー部を形成する領域に、所定幅の複数の開口部を形成するとともに、前記第2のアンカー部を形成する領域にも、前記所定幅と同一幅の複数の開口部を形成するものであることを特徴とする半導体力学量センサの製造方法。A substrate (1);
A beam structure supported by first anchor portions (3a to 3d) at predetermined intervals on the upper surface of the substrate, has movable electrodes (7a to 7d, 8a to 8d), and is displaced by a mechanical quantity ( 2)
A fixed electrode (9a) fixed to the upper surface of the substrate by second anchor portions (10a to 10d, 12a to 12d, 14a to 14d, 16a to 16d) and arranged to face the movable electrode of the beam structure To 9d, 11a to 11d, 13a to 13d, and 15a to 15d).
After laminating the sacrificial layer thin film (62) and the insulator thin film (64) on the first semiconductor substrate (60), openings (65a'-65) are formed in the regions where the first and second anchor portions are to be formed. 65c ');
Forming a film (66) and a polysilicon thin film (68) constituting the first and second anchor portions on the opening and the insulator thin film, and flattening the surface of the polysilicon thin film; When,
Laminating the planarized surface of the polysilicon thin film and a second semiconductor substrate;
Forming a beam structure and the fixed electrode on the first semiconductor substrate by etching and removing the sacrificial layer thin film in a predetermined region;
The step of forming the opening, before Symbol region forming a first anchor portion, thereby forming a plurality of openings of a predetermined width, in a region for forming the second anchor portion, the predetermined width Forming a plurality of openings having the same width as that of the semiconductor dynamic quantity sensor.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17074097A JP3562233B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of semiconductor dynamic quantity sensor |
US09/103,935 US6048774A (en) | 1997-06-26 | 1998-06-25 | Method of manufacturing dynamic amount semiconductor sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17074097A JP3562233B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of semiconductor dynamic quantity sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117196A JPH1117196A (en) | 1999-01-22 |
JP3562233B2 true JP3562233B2 (en) | 2004-09-08 |
Family
ID=15910514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17074097A Expired - Fee Related JP3562233B2 (en) | 1997-06-26 | 1997-06-26 | Manufacturing method of semiconductor dynamic quantity sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562233B2 (en) |
-
1997
- 1997-06-26 JP JP17074097A patent/JP3562233B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1117196A (en) | 1999-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5987989A (en) | Semiconductor physical quantity sensor | |
JP4003326B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof | |
US6065341A (en) | Semiconductor physical quantity sensor with stopper portion | |
JP4214584B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof | |
CN100373162C (en) | Accelerometer | |
US5569852A (en) | Capacitive accelerometer sensor and method for its manufacture | |
JP4665942B2 (en) | Semiconductor dynamic quantity sensor | |
JPH10142254A (en) | Semiconductor integrated volume acceleration sensor and its manufacture | |
US6048774A (en) | Method of manufacturing dynamic amount semiconductor sensor | |
JP4117450B2 (en) | Manufacturing method of semiconductor device | |
JP4386002B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP3660119B2 (en) | Semiconductor dynamic quantity sensor | |
US7361523B2 (en) | Three-axis accelerometer | |
JP4645656B2 (en) | Semiconductor dynamic quantity sensor | |
JP2001004658A (en) | Dual-shaft semiconductor acceleration sensor and manufacture thereof | |
JP3562233B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JPH11230986A (en) | Semiconductor dynamic quantity sensor | |
JP4214565B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP4134384B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP4193232B2 (en) | Mechanical quantity sensor | |
JP4214572B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP4558655B2 (en) | Semiconductor dynamic quantity sensor | |
JPH11201984A (en) | Semiconductor dynamic quantity sensor and manufacture therefor | |
JP4122572B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
JP3512026B2 (en) | Semiconductor dynamic quantity sensor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |