JP3559570B2

JP3559570B2 - Control device and image forming device

Info

Publication number: JP3559570B2
Application number: JP29119692A
Authority: JP
Inventors: 孝二鈴木
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-10-29
Filing date: 1992-10-29
Publication date: 2004-09-02
Anticipated expiration: 2019-09-02
Also published as: JPH06152349A

Description

【０００１】
【産業上の利用分野】
本発明は、複写機，プリンタ等の画像形成装置に好適な制御装置、およびこの制御装置を用いた画像形成装置に関するものである。
【０００２】
【関連技術】
従来、１つの制御対象装置に対し、その出力検出信号を基準値と比較する誤差増幅器と、この誤差増幅器の出力に応じたパルス幅の信号を得るＰＷＭ回路からなる制御回路が個々に形成されるのが一般的であった。
【０００３】
近年の半導体技術の進展に呼応して、出力検出信号をＡ−Ｄ変換してマイクロコンピュータに取り込み、演算結果に応じてパルス幅制御を行うデジタル制御方式も提案されているが、演算スピードやコストパーフォーマンスの点で一般化されていない。
【０００４】
本出願人等は、スピードとコストの双方を解決するために、１個のコンパレータを時分割駆動することによって、多数の制御対象装置の出力を、マイクロコンピュータの制御データをＤ−Ａコンバータでアナログ変換した値と比較し、この比較結果に応じてカウンタを制御してＰＷＭ出力を得る方式を提案した。この提案では時分割されたコンパレータの出力を直接制御対象装置の駆動回路に入力して、構成を簡素化する方式も提案している。
【０００５】
【発明が解決しようとする課題】
既提案の方式では、誤差増幅器をコンパレータに変えたり、時分割によってコンパレータやＤ−Ａコンバータを多数の制御系に共有することによって、外部回路との接続端子を極力少なくし、且つ、チップ面積の増大を押えていた。
【０００６】
ところがＰＷＭ回路部が、カウンタで構成されるために回路を構成する素子の数が多くなり、チップ面積を押えるためにＰＷＭ回路の数を多くすることができず、結果的にコンパレータ出力を直接、駆動回路に入力する簡易な制御方式を併用せざるを得なかった。
【０００７】
このため、簡易的な制御方式を用いた系では、負荷変動，入力変動に対して、制御周波数が大きく変動し、駆動回路のスイッチングトランジスタ等にストレスを与えたり、出力の変動等を招いていた。
【０００８】
本発明は、このような問題を解決するためなされたもので、制御精度の低下を招くことなく構成を簡素化でき、１チップに集積する際のチップ面積を小さくできる、制御装置，画像形成装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
前記目的を達成するため，本発明では、制御装置を次の（１），（２）のとおりに構成する。
（１）複数の制御対象から検出されるアナログ信号を入力し、前記複数の制御対象を制御する制御装置であって、
それぞれ任意の設定値が設定可能な、複数の出力を持つＤ−Ａコンバータと、
前記複数の制御対象からの複数のアナログ信号を入力して、所望のアナログ信号を選択するアナログマルチプレクサと、
前記Ｄ−Ａコンバータの第１の出力と前記アナログマルチプレクサの出力とを比較する第１のコンパレータと、
前記第１のコンパレータの出力に応じて前記Ｄ−Ａコンバータの第２の出力とＧＮＤ電位とを切り替える複数電子スイッチからなる第１の電子スイッチ手段と、
任意の周期に設定可能な三角波発生回路と、
複数時定数回路のそれぞれの出力と前記三角波発生回路の出力を比較し、それぞれパルス幅変調信号を出力する複数の第２のコンパレータと、
前記複数時定数回路のそれぞれの入力端子に接続される複数の第２の電子スイッチ手段と、
前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１の電子スイッチ手段、前記複数の第２の電子スイッチ手段を所望のタイミングにて時分割制御する為の時分割タイミング信号を出力するタイミング回路と、
前記タイミング回路、前記三角波発生回路、前記Ｄ−Ａコンバータに対して各種値を設定するためのマイクロコンピュータと、
を有し、
前記アナログマルチプレクサは前記時分割タイミング信号に基づいて１つのアナログ信号を選択し、
前記Ｄ−Ａコンバータは前記第１のコンパレータにおける前記マルチプレクサで選択されたアナログ信号の比較対象となる第１の出力及び前記制御対象に出力されるパルス幅変調信号の最大パルス幅を制限するための第２の出力を前記時分割タイミング信号に基づいて前記第１のコンパレータ、前記第１のスイッチ手段へ出力し、
前記第１のスイッチ手段は、前記第１のコンパレータにより、前記アナログ信号が前記第１の出力よりも小さい場合は前記時定数回路を充電するために前記第２の出力を前記複数の第２の電子スイッチ手段へ供給し、前記アナログ信号が前記第１の出力よりも大きい場合は前記時定数回路を放電させるために前記ＧＮＤ電位を前記複数の第２のスイッチ手段へ供給し、
前記複数の第２の電子スイッチ手段のうち前記時分割タイミング信号で選択される第２の電子スイッチ手段は、前記第１の電子スイッチ手段から供給される出力を前記時定数回路を介して前記複数の第２のコンパレータのうち接続されている第２のコンパレータの一方の入力端子に供給し、
前記第２のコンパレータは前記第２のスイッチ手段の出力と他方の入力に入力される前記三角波発生回路の出力とを比較し、前記制御対象を制御するためのパルス幅変調信号を出力する制御装置。
（２）前記マイクロコンピュータ、前記Ｄ−Ａコンバータ、前記アナログマルチプレクサ、前記第１のコンパレータ、前記第１の電子スイッチ手段、前記三角波発生回路、前記複数の第２のコンパレータ、前記複数の第２の電子スイッチ手段及び前記タイミング回路は１チップに集積されている前記（１）記載の制御装置。
【００２０】
【実施例】
以下本発明を実施例により詳しく説明する。
【００２１】
（実施例１）
図１は、実施例１である“制御装置”のブロック図であり、図２はそのタイミングチャートである。そして本実施例の回路は全て１チップに集積されている。
【００２２】
図１において、１はマイクロコンピュータで、内部にＣＰＵコアの他にＲＯＭ，ＲＡＭ等のメモリ、各種タイマ等の周辺回路をもっており、外部に図示していないけれども各種シーケンス制御用の入出力端が接続される。５はタイミング回路で、マイクロコンピュータ１のクロック信号或いはタイマ回路出力信号を分周して、Ｄ−Ａコンバータ２，アナログマルチプレクサ６の時分割信号（イ）〜（ニ），電子スイッチ回路８の出力のサンプリング信号（ホ）〜（チ）をそれぞれの回路に制御信号として印加している。
【００２３】
Ｐ１−１〜Ｐ１−４は外部出力端子であるＰＷＭ出力端子で、チップ外部の電源装置，露光装置，定着装置，モータ駆動装置等の各種制御系の駆動回路に接続される。Ｐ２−１〜Ｐ２−４は、それぞれＰ１−１〜Ｐ１−４に対応する制御系の出力検出信号が入力される外部入力端子である。
【００２４】
アナログマルチプレクサ６で選択された信号は、高精度コンパレータ３でＤ−Ａコンバータ２の第１の出力Ｖｒ１と比較される。Ｄ−Ａコンバータ２の第１の出力Ｖｒ１には、各種制御系の基準信号が、時分割タイミングに応じて制御系毎に切換えられて出力される。
【００２５】
コンパレータ３の出力は電子スイッチ回路８の駆動パルスとして回路８へ入力される。電子スイッチ回路８の出力は、コンパレータ３の出力に応じてＤ−Ａコンバータ２の第２の出力電圧Ｖｒ２とグランド電位とに切換えられる。Ｄ−Ａコンバータ２の第２の出力Ｖｒ２は、各種制御系の駆動回路の特性に応じたＰＷＭ出力の限界値（最大パルス幅）を与える。この第２の出力Ｖｒ２をプログラミング制御することによって、制御系の出力タイミング，ソフトスタート，ソフトストップ等の制御が可能となる。
【００２６】
電子スイッチ回路８の出力は、電子スイッチＳ３−１〜Ｓ３−４を介して、それぞれコンパレータＱ１−１〜Ｑ１−４の片側入力に接続された積分回路へ入力される。積分回路の積分コンデンサＣ１−１〜Ｃ１−４は、図２の（ル）に示すように、スイッチＳ３が閉じたタイミングに所定の時定数で、コンパレータ３の出力に応じて充放電を行い、それ以外のタイミングでは電荷はホールドされた状態を保つ。
【００２７】
コンパレータＱ１−１〜Ｑ１−４は、積分コンデンサＣ１の電位と、他方の入力に加えられた三角波発生回路４からの三角波を比較して、ＰＷＭ出力（ヲ）を出力する。このＰＷＭ出力は、外部端子Ｐ１−１〜Ｐ１−４を介して、それぞれに対応する制御系の駆動回路に供給される。
【００２８】
以下図２に示す動作例により本実施例の動作を説明する。時刻ｔ１には、アナログマルチプレクサ６は、タイミング回路５の制御信号により図２（イ）に示すように入力端子Ｐ２−１を選択しており、この入力端子Ｐ２−１に接続された制御系の出力検出信号がコンパレータ３の一方の入力端子に供給される。Ｄ−Ａコンバータ２は、タイミング回路５の制御信号により前記制御系の基準信号を時分割で変換しており、変換された基準信号Ｖｒ１はコンパレータ３の他方の入力端子に供給される。
【００２９】
時刻ｔ１においては、入力端子Ｐ２−１の出力検出信号は基準信号より小さいので、図２（ヌ）に示すようにコンパレータ３は“Ｈ”レベルを出力する。Ｄ−Ａコンバータ２はまた前記制御系のＰＷＭ出力の制御限界値を与える制御限界信号Ｖｒ２を電子スイッチ回路８に供給している。電子スイッチ回路８の電子スイッチＳ１，Ｓ２は、コンパレータ３の出力“Ｈ”により、夫々オン，オフしているので、各電子スイッチＳ１−１〜Ｓ３−４の一端にはＤ−Ａコンバータ２から制御限界信号Ｖｒ２が供給される。
【００３０】
各電子スイッチＳ３−１〜Ｓ３−４は、図２（ホ）〜（チ）に示すタイミングでオンしており、時刻ｔ１からｔ２にかけては電子スイッチＳ３−１がオンするので、制限信号Ｖｒ２は、抵抗Ｒ１−１，積分コンデンサＣ１−１からなる積分回路に供給され、積分コンデンサＣ１−１の電位は図２（ル）に示すように上昇し、時刻ｔ２の値が保持される。
【００３１】
コンパレータＱ１−１の−入力端子には、三角波発生回路４から図２（リ）に示す三角波が供給されており、一方＋入力端子には、積分コンデンサＣ１−１の電圧が供給されているので、コンパレータＱ１−１の出力端子Ｐ１−１には、図２（ヲ）を示すように、時刻ｔ２から時刻ｔ３にかけては前回よりデューティの増大したＰＷＭ出力が得られる。
【００３２】
時刻ｔ３においても、アナログマルチプレクサ６の入力端子Ｐ２−１に接続された制御系の出力検出信号がその基準信号より小さいので、積分コンデンサＣ１−１は更に充電されて電位が上昇し、コンパレータＱ１−１の出力端子Ｐ１−１には、更にデューティの増大したＰＷＭ出力が得られる。
【００３３】
積分コンデンサＣ１−１の電位の上限はＤ−Ａコンバータ２から出力される制御限界信号Ｖｒ２の値で決まるので、これにより前記出力端子Ｐ１−１に接続された制御系に特有の制御特性の出力タイミング，ソフトスタート，ソフトストップ等の制御ができる。
【００３４】
時刻ｔ４においては、入力端子Ｐ２−１に接続された制御系の出力検出信号がその基準信号より大きいので、コンパレータ３の出力が“Ｌ”となり、ＰＷＭ出力の制御限界信号Ｖｒ２は電子スイッチＳ１でカットされ、積分コンデンサＣ１−１は抵抗Ｒ１−１，電子スイッチＳ３−１，Ｓ２を介して接地され、積分コンデンサＣ１−１の電位は、図２（ル）に示すように低下する。よって出力端子Ｐ１−１のＰＷＭ出力のデューティは図２（ヲ）に示すように前回より減少する。
【００３５】
アナログマルチプレクサ６の他の入力端子Ｐ２−２〜Ｐ２−４に接続された各制御系も時分割で同様に動作する。
【００３６】
このように、本実施例では、多数の制御系にＤ−Ａコンバータ２，コンパレータ３を時分割で共用させて構成を簡素化でき、またマイクロコンピュータ１により、各制御系特有の制御特性で制御を行うことができる。
【００３７】
（実施例２）
図３は実施例２のブロック図であり、図４は実施例２のタイミングチャートである。本実施例は、高精度コンパレータ３，Ｄ−Ａコンパレータ２−１に、制御回路だけでなくＡ−Ｄコンバータの動作をさせるようにしたものである。Ａ−Ｄ変換入力信号は、制御系の出力検出信号と同じようにアナログマルチプレクサ６の入力端子Ｐ２−５に入力される。
【００３８】
図４に示すように、Ａ−Ｄ変換の時分割タイミングでは、Ｄ−Ａコンバータ２−１の第１の出力Ｖｒ１には最初１／２ＭＳＢが出力され、Ａ−Ｄ変換入力とコンパレータ３で比較される。図４（カ）に示すように、コンパレータ３の比較結果に応じて、第１の出力Ｖｒ１には順次１／４，１／８，１／１６のレベルが加減算され、Ａ−Ｄ変換値が決定される。このようにして逐次比較方式Ａ−Ｄ変換が行われる。図４には、図示しやすいように４ビットの変換の例を示したが、ビット数を自由に選べることは言うまでもない。
【００３９】
図４に示すようにＡ−Ｄ変換の１ビット処理は、ＰＷＭ処理の１チャンネル分のタイミングと並列の時分割タイミングで行われる。また、Ｄ−Ａコンバータ２の第３の出力Ｖｒ３は、アナログマルチプレクサ６の入力に接続され、本チップの製造時の自己診断プログラミングによって、Ｄ−Ａ変換器２−１，アナログマルチプレクサ６，コンパレータ３の精度を総合的にＡ−Ｄ変換精度として測定し、結果をシリアルインターフェース、或いは外部バス等の通信手段を介して外部機器へ送る。
【００４０】
（実施例３）
図５は実施例３のブロック図である。実施例２では、１チャンネルのＡ−Ｄ変換の例を示したが、本実施例は多チャンネルのＡ−Ｄ変換を可能にした例である。
【００４１】
アナログマルチプレクサ９で外部入力端子Ｐ３−１〜Ｐ３−４に入力されたアナログ信号を時分割してアナログマルチプレクサ６に入力する。
【００４２】
アナログマルチプレクサ９で時分割する代りに、マイクロコンピュータ１の制御信号によってＡ−Ｄ変換入力を選択することも可能である。また、Ｄ−Ａコンバータ２−２の第３の出力は、アナログマルチプレクサ６及び９の入力に接続され、本チップの製造時の自己診断プログラミングによって、Ｄ−Ａ変換器，アナログマルチプレクサ，コンパレータの精度を総合的にＡ−Ｄ変換精度として測定し、結果をシリアルインターフェース、或いは外部バス等の通信手段を介して外部機器へ送る。
【００４３】
（実施例４）
図６は実施例４のブロック図である。積分コンデンサＣ１−１〜Ｃ１−４は、シリコンチップ上に形成されるので、その容量はせいぜい数ｐＦに制限される。このため、適正な充放電スピードを得るためには１μＡ以下の充放電電流に絞る必要があり、実施例１〜３の抵抗Ｒ１−１〜Ｒ１−４の値は１ＭΩ以上の高抵抗になり、かかる高抵抗で、且つ、高精度の抵抗をチップ上に形成することは非常に難しくなる。無理に形成しても、充放電スピードが著しくばらつくために、制御系のループ応答が不安定になる危険性をはらんでくる。かかる危険性を排除するためには、外部回路での位相補正の条件が厳しくなって補正回路の調整が必要になってくる。
【００４４】
本実施例では、正，負の標準電流源を設け、この電流源を電子スイッチ回路８−１で切換えることで抵抗Ｒ１−１〜Ｒ４−１の抵抗をなくしたものである。
【００４５】
電子スイッチ回路８−１のＱ４１，Ｑ４２は電流ミラー回路で、それぞれ外部端子Ｐ４，Ｐ５を介して与えられる外部の標準電流源電流とほぼ等しい電流を、スイッチＳ１，Ｓ２へ与える。
【００４６】
４１はリミッタ回路で、電流ミラー回路Ｑ４１の出力の最大電圧レベルをＤ−Ａコンバータの第２の出力Ｖｒ２以下に制限する。Ｄ−Ａコンバータの第２の出力Ｖｒ２は、各制御系ごとに端子Ｐ１−１〜Ｐ１−４に接続される駆動回路に最適の制御限界値が供給されるように、マイクロコンピュータ１の内蔵プログラミングによって与えられる。
【００４７】
本実施例では、コンパレータ，Ｄ−Ａコンバータ，ＰＷＭ回路等のアナログ回路のうち、高精度を要求されるコンパレータ３は電荷制御型で構成され、ＰＷＭ回路の内部コンパレータＱ１−１〜Ｑ１−４は低精度の最小素子構成の回路で構成されること、さらに従来制御回路に不可欠であった誤差増幅器をなくすことが可能となったこと、高精度を要求される抵抗やコンデンサのチップ内搭載を避ける構成になったこと等によってＣＭＯＳプロセスでの製造が可能である。
【００４８】
（実施例５）
図７は実施例５におけるマイクロコンピュータの制御プログラムのタイミングチャートを示し、図８は実施例５のフローチャートを示す。ハード構成は図６と同じである。
【００４９】
本実施例では、実施例４で明らかにしたＰＷＭ出力の制限機能をさらに発展させて、各制御系の出力の立上がり時に制御系の駆動回路の固有の特性に応じたソフトスタート機能を持たせたものである。
【００５０】
図８に示すようなＰＷＭ１〜ＰＷＭ４の制御プログラムは、ハードタイマ及びタイミングコントロール回路で作られる割込み信号（図７（ヨ）に示す）によって、メインプログラムに割込みがかけられ、所定の繰返し周波数で時分割して個々のＰＷＭ制御用のサブプログラムに切替えられる。図７（ネ）〜（ム）に示す各ＰＷＭ回路のサンプリングパルス、すなわち図６のスイッチＳ３−１〜Ｓ３−４の駆動パルスはそれぞれの制御プログラムの終了後に発生する。
【００５１】
ＰＷＭ１のサブプログラムを図８にしたがって説明する。割込み信号によって、ＰＷＭ１のサブプログラムがアクセスされると、メインプログラムによって設定されたＰＷＭ１の出力の発生状態を示すフラグＡ，ＰＷＭ出力の立上がりのステップ幅を決定する変数Ｐ１及びＰＷＭ出力の限界値を決定する変数Ｍ１の値を読み出す（Ｓ１）。
【００５２】
フラグＡが、０ならばＤ−Ａコンバータ２−３の入力の１つであるＰＷＭ１専用の不図示のデータメモリＸ１を０にする。この状態でＤ−Ａコンバータ２−３の出力２は零となり、電子スイッチ回路８−１の電流ミラー回路Ｑ４１の出力は、三角波の負ピーク以下に設定されるので外部出力端子Ｐ１−１にはＰＷＭ出力は発生しない（Ｓ６）。フラグＡが１に変ると、Ｘ１をＰ１にする。ＰＷＭ１の制御タイミング毎にＰ１の値が加算されていく（Ｓ３）。ＰＷＭ１の出力がその制御系の駆動回路に加えられて、制御系の出力が目標に達するまでは（Ｓ４，ＮＯ）コンパレータ３の出力は電子スイッチ回路８−１のスイッチＳ１を導通させるのでコンデンサＣ１−１の充電電圧は上昇し続け、ＰＷＭ１出力（デューティ）は制御タイミングごとに大きくなる。
【００５３】
制御系の出力が目標に達すると、コンパレータ３の出力は制御系の出力の検出信号の増減に応じて反転を繰返すようになり、ＰＷＭ出力は最小のパルス幅変動をもって安定化する。
【００５４】
Ｘ１の値が限界値Ｍ１を越えるとＸ１はＭ１に変更され（Ｓ５）、電流ミラー回路Ｑ４１の出力はデジタル出力Ｍ１に相当する電圧レベルに保持される。
【００５５】
制御系の駆動回路や出力検出回路の異常、制御系の負荷の適正値からの大幅なズレ等によって、コンパレータ３の出力がスイッチＳ１を選択したままになると、コンデンサＣ１−１の充電電圧はその限界値に保持されたままになる。
【００５６】
以上ＰＷＭ１の回路について説明したが、他のＰＷＭ回路においてもそれぞれ接続される駆動回路に応じて、最適なソフトスタートの制御が可能なことは言うまでもない。
【００５７】
（実施例６）
図９は実施例６のブロック図である。本実施例はチップ製造時の検査に関するもので、特にアナログ回路部分の検査を一般のデジタル専用ＬＳＩと同一工程で検査できるようにしたものである。外部接続端子Ｐ７に接続された検査モード切換えスイッチＳ６１をグランドへ切換えることによって、ＣＰＵ１は自己診断プログラムに切換えられる。
【００５８】
また、ＰＷＭ出力端子Ｐ１−１〜Ｐ１−４には、それぞれ積分回路６１−１〜６１−４が接続されて各ＰＷＭ出力をパルス幅−電圧変換する。この変換出力は、外部入力端子Ｐ２−１〜Ｐ２−４を介してアナログマルチプレクサ６に入力される。
【００５９】
この構成でＤ−Ａコンバータ２−４，高精度コンパレータ３，アナログマルチプレクサ６の精度チェックは、以下のように行われる。Ｄ−Ａコンバータ２−４の第３の出力に所定値を出力し、アナログマルチプレクサ６を介してコンパレータ３の第１の入力に与える。この所定値に対するコンパレータ３のスレッシュホールドレベルの上限値と下限値をＤ−Ａコンバータ２−３の第１の出力に出力し、コンパレータの第２の入力に与える。この時のコンパレータ３の出力をＣＰＵ１に送り、予めプログラミングされた結果と比較して判定する。判定結果はシリアルＩ／Ｏ回路を介して外部チェッカへ送られる。本チェックはコンパレータ３の入力のダイナミックレンジの上限，中間，下限の３ポイントで行われる。
【００６０】
ＰＷＭ回路、すなわち三角波発生回路４，アナログコンパレータＱ１−１〜Ｑ１−４，積分用コンデンサＣ１−１〜Ｃ１−４，サンプリング用スイッチＳ３−１〜Ｓ３−４，電子スイッチ回路８−１，リミッタ回路４１の回路の精度チェックは、以下のように行われる。
【００６１】
まず、Ｄ−Ａコンバータ２−４の第１及び第３の出力に所定値を出力して、コンパレータ３の出力がスイッチＳ２を常時オンするようにする。この時のＰＷＭ出力を、積分回路６１−１〜６１−４でパルス幅−電圧変換してアナログマルチプレクサに入力し、これをＡ−Ｄ変換して出力が零であることを確認する。
【００６２】
次に、Ｄ−Ａコンバータ２−４の第１，第３の出力を変えて、スイッチＳ１を常時オンさせる。Ｄ−Ａコンバータ２−４の第２の出力に所定値を与えて、この時のＰＷＭ出力パルス幅−電圧変換出力をＡ−Ｄ変換し、ＣＰＵ１により適正範囲に入っているかどうかを判定し、判定結果を外部チェッカに送る。この時のＤ−Ａコンバータ２−４の第２の出力は、アナログコンパレータＱ１−１〜Ｑ１−４の入力のダイナミックレンジの上限，中間，下限の３レベルが選ばれる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、制御精度の低下を招くことなく構成を簡略化でき、各駆動回路に応じた立ち上げ，立ち下げ制御ができ、１チップに集積する際のチップ面積を小さくできる。
【図面の簡単な説明】
【図１】実施例１のブロック図
【図２】実施例１のタイミングチャート
【図３】実施例２のブロック図
【図４】実施例２のタイミングチャート
【図５】実施例３のブロック図
【図６】実施例４のブロック図
【図７】実施例５のタイミングチャート
【図８】実施例５のフローチャート
【図９】実施例６のブロック図
【符号の説明】
２Ｄ−Ａコンバータ
３コンパレータ
４三角波発生回路
６アナログマルチプレクサ
８電子スイッチ回路
Ｑ１−１〜Ｑ１−４コンパレータ
Ｐ１−１〜Ｐ１−４外部出力端子
Ｐ２−１〜Ｐ２−４外部入力端子
Ｓ３−１〜Ｓ３−４電子スイッチ[0001]
[Industrial applications]
The present invention relates to a control device suitable for an image forming apparatus such as a copying machine and a printer, and an image forming apparatus using the control device.
[0002]
[Related technology]
Conventionally, an error amplifier that compares an output detection signal with a reference value and a PWM control circuit that obtains a signal having a pulse width corresponding to the output of the error amplifier are individually formed for one controlled device. Was common.
[0003]
In response to recent advances in semiconductor technology, digital control systems have been proposed in which an output detection signal is A / D-converted, taken into a microcomputer, and pulse width control is performed in accordance with a calculation result. Not generalized in terms of performance.
[0004]
In order to solve both the speed and the cost, the present applicants time-divisionally drives one comparator to output a large number of devices to be controlled, and control data of a microcomputer by a D / A converter. A method has been proposed in which a PWM output is obtained by comparing the converted value and controlling the counter according to the comparison result. This proposal also proposes a method for simplifying the configuration by directly inputting the output of the time-divided comparator to the drive circuit of the device to be controlled.
[0005]
[Problems to be solved by the invention]
In the proposed method, the number of connection terminals with external circuits is reduced as much as possible by changing the error amplifier to a comparator or sharing the comparator and the D / A converter with a large number of control systems by time division, and reducing the chip area. Was holding back growth.
[0006]
However, since the PWM circuit section is composed of a counter, the number of elements constituting the circuit increases, and the number of PWM circuits cannot be increased to reduce the chip area. A simple control method input to the drive circuit had to be used together.
[0007]
For this reason, in a system using a simple control method, the control frequency greatly fluctuates with respect to a load fluctuation and an input fluctuation, causing a stress on a switching transistor of a drive circuit, an output fluctuation, and the like. .
[0008]
The present invention has been made to solve such a problem, and a control device and an image forming apparatus capable of simplifying the configuration without reducing control accuracy and reducing the chip area when integrated on one chip. The purpose is to provide.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, the control device is configured as in the following (1) and (2) .
(1) A control device that inputs an analog signal detected from a plurality of control targets and controls the plurality of control targets,
A DA converter having a plurality of outputs, each of which can be set to any desired value,
An analog multiplexer that inputs a plurality of analog signals from the plurality of control targets and selects a desired analog signal;
A first comparator for comparing a first output of the DA converter with an output of the analog multiplexer;
First electronic switch means including a plurality of electronic switches for switching between a second output of the DA converter and a GND potential in accordance with an output of the first comparator;
A triangular wave generation circuit that can be set to an arbitrary period,
A plurality of second comparators each comparing an output of the plurality of time constant circuits with an output of the triangular wave generation circuit and outputting a pulse width modulation signal,
A plurality of second electronic switch means connected to respective input terminals of the plurality of time constant circuits;
A timing circuit for outputting a time-division timing signal for time-divisionally controlling the DA converter, the analog multiplexer, the first electronic switch means, and the plurality of second electronic switch means at a desired timing;
A microcomputer for setting various values for the timing circuit, the triangular wave generation circuit, and the DA converter;
Has,
The analog multiplexer selects one analog signal based on the time division timing signal;
The DA converter is for limiting a maximum pulse width of a first output to be compared with the analog signal selected by the multiplexer in the first comparator and a maximum pulse width of a pulse width modulation signal output to the control target. Outputting a second output to the first comparator and the first switch means based on the time division timing signal;
The first switch means, when the analog signal is smaller than the first output, switches the second output by the first comparator to charge the time constant circuit. Supply to the electronic switch means, and when the analog signal is larger than the first output, supply the GND potential to the plurality of second switch means to discharge the time constant circuit;
The second electronic switch means selected by the time-division timing signal among the plurality of second electronic switch means outputs the output supplied from the first electronic switch means to the plurality of second electronic switch means via the time constant circuit. Of the second comparator connected to one input terminal of the connected second comparator,
A controller for comparing the output of the second switch means with the output of the triangular wave generation circuit input to the other input, and outputting a pulse width modulation signal for controlling the control target; .
(2) the microcomputer, the D-A converter, the analog multiplexer, said first comparator, said first electronic switch means, said triangular wave generating circuit, said plurality of second comparators, of the multiple second The control device according to ( 1), wherein the electronic switch means and the timing circuit are integrated on one chip.
[0020]
【Example】
Hereinafter, the present invention will be described in more detail with reference to examples.
[0021]
(Example 1)
FIG. 1 is a block diagram of a “control device” according to the first embodiment, and FIG. 2 is a timing chart thereof. The circuits of this embodiment are all integrated on one chip.
[0022]
In FIG. 1, reference numeral 1 denotes a microcomputer, which has a memory such as ROM and RAM and peripheral circuits such as various timers in addition to a CPU core, and is connected to input / output terminals for various sequence controls (not shown). Is done. Reference numeral 5 denotes a timing circuit which divides the clock signal of the microcomputer 1 or the output signal of the timer circuit to obtain the DA converter 2, the time division signals (A) to (D) of the analog multiplexer 6, and the output of the electronic switch circuit 8. (E) to (h) are applied as control signals to the respective circuits.
[0023]
P1-1 to P1-4 are PWM output terminals which are external output terminals, and are connected to drive circuits of various control systems such as a power supply device, an exposure device, a fixing device, and a motor drive device outside the chip. P2-1 to P2-4 are external input terminals to which output detection signals of the control systems corresponding to P1-1 to P1-4, respectively, are input.
[0024]
The signal selected by the analog multiplexer 6 is compared with the first output Vr1 of the DA converter 2 by the high precision comparator 3. The first output Vr1 of the DA converter 2 outputs reference signals of various control systems, which are switched for each control system in accordance with time division timing.
[0025]
The output of the comparator 3 is input to the circuit 8 as a drive pulse for the electronic switch circuit 8. The output of the electronic switch circuit 8 is switched between the second output voltage Vr2 of the DA converter 2 and the ground potential according to the output of the comparator 3. The second output Vr2 of the DA converter 2 gives a limit value (maximum pulse width) of the PWM output according to the characteristics of the drive circuits of various control systems. By controlling the programming of the second output Vr2, it is possible to control the output timing of the control system, soft start, soft stop, and the like.
[0026]
The output of the electronic switch circuit 8 is input via the electronic switches S3-1 to S3-4 to integrating circuits connected to one-side inputs of the comparators Q1-1 to Q1-4, respectively. The integration capacitors C1-1 to C1-4 of the integration circuit charge and discharge according to the output of the comparator 3 with a predetermined time constant at the timing when the switch S3 is closed, as shown in FIG. At other times, the charge remains in the held state.
[0027]
The comparators Q1-1 to Q1-4 compare the potential of the integrating capacitor C1 with the triangular wave from the triangular wave generating circuit 4 applied to the other input, and output a PWM output (ヲ). The PWM output is supplied to the corresponding control system drive circuit via the external terminals P1-1 to P1-4.
[0028]
Hereinafter, the operation of this embodiment will be described with reference to an operation example shown in FIG. At time t1, the analog multiplexer 6 selects the input terminal P2-1 as shown in FIG. 2A by the control signal of the timing circuit 5, and the control system of the control system connected to the input terminal P2-1. An output detection signal is supplied to one input terminal of the comparator 3. The DA converter 2 converts the reference signal of the control system in a time-division manner by the control signal of the timing circuit 5, and the converted reference signal Vr 1 is supplied to the other input terminal of the comparator 3.
[0029]
At time t1, since the output detection signal of the input terminal P2-1 is smaller than the reference signal, the comparator 3 outputs the “H” level as shown in FIG. The DA converter 2 also supplies a control limit signal Vr2 for giving a control limit value of the PWM output of the control system to the electronic switch circuit 8. Since the electronic switches S1 and S2 of the electronic switch circuit 8 are turned on and off, respectively, by the output "H" of the comparator 3, one end of each of the electronic switches S1-1 to S3-4 is connected from the DA converter 2 to the other end. A control limit signal Vr2 is provided.
[0030]
Each of the electronic switches S3-1 to S3-4 is turned on at the timings shown in FIGS. 2E to 2H, and since the electronic switch S3-1 is turned on from time t1 to t2, the limit signal Vr2 is Is supplied to the integrating circuit composed of the resistor R1-1 and the integrating capacitor C1-1, the potential of the integrating capacitor C1-1 rises as shown in FIG. 2 (L), and the value at the time t2 is held.
[0031]
The (-) input terminal of the comparator Q1-1 is supplied with a triangular wave from the triangular wave generation circuit 4 while the (+) input terminal is supplied with the voltage of the integrating capacitor C1-1. At the output terminal P1-1 of the comparator Q1-1, as shown in FIG. 2 (ヲ), a PWM output having a duty increased from the previous time is obtained from time t2 to time t3.
[0032]
Also at time t3, since the output detection signal of the control system connected to the input terminal P2-1 of the analog multiplexer 6 is smaller than the reference signal, the integrating capacitor C1-1 is further charged and the potential rises, and the comparator Q1- A PWM output with a further increased duty can be obtained from the output terminal P1-1 of the P1.
[0033]
Since the upper limit of the potential of the integration capacitor C1-1 is determined by the value of the control limit signal Vr2 output from the DA converter 2, the output of the control characteristic specific to the control system connected to the output terminal P1-1 is thereby obtained. Control of timing, soft start, soft stop, etc. can be performed.
[0034]
At time t4, since the output detection signal of the control system connected to the input terminal P2-1 is larger than the reference signal, the output of the comparator 3 becomes "L" and the control limit signal Vr2 of the PWM output is output by the electronic switch S1. After being cut, the integrating capacitor C1-1 is grounded via the resistor R1-1 and the electronic switches S3-1 and S2, and the potential of the integrating capacitor C1-1 decreases as shown in FIG. Therefore, the duty of the PWM output from the output terminal P1-1 is reduced from the previous time as shown in FIG.
[0035]
Each control system connected to the other input terminals P2-2 to P2-4 of the analog multiplexer 6 also operates in a time-sharing manner.
[0036]
As described above, in the present embodiment, the configuration can be simplified by sharing the DA converter 2 and the comparator 3 in a time-division manner for a large number of control systems, and the microcomputer 1 controls the control system with control characteristics unique to each control system. It can be performed.
[0037]
(Example 2)
FIG. 3 is a block diagram of the second embodiment, and FIG. 4 is a timing chart of the second embodiment. In this embodiment, the high-precision comparator 3 and the DA comparator 2-1 operate not only the control circuit but also the AD converter. The A / D conversion input signal is input to the input terminal P2-5 of the analog multiplexer 6 in the same manner as the output detection signal of the control system.
[0038]
As shown in FIG. 4, at the time division timing of the A / D conversion, 1/2 MSB is first output to the first output Vr1 of the D / A converter 2-1. Is done. As shown in FIG. 4F, according to the comparison result of the comparator 3, 1/4, 1/8, and 1/16 levels are sequentially added to and subtracted from the first output Vr1. It is determined. In this manner, the successive approximation A / D conversion is performed. FIG. 4 shows an example of 4-bit conversion for ease of illustration, but it goes without saying that the number of bits can be freely selected.
[0039]
As shown in FIG. 4, the 1-bit processing of the AD conversion is performed at a time-sharing timing in parallel with the timing of one channel of the PWM processing. Further, the third output Vr3 of the DA converter 2 is connected to the input of the analog multiplexer 6, and the DA converter 2-1, the analog multiplexer 6, the comparator 3 Is measured as A / D conversion accuracy, and the result is sent to an external device via a serial interface or a communication means such as an external bus.
[0040]
(Example 3)
FIG. 5 is a block diagram of the third embodiment. In the second embodiment, an example of one-channel A / D conversion has been described. However, this embodiment is an example in which multi-channel A / D conversion is enabled.
[0041]
The analog signals input to the external input terminals P3-1 to P3-4 are time-divided by the analog multiplexer 9 and input to the analog multiplexer 6.
[0042]
Instead of time-sharing by the analog multiplexer 9, it is also possible to select an AD conversion input by a control signal of the microcomputer 1. The third output of the DA converter 2-2 is connected to the inputs of the analog multiplexers 6 and 9, and the accuracy of the DA converter, the analog multiplexer, and the comparator is determined by self-diagnosis programming at the time of manufacturing the chip. Is measured as A / D conversion accuracy, and the result is sent to an external device via a communication means such as a serial interface or an external bus.
[0043]
(Example 4)
FIG. 6 is a block diagram of the fourth embodiment. Since the integration capacitors C1-1 to C1-4 are formed on a silicon chip, their capacitance is limited to several pF at most. For this reason, in order to obtain an appropriate charge / discharge speed, it is necessary to reduce the charge / discharge current to 1 μA or less, and the values of the resistors R1-1 to R1-4 in Examples 1 to 3 become high resistances of 1 MΩ or more, It is very difficult to form such a high-resistance and high-precision resistor on a chip. Even if it is forcibly formed, there is a danger that the loop response of the control system becomes unstable due to the remarkable variation in the charging / discharging speed. In order to eliminate such a risk, the condition of the phase correction in the external circuit becomes strict and the correction circuit needs to be adjusted.
[0044]
In this embodiment, positive and negative standard current sources are provided, and the current sources are switched by the electronic switch circuit 8-1, thereby eliminating the resistances of the resistors R1-1 to R4-1.
[0045]
Q41 and Q42 of the electronic switch circuit 8-1 are current mirror circuits that supply currents substantially equal to the external standard current source currents supplied via the external terminals P4 and P5 to the switches S1 and S2.
[0046]
Reference numeral 41 denotes a limiter circuit that limits the maximum voltage level of the output of the current mirror circuit Q41 to the second output Vr2 of the DA converter or less. The second output Vr2 of the DA converter is supplied to the built-in programming of the microcomputer 1 so that the optimum control limit value is supplied to the drive circuits connected to the terminals P1-1 to P1-4 for each control system. Given by
[0047]
In the present embodiment, of the analog circuits such as the comparator, the DA converter, and the PWM circuit, the comparator 3 requiring high accuracy is configured as a charge control type, and the internal comparators Q1-1 to Q1-4 of the PWM circuit are It consists of a low-precision circuit with the minimum element configuration, and it has made it possible to eliminate the error amplifier that was indispensable for the conventional control circuit, and avoid mounting resistors and capacitors that require high precision in the chip. Due to the configuration and the like, it is possible to manufacture by a CMOS process.
[0048]
(Example 5)
FIG. 7 is a timing chart of a control program of the microcomputer according to the fifth embodiment, and FIG. 8 is a flowchart of the fifth embodiment. The hardware configuration is the same as in FIG.
[0049]
In this embodiment, the function of limiting the PWM output clarified in the fourth embodiment is further developed to provide a soft start function according to the characteristic characteristic of the drive circuit of the control system when the output of each control system rises. Things.
[0050]
In the control program of PWM1 to PWM4 as shown in FIG. 8, an interrupt is generated in the main program by an interrupt signal (shown in FIG. 7 (Y)) generated by a hard timer and a timing control circuit. It is divided and switched to individual PWM control subprograms. The sampling pulses of the PWM circuits shown in FIGS. 7 (N) to 7 (M), that is, the driving pulses of the switches S3-1 to S3-4 in FIG. 6, are generated after the respective control programs are completed.
[0051]
The subprogram of PWM1 will be described with reference to FIG. When the sub-program of the PWM 1 is accessed by the interrupt signal, the flag A indicating the generation state of the output of the PWM 1 set by the main program, the variable P 1 for determining the step width of the rise of the PWM output, and the limit value of the PWM output are set. The value of the variable M1 to be determined is read (S1).
[0052]
If the flag A is 0, the data memory X1 (not shown) dedicated to PWM1, which is one of the inputs of the DA converter 2-3, is set to 0. In this state, the output 2 of the DA converter 2-3 becomes zero, and the output of the current mirror circuit Q41 of the electronic switch circuit 8-1 is set below the negative peak of the triangular wave. No PWM output is generated (S6). When the flag A changes to 1, X1 is set to P1. The value of P1 is added at each control timing of PWM1 (S3). Until the output of PWM1 is applied to the drive circuit of the control system and the output of the control system reaches the target (S4, NO), the output of the comparator 3 conducts the switch S1 of the electronic switch circuit 8-1. The charging voltage of -1 keeps increasing, and the PWM1 output (duty) increases with each control timing.
[0053]
When the output of the control system reaches the target, the output of the comparator 3 repeats inversion according to the increase and decrease of the detection signal of the output of the control system, and the PWM output is stabilized with the minimum pulse width fluctuation.
[0054]
When the value of X1 exceeds the limit value M1, X1 is changed to M1 (S5), and the output of the current mirror circuit Q41 is held at the voltage level corresponding to the digital output M1.
[0055]
If the output of the comparator 3 keeps the switch S1 selected due to an abnormality of the drive circuit or output detection circuit of the control system, a large deviation of the load of the control system from an appropriate value, or the like, the charging voltage of the capacitor C1-1 is increased. It remains at the limit.
[0056]
Although the circuit of the PWM 1 has been described above, it goes without saying that optimum soft-start control can be performed in the other PWM circuits in accordance with the connected drive circuits.
[0057]
(Example 6)
FIG. 9 is a block diagram of the sixth embodiment. The present embodiment relates to an inspection at the time of manufacturing a chip. In particular, an inspection of an analog circuit portion can be inspected in the same process as a general digital LSI. By switching the test mode changeover switch S61 connected to the external connection terminal P7 to the ground, the CPU 1 is switched to the self-diagnosis program.
[0058]
Further, integrating circuits 61-1 to 61-4 are connected to the PWM output terminals P1-1 to P1-4, respectively, to perform pulse width-voltage conversion of each PWM output. This converted output is input to the analog multiplexer 6 via the external input terminals P2-1 to P2-4.
[0059]
In this configuration, the accuracy check of the DA converter 2-4, the high-precision comparator 3, and the analog multiplexer 6 is performed as follows. A predetermined value is output to a third output of the DA converter 2-4, and is applied to a first input of the comparator 3 via the analog multiplexer 6. An upper limit value and a lower limit value of the threshold level of the comparator 3 with respect to the predetermined value are output to a first output of the DA converter 2-3 and provided to a second input of the comparator. The output of the comparator 3 at this time is sent to the CPU 1 and compared with a result programmed in advance to make a determination. The determination result is sent to an external checker via a serial I / O circuit. This check is performed at three points of the upper, middle and lower limits of the dynamic range of the input of the comparator 3.
[0060]
PWM circuit, that is, triangular wave generating circuit 4, analog comparators Q1-1 to Q1-4, integrating capacitors C1-1 to C1-4, sampling switches S3-1 to S3-4, electronic switch circuit 8-1, limiter circuit The accuracy check of the circuit 41 is performed as follows.
[0061]
First, a predetermined value is output to the first and third outputs of the DA converter 2-4 so that the output of the comparator 3 always turns on the switch S2. The PWM output at this time is subjected to pulse width-voltage conversion by the integration circuits 61-1 to 61-4 and input to the analog multiplexer, which performs A / D conversion to confirm that the output is zero.
[0062]
Next, the switch S1 is always turned on by changing the first and third outputs of the DA converter 2-4. A predetermined value is given to the second output of the DA converter 2-4, the PWM output pulse width / voltage conversion output at this time is A / D converted, and the CPU 1 determines whether or not the output is within an appropriate range. The judgment result is sent to the external checker. At this time, as the second output of the DA converter 2-4, three levels of the upper limit, the middle and the lower limit of the dynamic range of the input of the analog comparators Q1-1 to Q1-4 are selected.
[0063]
【The invention's effect】
As described above, according to the present invention, the configuration can be simplified without lowering the control accuracy, the start-up / fall-down control can be performed according to each drive circuit, and the chip area when integrated on one chip the Ru can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a first embodiment. FIG. 2 is a timing chart of a first embodiment. FIG. 3 is a block diagram of a second embodiment. FIG. 4 is a timing chart of a second embodiment. FIG. 6 is a block diagram of a fourth embodiment. FIG. 7 is a timing chart of a fifth embodiment. FIG. 8 is a flowchart of a fifth embodiment. FIG. 9 is a block diagram of a sixth embodiment.
2 DA converter 3 Comparator 4 Triangular wave generating circuit 6 Analog multiplexer 8 Electronic switch circuits Q1-1 to Q1-4 Comparator P1-1 to P1-4 External output terminals P2-1 to P2-4 External input terminals S3-1 to S3-1 S3-4 Electronic switch

Claims

A control device that receives an analog signal detected from a plurality of control targets and controls the plurality of control targets,
A DA converter having a plurality of outputs, each of which can be set to any desired value,
An analog multiplexer that inputs a plurality of analog signals from the plurality of control targets and selects a desired analog signal;
A first comparator for comparing a first output of the DA converter with an output of the analog multiplexer;
First electronic switch means including a plurality of electronic switches for switching between a second output of the DA converter and a GND potential in accordance with an output of the first comparator;
A triangular wave generation circuit that can be set to an arbitrary period,
A plurality of second comparators each comparing an output of the plurality of time constant circuits with an output of the triangular wave generation circuit and outputting a pulse width modulation signal,
A plurality of second electronic switch means connected to respective input terminals of the plurality of time constant circuits;
A timing circuit for outputting a time-division timing signal for time-divisionally controlling the DA converter, the analog multiplexer, the first electronic switch means, and the plurality of second electronic switch means at a desired timing;
A microcomputer for setting various values for the timing circuit, the triangular wave generation circuit, and the DA converter;
Has,
The analog multiplexer selects one analog signal based on the time division timing signal;
The DA converter is for limiting a maximum pulse width of a first output to be compared with the analog signal selected by the multiplexer in the first comparator and a maximum pulse width of a pulse width modulation signal output to the control target. Outputting a second output to the first comparator and the first switch means based on the time division timing signal;
The first switch means, when the analog signal is smaller than the first output, switches the second output by the first comparator to charge the time constant circuit. Supply to the electronic switch means, and when the analog signal is larger than the first output, supply the GND potential to the plurality of second switch means to discharge the time constant circuit;
The second electronic switch means selected by the time-division timing signal among the plurality of second electronic switch means outputs the output supplied from the first electronic switch means to the plurality of second electronic switch means via the time constant circuit. Of the second comparator connected to one input terminal of the connected second comparator,
The second comparator compares the output of the second switch means with the output of the triangular wave generation circuit input to the other input, and outputs a pulse width modulation signal for controlling the control target. Characteristic control device.

The microcomputer , the DA converter, the analog multiplexer, the first comparator, the first electronic switch, the triangular wave generator, the plurality of second comparators, and the plurality of second electronic switch 2. The control device according to claim 1, wherein the timing circuit is integrated on one chip.