JP3559234B2 - Contact plug for pillar type storage node and method of manufacturing the same - Google Patents
Contact plug for pillar type storage node and method of manufacturing the same Download PDFInfo
- Publication number
- JP3559234B2 JP3559234B2 JP2000281096A JP2000281096A JP3559234B2 JP 3559234 B2 JP3559234 B2 JP 3559234B2 JP 2000281096 A JP2000281096 A JP 2000281096A JP 2000281096 A JP2000281096 A JP 2000281096A JP 3559234 B2 JP3559234 B2 JP 3559234B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- storage node
- contact
- contact plug
- buried contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003860 storage Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 21
- 230000008569 process Effects 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000001636 atomic emission spectroscopy Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical class C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、プラグに接触する脚柱型記憶ノード(pedestal type storage node)の構造及びその製造方法、特に、ホールが浅いシード層(seed layer)及び面積の大きい脚柱型記憶ノードからなる脚柱型記憶ノード用コンタクトプラグに関するものである。
【0002】
【従来の技術】
同じ設計規格が適用される条件の下、脚柱型記憶ノードの電気容量面積は凹型(concave type)記憶ノードよりも大きいが、現在、従来の方法を用いて脚柱型記憶ノードを製造する場合、プロフィルの角及び限界寸法をエッチングする間やずれ(misalignment)によってバリヤー層が露出されるときに混乱を生じる傾向がある。
【0003】
そこで、H.Horri らは、「A Self−aligned stacked Capacitor using Novel Pt Electroplating Method for 1 Gbit DRAMs and Beyond」(Symp.On VLSI Tech.,pp.103〜104,1999を参照)に開示されるような記憶ノードを得ている。図1に示すように、ルテニウム(Ru)からなるシード層13が、直径が120nmで深さが240nmである埋込コンタクト(buried contact)12内に堆積されている。さらに、積層型コンデンサに用いられる自己整合(self−aligning)Pt電気めっき法を用いることにより、白金(Pt)からなる記憶ノード14がRuシード層13上に形成されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上述したPt記憶ノードの埋込コンタクト内に堆積によって順応的なシード層を形成することは、埋込コンタクトの深さ対幅の比率が大きいため(240nm/120nm=2)、極めて困難である。
【0005】
そこで、本発明は、埋込コンタクト内のシード層が浅い脚柱型記憶ノード用コンタクトプラグ及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明による脚柱型記憶ノード用コンタクトプラグは、絶縁層、導電層、バリヤー層、シード層、及び記憶ノードからなり、そのうち絶縁層は少なくとも一つの埋込コンタクトを備えている。導電層は埋込コンタクト内に形成されている。バリヤー層は導電層上に形成されており、導電層とバリヤー層とを足した高さは埋込コンタクトの深さよりも低い。さらに、シード層はバリヤー層上に形成されており、埋込コンタクトの開口部の縁で上向きに膨らんでいる。脚柱型記憶ノードはシード層上に形成されている。
【0007】
この構成では、埋込コンタクトの内部に導電層とバリヤー層が設けられているため、シード層は埋込コンタクト内の上部すなわち浅い部位に位置する。このため、シード層の形成が容易になって、欠陥のないシード層を備えたコンタクトプラグとなる。埋込コンタクトの幅を大きくすることも可能であり、これにより、記憶ノードの電気容量面積を大きくし、また、コンタクトプラグによるずれの許容誤差を大きくすることができる。
【0008】
本発明による脚柱型記憶ノード用コンタクトプラグの製造方法は、(a)基板を提供する工程、(b)基板上に第1絶縁層を形成する工程、(c)第1絶縁層に埋込コンタクトを少なくとも1つ形成する工程、(d)一連の堆積及びエッチングによって、埋込コンタクト内の基板上に導電層とバリヤー層とを形成する工程(導電層とバリヤー層とを足した高さは埋込コンタクトの深さよりも20〜40nm低い)、(e)第1絶縁層及びバリヤー層上に埋込コンタクト及び導電層の形状に対して順応的なシード層を形成する工程、(f)第2絶縁層を形成し、これに埋込コンタクトと連接するホールを形成する工程、(g)シード層上にホールを埋める記憶ノードを形成する工程、及び(h)第1絶縁層上に位置する第2絶縁層及びシード層を除去する工程からなる。
【0009】
この製造方法では、埋込コンタクトの凹部の深さを浅くすることにより、埋込コンタクト内の深さ対幅の比率を小さくして、シード層をより順応的に堆積させることができる。埋込コンタクトは例えばエッチングによって形成するが、その際、埋込コンタクトの幅を大きくすることは容易であり、したがって、記憶ノードの面積及びコンタクトプラグのずれに対する許容誤差を大きくすることができる。
【0010】
第1絶縁層上に位置するシード層を除去する工程にはエッチングを採用することができる。ここで、エッチングパラメーターを調整して、シード層のエッチング率とシード層下の絶縁層のエッチング率とを同じにすることで、シード層の残すべき部位が過度にエッチングされるのを防止することができる。その結果、(Ba、Sr)TiO3膜(BST膜)が堆積されうるような、より滑らかな表面を有するコンタクトプラグが得られる。
【0011】
【発明の実施の形態】
上述した本発明の目的、特徴及び長所をより一層明瞭にするため、以下に本発明の好ましい実施形態を挙げ、図面を参照しながらさらに詳しく説明する。
【0012】
図2に示すように、脚柱型記憶ノード用コンタクトプラグは、絶縁層(誘電体層)20と、絶縁層20に形成された埋込コンタクト202と、埋込コンタクト202内に形成されコンタクトプラグとして作用する導電層21と、埋込コンタクト202の開口部を超えない高さで導電層21上に形成されたバリヤー層22と、バリヤー層22上に形成され埋込コンタクト202の開口部の縁で膨らむシード層23と、シード層23上に形成された脚柱型記憶ノード24とからなる。
【0013】
ここで、絶縁層20はSiO2からなる。導電層21はポリシリコンからなる。バリヤー層22はTiN、TiSiN、TaSiN、又はTiAlNからなる。シード層23はPt、Ir、又はRuからなる。また、記憶ノード24はPtからなる。
【0014】
以下に、本発明による脚柱型記憶ノード用コンタクトプラグの製造方法に含まれる工程について、図3〜図13を参考しながら詳しく説明する。図3〜図13において、図2の要素に対応する要素は同じ符号で表している。
【0015】
まず、図3に示すように、PECVD法によって、厚さ200〜1000nmのSiO2絶縁層20をシリコンからなる基板300上に形成する。
【0016】
次いで、図4に示すように、絶縁層20を露光及びエッチング工程によってパターン化して、直径が0.07〜0.15μmの埋込コンタクト202を形成する。
【0017】
次いで、図5に示すように、コンタクトプラグとして作用するポリシリコン導電層21を埋込コンタクト内に堆積した後、化学ドライエッチング(chemical dry etching;CDE)工程又は反応イオンエッチング(RIE)工程によってポリシリコン導電層21をエッチングバックして、埋込コンタクト202の開口部よりも約70〜170nm低い高さにする。さらに、バリヤー層22を導電層21上に堆積するとともに、Cl2又はBCl3などの塩素系ガスを用いるCDE工程又はRIE工程によってエッチングバックして、埋込コンタクト202の開口部よりも約20〜40nm低い高さにする。
【0018】
そして、図6に示すように、Pt、Ir、又はRuからなり、厚さが約30〜60nmである埋込コンタクト及び導電層の形状に対して順応的なシード層23を、IMP(ionized metal plasma)、スパッタリング、又はCVD工程によって、バリヤー層22及び絶縁層20上に形成する。この埋込コンタクト及び導電層の形状に対して順応的なシード層23はエッチングに対する停止層(stoppinglayer)として、また、電気めっきのための電極として機能する。
【0019】
次いで、図7に示すように、SiO2からなり、厚さが200〜1000nmである別の絶縁層30を、PECVD工程によってシード層上に形成する。
【0020】
そして、図8に示すように、寸法が約(0.07〜0.15μm)×(0.14〜0.45μm)のエッチングパターンを用いる露光工程及びエッチング工程によって、シード層23のホール302を形成する。エッチングされたホール302のパターンはその後形成される記憶ノード24(図10、図12参照)の表面パターンを規定する。ここで、Pt記憶ノードの表面積及びPt記憶ノードとプラグとの間のずれに対する許容誤差は、図9に示すように、ウェットエッチング工程を用いてホールの表面パターンを拡大することにより大きくすることができる。
【0021】
次いで、図11に示すように、Pt電気めっき工程によりPt記憶ノード24を形成する。この工程の間、シード層23を電極として用いる。ホール302の表面パターンを規定し絶縁層30によって囲まれた領域に、Pt記憶ノードの表面パターンが形成される。このようにして、垂直プロフィル角度や限界寸法における最小偏差といった長所を備えた記憶ノードが得られる。
【0022】
そして、図12に示すように、ウェットエッチング工程又はフッ素系ガスを用いるRIE工程によって、絶縁層30を除去する。絶縁層20の表面に位置するシード層23もRIE工程によって除去する。SiO2がエッチングされるとき、通常OES(optical emission spectrometry)のエッチング生成物が伴う。OESの出現はエッチング停止信号とみなされる。次に、過度のエッチングが生じる間露出した埋込シード層の多大な損失を防ぐため、Pt/SiO2間およびIr/SiO2間のエッチング選択比を、Ar/O2/Cl2又はAr/O2/BCl3の流量を調整することにより、約1に変える。バリヤー層22とその後形成されるBST膜(不図示)は、残存しているシード層23によって分離され、酸化を防止される。
【0023】
さらに、Ruシード層を上記工程に適用すると、Pt自体が主に酸素から成るエッチングガスによってエッチングされにくいため、Pt記憶ノードの表面の損失はより小さくなり、したがって、電気容量面積をより大きくすることができる(図13参照)。ただし、絶縁層上に位置するRuシード層は、Pt又はIrシード層よりも電流漏れがするといった特質がある。これに対し、Pt又はIrシード層を上述の工程に用いると、Pt記憶ノードの上面の縁はエッチングされて丸くなり、したがって、電気容量面積が小さくなる。一方、Pt又はIrシード層を用いる長所は、BST膜及びその後に形成される上部電極層の堆積に際して、段差をより良好に覆いうることである。
【0024】
なお、ここでは本発明の好ましい実施形態を記したが、当該技術を熟知する者なら誰でも、本発明の技術思想を脱しない範囲内で種々の修飾を施すことができる。上記の実施形態は例示に過ぎず、本発明の技術範囲はあくまでも特許請求の範囲の記載のとおりである。
【0025】
【発明の効果】
本発明による脚柱型記憶ノード用コンタクトプラグは、欠陥のないシード層を有し確実に機能を発揮するものとなる。また、記憶ノードの電気容量面積が大きく、記憶ノードとプラグのずれの許容誤差も大きい高性能のコンタクトプラグとなる。
【0026】
また、本発明による脚柱型記憶ノード用コンタクトプラグの製造方法は、欠陥のないシード層を有しかつ高性能のコンタクトプラグを容易に提供することができる。
【図面の簡単な説明】
【図1】従来の技術による記憶ノードを示す断面図である。
【図2】本発明の具体例による脚柱型記憶ノード用コンタクトプラグの断面図である。
【図3】本発明の具体例による脚柱型記憶ノード用コンタクトプラグ製造の初期工程を示す断面図である。
【図4】図3の工程に続く工程を示す断面図である。
【図5】図4の工程に続く工程を示す断面図である。
【図6】図5の工程に続く工程を示す断面図である。
【図7】図6の工程に続く工程を示す断面図である。
【図8】図7の工程に続く工程を示す断面図である。
【図9】図8の工程を修飾した工程を示す断面図である。
【図10】図9の工程を経た後の工程を示す断面図である。
【図11】図8の工程に続く工程を示す断面図である。
【図12】図11の工程に続く工程を示す断面図である。
【図13】図11の工程に続く工程を示す断面図である。
【符号の説明】
20…絶縁層、21…導電層、22…バリヤー層、23…シード層、24…脚柱型記憶ノード、202…埋込コンタクト、300…基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a structure of a pedestal type storage node in contact with a plug and a method of manufacturing the same, and more particularly, a pedestal including a seed layer having a shallow hole and a large-sized pedestal storage node. The present invention relates to a contact plug for a type storage node.
[0002]
[Prior art]
Under the condition that the same design standard is applied, the pillar-type storage node has a larger capacitance area than the concave-type storage node, but at present, the pillar-type storage node is manufactured using a conventional method. There is a tendency for confusion when etching the corners and critical dimensions of the profile and when the barrier layer is exposed due to misalignment.
[0003]
Then, H. Horri et al., “A Self-aligned stacked Capacitor using Novel Pt Electroplating Method for 1 Gbit DRAMs and Beyond” (see Symp. It has gained. As shown in FIG. 1, a
[0004]
[Problems to be solved by the invention]
However, forming a conformable seed layer by deposition in the buried contact of the Pt storage node described above is extremely difficult due to the large depth-to-width ratio of the buried contact (240 nm / 120 nm = 2). is there.
[0005]
Accordingly, it is an object of the present invention to provide a pillar type storage node contact plug having a shallow seed layer in a buried contact and a method of manufacturing the same.
[0006]
[Means for Solving the Problems]
The contact plug for a pillar type storage node according to the present invention includes an insulating layer, a conductive layer, a barrier layer, a seed layer, and a storage node, wherein the insulating layer has at least one buried contact. The conductive layer is formed in the buried contact. The barrier layer is formed on the conductive layer, the height obtained by adding a conductive layer and the barrier layer is not lower than the depth of the buried contact. Further, the seed layer is formed on the barrier layer and bulges upward at the edge of the opening of the buried contact. The pillar type storage node is formed on the seed layer.
[0007]
In this configuration, since the conductive layer and the barrier layer are provided inside the buried contact, the seed layer is located at an upper part, that is, a shallow portion in the buried contact. Therefore, the formation of the seed layer is facilitated, and a contact plug having a defect-free seed layer is obtained. It is also possible to increase the width of the buried contact, thereby increasing the electrical capacitance area of the storage node and increasing the tolerance for displacement due to the contact plug.
[0008]
The method of manufacturing a contact plug for a pillar type storage node according to the present invention includes: (a) providing a substrate; (b) forming a first insulating layer on the substrate; and (c) embedding the first insulating layer in the first insulating layer. Forming at least one contact, (d) forming a conductive layer and a barrier layer on the substrate in the buried contact by a series of deposition and etching (the height of the conductive layer plus the barrier layer is 20~40nm lower than the depth of the buried contacts), the step of forming the adaptive seed layer with respect to (e) the shape of the buried contact and the conductive layer on the first insulating layer and barrier layer, the (f) 2) forming an insulating layer and forming a hole connected to the buried contact therein; (g) forming a storage node for filling the hole on the seed layer; and (h) positioning on the first insulating layer. Second insulating layer and seed layer Comprising the step of removing.
[0009]
In this manufacturing method, by reducing the depth of the concave portion of the buried contact, the ratio of the depth to the width in the buried contact can be reduced, and the seed layer can be more adaptively deposited. The buried contact is formed by, for example, etching. At this time, it is easy to increase the width of the buried contact, and therefore, the tolerance of the area of the storage node and the displacement of the contact plug can be increased.
[0010]
The step of removing the seed layer located on the first insulating layer may employ etching. Here, by adjusting the etching parameters so that the etching rate of the seed layer is equal to the etching rate of the insulating layer below the seed layer, it is possible to prevent excessive etching of the remaining portion of the seed layer. Can be. As a result, a contact plug having a smoother surface on which a (Ba, Sr) TiO 3 film (BST film) can be deposited is obtained.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
In order to further clarify the objects, features and advantages of the present invention, preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
[0012]
As shown in FIG. 2, the pillar type storage node contact plug includes an insulating layer (dielectric layer) 20, a buried
[0013]
Here, the
[0014]
Hereinafter, the steps included in the method of manufacturing a pillar type storage node contact plug according to the present invention will be described in detail with reference to FIGS. 3 to 13, elements corresponding to the elements in FIG. 2 are denoted by the same reference numerals.
[0015]
First, as shown in FIG. 3, a 200-1000 nm-thick SiO 2 insulating layer 20 is formed on a
[0016]
Next, as shown in FIG. 4, the
[0017]
Next, as shown in FIG. 5, after a polysilicon
[0018]
Then, as shown in FIG. 6, a
[0019]
Next, as shown in FIG. 7, another insulating
[0020]
Then, as shown in FIG. 8, a
[0021]
Next, as shown in FIG. 11, a
[0022]
Then, as shown in FIG. 12, the insulating
[0023]
Furthermore, when a Ru seed layer is applied to the above process, the loss of the surface of the Pt storage node is smaller because Pt itself is not easily etched by an etching gas mainly composed of oxygen, and therefore, a larger capacitance area is required. (See FIG. 13). However, the Ru seed layer located on the insulating layer has such a characteristic that current leaks more than the Pt or Ir seed layer. In contrast, when a Pt or Ir seed layer is used in the above process, the top edge of the Pt storage node is etched and rounded, thus reducing the capacitance area. On the other hand, the advantage of using the Pt or Ir seed layer is that the step is better covered when depositing the BST film and the upper electrode layer formed thereafter.
[0024]
Although the preferred embodiment of the present invention has been described herein, any person skilled in the art can make various modifications without departing from the technical idea of the present invention. The above embodiments are merely examples, and the technical scope of the present invention is as described in the claims.
[0025]
【The invention's effect】
The pillar-type storage node contact plug according to the present invention has a defect-free seed layer and reliably functions. In addition, a high-performance contact plug having a large electric capacitance area of the storage node and a large tolerance of a shift between the storage node and the plug is obtained.
[0026]
Further, the method of manufacturing a contact plug for a pillar-type storage node according to the present invention can easily provide a high-performance contact plug having a defect-free seed layer.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a storage node according to a conventional technique.
FIG. 2 is a sectional view of a pillar type storage node contact plug according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating an initial step of manufacturing a contact plug for a pillar-type storage node according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 5 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 6 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 7 is a cross-sectional view showing a step that follows the step of FIG.
8 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 9 is a sectional view showing a step obtained by modifying the step of FIG. 8;
FIG. 10 is a sectional view showing a step after the step in FIG. 9;
FIG. 11 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 12 is a cross-sectional view showing a step that follows the step of FIG.
FIG. 13 is a cross-sectional view showing a step that follows the step of FIG.
[Explanation of symbols]
Reference Signs List 20: insulating layer, 21: conductive layer, 22: barrier layer, 23: seed layer, 24: pillar type storage node, 202: buried contact, 300: substrate
Claims (13)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW89100460 | 2000-01-13 | ||
TW089100460A TW454325B (en) | 2000-01-13 | 2000-01-13 | Structure and manufacturing method of pedestal storage node and its contact plug |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001196563A JP2001196563A (en) | 2001-07-19 |
JP3559234B2 true JP3559234B2 (en) | 2004-08-25 |
Family
ID=21658459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000281096A Expired - Lifetime JP3559234B2 (en) | 2000-01-13 | 2000-09-18 | Contact plug for pillar type storage node and method of manufacturing the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3559234B2 (en) |
TW (1) | TW454325B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100612561B1 (en) * | 2000-06-19 | 2006-08-11 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
KR100896180B1 (en) | 2007-01-23 | 2009-05-12 | 삼성전자주식회사 | Phase change Random Access Memory comprising phase change material layer formed by selective growth method and method of manufacturing the same |
-
2000
- 2000-01-13 TW TW089100460A patent/TW454325B/en not_active IP Right Cessation
- 2000-09-18 JP JP2000281096A patent/JP3559234B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW454325B (en) | 2001-09-11 |
JP2001196563A (en) | 2001-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6344964B1 (en) | Capacitor having sidewall spacer protecting the dielectric layer | |
KR102675933B1 (en) | Semiconductor memory device and method of fabricating the same | |
TW201803021A (en) | Methods of forming an elevationally extending conductor laterally between a pair of conductive lines | |
US6653186B2 (en) | Methods of fabrication integrated circuit capacitors having a dielectric layer between a u-shaped lower electrode and a support layer | |
JP2001210804A (en) | Method for manufacturing electrode of capacitor | |
JP2008502144A (en) | Metal-Insulator-Metal Capacitor Structure and Method of Forming It (Metal-Insulator-Metal Capacitor Formation Simultaneous with Aluminum Base Metal Wiring Level Using Hard Mask) | |
TW202010099A (en) | Memory device and method for manufacturing the same | |
US8084358B2 (en) | Semiconductor device and manufacturing method thereof | |
US5480824A (en) | Semiconductor memory cell capacitor and fabrication method thereof | |
US7755127B2 (en) | Capacitor in semiconductor device and method of manufacturing the same | |
JP3559234B2 (en) | Contact plug for pillar type storage node and method of manufacturing the same | |
JP2002026135A (en) | Manufacturing method for capacitor of semiconductor element | |
US6159791A (en) | Fabrication method of capacitor | |
US7332761B2 (en) | Method for fabricating capacitor of semiconductor device | |
US20030015796A1 (en) | Semiconductor device and production method thereof | |
KR20050033203A (en) | A method for manufacturing a capacitor | |
TW202234594A (en) | Dyanmic random access memory and method of manufacturing the same | |
JP2003332531A (en) | Manufacturing method of semiconductor device | |
US7018903B2 (en) | Method of forming semiconductor device with capacitor | |
JPH08236726A (en) | Method and structure for eliminating short circuit between conductors overlapping with each other | |
KR100269298B1 (en) | Method for etching pt layer in semiconductor fabrication | |
KR100861367B1 (en) | Method for forming capacitor of semiconductor memory device | |
US6465321B1 (en) | Method of forming a storage node in a semiconductor device | |
KR20070013078A (en) | Method for manufacturing capacitor | |
KR100403952B1 (en) | Method for fabricating capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040520 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3559234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |