JP3558054B2

JP3558054B2 - Impedance matching circuit

Info

Publication number: JP3558054B2
Application number: JP2001187499A
Authority: JP
Inventors: 小林　　秀章
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-06-21
Filing date: 2001-06-21
Publication date: 2004-08-25
Anticipated expiration: 2021-06-21
Also published as: JP2003008421A

Description

【０００１】
【発明の属する技術分野】
本発明はインピーダンス整合回路に係り、特に集積回路のドライバの出力電圧を感知して、伝送路に波形歪みを生じさせないようにドライバの出力インピーダンスを可変させることにより、伝送路との整合を実現するインピーダンス整合回路に関する。
【０００２】
【従来の技術】
集積回路の出力ドライバ等の電子回路の出力信号を伝送路に伝送する際に、伝送信号の波形歪みを無くすため、回路の出力インピーダンスと伝送路の特性インピーダンスとを整合させることが行われる。このインピーダンス整合方法には、抵抗で終端させる方法をとる。終端方法には、送信側で終端する方法と受信側で終端する方法がある。
【０００３】
また、ドライバから出力され伝送路を経てレシーバに入力される電圧は、ドライバのスイッチオン時点から０ＶからドライバのＨレベル出力電圧ＶＳまで直線的に増加する波形ではなく、進行波と反射波によりＨレベル出力電圧ＶＳの半分の電圧ＶＳ／２で伝送路の長さに応じた時間継続する波形部分（棚部分）を有する階段波形であることが知られており、この現象を利用してＶＳ／２より高いＨレベルの第１の基準電圧及びＶＳ／２より低いＬレベルの第２の基準電圧と、ドライバ出力電圧とをそれぞれ比較し、その比較結果に基づきドライバの出力インピーダンスを調整するインピーダンス整合回路が従来より知られている（特開２００１−２４４９７号公報：発明の名称「自己整合式ディジタルドライバ回路」）。
【０００４】
この従来回路は、ディジタル伝送のインタフェース部で前段ドライバと出力インピーダンス部と出力インピーダンス制御部とを有し、出力インピーダンス部と出力インピーダンス制御部の両方または一方に前段ドライバ出力信号を入力するドライバ回路であって、上記前段ドライバ出力信号と上記出力インピーダンス部の出力信号と第１の基準電圧と第２の基準電圧とを入力し制御信号を上記出力インピーダンス部に出力する出力インピーダンス制御部と、上記前段ドライバ出力信号と上記制御信号とを基に出力インピーダンスを設定する出力インピーダンス部とを有する構成である。
【０００５】
この従来回路によれば、伝送信号がＬレベルからＨレベルへ切り替わる場合、Ｈレベルの第１の基準電圧と出力インピーダンス部の出力信号とを比較し、その比較結果に応じて出力インピーダンス部のインピーダンスを可変制御して確実に単調な電圧上昇を得、更に出力インピーダンス部の出力信号が第１の基準電圧より高くなると、出力インピーダンス部のインピーダンスを高くするように制御して、負荷を駆動している間、出力インピーダンス部の出力信号を第１の基準電圧に等しい電圧に制御し、その後にレシーバから全反射して戻ってくる反射波形により出力インピーダンス部の出力信号が第１の基準電圧の２倍の電圧付近に達すると、出力インピーダンス部の出力インピーダンスを更に高くまたはハイインピーダンス状態に設定する。
【０００６】
伝送信号がＨレベルからＬレベルへ切り替わる場合、Ｌレベルの第２の基準電圧と出力インピーダンス部の出力信号とを比較し、その比較結果に応じて出力インピーダンス部のインピーダンスを可変制御して確実に単調な電圧下降を得、以後上記のＬレベルからＨレベルへの切り替わりと同様の出力インピーダンス制御が行われる。
【０００７】
【発明が解決しようとする課題】
しかるに、上記の従来の受信側で終端する方法は、送信側から終端に常に電流を流すため、消費電力の増大につながるという問題がある。一方、特開２００１−２４４９７号公報記載の従来回路では、出力インピーダンス部の第１の基準電圧と第２の基準電圧の間の出力電圧波形部分において単調な電圧上昇又は単調な電圧降下が得られるようにドライバの出力インピーダンスを調整することで波形歪みを低減するものである。
【０００８】
しかしながら、出力ドライバの出力インピーダンスと伝送路の特性インピーダンスが等しいというインピーダンス整合条件を満足しているときには、出力ドライバの出力信号波形は、ＶＳ／２付近で階段部分を有する階段波形になるが、上記の従来の回路では、ＶＳ／２付近での階段部分を無くすような出力インピーダンス調整であるため、インピーダンス整合条件を悪化させるもので、ドライバの出力信号波形が単調的に変化しても、伝送路を経由したレシーバの入力信号波形が単調的に変化する綺麗な波形が得られない。
【０００９】
本発明は上記の点に鑑みなされたもので、伝送路上の階段波形に注目し、伝送路の整合条件をドライバの出力電圧から判断し、安定動作・低消費電力が期待できるインピーダンス整合回路を提供することを目的とする。
【００１０】
また、本発明の他の目的は、ドライバの出力インピーダンスの整合条件を満たすことにより、レシーバに単調的に変化する信号を供給し得るインピーダンス整合回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するため、第１の発明は、ドライバの出力信号を伝送路を介してレシーバへ供給する際に、ドライバの出力インピーダンスを伝送路の特性インピーダンスに整合させるインピーダンス整合回路であって、ドライバの出力端子と伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時にドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が第１のレベルに達した第１の時間を示す第１の時間検出信号と第２のレベルに達した第２の時間を示す第２の時間検出信号をそれぞれ出力する時間検出手段と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、時間検出手段からの第１及び第２の時間検出信号が示す第１の時間と基準時間との差分時間及び第２の時間と基準時間との差分時間をそれぞれ測定し、差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力する差分時間測定手段とを有する構成としたものである。
【００１２】
また、上記の目的を達成するため、第２の発明は、ドライバの出力端子と伝送路の間に接続され、外部からの制御信号によりインピーダンスが可変調整される出力インピーダンス調整器と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号が第１のレベルに達したことを示す第１の検出信号と第２のレベルに達したことを示す第２の検出信号をそれぞれ出力する検出回路と、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間が予め基準時間として設定されており、ドライバの入力信号と検出回路からの第１及び第２の検出信号とに基づき、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点から第１のレベルに達するまでの第１の時間と第２のレベルに達するまでの第２の時間を検出し、これら第１及び第２の検出時間と基準時間との差分時間を測定し、差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力する測定器とを有する構成としたものである。
【００１３】
一般に、伝送路の整合条件はドライバの出力インピーダンスと伝送路の特性インピーダンスが等しい時である。この時、伝送路上に進行波として、信号電圧の半分の電圧が立ち、レシーバからの反射波で残り半分の電圧が加算されて信号電圧と同じになる。このインピーダンス整合がとれた状態では、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生する。逆にインピーダンス整合が取れていない状態では、出力インピーダンス調整器の出力信号の階段波形部分はＨレベル又はＬレベルの中間レベル付近では発生しない。
【００１４】
そこで、上記の第１及び第２の発明では、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルと、階段波形部分経過直後の第２の時間における第２のレベルとを予め設定しており、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点から第１のレベルに達するまでの第１の時間と第２のレベルに達するまでの第２の時間を検出し、これら第１及び第２の検出時間と、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの基準時間との差分時間を測定し、その差分時間に基づき第１の時間が基準時間より短く、かつ、第２の時間が基準時間より長くなるように、出力インピーダンス調整器のインピーダンスを調整する制御信号を出力インピーダンス調整器へ出力することにより、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにできる。
【００１５】
ここで、上記の検出回路は、ドライバの出力インピーダンスと伝送路の特性インピーダンスとが整合されている場合において、ドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分に達するまでの所定時間の直前の第１の時間における第１のレベルの電圧を発生する第１の電圧発生回路と、階段波形部分経過直後の第２の時間における第２のレベルの電圧を発生する第２の電圧発生回路と、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号と第１の電圧発生回路からの電圧とを比較して第１の検出信号を出力する第１の比較器と、インピーダンス整合のためのインピーダンス調整時に出力インピーダンス調整器の出力信号と第２の電圧発生回路からの電圧とを比較して第２の検出信号を出力する第２の比較器とよりなる。
【００１６】
また、上記の測定器は、ドライバの無負荷時に、出力インピーダンス調整器の出力信号がドライバへの立上がり信号入力時点からＨレベル又はＬレベルに達するまでの時間を基準時間として設定していることを特徴とする。この発明では、基準時間を、ドライバの負荷時にドライバへの立上がり信号入力時点から出力インピーダンス調整器の出力信号が階段波形部分内に達するまでの時間に設定することができる。
【００１７】
また、本発明は上記の目的を達成するため、測定器は、第１の時間が基準時間より長いときには出力インピーダンス調整器のインピーダンスを小さくし、第２の時間が基準時間より短いときには出力インピーダンス調整器のインピーダンスを大きくするように出力インピーダンス調整器のインピーダンスを調整することを特徴とする。この発明では、第１の時間が基準時間より短く、また、第２の時間が基準時間より長くなるようなインピーダンス調整を行う。
【００１８】
更に、本発明は上記の目的を達成するため、上記の測定器を、出力インピーダンス調整器のインピーダンスを最小値に設定した後、第２の時間と第１の時間との時間差が、第１の時間よりも長くなるまで、出力インピーダンス調整器のインピーダンスを所定値ずつ増加させていき、その増加途中で出力インピーダンス調整器のインピーダンスが最大値に達したときには、最大値のインピーダンスを出力インピーダンス調整器に設定する構成としたものである。この発明では、出力インピーダンス調整器の出力信号に階段波形部分が生じない場合は、最大値のインピーダンスを出力インピーダンス調整器に設定することができる。
【００１９】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるインピーダンス整合回路の一実施の形態の回路図を示す。この実施の形態は、集積回路の出力ドライバ１の出力インピーダンスを伝送路と整合させる回路で、出力ドライバ１は出力インピーダンス調整器２を介して伝送路（信号線）に接続されている。出力インピーダンス調整器２は、出力ドライバ１の出力インピーダンスＺＳを調整して出力に接続される伝送路との整合をとるためのものである。
【００２０】
また、抵抗Ｒ１とＲ２の直列回路と、抵抗Ｒ３とＲ４の直列回路とが電源電圧ＶＤＤとグランドとの間に接続されている。比較器４は出力インピーダンス調整器２の出力電圧と、抵抗Ｒ１及びＲ２で抵抗分圧された電圧とを比較する構成とされており、同様に、比較器５は出力インピーダンス調整器２の出力電圧と、抵抗Ｒ３及びＲ４で抵抗分圧された電圧とを比較する構成とされている。更に、比較器４及び５の出力信号が差分時間測定器６を介して出力インピーダンス調整器２の制御端子に接続されている。
【００２１】
図２は出力ドライバ１と伝送路の等価回路を示す。同図において、出力ドライバ１はＨレベル出力電圧ＶＳの電圧源と出力インピーダンスＺＳで近似され、特性インピーダンスＺ０の伝送路８に接続される。ここで、スイッチ（図示せず）が入り、例えばＨレベル（信号電圧ＶＳ）の立上がり入力が出力ドライバ１にあるものとすると、この結果、伝送路８には、
ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
の電圧が発生し、伝送路８を進行波として進む。この進行波はレシーバ（図示せず）まで達すると、レシーバの入力インピーダンスは無限大に近いため、全反射する。
【００２２】
全反射の場合、レシーバの入力に発生する電圧は、進行波の電圧に同じ電圧の反射波が加算されるので、
２×ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
となる。これが進行波と反射波の合成波の電圧である。回路の整合条件では、合成波の電圧がＶＳと等しいので、
ＶＳ＝２×ＶＳ×Ｚ０／（ＺＳ＋Ｚ０）
となり、この条件を満足する出力インピーダンスＺＳと特性インピーダンスＺ０の関係は、ＺＳ＝Ｚ０のときである。
【００２３】
この整合条件を満足するときの出力ドライバ１の出力に現れる電圧の時間変化を図３に示す。同図に示すように、出力ドライバ１の出力電圧が０からＶＳまで立ち上がる時、初めに進行波の電圧、すなわちＶＳ／２の電圧まで立ち上がり、その後に反射波による電圧が加算されてＶＳの電圧が出力ドライバ１の出力に現れる。出力電圧がＶＳとなる時間は、信号が伝送路８を往復する時間である。
【００２４】
ここで、出力ドライバ１の出力電圧が０からＶＳまで立ち上がる時の波形は、中間の電圧ＶＳ／２である時間継続する階段波形となる。なお、この時の進行波の電圧が、ＶＳ／２になるのは、ＺＳ＝Ｚ０の条件から計算される。従って、電圧ＶＳ／２で階段を作っている波形があれば、回路の整合条件を満たしている。なお、図３中、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２５】
これに対して、ＺＳ＞Ｚ０やＺＳ＜Ｚ０のような回路の整合条件を満たしていない時には、出力ドライバ１の出力電圧波形は、上記とは異なる波形を示す。このことについて説明するに、図４はＺＳ＞Ｚ０のときの出力ドライバ１の出力に現れる電圧の時間変化を示す。この場合は、反射を繰り返してＶＳまで上がるので、最初に電圧がＶＳ／２に達する時間よりも早い時間で、すなわちＶＳ／２より低い電圧に最初の階段波形が現れ、ＶＳ／２の電圧に階段波形は現れない。なお、図４中、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２６】
図５はＺＳ＜Ｚ０のときの出力ドライバ１の出力に現れる電圧の時間変化を示す。この場合は、反射の影響で波打った波形となる。このときは最初に電圧がＶＳ／２に達する時間よりも遅い時間で、すなわちＶＳ／２より高い電圧に最初の階段波形が現れ、ＶＳ／２の電圧に階段波形は現れない。なお、ｔ１は出力電圧がＶＳ／２となる直前の時間、ｔ２は直後の時間を示す。
【００２７】
以上の図３乃至図５から、ＶＳ／２の電圧に階段波形が現れるように、出力インピーダンスＺＳを調整すれば、その回路は整合条件を満たすことがわかる。そこで、本発明では、ＶＳ／２の少し下の電圧を通過する時間ｔ１とＶＳ／２の少し上の電圧を通過する時間ｔ２の２つの時間ポイントを監視することで、出力ドライバ１のインピーダンスＺＳを伝送路の特性インピーダンスＺ０と整合させようとするものである。
【００２８】
図１は上記の原理に従って、出力ドライバ１の出力インピーダンスを伝送路の特性インピーダンスと整合させる整合回路で、設定電圧であるＶＳ／２より少し上の電圧（時間ｔ２の設定電圧）は、抵抗Ｒ１とＲ２の抵抗分割により作成している。また、設定電圧であるＶＳ／２より少し下の電圧（時間ｔ１の設定電圧）は抵抗Ｒ３とＲ４の抵抗分割により作成している。更に、比較器４は、時間ｔ２の設定電圧と出力端子に現れる電圧を比較し、比較器５は、時間ｔ１の設定電圧と出力端子に現れる電圧を比較する。これらの比較器４及び比較器５は、出力端子に現れる電圧が設定電圧以上の時にＨレベルを出力する。
【００２９】
また、差分時間測定器６は、出力ドライバ１の入力信号の立ち上がり開始時点から出力インピーダンス調整器２の出力電圧が、それぞれ時間ｔ１の設定電圧、時間ｔ２の設定電圧に立ち上がるまでの時間ｔ１、ｔ２を求め、その値から、出力インピーダンス調整器２で出力インピーダンスＺＳを可変する信号を、出力インピーダンス調整器２の制御端子へ出力する。
【００３０】
次に、図１の実施の形態の動作について、図６のフローチャート等を併せ参照して説明する。まず、Ｌレベルにある出力ドライバ１に信号電圧ＶＳのＨレベル信号が入力されたものとすると、差分時間測定器６は、その入力時点から比較器５の出力信号がＨレベルに達するまでの時間に基づき、出力インピーダンス調整器２の出力電圧が０からＶＳ／２よりやや低い電圧に達するまでの時間ｔ１を検出し、その検出時間ｔ１と基準時間Ａとを大小比較する（ステップＳ１）。ここで、基準時間Ａは、出力ドライバ１の無負荷時に、出力電圧が０からＶＳまで立上がる、予め測定しておいた時間である。この基準時間Ａは、通常、出力ドライバ１の負荷時の出力電圧が立上がってからＶＳ／２付近の階段波形部分までに達している時間に相当する。
【００３１】
差分時間測定器６は、ｔ１がＡより長ければ出力インピーダンスＺＳの値を小さくする制御信号を出力インピーダンス調整器２へ供給し（ステップＳ２）、その出力インピーダンスＺＳが前回までの値よりも小さい最小値であるかどうか判定し（ステップＳ３）、最小値でなければ、再びステップＳ１に戻って時間ｔ１と基準時間Ａとの大小比較を行うが、最小値であれば、そのときの値を出力インピーダンスＺＳとして決定する（ステップＳ４）。上記の出力インピーダンス調整器２のインピーダンス調整により、時間ｔ１が基準時間Ａに近付くか、基準時間Ａより短くなる。
【００３２】
他方、差分時間測定器６は、時間ｔ１が基準時間Ａ以下であるときには、信号入力時点から比較器４の出力信号がＨレベルに達するまでの時間に基づき、出力インピーダンス調整器２の出力電圧が０からＶＳ／２よりやや高い電圧に達するまでの時間ｔ２を検出し、その検出時間ｔ２と基準時間Ａとを大小比較する（ステップＳ５）。
【００３３】
続いて、差分時間測定器６は、時間ｔ２が基準時間Ａより短ければ出力インピーダンスＺＳの値を大きくする制御信号を出力インピーダンス調整器２へ供給し（ステップＳ６）、その出力インピーダンスＺＳが前回までの値よりも大きい最大値であるかどうか判定し（ステップＳ７）、最大値でなければ、再びステップＳ２に戻って時間ｔ２と基準時間Ａとの大小比較を行うが、最大値であれば、そのときの値を出力インピーダンスＺＳとして決定する（ステップＳ８）。上記の出力インピーダンス調整器２のインピーダンス調整により、時間ｔ２が基準時間Ａに近付くか、基準時間Ａより長くなる。
【００３４】
このようにして、差分時間測定器６は時間ｔ１が基準時間Ａより短く、時間ｔ２が基準時間Ａより長くなる出力インピーダンスＺＳの値を見つける。これにより、出力インビーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になるため、結果として、出力ドライバ１の出力インピーダンスＺＳを伝送路の特性インピーダンスＺ０と整合させることができる。
【００３５】
図７はＺＳ＝Ｚ０となる出力インピーダンスＺＳに調整できたときのタイムチャートで、図７（Ａ）に示す信号が出力ドライバ１及び出力インピーダンス調整器２から出力される場合、比較器５から時間ｔ１で図７（Ｂ）に示すようにＨレベルの信号が出力され、続いて比較器４から時間ｔ２で図７（Ｃ）に示すようにＨレベルの信号が出力される。また、図７（Ｄ）は出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さの信号であり、ある長さのこの階段波形部分が得られるように（換言すると、出力インピーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になるように）、出力インピーダンスＺＳを調整することにより、出力ドライバ１と伝送路の整合条件を満たすことができる。
【００３６】
これに対し、ＺＳ＞Ｚ０の場合の出力ドライバ１及び出力インピーダンス調整器２の出力信号は、図８（Ａ）に示すようになり、比較器５から図８（Ｂ）に示す信号が得られ、比較器４から図８（Ｃ）に示す信号が取り出されるので、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さを示す信号は図８（Ｄ）に示すように、その継続時間が殆どない。
【００３７】
同様に、ＺＳ＜Ｚ０の場合の出力ドライバ１及び出力インピーダンス調整器２の出力信号は、図９（Ａ）に示すようになり、比較器５から図９（Ｂ）に示す信号が得られ、比較器４から図９（Ｃ）に示す信号が取り出されるので、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分の長さを示す信号は図９（Ｄ）に示すように、その継続時間が殆どない。
【００３８】
しかしながら、上記の短い継続時間内でＺＳ＞Ｚ０及びＺＳ＜Ｚ０の場合は、図６に示したフローチャートに従う動作により、本実施の形態によれば、出力インビーダンス調整器２の出力信号の階段部分がＶＳ／２付近になるように出力インピーダンス調整器２のインピーダンスを調整することにより、ＺＳ＝Ｚ０を満足するように調整できる。なお、出力インビーダンス調整器２の出力信号の階段波形部分がＶＳ／２付近になることにより、レシーバの入力信号波形は単調に増加する綺麗な波形となる。
【００３９】
次に、本発明の他の実施の形態について説明する。この実施の形態では、まず、差分時間測定器６は出力インピーダンス調整器２のインピーダンスＺＳを最小値に調整する（ステップＳ１１）。続いて、差分時間測定器６は、入力信号の立上がり時点から比較器５からＨレベルの信号が入力されるまでの時間ｔ１と、入力信号の立上がり時点から比較器４からＨレベルの信号が入力されるまでの時間ｔ２との時間差（ｔ２−ｔ１）が、時間ｔ１より大きくなるまで、ＺＳの値を所定値αずつ増やしていく（ステップＳ１２、Ｓ１３、Ｓ１４）。
【００４０】
このようにして、出力インピーダンス調整器２の出力信号のＶＳ／２付近の階段波形部分を見付け、上記の時間差（ｔ２−ｔ１）が時間ｔ１より大きくなった時点でインピーダンスＺＳの調整を終了する。通常、このときには、ＺＳは最大値未満である。
【００４１】
なお、伝送路の長さが短く、伝送に要する時間が、信号の立ち上がり時間に比べて少ない場合、出力ドライバ１の出力に現れる電圧に階段波形が発生しない。この場合は、ドライブ能力は少なくても差し支えないので、出力インピーダンスＺＳが最大になったことが検出された時に（ステップＳ１３）、インピーダンス調整処理を止め、ＺＳに最大値を設定する（ステップＳ１５）。ＺＳを最大値にしたのは、消費電力を抑えるためである。
【００４２】
なお、本発明は以上の実施の形態に限定されるものではなく、例えば、出力ドライバ１にＬレベル（ＧＮＤ）の立下がり入力があったときには、図３乃至図５や図７乃至図９に示したドライバ出力信号波形がＶＳから０Ｖ方向へ立下がる点が異なり、よって時間ｔ１、ｔ２はドライバ出力信号レベルがＶＳ／２よりやや高い電圧、ＶＳ／２よりやや低い電圧に達する時間に設定される点が上記の実施の形態と異なるだけで、原理的には上記の実施の形態と同様の動作により、出力インピーダンスの整合条件を満足するような出力インピーダンスの調整ができる。なお、本明細書において、ドライバへの立上がり入力はＬレベルへの立下がり入力も包含する。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにしたため、伝送路を送信側で終端する方法で、ドライバの出力インビーダンスと伝送路の特性インピーダンスとの整合を自動的にとることができ、これにより、温度変化や電圧変化によってドライバの内部インピーダンスが変わって伝送路との整合状態からずれた場合でも、安定なインピーダンス整合動作と低消費電力化を実現できる。
【００４４】
また、本発明によれば、出力インピーダンス調整器の出力信号の階段波形部分がＨレベル又はＬレベルの中間レベル付近で発生するようにしたため、レシーバの入力信号波形を単調変化する波形にすることができる。
【００４５】
更に、本発明によれば、伝送路の長さが短く、伝送に要する時間が信号の立上がり（立下がりを含む）時間に比べて少なく、出力インピーダンス調整器の出力信号に階段波形部分が生じない場合は、最大値のインピーダンスを出力インピーダンス調整器に設定するようにしたため、消費電力を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の回路図である。
【図２】出力ドライバと伝送路の等価回路図である。
【図３】ＺＳ＝Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図４】ＺＳ＞Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図５】ＺＳ＜Ｚ０時の出力インピーダンス調整器の出力電圧のタイムチャートである。
【図６】本発明の一実施の形態における差分時間測定器の動作説明用フローチャートである。
【図７】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけたときの図１の各部のタイムチャートである。
【図８】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけ、ＺＳ＞Ｚ０の場合の図１の各部のタイムチャートである。
【図９】ｔ１がＡより短く、ｔ２がＡより長くなるＺＳの値を見つけ、ＺＳ＜Ｚ０の場合の図１の各部のタイムチャートである。
【図１０】本発明の他の実施の形態における差分時間測定器の動作説明用フローチャートである。
【符号の説明】
１出力ドライバ
２出力インピーダンス調整器
４、５比較器
６差分時間測定器
Ｚ０特性インピーダンス
ＺＳ出力インピーダンス
ＶＳ電圧源
Ｒ１〜Ｒ４抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an impedance matching circuit, and in particular, realizes matching with a transmission line by sensing an output voltage of a driver of an integrated circuit and changing an output impedance of the driver so as not to cause waveform distortion in the transmission line. The present invention relates to an impedance matching circuit.
[0002]
[Prior art]
When an output signal of an electronic circuit such as an output driver of an integrated circuit is transmitted to a transmission line, the output impedance of the circuit and the characteristic impedance of the transmission line are matched to eliminate waveform distortion of the transmission signal. In this impedance matching method, a method of terminating with a resistor is used. The termination method includes a method of terminating on the transmitting side and a method of terminating on the receiving side.
[0003]
Also, the voltage output from the driver and input to the receiver via the transmission path does not have a waveform that linearly increases from 0 V to the H level output voltage VS of the driver from the time when the driver is turned on. It is known that the waveform is a staircase waveform having a waveform portion (shelf portion) that lasts for a time corresponding to the length of the transmission line at a voltage VS / 2 that is half of the level output voltage VS. Impedance matching for comparing the first reference voltage of the H level higher than 2 and the second reference voltage of the L level lower than VS / 2 with the driver output voltage, and adjusting the output impedance of the driver based on the comparison result. 2. Description of the Related Art A circuit is conventionally known (Japanese Patent Laid-Open No. 2001-24497: Title of Invention: "Self-aligned Digital Driver Circuit").
[0004]
This conventional circuit is a digital transmission interface unit having a pre-stage driver, an output impedance unit, and an output impedance control unit, and a driver circuit that inputs a pre-stage driver output signal to both or one of the output impedance unit and the output impedance control unit. An output impedance control unit that receives the pre-stage driver output signal, the output signal of the output impedance unit, a first reference voltage, and a second reference voltage, and outputs a control signal to the output impedance unit; The configuration includes an output impedance unit that sets an output impedance based on a driver output signal and the control signal.
[0005]
According to this conventional circuit, when the transmission signal switches from the L level to the H level, the first reference voltage at the H level is compared with the output signal of the output impedance section, and the impedance of the output impedance section is determined according to the comparison result. Is variably controlled to reliably obtain a monotonous voltage rise, and when the output signal of the output impedance section becomes higher than the first reference voltage, control is performed so as to increase the impedance of the output impedance section to drive the load. During this time, the output signal of the output impedance section is controlled to a voltage equal to the first reference voltage, and then the output signal of the output impedance section is changed to the first reference voltage by the reflected waveform that is totally reflected back from the receiver. When the voltage reaches about twice the voltage, the output impedance of the output impedance section is set to a higher or higher impedance state. .
[0006]
When the transmission signal is switched from the H level to the L level, the second reference voltage at the L level is compared with the output signal of the output impedance unit, and the impedance of the output impedance unit is variably controlled according to the comparison result to ensure the reliability. A monotonous voltage drop is obtained, and thereafter output impedance control similar to the above-described switching from the L level to the H level is performed.
[0007]
[Problems to be solved by the invention]
However, the above-described conventional method of terminating on the receiving side has a problem that power consumption increases because current always flows from the transmitting side to the terminating end. On the other hand, in the conventional circuit described in Japanese Patent Application Laid-Open No. 2001-24497, a monotonous voltage rise or a monotonous voltage drop is obtained in an output voltage waveform portion between the first reference voltage and the second reference voltage in the output impedance section. Thus, the waveform distortion is reduced by adjusting the output impedance of the driver.
[0008]
However, when the impedance matching condition that the output impedance of the output driver is equal to the characteristic impedance of the transmission line is satisfied, the output signal waveform of the output driver becomes a staircase waveform having a staircase near VS / 2. In the conventional circuit, the output impedance is adjusted so as to eliminate the stepped portion near VS / 2, which deteriorates the impedance matching condition. Even if the output signal waveform of the driver changes monotonically, the transmission line However, it is not possible to obtain a beautiful waveform in which the input signal waveform of the receiver passing through the filter changes monotonously.
[0009]
The present invention has been made in view of the above points, and provides an impedance matching circuit that pays attention to a staircase waveform on a transmission line, determines a matching condition of the transmission line from an output voltage of a driver, and can expect stable operation and low power consumption. The purpose is to do.
[0010]
It is another object of the present invention to provide an impedance matching circuit that can supply a monotonically changing signal to a receiver by satisfying a matching condition of a driver output impedance.
[0011]
[Means for Solving the Problems]
To achieve the above object, a first aspect of the present invention is an impedance matching circuit that matches an output impedance of a driver with a characteristic impedance of a transmission path when supplying an output signal of the driver to a receiver via the transmission path. An output impedance adjuster connected between the output terminal of the driver and the transmission line, the impedance of which is variably adjusted by a control signal from the outside, and a case where the output impedance of the driver and the characteristic impedance of the transmission line are matched. A first level at a first time immediately before a predetermined time from when a rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion, and a second time immediately after the elapse of the staircase waveform portion And the second level at the time is set in advance, and the impedance for impedance matching is set. A first time detection signal indicating a first time at which the output signal of the output impedance adjuster has reached the first level from a time of input of a rising signal to the driver during the impedance adjustment, and a second time at which the output signal has reached the second level A time detecting means for outputting a second time detecting signal indicating the following, and when the output impedance of the driver and the characteristic impedance of the transmission line are matched, the output of the output impedance adjuster from the time of the rising signal input to the driver The time required for the signal to reach the inside of the staircase waveform portion is set in advance as a reference time, and the difference time between the first time indicated by the first and second time detection signals from the time detection means and the reference time and the difference time The second time is measured based on the difference time between the second time and the reference time, and the second time is shorter than the reference time based on the difference time. Ri so as long, it is obtained by a structure having a difference time measuring means for outputting a control signal for adjusting the impedance of the output impedance adjuster to the output impedance adjuster.
[0012]
According to a second aspect of the present invention, there is provided an output impedance adjuster connected between an output terminal of a driver and a transmission line, the impedance of which is variably adjusted by an external control signal, and an output of the driver. When the impedance and the characteristic impedance of the transmission line are matched, the first time immediately before the predetermined time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion is obtained. 1 and a second level at a second time immediately after the elapse of the staircase waveform portion, and the output signal of the output impedance adjuster reaches the first level during impedance adjustment for impedance matching. And a second detection signal indicating that the second level has been reached, respectively. When the output impedance of the driver and the characteristic impedance of the transmission line are matched, the time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the stepped waveform portion The output signal of the output impedance adjuster is set to a first level from the time when the rising signal is input to the driver based on the input signal of the driver and the first and second detection signals from the detection circuit. A first time to reach the second level and a second time to reach the second level, and measure a difference time between the first and second detection times and the reference time. The impedance of the output impedance adjuster is adjusted so that the first time is shorter than the reference time and the second time is longer than the reference time. It is obtained by a structure and a measuring device for outputting a control signal to the output impedance adjuster for.
[0013]
Generally, the matching condition of the transmission line is when the output impedance of the driver is equal to the characteristic impedance of the transmission line. At this time, half the voltage of the signal voltage rises as a traveling wave on the transmission line, and the other half of the voltage is added by the reflected wave from the receiver, and becomes the same as the signal voltage. In this impedance-matched state, a staircase waveform portion of the output signal of the output impedance adjuster is generated near an intermediate level between the H level and the L level. Conversely, when the impedance is not matched, the staircase waveform portion of the output signal of the output impedance adjuster does not occur near the intermediate level between the H level and the L level.
[0014]
Therefore, in the first and second inventions, the first level in the first time immediately before the predetermined time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion. And a second level at a second time immediately after the elapse of the staircase waveform portion, and the second level from when the output signal of the output impedance adjuster reaches the first level after the rising signal is input to the driver. 1 and a second time until the second level is reached. The first and second detection times and the output signal of the output impedance adjuster from the time of the rising signal input to the driver are converted into a staircase waveform part. Is measured, and a first time is shorter than the reference time and a second time is longer than the reference time based on the difference time. As described above, by outputting the control signal for adjusting the impedance of the output impedance adjuster to the output impedance adjuster, the staircase waveform portion of the output signal of the output impedance adjuster is generated near an intermediate level between the H level and the L level. it can.
[0015]
Here, when the output impedance of the driver and the characteristic impedance of the transmission line are matched, the detection circuit is configured to operate from the time when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion. A first voltage generating circuit for generating a first level voltage at a first time immediately before the predetermined time, and a second voltage generating circuit for generating a second level voltage at a second time immediately after the elapse of the staircase waveform portion. And a first comparator that compares an output signal of the output impedance adjuster with a voltage from the first voltage generation circuit and outputs a first detection signal during impedance adjustment for impedance matching. When the impedance is adjusted for impedance matching, the output signal of the output impedance adjuster and the voltage from the second voltage generator are More a second comparator for outputting a second detection signal compare.
[0016]
Further, in the above measuring instrument, when no load is applied to the driver, the time from when the output signal of the output impedance adjuster reaches the H level or the L level after the rising signal is input to the driver is set as the reference time. Features. According to the present invention, the reference time can be set to the time from when the rising signal is input to the driver when the driver is loaded to when the output signal of the output impedance adjuster reaches the staircase waveform portion.
[0017]
Further, in order to achieve the above object, the present invention provides a measuring instrument, wherein the impedance of the output impedance adjuster is reduced when the first time is longer than the reference time, and the output impedance is adjusted when the second time is shorter than the reference time. The impedance of the output impedance adjuster is adjusted so as to increase the impedance of the device. In the present invention, the impedance is adjusted so that the first time is shorter than the reference time and the second time is longer than the reference time.
[0018]
Further, in order to achieve the above object, according to the present invention, after setting the impedance of the output impedance adjuster to the minimum value, the time difference between the second time and the first time is equal to the first time. The impedance of the output impedance adjuster is increased by a predetermined value until the time becomes longer than the time.If the impedance of the output impedance adjuster reaches the maximum value during the increase, the impedance of the maximum value is sent to the output impedance adjuster. It is configured to be set. According to the present invention, when no staircase waveform portion occurs in the output signal of the output impedance adjuster, the maximum impedance can be set in the output impedance adjuster.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of an embodiment of the impedance matching circuit according to the present invention. This embodiment is a circuit for matching the output impedance of an output driver 1 of an integrated circuit with a transmission line. The output driver 1 is connected to a transmission line (signal line) via an output impedance adjuster 2. The output impedance adjuster 2 is for adjusting the output impedance ZS of the output driver 1 so as to match with the transmission line connected to the output.
[0020]
Further, a series circuit of the resistors R1 and R2 and a series circuit of the resistors R3 and R4 are connected between the power supply voltage VDD and the ground. The comparator 4 compares the output voltage of the output impedance adjuster 2 with the voltage divided by the resistors R1 and R2. Similarly, the comparator 5 outputs the output voltage of the output impedance adjuster 2. And the voltage divided by the resistors R3 and R4. Further, the output signals of the comparators 4 and 5 are connected to the control terminal of the output impedance adjuster 2 via the differential time measuring device 6.
[0021]
FIG. 2 shows an equivalent circuit of the output driver 1 and the transmission line. In the figure, an output driver 1 is approximated by a voltage source of an H level output voltage VS and an output impedance ZS, and is connected to a transmission line 8 having a characteristic impedance Z0. Here, if a switch (not shown) is turned on and, for example, a rising input of H level (signal voltage VS) is present in the output driver 1, as a result, the transmission line 8
VS × Z0 / (ZS + Z0)
, And travels with the transmission line 8 as a traveling wave. When this traveling wave reaches a receiver (not shown), it is totally reflected because the input impedance of the receiver is close to infinity.
[0022]
In the case of total reflection, the voltage generated at the receiver input is the same as the reflected wave of the same voltage as the voltage of the traveling wave,
2 × VS × Z0 / (ZS + Z0)
It becomes. This is the voltage of the combined wave of the traveling wave and the reflected wave. Under the matching condition of the circuit, since the voltage of the composite wave is equal to VS,
VS = 2 × VS × Z0 / (ZS + Z0)
The relationship between the output impedance ZS and the characteristic impedance Z0 that satisfies this condition is when ZS = Z0.
[0023]
FIG. 3 shows a time change of a voltage appearing at the output of the output driver 1 when the matching condition is satisfied. As shown in the drawing, when the output voltage of the output driver 1 rises from 0 to VS, the voltage first rises to the voltage of the traveling wave, that is, the voltage of VS / 2, and then the voltage of the reflected wave is added to the voltage of VS. Appear at the output of the output driver 1. The time when the output voltage becomes VS is the time when the signal reciprocates in the transmission line 8.
[0024]
Here, the waveform when the output voltage of the output driver 1 rises from 0 to VS is a staircase waveform that continues for a certain period of time at the intermediate voltage VS / 2. The voltage of the traveling wave at this time becomes VS / 2 is calculated from the condition of ZS = Z0. Therefore, if there is a waveform forming a staircase at the voltage VS / 2, the matching condition of the circuit is satisfied. In FIG. 3, t1 indicates a time immediately before the output voltage becomes VS / 2, and t2 indicates a time immediately after.
[0025]
On the other hand, when the matching condition of the circuit such as ZS> Z0 or ZS <Z0 is not satisfied, the output voltage waveform of the output driver 1 shows a waveform different from the above. To explain this, FIG. 4 shows a time change of the voltage appearing at the output of the output driver 1 when ZS> Z0. In this case, since the reflection is repeated and the voltage rises to VS, the first step waveform appears at a time earlier than the time when the voltage first reaches VS / 2, that is, at a voltage lower than VS / 2, and the voltage of VS / 2 is reduced. No staircase waveform appears. In FIG. 4, t1 indicates a time immediately before the output voltage becomes VS / 2, and t2 indicates a time immediately after.
[0026]
FIG. 5 shows a time change of the voltage appearing at the output of the output driver 1 when ZS <Z0. In this case, the waveform becomes wavy due to the influence of the reflection. At this time, the first step waveform appears at a time later than the time when the voltage first reaches VS / 2, that is, at a voltage higher than VS / 2, and no step waveform appears at the voltage of VS / 2. Note that t1 indicates a time immediately before the output voltage becomes VS / 2, and t2 indicates a time immediately after.
[0027]
3 to 5 that the circuit satisfies the matching condition by adjusting the output impedance ZS so that a staircase waveform appears at the voltage of VS / 2. Therefore, in the present invention, the impedance ZS of the output driver 1 is monitored by monitoring two time points, a time t1 passing a voltage slightly lower than VS / 2 and a time t2 passing a voltage slightly higher than VS / 2. With the characteristic impedance Z0 of the transmission line.
[0028]
FIG. 1 shows a matching circuit for matching the output impedance of the output driver 1 with the characteristic impedance of the transmission line according to the above principle. A voltage slightly higher than the set voltage VS / 2 (set voltage at time t2) is set to the resistor R1. And R2. A voltage slightly lower than the set voltage VS / 2 (set voltage at time t1) is created by resistance division of the resistors R3 and R4. Further, the comparator 4 compares the set voltage at time t2 with the voltage appearing at the output terminal, and the comparator 5 compares the set voltage at time t1 with the voltage appearing at the output terminal. These comparators 4 and 5 output the H level when the voltage appearing at the output terminal is equal to or higher than the set voltage.
[0029]
Further, the differential time measuring device 6 calculates the times t1 and t2 from when the input signal of the output driver 1 starts to rise to when the output voltage of the output impedance adjuster 2 rises to the set voltage at time t1 and the set voltage at time t2, respectively. Is obtained, and a signal for varying the output impedance ZS by the output impedance adjuster 2 is output to the control terminal of the output impedance adjuster 2 from the value.
[0030]
Next, the operation of the embodiment of FIG. 1 will be described with reference to the flowchart of FIG. First, assuming that the H level signal of the signal voltage VS is input to the output driver 1 at the L level, the difference time measuring device 6 measures the time from the input time until the output signal of the comparator 5 reaches the H level. , A time t1 from when the output voltage of the output impedance adjuster 2 reaches 0 to a voltage slightly lower than VS / 2 is detected, and the detection time t1 is compared with the reference time A (step S1). Here, the reference time A is a previously measured time during which the output voltage rises from 0 to VS when the output driver 1 is not loaded. The reference time A generally corresponds to the time from when the output voltage of the output driver 1 at the time of load rises to when it reaches the staircase waveform portion near VS / 2.
[0031]
If t1 is longer than A, the difference time measuring device 6 supplies a control signal for reducing the value of the output impedance ZS to the output impedance adjuster 2 (Step S2), and the output impedance ZS is set to a minimum value smaller than the previous value. It is determined whether the value is a value (step S3). If the value is not the minimum value, the process returns to step S1 to compare the magnitude of the time t1 with the reference time A. If the value is the minimum value, the value at that time is output. It is determined as the impedance ZS (step S4). The time t1 approaches or becomes shorter than the reference time A by the impedance adjustment of the output impedance adjuster 2 described above.
[0032]
On the other hand, when the time t1 is equal to or less than the reference time A, the difference time measuring device 6 determines that the output voltage of the output impedance adjuster 2 is based on the time from when the signal is input to when the output signal of the comparator 4 reaches the H level. A time t2 from 0 to a voltage slightly higher than VS / 2 is detected, and the detected time t2 is compared with the reference time A (step S5).
[0033]
Subsequently, if the time t2 is shorter than the reference time A, the difference time measuring device 6 supplies a control signal for increasing the value of the output impedance ZS to the output impedance adjuster 2 (step S6), and the output impedance ZS remains unchanged until the previous time. It is determined whether or not the maximum value is larger than the value (step S7). If the maximum value is not reached, the process returns to step S2 to compare the time t2 with the reference time A. The value at that time is determined as the output impedance ZS (step S8). Due to the impedance adjustment of the output impedance adjuster 2, the time t2 approaches the reference time A or becomes longer than the reference time A.
[0034]
In this way, the differential time measuring device 6 finds a value of the output impedance ZS at which the time t1 is shorter than the reference time A and the time t2 is longer than the reference time A. As a result, the stepped waveform portion of the output signal of the output impedance adjuster 2 becomes close to VS / 2, and as a result, the output impedance ZS of the output driver 1 can be matched with the characteristic impedance Z0 of the transmission line.
[0035]
FIG. 7 is a time chart when the output impedance ZS can be adjusted to ZS = Z0. When the signal shown in FIG. 7A is output from the output driver 1 and the output impedance adjuster 2, the time from the comparator 5 is obtained. At t1, an H level signal is output as shown in FIG. 7 (B), and subsequently, at time t2, an H level signal is output as shown in FIG. 7 (C). FIG. 7D shows a signal having a length of a staircase waveform portion near VS / 2 of an output signal of the output impedance adjuster 2 so that a staircase waveform portion having a certain length can be obtained (in other words, By adjusting the output impedance ZS so that the staircase waveform portion of the output signal of the output impedance adjuster 2 is close to VS / 2, the matching condition between the output driver 1 and the transmission path can be satisfied.
[0036]
On the other hand, when ZS> Z0, the output signals of the output driver 1 and the output impedance adjuster 2 are as shown in FIG. 8A, and the signal shown in FIG. The signal shown in FIG. 8C is extracted from the comparator 4, and the signal indicating the length of the staircase waveform portion near VS / 2 of the output signal of the output impedance adjuster 2 is as shown in FIG. Has little duration.
[0037]
Similarly, when ZS <Z0, the output signals of the output driver 1 and the output impedance adjuster 2 are as shown in FIG. 9A, and the signal shown in FIG. 9B is obtained from the comparator 5. Since the signal shown in FIG. 9C is extracted from the comparator 4, the signal indicating the length of the staircase waveform portion near VS / 2 of the output signal of the output impedance adjuster 2 is as shown in FIG. 9D. , Its duration is almost nonexistent.
[0038]
However, when ZS> Z0 and ZS <Z0 within the short duration described above, according to the present embodiment, the step of the output signal of output impedance adjuster 2 is performed by the operation according to the flowchart shown in FIG. By adjusting the impedance of the output impedance adjuster 2 so that the portion is near VS / 2, it is possible to adjust ZS = Z0. When the staircase waveform portion of the output signal of the output impedance adjuster 2 becomes close to VS / 2, the input signal waveform of the receiver becomes a beautiful waveform that monotonically increases.
[0039]
Next, another embodiment of the present invention will be described. In this embodiment, first, the differential time measuring device 6 adjusts the impedance ZS of the output impedance adjuster 2 to a minimum value (Step S11). Subsequently, the differential time measuring device 6 receives the time t1 from the rising point of the input signal to the input of the H level signal from the comparator 5 and the input of the H level signal from the comparator 4 from the rising point of the input signal. The value of ZS is increased by a predetermined value α until the time difference (t2−t1) from the time t2 until the time t2 becomes greater than the time t1 (steps S12, S13, S14).
[0040]
In this way, a staircase waveform portion near VS / 2 of the output signal of the output impedance adjuster 2 is found, and the adjustment of the impedance ZS ends when the time difference (t2−t1) becomes larger than the time t1. Usually, at this time, ZS is less than the maximum value.
[0041]
If the length of the transmission path is short and the time required for transmission is shorter than the rise time of the signal, no staircase waveform is generated in the voltage appearing at the output of the output driver 1. In this case, since the driving capability may be small, when it is detected that the output impedance ZS has reached the maximum (step S13), the impedance adjustment process is stopped and the maximum value is set to ZS (step S15). . The reason why ZS is set to the maximum value is to suppress power consumption.
[0042]
Note that the present invention is not limited to the above embodiment. For example, when the output driver 1 has a falling input of L level (GND), the output driver 1 shown in FIGS. 3 to 5 and FIGS. The difference is that the driver output signal waveform shown falls from VS in the direction of 0 V. Therefore, times t1 and t2 are set to times when the driver output signal level reaches a voltage slightly higher than VS / 2 and a voltage slightly lower than VS / 2. Only the difference from the above-described embodiment is that the output impedance can be adjusted to satisfy the output impedance matching condition by the same operation as the above-described embodiment in principle. In this specification, a rising input to the driver includes a falling input to the L level.
[0043]
【The invention's effect】
As described above, according to the present invention, since the staircase waveform portion of the output signal of the output impedance adjuster is generated near an intermediate level between the H level and the L level, the transmission path is terminated on the transmission side. The output impedance of the driver and the characteristic impedance of the transmission line can be automatically matched, whereby the internal impedance of the driver changes due to a temperature change or a voltage change, and the matching with the transmission line deviates from the matching state. Even in this case, stable impedance matching operation and low power consumption can be realized.
[0044]
Further, according to the present invention, the staircase waveform portion of the output signal of the output impedance adjuster is generated near an intermediate level between the H level and the L level. it can.
[0045]
Further, according to the present invention, the length of the transmission path is short, the time required for transmission is shorter than the rise time (including the fall time) of the signal, and no staircase waveform portion occurs in the output signal of the output impedance adjuster. In such a case, the maximum impedance is set in the output impedance adjuster, so that the power consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of an output driver and a transmission line.
FIG. 3 is a time chart of the output voltage of the output impedance adjuster when ZS = Z0.
FIG. 4 is a time chart of the output voltage of the output impedance adjuster when ZS> Z0.
FIG. 5 is a time chart of the output voltage of the output impedance adjuster when ZS <Z0.
FIG. 6 is a flowchart for explaining the operation of the differential time measuring device according to the embodiment of the present invention.
FIG. 7 is a time chart of each part in FIG. 1 when a value of ZS in which t1 is shorter than A and t2 is longer than A is found.
FIG. 8 is a time chart of each part in FIG. 1 in a case where a value of ZS in which t1 is shorter than A and t2 is longer than A is found, and ZS> Z0.
FIG. 9 is a time chart of each part in FIG. 1 in a case where a value of ZS in which t1 is shorter than A and t2 is longer than A is found, and ZS <Z0.
FIG. 10 is a flowchart for explaining the operation of the differential time measuring device according to another embodiment of the present invention.
[Explanation of symbols]
1 Output driver
2 Output impedance adjuster
4, 5 comparator
6 Differential time measuring instrument
Z0 characteristic impedance
ZS output impedance
VS voltage source
R1 to R4 resistance

Claims

An impedance matching circuit that matches an output impedance of the driver to a characteristic impedance of the transmission line when supplying an output signal of the driver to a receiver via the transmission line,
An output impedance adjuster connected between an output terminal of the driver and the transmission line, the impedance of which is variably adjusted by an external control signal;
When the output impedance of the driver and the characteristic impedance of the transmission line are matched, immediately before a predetermined time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion A first level at a first time and a second level at a second time immediately after the elapse of the staircase waveform portion, and a rising signal to the driver at the time of impedance adjustment for impedance matching. A first time detection signal indicating a first time when the output signal of the output impedance adjuster has reached the first level and a second time indicating a second time when the output signal has reached the second level from an input time point. Time detecting means for outputting a time detection signal,
When the output impedance of the driver and the characteristic impedance of the transmission line are matched, the time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the stepped waveform portion is set in advance. A reference time, a difference time between a first time indicated by the first and second time detection signals from the time detection means and the reference time, and a difference time between the second time and the reference time. Each of the differential times is measured, and the impedance of the output impedance adjuster is adjusted based on the differential times such that the first time is shorter than the reference time and the second time is longer than the reference time. And a differential time measuring means for outputting a control signal to the output impedance adjuster. Matching circuit.

An impedance matching circuit that matches an output impedance of the driver to a characteristic impedance of the transmission line when supplying an output signal of the driver to a receiver via the transmission line,
An output impedance adjuster connected between an output terminal of the driver and the transmission line, the impedance of which is variably adjusted by an external control signal;
When the output impedance of the driver and the characteristic impedance of the transmission line are matched, immediately before a predetermined time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the staircase waveform portion A first level at a first time and a second level at a second time immediately after the elapse of the staircase waveform portion, and the output impedance adjuster is adjusted at the time of impedance adjustment for impedance matching. A detection circuit for outputting a first detection signal indicating that the output signal has reached the first level and a second detection signal indicating that the output signal has reached the second level;
When the output impedance of the driver and the characteristic impedance of the transmission line are matched, the time from when the rising signal is input to the driver until the output signal of the output impedance adjuster reaches the stepped waveform portion is set in advance. It is set as a reference time, and based on the input signal of the driver and the first and second detection signals from the detection circuit, the output signal of the output impedance adjuster changes from the time when the rising signal is input to the driver. Detecting a first time to reach the first level and a second time to reach the second level, and measuring a difference time between the first and second detection times and the reference time; The first time is shorter than the reference time and the second time is longer than the reference time based on the difference time. , The impedance matching circuit and having a measuring device for outputting a control signal for adjusting the impedance of the output impedance adjuster to said output impedance adjuster.

When the output impedance of the driver and the characteristic impedance of the transmission line are matched, the detection circuit is configured to output the output impedance of the output impedance adjuster from the time when the rising signal is input to the driver until the output signal reaches the step waveform portion. A first voltage generating circuit for generating a first level voltage at a first time immediately before the predetermined time, and a second voltage generating circuit for generating a second level voltage at a second time immediately after the elapse of the staircase waveform portion. A first voltage generating circuit that compares an output signal of the output impedance adjuster with a voltage from the first voltage generating circuit during impedance adjustment for impedance matching and outputs the first detection signal. And an output signal of the output impedance adjuster at the time of impedance adjustment for impedance matching and the second signal. Impedance matching circuit according to claim 2, wherein the by comparing the voltage from the voltage generation circuit becomes more and a second comparator for outputting the second detection signal.

The measuring device sets, as the reference time, a time from when the output signal of the output impedance adjuster reaches the H level or the L level until the output signal of the output impedance adjuster reaches the H level or the L level when the driver is not loaded. The impedance matching circuit according to claim 2 or 3, wherein:

The measuring device decreases the impedance of the output impedance adjuster when the first time is longer than the reference time, and increases the impedance of the output impedance adjuster when the second time is shorter than the reference time. The impedance matching circuit according to any one of claims 2 to 4, wherein the impedance of the output impedance adjuster is adjusted as described above.

The measuring instrument sets the output impedance until the time difference between the second time and the first time becomes longer than the first time after setting the impedance of the output impedance adjuster to a minimum value. The impedance of the adjuster is increased by a predetermined value, and when the impedance of the output impedance adjuster reaches a maximum value during the increase, the impedance of the maximum value is set in the output impedance adjuster. The impedance matching circuit according to any one of claims 2 to 4, wherein