JP3557744B2

JP3557744B2 - Reference voltage generation circuit

Info

Publication number: JP3557744B2
Application number: JP22220395A
Authority: JP
Inventors: 孝之青野; 博明堂園
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 2004-08-25
Anticipated expiration: 2015-08-30
Also published as: JPH0962391A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＣＭＯＳ集積回路等において温度特性の優れた基準電圧を発生させるための基準電圧発生回路に関する。
【０００２】
【従来の技術】
従来より、電子回路において回路動作の基準とするための温度係数の小さな基準電圧を発生させる基準電圧発生回路として、例えば、ＩＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄｓｔａｔｅｃｉｒｃｕｉｔｓ．Ｖｏｌｓｃ−８．ＰＰ２２２（１９７３）に開示されているように、半導体素子のＰＮ接合に基づくバンドギャップ電圧が、ばらつきの少ない安定した温度特性を有することを利用し、このバンドギャップ電圧に基づき基準電圧を生成するものが知られている。
【０００３】
即ち、この基準電圧発生回路８は、図５（ａ）に示すように、所定の基準電圧Ｖｏを出力する演算増幅器１０と、演算増幅器１０の出力端子と非反転入力端子との間に接続された抵抗１２（抵抗値Ｒ１）と、演算増幅器１０の出力端子と反転入力端子との間に接続された抵抗１４（抵抗値Ｒ２）と、ベースとコレクタとが互いに接続されると共に演算増幅器１０の非反転入力に接続され、且つエミッタが接地されたバイポーラトランジスタＢ１からなる第１の半導体回路と、一端が演算増幅器の反転入力に接続された抵抗１６（抵抗値Ｒ３）と、ベースとコレクタとが互いに接続されると共に抵抗１６の他端に接続され、且つエミッタが接地されたバイポーラトランジスタＢ２からなる第２の半導体回路とにより構成されている。
【０００４】
なお、バイポーラトランジスタＢ１，Ｂ２は、互いに電流駆動能力が異なるものが用いられている。
即ち、これは、出力端子から所定の基準電圧Ｖｏが出力されるように演算増幅器１０を動作させるために、バイポーラトランジスタＢ１，Ｂ２が接続された各電流経路に流れる電流に基づく各入力端子への印加電圧の特性が、出力端子が基準電圧Ｖｏである時の一点にて交わるように、各電流経路の電流特性を互いに異なったものにするためである。
【０００５】
このように構成された基準電圧発生回路８においては、演算増幅器１０の入力端子のイマジナリショートにより、抵抗１６の一端が接続された反転入力端子の電位は、非反転入力に印加されるバイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１に等しく、一方、抵抗１６の他端には、バイポーラトランジスタＢ２のベース・エミッタ間電圧Ｖｂｅ２が印加される。このため、抵抗１６の両端には、バイポーラトランジスタＢ１，Ｂ２のベース・エミッタ間電圧の差（Ｖｂｅ１−Ｖｂｅ２）が印加され、この両端電圧と抵抗値Ｒ３とに応じた一定電流Ｉ２が流れる。その結果、電流Ｉ２により抵抗１４に誘起される所定電圧Ｉ２・Ｒ２と、バイポーラトランジスタＢ１のベース・エミッタ間電圧Ｖｂｅ１との加算値が基準電圧Ｖｏとして演算増幅器１０から出力される。
【０００６】
そして、この基準電圧発生回路８が発生する基準電圧Ｖｏは、次の（１）式にて表される。
【０００７】
【数１】

【０００８】
ｋはボルツマン定数、ｔは絶対温度、ｑは電気素量である。
なお、図５（ｂ）に示す基準電圧発生回路９は、図５（ａ）の基準電圧発生回路８のダイオード接続されたバイポーラトランジスタＢ１，Ｂ２の代わりに、ダイオードＤ１，Ｄ２を用いて構成し、ベース・エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２に代わり、順方向電圧Ｖｒ１，Ｖｒ２に基づき基準電圧Ｖｏを発生させるものであり、この場合の基準電圧Ｖｏは、次の（２）式にて表される。
【０００９】
【数２】

【００１０】
そして、ベース・エミッタ間電圧Ｖｂｅ１（順方向電圧Ｖｒ１）は、負の温度係数（−２ｍＶ／℃程度）を持つのであるが、（１），（２）式からわかるように、抵抗値Ｒ１〜Ｒ３、及びトランジスタの特性を適宜設定して、（１），（２）式の第１項に、これと同じ大きさで正の温度係数を持たせることにより、基準電圧Ｖｏの温度係数を略ゼロにすることができる。
【００１１】
しかし、このような基準電圧発生回路８，９をＣＭＯＳ集積回路上に実現しようとした場合、まずバイポーラトランジスタＢ１，Ｂ２を用いた基準電圧発生回路８では、その製造においては、ＣＭＯＳ工程とバイポーラ工程とを組み合わせたＢｉＣＭＯＳ工程が必要となり、工程が複雑になってしまうという問題があった。
【００１２】
また、ダイオードＤ１，Ｄ２を用いた基準電圧発生回路９の場合は、ＣＭＯＳ工程における様々なＰＮ接合を利用することが考えられるが、回路特性を悪化させる寄生トランジスタが形成されないように設計することが難しいという問題があった。
【００１３】
そこで、これらの問題を解決するために、第１及び第２の半導体回路として、バイポーラトランジスタＢ１，Ｂ２（ダイオードＤ１，Ｄ２）の代わりに、ＮチャネルのＭＯＳ型電界効果トランジスタを用いて構成する試みが行われている。
【００１４】
【発明が解決しようとする課題】
しかし、ＭＯＳ型電界効果トランジスタを用いた場合、非反転入力に印加される電圧が、ＰＮ接合に基づくものとはならないため、基準電圧を求める理論式が上記（１）（２）式に比べて極めて複雑なものとなり、その結果、基準電圧の温度係数が所定値になるように、抵抗値Ｒ１〜Ｒ３やトランジスタの特性といったパラメータを設計しようとすると極めて手間を要するという問題があった。
【００１５】
また、ＭＯＳ型電界効果トランジスタを用いた場合、パラメータの設計を簡単化するためには、理論式を少しでも簡単にするために、ＭＯＳ型電界効果トランジスタのスレッショルド電圧を等しくする必要があるが、例えば、ＣＭＯＳ集積回路上に当該基準電圧発生回路を形成する場合、従来装置のように、各トランジスタの電流駆動能力を互いに異なるようにすると、各トランジスタで、製造上生じる特性のばらつき方が異なってしまうため、各トランジスタのスレッショルド電圧を一致させることが難しく、その結果、実際に製造したときに、設計値通りの温度係数を実現することができず、精度を劣化させてしまうという問題があった。
【００１６】
本発明は、上記問題点を解決するために、ＭＯＳ型電界効果トランジスタを用いて構成され、しかも、基準電圧の温度係数を所定値に設定することが容易な基準電圧発生回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１に記載の発明は、
出力端子と非反転入力端子との間に第１の抵抗が接続され、上記出力端子と反転入力端子との間に第２の抵抗が接続された演算増幅器と、
一端が上記非反転入力端子に接続されると共に他端が接地され、上記第１の抵抗に上記出力端子側から上記非反転入力端子側に向けて電流を流す第１の半導体回路と、
一端が第３の抵抗を介して上記反転入力端子に接続されると共に他端が接地され、上記第２の抵抗に上記出力端子側から上記反転入力端子側に向けて電流を流す第２の半導体回路と、
を備え、上記演算増幅器が、上記第１及び第２の半導体回路の両端電圧の差と上記第３の抵抗の抵抗値とに基づいて上記第２及び第３の抵抗に流れる電流により誘起される上記第２の抵抗の両端電圧と、上記第１の半導体回路による非反転入力端子への印加電圧との加算値を基準電圧として、上記出力端子から出力する基準電圧発生回路において、
上記第１の半導体回路を、ゲート及びドレインが上記演算増幅器の非反転入力端子に接続され、ソースが接地された第１のＮチャネルＭＯＳ型電界効果トランジスタから構成すると共に、上記第２の半導体回路を、ゲート及びドレインが上記第３の抵抗に接続され、ソースが接地された第２のＮチャネルＭＯＳ形電界効果トランジスタから構成し、
しかも、上記第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅及びゲート長をそれぞれ同一寸法に形成し、且つ上記第１の抵抗と第３の抵抗とを同じ抵抗値に設定することを特徴とする。
【００１８】
このように構成された基準電圧発生回路においては、演算増幅回路の入力端子のイマジナリショートにより、反転入力端子の電位は非反転入力端子の電位に等しくなるため、一端が反転入力端子、他端が第２の半導体回路に接続された第３の抵抗の両端には、第１及び第２の半導体回路の両端電圧の差が印加される。その結果、この第３の抵抗の両端への印加電圧と、第３の抵抗の抵抗値とに応じた所定電流が、第２及び第３の抵抗に流れ、この所定電流により第２の抵抗に誘起される両端電圧と、第１の半導体回路による非反転入力端子への印加電圧との加算値が、基準電圧として上記出力端子から出力される。また、第１ないし第３の抵抗の抵抗値、及び第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタの特性を適宜設定することにより、基準電圧の温度係数は任意に設定される。
【００１９】
そして、本発明においては、第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅及びゲート長が、それぞれ同一寸法に形成され、各トランジスタは同じ電流特性を持つようにされている。
従って、本発明によれば、当該基準電圧発生回路をＣＭＯＳ集積回路上に形成する場合に、各トランジスタの形成時の条件が全く同じになるため、各トランジスタのスレッショルド電圧を正確に等しくすることができ、当該基準電圧発生回路に設計値通りの精度のよい基準電圧を発生させることができる。
【００２０】
また、各トランジスタの特性が等しくされているため、この基準電圧を表す理論式，延いては、この基準電圧の理論式を温度について微分することにより求められる温度係数の理論式が簡略化され、温度係数を所定値に設定する場合に、第１ないし第３の抵抗の抵抗値等のパラメータの設計を容易にすることができる。
【００２６】
更に、本発明の基準電圧発生回路によれば、第１の抵抗の抵抗値と、第２の抵抗の抵抗値と、第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタのゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌとが、すべて第３の抵抗の抵抗値と関連付られており、従って、第１ないし第３の抵抗のいずれかの抵抗値を設定すると、これらの抵抗値と第１及び第２のＮチャネルＭＯＳ型電界効果トランジスタの特性とが全て確定されるため、極めて簡単に設計を行うことができる。
【００２７】
【発明の実施の形態】
以下に本発明の実施例を図面と共に説明する。
図１に、本実施例の基準電圧発生回路の全体構成を表す回路図を示す。
なお、図１に示すように、本実施例の基準電圧発生回路２は、図５にて示した従来装置の基準電圧発生回路８，９において、第１の半導体回路が、バイポーラトランジスタＢ１（ダイオードＤ１）の代わりに、ソースが接地されゲート及びドレインが演算増幅器１０の非反転入力端子に接続されたＮチャネルのＭＯＳ型電界効果トランジスタからなる第１のトランジスタＴｒ１にて構成され、第２の半導体回路が、バイポーラトランジスタＢ２（ダイオードＤ２）の代わりに、ソースが接地され、ゲート及びドレインが抵抗１６に接続されたＮチャネルのＭＯＳ型電界効果トランジスタからなる第２のトランジスタＴｒ２にて構成されているだけで、それ以外の構成、即ち、演算増幅器１０，及び抵抗１２，１４，１６は、抵抗値Ｒ１，Ｒ２，Ｒ３が異なるだけで、従来装置と全く同じである。
【００２８】
なお、第１及び第２のトランジスタＴｒ１，Ｔｒ２を構成するＮチャネルＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳトランジスタとよぶ）は、図２に示すように、Ｐ型のシリコン基板２０と、このシリコン基板２０上に不純物拡散にて形成されたＮ型のドレイン領域２２及びソース領域２４と、これらドレイン領域２２及びソース領域２４の間の基板表面に形成された電気絶縁性の酸化膜２６と、酸化膜２６を挟んで基板２０に対向するように形成された金属からなるゲート電極２８とにより構成されている。
【００２９】
そして、ゲート電極２８に正の電圧を印加すると、ゲート電極２８直下の酸化膜２６と基板２０との界面に電子が誘起され、ドレイン領域２２とソース領域２４との間に、Ｎ型の導電層（チャネル）３０が形成される。このチャネル３０の大きさ、即ちゲート電極２８の大きさにより、ドレイン電流の大きさが決まり、その長さ（ゲート長）Ｌが短いほど、また、その幅（ゲート幅）Ｗが広いほど、電流値は大きくなる。つまり、第１及び第２のトランジスタＴｒ１，Ｔｒ２の電流特性は、これらゲート幅Ｗと、ゲート長Ｌとにより決定される。なお、図２において、ゲート幅Ｗは、図の奥行き方向に広がっている。
【００３０】
このように構成された基準電圧発生回路２においては、第１のトランジスタＴｒ１は、そのゲート電圧・ドレイン電流特性に基づき、抵抗１２の抵抗値Ｒ１と、基準電圧Ｖｏとにより決まる所定電流Ｉ１を抵抗１２に流すと共に、演算増幅器１０の非反転入力端子に所定電圧を印加する。一方、第２のトランジスタＴｒ２は、そのゲート電圧・ドレイン電流特性に基づき、抵抗１６の抵抗値Ｒ３と演算増幅器１０の反転入力端子の電位とにより決まる所定電流Ｉ２を抵抗１４，１６に流す。そして、演算増幅器１０は、非反転入力端子の電位と、電流Ｉ２による抵抗１４の両端電圧との加算値を基準電圧Ｖｏとして出力する。
【００３１】
そして、本実施例においては、抵抗値Ｒ１〜Ｒ３、及び、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート電圧・ドレイン電流特性を定めるパラメータであるゲート幅Ｗ１，Ｗ２及びゲート長Ｌ１，Ｌ２は、次の関係式（Ａ）〜（Ｃ）を満たすように設定されている。
【００３２】
（Ａ）Ｗ１＝Ｗ２＝Ｗ，Ｌ１＝Ｌ２＝Ｌ
（Ｂ）Ｒ１＝Ｒ３
（Ｃ）Ｋ＝（Ｗ／Ｌ）×Ｒ３＝０．７×１０^６ Ω
即ち、関係式（Ａ）により、第１及び第２のトランジスタＴｒ１，Ｔｒ２は、同じゲート電圧・ゲート電流特性を有するようにされており、関係式（Ｂ）により、抵抗値Ｒ１，Ｒ３が互いに関連付けられており、また、関係式（Ｃ）により、第１及び第２のトランジスタＴｒ１，Ｔｒ２の特性と抵抗値Ｒ１，Ｒ３とが関連づけられている。なお、以後、ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌと、抵抗値Ｒ３との乗算値をパラメータＫ（＝（Ｗ／Ｌ）×Ｒ３）とよぶ。
【００３３】
図３は、このように設定された回路において、抵抗１４の抵抗値Ｒ２と抵抗１６の抵抗値Ｒ３との比を、パラメータＭ（＝Ｒ２／Ｒ３）として、温度係数を求める理論式（後述の（１０）式を参照）を用いて温度係数の絶対値｜Ｖｅｒｒ｜を求めたグラフである。なお、Ｒ１＝Ｒ３＝１８ｋΩ，Ｗ／Ｌ＝４０とし、Ｒ２を変化させることでパラメータＭを変化させている。
【００３４】
図３に示すように、温度係数の絶対値｜Ｖｅｒｒ｜は、パラメータＭが４．６の時に、極小値を持ち、その時の値は、０．０３９ｍＶ／℃となる。
そして、この特性は、パラメータＫの値を０．７×１０^６ Ωより大きくした場合には、図３に示した特性と略同様に、Ｍ＝４．６の付近にて極小値を持つ特性となり、その極小値もこれと略同様なものとなる。また、逆に、パラメータＫの値を０．７×１０^６ Ωより小さくした場合には、パラメータＫの値がより小さくなる程、図３に示した特性より、図中左上方にシフトしたものとなる。
【００３５】
つまり、この極小値は、基準電圧発生回路２において実現可能な温度係数｜Ｖｅｒｒ｜の最小値となっている。
従って、関係式（Ａ）〜（Ｃ）を満たすように設定された本実施例の基準電圧発生回路２においては、パラメータＭの値を適宜選択して設定することにより、基準電圧Ｖｏの温度係数Ｖｅｒｒを、当該回路において実現可能な温度係数｜Ｖｅｒｒ｜の最小値を下限として、任意に設定することができる。
【００３６】
また、本実施例では、温度係数｜Ｖｅｒｒ｜が所定値に設計された基準電圧発生回路２を、ＣＭＯＳ集積回路上に実現する場合に、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗ１，Ｗ２及びゲート長Ｌ１，Ｌ２が、夫々等しくされているため、各トランジスタＴｒ１，Ｔｒ２を全く同じ条件にて製造でき、これらトランジスタＴｒ１，Ｔｒ２のスレッショルド値Ｖｔｈを正確に等しくすることができる。このため、設計により求めた温度係数｜Ｖｅｒｒ｜を精度よく実現することができる。
【００３７】
なお、上述したように、パラメータＫの値を、０．７×１０^６ Ωより大きくしても、略同様の極小値を得ることができるので、関係式（Ｃ）を満たす場合だけに限らず、下記の関係式（Ｃ′）を満たす範囲であれば、本実施例と同様の効果を得ることができる。
【００３８】
（Ｃ′）Ｋ＝（Ｗ／Ｌ）×Ｒ３≧０．７×１０^６ Ω
次に、第２実施例について説明する。
本実施例では、関係式（Ａ）〜（Ｃ）を満たすように設定された第１実施例の基準電圧発生回路２において、更に、次の関係式（Ｄ）を満たすように設定されている。
【００３９】
（Ｄ）Ｍ＝Ｒ２／Ｒ３＝４．６
具体的には、Ｒ１＝Ｒ３＝１８ｋΩ，Ｒ２＝８２．８ｋΩ，Ｗ／Ｌ＝４０に設定されている。
即ち、関係式（Ａ）〜（Ｄ）を満たすように設定された本実施例の基準電圧発生回路２においては、その基準電圧Ｖｏの温度係数の絶対値｜Ｖｅｒｒ｜が、必ず、当該基準電圧発生回路２において実現可能な最小値に略等しくなり、温度特性の優れた基準電圧Ｖｏを発生させることができる。
【００４０】
また、本実施例においては、関係式（Ａ）〜（Ｄ）により、抵抗値Ｒ１と、抵抗値Ｒ２と、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌとが、すべて抵抗値Ｒ３に関係付けられているため、抵抗値Ｒ１〜Ｒ３のいずれかを決定すれば、抵抗値Ｒ１〜Ｒ３及びトランジスタＴｒ１，Ｔｒ２の特性を全て確定でき、極めて簡単に設計することができる。
【００４１】
ここで、図４は、温度係数Ｖｅｒｒを求める理論式（後述の（１０）式参照）に基づき、パラメータＫを変化させて、温度係数の絶対値｜Ｖｅｒｒ｜を求めたグラフである。なお、抵抗値Ｒ１〜Ｒ３は、Ｒ１＝Ｒ３＝１８ｋΩ，Ｒ２＝８２．８ｋΩに固定し、ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌを変化させることでパラメータＫを変化させている。
【００４２】
図４に示すように、パラメータＫが大きくなるに従って、温度係数の絶対値｜Ｖｅｒｒ｜は急激に減少し、Ｋ＝０．７×１０^６ Ωにて最小値０．０３９ｍＶ／℃となり、パラメータＫ＞０．７×１０^６ Ωでは、温度係数の絶対値｜Ｖｅｒｒ｜は、略一定値となる。
【００４３】
そして、この特性は、パラメータＭの値を４．６より大きくすると、図中右上方向にシフトし、逆に、パラメータＭの値を４．６より小さくすると、図中左上方向にシフトする。
つまり、パラメータＫの値が０．７×１０^６ Ωの時に限らず、これ以上の値であれば、温度係数の絶対値｜Ｖｅｒｒ｜は、略最小値に等しくなるので、本実施例においても、上記第１実施例と同様に、関係式（Ｃ）の場合に限らず、関係式（Ｃ′）の範囲であれば、本実施例と同様の効果を得ることができる。
【００４４】
次に、基準電圧Ｖｏの温度係数Ｖｅｒｒを求めるために使用した理論式について説明する。
まず、基準電圧発生回路２の基準電圧Ｖｏを表す理論式は、次式にて表される。
【００４５】
【数３】

【００４６】
ｋ：ボルツマン定数、ｑ：電子の電荷量、ｔ：絶対温度、ｅ：自然対数の底
Ｉ１（ｔ），Ｉ２（ｔ）：各トランジスタＴｒ１，Ｔｒ２のドレイン電流
Ｖｔｈ（ｔ）：トランジスタＴｒ１，Ｔｒ２のスレッショルド電圧
Ｇ（ｔ）：基板２０の物性に基づく関数
なお、（３）式は、トランジスタＴｒ１，Ｔｒ２のスレッショルド電圧が等しいと仮定した場合のものである。
【００４７】
この（３）式においては、第１，２項が、演算増幅器１０の非反転入力端子（反転入力端子も同じ）の電位を、第３項が抵抗１４の両端電圧を表している。
そして、ドレイン電流Ｉｉ（ｔ），｛ｉ＝１，２｝、スレッショルド電圧Ｖｔｈ（ｔ）、関数Ｇ（ｔ）は、次の（４）〜（６）式にて表される。
【００４８】
【数４】

【００４９】
【数５】

【００５０】
【数６】

【００５１】
但し、
【００５２】
【数７】

【００５３】
【数８】

【００５４】
εｓｉ：基板２０を構成するシリコンの誘電率Ｃｏｘ：酸化膜２６の容量
μ ：基板２０の表面におけるキャリアの移動度
Ｎｓ：基板２０の不純物濃度Ｎｉ：基板２０の真性キャリア濃度
Ｖｄｓ：ドレイン・ソース間電圧Ｖｓｂ：ソース・基板間電圧
Ｖｄｅ：ドレイン・ソース間電圧及びドレイン飽和電圧のうち小さい方の電圧
ｆｂ，ｆｓ：不純物拡散により基板上に形成されたドレイン領域２２及びソース領域２４が、ゲート電極２８直下にまで拡散されチャネル３０の長さが短縮されることによる誤差の影響を補正するための補正値
なお、（４）式は、各トランジスタＴｒ１，Ｔｒ２を、サブスレッショルド領域、即ち、ゲート・ソース間にスレッショルド電圧Ｖｔｈ付近の電圧を印加し、ドレイン・ソース間に完全にチャネルができきらないようにして動作させた時のものである。
【００５５】
また、（３）〜（８）式において、ボルツマン定数ｋ，電子の電荷量ｑ，自然対数の底ｅは定数であり、また、シリコンの誘電率εｓｉ，キャリアの移動度μ，酸化膜容量Ｃｏｘ，不純物濃度Ｎｓ，真性キャリア濃度Ｎｉ，補正値ｆｂ，ｆｓは、製造工程の条件により所定値に決定され、ドレイン・ソース間電圧Ｖｄｓ，ソース・基板間電圧Ｖｓｂ，電圧Ｖｄｅは、作製されたトランジスタの特性に基づき、回路動作に従って従属的に決まる値である。
【００５６】
つまり、基準電圧Ｖｏ，延いては基準電圧Ｖｏの理論式を微分した式により求められる温度係数Ｖｅｒｒは、抵抗値Ｒ１〜Ｒ３、及び電流値Ｉ１（ｔ），Ｉ２（ｔ）を適宜設定することにより調整され、このうち、電流値Ｉ１（ｔ），Ｉ２（ｔ）は、（４）式からわかるように、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗｉ及びゲート長Ｌｉにより調整されるのである。
【００５７】
ここで、関係式（Ａ）〜（Ｄ）に基づき、（３）式に示した基準電圧Ｖｏの理論式を整理すると、次式のようになる。なお、関係式（Ｃ），（Ｄ）については、数値を定めず、パラメータＭ，Ｋを使用する。
【００５８】
【数９】

【００５９】
特に、関係式（Ａ）、即ち、第１及び第２のトランジスタＴｒ１，Ｔｒ２のゲート幅Ｗ１，Ｗ２、ゲート長Ｌ１，Ｌ２を夫々等しくしたことにより、Ｉ１（ｔ）＝Ｉ２（ｔ）となり、（３）式において、互いに打ち消し合って、温度に依存する項が減少するため、基準電圧Ｖｏの理論式は簡易化される。
【００６０】
そして、この（９）式を絶対温度ｔについて微分することにより求められる基準電圧Ｖｏの温度係数Ｖｅｒｒは、次式のように表される。
【００６１】
【数１０】

【００６２】
この式において、各値を適宜設定し、パラメータＭを変化させると、図３に示すように、温度係数の絶対値｜Ｖｅｒｒ｜が極小値を持つ特性が得られ、また、第２のパラメータＫを変化させると、図４に示すように、所定値以上にて、略一定の値となる特性が得られるのである。
【図面の簡単な説明】
【図１】実施例の基準電圧発生回路の構成を表す電気回路図である。
【図２】ＮチャネルＭＯＳ型電界効果トランジスタの構造を表す説明図である。
【図３】Ｍ＝Ｒ２／Ｒ３をパラメータとして基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図４】Ｋ＝（Ｗ／Ｌ）×Ｒ３をパラメータとして基準電圧Ｖｏの温度係数の特性を求めたシミュレーション結果を表すグラフである。
【図５】従来の基準電圧発生回路の構成を表す電気回路図である。
【符号の説明】
２…基準電圧発生回路１０…演算増幅器１２，１４，１６…抵抗
２０…シリコン基板２２…ドレイン領域２４…ソース領域
２６…酸化膜２８…ゲート電極３０…チャネル
Ｔｒ１…第１のトランジスタＴｒ２…第２のトランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reference voltage generation circuit for generating a reference voltage having excellent temperature characteristics in a CMOS integrated circuit or the like.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a reference voltage generating circuit for generating a reference voltage having a small temperature coefficient for use as a reference for a circuit operation in an electronic circuit, for example, IEEE Journal of Solidstate circuits. Volsc-8. As disclosed in PP222 (1973), a reference voltage is generated based on the bandgap voltage based on the fact that a bandgap voltage based on a PN junction of a semiconductor element has a stable temperature characteristic with little variation. It has been known.
[0003]
That is, as shown in FIG. 5A, the reference voltage generation circuit 8 is connected between an operational amplifier 10 for outputting a predetermined reference voltage Vo and an output terminal of the operational amplifier 10 and a non-inverting input terminal. The resistor 12 (resistance R1), the resistor 14 (resistance R2) connected between the output terminal and the inverting input terminal of the operational amplifier 10, the base and the collector are connected to each other, and A first semiconductor circuit comprising a bipolar transistor B1 connected to a non-inverting input and having an emitter grounded, a resistor 16 having one end connected to the inverting input of the operational amplifier (resistance value R3), a base and a collector. A second semiconductor circuit comprising a bipolar transistor B2 connected to each other and to the other end of the resistor 16 and having an emitter grounded.
[0004]
Note that bipolar transistors B1 and B2 having different current driving capabilities are used.
That is, in order to operate the operational amplifier 10 so that the predetermined reference voltage Vo is output from the output terminal, this is based on the current flowing through each current path to which the bipolar transistors B1 and B2 are connected. This is to make the current characteristics of the respective current paths different from each other so that the characteristics of the applied voltage intersect at one point when the output terminal is at the reference voltage Vo.
[0005]
In the reference voltage generating circuit 8 configured as described above, the potential of the inverting input terminal to which one end of the resistor 16 is connected is changed by the imaginary short of the input terminal of the operational amplifier 10 to the bipolar transistor B1 applied to the non-inverting input. Is applied to the other end of the resistor 16, and the base-emitter voltage Vbe2 of the bipolar transistor B2 is applied to the other end of the resistor 16. Therefore, a difference (Vbe1−Vbe2) between the base and emitter voltages of the bipolar transistors B1 and B2 is applied to both ends of the resistor 16, and a constant current I2 according to the voltage between both ends and the resistance value R3 flows. As a result, the sum of the predetermined voltage I2 · R2 induced in the resistor 14 by the current I2 and the base-emitter voltage Vbe1 of the bipolar transistor B1 is output from the operational amplifier 10 as the reference voltage Vo.
[0006]
The reference voltage Vo generated by the reference voltage generating circuit 8 is expressed by the following equation (1).
[0007]
(Equation 1)

[0008]
k is the Boltzmann constant, t is the absolute temperature, and q is the elementary charge.
The reference voltage generation circuit 9 shown in FIG. 5B is configured using diodes D1 and D2 instead of the diode-connected bipolar transistors B1 and B2 of the reference voltage generation circuit 8 of FIG. The reference voltage Vo is generated based on the forward voltages Vr1 and Vr2 instead of the base-emitter voltages Vbe1 and Vbe2. In this case, the reference voltage Vo is expressed by the following equation (2).
[0009]
(Equation 2)

[0010]
The base-emitter voltage Vbe1 (forward voltage Vr1) has a negative temperature coefficient (about -2 mV / ° C.). As can be seen from the equations (1) and (2), the resistance values R1 to By appropriately setting R3 and the characteristics of the transistor, and giving the first term of the equations (1) and (2) the same magnitude and a positive temperature coefficient, the temperature coefficient of the reference voltage Vo is substantially reduced. Can be zero.
[0011]
However, when such reference

voltage generating circuits

8 and 9 are to be realized on a CMOS integrated circuit, first, in the reference voltage generating circuit 8 using the bipolar transistors B1 and B2, a CMOS process and a bipolar process are used. However, there is a problem that a BiCMOS process in which the above is combined is required, and the process becomes complicated.
[0012]
Further, in the case of the reference voltage generation circuit 9 using the diodes D1 and D2, various PN junctions in the CMOS process can be used. However, it is necessary to design such that a parasitic transistor which deteriorates the circuit characteristics is not formed. There was a problem that it was difficult.
[0013]
Therefore, in order to solve these problems, an attempt is made to use an N-channel MOS field-effect transistor instead of the bipolar transistors B1 and B2 (diodes D1 and D2) as the first and second semiconductor circuits. Has been done.
[0014]
[Problems to be solved by the invention]
However, when a MOS field-effect transistor is used, the voltage applied to the non-inverting input is not based on the PN junction, and therefore, the theoretical formula for calculating the reference voltage is smaller than the above formulas (1) and (2). It becomes extremely complicated, and as a result, there is a problem that it is extremely troublesome to design parameters such as the resistance values R1 to R3 and the characteristics of the transistor so that the temperature coefficient of the reference voltage becomes a predetermined value.
[0015]
When a MOS field-effect transistor is used, it is necessary to make the threshold voltage of the MOS field-effect transistor equal in order to simplify the parameter design in order to simplify the parameter design. For example, when the reference voltage generating circuit is formed on a CMOS integrated circuit, if the current driving capabilities of the transistors are different from each other as in the conventional device, the characteristics of the transistors differ in the manner of manufacturing variations. As a result, it is difficult to make the threshold voltages of the transistors coincide with each other, and as a result, when actually manufactured, a temperature coefficient cannot be realized as designed and the accuracy is degraded. .
[0016]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a reference voltage generating circuit which is configured using a MOS type field effect transistor and which can easily set a temperature coefficient of a reference voltage to a predetermined value. Aim.
[0017]
[Means for Solving the Problems]
The invention according to claim 1 which has been made to achieve the above object,
An operational amplifier having a first resistor connected between the output terminal and the non-inverting input terminal, and a second resistor connected between the output terminal and the inverting input terminal ;
A first semiconductor circuit having one end connected to the non-inverting input terminal and the other end grounded, and causing a current to flow from the output terminal side to the non-inverting input terminal side through the first resistor;
A second semiconductor having one end connected to the inverting input terminal via a third resistor and the other end grounded, and allowing a current to flow through the second resistor from the output terminal side to the inverting input terminal side Circuit and
Wherein the operational amplifier is induced by a current flowing through the second and third resistors based on a difference between voltages across the first and second semiconductor circuits and a resistance value of the third resistor. In a reference voltage generating circuit that outputs from the output terminal using, as a reference voltage, an addition value of a voltage between both ends of the second resistor and a voltage applied to a non-inverting input terminal by the first semiconductor circuit,
The first semiconductor circuit comprises a first N-channel MOS field-effect transistor having a gate and a drain connected to a non-inverting input terminal of the operational amplifier and a source grounded, and the second semiconductor circuit A second N-channel MOS field-effect transistor whose gate and drain are connected to the third resistor and whose source is grounded,
In addition, the first and second N-channel MOS field effect transistors have the same gate width and gate length, and the first and third resistors have the same resistance value. It is characterized.
[0018]
In the reference voltage generating circuit configured as described above, the potential of the inverting input terminal becomes equal to the potential of the non-inverting input terminal due to the imaginary short circuit of the input terminal of the operational amplifier circuit. A voltage difference between both ends of the first and second semiconductor circuits is applied to both ends of the third resistor connected to the second semiconductor circuit. As a result, a predetermined current according to the voltage applied to both ends of the third resistor and the resistance value of the third resistor flows through the second and third resistors, and the predetermined current flows through the second resistor. The sum of the induced voltage and the voltage applied to the non-inverting input terminal by the first semiconductor circuit is output from the output terminal as a reference voltage. The temperature coefficient of the reference voltage can be arbitrarily set by appropriately setting the resistance values of the first to third resistors and the characteristics of the first and second N-channel MOS field effect transistors.
[0019]
In the present invention, the gate width and the gate length of the first and second N-channel MOS field effect transistors are formed to have the same dimensions, and the transistors have the same current characteristics.
Therefore, according to the present invention, when the reference voltage generating circuit is formed on a CMOS integrated circuit, the conditions when forming each transistor are exactly the same, so that the threshold voltages of each transistor can be made exactly equal. As a result, the reference voltage generation circuit can generate a reference voltage with high accuracy as designed.
[0020]
In addition, since the characteristics of each transistor are equalized, the theoretical equation representing the reference voltage, and hence the theoretical equation of the temperature coefficient obtained by differentiating the theoretical equation of the reference voltage with respect to temperature, is simplified. When the temperature coefficient is set to a predetermined value, it is possible to easily design parameters such as the resistance values of the first to third resistors.
[0026]
Further, according to the reference voltage generating circuit of the present invention, the resistance value of the first resistor, the resistance value of the second resistor, the gate width W of the first and second N-channel MOS field effect transistors, and the gate width The ratio W / L to the length L is all related to the resistance value of the third resistor. Therefore, when any one of the first to third resistance values is set, these resistance values and first and second N-channel MOS type field-effect transistor characteristics and is because is established all can be performed very easily designed.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram illustrating an entire configuration of a reference voltage generation circuit according to the present embodiment.
As shown in FIG. 1, the reference voltage generating circuit 2 of the present embodiment is different from the reference

voltage generating circuits

8 and 9 of the conventional device shown in FIG. 5 in that the first semiconductor circuit is a bipolar transistor B1 (diode). Instead of D1), the first semiconductor device is composed of an N-channel MOS type field effect transistor having a source grounded and a gate and a drain connected to a non-inverting input terminal of the operational amplifier 10, and a second semiconductor Tr1. Instead of the bipolar transistor B2 (diode D2), the circuit is constituted by a second transistor Tr2 composed of an N-channel MOS field-effect transistor whose source is grounded and whose gate and drain are connected to the resistor 16. However, the other configuration, that is, the operational amplifier 10 and the

resistors

12, 14, and 16 have resistance values R1, R2 R3 is only different, is exactly the same as the conventional apparatus.
[0028]
As shown in FIG. 2, an N-channel MOS field effect transistor (hereinafter, referred to as an NMOS transistor) constituting the first and second transistors Tr1 and Tr2 includes a P-type silicon substrate 20 and this silicon substrate 20. An N-type drain region 22 and a source region 24 formed on the substrate 20 by impurity diffusion; an electrically insulating oxide film 26 formed on the substrate surface between the drain region 22 and the source region 24; And a gate electrode 28 made of a metal formed so as to face the substrate 20 across the substrate 26.
[0029]
When a positive voltage is applied to the gate electrode 28, electrons are induced at the interface between the oxide film 26 directly below the gate electrode 28 and the substrate 20, and an N-type conductive layer is formed between the drain region 22 and the source region 24. (Channel) 30 is formed. The size of the channel 30, that is, the size of the gate electrode 28 determines the magnitude of the drain current. As the length (gate length) L becomes shorter and the width (gate width) W becomes wider, the current becomes larger. The value increases. That is, the current characteristics of the first and second transistors Tr1 and Tr2 are determined by the gate width W and the gate length L. In FIG. 2, the gate width W extends in the depth direction of the figure.
[0030]
In the reference voltage generation circuit 2 configured as described above, the first transistor Tr1 generates a predetermined current I1 determined by the resistance value R1 of the resistor 12 and the reference voltage Vo based on the gate voltage / drain current characteristics. 12 and a predetermined voltage is applied to the non-inverting input terminal of the operational amplifier 10. On the other hand, the second transistor Tr2 allows a predetermined current I2 determined by the resistance value R3 of the resistor 16 and the potential of the inverting input terminal of the operational amplifier 10 to flow through the

resistors

14 and 16 based on the gate voltage / drain current characteristics. Then, the operational amplifier 10 outputs the sum of the potential of the non-inverting input terminal and the voltage across the resistor 14 due to the current I2 as the reference voltage Vo.
[0031]
In the present embodiment, the resistance values R1 to R3 and the gate widths W1 and W2 and the gate lengths L1 and L2, which are parameters that determine the gate voltage and drain current characteristics of the first and second transistors Tr1 and Tr2, are: , The following relational expressions (A) to (C) are set.
[0032]
(A) W1 = W2 = W, L1 = L2 = L
(B) R1 = R3
(C) K = (W / L) × R3 = 0.7 × 10 ⁶ Ω
That is, according to the relational expression (A), the first and second transistors Tr1 and Tr2 have the same gate voltage / gate current characteristics, and according to the relational expression (B), the resistance values R1 and R3 are mutually different. In addition, the characteristics of the first and second transistors Tr1 and Tr2 are associated with the resistance values R1 and R3 by the relational expression (C). Hereinafter, a product of the ratio W / L of the gate width W and the gate length L and the resistance value R3 is referred to as a parameter K (= (W / L) × R3).
[0033]
FIG. 3 shows a theoretical equation for calculating a temperature coefficient in a circuit set as described above, using a ratio of the resistance value R2 of the resistor 14 and the resistance value R3 of the resistor 16 as a parameter M (= R2 / R3) (described later). 11 is a graph in which the absolute value | Verr | of the temperature coefficient is obtained by using the equation (10). Note that R1 = R3 = 18 kΩ, W / L = 40, and the parameter M is changed by changing R2.
[0034]
As shown in FIG. 3, the absolute value | Verr | of the temperature coefficient has a minimum value when the parameter M is 4.6, and the value at that time is 0.039 mV / ° C.
When the value of the parameter K is larger than 0.7 × 10 ⁶ Ω, the characteristic has a local minimum value near M = 4.6, substantially similar to the characteristic shown in FIG. And the minimum value thereof is also substantially the same. Conversely, when the value of the parameter K is smaller than 0.7 × 10 ⁶ Ω, as the value of the parameter K becomes smaller, the characteristic shown in FIG. It becomes.
[0035]
In other words, this minimum value is the minimum value of the temperature coefficient | Verr | that can be realized in the reference voltage generation circuit 2.
Therefore, in the reference voltage generation circuit 2 of the present embodiment set so as to satisfy the relational expressions (A) to (C), the temperature coefficient of the reference voltage Vo is obtained by appropriately selecting and setting the value of the parameter M. Verr can be set arbitrarily, with the minimum value of the temperature coefficient | Verr |
[0036]
Further, in the present embodiment, when the reference voltage generating circuit 2 in which the temperature coefficient | Verr | is designed to a predetermined value is realized on a CMOS integrated circuit, the gate width W1 of the first and second transistors Tr1 and Tr2 is used. , W2 and the gate lengths L1 and L2 are equal to each other, the transistors Tr1 and Tr2 can be manufactured under exactly the same conditions, and the threshold values Vth of these transistors Tr1 and Tr2 can be made exactly equal. Therefore, the temperature coefficient | Verr | obtained by the design can be realized with high accuracy.
[0037]
Note that, as described above, even if the value of the parameter K is larger than 0.7 × 10 ⁶ Ω, substantially the same minimum value can be obtained. Therefore, the present invention is not limited to the case where the relational expression (C) is satisfied. As long as the following relational expression (C ') is satisfied, the same effect as that of the present embodiment can be obtained.
[0038]
(C ′) K = (W / L) × R3 ≧ 0.7 × 10 ⁶ Ω
Next, a second embodiment will be described.
In the present embodiment, the reference voltage generating circuit 2 of the first embodiment set to satisfy the relational expressions (A) to (C) is further set to satisfy the following relational expression (D). .
[0039]
(D) M = R2 / R3 = 4.6
Specifically, R1 = R3 = 18 kΩ, R2 = 82.8 kΩ, and W / L = 40.
That is, in the reference voltage generating circuit 2 of the present embodiment set so as to satisfy the relational expressions (A) to (D), the absolute value | Verr | of the temperature coefficient of the reference voltage Vo must be equal to the reference voltage. The reference voltage Vo is substantially equal to the minimum value achievable in the generation circuit 2 and has excellent temperature characteristics.
[0040]
Further, in the present embodiment, according to the relational expressions (A) to (D), the ratio of the resistance value R1, the resistance value R2, and the gate width W and the gate length L of the first and second transistors Tr1 and Tr2. Since W / L is all related to the resistance value R3, if any of the resistance values R1 to R3 is determined, all the resistance values R1 to R3 and the characteristics of the transistors Tr1 and Tr2 can be determined, which is extremely simple. Can be designed.
[0041]
Here, FIG. 4 is a graph in which the absolute value | Verr | of the temperature coefficient is obtained by changing the parameter K based on a theoretical expression for obtaining the temperature coefficient Verr (see the expression (10) described later). The resistances R1 to R3 are fixed at R1 = R3 = 18 kΩ and R2 = 82.8 kΩ, and the parameter K is changed by changing the ratio W / L of the gate width W to the gate length L.
[0042]
As shown in FIG. 4, as the parameter K increases, the absolute value | Verr | of the temperature coefficient rapidly decreases, and reaches a minimum value of 0.039 mV / ° C. at K = 0.7 × 10 ⁶ Ω. For> 0.7 × 10 ⁶ Ω, the absolute value of the temperature coefficient | Verr | is a substantially constant value.
[0043]
When the value of the parameter M is larger than 4.6, the characteristic shifts to the upper right in the figure. Conversely, when the value of the parameter M is smaller than 4.6, the characteristic shifts to the upper left in the figure.
In other words, the value of the parameter K is not limited to 0.7 × 10 ⁶ Ω, but if it is greater than 0.7 × 10 ⁶ Ω, the absolute value | Verr | of the temperature coefficient becomes substantially equal to the minimum value. Similarly to the first embodiment, the same effects as in the present embodiment can be obtained not only in the case of the relational expression (C) but also in the range of the relational expression (C ').
[0044]
Next, the theoretical formula used for obtaining the temperature coefficient Verr of the reference voltage Vo will be described.
First, a theoretical expression representing the reference voltage Vo of the reference voltage generation circuit 2 is represented by the following expression.
[0045]
(Equation 3)

[0046]
k: Boltzmann constant, q: electron charge, t: absolute temperature, e: natural logarithm base I1 (t), I2 (t): drain current Vth (t) of each transistor Tr1, Tr2: transistor Tr1, Tr2 Threshold voltage G (t): Function based on physical properties of substrate 20 Expression (3) is based on the assumption that the threshold voltages of transistors Tr1 and Tr2 are equal.
[0047]
In the equation (3), the first and second terms represent the potential of the non-inverting input terminal (the same applies to the inverting input terminal) of the operational amplifier 10, and the third term represents the voltage across the resistor 14.
The drain current Ii (t), {i = 1, 2}, the threshold voltage Vth (t), and the function G (t) are represented by the following equations (4) to (6).
[0048]
(Equation 4)

[0049]
(Equation 5)

[0050]
(Equation 6)

[0051]
However,
[0052]
(Equation 7)

[0053]
(Equation 8)

[0054]
εsi: dielectric constant of silicon constituting the substrate 20 Cox: capacitance μ of the oxide film 26: mobility of carriers on the surface of the substrate 20 Ns: impurity concentration of the substrate 20 Ni: intrinsic carrier concentration of the substrate 20 Vds: between drain and source Voltage Vsb: Source-substrate voltage Vde: The smaller of the drain-source voltage and the drain saturation voltage fb, fs: The drain region 22 and the source region 24 formed on the substrate by impurity diffusion become the gate electrode 28 A correction value for correcting the influence of an error caused by the diffusion of the channel 30 immediately below and a reduction in the length of the channel 30. Expression (4) indicates that each of the transistors Tr1 and Tr2 is a sub-threshold region, that is, a gate-source transistor. A voltage around the threshold voltage Vth is applied between them, and a channel is completely formed between the drain and source. It is those of when to to be operated so as not.
[0055]
In the equations (3) to (8), the Boltzmann constant k, the electron charge amount q, the base e of the natural logarithm are constants, and the dielectric constant εsi of silicon, the mobility μ of carriers, the oxide film capacitance Cox. , The impurity concentration Ns, the intrinsic carrier concentration Ni, and the correction values fb and fs are determined to predetermined values according to the conditions of the manufacturing process, and the drain-source voltage Vds, the source-substrate voltage Vsb, and the voltage Vde are determined for the fabricated transistor. Is a value that is dependently determined according to the circuit operation based on the characteristics of
[0056]
That is, the resistance value R1 to R3 and the current values I1 (t) and I2 (t) are appropriately set for the temperature coefficient Verr obtained by differentiating the theoretical expression of the reference voltage Vo and the reference voltage Vo. The current values I1 (t) and I2 (t) are adjusted by the gate width Wi and the gate length Li of the first and second transistors Tr1 and Tr2, as can be seen from Equation (4). Because
[0057]
Here, based on the relational expressions (A) to (D), the theoretical expression of the reference voltage Vo shown in Expression (3) is rearranged as follows. It should be noted that for the relational expressions (C) and (D), numerical values are not determined and parameters M and K are used.
[0058]
(Equation 9)

[0059]
In particular, by making the relational expression (A), that is, the gate widths W1 and W2 and the gate lengths L1 and L2 of the first and second transistors Tr1 and Tr2 equal, I1 (t) = I2 (t), In equation (3), the terms that depend on each other are canceled out and the temperature-dependent term is reduced, so that the theoretical equation of the reference voltage Vo is simplified.
[0060]
Then, a temperature coefficient Verr of the reference voltage Vo obtained by differentiating the equation (9) with respect to the absolute temperature t is expressed by the following equation.
[0061]
(Equation 10)

[0062]
In this equation, when the respective values are appropriately set and the parameter M is changed, as shown in FIG. 3, a characteristic is obtained in which the absolute value | Verr | of the temperature coefficient has a minimum value, and the second parameter K Is changed, as shown in FIG. 4, a characteristic having a substantially constant value above a predetermined value is obtained.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram illustrating a configuration of a reference voltage generation circuit according to an embodiment.
FIG. 2 is an explanatory diagram illustrating a structure of an N-channel MOS field effect transistor.
FIG. 3 is a graph showing a simulation result of obtaining a characteristic of a temperature coefficient of a reference voltage Vo using M = R2 / R3 as a parameter.
FIG. 4 is a graph showing a simulation result of obtaining a temperature coefficient characteristic of a reference voltage Vo using K = (W / L) × R3 as a parameter.
FIG. 5 is an electric circuit diagram showing a configuration of a conventional reference voltage generation circuit.
[Explanation of symbols]
2 Reference voltage generating circuit 10

Operational amplifiers

12, 14, 16 Resistor 20 Silicon substrate 22 Drain region 24 Source region 26 Oxide film 28 Gate electrode 30 Channel Tr1 First transistor Tr2 Second Transistor

Claims

An operational amplifier having a first resistor connected between the output terminal and the non-inverting input terminal, and a second resistor connected between the output terminal and the inverting input terminal ;
A first semiconductor circuit having one end connected to the non-inverting input terminal and the other end grounded, and causing a current to flow from the output terminal side to the non-inverting input terminal side through the first resistor;
A second semiconductor having one end connected to the inverting input terminal via a third resistor and the other end grounded, and allowing a current to flow through the second resistor from the output terminal side to the inverting input terminal side Circuit and
Wherein the operational amplifier is induced by a current flowing through the second and third resistors based on a difference between voltages across the first and second semiconductor circuits and a resistance value of the third resistor. In a reference voltage generating circuit that outputs from the output terminal using, as a reference voltage, an addition value of a voltage between both ends of the second resistor and a voltage applied to a non-inverting input terminal by the first semiconductor circuit,
The first semiconductor circuit comprises a first N-channel MOS field-effect transistor having a gate and a drain connected to a non-inverting input terminal of the operational amplifier and a source grounded, and the second semiconductor circuit A second N-channel MOS field-effect transistor whose gate and drain are connected to the third resistor and whose source is grounded,
In addition, the first and second N-channel MOS field effect transistors have the same gate width and gate length, and the first and third resistors have the same resistance value. A reference voltage generation circuit.