JP3556650B2

JP3556650B2 - Flip-flop circuit, shift register, and scan driving circuit for display device

Info

Publication number: JP3556650B2
Application number: JP2002280605A
Authority: JP
Inventors: 真一阿部; 淳前出
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2001-10-02
Filing date: 2002-09-26
Publication date: 2004-08-18
Anticipated expiration: 2022-09-26
Also published as: JP2003188691A

Description

【０００１】
【発明の属する技術分野】
この発明は、フリップフロップ回路、シフトレジスタおよびこれを用いる表示装置の走査駆動回路に関し、詳しくは、入出力を逆に切換えることができる、いわゆる双方向での動作が可能でかつ回路規模の増加が少なくて済むフリップフロップ回路と、このフリップフロップ回路により構成した正方向と逆方向のシフト動作制御が容易でかつ小型、薄型の表示装置の走査駆動回路に適するシフトレジスタおよびその走査駆動回路に関する。
【０００２】
【従来の技術】
集積回路に使用されるフリップフロップは、インバータをループ状に接続した図４に見るようなマスタ・スレーブ形のＤ型フリップフロップ回路が多く使用されている。なお、図中、ＣＫはクロック信号であり、＊ＣＫは、その位相を反転したクロック信号、１は、マスター側のラッチ回路であり、２がスレーブ側のラッチ回路である。
ここで、マスター側ラッチ回路（マスターフリップフロップ）１は、２つのインバータ３ａ，３ｂとアナログスイッチとしての２つのトランスミッションゲート４ａ，４ｂとにより構成され、スレーブ側ラッチ回路（スレーブフリップフロップ）２は、２つのインバータ３ｄ，３ｅとアナログスイッチとしての２つのトランスミッションゲート５ａ，５ｂとにより構成されている。
そして、これらによるフリップフロップ回路がマスター，スレーブとして動作するときには、トランスミッションゲート４ａ，５ｂとトランスミッションゲート４ｂ，５ａとは、それぞれ逆相のタイミングで“ＯＮ−ＯＦＦ”される。なお、このフリップフロップ回路は、端子１１が入力側となり、端子１２が出力側となっている。
ところで、図中において符号の「＊」は、反転信号を意味し、以下同様な意味で「＊」を使用する。
出願人は、図４のフリップフロップ回路を改良した、入出力を逆に切換えることができる双方向動作のフリップフロップ回路を出願している（特許文献１）。図５は、その双方向動作のフリップフロップ回路である。
【０００３】
【特許文献１】
特公平６−５４８６０号公報
【０００４】
６，７は、それぞれ図４のトランスミッションゲート４ａ，４ｂと同様なトランスミッションゲートであり、８は、図４のフリップフロップ回路の出力端子１２側に追加されたトランスミッションゲートである。このＤ−フリップフロップ回路は、トランスミッションゲート８の後ろに図４の出力端子１２に換えて入出力端子１４が設けられ、図４の入力端子１１が入出力端子１３とされたものである。この回路は、トランスミッションゲート５ａを中心としてフリップフロップ９ａとフリップフロップ９ｂとが対称に配置され、全体として対称な構造になっている。そこで、フリップフロップ９ａ，９ｂのいずれか一方をマスターフリップフロップに他方をスレーブフリップフロップにすることができ、入出力を逆に切換える双方向動作のＤ−フリップフロップ回路となる。これを利用したシフトレジスタは、シフト方向の選択ができる。その選択は、シフトレジスタを構成するフリップフロップ（ラッチ回路）９ａとフリップフロップ（ラッチ回路）９ｂのマスターとスレーブを入れ換えることで行う。
【０００５】
【発明が解決しようとする課題】
しかし、図５の双方向動作のフリップフロップ回路によりシフトレジスタを構成した場合に、後からいずれか一方にシフト方向を選択設定することは容易であるが、ダイナミックに双方向で動作するシフトレジスタを構成するとなると、シフトレジスタの各段のＤ−フリップフロップのマスターとスレーブのフリップフロップを入れ換える動作制御回路が必要になる。
ＬＣＤ表示装置やＬＥＤ表示装置などでは、表示映像をミラー表示する場合などにおいてダイナミックな反転走査が必要になる。また、有機ＥＬ表示装置などでは、表示輝度を向上するために上下２分割されたパネルをそれぞれ垂直方向において上からと下から同時に逆方向に走査することが行われる。そのため、この種の表示装置の走査駆動回路では双方向動作のシフトレジスタが必要になる。
【０００６】
一方、この種の装置では、装置の小型化、薄型化が要求されている関係から回路規模の増加は好ましくない。しかし、前記図５の双方向動作のフリップフロップ回路を用いてシフトレジスタを構成して、それを表示装置の双方向走査の駆動回路とする場合には、入出力の両側に配置されるトランスミッションゲート４ａとトランスミッションゲート８のタイミングを入出力方向とクロックＣＫとに応じて入出力制御をする回路がシフトレジスタの各段それぞれに必要になり、その分回路規模が大きくなる問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、入出力を逆に切換えることができる双方向での動作制御が容易でかつ回路規模の増加が少なくて済むフリップフロップ回路を提供することにある。
また、この発明の他の目的は、双方向での動作制御が容易なシフトレジスタを提供することにある。
さらにこの発明の他の目的は、双方向での動作制御が容易な表示装置の走査駆動回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するための第１の発明のフリップフロップ回路の特徴は、入力端子と出力端子とを有し２つのインバータをループ状に接続した回路を２段接続してなるマスタ・スレーブ形のフリップフロップ回路において、
前記入力端子と第１の端子とを接続する第１のスイッチ回路と、
前記出力端子と第２の端子とを接続する第２のスイッチ回路と、
前記第１のスイッチ回路から前記入力端子までの経路と前記第２の端子との間に設けられた第３のスイッチ回路と、
前記出力端子から前記第２のスイッチ回路までの経路と前記第１の端子との間に設けられた第４のスイッチ回路とを備え、
前記第１と第２のスイッチ回路がＯＮにされかつ前記第３と第４のスイッチ回路がＯＦＦされたときに前記第１の端子が入力となり、前記第２の端子が出力となり、逆に前記第１と第２のスイッチ回路がＯＦＦにされかつ前記第３と第４のスイッチ回路がＯＮにされたときに前記第２の端子が入力となり、前記第１の端子が出力となるものである。
【０００８】
また、第２の発明のフリップフロップ回路の特徴は、第１のインバータと、この第１のインバータの入力側に接続された第１のスイッチ回路と、この第１のインバータの出力側に接続された第２のインバータと、この第２のインバータの出力側と前記第１のインバータの入力側との間に挿入された第２のスイッチ回路とを有する単位回路と、この単位回路を前記第１のスイッチ回路の前記第１のインバータに接続されていない側を入力端子とし、前記第１または第２のインバータの出力側を出力端子として２段従属接続した従属接続回路と、この従属接続回路の前段の前記単位回路の入力端子を第１の端子に接続する第３のスイッチ回路と、前記従属接続回路の後段の前記単位回路の出力端子を第２の端子に接続する第４のスイッチ回路と、前記第３のスイッチ回路から前段の前記単位回路の入力端子までの経路と前記第２の端子との間に挿入された第５のスイッチ回路と、後段の前記単位回路の出力端子から前記第４のスイッチ回路までの経路と前記第１の端子との間に挿入された第６のスイッチ回路とを有し、前記第３と第４のスイッチ回路がＯＮにされかつ第５と第６のスイッチ回路がＯＦＦされたときに前記第１の端子が入力となり、前記第２の端子が出力となり、逆に前記第３と第４のスイッチ回路がＯＦＦにされかつ第５と第６のスイッチ回路がＯＮされたときに前記第２の端子が入力となり、前記第１の端子が出力となるものである。
また、この発明のシフトレジスタおよび表示装置の走査駆動回路の特徴は、前記の第１の発明あるいは第２の発明のフリップフロップ回路を多数従属接続してシフトレジスタを構成し、あるいはこのシフトレジスタを表示装置の走査駆動回路に用いるものである。
【０００９】
【発明の実施の形態】
以上の構成のように、集積回路に使用される、インバータをループ状に接続したマスタ・スレーブ形のフリップフロップ回路において、その入力端子を第１のスイッチ回路を介して第１の端子に接続し、その出力端子を第２のスイッチ回路を介して第２の端子に接続する。第１、第２のスイッチ回路（第２の発明では第３、第４のスイッチ回路）をＯＮにすれば、第１の端子が入力となり、第２の端子が出力となるので、通常のマスタ・スレーブ形のフリップフロップ回路の動作をさせることができる。
一方、第１および第２のスイッチ回路（第２の発明では第３、第４のスイッチ回路）をＯＦＦにし、このフリップフロップ回路の入出力端子を第１および第２の端子から切離しておき、第３および第４のスイッチ回路（第２の発明では第５、第６のスイッチ回路）をＯＮにすると、第２の端子が第３のスイッチ回路（第２の発明では第５のスイッチ回路）を介してマスターのフリップフロップの入力に接続され、第１の端子が第４のスイッチ回路（第２の発明では第６のスイッチ回路）を介してスレーブのフリップフロップの出力に接続される。これにより入力端子と出力端子とを入れ換えることができる。
【００１０】
すなわち、第１のスイッチ回路〜第４のスイッチ回路（第２の発明では第３〜第６のスイッチ回路）のＯＮ／ＯＦＦを制御することでフリップフロップ回路の入力端子と出力端子とを逆にすることができ、第１および第２の端子を双方向入／出力端子とすることができる。
この場合の入出力方向の制御は、第１のスイッチ回路〜第４のスイッチ回路（第２の発明では第３〜第６のスイッチ回路）のＯＮ／ＯＦＦで済み、このＯＮ／ＯＦＦは、クロックＣＫに関係していない制御となるので、単なるＯＮ／ＯＦＦの制御信号で足りる。しかも、４つのスイッチ回路とその接続、そして動作のための配線量は、入出力方向とクロックＣＫとに応じて入出力のタイミング制御をする双方向のタイミング制御回路ほど回路規模を増加させるものではない。
その結果、入出力を逆に切換えることができる双方向動作のフリップフロップ回路が回路規模を抑えた形でスイッチのＯＮ／ＯＦＦ切換えにより簡単に実現できる。この双方向動作のフリップフロップを用いてシフトレジスタを構成することで、簡単に入出力の方向切換ができるシフトレジスタを形成できる。このシフトレジスタを双方向の走査制御をする駆動回路に利用することで双方向制御が容易な表示装置の走査駆動回路を実現することができる。
【００１１】
【実施例】
図１は、この発明を適用した一実施例のシフトレジスタのフリップフロップ回路のブロック図、図２は、このフリップフロップ回路で構成された表示装置の走査駆動回路のシフトレジスタの説明図、そして図３は、図２に示すシフトレジスタによりローライン駆動回路を構成した有機ＥＬ表示装置の有機ＥＬ表示パネルを中心とする実施例のブロック図である。
以下の図１〜図３の説明では、図４、図５と同一の構成は、同一の符号で示し、それらの説明を割愛する。
図１のフリップフロップ回路１０は、図４のマスター側ラッチ回路（マスターフリップフロップ）１に対応するマスター側ラッチ回路１ａと、図４のスレーブ側ラッチ回路（スレーブフリップフロップ）２に対応するラッチ回路２ａとにより構成される。図４のフリップフロップ回路の入力端子１１に対応する入力点１１ａと入出力端子（Ｉ／Ｏ端子）１５との間に入出力の方向切換えのトランスミッションゲート８ａが設けられている。また、出力端子１２に対応する出力点１２ａとＩ／Ｏ端子１６との間に入出力の方向切換えのトランスミッションゲート８ｂが設けられている。そして、図４の入力端子１１、出力端子１２に換えてＩ／Ｏ端子１５，１６が設けられている。入力点１１ａとＩ／Ｏ端子１６とが方向切換えのトランスミッションゲート８ｃを介して配線ライン１７により接続され、出力点１２ａとＩ／Ｏ端子１５とが入出力の方向切換えのトランスミッションゲート８ｄを介して配線ライン１８により接続されている。
【００１２】
フリップフロップ回路１０では、図４のインバータ３ｂと３ｄがそれぞれナンドゲート３１、３２に置き換えられている。これは、リセット信号ＲＳを端子２７に受けてフリップフロップ回路１０がリセットされるようにするためである。また、フリップフロップ回路１０には、入力点１１ａとトランスミッションゲート４ａとの間にインバータ２１が挿入され、出力点１２ａの手前にインバータ２２が挿入されているが、これらは、タイミング調整のために設けているものであり、必ずしも設ける必要はない。
各方向切換えのトランスミッションゲート８ａ〜８ｄは、コントローラから出力される方向切換信号Ｗａｙを端子１９に受けて、これの“Ｈ”（ＨＩＧＨレベル）、“Ｌ”（ＬＯＷレベル）によりＯＮ／ＯＦＦ制御される。なお、方向切換信号Ｗａｙは、インバータ２０を介して反転信号＊Ｗａｙが生成されて、各トランスミッションゲート８ａ〜８ｄの反転入力側にそれぞれ加えられる。また、クロックＣＫは、クロック端子２５に加えられる外部クロック信号ＣＬＫに対応する内部信号であり、これをインバータ２６に通して反転クロック＊ＣＫが生成され、各トランスミッションゲート４ａ，４ｂ，５ａ，５ｂ等にこれらクロックＣＫ，＊ＣＫが加えられる。
フリップフロップ回路１０のＱバー出力（＊Ｑ）は、スレーブ側ラッチ回路２ａのトランスミッションゲート５ａの後ろからインバータ２３を介して端子２４に加えられ、この端子から出力される。フリップフロップ回路１０のＱ出力は、方向切換信号Ｗａｙにより決定され、データシフトの方向に応じてＩ／Ｏ端子１５，１６のいずれか一方がその入力になり、他方がその出力になる。
【００１３】
ここで、端子１９に入力される方向切換信号Ｗａｙが“Ｈ”のときには、トランスミッションゲート８ａ，８ｂがＯＮとなり、トランスミッションゲート８ｃ，８ｄがＯＦＦとなる。そこで、入力点１１ａは、Ｉ／Ｏ端子１５に接続され、この端子が入力となる。また、出力点１２ａは、Ｉ／Ｏ端子１６に接続され、この端子が出力となる。これは、Ｉ／Ｏ端子１５が入力となり、Ｉ／Ｏ端子１６が出力となる、マスター側ラッチ回路１ａとスレーブ側ラッチ回路２ａとからなるフリップフロップ回路となる。このとき、トランスミッションゲート８ｃ，８ｄはＯＦＦとなっているので、入力点１１ａは、Ｉ／Ｏ端子１６側には接続されていない。出力点１２ａは、Ｉ／Ｏ端子１５側には接続されていない。
一方、端子１９に入力される方向切換信号Ｗａｙが“Ｌ”のときには、トランスミッションゲート８ａ，８ｂがＯＦＦとなり、トランスミッションゲート８ｃ，８ｄがＯＮとなる。そこで、入力点１１ａは、Ｉ／Ｏ端子１６に接続され、この端子が入力となる。また、出力点１２ａは、Ｉ／Ｏ端子１５に接続され、この端子が出力となる。これは、マスター側ラッチ回路１ａとスレーブ側ラッチ回路２ａとからなるフリップフロップ回路であることは前記と同じであるが、Ｉ／Ｏ端子１６が入力となり、Ｉ／Ｏ端子１５が出力となる点で、入出力が逆のフリップフロップ回路になっている。このとき、トランスミッションゲート８ａ，８ｂはＯＦＦとなっているので、入力点１１ａは、Ｉ／Ｏ端子１５側には接続されていない。出力点１２ａは、Ｉ／Ｏ端子１６側には接続されていない。
このように、端子１９に入力される方向切換信号Ｗａｙの“Ｈ”，“Ｌ”によりこのフリップフロップ回路１０で構成されるシフトレジスタ３０（図２参照）は、入出力の方向を切換えることができる。
【００１４】
図２は、フリップフロップ回路１０（ＤＦＦ）のＱ出力と入力とを従属接続したシフトレジスタ３０であって、両端のフリップフロップ回路１０のＩ／Ｏ端子１５，１６がそれぞれシフトレジスタ３０の両端の入出力端子（Ｉ／Ｏ端子）３７、３８に接続されている。
各フリップフロップ回路１０の方向切換信号Ｗａｙの端子１９がＷａｙ端子３３に接続され、各フリップフロップ回路１０のクロック端子２５がクロック端子３４に接続され、各フリップフロップ回路１０のリセット信号の端子２７がリセット端子３５に接続されている。
そして、それぞれのフリップフロップ回路１０のＱバー出力（＊Ｑ）３０ａ〜３０ｎがそれぞれ表示装置の走査駆動回路のそれぞれのローラインの出力としてインバータ３６を介してそれぞれに取出される。
このとき、Ｉ／Ｏ端子３７、３８のいずれかにセットされるデータは、駆動するライン位置に対応する桁が“０”でほかの桁が“１”となる、ライン数分の桁数のデータ、例えば、「１１１０１１１…１１」が図３のコントローラ１０５からシフトレジスタ３０（図３のロードライバ１０３ａ、ロードライバ１０３ｂのそれぞれ）に入力される。
【００１５】
この回路は、クロック端子３４に入力される外部クロックＣＬＫに応じて前記データがシフトされることで、データ列のうちのビット“０”の位置にＱバー出力（＊Ｑ）として“Ｈ”のパルスを発生する。それがインバータ３６を介して“Ｌ”出力となって、表示パネルのローラインのうちの走査位置のラインを駆動する。そして、前記のデータがクロックＣＫに応じてシフトレジスタ３０の上位桁（右側）あるいは下位桁（左側）にシフトされていくことでローラインの走査が行われる。
このとき、方向切換信号Ｗａｙの端子１９に“Ｈ”の信号がコントローラ１０５から入力されると、トランスミッションゲート８ａ，８ｂがＯＮとなり、トランスミッションゲート８ｃ，８ｄがＯＦＦとなって、Ｉ／Ｏ端子３７からＩ／Ｏ端子３８に向かって駆動走査が行われる。逆に、方向切換信号Ｗａｙの端子１９に“Ｌ”の信号がコントローラ１０５から入力されると、トランスミッションゲート８ａ，８ｂがＯＦＦとなり、トランスミッションゲート８ｃ，８ｄがＯＮとなって、Ｉ／Ｏ端子３８からＩ／Ｏ端子３７に向かって駆動走査が行われる。
【００１６】
このようなシフトレジスタ３０を有機ＥＬ表示装置の走査駆動回路のシフトレジスタに用いた実施例が図３である。
図３は、図２のシフトレジスタ３０を用いてローラインを駆動する駆動回路を有する有機ＥＬ表示装置の有機ＥＬ表示パネルを中心とする実施例である。
図３において、１００は、カラムラインが３９６個（１９８個×２）の端子ピン（以下ピン）、ローラインが１６２個（８１個×２）のピンを持つ携帯電話機用の有機ＥＬ表示装置の有機ＥＬ表示パネルである。このパネルは、上下２枚のＥＬパネル１０１ａ，１０１ｂを中央部で接合した形態を採る。
これの上側には、２個のカラムドライバＩＣ（以下カラムドライバ）１０２ａ、１０２ｂが設けられ、下側にも２個のカラムドライバ１０２ｃ、１０２ｄが設けられている。そして、ロードライバＩＣ（以下ロードライバ）としてそれぞれのＥＬ表示パネル１０１ａ，１０１ｂに対応して１０３ａ、１０３ｂが設けられている。
各ドライバは、カラー表示用では、１個のカラム端子駆動ＩＣにおいて、Ｒ，Ｇ，Ｂそれぞれに内部で６６ピンが割当てられていて、合計で６６×３＝１９８ピンのカラム出力となっている。図では、それを単純化してＲ，Ｇ，Ｂの区別なく示してある。
各カラムドライバ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄと各ロードライバ１０３ａ、１０３ｂは、有機ＥＬ表示パネル駆動用の電源（電池）１０４から電力が供給されて動作する。この電源電圧は、通常、１２Ｖ〜１５Ｖ程度の範囲のうちの１つの電圧、例えば、１５Ｖが用いられる。
【００１７】
ロードライバ１０３ａとロードライバ１０３ｂのシフトレジスタ３０のデータ入力端子をＩ／Ｏ端子３７とし、データ出力端子をＩ／Ｏ端子３８とした同じドライバＩＣであるとする。
ここで、コントローラ１０５から出力される方向切換信号Ｗａｙの出力は、ロードライバ１０３ａのＷａｙ端子３３に送出され、さらにインバータを介してロードライバ１０３ｂのＷａｙ端子３３に送出される。このことでロードライバ１０３ａとロードライバ１０３ｂとは逆方向に走査する。
これらドライバは、コントローラ１０５からの制御信号に応じて動作し、カラムドライバ側は、各出力ラインを水平方向ラインとして走査し、ロードライバ側は、各出力ラインを垂直方向ラインとして走査する。
なお、コントローラ１０５は、演算処理装置（ＭＰＵ）１０６により制御され、電圧３Ｖの電源（電池）１０７から電力を受けて動作する。そこで、有機ＥＬ表示パネル駆動用の電源１０４は、電池電源１０７からＤＣ−ＤＣコンバータにより昇圧することで得ることができる。
【００１８】
ここで、ロードライバ１０３ａは、ＥＬパネル１０１ａの垂直方向の走査を、図示するように、上から下へ向かって行い、ロードライバ１０３ｂは、ＥＬパネル１０１ｂの垂直方向の走査を下から上へと行う。これらの走査方向は逆方向となっている。その理由は、同時に２枚のパネルを垂直走査することで輝度が２倍となるからであり、それぞれ逆方向に走査することで２枚のパネルのつぎめを目立たなくできるからである。
この場合にロードライバ１０３ａとロードライバ１０３ｂとは走査方向が逆になるが、図２のシフトレジスタを用いることで、コントローラ１０５から方向切換信号Ｗａｙを送出するだけでロードライバ１０３ａとロードライバ１０３ｂとを同じドライバＩＣで構成しても逆方向に走査することができ、それぞれの走査駆動方向を双方ともに簡単に逆方向にできる。
【００１９】
以下、その垂直走査の動作を説明すると、まず、コントローラ１０５から「０１１１１１１…１１」のライン数分の桁数データをロードライバ１０３ａのシフトレジスタ３０にセットする。また、コントローラ１０５から「１１１１１１…１０」のライン数分の桁数データをロードライバ１０３ｂのシフトレジスタ３０にセットする。ロードライバ１０３ａのＷａｙ端子３３には“Ｈ”の信号がコントローラ１０５から与えられ、ロードライバ１０３ｂのＷａｙ端子３３には“Ｌ”の信号がインバータを介してコントローラ１０５から与えられる。
これにより、ロードライバ１０３ａとロードライバ１０３ｂとは走査方向が逆転する。ロードライバ１０３ａは、初段の桁位置が“０”でクロックＣＬＫに応じてＥＬパネル１０１ａの垂直方向において上から下に向かう走査駆動信号を発生する。ロードライバ１０３ｂは、逆方向の走査において初段（正方向では最終段）の桁位置が“０”でクロックＣＬＫに応じてＥＬ表示パネル１０１ｂの垂直方向において下から上に向かう走査駆動信号を発生する。
これによりコントローラ１０５からクロック端子３４に送出されるクロックＣＬＫに応じてロードライバ１０３ａとロードライバ１０３ｂとは逆方向の走査を同時に行うことができる。
このような双方向シフトレジスタ３０により、表示装置のカラムドライバとして同じドライバＩＣを用いることが可能になり、方向切換は、方向切換信号Ｗａｙで簡単にできる。その結果、制御回路が簡単なもので済む。
【００２０】
以上説明してきたが、図３の実施例では、垂直走査のロードライバ１０３ａとロードライバ１０３ｂとの走査方向を同時に逆方向に制御する場合について説明しているが、表示映像をミラー表示する場合などにおいて水平方向での同一のドライバについて反転走査が必要になる。この水平方向の走査に図２のシフトレジスタを用いることができることはもちろんである。このような走査も制御信号Ｗａｙの“Ｈ”、“Ｌ”の変更で簡単に走査方向の切換制御ができる。
ところで、図１のフリップフロップ回路の実施例では、リセット端子を設けるために、フリップフロップのインバータの１つがインバータに換えてナンドゲートとなっているが、その動作はインバータと等価であり、これをインバータとして扱ってもよいことはもちろんである。
この明細書および特許請求の範囲では、このようなインバータ動作のゲート回路もインバータに含めるものである。
【００２１】
また、実施例では、マスター側ラッチ回路（マスターフリップフロップ）１ａの出力をインバータ３ａから取出してスレーブ側ラッチ回路（スレーブフリップフロップ）２ａに入力している。しかし、マスター側ラッチ回路１ａの出力は、ナンドゲート３１から取出してスレーブ側ラッチ回路２ａに入力もよいことはもちろんである。この場合、スレーブ側ラッチ回路２ａの出力は、インバータ３ｅから取出すことになる。このような構成においては、端子２４に取出される＊Ｑ出力は、インバータ２３を介すことなく、トランスミッションゲート５ａから直接取出すことができる。
なお、実施例における＊Ｑ出力は、スレーブ側ラッチ回路２ａのＱ出力に対してこれを反転した出力が得られる配線経路であれば、どの位置から取出されてもよい。
さらに、実施例では、スイッチ回路としてトランスミッションゲートを利用しているが、他の形態のアナログスイッチあるいはＭＯＳＦＥＴトランジスタ，バイポーラトランジスタ等のスイッチ回路が用いられてもよいことはもちろんである。
実施例では、有機ＥＬ表示パネルの例を挙げているが、走査方向の切換は、ミラー表示等において行われるので、この発明は、各種の表示装置に適用できることはもちろんである。
【００２２】
【発明の効果】
以上説明してきたように、この発明にあっては、２つのインバータをループ状に接続したマスタ・スレーブ形のフリップフロップ回路の入力端子を第１のスイッチ回路を介して第１の端子に接続し、その出力端子を第２のスイッチ回路を介して第２の端子に接続する。第１、第２のスイッチをＯＮにすれば、第１の端子が入力となり、第２の端子が出力となるので、通常のマスタ・スレーブ形のフリップフロップ回路の動作をさせることができ、第１および第２のスイッチをＯＦＦにし、このフリップフロップ回路の入出力を切離しておき、第３および第４のスイッチをＯＮにすると、第２の端子が第３のスイッチを介してマスターのフリップフロップの入力に接続され、第１の端子が第４のスイッチを介してスレーブのフリップフロップの出力に接続される。これにより入力端子と出力端子とを入れ換えることができる。
その結果、双方向動作のフリップフロップ回路が回路規模を抑えた形でスイッチのＯＮ／ＯＦＦ切換えにより簡単に実現できる。この双方向動作のフリップフロップを用いてシフトレジスタを構成することで、簡単に双方向切換ができるシフトレジスタを形成できる。このシフトレジスタにより双方向の走査制御が容易な表示装置駆動回路に利用することで双方向制御が容易な表示装置の走査駆動回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明を適用した一実施例のシフトレジスタのフリップフロップ回路のブロック図である。路のブロック図、
【図２】図２は、このフリップフロップ回路で構成された表示装置の走査駆動回路のシフトレジスタの説明図である。
【図３】図３は、図２に示すシフトレジスタによりローライン駆動回路を構成した有機ＥＬ表示装置の有機ＥＬ表示パネルを中心とする実施例のブロック図である。
【図４】図４は、従来のシフトレジスタを構成するフリップフロップ回路のブロック図である。
【図５】図５は、従来のシフトレジスタを構成する双方向動作のフリップフロップ回路のブロック図である。
【符号の説明】
１，１ａ，２，２ａ…ラッチ回路、
３ａ，３ｂ，３ｃ，３ｄ…インバータ、
４ａ，４ｂ，５ａ，６，７，８，８ａ〜８ｄ…トランスミッションゲート、
１０…フリップフロップ回路、
１１，１２，１３，１４，１９，２４，２６…端子、
１５，１６…Ｉ／Ｏ端子、
１７，１８…配線ライン、２５…クロック端子、
２０〜２３…インバータ、
３０…シフトレジスタ、
３０ａ〜３０ｎ…Ｑバー出力（＊Ｑ）、
３１，３２…入出力端子、
３１、３２に接続されている。
１００…有機ＥＬ表示パネル、１０１ａ，１０１ｂ…ＥＬパネル、
１０２ａ，１０２ｂ…カラムドライバＩＣ、
１０３ａ、１０３ｂ…ロードライバＩＣ、
１０４…電源（電池）、１０５…コントローラ、
１０６…演算処理装置（ＭＰＵ）、１０７…電池電源。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a flip-flop circuit, a shift register, and a scan drive circuit of a display device using the same. More specifically, the present invention relates to a so-called bidirectional operation capable of switching input and output in reverse, and an increase in circuit scale. The present invention relates to a flip-flop circuit which can be reduced in number, a shift register suitable for a scan driving circuit of a small and thin display device which can easily control forward and reverse shift operations formed by the flip-flop circuit, and a scan driving circuit thereof.
[0002]
[Prior art]
As a flip-flop used in an integrated circuit, a master-slave type D-type flip-flop circuit in which inverters are connected in a loop as shown in FIG. 4 is often used. In the figure, CK is a clock signal, * CK is a clock signal whose phase is inverted, 1 is a master side latch circuit, and 2 is a slave side latch circuit.
Here, the master-side latch circuit (master flip-flop) 1 includes two inverters 3a and 3b and two transmission gates 4a and 4b as analog switches, and the slave-side latch circuit (slave flip-flop) 2 It is composed of two inverters 3d, 3e and two transmission gates 5a, 5b as analog switches.
When these flip-flop circuits operate as a master and a slave, the transmission gates 4a and 5b and the transmission gates 4b and 5a are turned "ON-OFF" at opposite timings. In this flip-flop circuit, the terminal 11 is on the input side and the terminal 12 is on the output side.
By the way, in the drawings, the symbol “*” means an inverted signal, and “*” is used in the same meaning hereinafter.
The applicant has filed a bidirectional flip-flop circuit in which the flip-flop circuit shown in FIG. 4 is improved and in which input and output can be reversed. FIG. 5 shows the flip-flop circuit of the bidirectional operation.
[0003]
[Patent Document 1]
Japanese Patent Publication No. 6-54860
[0004]
Reference numerals 6 and 7 denote transmission gates similar to the transmission gates 4a and 4b in FIG. 4, respectively, and reference numeral 8 denotes a transmission gate added to the output terminal 12 of the flip-flop circuit in FIG. In this D-flip-flop circuit, an input / output terminal 14 is provided after the transmission gate 8 in place of the output terminal 12 in FIG. 4, and the input terminal 11 in FIG. In this circuit, the flip-flop 9a and the flip-flop 9b are arranged symmetrically about the transmission gate 5a, and have a symmetric structure as a whole. Therefore, either one of the flip-flops 9a and 9b can be used as a master flip-flop and the other can be used as a slave flip-flop, and a D-flip-flop circuit of bidirectional operation for switching input and output in reverse. A shift register using this can select a shift direction. The selection is made by exchanging the master and the slave of the flip-flop (latch circuit) 9a and the flip-flop (latch circuit) 9b constituting the shift register.
[0005]
[Problems to be solved by the invention]
However, when the shift register is configured by the flip-flop circuit of the bidirectional operation in FIG. 5, it is easy to select and set the shift direction to one of the two later, but the shift register that dynamically operates bidirectionally is used. With this configuration, an operation control circuit for exchanging the master flip-flop and the slave flip-flop of the D-flip-flop in each stage of the shift register is required.
In an LCD display device, an LED display device, or the like, dynamic inversion scanning is required when a display image is displayed in a mirror. Further, in an organic EL display device or the like, in order to improve the display luminance, the upper and lower divided panels are simultaneously scanned in the reverse direction from the top and bottom in the vertical direction at the same time. Therefore, a scan register of this type of display device requires a shift register that operates bidirectionally.
[0006]
On the other hand, in this type of device, it is not preferable to increase the circuit scale due to the demand for miniaturization and thinning of the device. However, when a shift register is configured using the flip-flop circuit of the bidirectional operation shown in FIG. 5 and is used as a driving circuit for bidirectional scanning of the display device, transmission gates arranged on both sides of the input and output are used. A circuit for input / output control of the timing of the transmission gate 4a and the transmission gate 8 in accordance with the input / output direction and the clock CK is required for each stage of the shift register, and there is a problem in that the circuit scale is correspondingly increased.
SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem of the prior art, and is a flip-flop capable of easily performing bidirectional operation control capable of switching input and output in reverse and requiring a small increase in circuit scale. To provide a loop circuit.
Another object of the present invention is to provide a shift register in which operation control in both directions is easy.
Still another object of the present invention is to provide a scan driving circuit of a display device in which bidirectional operation control is easy.
[0007]
[Means for Solving the Problems]
A feature of the flip-flop circuit of the first invention for achieving the above object is that a master / slave circuit is formed by connecting two stages of a circuit having an input terminal and an output terminal and having two inverters connected in a loop. In the form of flip-flop circuit,
A first switch circuit for connecting the input terminal to a first terminal;
A second switch circuit for connecting the output terminal and a second terminal;
A third switch circuit provided between a path from the first switch circuit to the input terminal and the second terminal;
A fourth switch circuit provided between a path from the output terminal to the second switch circuit and the first terminal;
When the first and second switch circuits are turned on and the third and fourth switch circuits are turned off, the first terminal becomes an input, and the second terminal becomes an output. When the first and second switch circuits are turned off and the third and fourth switch circuits are turned on, the second terminal becomes an input and the first terminal becomes an output. .
[0008]
The flip-flop circuit according to the second invention is characterized in that the first inverter, the first switch circuit connected to the input side of the first inverter, and the output side of the first inverter. A unit circuit having a second inverter, a second switch circuit inserted between an output side of the second inverter and an input side of the first inverter, and A two-stage cascaded connection circuit in which the side of the switch circuit not connected to the first inverter is an input terminal, and the output side of the first or second inverter is an output terminal; A third switch circuit for connecting an input terminal of the unit circuit in the preceding stage to a first terminal, a fourth switch circuit for connecting an output terminal of the unit circuit in a subsequent stage of the slave connection circuit to a second terminal, , A fifth switch circuit inserted between a path from the third switch circuit to an input terminal of the preceding unit circuit and the second terminal; and a fourth switch circuit from an output terminal of the subsequent unit circuit to the fourth terminal. A sixth switch circuit inserted between the path to the switch circuit and the first terminal, wherein the third and fourth switch circuits are turned on and the fifth and sixth switches are turned on. When the circuit is turned off, the first terminal becomes an input, the second terminal becomes an output, and conversely, the third and fourth switch circuits are turned off and the fifth and sixth switch circuits are turned off. When turned on, the second terminal becomes an input and the first terminal becomes an output.
Further, a feature of the shift register of the present invention and the scan drive circuit of the display device is that a flip-flop circuit according to the first or second aspect of the present invention is cascaded to form a shift register. It is used for a scan drive circuit of a display device.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
As described above, in the master-slave type flip-flop circuit used in the integrated circuit and having the inverters connected in a loop, the input terminal is connected to the first terminal via the first switch circuit. , And the output terminal is connected to the second terminal via the second switch circuit. When the first and second switch circuits (the third and fourth switch circuits in the second invention) are turned on, the first terminal becomes an input and the second terminal becomes an output. -The operation of the slave type flip-flop circuit can be performed.
On the other hand, the first and second switch circuits (the third and fourth switch circuits in the second invention) are turned off, and the input / output terminal of the flip-flop circuit is separated from the first and second terminals, When the third and fourth switch circuits (the fifth and sixth switch circuits in the second invention) are turned on, the second terminal is connected to the third switch circuit (the fifth switch circuit in the second invention). And the first terminal is connected to the output of the slave flip-flop via the fourth switch circuit (the sixth switch circuit in the second invention). Thus, the input terminal and the output terminal can be exchanged.
[0010]
That is, by controlling ON / OFF of the first to fourth switch circuits (the third to sixth switch circuits in the second invention), the input terminal and the output terminal of the flip-flop circuit are reversed. And the first and second terminals can be bidirectional input / output terminals.
In this case, the control of the input / output direction is only required to turn on / off the first to fourth switch circuits (the third to sixth switch circuits in the second invention). Since the control is not related to CK, a simple ON / OFF control signal is sufficient. In addition, the four switch circuits, their connections, and the amount of wiring for operation do not increase the circuit scale as the bidirectional timing control circuit that controls input / output timing according to the input / output direction and the clock CK. Absent.
As a result, a bidirectional operation flip-flop circuit capable of switching input / output in reverse can be easily realized by switching ON / OFF of the switch while suppressing the circuit scale. By forming a shift register using the flip-flops of the bidirectional operation, it is possible to form a shift register in which input and output directions can be easily switched. By using this shift register for a driving circuit that performs bidirectional scanning control, a scanning driving circuit of a display device in which bidirectional control is easy can be realized.
[0011]
【Example】
FIG. 1 is a block diagram of a flip-flop circuit of a shift register according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a shift register of a scan driving circuit of a display device constituted by the flip-flop circuit, and FIG. FIG. 3 is a block diagram of an embodiment centering on an organic EL display panel of an organic EL display device in which a low-line drive circuit is configured by the shift register shown in FIG.
In the following description of FIGS. 1 to 3, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals, and description thereof will be omitted.
The flip-flop circuit 10 in FIG. 1 includes a master latch circuit 1a corresponding to the master latch circuit (master flip-flop) 1 in FIG. 4 and a latch circuit corresponding to the slave latch circuit (slave flip-flop) 2 in FIG. 2a. A transmission gate 8a for switching the input / output direction is provided between an input point 11a corresponding to the input terminal 11 of the flip-flop circuit of FIG. 4 and an input / output terminal (I / O terminal) 15. A transmission gate 8b for switching the input / output direction is provided between an output point 12a corresponding to the output terminal 12 and the I / O terminal 16. I / O terminals 15 and 16 are provided instead of the input terminal 11 and the output terminal 12 in FIG. The input point 11a and the I / O terminal 16 are connected by a wiring line 17 via a transmission gate 8c for switching direction, and the output point 12a and the I / O terminal 15 are connected via a transmission gate 8d for switching input / output direction. They are connected by a wiring line 18.
[0012]
In the flip-flop circuit 10, the inverters 3b and 3d in FIG. 4 are replaced with NAND gates 31 and 32, respectively. This is because the flip-flop circuit 10 is reset by receiving the reset signal RS at the terminal 27. In the flip-flop circuit 10, an inverter 21 is inserted between the input point 11a and the transmission gate 4a, and an inverter 22 is inserted before the output point 12a. These are provided for timing adjustment. It is not necessarily provided.
Transmission gates 8a to 8d for each direction switching receive direction switching signal Way output from the controller at terminal 19, and are ON / OFF controlled by "H" (HIGH level) and "L" (LOW level). You. The direction switching signal Way is generated through the inverter 20 as an inverted signal * Way, and is applied to the inverted input sides of the transmission gates 8a to 8d. The clock CK is an internal signal corresponding to the external clock signal CLK applied to the clock terminal 25. The clock CK is passed through an inverter 26 to generate an inverted clock * CK, and the transmission gates 4a, 4b, 5a, 5b, etc. CK and * CK are added to the clock.
The Q bar output (* Q) of the flip-flop circuit 10 is applied to the terminal 24 via the inverter 23 from behind the transmission gate 5a of the slave-side latch circuit 2a, and is output from this terminal. The Q output of the flip-flop circuit 10 is determined by the direction switching signal Way, and one of the I / O terminals 15 and 16 becomes its input and the other becomes its output according to the direction of data shift.
[0013]
Here, when the direction switching signal Way input to the terminal 19 is "H", the transmission gates 8a and 8b are turned on, and the transmission gates 8c and 8d are turned off. Therefore, the input point 11a is connected to the I / O terminal 15, and this terminal becomes an input. The output point 12a is connected to the I / O terminal 16, and this terminal becomes an output. This is a flip-flop circuit including the master side latch circuit 1a and the slave side latch circuit 2a in which the I / O terminal 15 is input and the I / O terminal 16 is output. At this time, since the transmission gates 8c and 8d are OFF, the input point 11a is not connected to the I / O terminal 16 side. The output point 12a is not connected to the I / O terminal 15 side.
On the other hand, when the direction switching signal Way input to the terminal 19 is "L", the transmission gates 8a and 8b are turned off and the transmission gates 8c and 8d are turned on. Therefore, the input point 11a is connected to the I / O terminal 16, and this terminal becomes an input. Further, the output point 12a is connected to the I / O terminal 15, and this terminal becomes an output. This is the same as the above-mentioned flip-flop circuit comprising the master side latch circuit 1a and the slave side latch circuit 2a, except that the I / O terminal 16 becomes an input and the I / O terminal 15 becomes an output. Thus, the input and output are flip-flop circuits of the opposite type. At this time, since the transmission gates 8a and 8b are turned off, the input point 11a is not connected to the I / O terminal 15 side. The output point 12a is not connected to the I / O terminal 16 side.
As described above, the shift register 30 (see FIG. 2) constituted by the flip-flop circuit 10 can switch the input / output direction according to the “H” and “L” of the direction switching signal Way input to the terminal 19. it can.
[0014]
FIG. 2 shows a shift register 30 in which the Q output and the input of the flip-flop circuit 10 (DFF) are cascaded, and the I / O terminals 15 and 16 of the flip-flop circuits 10 at both ends are connected to both ends of the shift register 30 respectively. The input / output terminals (I / O terminals) 37 and 38 are connected.
The terminal 19 of the direction switching signal Way of each flip-flop circuit 10 is connected to the Way terminal 33, the clock terminal 25 of each flip-flop circuit 10 is connected to the clock terminal 34, and the terminal 27 of the reset signal of each flip-flop circuit 10 is connected to It is connected to the reset terminal 35.
Then, the Q bar outputs (* Q) 30a to 30n of the respective flip-flop circuits 10 are respectively taken out via the inverter 36 as the respective low line outputs of the scan drive circuit of the display device.
At this time, the data set to one of the I / O terminals 37 and 38 has the number of digits corresponding to the number of lines where the digit corresponding to the line position to be driven is "0" and the other digits are "1". Data, for example, “1110111... 11” is input from the controller 105 in FIG. 3 to the shift register 30 (each of the row driver 103a and the row driver 103b in FIG. 3).
[0015]
This circuit shifts the data in accordance with the external clock CLK input to the clock terminal 34, so that the Q bar output (* Q) is set to "H" at the position of bit "0" in the data string. Generate a pulse. This becomes the “L” output via the inverter 36, and drives the line at the scanning position among the low lines of the display panel. Then, scanning of the low line is performed by shifting the data to the upper digit (right side) or the lower digit (left side) of the shift register 30 according to the clock CK.
At this time, when a signal of “H” is input to the terminal 19 of the direction switching signal Way from the controller 105, the transmission gates 8a and 8b are turned on, the transmission gates 8c and 8d are turned off, and the I / O terminal 37 is turned off. , And drive scanning is performed toward the I / O terminal 38. Conversely, when an "L" signal is input to the terminal 19 of the direction switching signal Way from the controller 105, the transmission gates 8a and 8b are turned off, the transmission gates 8c and 8d are turned on, and the I / O terminal 38 is turned on. Is driven toward the I / O terminal 37.
[0016]
FIG. 3 shows an embodiment in which such a shift register 30 is used as a shift register of a scan drive circuit of an organic EL display device.
FIG. 3 shows an embodiment centering on an organic EL display panel of an organic EL display device having a drive circuit for driving a low line using the shift register 30 of FIG.
3. In FIG. 3, reference numeral 100 denotes an organic EL display device for a mobile phone having 396 (198 × 2) terminal pins (hereinafter referred to as pins) having column lines and 162 (81 × 2) row lines. It is an organic EL display panel. This panel adopts a form in which two upper and lower EL panels 101a and 101b are joined at the center.
On the upper side, two column driver ICs (hereinafter, column drivers) 102a and 102b are provided, and also on the lower side, two column drivers 102c and 102d are provided. Then, 103a and 103b are provided as row driver ICs (hereinafter row drivers) corresponding to the respective EL display panels 101a and 101b.
For each color driver, 66 pins are internally allocated to each of R, G, and B in one column terminal drive IC for color display, and a total of 66 × 3 = 198 pin column outputs are provided. . In the figure, it is simplified and shown without distinction of R, G, B.
Each of the column drivers 102a, 102b, 102c, 102d and each of the row drivers 103a, 103b operate by being supplied with power from a power supply (battery) 104 for driving the organic EL display panel. As this power supply voltage, one voltage in a range of about 12 V to 15 V, for example, 15 V is used.
[0017]
It is assumed that the same driver IC in which the data input terminal of the shift register 30 of the row driver 103a and the row register 103b of the row driver 103b is the I / O terminal 37 and the data output terminal is the I / O terminal 38.
Here, the output of the direction switching signal Way output from the controller 105 is sent to the Way terminal 33 of the row driver 103a, and further sent to the Way terminal 33 of the row driver 103b via an inverter. Thus, the row driver 103a and the row driver 103b scan in the opposite directions.
These drivers operate in response to a control signal from the controller 105. The column driver scans each output line as a horizontal line, and the row driver scans each output line as a vertical line.
The controller 105 is controlled by an arithmetic processing unit (MPU) 106 and operates by receiving power from a power supply (battery) 107 having a voltage of 3 V. Therefore, the power supply 104 for driving the organic EL display panel can be obtained by boosting the voltage from the battery power supply 107 by a DC-DC converter.
[0018]
Here, the row driver 103a performs vertical scanning of the EL panel 101a from top to bottom as illustrated, and the row driver 103b performs vertical scanning of the EL panel 101b from bottom to top. Do. These scanning directions are reversed. The reason is that the luminance is doubled by vertically scanning two panels at the same time, and that the two panels can be made inconspicuous by scanning in opposite directions.
In this case, the scanning directions of the row driver 103a and the row driver 103b are reversed. However, by using the shift register of FIG. 2, the row driver 103a and the row driver 103b are only transmitted by sending the direction switching signal Way from the controller 105. Can be scanned in the opposite direction even if they are configured with the same driver IC, and the respective scanning drive directions can be easily reversed in both directions.
[0019]
Hereinafter, the operation of the vertical scanning will be described. First, the controller 105 sets the digit number data of the number of lines of “0111111... 11” in the shift register 30 of the row driver 103a. Also, the controller 105 sets the digit number data for the number of lines of “111111... 10” in the shift register 30 of the row driver 103b. An “H” signal is supplied from the controller 105 to the Way terminal 33 of the row driver 103a, and an “L” signal is supplied from the controller 105 to the Way terminal 33 of the row driver 103b via an inverter.
Thus, the scanning directions of the row driver 103a and the row driver 103b are reversed. The row driver 103a generates a scanning drive signal from the top to the bottom in the vertical direction of the EL panel 101a in response to the clock CLK at the first digit position of "0". The row driver 103b generates a scan drive signal that goes from bottom to top in the vertical direction of the EL display panel 101b according to the clock CLK at the first digit position (final stage in the positive direction) in the reverse scan. .
Thus, the row driver 103a and the row driver 103b can simultaneously perform scanning in the opposite directions according to the clock CLK sent from the controller 105 to the clock terminal 34.
With such a bidirectional shift register 30, the same driver IC can be used as the column driver of the display device, and the direction switching can be easily performed by the direction switching signal Way. As a result, a simple control circuit is required.
[0020]
As described above, in the embodiment of FIG. 3, the case where the scanning directions of the vertical scanning row driver 103a and the row driver 103b are simultaneously controlled in the opposite direction has been described. In this case, reverse scanning is required for the same driver in the horizontal direction. Needless to say, the shift register of FIG. 2 can be used for this horizontal scanning. In such scanning, the switching of the scanning direction can be easily controlled by changing the control signal Way to "H" or "L".
By the way, in the embodiment of the flip-flop circuit of FIG. 1, one of the inverters of the flip-flop is a NAND gate in place of the inverter in order to provide a reset terminal, but the operation is equivalent to the inverter. Of course, it may be treated as.
In this specification and the appended claims, such an inverter operation gate circuit is also included in the inverter.
[0021]
In the embodiment, the output of the master-side latch circuit (master flip-flop) 1a is extracted from the inverter 3a and input to the slave-side latch circuit (slave flip-flop) 2a. However, it goes without saying that the output of the master side latch circuit 1a may be taken out from the NAND gate 31 and input to the slave side latch circuit 2a. In this case, the output of the slave side latch circuit 2a is taken out from the inverter 3e. In such a configuration, the * Q output taken out to terminal 24 can be taken out directly from transmission gate 5a without passing through inverter 23.
Note that the * Q output in the embodiment may be taken from any position as long as it is a wiring path that can obtain an inverted output of the Q output of the slave side latch circuit 2a.
Further, in the embodiment, the transmission gate is used as the switch circuit. However, it goes without saying that another form of analog switch or a switch circuit such as a MOSFET transistor or a bipolar transistor may be used.
In the embodiment, the example of the organic EL display panel is described. However, since the switching of the scanning direction is performed in the mirror display or the like, it is needless to say that the present invention can be applied to various display devices.
[0022]
【The invention's effect】
As described above, according to the present invention, the input terminal of the master-slave type flip-flop circuit in which two inverters are connected in a loop is connected to the first terminal via the first switch circuit. , And the output terminal is connected to the second terminal via the second switch circuit. When the first and second switches are turned on, the first terminal becomes an input and the second terminal becomes an output, so that a normal master-slave flip-flop circuit can be operated. When the first and second switches are turned off, the input and output of the flip-flop circuit are disconnected, and the third and fourth switches are turned on, the second terminal is connected to the master flip-flop via the third switch. And a first terminal is connected to the output of the slave flip-flop via the fourth switch. Thus, the input terminal and the output terminal can be exchanged.
As a result, a bidirectional operation flip-flop circuit can be easily realized by switching ON / OFF of the switch while suppressing the circuit scale. By forming a shift register using the flip-flops that operate bidirectionally, a shift register that can easily perform bidirectional switching can be formed. By using the shift register for a display device driving circuit in which bidirectional scanning control is easy, a scan driving circuit of a display device in which bidirectional control is easy can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram of a flip-flop circuit of a shift register according to an embodiment of the present invention. Road block diagram,
FIG. 2 is an explanatory diagram of a shift register of a scan driving circuit of a display device including the flip-flop circuit.
FIG. 3 is a block diagram of an embodiment centering on an organic EL display panel of an organic EL display device in which a low-line drive circuit is configured by the shift register shown in FIG. 2;
FIG. 4 is a block diagram of a flip-flop circuit forming a conventional shift register.
FIG. 5 is a block diagram of a flip-flop circuit of a bidirectional operation constituting a conventional shift register.
[Explanation of symbols]
1, 1a, 2, 2a ... latch circuit,
3a, 3b, 3c, 3d ... inverters,
4a, 4b, 5a, 6, 7, 8, 8a to 8d ... transmission gates
10 ... Flip-flop circuit,
11, 12, 13, 14, 19, 24, 26 ... terminals,
15, 16 ... I / O terminal,
17, 18: wiring line, 25: clock terminal,
20-23… Inverter,
30 ... shift register,
30a to 30n: Q bar output (* Q),
31, 32 ... input / output terminals,
31 and 32 are connected.
100: Organic EL display panel, 101a, 101b: EL panel,
102a, 102b ... column driver IC,
103a, 103b ... low driver IC,
104: power supply (battery), 105: controller,
106: arithmetic processing unit (MPU), 107: battery power supply.

Claims

In a master / slave type flip-flop circuit comprising two stages of a circuit having an input terminal and an output terminal and having two inverters connected in a loop,
A first switch circuit for connecting the input terminal to a first terminal;
A second switch circuit for connecting the output terminal and a second terminal;
A third switch circuit provided between a path from the first switch circuit to the input terminal and the second terminal;
A fourth switch circuit provided between a path from the output terminal to the second switch circuit and the first terminal;
When the first and second switch circuits are turned on and the third and fourth switch circuits are turned off, the first terminal becomes an input, and the second terminal becomes an output. When the first and second switch circuits are turned off and the third and fourth switch circuits are turned on, the second terminal becomes an input and the first terminal becomes an output. Flip-flop circuit.

And a predetermined terminal for receiving one of a HIGH level signal and a LOW level signal. When the predetermined terminal receives the one signal, the first and second switch circuits are turned on and the first and second switch circuits are turned on. The third and fourth switch circuits are turned off, the first and second switch circuits are turned off when the predetermined terminal receives either the HIGH level signal or the LOW level signal, and the third and fourth switch circuits are turned off. 2. The flip-flop circuit according to claim 1, wherein the first switch circuit and the fourth switch circuit are turned on.

At least one of the two inverters is a gate circuit that performs an inverter operation, and the first to fourth switch circuits select one of a HIGH level signal and a LOW level signal via the predetermined terminal. 3. The flip-flop circuit according to claim 2, wherein the flip-flop circuit receives the signal.

A first inverter, a first switch circuit connected to an input side of the first inverter, a second inverter receiving an output of the first inverter, an output side of the second inverter, A unit circuit having a second switch circuit inserted between the input side of the first inverter and the second switch circuit; and inputting the unit circuit to a side of the first switch circuit which is not connected to the first inverter. A cascade connection circuit in which the output side of the first or second inverter is an output terminal, and a cascade connection circuit in which the input terminal of the unit circuit preceding the cascade connection circuit is connected to the first terminal. A third switch circuit, a fourth switch circuit for connecting an output terminal of the unit circuit at a subsequent stage of the cascade connection circuit to a second terminal, and an input terminal of the unit circuit at a preceding stage from the third switch circuit. And a fifth switch circuit inserted between the path at step (a) and the second terminal, and a path between the output terminal of the unit circuit at the subsequent stage to the fourth switch circuit and the first terminal. And a sixth switch circuit inserted in the first terminal. When the third and fourth switch circuits are turned on and the fifth and sixth switch circuits are turned off, the first terminal becomes an input. The second terminal becomes an output, and conversely, when the third and fourth switch circuits are turned off and the fifth and sixth switch circuits are turned on, the second terminal becomes an input; A flip-flop circuit, wherein the first terminal serves as an output.

The output side of the first inverter is connected to the input side of the second inverter, the unit circuit is a latch circuit, and the cascade connection circuit is cascaded with the output side of the first inverter as an output terminal. 5. The flip-flop circuit according to claim 4, wherein the flip-flop circuit is a circuit that has been implemented.

And a predetermined terminal for receiving one of a HIGH level signal and a LOW level signal. When the predetermined terminal receives the one signal, the third and fourth switch circuits are turned on and the third terminal is turned on. The fifth and sixth switch circuits are turned off, the third and fourth switch circuits are turned off when the predetermined terminal receives either the HIGH level signal or the LOW level signal, and the fifth and sixth switch circuits are turned off. 6. The flip-flop circuit according to claim 5, wherein the second switch circuit and the sixth switch circuit are turned on.

At least one of the first and second inverters is a gate circuit that performs an inverter operation, and the third to sixth switch circuits output high-level and low-level signals via the predetermined terminals. 7. The flip-flop circuit according to claim 6, wherein the flip-flop circuit selectively receives one of them.

2. The plurality of flip-flop circuits according to claim 1, wherein the second terminals of the plurality of flip-flop circuits are connected to the first terminal of the next-stage flip-flop circuit. Circuits are cascaded, and the first and second switch circuits of each of the flip-flop circuits are turned on, and the third and fourth switch circuits are turned off. , The first and second switch circuits are turned off, and the third and fourth switch circuits are turned on, so that the second terminal is input and the first terminal is output. A shift register, characterized in that:

And a predetermined terminal for receiving one of a HIGH level signal and a LOW level signal. When the predetermined terminal receives the one signal, the first and second switch circuits are turned on and the first and second switch circuits are turned on. The third and fourth switch circuits are turned off, the first and second switch circuits are turned off when the predetermined terminal receives either the HIGH level signal or the LOW level signal, and the third and fourth switch circuits are turned off. 9. The shift register according to claim 8, wherein the fourth switch circuit is turned on.

At least one of the two inverters is a gate circuit that performs an inverter operation, and the first to fourth switch circuits select one of a HIGH level signal and a LOW level signal via the predetermined terminal. The shift register according to claim 9, wherein the shift register receives the signal.

5. A plurality of the flip-flop circuits according to claim 4, wherein the second terminals of the plurality of flip-flop circuits are connected to the first terminals of the next-stage flip-flop circuit. Circuits are cascaded, and the third and fourth switch circuits of each of the flip-flop circuits are turned on, and the fifth and sixth switch circuits are turned off. And the third and fourth switch circuits are turned off, and the fifth and sixth switch circuits are turned on, so that the second terminal is input and the first terminal is output. A shift register, characterized in that:

12. The shift register according to claim 11, wherein the unit circuit is a latch circuit, and the series circuit is a circuit cascaded with an output side of the first inverter as an output terminal.

And a predetermined terminal for receiving one of a HIGH level signal and a LOW level signal. When the predetermined terminal receives the one signal, the first and second switch circuits are turned on and the first and second switch circuits are turned on. The third and fourth switch circuits are turned off, the first and second switch circuits are turned off when the predetermined terminal receives either the HIGH level signal or the LOW level signal, and the third and fourth switch circuits are turned off. 13. The shift register according to claim 12, wherein the fourth switch circuit is turned on.

At least one of the two inverters is a gate circuit that performs an inverter operation, and the first to fourth switch circuits select one of a HIGH level signal and a LOW level signal via the predetermined terminal. 14. The shift register according to claim 13, wherein the shift register is selectively received.

9. A scan drive circuit for a display device, comprising: the shift register according to claim 8, wherein an output of the flip-flop circuit of the shift register is a drive signal for a vertical scan line or a horizontal scan line of a display panel. .

16. The flip-flop circuit according to claim 15, wherein a signal that is inverted with respect to a signal output to the second terminal of the flip-flop circuit is output from each of the plurality of flip-flop circuits, and the output is a drive signal for the scan line. A scan drive circuit of a display device.

12. A display device comprising the shift register according to claim 11, wherein an output of the flip-flop circuit cascade-connected to the shift register is a drive signal for a vertical scanning line or a horizontal scanning line of a display panel. Scan drive circuit.

18. The flip-flop circuit according to claim 17, wherein a signal that is inverted with respect to a signal output to the second terminal of the flip-flop circuit is output from each of the plurality of flip-flop circuits, and the output is a drive signal for the scan line. A scan drive circuit of a display device.

19. The scan drive circuit of a display device according to claim 18, wherein the unit circuit is a latch circuit, and the series circuit is a circuit cascaded with an output side of the first inverter as an output terminal.