JP3555760B2 - Frame synchronization method - Google Patents

Frame synchronization method Download PDF

Info

Publication number
JP3555760B2
JP3555760B2 JP2001214455A JP2001214455A JP3555760B2 JP 3555760 B2 JP3555760 B2 JP 3555760B2 JP 2001214455 A JP2001214455 A JP 2001214455A JP 2001214455 A JP2001214455 A JP 2001214455A JP 3555760 B2 JP3555760 B2 JP 3555760B2
Authority
JP
Japan
Prior art keywords
frame
circuit
gfp
information
sonet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001214455A
Other languages
Japanese (ja)
Other versions
JP2003032234A (en
Inventor
英俊 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001214455A priority Critical patent/JP3555760B2/en
Publication of JP2003032234A publication Critical patent/JP2003032234A/en
Application granted granted Critical
Publication of JP3555760B2 publication Critical patent/JP3555760B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、現在Ｔ１Ｘ１．５にて標準化を目指してのフレームフォーマットであるＧｅｎｅｒｉｃ Ｆｒａｍｉｎｇ Ｐｒｏｃｅｄｕｒｅ（ＧＦＰ）に関し、特にフレーム同期方式に関する。
【０００２】
【従来の技術】
ＧＦＰは、ＳＤＬ（Ｓｉｍｐｌｅ Ｄａｔａ Ｌｉｎｋ）、ＵＤＬ（Ｕｎｉｖｅｒｓａｌ Ｄａｔａ Ｌｉｎｋ）、ＨＤＴ（Ｈｙｂｒｉｄ Ｄａｔａ Ｔｒａｎｓｐｏｒｔ）等と同じくＬａｙｅｒ２カプセル化技術の１つであり、様々なＬａｙｅｒ２ペイロードを効率的に割り付けるための共通フレームフォーマットを提供している。
【０００３】
ＧＦＰのフレームは、図８（ａ）に示すように、コア・ヘッダと、ペイロードと、オプションとしてＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）とで構成されている。フレームの同期は、コア・ヘッダに収容されているＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）によって確立され、ペイロードに収容されている情報（パケット）の転送を行う。ペイロードはセキュリティを確保するため、スクランブルがかけられて転送される。
【０００４】
ＧＦＰのフレーム検出としては、図７のＧＦＰのフレーム検出の状態遷移図に示されるように、同期が外れるとＨｕｎｔ状態になりＢｉｔ−ｂｙ−ＢｉｔでＨＥＣ位置を探し出す。ＨＥＣ位置が一致するとＰｒｅ−Ｓｙｎｃ状態に遷移しＦｒａｍｅ−ｂｙ−Ｆｒａｍｅでのチェックが行われる。そこで、Ｎ回連続してＨＥＣが検出されるとＳｙｎｃ状態になる。ＧＦＰによるフレーム同期方式では、同期が外れると図７の状態遷移図に示されているようにＧＦＰの（コア・ヘッダに収容されている）ＨＥＣを利用して同期を取る。ＧＦＰによるフレーム同期方式では、同期状態になった後は、フレーム毎の切れ目を判断し、ペイロードとＦＣＳが定義されている場合は、ＦＣＳも含めて抜き出し、デスクランブルをかける。
【０００５】
しかしながら、従来のＧＦＰによるフレーム同期方式では、伝送中に回線の断が発生し、後に復旧した場合、図８（ａ）に示すように、ＧＦＰのスクランブルは、フレーム毎に閉じておらず、前のフレームからの継続でスクランブルをかけて伝送する方式であるため、最初に到着して有効な情報が乗せられたＧＦＰフレームを、正常にデスクランブルできず、必ずエラーとなってしまう問題がある。
【０００６】
この問題の主な要因として、図８（ｂ）に示されるように、情報を転送していない時に流れているフレーム（アイドルフレームという）でコア・ヘッダしか存在しないため、ペイロード領域のデスクランブルの同期を取ることができないことによるものである。
【０００７】
このような問題となる現象は、回線の断状態から復旧した時に発生する。ここで、図８（ｃ）に示されるように、ポイントＰ０−Ｐ３間には外部から情報転送１が送信側に送られ、ポイントＰ７−Ｐ１０間には外部から情報転送２が送信側に送られ、ポイントＰ１６−Ｐ１９間には外部から情報転送３が送信側に送られるものとする。情報転送１、情報転送２、情報転送３は、送信情報（パケット）に対応する。図８（ｄ）は、受信側の情報伝送を示すタイミングチャートである。図８（ｅ）は、ＧＦＰフレームの同期状態を示すタイミングチャートである。また、ポイントＰ４’にて、受信側が外部に情報転送１を転送した後に、回線障害が発生し、ポイントＰ１２’にて、外部から情報転送３が送信側に送られる前に、回線障害から復旧するものとする。
【０００８】
まず、ポイントＰ４’にて回線が断状態になり、送信側から受信側に（情報が乗せられた）ＧＦＰフレームを伝送できなくなるとその間（ポイントＰ４’−ポイントＰ１２’）の情報（情報転送２）は廃棄される。その後、回線が復旧した時（ポイントＰ１２’）、送信側から受信側に正常な情報（情報転送３）が伝送されてくるが、受信側でデスクランブルの条件が満たされていない為、１つ前に受信した情報（情報転送１）を基にデスクランブルしようとするため、必ず最初のフレームの情報（情報転送３）を再生できない。回線断から復旧した後、暫く情報（情報転送３）の伝送がされずアイドルフレームしか流れていない状態が続いて（ポイントＰ１３からポイントＰ１６）、ポイントＰ１６にて送信側に有効な情報が送られてきても、受信側で必ず最初のフレームの情報（情報転送３）を再生できない。復旧時間と伝送時間にタイムラグがあっても問題の現象は発生する。あたかも回線が正常のように見えても、情報がまともに送れない現象が起きてしまう。このため、回線障害が復旧したときに正常な情報を再生することができるフレーム同期方式が望まれる。
【０００９】
また、特開昭６３−２２６１４５号公報では、フレーム同期信号にデータ信号列を付加した信号をスクランブリングして伝送するスクランブルドバイナリ型伝送システムが開示されている。このスクランブルドバイナリ型伝送システムは、送信側の装置では、フレーム同期信号にデータ信号列を付加して信号を送信する毎に、スクランブリング回路をリセットする手段を設け、受信側の装置では、伝送されてくるスクランブルド同期信号と同一のフレーム同期検出パターンを出力する同期検出用パターン出力回路と受信した信号とを一時的に格納するレジスタを設け、これらの出力が一致するか否かを判断し、一致したときに、レジスタから出力する信号を復元するデスクランブリング回路を、リセットする手段を設けたことを特徴としている。
【００１０】
また、特開昭６２−１３６９３７号公報では、ＰＣＭ通信システムの復調器におけるディスクランブル回路が開示されている。このディスクランブル回路は、外部より入力されるスクランブル信号のスクランブル時に排他的論理和演算を行う時に用いるＰＮ系列信号と同一のＰＮ系列信号を発生するＰＮ系列発生器と、ＰＮ系列発生器を構成するシフトレジスタ列の特定状態を検出し正論理のフレーム検出信号を出力するゲート回路と、外部より入力される正論理のフレーム同期信号とゲート回路の出力との論理和演算を行いＰＮ系列発生器をプリセットするＯＲゲートと、外部より入力されるスクランブル信号とＰＮ系列発生器から出力されるＰＮ系列信号との排他的論理和演算を行う排他的論理和ゲートとを備えたことを特徴としている。
【００１１】
また、特開平２−１３１４６号公報では、中間中継方式を用い、中間中継局には、フレーム構成された後続局への中間中継局向補助信号又は受信端局向補助信号を自己同期型スクランブル回路を通して得られる出力と、フレーム構成された後続局への中間中継局向補助信号又は受信端局向補助信号を多重化した送信端局より受信端局に伝送する主信号とを主信号のフレーム同期回路の制御により選択し出力する手段を設け、受信端局には、受信される主信号のフレーム同期回路の制御により受信される主信号から分離される補助信号と、受信される主信号を自己同期型デスクランブル回路を通して得られる出力とを受信された主信号のフレーム同期回路の制御により選択した後、受信端局向補助信号を再生する手段を設けているディジタル信号伝送方式が開示されている。
【００１２】
このディジタル信号伝送方式は、ある局間の信号伝送が不通になったときに、この局間以降にある中間中継局において、フレーム構成された後続局への中間中継局向補助信号又は受信端局向補助信号を主信号の伝送速度でスクランブルした後、フレーム同期回路の制御により主信号のルートに出力し、受信端局において受信された主信号を主信号の伝送速度でデスクランブルした信号に変換し、フレーム同期回路の制御によりデスクランブルした信号を選択して補助信号再生回路に入力することを特徴としている。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、回線障害が復旧したときに正常な情報を再生することができるフレーム同期方式を提供することにある。
【００１４】
本発明の他の目的は、回線障害が発生しているときに、受信側のデスクランブル演算回路を初期化し、送信側のスクランブル演算回路を初期化することができるフレーム同期方式を提供することにある。
【００１５】
本発明の更に他の目的は、回線障害が復旧したときに、受信側のデスクランブル演算回路の初期化を解除し、送信側のスクランブル演算回路の初期化を解除することができるフレーム同期方式を提供することにある。
【００１６】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
本発明のフレーム同期方式は、第１装置（３１）と第２装置（３２）とを含む。第１装置（３１）は、外部から送信された基準情報（ａ１）をスクランブルするスクランブル回路（３１１４）を備え、スクランブルされた基準情報（ａ１）を送信する。第２装置（３２）は、第１装置（３１）からのスクランブルされた基準情報（ａ１）をデスクランブルするデスクランブル回路（３２１５）を備え、デスクランブル回路（３２１５）によりデスクランブルされた基準情報（ａ１）を送信する。第１装置（３１）は、スクランブルされた基準情報（ａ１）をフレームに構築して送信する。第２装置（３２）は、送信されたフレームの同期の状態に基づいて回線異常を検出し、回線異常の復旧のあとに外部から送信された基準情報（ａ１）を送信するように第１装置（３１）を制御する。このように、本発明のフレーム同期方式は、回線障害（回線異常）が復旧したときに外部から送信された基準情報（ａ１）を再生することができる。
【００１８】
第２装置（３２）は、回線異常のとき、デスクランブル回路（３２１５）の初期化を行い、第１装置（３１）に回線異常を通知する。第１装置（３１）は、第２装置（３２）からの回線異常の通知に基づいてスクランブル回路（３１１４）の初期化を行う。
【００１９】
第２装置（３２）は、復旧のとき、デスクランブル回路（３２１５）の初期化の解除を行い、第１装置（３１）に復旧を通知する。第１装置（３１）は、第２装置（３２）からの復旧の通知に基づいてスクランブル回路（３１１４）の初期化の解除を行う。
【００２０】
フレームは、ＧＦＰフレームである。第２装置（３２）は、回線異常のとき、デスクランブル回路（３２１５）の初期化を行い、異常を示すＯＡＭメッセージを含むＧＦＰフレームを生成して、第１装置（３１）に回線異常を通知する。第１装置（３１）は、第２装置（３２）からのＯＡＭメッセージの内容を解析し、解析の結果、ＯＡＭメッセージの内容が異常である場合、スクランブル回路（３１１４）の初期化を行う。また、第２装置（３２）は、復旧のとき、デスクランブル回路（３２１５）の初期化の解除を行い、復旧を示すＯＡＭメッセージを含むＧＦＰフレームを生成して、第１装置（３１）に復旧を通知する。第１装置（３１）は、第２装置（３２）からのＯＡＭメッセージの内容を解析し、解析の結果、ＯＡＭメッセージの内容が復旧である場合、スクランブル回路（３１１４）の初期化の解除を行う。
【００２１】
フレームは、ＳＯＮＥＴフレームである。第２装置（３２）は、回線異常のとき、デスクランブル回路（３２１５）の初期化を行い、異常を示すアラーム転送をＳＯＮＥＴフレーム内に収容して、第１装置（３１）に回線異常を通知する。第１装置（３１）は、第２装置（３２）からの異常を示すアラーム転送に基づいてスクランブル回路（３１１４）の初期化を行う。第２装置（３２）は、復旧のとき、デスクランブル回路（３２１５）の初期化の解除を行い、復旧を示すアラーム転送をＳＯＮＥＴフレーム内に収容して、第１装置（３１）に復旧を通知する。第１装置（３１）は、第２装置（３２）からの復旧を示すアラーム転送に基づいてスクランブル回路（３１１４）の初期化の解除を行う。
【００２２】
【発明の実施の形態】
以下、本発明のフレーム同期方式の実施の形態としてＧＦＰによるフレーム同期方式を、図面を参照しながら説明する。
【００２３】
図１に示されたＧＦＰのフレームは、コア・ヘッダと、ペイロードと、オプションとしてＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）とで構成されている。フレームの同期は、コア・ヘッダに収容されているＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）によって確立され、ペイロードに収容されている情報（パケット）の転送を行う。ペイロードはセキュリティを確保するため、スクランブルがかけられて転送される。スクランブルに関しては、１つ前の情報を基に算出するため、連続性が保たれ転送される。
【００２４】
また、ペイロードは、情報を入れるだけでなく、フレームを階層化することができ、図１に示すように、ペイロード・ヘッダを収容し、さらに細かな管理ができる仕組みがあるが、説明を簡単にするため、ＧＦＰのフレームフォーマットは、コア・ヘッダ、ペイロード（情報のみ）、ＦＣＳの構成で転送されるものとして説明する。ここで、コア・ヘッダは、フレーム長を示すＰＬＩ（ＰＤＵ Ｌｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）とｃＨＥＣ（Ｃｏｒｅ Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）とから構成され、ＦＣＳには、ＣＲＣが収容されているものとして説明する。
【００２５】
従来のＧＦＰによるフレーム同期方式では、一度、回線で断が発生し、再同期がかかると連続性を保ちスクランブルをかけているため最初のフレームを再生できない方式であり、情報を送信していない時は、図２に示すようなコア・ヘッダしか存在しないフレームが流れているため、アイドル状態で、スクランブルの再同期がかけられない。
【００２６】
そこで、本発明のＧＦＰによるフレーム同期方式では、受信側が回線断（回線異常）になったことを判断し、受信側がデスクランブル演算回路の初期化と、送信側に警報転送とを行い、送信側が警報転送によりスクランブル演算回路の初期化を行う。この本発明のＧＦＰによるフレーム同期方式では、回線異常が復旧してから受信側により警報解除をし、受信側のデスクランブル演算回路、送信側のスクランブル演算回路の順に初期化解除を行い、回線の障害から復活した状態から、スクランブルをスタートさせることにより、最初に送信される有効な情報が収容されているフレームから正常な情報を転送できる方式である。
【００２７】
（実施の形態１）
図３は、実施の形態１に係るＧＦＰによるフレーム同期方式の構成を示すブロック図である。
【００２８】
図３に示されるように、実施の形態１に係るＧＦＰによるフレーム同期方式は、第１装置３１と第２装置３２と伝送路３３、３４とを備えている。第１装置３１は、送信回路３１１と受信回路３１２から構成される。第２装置３２は、送信回路３２２と受信回路３２１から構成される。第１装置３１の送信回路３１１と第２装置３２の受信回路３２１とは伝送路３３を介して接続されている。第２装置３２の送信回路３２２と第１装置３１の受信回路３１２とは伝送路３４を介して接続されている。第１装置３１と第２装置３２は、同じ構成である。送信回路３１１、３２２は、情報をＧＦＰにフレーム化し、ＳＯＮＥＴ／ＳＤＨのフレームに搭載し伝送する処理を行う。本発明のＧＦＰによるフレーム同期方式は、双方向通信で２系統の回線が設けられているシステムで適用される。
【００２９】
第１装置３１の送信回路３１１は、フレーム長計測回路３１１１と、ＣＲＣ演算回路３１１２と、ＨＥＣ演算回路３１１３と、スクランブル演算回路３１１４と、アイドルフレーム生成回路３１１５と、制御メッセージ用フレーム生成回路３１１６と、ＧＦＰフレーム化回路３１１７と、ＳＯＮＥＴフレーム化回路３１１８と、ＳＯＮＥＴフレームＡＬＭ転送回路３１１９とを備えている。
【００３０】
第１装置３１の受信回路３１２は、ＳＯＮＥＴフレーム同期回路３１２１と、ＳＯＮＥＴフレームＡＬＭ検出回路３１２２と、ＧＦＰフレーム同期回路３１２３と、ＧＦＰフレームＡＬＭ検出回路３１２４と、デスクランブル演算回路３１２５と、ＦＣＳによる誤り訂正回路３１２６と、選択回路３１２７と、制御メッセージ判定回路３１２８とを備えている。
【００３１】
第２装置３２の送信回路３２２は、フレーム長計測回路３２２１と、ＣＲＣ演算回路３２２２と、ＨＥＣ演算回路３２２３と、スクランブル演算回路３２２４と、アイドルフレーム生成回路３２２５と、制御メッセージ用フレーム生成回路３２２６と、ＧＦＰフレーム化回路３２２７と、ＳＯＮＥＴフレーム化回路３２２８と、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９とを備えている。
【００３２】
第２装置３２の受信回路３２１は、ＳＯＮＥＴフレーム同期回路３２１１と、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２と、ＧＦＰフレーム同期回路３２１３と、ＧＦＰフレームＡＬＭ検出回路３２１４と、デスクランブル演算回路３２１５と、ＦＣＳによる誤り訂正回路３２１６と、選択回路３２１７と、制御メッセージ判定回路３２１８とを備えている。
【００３３】
まず、第１装置３１、第２装置３２の送信側に対応する送信回路３１１、送信回路３２２について説明する。送信回路３１１、送信回路３２２は、入力情報として情報ａ１、ａ３を外部から受信する。また、第１装置３１の送信回路３１１は、ＦＣＳが有効である場合、情報ａ１と同時にＦＣＳ有効設定ｂ１とを外部から受信する。第２装置３２の送信回路３２２は、ＦＣＳが有効である場合、情報ａ３と同時にＦＣＳ有効設定ｂ２とを外部から受信する。
【００３４】
受信した情報ａ１、ａ３は、フレーム長計測回路３１１１、３２２１とＣＲＣ演算回路３１１２、３２２２とスクランブル演算回路３１１４、３２２４とに入力される。また、フレーム長計測回路３１１１、３２２１とＣＲＣ演算回路３１１２、３２２２と選択回路３１２７、３２１７にはＦＣＳ有効設定ｂ１、ｂ３が入力される。
【００３５】
フレーム長計測回路３１１１、３２２１は、外部から情報ａ１、ａ３を入力し、ＦＣＳが有効である場合、ＦＣＳ有効設定ｂ１、ｂ２の入力に基づいて、情報ａ１、ａ３のフレーム長を算出する。フレーム長は、コアヘッダとＦＣＳに挟まれた部分の全ての長さになりオクテット単位で表示される。この値は、０〜６５５３５の範囲で、０〜３は特殊フレームを意味する為に予約されている。フレーム長の算出は、ＧＦＰにおけるＰＬＩ（ＰＤＵ Ｌｅｎｇｔｈ Ｉｎｄｉｃａｔｏｒ）が求まった（算出された）ことを意味する。フレーム長計測回路３１１１、３２２１は、算出された情報ａ１、ａ３のフレーム長（ＰＬＩを含む）をＨＥＣ演算回路３１１３、３２２３に出力する。
【００３６】
ＨＥＣ演算回路３１１３、３２２３は、フレーム長計測回路３１１１、３２２１によって算出されたフレーム長に含まれるＰＬＩからｃＨＥＣの値を演算し（ＨＥＣ演算を行い）、図１に示されたＧＦＰのフレームフォーマットにおけるコア・ヘッダを構築する。ＨＥＣ演算回路３１１３、３２２３にて行われるＨＥＣ演算の生成多項式はＸ１６＋Ｘ１２＋Ｘ５＋１であり、コア・ヘッダにＰＬＩ、ｃＨＥＣを収容し、ＰＬＩに対するＣＲＣ１６の値を収容する。ＨＥＣ演算回路３１１３、３２２３は、構築されたコア・ヘッダをＧＦＰフレーム化回路３１１７、３２２７に出力する。
【００３７】
ＣＲＣ演算回路３１１２、３２２２は、外部から情報ａ１、ａ３を入力し、ＦＣＳが有効である場合、ＦＣＳ有効設定ｂ１、ｂ２の入力に基づいて、情報ａ１、ａ３のＣＲＣ演算を行う。このＣＲＣ演算回路３１１２、３２２２は、図１に示されたＧＦＰのフレームフォーマットにおけるＦＣＳに収容するＣＲＣ−３２の演算を行う。ここで、ＦＣＳ領域の付加はオプションである為、ＣＲＣ演算回路３１１２、３２２２は、ＦＣＳ有効設定ｂ１、ｂ２によって、有効／無効の選択が行える。ＣＲＣ演算回路３１１２、３２２２は、ＣＲＣ−３２（ＣＲＣ３２）の演算結果をスクランブル演算回路３１１４、３２２４に出力する。
【００３８】
スクランブル演算回路３１１４、３２２４は、外部から情報ａ１、ａ３と、ＣＲＣ演算回路３１１２、３２２２からＣＲＣ−３２（ＣＲＣ３２）の演算結果とを入力し、セキュリティの確保の為、スクランブルをかけ（スクランブル演算を行い）、図１に示されたＧＦＰのフレームフォーマットにおけるペイロードとＦＣＳとを構築する。スクランブル演算回路３１１４、３２２４にて行われるスクランブル演算の生成多項式はＸ４３＋１であり、ペイロードに情報ａ１、ａ３を収容し、ＦＣＳにＣＲＣ演算回路３１１２、３２２２の演算結果を収容する。スクランブル演算回路３１１４、３２２４は、構築されたペイロードとＦＣＳとをＧＦＰフレーム化回路３１１７、３２２７に出力する。
【００３９】
ＧＦＰフレーム化回路３１１７、３２２７は、伝送するための有効な情報（情報ａ１、ａ３）がある場合、有効な情報を伝送するための処理として、ＨＥＣ演算回路３１１３、３２２３にて構築されたコア・ヘッダと、スクランブル演算回路３１１４、３２２４にて構築されたペイロード、ＦＣＳとに基づいて、情報ａ１、ａ３の転送用のＧＦＰとしてフレームを構築し（ＧＦＰのフレーム化を行い）、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。
【００４０】
アイドルフレーム生成回路３１１５、３２２５は、伝送するための有効な情報（情報ａ１、ａ３）がないときに、ＧＦＰフレーム化回路３１１７、３２２７から呼び出され、図２に示されたＧＦＰのアイドルフレームを生成してＧＦＰフレーム化回路３１１７、３２２７に出力する。アイドルフレーム生成回路３１１５、３２２５から送出されるアイドルフレームは、前述したように、ＰＬＩとｃＨＥＣのみで構成されるコア・ヘッダのみのフレームである。ＧＦＰフレーム化回路３１１７、３２２７は、伝送するための有効な情報（情報ａ１、ａ３）がないときの空き領域にアイドル情報を詰め込む／挿入する処理として、アイドルフレーム生成回路３１１５、３２２５からのアイドルフレームに基づいて、アイドル用のＧＦＰとしてフレームを構築し（ＧＦＰのフレーム化を行い）、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。
【００４１】
制御メッセージ用フレーム生成回路３１１６、３２２６は、対向先からの伝送路異常のような回線異常（第１装置３１、第２装置３２の受信側に対応する受信回路３１２、３２１のＧＦＰフレーム同期の異常）の通知を受信回路３１２、３２１から得て、対向先（第２装置３２、第１装置３１の受信側に対応する受信回路３２１、３１２）へ受信回路３１２、３２１の異常を通知するための制御メッセージ用フレームを生成してＧＦＰフレーム化回路３１１７、３２２７に出力する。制御メッセージ用フレーム生成回路３１１６、３２２６により生成される制御メッセージ用フレームは、コア・ヘッダのＰＬＩが１の場合ではＰＬＩとｃＨＥＣと未定義（予約）とで構成されるコア・ヘッダのみのフレームであり（図４（ａ））、ＰＬＩが２及び３の場合ではＰＬＩとｃＨＥＣとメッセージ（ＯＡＭ（Ｏｐｅｒａｔｉｏｎ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ ａｎｄ Ｍａｉｎｔｅｎｃａｎｃｅ）メッセージ）とＣＲＣ１６とで構成されるコア・ヘッダのみのフレームである（図４（ｂ）、（ｃ））。ＧＦＰフレーム化回路３１１７、３２２７は、回線異常時にアラーム情報を挿入する処理として、制御メッセージ用フレーム生成回路３１１６、３２２６からの制御メッセージ用フレームに基づいて、ＯＡＭ用のＧＦＰとしてフレームを構築し（ＧＦＰのフレーム化を行い）、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。ここで、メッセージ（ＯＡＭメッセージ）は、対向先（第２装置３２、第１装置３１の受信側に対応する受信回路３２１、３１２）へ受信回路３２１、３１２の異常を通知するために用いられる。
【００４２】
このように、ＧＦＰフレーム化回路３１１７、３２２７は、ＨＥＣ演算回路３１１３、３２２３、スクランブル演算回路３１１４、３２２４、アイドルフレーム生成回路３１１５、３２２５、制御メッセージ用フレーム生成回路３１１６、３２２６からの出力により、情報ａ１、ａ３の転送用のＧＦＰ、アイドル用のＧＦＰ、ＯＡＭ用のＧＦＰを判断して、どのタイミングで伝送するかを決める。
【００４３】
ＧＦＰフレーム化回路３１１７、３２２７により構築されたＧＦＰ（ＧＦＰフレーム）は、伝送路３３、３４を通して伝送される際、ＳＯＮＥＴのフレーム（ＳＯＮＥＴフレーム）に搭載され伝送される。ＳＯＮＥＴフレーム化回路３１１８、３２２８は、ＧＦＰフレーム化回路３１１７、３２２７からのＧＦＰフレームを入力し、ＧＦＰフレームをＳＯＮＥＴフレームのペイロードに収容し転送／伝送するために、ＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレームにカプセル化する）を行う。ＳＯＮＥＴフレーム化回路３１１８、３２２８は、ＳＯＮＥＴフレームを伝送路３３、３４に転送／伝送する。
【００４４】
ＳＯＮＥＴフレームＡＬＭ転送回路３１１９、３２２９は、ＳＯＮＥＴフレームにおける回線断のアラーム転送を利用して、ＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。このＳＯＮＥＴフレームＡＬＭ転送回路３１１９、３２２９は、対向先からの伝送路異常のような回線異常（第２装置３２、第１装置３１の送信側に対応する送信回路３２２、３１１におけるＳＯＮＥＴフレーム同期の異常）の通知を受信回路３１２、３２１から得て、対向先（第２装置３２、第１装置３１の受信側に対応する受信回路３２１、３１２）へ受信回路３１２、３２１の異常を通知するための異常を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。また、ＳＯＮＥＴフレームＡＬＭ転送回路３１１９、３２２９は、対向先からの回線異常の復旧（第２装置３２、第１装置３１の送信側に対応する送信回路３２２、３１１におけるＳＯＮＥＴフレーム同期の再開）の通知を受信回路３１２、３２１から得て、対向先（第２装置３２、第１装置３１の受信側に対応する受信回路３２１、３１２）へ送信側復旧を通知するための復旧を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３１１８、３２２８に出力する。ＳＯＮＥＴフレーム化回路３１１８、３２２８は、ＳＯＮＥＴフレームＡＬＭ転送回路３１１９、３２２９からアラーム転送を入力した場合、アラーム転送をＳＯＮＥＴフレーム内に収容し、対向先（第２装置３２、第１装置３１の送信側に対応する送信回路３２２、３１１）に通知するために伝送路３３、３４に転送／伝送する。
【００４５】
次に、第２装置３２、第１装置３１の受信側に対応する受信回路３２１、受信回路３１２について説明する。受信回路３２１、受信回路３１２は、出力情報として情報ａ２、ａ４を外部に送信する。
【００４６】
ＳＯＮＥＴフレーム化回路３１１８、３２２８から出力されたＳＯＮＥＴフレームは、伝送路３３を介して、対向先（第２装置３２、第１装置３１の受信側に対応する受信回路３２１、３１２）に転送／伝送され、ＳＯＮＥＴフレーム同期回路３２１１、３１２１に入力される。このＳＯＮＥＴフレーム同期回路３２１１、３１２１は、ＳＯＮＥＴフレームの同期をとり、ＧＦＰフレーム同期回路３２１３、３１２３に出力する。
【００４７】
ＳＯＮＥＴフレームＡＬＭ検出回路３２１２、３１２２は、ＳＯＮＥＴフレームを終端する。ＳＯＮＥＴフレーム同期回路３２１１、３１２１がＳＯＮＥＴフレームの同期をとると同時に、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２、３１２２は、ＳＯＮＥＴフレーム同期回路３２１１、３１２１が行うＳＯＮＥＴフレームの同期の状態を監視し、ＳＯＮＥＴフレーム同期の異常を検出した場合（ＳＯＮＥＴフレームの同期がとれない場合）、回線異常であることをＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９に通知する。また、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２、３１２２は、ＳＯＮＥＴフレーム同期の異常を検出した場合（ＳＯＮＥＴフレームの同期がとれない場合）、デスクランブル演算回路３２１５、３１２５の初期化を行う。
【００４８】
ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９に転送された通知が、回線異常の通知であるとき、上述のように、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９は、異常を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３２２８、３１１８に出力し、ＳＯＮＥＴフレーム化回路３２２８、３１１８は、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９からの異常を示すアラーム転送をＳＯＮＥＴフレーム内に収容して伝送路３４、３３を介してＳＯＮＥＴフレーム同期回路３１２１、３２１１に転送／伝送する。ＳＯＮＥＴフレームＡＬＭ検出回路３１２２、３２１２は、ＳＯＮＥＴフレーム同期回路３１２１、３２１１からＳＯＮＥＴフレーム内に収容された異常を示すアラーム転送を検出した場合、スクランブル演算回路３１１４、３２２４の初期化を行う。
【００４９】
回線異常が復旧すると、ＳＯＮＥＴフレーム同期回路３２１１、３１２１が再度ＳＯＮＥＴフレームの同期をとると同時に、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２、３１２２は、ＳＯＮＥＴフレーム同期回路３２１１、３１２１が行うＳＯＮＥＴフレームの同期の状態を監視し、ＳＯＮＥＴフレーム同期の異常から復旧を検出した場合（ＳＯＮＥＴフレームの同期がとれる場合）、回線復旧であることをＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９に通知する。また、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２、３１２２は、ＳＯＮＥＴフレーム同期の異常から復旧を検出した場合（ＳＯＮＥＴフレームの同期がとれる場合）、デスクランブル演算回路３２１５、３１２５の初期化を解除する。
【００５０】
ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９に転送された通知が、回線異常の復旧の通知であるとき、上述のように、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９は、復旧を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３２２８、３１１８に出力し、ＳＯＮＥＴフレーム化回路３２２８、３１１８は、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９、３１１９からの復旧を示すアラーム転送をＳＯＮＥＴフレーム内に収容して伝送路３４、３３を介してＳＯＮＥＴフレーム同期回路３１２１、３２１１に転送／伝送する。ＳＯＮＥＴフレームＡＬＭ検出回路３１２２、３２１２は、ＳＯＮＥＴフレーム同期回路３１２１、３２１１からＳＯＮＥＴフレーム内に収容された復旧を示すアラーム転送を検出した場合、スクランブル演算回路３１１４、３２２４の初期化を解除する。
【００５１】
ＳＯＮＥＴフレーム同期回路３２１１、３１２１にてＳＯＮＥＴフレームの正常な同期がとれている場合、ＧＦＰフレーム同期回路３２１３、３１２３は、ＳＯＮＥＴフレーム同期回路３２１１、３１２１からのＳＯＮＥＴフレームをデカプセル化してＧＦＰフレームを検出し、フレームの境界点を見つけるために、コア・ヘッダのｃＨＥＣから、フレーム位置を算出しＧＦＰフレームの同期をとる。
【００５２】
ＧＦＰフレーム同期回路３２１３、３１２３がＧＦＰフレームの同期をとると同時に、ＧＦＰフレームＡＬＭ検出回路３２１４、３１２４は、ＧＦＰフレーム同期回路３２１３、３１２３が行うＧＦＰフレームの同期の状態を監視し、ＧＦＰフレーム同期の異常を検出した場合（ＧＦＰフレームの同期がとれない場合）、回線異常であることを制御メッセージ用フレーム生成回路３２２６、３１１６に通知する。ここで、制御メッセージ用フレーム生成回路３２２６、３１１６は、ＧＦＰフレームＡＬＭ検出回路３２１４、３１２４からの通知により、上述のように、対向先（第１装置３１、第２装置３２の受信側に対応する受信回路３１２、３２１）へ受信回路３２１、３１２の異常を通知するための図４に示された制御メッセージ用フレームを生成してＧＦＰフレーム化回路３２２７、３１１７に出力する。ＧＦＰフレーム化回路３２２７、３１１７は、制御メッセージ用フレーム生成回路３２２６、３１１６からの制御メッセージ用フレームに基づいて、ＯＡＭ用のＧＦＰとしてフレームを構築し（ＧＦＰのフレーム化を行い）、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３２２８、３１１８に出力する。また、ＧＦＰフレームＡＬＭ検出回路３２１４、３１２４は、ＧＦＰフレーム同期の異常を検出した場合（ＧＦＰフレームの同期がとれない場合）、デスクランブル演算回路３２１５、３１２５の初期化を行う。
【００５３】
ＧＦＰフレーム同期回路３２１３、３１２３にてＧＦＰフレームの正常な同期がとれている場合、デスクランブル演算回路３２１５、３１２５は、伝送された情報ａ１、ａ３、ＦＣＳ、ＯＡＭメッセージを含む情報のスクランブルを解除する（デスクランブル演算を行う）。このデスクランブル演算回路３２１５、３１２５は、ＦＣＳが付加されている場合（ＦＣＳに収容されていたＣＲＣ演算回路３１１２、３２２２の演算結果）、ペイロードに収容されていた情報ａ１、ａ３と、ＦＣＳに収容されていたＣＲＣ演算回路３１１２、３２２２の演算結果と、ＯＡＭメッセージ（制御メッセージ用フレーム生成回路３１１６、３２２６で生成されたメッセージ）とをＦＣＳによる誤り訂正回路３２１６、３１２６に出力する。ＦＣＳによる誤り訂正回路３２１６、３１２６は、デスクランブル演算回路３２１５、３１２５からの情報を入力し、ＦＣＳに収容されていたＣＲＣ演算回路３１１２、３２２２の演算結果を基に、誤り検出及び訂正（ＦＣＳエラー時の誤りを訂正）を行い、ペイロードに収容されていた情報ａ１、ａ３と、ＯＡＭメッセージとを選択回路３２１７、３１２７に出力する。ＦＣＳに収容されていたＣＲＣ演算回路３１１２、３２２２の演算結果は、ＦＣＳによる誤り訂正回路３２１６、３１２６により、ＦＣＳエラー時の誤りを訂正した後、廃棄される。
【００５４】
また、デスクランブル演算回路３２１５、３１２５は、ＦＣＳが付加されていない場合（ＦＣＳにＣＲＣ演算回路３１１２、３２２２の演算結果が収容されていない）、直接、ペイロードに収容されていた情報ａ１、ａ３と、ＯＡＭメッセージとを選択回路３２１７、３１２７に出力する。
【００５５】
選択回路３２１７、３１２７は、ＦＣＳの有無に従って選択するものであり、ＦＣＳが有効である場合、ＦＣＳ有効設定ｂ２、ｂ１の入力に基づいて、出力情報として情報ａ２、ａ４を外部に送信し、ＯＡＭメッセージを制御メッセージ判定回路３２１８、３１２８に出力する。
【００５６】
制御メッセージ判定回路３２１８、３１２８は、選択回路３２１７、３１２７からのＯＡＭメッセージ（制御メッセージ用フレーム生成回路３１１６、３２２６で生成されたメッセージ）の入力により、ＯＡＭメッセージを解読してＧＦＰの受信異常（受信回路３２１、３１２の異常）を判定する。判定の結果、ＯＡＭメッセージを入力した場合（ＧＦＰの受信異常）、制御メッセージ判定回路３２１８、３１２８は、スクランブル演算回路３２２４、３１１４の初期化を行う。一方、判定の結果、ＯＡＭメッセージの入力がない場合（ＧＦＰの同期が正常）、制御メッセージ判定回路３２１８、３１２８は、スクランブル演算回路３２２４、３１１４の初期化を解除する。
【００５７】
実施の形態１に係るＧＦＰによるフレーム同期方式は、以上のような構成により、回線障害が発生しているときに、受信側（受信回路３２１、３１２）のデスクランブル演算回路３２１５、３１２５を初期化し、送信側（送信回路３１１、３２２）のスクランブル演算回路３１１４、３２２４を初期化し、回線障害が復旧したときに、受信側（受信回路３２１、３１２）のデスクランブル演算回路３２１５、３１２５の初期化を解除し、送信側（送信回路３１１、３２２）のスクランブル演算回路３１１４、３２２４の初期化を解除することにより、回線障害が復旧したときに正常な情報ａ１、ａ３を再生することができる。
【００５８】
次に、実施の形態１に係るＧＦＰによるフレーム同期方式の動作を説明する。実施の形態１に係るＧＦＰによるフレーム同期方式の動作については、（Ａ）通常動作と、（Ｂ）回線障害（回線異常）の動作とに分けられる。
【００５９】
まず、（Ａ）通常動作について、図３、図５を参照しながら説明する。
【００６０】
ここで、図５（ａ）は、外部から送信側（第１装置３１）に送られる送信情報を示すタイミングチャートである。図５（ａ）に示されるように、送信情報（パケット）として、ポイントＰ０−Ｐ３間には外部から情報転送１が第１装置３１に送られ、ポイントＰ７−Ｐ１０間には外部から情報転送２が第１装置３１に送られ、ポイントＰ１６−Ｐ１９間には外部から情報転送３が第１装置３１に送られるものとする。情報転送１、情報転送２、情報転送３は、前述の情報ａ１に対応する。
【００６１】
図３に示されるように、第１装置３１において、フレーム長計測回路３１１１は、外部から情報ａ１を入力し、ＦＣＳが有効である場合、ＦＣＳ有効設定ｂ１の入力に基づいて、情報ａ１のフレーム長を算出し、算出された情報ａ１のフレーム長（ＰＬＩを含む）をＨＥＣ演算回路３１１３に出力する。ＨＥＣ演算回路３１１３は、フレーム長計測回路３１１１によって算出されたフレーム長に含まれるＰＬＩからｃＨＥＣの値を演算してコア・ヘッダを構築し、ＧＦＰフレーム化回路３１１７に出力する。
【００６２】
ＣＲＣ演算回路３１１２は、外部から情報ａ１を入力し、ＦＣＳが有効である場合、ＦＣＳ有効設定ｂ１の入力に基づいて、情報ａ１のＣＲＣ演算（ＦＣＳに収容するＣＲＣ３２の演算）を行い、ＣＲＣ３２の演算結果をスクランブル演算回路３１１４に出力する。スクランブル演算回路３１１４は、外部から情報ａ１と、ＣＲＣ演算回路３１１２からＣＲＣ３２の演算結果とを入力し、ペイロードに情報ａ１を収容し、ＦＣＳにＣＲＣ演算回路３１１２の演算結果を収容して、スクランブルをかけてペイロードとＦＣＳとを構築し、ＧＦＰフレーム化回路３１１７に出力する。
【００６３】
伝送するための有効な情報（情報ａ１）がある場合、ＧＦＰフレーム化回路３１１７は、有効な情報を伝送するための処理として、ＨＥＣ演算回路３１１３にて構築されたコア・ヘッダと、スクランブル演算回路３１１４にて構築されたペイロード、ＦＣＳとに基づいて、情報ａ１の転送用のＧＦＰとしてフレームを構築し、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３１１８に出力する。ＳＯＮＥＴフレーム化回路３１１８は、ＧＦＰフレーム化回路３１１７からのＧＦＰフレームを入力し、ＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレームにカプセル化する）を行い、ＳＯＮＥＴフレームを伝送路３３に転送／伝送する（図５（ａ）のポイントＰ０−Ｐ３に示された情報転送１用のＧＦＰフレーム、ポイントＰ７−Ｐ１０に示された情報転送２用のＧＦＰフレーム、ポイントＰ１６−Ｐ１９に示された情報転送３用のＧＦＰフレーム）。
【００６４】
一方、伝送するための有効な情報（情報ａ１）がないときに（図５（ａ）のポイントＰ３−Ｐ７、ポイントＰ１０−Ｐ１６）、ＧＦＰフレーム化回路３１１７は、アイドルフレーム生成回路３１１５、３２２５を呼び出し、アイドルフレーム生成回路３１１５、３２２５からのアイドルフレームに基づいて、アイドル用のＧＦＰとしてフレームを構築し、構築されたＧＦＰをＳＯＮＥＴフレーム化回路３１１８に出力する。ＳＯＮＥＴフレーム化回路３１１８は、ＧＦＰフレーム化回路３１１７からのＧＦＰフレームを入力し、ＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレームにカプセル化する）を行い、ＳＯＮＥＴフレームを伝送路３３に転送／伝送する（図５（ａ）のポイントＰ３−Ｐ７に示されたアイドル用のＧＦＰフレーム、ポイントＰ１０−Ｐ１６に示されたアイドル用のＧＦＰフレーム）。
【００６５】
このように、第１装置３１から転送／伝送された情報ａ１は、伝送路３３を介して第２装置３２に転送される。
【００６６】
第２装置３２において、ＳＯＮＥＴフレーム同期回路３２１１は、第１装置３１からのＳＯＮＥＴフレームの同期をとり、ＧＦＰフレーム同期回路３２１３に出力する。ＳＯＮＥＴフレーム同期回路３２１１にてＳＯＮＥＴフレームの正常な同期がとれている場合、ＧＦＰフレーム同期回路３２１３は、ＳＯＮＥＴフレーム同期回路３２１１からのＳＯＮＥＴフレームをデカプセル化してＧＦＰフレームを検出し、コア・ヘッダのｃＨＥＣから、フレーム位置を算出しＧＦＰフレームの同期をとる（図５（ａ）のポイントＰ０−Ｐ１９：ポイントＰ０−Ｐ３に示された情報転送１用のＧＦＰフレーム、ポイントＰ３−Ｐ７に示されたアイドル用のＧＦＰフレーム、ポイントＰ７−Ｐ１０に示された情報転送２用のＧＦＰフレーム、ポイントＰ１０−Ｐ１６に示されたアイドル用のＧＦＰフレーム、ポイントＰ１６−Ｐ１９に示された情報転送３用のＧＦＰフレーム）。
【００６７】
ＧＦＰフレーム同期回路３２１３にてＧＦＰフレームの正常な同期がとれている場合、デスクランブル演算回路３２１５は、伝送された情報ａ１、ＦＣＳを含む情報のスクランブルを解除する。このデスクランブル演算回路３２１５は、ＦＣＳが付加されている場合（ＦＣＳに収容されていたＣＲＣ演算回路３１１２の演算結果）、ペイロードに収容されていた情報ａ１と、ＦＣＳに収容されていたＣＲＣ演算回路３１１２の演算結果とをＦＣＳによる誤り訂正回路３２１６に出力する。ＦＣＳによる誤り訂正回路３２１６は、デスクランブル演算回路３２１５からの情報を入力し、ＦＣＳに収容されていたＣＲＣ演算回路３１１２の演算結果を基に、誤り検出及び訂正（ＦＣＳエラー時の誤りを訂正）を行い、ペイロードに収容されていた情報ａ１とを選択回路３２１７に出力する。ＦＣＳに収容されていたＣＲＣ演算回路３１１２の演算結果は、ＦＣＳによる誤り訂正回路３２１６により、ＦＣＳエラー時の誤りを訂正した後、廃棄される。
【００６８】
また、デスクランブル演算回路３２１５は、ＦＣＳが付加されていない場合（ＦＣＳにＣＲＣ演算回路３１１２の演算結果が収容されていない）、直接、ペイロードに収容されていた情報ａ１を選択回路３２１７に出力する。選択回路３２１７は、ＦＣＳが有効である場合、出力情報として情報ａ２を外部に送信する（図５（ａ）のポイントＰ０−Ｐ３に示された情報転送１用のＧＦＰフレーム、ポイントＰ７−Ｐ１０に示された情報転送２用のＧＦＰフレーム、ポイントＰ１６−Ｐ１９に示された情報転送３用のＧＦＰフレーム）。
【００６９】
このように、外部から情報ａ１に対応する情報転送１、情報転送２、情報転送３が第１装置３１に送られ、第１装置３１は、情報ａ１（情報転送１、情報転送２、情報転送３）の転送用のＧＦＰとしてフレームを構築（ＧＦＰフレーム）し、ＧＦＰフレームに基づいてＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレーム）を行い、第２装置３２は、第１装置３１から転送／伝送された情報ａ１（ＳＯＮＥＴフレーム、ＧＦＰフレーム）と同期して受信し、外部に転送する。
【００７０】
次に、（Ｂ）回線障害（回線異常）の動作について、図３、図５を参照しながら説明する。本発明での特徴点は、回線障害から復旧した時に、最初に到着するＧＦＰの情報から正常に転送できることである。（Ｂ）回線障害（回線異常）の動作については、（Ｂ１）ＳＯＮＥＴフレーム同期の異常動作と、（Ｂ２）ＧＦＰフレーム同期の異常動作とに分けられる。また、（Ｂ）回線障害（回線異常）の動作では、回線障害のときのみ説明し、（Ａ）通常動作と同じ説明については省略する。
【００７１】
ここで、上述と同様に図５（ａ）に示されるように、ポイントＰ０−Ｐ３間には外部から情報転送１が第１装置３１に送られ、ポイントＰ７−Ｐ１０間には外部から情報転送２が第１装置３１に送られ、ポイントＰ１６−Ｐ１９間には外部から情報転送３が第１装置３１に送られるものとする。情報転送１、情報転送２、情報転送３は、送信情報（パケット）として前述の情報ａ１に対応する。図５（ｂ）は、送信側（第１装置３１）の情報伝送を示すタイミングチャートである。図５（ｃ）は、受信側（第２装置３２）の情報伝送を示すタイミングチャートである。図５（ｄ）は、ＧＦＰフレームの同期状態を示すタイミングチャートである。
【００７２】
また、ポイントＰ４’にて、第２装置３２が外部に情報転送１を転送した後に、回線障害が発生し、ポイントＰ１２’にて、外部から情報転送３が第１装置３１に送られる前に、回線障害から復旧するものとする。
【００７３】
まず、（Ｂ１）ＳＯＮＥＴフレーム同期の異常動作について説明する。
【００７４】
図３に示されるように、外部から情報ａ１に対応する情報転送１が第１装置３１に送られ（図５（ａ）のポイントＰ０−Ｐ３に示された情報転送１）、第１装置３１は、情報ａ１（情報転送１）に基づいて情報ａ１（情報転送１）の転送用のＧＦＰとしてフレームを構築（ＧＦＰフレーム）し、ＧＦＰフレームに基づいてＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレーム）を行い、第２装置３２に転送する（図５（ｂ）のポイントＰ０−Ｐ３に示された情報転送１用のＧＦＰフレーム）。第２装置３２は、第１装置３１から転送／伝送された情報ａ１（ＳＯＮＥＴフレーム、ＧＦＰフレーム）と同期して受信し、外部に転送する（図５（ｃ）のポイントＰ０−Ｐ３に示された情報転送１用のＧＦＰフレーム、図５（ｄ）のポイントＰ０−Ｐ３）。
【００７５】
伝送するための有効な情報（情報ａ１）がないとき（図５（ａ）のポイントＰ３−Ｐ４）、第１装置３１は、アイドルフレームを第２装置３２に転送する。第１装置３１によるアイドルフレームの転送は、アイドル用のＧＦＰとしてフレームを構築（ＧＦＰフレーム）し、ＧＦＰフレームに基づいてＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレーム）を行い、第２装置３２に転送する（図５（ｂ）のポイントＰ３−Ｐ４に示されたアイドル用のＧＦＰフレーム）。第２装置３２は、第１装置３１から転送／伝送されたアイドルフレーム（ＳＯＮＥＴフレーム、ＧＦＰフレーム）と同期して受信する（図５（ｃ）のポイントＰ３−Ｐ４に示されたアイドル用のＧＦＰフレーム、図５（ｄ）のポイントＰ３−Ｐ４）。同じように、伝送するための有効な情報（情報ａ１）がないとき（図５（ａ）のポイントＰ４−Ｐ５）、第１装置３１は、アイドルフレームを第２装置３２に転送する（図５（ｂ）のポイントＰ４−Ｐ５に示されたアイドル用のＧＦＰフレーム）。
【００７６】
いま、伝送路３３で障害が発生すると、第２装置３２のＳＯＮＥＴフレーム同期回路３２１１は、第１装置３１から転送／伝送されたＳＯＮＥＴフレームの同期がとれなくなる。ここで、ＧＦＰフレーム同期回路３２１３は、ＳＯＮＥＴフレーム同期回路３２１１によって、ＧＦＰフレームの同期がとれない（図５（ｄ）のポイントＰ４’）。ＳＯＮＥＴフレームＡＬＭ検出回路３２１２は、ＳＯＮＥＴフレーム同期回路３２１１がＳＯＮＥＴフレームの同期がとれないことにより回線障害（回線異常）を検出し、回線異常であることをＳＯＮＥＴフレームＡＬＭ転送回路３２２９に通知する。ＳＯＮＥＴフレームＡＬＭ転送回路３２２９は、異常を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３２２８に出力し、ＳＯＮＥＴフレーム化回路３２２８は、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９からの異常を示すアラーム転送をＳＯＮＥＴフレーム内に収容して伝送路３４を介して第１装置３１のＳＯＮＥＴフレーム同期回路３１２１に転送／伝送する。第１装置３１において、ＳＯＮＥＴフレームＡＬＭ検出回路３１２２は、ＳＯＮＥＴフレーム同期回路３１２１からＳＯＮＥＴフレーム内に収容された異常を示すアラーム転送を検出したとき、障害発生を判定し、障害発生の判定を基にスクランブル演算回路３１１４の初期化を行う（図５（ｂ）のポイントＰ４’）。また、第２装置３２において、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２は、ＳＯＮＥＴフレーム同期の異常を検出したとき、デスクランブル演算回路３２１５の初期化を行う（図５（ｃ）のポイントＰ４’）。
【００７７】
伝送路３３で障害が発生したままの状態（回線断状態）において（図５（ｃ）のポイントＰ４’−Ｐ１２’）、第１装置３１では、外部から情報ａ１に対応する情報転送２が送信されるが（図５（ａ）のポイントＰ７−Ｐ１０に示された情報転送２）、回線断状態であり回線異常が復旧されていないため、スクランブル演算回路３１１４の初期化を行っている間は、アイドルフレームを第２装置３２に転送し続ける（図５（ｂ）のポイントＰ５−Ｐ１３に示されたアイドル用のＧＦＰフレーム）。
【００７８】
外部から情報転送３が第１装置３１に送られる前に、図３に示された伝送路３３の障害が復旧すると、第２装置３２のＳＯＮＥＴフレーム同期回路３２１１は、第１装置３１から転送／伝送されたＳＯＮＥＴフレームの同期がとれるようになる。ＳＯＮＥＴフレームＡＬＭ検出回路３２１２は、ＳＯＮＥＴフレーム同期回路３２１１がＳＯＮＥＴフレームの同期がとれることにより回線障害（回線異常）の復旧を検出し、回線異常の復旧（回線復旧）であることをＳＯＮＥＴフレームＡＬＭ転送回路３２２９に通知する。ＳＯＮＥＴフレームＡＬＭ転送回路３２２９は、復旧を示すアラーム転送を生成してＳＯＮＥＴフレーム化回路３２２８に出力し、ＳＯＮＥＴフレーム化回路３２２８は、ＳＯＮＥＴフレームＡＬＭ転送回路３２２９からの復旧を示すアラーム転送をＳＯＮＥＴフレーム内に収容して伝送路３４を介して第１装置３１のＳＯＮＥＴフレーム同期回路３１２１に転送／伝送する。第１装置３１において、ＳＯＮＥＴフレームＡＬＭ検出回路３１２２は、ＳＯＮＥＴフレーム同期回路３１２１からＳＯＮＥＴフレーム内に収容された復旧を示すアラーム転送を検出したとき、障害復旧を判定し、障害復旧の判定を基にスクランブル演算回路３１１４の初期化を解除する（図５（ｂ）のポイントＰ１２’）。また、第２装置３２において、ＳＯＮＥＴフレームＡＬＭ検出回路３２１２は、ＳＯＮＥＴフレーム同期の復旧を検出したとき、デスクランブル演算回路３２１５の初期化を解除する（図５（ｃ）のポイントＰ１２’）。
【００７９】
ＧＦＰのフレーム検出としては、図７のＧＦＰのフレーム検出の状態遷移図に示されるように、同期が外れるとＨｕｎｔ状態になりＢｉｔ−ｂｙ−ＢｉｔでＨＥＣ位置を探し出す。ＨＥＣ位置が一致するとＰｒｅ−Ｓｙｎｃ状態に遷移しＦｒａｍｅ−ｂｙ−Ｆｒａｍｅでのチェックが行われる。そこで、Ｎ回連続してＨＥＣが検出されるとＳｙｎｃ状態になる。本発明のＧＦＰによるフレーム同期方式では、Ｎ＝３としている。この間、第１装置３１は、アイドルフレームを第２装置３２に転送し（図５（ｂ）のポイントＰ１３−Ｐ１７に示されたアイドル用のＧＦＰフレーム）、第２装置３２は、回線異常から復旧した際、アイドルフレームを３つ検出する同期状態になり、復旧して４つめのアイドルフレームから同期が取れる（図５（ｃ）のポイントＰ１３−Ｐ１７に示されたアイドル用のＧＦＰフレーム、図５（ｄ）のポイントＰ１６以降）。
【００８０】
即ち、回線断状態のような回線障害（回線異常）から復旧した後に、外部から情報転送３が第１装置３１に送られ（図５（ａ）のポイントＰ１６−Ｐ１９に示された情報転送３）、第１装置３１は、情報ａ１（情報転送３）に基づいて情報ａ１（情報転送３）の転送用のＧＦＰとしてフレームを構築（ＧＦＰフレーム）し、ＧＦＰフレームに基づいてＳＯＮＥＴのフレーム化（ＳＯＮＥＴフレーム）を行い、第２装置３２に転送する（図５（ｂ）のポイントＰ１６−Ｐ１９に示された情報転送３用のＧＦＰフレーム）。第２装置３２は、第１装置３１から転送／伝送された情報ａ１（ＳＯＮＥＴフレーム、ＧＦＰフレーム）を受信するとき、復旧して４つめのアイドルフレームから同期をとり、外部に転送する（図５（ｃ）のポイントＰ１７−Ｐ２０に示された情報転送３用のＧＦＰフレーム、図５（ｄ）のポイントＰ１７−Ｐ２０）。
【００８１】
ここで、回線異常の復旧後に第１装置３１に送信された情報転送３は、スクランブル演算回路３１１４を初期化／初期化の解除をして初めて送られる情報であるため、スクランブル演算回路３１１４は、初期化後に始めて行うスクランブル演算となる。一方、第１装置３１から第２装置３２に送信された情報転送３は、回線異常の復旧後に、デスクランブル演算回路３２１５を初期化／初期化の解除をして初めて送られる情報であるため、デスクランブル演算回路３２１５は、初期化後に始めて行うデスクランブル演算となる。このように、本発明のＧＦＰによるフレーム同期方式では、正しい演算を行うことができ、回線障害の情報をやりとりし、制御することで、回線障害復旧後の最初に受信したＧＦＰフレームから正しい再生ができる。
【００８２】
次に、（Ｂ２）ＧＦＰフレーム同期の異常動作について説明する。この異常としては、ＳＯＮＥＴフレームは正常だが、ＳＯＮＥＴフレームに搭載されているＧＦＰのフレーム同期だけが取れなくなるという障害が考えられる。この場合も同様の処理で対応できる。
【００８３】
図３において第２装置３２のＧＦＰフレーム同期回路３２１３でＧＦＰの同期が取れなくなると、ＧＦＰフレームＡＬＭ検出回路３２１４は、ＧＦＰフレーム同期外れ（ＧＦＰフレーム同期の異常）を検出すると同時にデスクランブル演算回路３２１５を初期化する。ＧＦＰフレームＡＬＭ検出回路３２１４は、この結果（異常であること）を、制御メッセージ用フレーム生成回路３２２６に通知する。第２装置３２では、制御メッセージ用フレーム生成回路３２２６によって、図４に示されるＧＦＰの制御メッセージ用フレームであるＯＡＭメッセージ用ＧＦＰフレーム（ＯＡＭメッセージを含む上述のＯＡＭ用のＧＦＰフレーム）を使って、ＧＦＰフレーム同期外れを対向先（第１装置３１）に通知する。本例の場合は、ＰＬＩ＝２のＧＦＰフレームを使用している。送信された（異常であることを示す）ＯＡＭメッセージ用ＧＦＰフレームは、第１装置３１の制御メッセージ判定回路３１２８で検出され、制御メッセージ判定回路３１２８は、ＯＡＭメッセージの内容を解析し、解析の結果、ＯＡＭメッセージの内容が異常である場合、スクランブル演算回路３１１４を初期化する。
【００８４】
ＧＦＰフレーム同期外れの復旧時では、第２装置３２のＧＦＰフレーム同期回路３２１３でＧＦＰの同期が取れるようになると、ＧＦＰフレームＡＬＭ検出回路３２１４は、ＧＦＰフレーム同期外れからの復旧を検出すると同時にデスクランブル演算回路３２１５の初期化を解除する。ＧＦＰフレームＡＬＭ検出回路３２１４は、この結果（復旧であること）を、制御メッセージ用フレーム生成回路３２２６に通知する。第２装置３２では、制御メッセージ用フレーム生成回路３２２６によって、ＯＡＭメッセージ用ＧＦＰフレームを使って、ＧＦＰフレーム同期外れの復旧を対向先（第１装置３１）に通知する。これもＯＡＭメッセージ用ＧＦＰフレームを使って通知される。送信された（復旧であることを示す）ＯＡＭメッセージ用ＧＦＰフレームは、第１装置３１の制御メッセージ判定回路３１２８で検出され、制御メッセージ判定回路３１２８は、ＯＡＭメッセージの内容を解析し、解析の結果、ＯＡＭメッセージの内容が復旧である場合、スクランブル演算回路３１１４の初期化を解除する。このようにして、本発明のＧＦＰによるフレーム同期方式では、ＧＦＰのフレーム異常時もＳＯＮＥＴフレームの異常時と同様に対応できる。
【００８５】
これにより、実施の形態１に係るＧＦＰによるフレーム同期方式によれば、回線障害が復旧したときに正常な情報を再生することができる。
【００８６】
（実施の形態２）
図６は、実施の形態２に係るＧＦＰによるフレーム同期方式の構成を示すブロック図である。
【００８７】
図６に示されるように、実施の形態２に係るＧＦＰによるフレーム同期方式は、第１装置３１の送信回路３１１では、ＳＯＮＥＴフレーム化回路３１１８とＳＯＮＥＴフレームＡＬＭ転送回路３１１９とが除かれ、ＧＦＰフレーム化回路３１１７が伝送路３３に接続されている。また、第１装置３１の受信回路３１２では、ＳＯＮＥＴフレーム同期回路３１２１とＳＯＮＥＴフレームＡＬＭ検出回路３１２２とが除かれ、ＧＦＰフレーム同期回路３１２３が伝送路３４に接続されている。また、第２装置３２の送信回路３２２では、ＳＯＮＥＴフレーム化回路３２２８とＳＯＮＥＴフレームＡＬＭ転送回路３２２９とが除かれ、ＧＦＰフレーム化回路３２２７が伝送路３４に接続されている。また、第２装置３２の受信回路３２１では、ＳＯＮＥＴフレーム同期回路３２１１とＳＯＮＥＴフレームＡＬＭ検出回路３２１２とが除かれ、ＧＦＰフレーム同期回路３２１３が伝送路３３に接続されている。
【００８８】
尚、実施の形態２に係るＧＦＰによるフレーム同期方式の動作と効果は、実施の形態１と同様である。この場合、ＧＦＰフレーム化回路３１１７、３２２７は、構築されたＧＦＰを別のフレームでカプセル化せず、伝送路３３を介してＧＦＰフレーム同期回路３２１３、３１２３に出力／送信し、ＧＦＰフレーム同期回路３２１３、３１２３は、ＧＦＰフレーム化回路３１１７、３２２７からのＧＦＰの同期をとる。
【００８９】
このように、本発明のＧＦＰによるフレーム同期方式は、ＳＯＮＥＴの警報転送、ＧＦＰのフレーム同期外れの情報を転送することで、スクランブル演算回路、デスクランブル演算回路に制御を加えることによって、ＧＦＰを使った情報伝送での回線障害時からの復旧時に、最初に到着したＧＦＰフレームの情報から正常に再生することができる。
【００９０】
本発明のＧＦＰによるフレーム同期方式によれば、ＧＦＰを使って伝送する場合、大きく分けて２通りの方法が考えられる。１つは、実施の形態１で説明されたように、ＧＦＰをさらに別のフレームでカプセル化する場合で、実施の形態１ではＳＯＮＥＴフレームにカプセル化し転送する場合である。これは、中継装置がＳＯＮＥＴフレームを使って転送している場合で、特に親和性があり、システムに組み込みやすいという利点がある。
【００９１】
２つ目の方法は、実施の形態２で説明されたように、ＧＦＰを別のフレームでカプセル化せず、そのまま送る場合である。この場合も実施の形態１と同様に、システムに組み込みやすいという利点がある。
【００９２】
例えば、回線障害が発生した場合に、まず、伝送路での通信が不能になる。この時、スクランブルをかけて伝送しているシステムでかつ、フレーム毎に、スクランブルが閉じず、フレーム間に跨ったスクランブルがされる場合、１度、回線障害等が発生し、断状態になると、スクランブルの再生ができず、回線障害復旧後でも情報ａ１、ａ３（が乗せられたＧＦＰフレーム）を伝送することができない。また、アイドルフレームでもスクランブルをかけて伝送しているシステムでは、アイドルフレームを使って再同期をかけることができるが、ＧＦＰのように有効な情報ａ１、ａ３が伝送されるフレームのみにスクランブルがかけられている場合、有効な情報ａ１、ａ３を（受信回路３２１、３１２が）受信しない限り、デスクランブル処理を実行しないので、回線障害復旧後に送られる有効な情報ａ１、ａ３が乗せられたＧＦＰフレームを、正常にデスクランブルできず、必ずエラーとなってしまう。
【００９３】
本発明のＧＦＰによるフレーム同期方式によれば、回線障害（回線異常）が発生した場合、受信側（受信回路３２１、３１２）が同期外れを検出する。この時、受信側（受信回路３２１、３１２）のデスクランブル演算回路３２１５、３１２５を初期化する。双方向通信で送信可能な回線（伝送路３３、３４）を使って、警報転送（回線異常を示すアラーム転送、ＯＡＭメッセージ）を行い、対向局側の受信エラーを認識する。警報がアクティブ状態の間（回線異常を示すアラーム転送、ＯＡＭメッセージの転送中）は、送信側（送信回路３１１、３２２）のスクランブル演算回路３１１４、３２２４を初期化する。回線異常が復旧してから受信側（受信回路３２１、３１２）により警報解除（回線異常の復旧を示すアラーム転送、ＯＡＭメッセージ）を行い、受信側（受信回路３２１、３１２）のデスクランブル演算回路３２１５、３１２５、送信側（送信回路３１１、３２２）のスクランブル演算回路３１１４、３２２４の順に初期化解除が行われる。このため、回線障害復旧後に送信側（送信回路３１１、３２２）では、初期化後、初めてスクランブルした情報ａ１、ａ３が乗せられたＧＦＰフレームを伝送し、受信側（受信回路３２１、３１２）でも初期化後のスクランブルしたＧＦＰフレームをデスクランブルするので、初期値からデスクランブルをかけることができ、正常な情報ａ１、ａ３の再生が可能となる。
【００９４】
また、本発明のＧＦＰによるフレーム同期方式によれば、複数のフレームによりカプセル化されている場合でも、それぞれのフレームに対応した警報転送（回線異常を示すアラーム転送、ＯＡＭメッセージ）にて受信側（受信回路３２１、３１２）のデスクランブル演算回路３２１５、３１２５、送信側（送信回路３１１、３２２）のスクランブル演算回路３１１４、３２２４を初期化することで実現可能である。本発明のＧＦＰによるフレーム同期方式を適用することで、回線障害復旧後の最初のスクランブルされた情報ａ１、ａ３を受信した時からデスクランブルが正常に行える。
【００９５】
以上の説明により、本発明のＧＦＰによるフレーム同期方式によれば、第２装置３２（又は第１装置３１）が、第１装置３１（又は第２装置３２）から送信されたフレーム（ＧＦＰフレーム、ＳＯＮＥＴフレーム）の同期の状態に基づいて回線障害を検出し、回線障害の復旧のあとに外部から送信された情報ａ１（又はａ３）を第２装置３２（又は第１装置３１）に送信するように第１装置３１（又は第２装置３２）を制御するため、回線障害が復旧したときに正常な情報を再生することができる。
【００９６】
また、本発明のＧＦＰによるフレーム同期方式によれば、回線障害が発生しているときに、受信側のデスクランブル演算回路を初期化し、送信側のスクランブル演算回路を初期化することができる。
【００９７】
また、本発明のＧＦＰによるフレーム同期方式によれば、回線障害が復旧したときに、受信側のデスクランブル演算回路の初期化を解除し、送信側のスクランブル演算回路の初期化を解除することができる。
【００９８】
【発明の効果】
本発明のＧＦＰによるフレーム同期方式は、回線障害が復旧したときに正常な情報を再生することができる。
【図面の簡単な説明】
【図１】図１は、ＧＦＰのフレームフォーマットを示す図である。
【図２】図２は、ＧＦＰのアイドルフレームを示す図である。
【図３】図３は、実施の形態１に係るＧＦＰによるフレーム同期方式の構成を示すブロック図である。
【図４】図４は、ＧＦＰの制御メッセージ用フレームを示す図である。
【図５】図５（ａ）は、外部から送信側に送られる送信情報を示すタイミングチャート、図５（ｂ）は、送信側の情報伝送を示すタイミングチャート、図５（ｃ）は、受信側の情報伝送を示すタイミングチャート、図５（ｄ）は、ＧＦＰフレームの同期状態を示すタイミングチャートである。
【図６】図６は、実施の形態２に係るＧＦＰによるフレーム同期方式の構成を示すブロック図である。
【図７】図７は、ＧＦＰのフレーム検出を示す状態遷移図である。
【図８】図８（ａ）は、ＧＦＰのフレームフォーマットを示す図、図８（ｂ）は、ＧＦＰのアイドルフレームを示す図、図８（ｃ）は、外部から送信側に送られる送信情報を示すタイミングチャート、図８（ｄ）は、受信側の情報伝送を示すタイミングチャート、図８（ｅ）は、ＧＦＰフレームの同期状態を示すタイミングチャートである。
【符号の説明】
３１ 第１装置
３２ 第２装置
３１１、３２２ 送信回路
３１１１、３２２１ フレーム長計測回路
３１１２、３２２２ ＣＲＣ演算回路
３１１３、３２２３ ＨＥＣ演算回路
３１１４、３２２４ スクランブル演算回路
３１１５、３２２５ アイドルフレーム生成回路
３１１６、３２２６ 制御メッセージ用フレーム生成回路
３１１７、３２２７ ＧＦＰフレーム化回路
３１１８、３２２８ ＳＯＮＥＴフレーム化回路
３１１９、３２２９ ＳＯＮＥＴフレームＡＬＭ転送回路
３１２、３２１ 受信回路
３１２１、３２１１ ＳＯＮＥＴフレーム同期回路
３１２２、３２１２ ＳＯＮＥＴフレームＡＬＭ検出回路
３１２３、３２１３ ＧＦＰフレーム同期回路
３１２４、３２１４ ＧＦＰフレームＡＬＭ検出回路
３１２５、３２１５ デスクランブル演算回路
３１２６、３２１６ ＦＣＳによる誤り訂正回路
３１２７、３２１７ 選択回路
３１２８、３２１８ 制御メッセージ判定回路
３３、３４ 伝送路
ａ１、ａ３ 情報
ａ２、ａ４ 情報
ｂ１、ｂ２ ＦＣＳ有効設定[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a Generic Framing Procedure (GFP), which is a frame format currently aimed at standardization in T1X1.5, and particularly to a frame synchronization method.
[0002]
[Prior art]
GFP is one of Layer2 encapsulation technologies like SDL (Simple Data Link), UDL (Universal Data Link), HDT (Hybrid Data Transport), etc., and is a common frame format for efficiently allocating various Layer2 payloads. Is provided.
[0003]
As shown in FIG. 8A, the GFP frame includes a core header, a payload, and, optionally, an FCS (Frame Check Sequence). Frame synchronization is established by HEC (Header Error Control) contained in the core header, and transfers information (packets) contained in the payload. The payload is scrambled and transferred to ensure security.
[0004]
As shown in the GFP frame detection state transition diagram of FIG. 7, the GFP frame is detected. When the synchronization is lost, the Hunt state is established, and the HEC position is searched for by Bit-by-Bit. When the HEC positions match, the state transits to the Pre-Sync state, and a frame-by-frame check is performed. Therefore, when the HEC is detected N times consecutively, the state becomes the Sync state. In the frame synchronization method based on GFP, when synchronization is lost, synchronization is established using HEC (accommodated in the core header) of GFP as shown in the state transition diagram of FIG. In the frame synchronization method based on the GFP, after a synchronization state is established, a break between frames is determined, and when a payload and FCS are defined, the frame and the FCS are extracted and descrambled.
[0005]
However, in the conventional frame synchronization method based on GFP, when a line disconnection occurs during transmission and is restored later, as shown in FIG. 8A, the GFP scramble is not closed for each frame, and In this method, scrambled data is transmitted with continuation from the frame, and the GFP frame that arrives first and carries valid information cannot be normally descrambled, and an error always occurs.
[0006]
The main cause of this problem is that, as shown in FIG. 8B, only a core header exists in a frame (idle frame) flowing when information is not transferred, so that the descrambling of the payload area is performed. This is due to the inability to synchronize.
[0007]
Such a problem occurs when the line is restored from the disconnected state. Here, as shown in FIG. 8C, an information transfer 1 is sent from the outside to the transmitting side between points P0 and P3, and an information transfer 2 is sent from the outside to the transmitting side between points P7 and P10. The information transfer 3 is externally sent to the transmitting side between the points P16 and P19. Information transfer 1, information transfer 2, and information transfer 3 correspond to transmission information (packets). FIG. 8D is a timing chart showing information transmission on the receiving side. FIG. 8E is a timing chart showing the synchronization state of the GFP frame. At point P4 ', a line failure occurs after the receiving side transfers the information transfer 1 to the outside, and at point P12', the line failure is recovered before the information transfer 3 is sent from the outside to the transmitting side. It shall be.
[0008]
First, when the line is disconnected at the point P4 'and the transmission side cannot transmit the GFP frame (containing information) from the transmission side to the reception side, information (information transfer 2) during that time (point P4'-point P12') is lost. ) Is discarded. Thereafter, when the line is restored (point P12 '), normal information (information transfer 3) is transmitted from the transmitting side to the receiving side, but since the descrambling condition is not satisfied on the receiving side, one Since an attempt is made to descramble based on previously received information (information transfer 1), the information (information transfer 3) of the first frame cannot always be reproduced. After recovery from the line disconnection, the state where information (information transfer 3) is not transmitted for a while and only idle frames are flowing (from point P13 to point P16), and valid information is sent to the transmitting side at point P16. However, the receiving side cannot always reproduce the information of the first frame (information transfer 3). Even if there is a time lag between the recovery time and the transmission time, the problem phenomenon occurs. Even if the line looks normal, the phenomenon that information cannot be sent properly occurs. For this reason, a frame synchronization system that can reproduce normal information when the line failure is recovered is desired.
[0009]
Japanese Patent Application Laid-Open No. 63-226145 discloses a scrambled binary transmission system in which a signal obtained by adding a data signal sequence to a frame synchronization signal is scrambled and transmitted. In this scrambled binary transmission system, the transmitting device includes means for resetting a scrambling circuit every time a signal is transmitted by adding a data signal sequence to a frame synchronization signal. A synchronous detection pattern output circuit for outputting the same frame synchronization detection pattern as the received scrambled synchronization signal and a register for temporarily storing the received signal are provided, and it is determined whether or not these outputs match. And a means for resetting a descrambling circuit for restoring a signal output from the register when they match.
[0010]
Japanese Patent Application Laid-Open No. 62-136937 discloses a descrambling circuit in a demodulator of a PCM communication system. This descramble circuit constitutes a PN sequence generator that generates the same PN sequence signal as a PN sequence signal used when performing an exclusive OR operation when scrambling an externally input scramble signal, and a PN sequence generator. A gate circuit that detects a specific state of the shift register row and outputs a positive logic frame detection signal, and performs a logical sum operation of a positive logic frame synchronization signal input from the outside and the output of the gate circuit to generate a PN sequence generator It is characterized by comprising an OR gate for presetting, and an exclusive OR gate for performing an exclusive OR operation of a scramble signal input from the outside and a PN sequence signal output from the PN sequence generator.
[0011]
In Japanese Patent Application Laid-Open No. 2-1146, an intermediate relay system is used, and an intermediate relay station supplies an auxiliary signal for an intermediate relay station or an auxiliary signal for a receiving terminal to a subsequent station in a self-synchronous scrambling circuit. And the main signal transmitted from the transmitting end station to the receiving end station by multiplexing the auxiliary signal directed to the intermediate relay station or the auxiliary end signal directed to the receiving end to the succeeding station in a frame structure of the main signal. A means for selecting and outputting under control of the circuit is provided, and the receiving terminal is provided with an auxiliary signal separated from the main signal received by the control of the frame synchronization circuit of the received main signal, and a received main signal. A digital signal provided with a means for reproducing an auxiliary signal directed to a receiving terminal after selecting an output obtained through a synchronous descramble circuit under control of a frame synchronizing circuit of a received main signal. Transmission system is disclosed.
[0012]
This digital signal transmission system is designed such that when signal transmission between certain stations is interrupted, an intermediate relay station located between the stations and thereafter transmits an auxiliary signal directed to an intermediate relay station to a subsequent station in a frame configuration or a receiving terminal station. After scrambling the auxiliary signal at the transmission speed of the main signal, it is output to the main signal route under the control of the frame synchronization circuit, and the main signal received at the receiving terminal is converted into a signal descrambled at the transmission speed of the main signal. Then, a signal descrambled under the control of the frame synchronization circuit is selected and input to the auxiliary signal reproduction circuit.
[0013]
[Problems to be solved by the invention]
It is an object of the present invention to provide a frame synchronization system capable of reproducing normal information when a line failure is recovered.
[0014]
Another object of the present invention is to provide a frame synchronization method that can initialize a descrambling operation circuit on a receiving side and a scrambling operation circuit on a transmitting side when a line failure has occurred. is there.
[0015]
Still another object of the present invention is to provide a frame synchronization method capable of canceling the initialization of the descrambling arithmetic circuit on the receiving side and canceling the initialization of the scrambling arithmetic circuit on the transmitting side when the line failure is restored. To provide.
[0016]
[Means for Solving the Problems]
The means for solving the problem will be described below using the numbers and symbols used in [Embodiments of the Invention]. These numbers and symbols are added to clarify the correspondence between the description of [Claims] and the description of [Embodiments of the Invention]. It should not be used to interpret the technical scope of the described invention.
[0017]
The frame synchronization system according to the present invention includes a first device (31) and a second device (32). The first device (31) includes a scramble circuit (31) for scrambling the reference information (a1) transmitted from the outside. 14 ), And transmits the scrambled reference information (a1). The second device (32) descrambles the scrambled reference information (a1) from the first device (31). Fifteen ) And a descramble circuit (32 Fifteen ), The reference information (a1) descrambled is transmitted. The first device (31) constructs the scrambled reference information (a1) into a frame and transmits the frame. The second device (32) detects a line abnormality based on the synchronization state of the transmitted frame, and transmits the reference information (a1) transmitted from the outside after the recovery from the line abnormality to the first device. (31) is controlled. As described above, the frame synchronization method of the present invention can reproduce the reference information (a1) transmitted from the outside when the line failure (line abnormality) is recovered.
[0018]
When the line is abnormal, the second device (32) operates the descrambling circuit (32). Fifteen ), And notifies the first device (31) of the line abnormality. The first device (31), based on the notification of the line abnormality from the second device (32), based on the scramble circuit (31). 14 ) Is initialized.
[0019]
The second device (32) restores the descrambling circuit (32 Fifteen ) Is released, and the first device (31) is notified of the restoration. The first device (31), based on the notification of the recovery from the second device (32), the scramble circuit (31) 14 ) Is released.
[0020]
The frame is a GFP frame. When the line is abnormal, the second device (32) operates the descrambling circuit (32). Fifteen ), Generates a GFP frame including an OAM message indicating the abnormality, and notifies the first device (31) of the line abnormality. The first device (31) analyzes the content of the OAM message from the second device (32). If the result of the analysis indicates that the content of the OAM message is abnormal, the scrambling circuit (31) 14 ) Is initialized. Further, the second device (32) restores the descrambling circuit (32 Fifteen ) Is released, a GFP frame including an OAM message indicating restoration is generated, and the first device (31) is notified of the restoration. The first device (31) analyzes the content of the OAM message from the second device (32), and if the result of the analysis indicates that the content of the OAM message is restored, the scrambling circuit (31) 14 ) Is released.
[0021]
The frame is a SONET frame. When the line is abnormal, the second device (32) operates the descrambling circuit (32). Fifteen ) Is initialized, the alarm transfer indicating the abnormality is accommodated in the SONET frame, and the first device (31) is notified of the line abnormality. The first device (31) performs a scramble circuit (31) based on an alarm transfer indicating an abnormality from the second device (32). 14 ) Is initialized. The second device (32) restores the descrambling circuit (32 Fifteen ) Is released, the alarm transfer indicating the recovery is accommodated in the SONET frame, and the first device (31) is notified of the recovery. The first device (31) receives the scramble circuit (31) based on the alarm transfer indicating the recovery from the second device (32). 14 ) Is released.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a frame synchronization method using GFP will be described as an embodiment of the frame synchronization method of the present invention with reference to the drawings.
[0023]
The GFP frame shown in FIG. 1 includes a core header, a payload, and optionally, an FCS (Frame Check Sequence). Frame synchronization is established by HEC (Header Error Control) contained in the core header, and transfers information (packets) contained in the payload. The payload is scrambled and transferred to ensure security. Concerning the scramble, since the scramble is calculated based on the immediately preceding information, the continuity is transferred.
[0024]
In addition, the payload can not only store information but also hierarchize the frames. As shown in FIG. 1, there is a mechanism that accommodates a payload header and allows more detailed management. Therefore, the description will be made assuming that the GFP frame format is transferred in the configuration of the core header, the payload (information only), and the FCS. Here, the core header is composed of a PLI (PDU Length Indicator) indicating a frame length and a cHEC (Core Header Error Check), and a description will be given assuming that the FCS contains a CRC.
[0025]
In the conventional GFP frame synchronization method, once the line is disconnected and resynchronization is applied, continuity is maintained and scrambling is applied, so the first frame cannot be reproduced, and when information is not transmitted. Since a frame having only a core header as shown in FIG. 2 flows, resynchronization of scramble cannot be performed in an idle state.
[0026]
Therefore, in the frame synchronization method based on GFP of the present invention, the receiving side determines that the line has been disconnected (line abnormality), the receiving side initializes the descrambling operation circuit, performs an alarm transfer to the transmitting side, and the transmitting side performs The scrambling operation circuit is initialized by the alarm transfer. In the frame synchronization method based on GFP of the present invention, after the line abnormality is recovered, the alarm is released by the receiving side, the descrambling operation circuit on the receiving side, and the scrambling operation circuit on the transmitting side are de-initialized in this order, and In this method, normal information can be transferred from a frame in which valid information to be transmitted first is accommodated by starting scrambling from a state recovered from a failure.
[0027]
(Embodiment 1)
FIG. 3 is a block diagram showing a configuration of a frame synchronization system using GFP according to the first embodiment.
[0028]
As shown in FIG. 3, the frame synchronization system based on GFP according to the first embodiment includes a first device 31, a second device 32, and transmission lines 33 and. The first device 31 includes a transmission circuit 31 1 And receiving circuit 31 2 Consists of The second device 32 includes a transmission circuit 32 2 And receiving circuit 32 1 Consists of Transmission circuit 31 of first device 31 1 And the receiving circuit 32 of the second device 32 1 Are connected via a transmission line 33. Transmission circuit 32 of second device 32 2 And the receiving circuit 31 of the first device 31 2 Are connected via a transmission line 34. The first device 31 and the second device 32 have the same configuration. Transmission circuit 31 1 , 32 2 Performs a process of converting information into a GFP frame, mounting the information in a SONET / SDH frame, and transmitting the frame. The frame synchronization system based on GFP of the present invention is applied to a system in which two lines are provided for bidirectional communication.
[0029]
Transmission circuit 31 of first device 31 1 Is the frame length measurement circuit 31 11 And the CRC operation circuit 31 12 And the HEC operation circuit 31 Thirteen And the scramble operation circuit 31 14 And the idle frame generation circuit 31 Fifteen And the control message frame generation circuit 31 16 And the GFP framing circuit 31 17 And the SONET framing circuit 31 18 And the SONET frame ALM transfer circuit 31 19 And
[0030]
Receiving circuit 31 of first device 31 2 Is the SONET frame synchronization circuit 31 21 And the SONET frame ALM detection circuit 31 22 And the GFP frame synchronization circuit 31 23 And the GFP frame ALM detection circuit 31 24 And the descrambling operation circuit 31 25 And error correction circuit 31 by FCS 26 And the selection circuit 31 27 And the control message determination circuit 31 28 And
[0031]
Transmission circuit 32 of second device 32 2 Is the frame length measurement circuit 32 21 And the CRC operation circuit 32 22 And the HEC operation circuit 32 23 And the scramble operation circuit 32 24 And the idle frame generation circuit 32 25 And the control message frame generation circuit 32 26 And the GFP framing circuit 32 27 And the SONET framing circuit 32 28 And the SONET frame ALM transfer circuit 32 29 And
[0032]
Receiving circuit 32 of second device 32 1 Is the SONET frame synchronization circuit 32 11 And the SONET frame ALM detection circuit 32 12 And the GFP frame synchronization circuit 32 Thirteen And the GFP frame ALM detection circuit 32 14 And the descrambling operation circuit 32 Fifteen Error correction circuit 32 by FCS 16 And the selection circuit 32 17 And the control message determination circuit 32 18 And
[0033]
First, the transmitting circuit 31 corresponding to the transmitting side of the first device 31 and the second device 32 1 , Transmission circuit 32 2 Will be described. Transmission circuit 31 1 , Transmission circuit 32 2 Receives information a1 and a3 from outside as input information. Further, the transmission circuit 31 of the first device 31 1 Receives the information a1 and the FCS validity setting b1 from outside when the FCS is valid. Transmission circuit 32 of second device 32 2 Receives the information a3 and the FCS validity setting b2 from outside when the FCS is valid.
[0034]
The received information a1 and a3 are transmitted to the frame length measurement circuit 31. 11 , 32 21 And CRC operation circuit 31 12 , 32 22 And scramble operation circuit 31 14 , 32 24 And is entered. Also, the frame length measuring circuit 31 11 , 32 21 And CRC operation circuit 31 12 , 32 22 And selection circuit 31 27 , 32 17 , FCS valid settings b1 and b3 are input.
[0035]
Frame length measurement circuit 31 11 , 32 21 Calculates the frame lengths of the information a1 and a3 based on the input of the FCS validity settings b1 and b2 when the information a1 and a3 are input from the outside and the FCS is valid. The frame length is the entire length of the portion sandwiched between the core header and the FCS, and is displayed in octets. This value ranges from 0 to 65535, and 0 to 3 are reserved to mean a special frame. The calculation of the frame length means that a PLI (PDU Length Indicator) in GFP has been obtained (calculated). Frame length measurement circuit 31 11 , 32 21 Calculates the frame length (including PLI) of the calculated information a1 and a3 using the HEC operation circuit 31 Thirteen , 32 23 Output to
[0036]
HEC operation circuit 31 Thirteen , 32 23 Is the frame length measurement circuit 31 11 , 32 21 The CPU calculates the value of cHEC from the PLI included in the frame length calculated (performs HEC calculation), and constructs a core header in the GFP frame format shown in FIG. HEC operation circuit 31 Thirteen , 32 23 The generator polynomial of the HEC operation performed by 16 + X 12 + X 5 +1 and contains PLI and cHEC in the core header, and contains the value of CRC16 for PLI. HEC operation circuit 31 Thirteen , 32 23 Converts the constructed core header into a GFP framing circuit 31. 17 , 32 27 Output to
[0037]
CRC operation circuit 31 12 , 32 22 Inputs the information a1 and a3 from outside, and when the FCS is valid, performs the CRC calculation of the information a1 and a3 based on the input of the FCS validity settings b1 and b2. This CRC operation circuit 31 12 , 32 22 Performs the operation of the CRC-32 contained in the FCS in the GFP frame format shown in FIG. Here, since the addition of the FCS area is optional, the CRC operation circuit 31 12 , 32 22 Can be enabled / disabled by the FCS enable settings b1 and b2. CRC operation circuit 31 12 , 32 22 Calculates the result of the CRC-32 (CRC32) calculation by the scramble calculation circuit 31. 14 , 32 24 Output to
[0038]
Scramble arithmetic circuit 31 14 , 32 24 Are information a1 and a3 from outside and the CRC operation circuit 31 12 , 32 22 , A CRC-32 (CRC32) calculation result is input and scrambled (scrambling calculation is performed) to secure security, and a payload and FCS in the GFP frame format shown in FIG. 1 are constructed. Scramble arithmetic circuit 31 14 , 32 24 The generator polynomial of the scramble operation performed by 43 +1 and the payload contains the information a1 and a3, and the FCS stores the CRC operation circuit 31 12 , 32 22 Is stored. Scramble arithmetic circuit 31 14 , 32 24 Converts the constructed payload and FCS into a GFP framing circuit 31. 17 , 32 27 Output to
[0039]
GFP framing circuit 31 17 , 32 27 When there is valid information (information a1 and a3) for transmission, the HEC operation circuit 31 is used as a process for transmitting valid information. Thirteen , 32 23 And the scramble operation circuit 31 14 , 32 24 A frame is constructed as a GFP for transferring the information a1 and a3 based on the payload and the FCS constructed in (2), and the constructed GFP is converted into a SONET framing circuit 31. 18 , 32 28 Output to
[0040]
Idle frame generation circuit 31 Fifteen , 32 25 Is the GFP framing circuit 31 when there is no valid information (information a1, a3) for transmission. 17 , 32 27 And generates the idle frame of GFP shown in FIG. 17 , 32 27 Output to Idle frame generation circuit 31 Fifteen , 32 25 As described above, the idle frame transmitted from is a core-only frame composed of only the PLI and the cHEC. GFP framing circuit 31 17 , 32 27 Is a process for stuffing / inserting idle information into a vacant area when there is no valid information (information a1, a3) for transmission. Fifteen , 32 25 A frame is constructed as a GFP for idle based on the idle frame from (i.e., the GFP is framed), and the constructed GFP is converted into a SONET framing circuit 31. 18 , 32 28 Output to
[0041]
Control message frame generation circuit 31 16 , 32 26 Indicates a line error such as a transmission line error from the other end (the receiving circuit 31 corresponding to the receiving side of the first device 31 and the second device 32). 2 , 32 1 Of the GFP frame synchronization) of the receiving circuit 31 2 , 32 1 From the receiving side (the receiving circuit 32 corresponding to the receiving side of the second device 32 and the first device 31). 1 , 31 2 To the receiving circuit 31 2 , 32 1 GFP framing circuit 31 generates a control message frame for notifying the 17 , 32 27 Output to Control message frame generation circuit 31 16 , 32 26 Is a frame of only the core header composed of PLI, cHEC, and undefined (reserved) when the PLI of the core header is 1 (FIG. 4A), When the PLI is 2 or 3, the frame is only a core header composed of the PLI, the cHEC, a message (OAM (Operation Administration and Maintenance) message), and the CRC 16 (FIGS. 4B and 4C). GFP framing circuit 31 17 , 32 27 Is a control message frame generation circuit 31 for inserting alarm information when a line abnormality occurs. 16 , 32 26 A frame is constructed as the GFP for OAM based on the control message frame from the CAM (the GFP is framed), and the constructed GFP is converted into a SONET framing circuit 31. 18 , 32 28 Output to Here, the message (OAM message) is transmitted to the receiving side (the receiving circuit 32 corresponding to the receiving side of the second device 32 and the first device 31). 1 , 31 2 ) To receiving circuit 32 1 , 31 2 It is used for notifying the abnormality of.
[0042]
Thus, the GFP framing circuit 31 17 , 32 27 Is the HEC operation circuit 31 Thirteen , 32 23 , Scramble operation circuit 31 14 , 32 24 , Idle frame generation circuit 31 Fifteen , 32 25 , Control message frame generation circuit 31 16 , 32 26 Of the information a1 and a3, the GFP for the idle, and the GFP for the OAM are determined based on the output from the CPU and the timing of transmission is determined.
[0043]
GFP framing circuit 31 17 , 32 27 When the GFP (GFP frame) constructed by the above is transmitted through the transmission paths 33 and 34, it is mounted on a SONET frame (SONET frame) and transmitted. SONET framing circuit 31 18 , 32 28 Is the GFP framing circuit 31 17 , 32 27 Is input, and the SONET frame is formed (encapsulated in the SONET frame) in order to accommodate the GFP frame in the payload of the SONET frame and transfer / transmit the GFP frame. SONET framing circuit 31 18 , 32 28 Transfers / transmits the SONET frame to the transmission lines 33 and 34.
[0044]
SONET frame ALM transfer circuit 31 19 , 32 29 The SONET framing circuit 31 utilizes the alarm transfer of the line break in the SONET frame. 18 , 32 28 Output to This SONET frame ALM transfer circuit 31 19 , 32 29 Is a line abnormality such as a transmission line abnormality from the other end (the transmission circuit 32 corresponding to the transmission side of the second device 32 and the first device 31). 2 , 31 1 Circuit 31 notifies the receiving circuit 31 of the 2 , 32 1 From the receiving side (the receiving circuit 32 corresponding to the receiving side of the second device 32 and the first device 31). 1 , 31 2 To the receiving circuit 31 2 , 32 1 The SONET framing circuit 31 generates an alarm transfer indicating an abnormality to notify the abnormality of the SONET. 18 , 32 28 Output to Also, the SONET frame ALM transfer circuit 31 19 , 32 29 Is the recovery of the line abnormality from the other end (the transmission circuit 32 corresponding to the transmission side of the second device 32 and the first device 31). 2 , 31 1 Of the SONET frame synchronization) in the receiving circuit 31 2 , 32 1 From the receiving side (the receiving circuit 32 corresponding to the receiving side of the second device 32 and the first device 31). 1 , 31 2 ) Generates an alarm transfer indicating recovery for notifying the transmission side recovery to the SONET framing circuit 31. 18 , 32 28 Output to SONET framing circuit 31 18 , 32 28 Is the SONET frame ALM transfer circuit 31 19 , 32 29 When the alarm transfer is input from the SONET frame, the alarm transfer is accommodated in the SONET frame, and is transmitted to the opposite side (the transmission circuit 32 corresponding to the transmission side of the second device 32 and the first device 31). 2 , 31 1 ) Is transferred / transmitted to the transmission paths 33 and 34.
[0045]
Next, the second device 32 and the receiving circuit 32 corresponding to the receiving side of the first device 31 1 , Receiving circuit 31 2 Will be described. Receiving circuit 32 1 , Receiving circuit 31 2 Transmits information a2 and a4 to the outside as output information.
[0046]
SONET framing circuit 31 18 , 32 28 The SONET frame output from the receiving device 32 is transmitted via the transmission path 33 to the opposite end (the receiving circuit 32 corresponding to the receiving side of the second device 32 and the first device 31) 1 , 31 2 ) To the SONET frame synchronization circuit 32 11 , 31 21 Is input to This SONET frame synchronization circuit 32 11 , 31 21 Synchronizes the SONET frame, and the GFP frame synchronization circuit 32 Thirteen , 31 23 Output to
[0047]
SONET frame ALM detection circuit 32 12 , 31 22 Terminates the SONET frame. SONET frame synchronization circuit 32 11 , 31 21 Synchronizes the SONET frame with the SONET frame ALM detection circuit 32. 12 , 31 22 Is the SONET frame synchronization circuit 32 11 , 31 21 The SONET frame ALM transfer circuit 32 monitors the state of the synchronization of the SONET frame performed by the SONET frame ALM transfer circuit 32 if the abnormality of the SONET frame synchronization is detected (if the SONET frame is not synchronized). 29 , 31 19 Notify Also, the SONET frame ALM detection circuit 32 12 , 31 22 Is detected when the abnormality of the SONET frame synchronization is detected (when the SONET frame is not synchronized). Fifteen , 31 25 Is initialized.
[0048]
SONET frame ALM transfer circuit 32 29 , 31 19 When the notification transferred to the SONET frame ALM transfer circuit 32 is a notification of a line abnormality, 29 , 31 19 Generates an alarm transfer indicating an abnormality and generates a SONET framing circuit 32. 28 , 31 18 Output to the SONET framing circuit 32 28 , 31 18 Is a SONET frame ALM transfer circuit 32 29 , 31 19 Alarm transfer indicating an abnormality from the SONET frame is stored in the SONET frame and transmitted via the transmission lines 34 and 33 to the SONET frame synchronization circuit 31. 21 , 32 11 Transfer / Transfer to SONET frame ALM detection circuit 31 22 , 32 12 Is the SONET frame synchronization circuit 31 21 , 32 11 Detects an alarm transfer indicating an abnormality contained in the SONET frame from the scramble operation circuit 31 14 , 32 24 Is initialized.
[0049]
When the line abnormality is recovered, the SONET frame synchronization circuit 32 11 , 31 21 Synchronizes the SONET frame again, and at the same time, the SONET frame ALM detection circuit 32 12 , 31 22 Is the SONET frame synchronization circuit 32 11 , 31 21 Monitor the state of synchronization of the SONET frame performed by the SONET frame, and when the recovery from the abnormality of the SONET frame synchronization is detected (when the SONET frame is synchronized), the SONET frame ALM transfer circuit 32 indicates that the line is restored. 29 , 31 19 Notify Also, the SONET frame ALM detection circuit 32 12 , 31 22 When the recovery from the abnormality of the SONET frame synchronization is detected (when the SONET frame is synchronized), the descrambling operation circuit 32 Fifteen , 31 25 Cancel the initialization of.
[0050]
SONET frame ALM transfer circuit 32 29 , 31 19 Is transmitted to the SONET frame ALM transfer circuit 32 as described above, 29 , 31 19 Generates an alarm transfer indicating recovery and generates a SONET framing circuit 32. 28 , 31 18 Output to the SONET framing circuit 32 28 , 31 18 Is a SONET frame ALM transfer circuit 32 29 , 31 19 Frame transfer indicating the recovery from the communication is accommodated in the SONET frame, and the SONET frame synchronization circuit 31 21 , 32 11 Transfer / Transfer to SONET frame ALM detection circuit 31 22 , 32 12 Is the SONET frame synchronization circuit 31 21 , 32 11 If the alarm transfer indicating the recovery accommodated in the SONET frame is detected from the 14 , 32 24 Cancel the initialization of.
[0051]
SONET frame synchronization circuit 32 11 , 31 21 In the case where the SONET frame is normally synchronized in the GFP frame synchronization circuit 32, Thirteen , 31 23 Is the SONET frame synchronization circuit 32 11 , 31 21 In order to detect the GFP frame by decapsulating the SONET frame from, the frame position is calculated from the cHEC of the core header and the GFP frame is synchronized in order to find the boundary point of the frame.
[0052]
GFP frame synchronization circuit 32 Thirteen , 31 23 Synchronizes the GFP frame with the GFP frame ALM detection circuit 32 14 , 31 24 Is the GFP frame synchronization circuit 32 Thirteen , 31 23 Monitors the state of synchronization of the GFP frame performed by the control message, and detects an abnormality of the GFP frame synchronization (when the GFP frame cannot be synchronized), it is determined that the line is abnormal and the control message frame generation circuit 32 26 , 31 16 Notify Here, the control message frame generation circuit 32 26 , 31 16 Is a GFP frame ALM detection circuit 32 14 , 31 24 As described above, the receiving circuit 31 corresponding to the receiving side of the first device 31 and the second device 32 2 , 32 1 ) To receiving circuit 32 1 , 31 2 The GFP framing circuit 32 generates the control message frame shown in FIG. 27 , 31 17 Output to GFP framing circuit 32 27 , 31 17 Is a control message frame generation circuit 32 26 , 31 16 A frame is constructed as the GFP for OAM based on the control message frame from the GFP (framing of the GFP is performed), and the constructed GFP is converted into a SONET framing circuit 32. 28 , 31 18 Output to The GFP frame ALM detection circuit 32 14 , 31 24 Indicates that an error in the GFP frame synchronization is detected (when the GFP frame is not synchronized), Fifteen , 31 25 Is initialized.
[0053]
GFP frame synchronization circuit 32 Thirteen , 31 23 When the GFP frame is normally synchronized by the Fifteen , 31 25 Descrambles information including transmitted information a1, a3, FCS, and OAM message (performs descrambling operation). This descrambling operation circuit 32 Fifteen , 31 25 Indicates that the FCS is added (the CRC operation circuit 31 accommodated in the FCS). 12 , 32 22 Calculation results), the information a1 and a3 contained in the payload and the CRC computation circuit 31 contained in the FCS. 12 , 32 22 And the OAM message (control message frame generation circuit 31) 16 , 32 26 Error correction circuit 32 by the FCS 16 , 31 26 Output to Error correction circuit 32 by FCS 16 , 31 26 Is the descrambling operation circuit 32 Fifteen , 31 25 , And the CRC operation circuit 31 housed in the FCS 12 , 32 22 Based on the result of the calculation, error detection and correction (correction of an error at the time of FCS error) are performed, and the information a1, a3 contained in the payload and the OAM message are selected by the selection circuit 32. 17 , 31 27 Output to CRC operation circuit 31 housed in FCS 12 , 32 22 Is calculated by the error correction circuit 32 using the FCS. 16 , 31 26 Thus, the error is corrected and then discarded.
[0054]
Also, the descrambling operation circuit 32 Fifteen , 31 25 Indicates that the FCS is not added (the CRC operation circuit 31 12 , 32 22 Is not stored), and the information a1, a3 stored in the payload and the OAM message are directly selected by the selection circuit 32. 17 , 31 27 Output to
[0055]
Selection circuit 32 17 , 31 27 Is selected according to the presence or absence of FCS. When FCS is valid, information a2 and a4 are transmitted to the outside as output information based on the input of the FCS validity setting b2 and b1, and the OAM message is determined as a control message. Circuit 32 18 , 31 28 Output to
[0056]
Control message determination circuit 32 18 , 31 28 Is the selection circuit 32 17 , 31 27 Message (control message frame generation circuit 31) 16 , 32 26 The OAM message is decrypted by the input of the message generated by the 1 , 31 2 Abnormality). As a result of the determination, when an OAM message is input (GFP reception error), the control message determination circuit 32 18 , 31 28 Is a scramble operation circuit 32 24 , 31 14 Is initialized. On the other hand, if the result of determination is that there is no input of an OAM message (GFP synchronization is normal), the control message determination circuit 32 18 , 31 28 Is a scramble operation circuit 32 24 , 31 14 Cancel the initialization of.
[0057]
The GFP frame synchronization system according to the first embodiment has the above-described configuration, and when a line failure occurs, the receiving side (receiving circuit 32 1 , 31 2 ) Descrambling operation circuit 32 Fifteen , 31 25 Is initialized, and the transmission side (transmission circuit 31) is initialized. 1 , 32 2 ) Scramble operation circuit 31 14 , 32 24 Is initialized, and when the line failure is recovered, the receiving side (receiving circuit 32 1 , 31 2 ) Descrambling operation circuit 32 Fifteen , 31 25 Of the transmission side (transmission circuit 31) 1 , 32 2 ) Scramble operation circuit 31 14 , 32 24 , The normal information a1 and a3 can be reproduced when the line failure is recovered.
[0058]
Next, the operation of the GFP-based frame synchronization system according to the first embodiment will be described. The operation of the GFP frame synchronization system according to the first embodiment can be divided into (A) normal operation and (B) operation of a line failure (line abnormality).
[0059]
First, (A) normal operation will be described with reference to FIGS.
[0060]
Here, FIG. 5A is a timing chart showing transmission information sent from the outside to the transmitting side (first device 31). As shown in FIG. 5A, an external information transfer 1 is transmitted to the first device 31 between the points P0 and P3 as transmission information (packet), and an external information transfer is performed between the points P7 and P10. 2 is sent to the first device 31, and the information transfer 3 is sent from the outside to the first device 31 between points P16 and P19. Information transfer 1, information transfer 2, and information transfer 3 correspond to the information a1 described above.
[0061]
As shown in FIG. 3, in the first device 31, the frame length measurement circuit 31 11 Calculates the frame length of the information a1 based on the input of the FCS validity setting b1 when the information a1 is input from the outside and the FCS is valid, and calculates the calculated frame length (including the PLI) of the information a1. HEC operation circuit 31 Thirteen Output to HEC operation circuit 31 Thirteen Is the frame length measurement circuit 31 11 Calculates the value of cHEC from the PLI included in the frame length calculated according to the above to construct a core header, and the GFP framing circuit 31 17 Output to
[0062]
CRC operation circuit 31 12 Performs CRC calculation of information a1 (calculation of CRC32 accommodated in FCS) based on input of FCS validity setting b1, and scrambles the calculation result of CRC32 when FCS is valid when FCS is valid. Arithmetic circuit 31 14 Output to Scramble arithmetic circuit 31 14 Is the information a1 from the outside and the CRC operation circuit 31 12 And the calculation result of the CRC 32, the information a1 is stored in the payload, and the CRC calculation circuit 31 12 Is stored, scrambled to construct a payload and an FCS, and the GFP framing circuit 31 17 Output to
[0063]
If there is valid information (information a1) for transmission, the GFP framing circuit 31 17 Is a process for transmitting valid information, the HEC operation circuit 31 Thirteen And the scramble operation circuit 31 14 A frame is constructed as the GFP for transferring the information a1, based on the payload and the FCS constructed in the above, and the constructed GFP is converted into a SONET framing circuit 31. 18 Output to SONET framing circuit 31 18 Is the GFP framing circuit 31 17 , The SONET frame is formed (encapsulated in the SONET frame), and the SONET frame is transferred / transmitted to the transmission line 33 (the information shown at points P0 to P3 in FIG. 5A). (A GFP frame for transfer 1, a GFP frame for information transfer 2 shown at points P7 to P10, and a GFP frame for information transfer 3 shown at points P16 to P19).
[0064]
On the other hand, when there is no valid information (information a1) for transmission (points P3-P7, points P10-P16 in FIG. 5A), the GFP framing circuit 31 17 Is the idle frame generation circuit 31 Fifteen , 32 25 And the idle frame generation circuit 31 Fifteen , 32 25 A frame as an idle GFP based on the idle frame from 18 Output to SONET framing circuit 31 18 Is the GFP framing circuit 31 17 , The SONET frame is formed (encapsulated in the SONET frame), and the SONET frame is transferred / transmitted to the transmission line 33 (idle P3 to P7 shown in FIG. 5A). GFP frame for idle, GFP frame for idle shown at points P10-P16).
[0065]
Thus, the information a1 transferred / transmitted from the first device 31 is transferred to the second device 32 via the transmission line 33.
[0066]
In the second device 32, the SONET frame synchronization circuit 32 11 Synchronizes the SONET frame from the first device 31 with the GFP frame synchronization circuit 32. Thirteen Output to SONET frame synchronization circuit 32 11 In the case where the SONET frame is normally synchronized in the GFP frame synchronization circuit 32, Thirteen Is the SONET frame synchronization circuit 32 11 The SONET frame is decapsulated to detect the GFP frame, the frame position is calculated from the cHEC of the core header, and the GFP frame is synchronized (points P0 to P19: points P0 to P3 in FIG. 5A). GFP frame for information transfer 1 shown, GFP frame for idle shown at points P3-P7, GFP frame for information transfer 2 shown at points P7-P10, and GFP frame for idle shown at points P10-P16 (GFP frame for information transfer 3 shown at points P16 to P19).
[0067]
GFP frame synchronization circuit 32 Thirteen When the GFP frame is normally synchronized by the Fifteen De-scrambles the information including the transmitted information a1 and FCS. This descrambling operation circuit 32 Fifteen Indicates that the FCS is added (the CRC operation circuit 31 accommodated in the FCS). 12 Calculation result), the information a1 contained in the payload, and the CRC computation circuit 31 contained in the FCS. 12 The error correction circuit 32 by FCS 16 Output to Error correction circuit 32 by FCS 16 Is the descrambling operation circuit 32 Fifteen , And the CRC operation circuit 31 housed in the FCS 12 Is performed based on the calculation result of (1), error correction (correction of the error at the time of the FCS error) is performed, and the information a1 contained in the payload is selected by the selection circuit 32. 17 Output to CRC operation circuit 31 housed in FCS 12 Is calculated by the error correction circuit 32 using the FCS. 16 Thus, the error is corrected and then discarded.
[0068]
Also, the descrambling operation circuit 32 Fifteen Indicates that the FCS is not added (the CRC operation circuit 31 12 Is not stored), and the information a1 stored directly in the payload is directly selected by the selection circuit 32. 17 Output to Selection circuit 32 17 Transmits the information a2 to the outside as output information when the FCS is valid (the GFP frame for the information transfer 1 shown at the points P0 to P3 in FIG. 5A, and the information shown at the points P7 to P10). (GFP frame for information transfer 2, GFP frame for information transfer 3 shown at points P16-P19).
[0069]
As described above, the information transfer 1, the information transfer 2, and the information transfer 3 corresponding to the information a1 are sent from the outside to the first device 31, and the first device 31 transmits the information a1 (the information transfer 1, the information transfer 2, the information transfer 3) Construct a frame (GFP frame) as the GFP for transfer, perform SONET framing (SONET frame) based on the GFP frame, and the second device 32 transmits / receives the information transferred / transmitted from the first device 31. a1 (SONET frame, GFP frame).
[0070]
Next, the operation of (B) a line failure (line abnormality) will be described with reference to FIGS. A feature of the present invention is that, when recovery from a line failure occurs, information can be transferred normally from information on the first arriving GFP. The operation of (B) line failure (line abnormality) is classified into (B1) abnormal operation of SONET frame synchronization and (B2) abnormal operation of GFP frame synchronization. Also, in the operation of (B) line failure (line abnormality), description will be made only when there is a line failure, and the same description as (A) normal operation will be omitted.
[0071]
Here, similarly to the above, as shown in FIG. 5A, an information transfer 1 is sent from the outside to the first device 31 between the points P0 and P3, and an information transfer is sent from the outside between the points P7 and P10. 2 is sent to the first device 31, and the information transfer 3 is sent from the outside to the first device 31 between points P16 and P19. Information transfer 1, information transfer 2, and information transfer 3 correspond to the above-described information a1 as transmission information (packet). FIG. 5B is a timing chart showing information transmission on the transmission side (first device 31). FIG. 5C is a timing chart showing information transmission on the receiving side (the second device 32). FIG. 5D is a timing chart showing the synchronization state of the GFP frame.
[0072]
Further, after the second device 32 transfers the information transfer 1 to the outside at the point P4 ', a line failure occurs, and before the information transfer 3 is sent from the outside to the first device 31 at the point P12'. And recover from the line failure.
[0073]
First, (B1) abnormal operation of SONET frame synchronization will be described.
[0074]
As shown in FIG. 3, the information transfer 1 corresponding to the information a1 is sent from the outside to the first device 31 (the information transfer 1 shown at points P0 to P3 in FIG. 5A), and the first device 31 Constructs a frame (GFP frame) as a GFP for transferring information a1 (information transfer 1) based on information a1 (information transfer 1), and performs SONET framing (SONET frame) based on the GFP frame; The data is transferred to the second device 32 (a GFP frame for information transfer 1 shown at points P0 to P3 in FIG. 5B). The second device 32 receives the information a1 (SONET frame, GFP frame) transferred / transmitted from the first device 31 in synchronization with the information a1 and transfers it to the outside (points P0 to P3 in FIG. 5C). GFP frame for information transfer 1, point P0-P3 in FIG. 5 (d)).
[0075]
When there is no valid information (information a1) for transmission (points P3-P4 in FIG. 5A), the first device 31 transfers the idle frame to the second device 32. The first device 31 transfers an idle frame by constructing a frame as a GFP for idle (GFP frame), performing SONET framing (SONET frame) based on the GFP frame, and transferring the frame to the second device 32 (FIG. 9). 5 (b) idle GFP frame shown at points P3-P4). The second device 32 receives the idle frame (SONET frame, GFP frame) transferred / transmitted from the first device 31 in synchronization with the idle frame (the idle GFP shown at points P3-P4 in FIG. 5C). Frame, points P3-P4 in FIG. 5 (d)). Similarly, when there is no valid information (information a1) for transmission (points P4 to P5 in FIG. 5A), the first device 31 transfers the idle frame to the second device 32 (FIG. 5). (GFP frame for idle shown at points P4 to P5 in (b)).
[0076]
Now, when a failure occurs in the transmission line 33, the SONET frame synchronization circuit 32 of the second device 32 11 Causes the SONET frame transferred / transmitted from the first device 31 to be out of synchronization. Here, the GFP frame synchronization circuit 32 Thirteen Is the SONET frame synchronization circuit 32 11 As a result, the GFP frame cannot be synchronized (point P4 'in FIG. 5D). SONET frame ALM detection circuit 32 12 Is the SONET frame synchronization circuit 32 11 Detects a line failure (line abnormality) because the SONET frame cannot be synchronized, and notifies the SONET frame ALM transfer circuit 32 that the line is abnormal. 29 Notify SONET frame ALM transfer circuit 32 29 Generates an alarm transfer indicating an abnormality and generates a SONET framing circuit 32. 28 Output to the SONET framing circuit 32 28 Is a SONET frame ALM transfer circuit 32 29 Frame transfer from the first device 31 via the transmission line 34 to accommodate the alarm transfer indicating the abnormality from the SONET frame. 21 Transfer / Transfer to In the first device 31, the SONET frame ALM detection circuit 31 22 Is the SONET frame synchronization circuit 31 21 When an alarm transfer indicating an abnormality accommodated in a SONET frame is detected, the occurrence of a failure is determined, and the scramble operation circuit 31 is determined based on the determination of the occurrence of the failure. 14 (Point P4 ′ in FIG. 5B). In the second device 32, the SONET frame ALM detection circuit 32 12 When the abnormality of the SONET frame synchronization is detected, the descrambling operation circuit 32 Fifteen (Point P4 ′ in FIG. 5C).
[0077]
In a state in which a failure has occurred in the transmission path 33 (line disconnection state) (points P4 ′ to P12 ′ in FIG. 5C), the first device 31 transmits the information transfer 2 corresponding to the information a1 from outside. (Information transfer 2 shown at points P7 to P10 in FIG. 5A), but since the line is disconnected and the line abnormality has not been recovered, the scramble operation circuit 31 14 While the initialization is being performed, the idle frame is continuously transferred to the second device 32 (an idle GFP frame shown at points P5-P13 in FIG. 5B).
[0078]
If the failure of the transmission line 33 shown in FIG. 3 is restored before the information transfer 3 is sent from the outside to the first device 31, the SONET frame synchronization circuit 32 of the second device 32 11 Can synchronize the SONET frame transferred / transmitted from the first device 31. SONET frame ALM detection circuit 32 12 Is the SONET frame synchronization circuit 32 11 Detects the recovery of the line failure (line abnormality) by synchronizing the SONET frame, and notifies the SONET frame ALM transfer circuit 32 of the recovery of the line abnormality (line recovery). 29 Notify SONET frame ALM transfer circuit 32 29 Generates an alarm transfer indicating recovery and generates a SONET framing circuit 32. 28 Output to the SONET framing circuit 32 28 Is a SONET frame ALM transfer circuit 32 29 The alarm transfer indicating the recovery from the communication is accommodated in the SONET frame, and the SONET frame synchronization circuit 31 of the first device 31 via the transmission line 34 21 Transfer / Transfer to In the first device 31, the SONET frame ALM detection circuit 31 22 Is the SONET frame synchronization circuit 31 21 When detecting the alarm transfer indicating the recovery accommodated in the SONET frame from, the failure recovery is determined, and the scramble operation circuit 31 is determined based on the failure recovery determination. 14 (Point P12 'in FIG. 5B). In the second device 32, the SONET frame ALM detection circuit 32 12 When the recovery of the SONET frame synchronization is detected, the descrambling operation circuit 32 Fifteen Is released (point P12 'in FIG. 5C).
[0079]
As shown in the GFP frame detection state transition diagram of FIG. 7, the GFP frame is detected. When the synchronization is lost, the Hunt state is established, and the HEC position is searched for by Bit-by-Bit. When the HEC positions match, the state transits to the Pre-Sync state, and a frame-by-frame check is performed. Therefore, when the HEC is detected N times consecutively, the state becomes the Sync state. In the frame synchronization method using GFP of the present invention, N = 3. During this time, the first device 31 transfers the idle frame to the second device 32 (the GFP frame for idle shown at points P13 to P17 in FIG. 5B), and the second device 32 recovers from the line abnormality. In this case, a synchronization state is detected in which three idle frames are detected, and synchronization is obtained from the fourth idle frame (the GFP frame for idle shown at points P13 to P17 in FIG. 5C, FIG. (D) after point P16).
[0080]
That is, after recovery from a line failure (line abnormality) such as a line disconnection state, the information transfer 3 is sent from the outside to the first device 31 (the information transfer 3 shown at points P16 to P19 in FIG. 5A). ), The first device 31 constructs a frame (GFP frame) as a GFP for transferring the information a1 (information transfer 3) based on the information a1 (information transfer 3), and forms a SONET frame based on the GFP frame ( (SONET frame), and transfer it to the second device 32 (a GFP frame for information transfer 3 shown at points P16 to P19 in FIG. 5B). When receiving the information a1 (SONET frame, GFP frame) transferred / transmitted from the first device 31, the second device 32 recovers, synchronizes from the fourth idle frame, and transfers the same to the outside (FIG. 5). (C) GFP frame for information transfer 3 shown at points P17-P20, points P17-P20 in FIG. 5 (d)).
[0081]
Here, the information transfer 3 transmitted to the first device 31 after the recovery from the line abnormality is performed by the scramble operation circuit 31. 14 Since the information is transmitted only after the initialization / cancellation of the initialization, the scramble operation circuit 31 14 Is a scramble operation performed only after initialization. On the other hand, the information transfer 3 transmitted from the first device 31 to the second device 32 starts the descrambling operation circuit 32 after the recovery from the line abnormality. Fifteen Since the information is transmitted only after the initialization / deinitialization of the Fifteen Is a descrambling operation performed only after initialization. As described above, in the frame synchronization method using GFP of the present invention, a correct operation can be performed, and information of a line failure is exchanged and controlled, so that correct reproduction can be performed from the first received GFP frame after the restoration of the line failure. it can.
[0082]
Next, (B2) abnormal operation of GFP frame synchronization will be described. This abnormality may be a failure in which the SONET frame is normal but only the frame synchronization of the GFP mounted on the SONET frame is lost. This case can be dealt with by similar processing.
[0083]
In FIG. 3, the GFP frame synchronization circuit 32 of the second device 32 Thirteen When the GFP is no longer synchronized, the GFP frame ALM detection circuit 32 14 Detects the loss of GFP frame synchronization (abnormality of GFP frame synchronization), Fifteen Is initialized. GFP frame ALM detection circuit 32 14 The control message frame generation circuit 32 26 Notify In the second device 32, the control message frame generation circuit 32 26 By using the OAM message GFP frame (the above-described OAM GFP frame including the OAM message), which is the GFP control message frame shown in FIG. Notify In the case of this example, a GFP frame of PLI = 2 is used. The transmitted GFP frame for the OAM message (indicating that it is abnormal) is transmitted to the control message determination circuit 31 of the first device 31. 28 And the control message determination circuit 31 28 Analyzes the contents of the OAM message, and if the result of the analysis indicates that the contents of the OAM message are abnormal, the scrambling operation circuit 31 14 Is initialized.
[0084]
At the time of recovery from the loss of GFP frame synchronization, the GFP frame synchronization circuit 32 of the second device 32 Thirteen , The GFP frame ALM detection circuit 32 14 Is used to detect recovery from loss of GFP frame synchronization and to simultaneously execute descrambling operation circuit 32. Fifteen Cancel the initialization of. GFP frame ALM detection circuit 32 14 Describes the result (recovery) of the control message frame generation circuit 32 26 Notify In the second device 32, the control message frame generation circuit 32 26 By using the GFP frame for the OAM message, the recovery of the GFP frame out-of-sync is notified to the other party (the first device 31). This is also notified using the GFP frame for the OAM message. The transmitted GFP frame for the OAM message (indicating the recovery) is transmitted to the control message determination circuit 31 of the first device 31. 28 And the control message determination circuit 31 28 Analyzes the contents of the OAM message. If the result of the analysis indicates that the contents of the OAM message are recovered, the scrambling operation circuit 31 14 Cancel the initialization of. In this manner, the GFP frame synchronization method of the present invention can cope with a GFP frame abnormality in the same manner as a SONET frame abnormality.
[0085]
Thus, according to the frame synchronization method based on GFP according to the first embodiment, normal information can be reproduced when the line failure is recovered.
[0086]
(Embodiment 2)
FIG. 6 is a block diagram showing a configuration of a frame synchronization system using GFP according to the second embodiment.
[0087]
As shown in FIG. 6, the frame synchronization method based on the GFP according to the second embodiment uses the transmission circuit 31 of the first device 31. 1 Then, SONET framing circuit 31 18 And SONET frame ALM transfer circuit 31 19 And the GFP framing circuit 31 17 Are connected to the transmission line 33. The receiving circuit 31 of the first device 31 2 Then, the SONET frame synchronization circuit 31 21 And SONET frame ALM detection circuit 31 22 And the GFP frame synchronization circuit 31 23 Are connected to the transmission line 34. The transmission circuit 32 of the second device 32 2 Then, SONET framing circuit 32 28 And SONET frame ALM transfer circuit 32 29 And the GFP framing circuit 32 27 Are connected to the transmission line 34. The receiving circuit 32 of the second device 32 1 Then, the SONET frame synchronization circuit 32 11 And SONET frame ALM detection circuit 32 12 And the GFP frame synchronization circuit 32 Thirteen Are connected to the transmission line 33.
[0088]
The operation and effect of the GFP frame synchronization system according to the second embodiment are the same as those of the first embodiment. In this case, the GFP framing circuit 31 17 , 32 27 Does not encapsulate the constructed GFP in another frame, but transmits the GFP frame synchronization circuit 32 Thirteen , 31 23 To the GFP frame synchronization circuit 32 Thirteen , 31 23 Is the GFP framing circuit 31 17 , 32 27 Synchronize GFP from.
[0089]
As described above, the GFP frame synchronization method of the present invention uses the GFP by adding control to the scramble arithmetic circuit and descrambling arithmetic circuit by transferring the SONET alarm transfer and the GFP out-of-frame information. At the time of recovery from a line failure in information transmission, it is possible to normally reproduce from the information of the GFP frame that has arrived first.
[0090]
According to the GFP frame synchronization system of the present invention, when transmitting using GFP, there are roughly two methods. One is a case where the GFP is encapsulated in another frame as described in the first embodiment, and the first embodiment is a case where the GFP is encapsulated in a SONET frame and transferred. This is the case where the relay apparatus transfers data using a SONET frame, and has an advantage that it is particularly compatible and easy to incorporate into a system.
[0091]
The second method is a case where the GFP is transmitted without being encapsulated in another frame as described in the second embodiment. In this case, as in the first embodiment, there is an advantage that it can be easily incorporated into the system.
[0092]
For example, when a line failure occurs, first, communication on the transmission path is disabled. At this time, if the system is scrambled and transmitted, and the scramble is not closed for each frame and scrambled across frames is performed, once a line failure or the like occurs and the system is disconnected, The scramble cannot be reproduced and the information a1 and a3 (the GFP frame carrying the information) cannot be transmitted even after the recovery from the line failure. In a system in which idle frames are scrambled and transmitted, resynchronization can be performed using idle frames. However, only frames in which valid information a1 and a3 are transmitted, such as GFP, are scrambled. If the information is valid, the valid information a1 and a3 are 1 , 31 2 ), The descrambling process is not executed unless it is received, so that the GFP frame carrying valid information a1 and a3 sent after the recovery from the line failure cannot be normally descrambled, and an error always occurs.
[0093]
According to the GFP frame synchronization system of the present invention, when a line failure (line abnormality) occurs, the receiving side (receiving circuit 32 1 , 31 2 ) Detects out-of-sync. At this time, the receiving side (receiving circuit 32 1 , 31 2 ) Descrambling operation circuit 32 Fifteen , 31 25 Is initialized. An alarm transfer (alarm transfer indicating an abnormal line, an OAM message) is performed using a line (transmission lines 33 and 34) that can be transmitted by bidirectional communication, and a reception error on the opposite station side is recognized. While the alarm is in an active state (during transmission of an alarm indicating a line abnormality and transmission of an OAM message), the transmitting side (the transmitting circuit 31). 1 , 32 2 ) Scramble operation circuit 31 14 , 32 24 Is initialized. After the line abnormality is recovered, the receiving side (receiving circuit 32 1 , 31 2 ), The alarm is released (alarm transfer indicating the restoration of the line abnormality, an OAM message) and the receiving side (receiving circuit 32). 1 , 31 2 ) Descrambling operation circuit 32 Fifteen , 31 25 , Transmitting side (transmitting circuit 31 1 , 32 2 ) Scramble operation circuit 31 14 , 32 24 Are performed in this order. For this reason, after the recovery from the line failure, the transmission side (the transmission circuit 31) 1 , 32 2 ), After the initialization, the GFP frame carrying the scrambled information a1 and a3 for the first time is transmitted, and the receiving side (the receiving circuit 32) 1 , 31 2 ), The scrambled GFP frame after initialization is descrambled, so that descrambling can be performed from the initial value, and normal information a1 and a3 can be reproduced.
[0094]
Further, according to the frame synchronization method based on the GFP of the present invention, even if the frame is encapsulated by a plurality of frames, the receiving side (alarm transfer indicating a line abnormality, OAM message) corresponding to each frame is used for the receiving side ( Receiving circuit 32 1 , 31 2 ) Descrambling operation circuit 32 Fifteen , 31 25 , Transmitting side (transmitting circuit 31 1 , 32 2 ) Scramble operation circuit 31 14 , 32 24 Can be realized by initializing. By applying the GFP frame synchronization method of the present invention, descrambling can be performed normally from the time when the first scrambled information a1 and a3 after the recovery from the line failure is received.
[0095]
As described above, according to the GFP frame synchronization scheme of the present invention, the second device 32 (or the first device 31) transmits the frame (the GFP frame, the frame transmitted from the first device 31 (or the second device 32)). A line failure is detected based on the synchronization state of the SONET frame, and information a1 (or a3) transmitted from outside after the restoration of the line failure is transmitted to the second device 32 (or the first device 31). Since the first device 31 (or the second device 32) is controlled at the same time, normal information can be reproduced when the line failure is recovered.
[0096]
Further, according to the frame synchronization system based on GFP of the present invention, when a line failure has occurred, the descrambling operation circuit on the receiving side can be initialized, and the scrambling operation circuit on the transmitting side can be initialized.
[0097]
Further, according to the frame synchronization system based on GFP of the present invention, when the line failure is recovered, the initialization of the descrambling arithmetic circuit on the receiving side and the initialization of the scrambling arithmetic circuit on the transmitting side can be canceled. it can.
[0098]
【The invention's effect】
The GFP frame synchronization system of the present invention can reproduce normal information when a line failure is recovered.
[Brief description of the drawings]
FIG. 1 is a diagram showing a GFP frame format.
FIG. 2 is a diagram illustrating an idle frame of GFP.
FIG. 3 is a block diagram showing a configuration of a frame synchronization system using GFP according to the first embodiment.
FIG. 4 is a diagram illustrating a GFP control message frame;
5A is a timing chart showing transmission information sent from the outside to the transmission side, FIG. 5B is a timing chart showing information transmission on the transmission side, and FIG. FIG. 5D is a timing chart showing the information transmission on the side, and FIG. 5D is a timing chart showing the synchronization state of the GFP frame.
FIG. 6 is a block diagram showing a configuration of a frame synchronization system using GFP according to the second embodiment.
FIG. 7 is a state transition diagram showing GFP frame detection.
8 (a) is a diagram showing a GFP frame format, FIG. 8 (b) is a diagram showing a GFP idle frame, and FIG. 8 (c) is transmission information sent from the outside to the transmission side. 8D is a timing chart illustrating information transmission on the receiving side, and FIG. 8E is a timing chart illustrating a synchronization state of the GFP frame.
[Explanation of symbols]
31 First device
32 Second device
31 1 , 32 2 Transmission circuit
31 11 , 32 21 Frame length measurement circuit
31 12 , 32 22 CRC operation circuit
31 Thirteen , 32 23 HEC operation circuit
31 14 , 32 24 Scramble arithmetic circuit
31 Fifteen , 32 25 Idle frame generation circuit
31 16 , 32 26 Control message frame generation circuit
31 17 , 32 27 GFP framing circuit
31 18 , 32 28 SONET framing circuit
31 19 , 32 29 SONET frame ALM transfer circuit
31 2 , 32 1 Receiver circuit
31 21 , 32 11 SONET frame synchronization circuit
31 22 , 32 12 SONET frame ALM detection circuit
31 23 , 32 Thirteen GFP frame synchronization circuit
31 24 , 32 14 GFP frame ALM detection circuit
31 25 , 32 Fifteen Descramble arithmetic circuit
31 26 , 32 16 Error correction circuit by FCS
31 27 , 32 17 Selection circuit
31 28 , 32 18 Control message judgment circuit
33, 34 transmission line
a1, a3 information
a2, a4 information
b1, b2 FCS enable setting

Claims (4)

外部から送信された基準情報をスクランブルするスクランブル回路を備え、前記スクランブルされた基準情報を送信する第１装置と、
前記第１装置からの前記スクランブルされた基準情報をデスクランブルするデスクランブル回路を備え、前記デスクランブル回路によりデスクランブルされた前記基準情報を送信する第２装置とを含み、
前記第１装置は、前記スクランブルされた基準情報をフレームに構築して送信し、
前記第２装置は、前記送信されたフレームの同期の状態に基づいて回線異常を検出し、前記デスクランブル回路の初期化を行い、前記第１装置に前記回線異常を通知し、前記回線異常の復旧のあとに外部から送信された基準情報をスクランブルして送信するように前記第１装置を制御し、
前記第１装置は、前記第２装置からの前記回線異常の通知に基づいて前記スクランブル回路の初期化を行う
フレーム同期方式。A first device that includes a scramble circuit that scrambles reference information transmitted from the outside, and that transmits the scrambled reference information;
A descramble circuit that descrambles the scrambled reference information from the first device, and a second device that transmits the reference information descrambled by the descramble circuit,
The first device constructs the scrambled reference information into a frame and transmits the frame.
The second device detects a line error based on the synchronization state of the transmitted frame , initializes the descrambling circuit, notifies the first device of the line error, and notifies the first device of the line error. controlling the first device to transmit scrambled reference information transmitted from the outside after the recovery,
The frame synchronization method , wherein the first device initializes the scramble circuit based on the notification of the line abnormality from the second device . 請求項１に記載のフレーム同期方式において、
前記第２装置は、前記復旧のとき、前記デスクランブル回路の初期化の解除を行い、前記第１装置に前記復旧を通知し、
前記第１装置は、前記第２装置からの前記復旧の通知に基づいて前記スクランブル回路の初期化の解除を行う
フレーム同期方式。The frame synchronization method according to claim 1 ,
The second device, at the time of the recovery, cancels the initialization of the descrambling circuit, notifies the first device of the recovery,
A frame synchronization method in which the first device cancels initialization of the scramble circuit based on the notification of the restoration from the second device. 請求項１又は２に記載のフレーム同期方式において、
前記フレームは、ＧＦＰフレームである
フレーム同期方式。The frame synchronization method according to claim 1 or 2 ,
The frame is a frame synchronization system in which the frame is a GFP frame. 請求項１又は２に記載のフレーム同期方式において、
前記フレームは、ＳＯＮＥＴフレームである
フレーム同期方式。The frame synchronization method according to claim 1 or 2 ,
The frame is a frame synchronization system, which is a SONET frame.
JP2001214455A 2001-07-13 2001-07-13 Frame synchronization method Expired - Fee Related JP3555760B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001214455A JP3555760B2 (en) 2001-07-13 2001-07-13 Frame synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214455A JP3555760B2 (en) 2001-07-13 2001-07-13 Frame synchronization method

Publications (2)

Publication Number Publication Date
JP2003032234A JP2003032234A (en) 2003-01-31
JP3555760B2 true JP3555760B2 (en) 2004-08-18

Family

ID=19049271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214455A Expired - Fee Related JP3555760B2 (en) 2001-07-13 2001-07-13 Frame synchronization method

Country Status (1)

Country Link
JP (1) JP3555760B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1742494A1 (en) * 2004-04-09 2007-01-10 Utstarcom Telecom Co., Ltd A method and system of signal transmission based on radio frequency stretch base station
US8347160B2 (en) 2007-07-13 2013-01-01 Rohm Co., Ltd. Information communication terminal, radio communication apparatus and radio communication network system capable of performing communication corresponding to purpose
JP2009021941A (en) * 2007-07-13 2009-01-29 Rohm Co Ltd Information communication terminal, radio communication device, and radio communication network
JP6493970B2 (en) * 2015-03-31 2019-04-03 Ｎｅｃプラットフォームズ株式会社 COMMUNICATION SYSTEM, COMMUNICATION DEVICE, AND COMMUNICATION CONTROL METHOD

Also Published As

Publication number Publication date
JP2003032234A (en) 2003-01-31

Similar Documents

Publication Publication Date Title
EP0411538B1 (en) Satellite communications system operating in asynchronous mode for central-to-terminal station transmission
US5241534A (en) Rerouting and change-back systems for asynchronous transfer mode network
US6756898B2 (en) Network termination device, alarm transfer system and alarm transferring method
US20030123389A1 (en) Apparatus and method for controlling data transmission
EP0942569A2 (en) Simple data link (SDL) protocol
US6609226B1 (en) Networking device and method for making cyclic redundancy check (CRC) immune to scrambler error duplication
JPH0795225A (en) Bidirectional ring network control system
US7986717B2 (en) System, apparatus, and method for increasing resiliency in communications
JP3522247B2 (en) Multiple transfer system and apparatus
JPH10262017A (en) Sdh multiplex transmission system and device therefor
US7742503B2 (en) Method and apparatus for transmitting data from asynchronous network via synchronous network
JP3555760B2 (en) Frame synchronization method
JP3569003B2 (en) Method for transmitting information for a given application in the form of a series of different entities by means of ATM cells and an apparatus for implementing this method
JP3539551B2 (en) Frame and transmission device for accommodating heterogeneous data traffic on common carrier
JPH0683262B2 (en) Packet switching system and method
US20060077991A1 (en) Transmission apparatus and transmission system
JPH1188355A (en) Passing control method and device for transmission cell
WO2011125285A1 (en) Transmission system
JP3556323B2 (en) Relay device
JP3282707B2 (en) Cross-connect circuit and terminal device using the same
JP4377180B2 (en) Information transmission system
JP2770790B2 (en) SOH termination circuit
US20040027261A1 (en) Centrally synchronized distributed switch
JP3990064B2 (en) Path monitoring method and path monitoring circuit
US6912667B1 (en) System and method for communicating fault type and fault location messages

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees