JP3555002B2 - Facsimile machine - Google Patents
Facsimile machine Download PDFInfo
- Publication number
- JP3555002B2 JP3555002B2 JP11043797A JP11043797A JP3555002B2 JP 3555002 B2 JP3555002 B2 JP 3555002B2 JP 11043797 A JP11043797 A JP 11043797A JP 11043797 A JP11043797 A JP 11043797A JP 3555002 B2 JP3555002 B2 JP 3555002B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- power
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、ファクシミリ装置に関し、詳細には、所定の待機時に電力供給を停止して省エネルギーを図るとともに、電力開始時に安定して電力供給を行うファクシミリ装置に関する。
【0002】
【従来の技術】
近時、省エネ(省エネルギー)化が要望されており、ファクシミリ装置においても、電池駆動されることが多く、また、電池駆動のファクシミリ装置に限らず、いかに低消費電力、省エネルギーを図るかが重要な課題となっている。
【0003】
このような省エネルギーを図ったファクシミリ装置としては、例えば、本出願人が先に出願したファクシミリ制御方式がある(特開昭57−168573号公報参照)。このファクシミリ制御方式は、主電源部と副電源部、および送信または受信動作中に主電源部からその電源を供給される第1のCPUと、動作中には常時副電源部からその電源を供給される第2のCPUとを備え、待機中には前記第2のCPUによってシステムの状態監視を行い、送信または受信スタートの命令信号あるいは電話呼出信号により前記第2のCPUが前記主電源部の投入動作を行うとともに、主電源投入後は前記第2のCPUを前記第1のCPUに隷属させ、送信または受信動作終了後は前記第1のCPUの命令によって前記第2のCPUが主電源を遮断するとともに、再びシステムの状態監視を行うことを特徴としている。
【0004】
したがって、このファクシミリ制御方式によれば、待機中は、副電源により第2のCPUに電源を供給して、システムの状態監視を行い、送・受信の命令信号や電話呼出信号をトリガとして、主電源により第1のCPUに電源を供給して送受信動作を行うことができ、待機中の消費電力を削減することができる。
【0005】
【発明が解決しようとする課題】
しかしながら、このような従来のファクシミリ制御方式にあっては、送・受信の命令信号等のトリガにより、主電源を投入して待機状態から動作状態に移行するようになっていたため、ファクシミリ装置の動作が不安定になるという懸念があった。すなわち、送・受信の命令信号等のトリガにより主電源を投入して、待機状態から瞬時に動作状態に移行、言い換えると、軽負荷状態から急激に重負荷状態に電力供給状態が移行するため、ファクシミリ装置の動作状態の移行速度に電源部の出力電圧の過渡応答速度が追いつかず、電源部の出力電圧が一瞬低下する現象が発生し、ファクシミリ装置のリセット回路が自動動作して、ファクシミリ装置の動作が不安定になるという懸念があった。
【0007】
そこで、本発明は、電力供給開始時に電力ダミー手段により電力消費を所定時間行わせた後、速やかに電力供給を開始させることにより、電力供給開始時に電源部のアイドリングを適切に行い、電力供給開始時に安定して動作させることのできるファクシミリ装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
請求項1記載の発明のファクシミリ装置は、電源部から各ユニットに電力供給を行い、所定の待機時に前記電源部から所定の前記ユニットへの電力供給を停止させるとともに、所定の開始信号により前記停止させていた電力供給を再開して前記ユニットの動作を復帰させる省エネ制御を行うファクシミリ装置において、前記電力供給の開始時に供給電力を所定量消費させる電力ダミー手段と、電力供給を開始させるタイマー手段と、前記電力ダミー手段に対して制御信号を送出する省エネ制御部とを備え、前記所定の開始信号により前記省エネ制御部が前記制御信号を送出して前記電力ダミー手段の作動を開始させ、その作動開始と共に前記タイマー手段が作動を開始し、該タイマー手段は前記制御信号の送出開始から、前記電源部から前記ユニットへの電力供給を開始させるまでの所定のタイムラグを形成させ、その所定のタイムラグが経過するまでは前記電力ダミー手段が前記電源部からの供給電力の一部を消費し、その所定のタイムラグが経過すると、前記電源部からの供給電力の一部が前記電力ダミー手段により消費されつつ前記電源部から前記ユニットへの電力供給が開始されるようにしたことにより、上記目的を達成している。
【0010】
上記構成によれば、電力供給開始時に電力ダミー手段により電力消費を所定時間行わせた後、速やかに電力供給を開始させるので、電力供給開始時に電源部のアイドリングを適切に行なわせることができ、電力供給開始時に安定して動作させることができる。
【0015】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【0016】
図1〜図3は、本発明のファクシミリ装置の第1の実施の形態を示す図であり、本実施の形態は、電源供給開始時に、供給電力を徐々に増加させるものである。
【0017】
図1は、本発明のファクシミリ装置の第1の実施の形態を適用したファクシミリ装置1の要部回路ブロック図である。
【0018】
図1において、ファクシミリ装置1は、電源部2、電源切換部3、モータ及び電装系ドライバ部4、電装部5、操作部6、表示部7、省エネ制御部8、主制御部9、通信制御部10及びモデム11等を備えている。操作部6は、省エネ操作部6aを備え、表示部7は、省エネ表示部7aを備えている。
【0019】
電源部2は、電源コード12を介して外部商用電源のコンセントに接続され、商用電源から入力されるAC電源を整流や電圧調整を行って、パワー電源と+5VE等のシステム電源を生成する。すなわち、電源部2は、シリーズレギュレータを利用している場合には、直列トランジスタにより不要な電力を消費して出力電圧を安定化し、スイッチングレギュレータを利用している場合には、パルス幅変調により不要な電力を制御して出力電圧を安定化している。電源部2は、生成したパワー電源を、電源切換部3を介して、モータ及び電装系ドライバ部4に供給するとともに、システム電源を、電源切換部3を介して電装部5、操作部6、表示部7、主制御部9及びモデム11に供給する。また、電源部2は、省エネ制御部8、通信制御部10、省エネ操作部6a及び省エネ表示部7aに、常時、システム電源を供給し、省エネ状態においても、省エネ制御部8、通信制御部10、省エネ操作部6a及び省エネ表示部7aの動作が可能としている。
【0020】
電源切換部3は、トランジスタやMOS FET等で構成され、省エネ制御部8からの電源制御信号に基づいて、ドライバ部4へのパワー電源の供給/停止制御と、電装部5、操作部6、表示部7、主制御部9及びモデム11へのシステム電源の供給/停止制御と、の2系統の供給/停止制御を行う。
【0021】
モータ及び電装系ドライバ部4は、ファクシミリ装置1の備えている給紙モータ等の各種モータや電装系のドライバを総称したものであり、電装部5は、ファクシミリ装置1の備えている各種電装部を総称したものである。
【0022】
操作部6は、テンキーやスタートキー等の各種操作キーを備え、送信操作等の各種命令が入力される。省エネ操作部6aは、省エネ状態を解除するための操作部であり、スタート・ストップキー、省エネキー、原稿セット及びオフフックダイヤルキー等が設けられており、キー操作されると、立ち上がりトリガ信号を省エネ表示部7a及び省エネ制御部8に出力する。
【0023】
表示部7は、例えば、液晶ディスプレイ等で構成され、操作部6から入力された命令内容やファクシミリ装置1からオペレータに通知する各種情報が表示される。省エネ表示部7aは、LED(Light Emitting Diode)あるいは液晶ディスプレイ等で構成され、省エネ操作部6aから立ち上がりトリガ信号が入力される。省エネ表示部7aは、立ち上がりトリガ信号に基づいて、省エネ中である旨を表示する。
【0024】
主制御部9は、CPU(Central Processing Unit)、ROM(Read Only Memory )およびRAM(Random Access Memory )等を備えており、ROM内にはファクシミリ装置1としての基本プログラムや省エネ制御処理プログラム等が格納されている。主制御部9は、ROM内のプログラムに従ってRAMをワークメモリとして利用しつつファクシミリ装置1の各部を制御し、ファクシミリ装置1としてのシーケンスを実行するとともに、省エネ制御処理を実行する。主制御部9は、ファクシミリ装置1が受信待機や送信待機等の待機状態に入って所定時間経過すると、省エネ制御部8に省エネ制御信号を出力し、省エネ8制御部8に省エネ制御を行わせる。
【0025】
モデム11は、通信制御部10に接続されており、主制御部9の制御下で動作して、送信信号の変調及び受信信号の復調を行う。
【0026】
通信制御部10には、回線L、例えば、公衆電話回線が接続されており、通信制御部10は、相手ファクシミリ装置との間でファクシミリ制御信号を交換して、ファクシミリ通信手順を実行する。また、通信制御部10は、回線Lから着信があると、立ち上がりトリガ信号を省エネ制御部8に出力する。
【0027】
省エネ制御部8は、主制御部9から省エネ制御信号が入力されると、電源切換部3にロー(例えば、0V)の電源制御信号を出力し、電源切換部3に各部の電源の供給を停止させる。また、省エネ制御部8は、省エネ操作部6aから立ち上がりトリガ信号が入力されるか、通信制御部10から立ち上がりトリガ信号が入力されると、省エネ解除要因信号を主制御部9に出力し、省エネ状態を解除させるとともに、電源切換部3にハイ(例えば、+5V)の電源制御信号を出力し、電源切換部3にファクシミリ装置1の各部へ電源の供給を開始させる。
【0028】
上記電源切換部3は、システム電源については、例えば、図2に示すように回路構成されており、トランジスタTr1、コンデンサC1、抵抗R1、R2及びダイオードD1を備えている。トランジスタTr1は、そのコレクタに電源部2から、例えば、+5VEのシステム電源が供給されており、オンのとき、エミッタから、例えば、+5Vのシステム電源を出力する。トランジスタTr1は、そのベースに上記コンデンサC1が接続されているとともに、直列接続された抵抗R2とダイオードD1に対して並列に抵抗R1が接続されている。そして、トランジスタTr1には、抵抗R1を介して電源制御信号が省エネ制御部8から入力される。
【0029】
次に、本実施の形態の動作を説明する。ファクシミリ装置1は、通常の動作時、省エネ制御部8がハイの制御信号を電源切換部3に出力して、電源切換部3がファクシミリ装置1の各部にシステム電源及びパワー電源を供給し、主制御部9の制御下で、通信制御部10を介して相手ファクシミリ装置とファクシミリ制御信号を交換して、ファクシミリ通信を行う。そして、待機状態になると、ファクシミリ装置1は、主制御部9が省エネ制御信号を省エネ制御部8に出力し、省エネ制御部8が電源制御信号をハイからローに切り換えて、電源切換部3がファクシミリ装置1の各部への電源供給を停止する。この状態で、省エネ操作部6aで省エネ解除操作が行われると、省エネ操作部6aは、立ち上がりトリガ信号を省エネ制御部8に出力し、また、回線Lから着信があると、通信制御部10は、立ち上がりトリガ信号を省エネ制御部8に出力する。
【0030】
省エネ制御部8は、省エネ操作部6aあるいは通信制御部10から立ち上がりトリガ信号が入力されると、主制御部9に省エネ解除要因信号を出力するとともに、電源切換部3に出力している電源制御信号をローからハイに切り換え、電源切換部3は、電源制御信号がローからハイに切り換えられると、電源の供給を停止していたドライバ部4、電装部5、操作部6、表示部7、主制御部9及びモデム11への電源の供給を開始する。
【0031】
すなわち、電源切換部3は、図2に示したように、ローの電源制御信号が入力されているときには、トランジスタTr1がオフとなって、システム電源(+5V)の供給を停止している。
【0032】
この状態で、図3に示すように、ロー(0V)であった電源制御信号がハイ(+5V)に切り換わると、電源切換部3は、ハイの電源制御信号により、図2に▲1▼の矢印線で示すように、コンデンサC1が抵抗R1を介して所定の高電圧に充電され、図2のA点の電位は、徐々に上昇する。A点の電位が上昇するのに伴って、トランジスタTr1が徐々にオンされ、トランジスタTr1に電源部2から入力されているシステム電源(+5VE)が、トランジスタTr1のオン状態に応じて、図3に示すように、上昇時間t1をかけて徐々にシステム電源として供給される。すなわち、トランジスタTr1から出力されてファクシミリ装置1の各部に供給されるシステム電源は、上昇時間t1をかけて、0Vから+5Vに上昇する。この上昇時間t1は、トランジスタTr1のベースに接続されたコンデンサC1と抵抗R1の積(時定数)で決定される。したがって、コンデンサC1と抵抗R1は、供給電力を徐々に増加させる緩増手段として機能している。
【0033】
そして、主制御部9は、上記省エネ制御部8から省エネ解除要因信号が入力されると、その後に操作部6で入力されるキー操作の内容に応じた処理動作や通信制御部10による受信動作の実行制御を行う。
【0034】
一連の実行動作が完了して、再び待機状態に入り、所定時間経過すると、主制御部9は、省エネ制御信号を省エネ制御部8に出力し、省エネ制御部8は、電源切換部3にローの電源制御信号を出力する。
【0035】
電源切換部3は、図3に示すように、電源制御信号がハイからローに切り換わると、コンデンサC1に充電されていた電荷が、図2に▲2▼の矢印線で示すように、抵抗R2及びダイオードD1を介して瞬時に放電され、図2のA点の電位が、瞬時に下降して、トランジスタTr1が瞬時にオフする。したがって、トランジスタTr1から出力される+5Vのシステム電源は、図3に示すように、急速に0Vに低下して、ファクシミリ装置1の各部へのシステム電源の供給が停止される。この場合、抵抗R2の抵抗値が小さいほど、コンデンサC1の電荷の放電時間を短くすることができるので、抵抗R2の抵抗値は、可能な限り小さくする。
【0036】
このように本実施の形態によれば、電源制御信号がローからハイに切り換わると、電源切換部3の出力するシステム電源が所定の上昇時間t1をかけて徐々に上昇するため、電源供給時に、電源部2から電源切換部3を介してファクシミリ装置1の各部に供給する電源電圧の過渡応答特性を良好なものとすることができ、ファクシミリ装置1が暴走してリセット回路が作動することを防止し、ファクシミリ装置1を安定して動作させることができる。
【0037】
なお、本実施の形態においては、電源切換部3の電源供給開始時に、コンデンサC1と抵抗R1の時定数でトランジスタTr1のオン時間を調整し、電源供給停止時に、抵抗R2とダイオードD1によりコンデンサC1の電荷を放電して、瞬時に電源の供給を停止するようにしているが、抵抗R2とダイオードD1を省略してもよい。
【0038】
また、上記実施の形態において、電源切換部3は、図2に示したものに限るものではなく、例えば、図4に示すように、そのエミッタに電源部2から+5VEのシステム電源が供給され、そのコレクタから+5Vのシステム電源をファクシミリ装置1の各部に供給するトランジスタTr2を、電源制御信号によりオン/オフされるトランジスタTr3によりオン/オフするものであってもよい。
【0039】
すなわち、この場合の電源切換部3は、トランジスタTr3のベースに、図2の場合と同様に、コンデンサC2、抵抗R3、抵抗R4及びダイオードD2が接続され、トランジスタTr3のコレクタが抵抗R5を介してトランジスタTr2のベースに接続されている。そして、トランジスタTr2のエミッタとベース間に抵抗R6が接続されている。
【0040】
この電源切換部3では、図2の場合と同様に、電源制御信号がローからハイに切り換わると、上昇時間t1をもってトランジスタTr3が徐々にオンし、トランジスタTr3が徐々にオンすることにより、トランジスタTr2が徐々にオンして、図3に示したように、システム電源が徐々に上昇する。また、電源制御信号がハイからローに切り換わると、トランジスタTr3が瞬時にオフして、トランジスタTr3のオフに伴って、トランジスタTr2が瞬時にオフする。上記コンデンサC2及び抵抗R3は、緩増手段として機能している。この電源切換部3を用いると、出力電流を多くすることができ、出力電流を多く必要とする場合に、好適である。
【0041】
さらに、図4と同様に、図5に示すように、そのエミッタに電源部2から+5VEのシステム電源が供給され、そのコレクタから+5Vのシステム電源をファクシミリ装置1の各部に供給するトランジスタTr11を、電源制御信号によりオン/オフされるトランジスタTr12によりオン/オフするものであってもよい。
【0042】
すなわち、この場合の電源切換部3は、トランジスタTr11のベース−エミッタ間に、抵抗R11と、直列接続されるとともに抵抗R11に並列接続された抵抗R12及びダイオードD11と、が接続され、抵抗R12とダイオードD11の間には、接地されたコンデンサC11が接続されている。また、トランジスタTr11のベースは、抵抗R13を介してトランジスタTr12のコレクタに接続され、トランジスタTr12のエミッタは、接地されている。トランジスタTr12のベースには、抵抗R14が接続され、抵抗R14を介してトランジスタTr12のベースに電源制御信号が入力される。
【0043】
この電源切換部3では、待機状態、すなわち、電源制御信号がローの状態においては、トランジスタTr12がオフしており、図5のA点が、システム電源(+5VE)に吊られてハイの状態となって、トランジスタTr11はオフとなっている。このとき、コンデンサC11は、図5に▲1▼の矢印線で示すように、抵抗R12を介してハイに充電されている。
【0044】
この状態で、電源制御信号がローからハイに切り換わると、ハイの電源制御信号がトランジスタTr12のベースに入力されて、トランジスタTr12がオンし、図5に▲2▼の矢印線で示すように、コンデンサC11は、ダイオードD11、抵抗R13及びトランジスタTr12を介して限りなくローに放電する。コンデンサC11が放電することにより、A点の電圧が徐々に下降し、トランジスタTr11は、A点の電圧の下降に従って徐々にオンして、最終的にシステム電源(+5VE)を徐々にシステム電源5Vとして供給する。このコンデンサC11の放電によるA点の電圧下降時間、すなわち、トランジスタTr11のオンによりトランジスタTr11から供給されるシステム電源の上昇時間t1は、図6に示すように、コンデンサC11の容量と抵抗R13の抵抗値の積(時定数:t1=C11×R13)に準じて決定されるが、コンデンサC11の放電は、上記コンデンサC11の充電とは異なり、抵抗R13に対して放電され、コンデンサC11の放電を徐々に行わせるとともに、コンデンサC11の充電を瞬時に行わせるために、抵抗R13は、抵抗R12に比較してできるだけ抵抗値が大きく(R13>>R12)設定されている。したがって、上記コンデンサC11及び抵抗R13は、緩増手段として機能している。
【0045】
その後、再度、待機状態となって、電源制御信号がローになると、トランジスタTr12がオフし、トランジスタTr12がオフすると、コンデンサC11が抵抗R12を介して充電され、A点の電圧は、瞬時にハイに上昇する。A点の電圧が瞬時にハイに上昇することにより、トランジスタTr11は、瞬時にオフし、+5Vのシステム電源の供給を停止する。
【0046】
この電源切換部3を用いると、出力電流を多くすることができ、出力電流を多く必要とする場合に、好適である。
【0047】
図7及び図8は、本発明のファクシミリ装置の第2の実施の形態を示す図であり、本実施の形態は、電源供給開始時に、所定のタイムラグ(遅延時間)の間に電源部にアイドリングをさせた後、速やかにシステム電源を供給するもので、請求項1に対応するものである。
【0048】
なお、本実施の形態は、上記第1の実施の形態のファクシミリ装置と同様のファクシミリ装置に適用したものであり、その電源切換部の構成が異なるのみである。そこで、本実施の形態の説明においては、上記図1で用いた符号をそのまま用いて、以下、説明する。
【0049】
図7において、電源切換部3は、トランジスタTr4、タイマー回路(タイマー手段)20、トランジスタTr5及び抵抗R7、R8、R9を備えており、タイマー回路20は、抵抗R10、ダイオードD3、コンデンサC3及び増幅回路IC1を備えている。
【0050】
電源切換部3は、電源部2からの+5VEのシステム電源がトランジスタTr4のコレクタに供給されるとともに、抵抗R8を介してタイマー回路20及びトランジスタTr5のコレクタに供給され、トランジスタTr4のベースに、抵抗R7を介してタイマー回路20の出力が接続されている。トランジスタTr4のエミッタからシステム電源がファクシミリ装置1の各部に供給され、トランジスタTr5のベースに、抵抗R9を介して省エネ制御部8から電源制御信号が入力される。
【0051】
タイマー回路20は、抵抗R10とダイオードD3が並列接続され、この並列接続された抵抗R10とダイオードD3に接地されたコンデンサC3と所定のスレッショルド電圧を有するとともに所定のヒステリシス特性を有した増幅回路IC1に接続されている。
【0052】
電源切換部3は、電源制御信号がローのときには、トランジスタTr5がオフしており、タイマー回路20のコンデンサC3は、抵抗R8、抵抗R10及びダイオードD3を介して電源部2から供給される+5VEのシステム電源により高電位に充電されており、この状態で待機状態が解除され、図8に示すように、省エネ制御部8からの電源制御信号がローからハイに切り換わると、トランジスタTr5がオンする。トランジスタTr5がオンすると、図7に▲1▼の矢印線で示すように、抵抗R8及びトランジスタTr5を通って、電流が流れ、電源部2から供給される+5VEのシステム電源の一部が消費される。したがって、抵抗R8及びトランジスタTr5は、電力ダミー手段として機能している。
【0053】
このとき、タイマー回路20のコンデンサC3に充電されていた電荷が、図7に▲2▼の矢印線で示すように、抵抗R10及びトランジスタTr5を介して放電され、図7のA点の電位が徐々に下降する。このA点の電位が、徐々に下降して、ヒステリシス特性を備えた増幅回路IC1のローのスレッショルド電圧に達すると、図7のB点の電位が瞬時にハイになり、トランジスタTr7がオンして、図8に示すように、電源制御信号がハイになってからタイムラグt2をおいてトランジスタTr7のエミッタから出力されるシステム電源が+5Vに速やかに上昇する。このタイムラグt2は、コンデンサC3、抵抗R10及び増幅回路IC1の特性、特に、コンデンサC3と抵抗R10の時定数(t2=C3×R10)で決定される。そして、このタイムラグt2の時間の間に電源部2から供給される+5VEのシステム電源を消費させて、電源部2をアイドリングさせ、タイムラグt2が経過すると、トランジスタTr4をオンして、出力するシステム電源を0Vから+5Vに瞬時に上昇させている。
【0054】
その後、ファクシミリ装置1が待機状態になって、省エネ制御部8からの電源制御信号が、図8に示すように、ハイからローに切り換わると、トランジスタTr5が瞬時にオフとなり、トランジスタTr5がオフになると、タイマー回路20のコンデンサC3が、図7に▲3▼の矢印線で示すように、抵抗R8及びダイオードD3を介して電源部2からの+5VEのシステム電源により充電され、図7のA点の電位が一気に上昇する。したがって、トランジスタTr4が瞬時にオフして、トランジスタTr4から供給されていた+5Vのシステム電源は、図8に示すように、0Vとなって、ファクシミリ装置1の各部に供給されていたシステム電源の供給が停止される。
【0055】
このように、本実施の形態によれば、電力供給開始時に電力ダミー手段である抵抗R8とトランジスタTr5により電力消費を所定時間行わせた後、速やかに電力供給を開始させるので、電力供給開始時に電源部2のアイドリングを適切に行うことができ、電力供給開始時にファクシミリ装置1を安定して動作させることができる。
【0056】
なお、本実施の形態においては、電源切換部3の電源供給開始時に、コンデンサC3と抵抗R10の時定数によりタイムラグt2の時間を調整し、電源供給停止時に、抵抗R10とトランジスタTr5によりコンデンサC3の電荷を放電して、瞬時に電源の供給を停止し、さらに、電源供給停止時に抵抗R8及びダイオードD3を介してコンデンサC3を充電しているが、ダイオードD3を省略してもよい。
【0057】
また、電源切換部3は、タイマー回路20を、図9に示すように、並列接続された抵抗R10とダイオードD3、この並列接続された抵抗R10とダイオードD3に接続されるとともに接地されたコンデンサC3、並列接続された抵抗R10とダイオードD3に接続され所定のスレッショルド電圧を有するとともに所定のヒステリシス特性を有した増幅回路IC1及び増幅回路IC1に接続され増幅回路IC1と同様の特性を有する増幅回路IC2を備えたタイマー回路21とし、トランジスタTr5を、そのエミッタにシステム電源(+5VE)が入力され、そのコレクタからシステム電源をファクシミリ装置1の各部に供給するトランジスタTr21として、トランジスタTr21のエミッタとベース間に抵抗R21を接続した構成としてもよい。
【0058】
この電源切換部3においては、電源制御信号がローの待機状態においては、コンデンサC3は、電源部2から供給されるシステム電源(+5VE)に吊られてハイに充電されている。この状態で、電源制御信号がハイに切り換わると、トランジスタTr5がオンして、図9に▲1▼の矢印線で示すように、抵抗R8及びトランジスタTr5を通って、電流が流れ、電源部2から供給される+5VEのシステム電源の一部が消費される。したがって、抵抗8及びトランジスタTr5は、電力ダミー手段として機能している。
【0059】
このとき、タイマー回路21のコンデンサC3に充電されていた電荷が、図9に▲2▼の矢印線で示すように、抵抗R10及びトランジスタTr5を介して放電され、図9のA点の電位が徐々に下降する。このA点の電位が、徐々に下降して、ヒステリシス特性を備えた増幅回路IC1のローのスレッショルド電圧に達すると、同一の増幅回路IC2を介して、図9のB点の電位が瞬時にローになり、トランジスタTr21がオンして、図8に示したように、電源制御信号がハイになってからタイムラグt2をおいてトランジスタTr21のコレクタから出力されるシステム電源が+5Vに速やかに上昇する。このタイムラグt2は、コンデンサC3、抵抗R10、増幅回路IC1及び増幅回路IC2の特性、特に、コンデンサC3と抵抗R10の時定数(t2=C3×R10)で決定される。そして、このタイムラグt2の時間の間に電源部2から供給される+5VEのシステム電源を消費させて、電源部2をアイドリングさせ、タイムラグt2が経過すると、トランジスタTr21をオンして、出力するシステム電源を0Vから+5Vに瞬時に上昇させている。
【0060】
その後、ファクシミリ装置1が待機状態になって、省エネ制御部8からの電源制御信号が、図8に示したように、ハイからローに切り換わると、トランジスタTr5が瞬時にオフとなり、トランジスタTr5がオフになると、タイマー回路21のコンデンサC3が、図9に▲3▼の矢印線で示すように、抵抗R8及びダイオードD3を介して電源部2からの+5VEのシステム電源により充電され、図9のA点の電位が一気に上昇する。このA点の電位が増幅回路IC1のハイのスレッショルド電圧に達すると、同一の増幅回路IC2を介して図9のB点の電圧が瞬時にハイとなり、トランジスタTr21が瞬時にオフして、トランジスタTr21から供給されていた+5Vのシステム電源は、図8に示したように、0Vとなって、ファクシミリ装置1の各部に供給されていたシステム電源の供給が停止される。なお、上記図9の説明において、図7と同様の構成部分には、同一の符号を付している。
【0061】
このように、電力供給開始時に電力ダミー手段である抵抗R8とトランジスタTr5により電力消費を、タイマー回路21で設定されるタイムラグの間、行わせた後、速やかに電力供給を開始させるので、電力供給開始時に電源部2のアイドリングを適切に行うことができ、電力供給開始時にファクシミリ装置1を安定して動作させることができる。
【0062】
さらに、上記実施の形態において、タイマー回路20及びタイマー回路21をハード構成しているが、タイムラグを持たせる方法としては、ハード構成するものに限るものではなく、例えば、電源切換部3を、図10に示すように、トランジスタTr4、トランジスタTr5及び抵抗R7、R8、R9で構成し、所定のタイムラグt2を有する2つの電源制御信号S1、S2を、トランジスタTr4とトランジスタTr5に供給するようにしてもよい。すなわち、省エネ制御部8は、立ち上がりトリガ信号が入力されると、まず、電源切換部3のトランジスタTr5に供給している電源制御信号S1をローからハイに切り換え、所定のタイムラグt2をおいた後、電源切換部3のトランジスタTr4に供給している電源制御信号S2をローからハイに切り換える。このタイムラグt2の間に、トランジスタTr5を介して抵抗R8で電源部2から供給をされている+5VEのシステム電源を消費して、電源部2をアイドリングさせる。
【0063】
この場合にも、上記同様の効果を得ることができるが、この場合には、省エネ制御部8がソフト的に所定のタイムラグt2を有した2つの電源制御信号S1、S2を生成して、電源切換部3に出力する。
【0064】
また、図10と同様に、所定のタイムラグt2を有する2つの電源制御信号S1、S2を使用して、図11に示すように、+5Vのシステム電源の消費を行ってもよい。
【0065】
すなわち、図11に示すように、トランジスタTr5、トランジスタTr21、トランジスタTr22、抵抗R7、抵抗R8、抵抗R9及び抵抗R22で構成し、所定のタイムラグt2を有する2つの電源制御信号S1、S2を、トランジスタTr5とトランジスタTr22に供給するようにしてもよい。すなわち、省エネ制御部8は、立ち上がりトリガ信号が入力されると、まず、電源切換部3のトランジスタTr5に供給している電源制御信号S1をローからハイに切り換え、所定のタイムラグt2をおいた後、電源切換部3の抵抗R22を介してトランジスタTr22に供給している電源制御信号S2をローからハイに切り換える。このタイムラグt2の間に、トランジスタTr5を介して抵抗R8で電源部2から供給をされている+5VEのシステム電源を消費して、電源部2をアイドリングさせる。なお、図11においては、図9と同様の構成部分には、同一の符号を付している。
【0066】
この場合にも、上記同様の効果を得ることができるが、この場合には、省エネ制御部8がソフト的に所定のタイムラグt2を有した2つの電源制御信号S1、S2を生成して、電源切換部3に出力する。
【0067】
図12及び図13は、本発明のファクシミリ装置の第3の実施の形態を示す図であり、本実施の形態は、ファクシミリ装置の各部を複数のブロックに分割し、各ブロック毎に電源切換部を備えたものである。
【0068】
なお、本実施の形態は、上記第1の実施の形態のファクシミリ装置と同様のファクシミリ装置に適用し、電源切換部として上記第2の実施の形態の電源切換部を適用したのもであり、その電源切換部がファクシミリ装置の各ブロック毎に設けられたものである。そこで、本実施の形態の説明においては、上記図1で用いた符号及び図7と図9で用いた符号をそのまま用いて、以下、説明する。
【0069】
図12において、ファクシミリ装置30は、その各部がブロック31とブロック32にブロック分けされており、各ブロック31、32には、図外の電源部2からそれぞれ電源切換部3A及び電源切換部3Bを介して+5Vのシステム電源SV1及びシステム電源SV2が供給される。
【0070】
電源切換部3Aには、電源部2から+5VEのシステム電源が供給されるとともに、省エネ制御部8から電源制御信号が入力される。電源切換部3Aとしては、例えば、上記第2の実施の形態の図5または図9に示した電源切換部3と同様の所定のタイムラグt3を有した電源切換部が使用され、電源切換部3Aは、図13に示すように、電源制御信号がローからハイに切り換わると、タイムラグt3をおいて0Vから+5Vに速やかに立ち上がるシステム電源SV1をブロック31に出力する。ブロック31は、電源切換部3Aから供給されるシステム電源SV1により動作するとともに、システム電源SV1を電源切換部3Bに電源制御信号として出力する。
【0071】
電源切換部3Bには、電源部2から+5VEのシステム電源が供給されるとともに、上記ブロック31からシステム電源SV1が電源制御信号として入力される。電源切換部3Bとしては、例えば、上記第2の実施の形態の図7または図9に示した電源切換部3と同様の所定のタイムラグt4を有した電源切換部が使用され、電源切換部3Bは、図13に示すように、電源制御信号として入力されるシステム電源SV1がローからハイに切り換わると、タイムラグt4をおいて0Vから+5Vに速やかに立ち上がるシステム電源SV2をブロック32に出力する。
【0072】
ファクシミリ装置1が待機状態となって、図13に示すように、省エネ制御部8から入力されている電源制御信号がハイからローに切り換わると、上述のように、電源切換部3Aの出力するシステム電源SV1が0Vに瞬時に低下し、システム電源SV1が0Vに低下すると、電源切換部3Bの出力するシステム電源SV2が0Vに瞬時に低下する。
【0073】
このように、本実施の形態によれば、電源の供給開始時に、ブロック1には、電源切換部3Aにより所定のタイムラグt3おいてシステム電源SV1を供給し、このシステム電源SV1が立ち上がった後、所定のタイムラグt4をおいてシステム電源SV2をブロック2に供給する。すなわち、ブロック1及びブロック2へとそれぞれタイムラグt3及びタイムラグt4をあけてシステム電源SV1及びシステム電源SV2を供給する。そして、このタイムラグt3及びタイムラグt4の間に、第2の実施の形態で説明したように、電源部2をアイドリングさせることができ、+5Vのシステム電源の負荷が重負荷の場合であっても、リセット回路の作動を防止して、ファクシミリ装置1の安定した動作を確保することができるとともに、無駄に電力消費されることを防止することができ、アイドリングのための消費電力を削減することができる。
【0074】
以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0075】
例えば、上記第3の実施の形態においては、電源切換部3A、3Bとして、電力供給までに所定のタイムラグをあける第2の実施の形態の電源切換部を適用しているが、電源切換部としては、これに限るものではなく、電力の供給量を徐々に増加させる第1の実施の形態の電源切換部を適用してもよい。
【0076】
【発明の効果】
請求項1記載の発明のファクシミリ装置によれば、電力供給開始時に電力ダミー手段により電力消費を所定時間行わせた後、速やかに電力供給を開始させるので、電力供給開始時に電源部のアイドリングを適切に行なわせることができ、電力供給開始時に安定して動作させることができる。
【図面の簡単な説明】
【図1】本発明のファクシミリ装置の第1の実施の形態を適用したファクシミリ装置の回路ブロック図。
【図2】図1の電源切換部の詳細な回路図。
【図3】図2の電源切換部に入力される電源制御信号と電源切換部から出力されるシステム電源のタイミング波形図。
【図4】図1の電源切換部の他の例の詳細な回路図。
【図5】図1の電源切換部のさらに他の例の詳細な回路図。
【図6】図5の電源切換部に入力される電源制御信号と電源切換部から出力されるシステム電源のタイミング波形図。
【図7】本発明のファクシミリ装置の第2の実施の形態を適用したファクシミリ装置の電源切換部の詳細な回路図。
【図8】図7の電源切換部に入力される電源制御信号と電源切換部から出力されるシステム電源のタイミング波形図。
【図9】図7の電源切換部の他の例の詳細な回路図。
【図10】本発明のファクシミリ装置の第2の実施の形態を適用したファクシミリ装置の電源切換部のさらに他の例の詳細な回路図。
【図11】図10の電源切換部の他の例の詳細な回路図。
【図12】本発明のファクシミリ装置の第3の実施の形態を適用したファクシミリ装置の要部回路ブロック図。
【図13】図8の電源制御信号とシステム電源のタイミング波形図。
【符号の説明】
1 ファクシミリ装置
2 電源部
3、3A、3B 電源切換部
4 モータ及び電装系ドライバ部
5 電装部
6 操作部
6a 省エネ操作部
7 表示部
7a 省エネ表示部
8 省エネ制御部
9 主制御部
10 通信制御部
11 モデム
12 電源コード
20 タイマー回路
30 ファクシミリ装置
31、32 ブロック
Tr1〜Tr5、Tr11、Tr21、Tr22 トランジスタ
C1、C2、C3 コンデンサ
R1〜R10、R21、R22 抵抗
D1〜D3 ダイオード
IC1、IC2 増幅回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a facsimile apparatus, and more particularly, to a facsimile apparatus that stops power supply at a predetermined standby time to save energy and stably supplies power at the start of power supply.
[0002]
[Prior art]
In recent years, there has been a demand for energy saving (energy saving), and even in facsimile apparatuses, batteries are often driven, and it is important not only for facsimile apparatuses driven by batteries but also for low power consumption and energy saving. It has become a challenge.
[0003]
As a facsimile apparatus which achieves such energy saving, for example, there is a facsimile control system which the applicant of the present invention has applied for earlier (see Japanese Patent Application Laid-Open No. 57-168573). The facsimile control method includes a main power supply unit and a sub-power supply unit, a first CPU supplied with power from the main power supply unit during a transmission or reception operation, and a constant power supply from the sub-power supply unit during operation. During standby, the second CPU monitors the state of the system by the second CPU, and the second CPU is connected to the main power supply unit by a transmission or reception start command signal or a telephone call signal. When the main power is turned on, the second CPU is enslaved to the first CPU after the main power is turned on. After the transmission or reception operation is completed, the second CPU turns on the main power according to the instruction of the first CPU. It is characterized by shutting down and monitoring the system status again.
[0004]
Therefore, according to the facsimile control method, during standby, power is supplied to the second CPU from the sub power supply to monitor the state of the system, and the main CPU uses the transmission / reception command signal and the telephone call signal as a trigger to trigger. Power can be supplied to the first CPU to perform transmission / reception operations, and power consumption during standby can be reduced.
[0005]
[Problems to be solved by the invention]
However, in such a conventional facsimile control method, the main power is turned on to shift from a standby state to an operation state by a trigger of a transmission / reception command signal or the like. There was a concern that would become unstable. That is, the main power is turned on by a trigger such as a transmission / reception command signal, and the state immediately shifts from the standby state to the operation state. In other words, the power supply state shifts rapidly from the light load state to the heavy load state. The transient response speed of the output voltage of the power supply unit cannot keep up with the transition speed of the operation state of the facsimile machine, a phenomenon occurs in which the output voltage of the power supply unit drops momentarily, the reset circuit of the facsimile machine automatically operates, and the There was concern that operation would be unstable.
[0007]
Therefore, the present invention After power consumption is performed for a predetermined time by the power dummy unit at the start of power supply, the power supply is started immediately, so that the power supply unit is properly idled at the start of power supply and operates stably at the start of power supply. It is an object of the present invention to provide a facsimile apparatus capable of performing the following.
[0009]
[Means for Solving the Problems]
[0010]
According to the above configuration, the power supply is started for a predetermined period of time by the power dummy unit at the time of starting the power supply, and then the power supply is started immediately. Therefore, it is possible to appropriately perform the idling of the power supply unit at the start of the power supply, It can be operated stably at the start of power supply.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the embodiments described below are preferred embodiments of the present invention, and therefore, various technically preferred limitations are added. However, the scope of the present invention is not limited to the following description. The embodiments are not limited to these embodiments unless otherwise specified.
[0016]
FIGS. 1 to 3 show a first embodiment of a facsimile apparatus according to the present invention. This embodiment gradually increases the supply power at the start of power supply. In You.
[0017]
FIG. 1 is a main part circuit block diagram of a
[0018]
In FIG. 1, a
[0019]
The
[0020]
The power
[0021]
The motor and electrical
[0022]
The
[0023]
The
[0024]
The
[0025]
The
[0026]
A line L, for example, a public telephone line, is connected to the
[0027]
When the energy-saving control signal is input from the
[0028]
The power
[0029]
Next, the operation of the present embodiment will be described. In the
[0030]
When a rising trigger signal is input from the energy saving
[0031]
That is, as shown in FIG. 2, when the low power supply control signal is input, the power
[0032]
In this state, as shown in FIG. 3, when the power control signal that has been low (0 V) is switched to high (+5 V), the
[0033]
When the energy saving canceling factor signal is input from the energy saving
[0034]
After a series of execution operations are completed and the apparatus enters the standby state again and a predetermined time has elapsed, the
[0035]
As shown in FIG. 3, when the power control signal is switched from high to low as shown in FIG. 3, the electric charge stored in the capacitor C1 is changed to a resistance as shown by the arrow (2) in FIG. Discharged instantaneously via R2 and diode D1, the potential at point A in FIG. 2 instantaneously drops, and transistor Tr1 is instantly turned off. Therefore, the + 5V system power output from the transistor Tr1 rapidly drops to 0V as shown in FIG. 3, and the supply of the system power to each part of the
[0036]
As described above, according to the present embodiment, when the power supply control signal switches from low to high, the system power output from power
[0037]
In the present embodiment, the on-time of the transistor Tr1 is adjusted by the time constant of the capacitor C1 and the resistor R1 when the power supply of the power
[0038]
Further, in the above embodiment, the power
[0039]
That is, in this case, in the power
[0040]
In the power
[0041]
Further, similarly to FIG. 4, as shown in FIG. 5, a + 5VE system power is supplied to the emitter from the
[0042]
That is, in this case, the power
[0043]
In the power
[0044]
In this state, when the power control signal is switched from low to high, the high power control signal is input to the base of the transistor Tr12, and the transistor Tr12 is turned on. As shown by the arrow (2) in FIG. , The capacitor C11 discharges infinitely low through the diode D11, the resistor R13 and the transistor Tr12. As the capacitor C11 discharges, the voltage at the point A gradually decreases, and the transistor Tr11 gradually turns on as the voltage at the point A decreases, finally changing the system power supply (+ 5VE) gradually to the
[0045]
After that, when the power supply control signal goes low again, the transistor Tr12 turns off. When the transistor Tr12 turns off, the capacitor C11 is charged via the resistor R12, and the voltage at the point A instantaneously goes high. To rise. When the voltage at the point A instantaneously rises to the high level, the transistor Tr11 is turned off instantaneously and stops supplying the +5 V system power.
[0046]
The use of the power
[0047]
7 and 8 are diagrams showing a second embodiment of the facsimile apparatus of the present invention. In this embodiment, the power supply unit is idling for a predetermined time lag (delay time) at the start of power supply. System power is supplied immediately after 1 It corresponds to.
[0048]
This embodiment is applied to a facsimile apparatus similar to the facsimile apparatus of the first embodiment, and only the configuration of the power supply switching unit is different. Therefore, in the description of the present embodiment, the same reference numerals used in FIG.
[0049]
7, the power
[0050]
The power
[0051]
The
[0052]
When the power supply control signal is low, the transistor Tr5 is off, and the capacitor C3 of the
[0053]
At this time, the electric charge charged in the capacitor C3 of the
[0054]
Thereafter, when the
[0055]
As described above, according to the present embodiment, the power supply is started for a predetermined period of time by the resistor R8 and the transistor Tr5 as the power dummy means at the start of the power supply, and then the power supply is started immediately. The idling of the
[0056]
In the present embodiment, the time of the time lag t2 is adjusted by the time constant of the capacitor C3 and the resistor R10 when the power supply of the power
[0057]
As shown in FIG. 9, the power
[0058]
In the power
[0059]
At this time, the electric charge charged in the capacitor C3 of the
[0060]
Thereafter, when the
[0061]
As described above, at the start of power supply, power consumption is performed by the resistor R8 and the transistor Tr5, which are power dummy means, during the time lag set by the
[0062]
Further, in the above-described embodiment, the
[0063]
In this case as well, the same effect as described above can be obtained. In this case, however, the energy saving
[0064]
In addition, as in FIG. 10, two power control signals S1 and S2 having a predetermined time lag t2 may be used to consume +5 V system power as shown in FIG.
[0065]
That is, as shown in FIG. 11, two power supply control signals S1 and S2 each including a transistor Tr5, a transistor Tr21, a transistor Tr22, a resistor R7, a resistor R8, a resistor R9, and a resistor R22 and having a predetermined time lag t2 are generated by the transistors. You may make it supply to Tr5 and transistor Tr22. That is, when the rising trigger signal is input, the energy saving
[0066]
In this case as well, the same effect as described above can be obtained. In this case, however, the energy saving
[0067]
FIGS. 12 and 13 are diagrams showing a third embodiment of the facsimile apparatus of the present invention. In this embodiment, each part of the facsimile apparatus is divided into a plurality of blocks, and a power switching unit is provided for each block. With In You.
[0068]
Note that the present embodiment is applied to a facsimile apparatus similar to the facsimile apparatus of the first embodiment, and the power switch section of the second embodiment is applied as a power switch section. The power supply switching unit is provided for each block of the facsimile machine. Therefore, in the description of the present embodiment, the following description will be made using the reference numerals used in FIG. 1 and the reference numerals used in FIGS. 7 and 9 as they are.
[0069]
12, each part of the
[0070]
The power
[0071]
The power supply switching section 3B is supplied with + 5VE system power from the
[0072]
When the
[0073]
As described above, according to the present embodiment, at the start of power supply, the system power supply SV1 is supplied to the
[0074]
As described above, the invention made by the present inventor has been specifically described based on the preferred embodiments. However, the present invention is not limited to the above, and can be variously modified without departing from the gist thereof. Needless to say.
[0075]
For example, in the above-described third embodiment, the power
[0076]
【The invention's effect】
[Brief description of the drawings]
FIG. 1 is a circuit block diagram of a facsimile apparatus to which a first embodiment of a facsimile apparatus according to the present invention is applied.
FIG. 2 is a detailed circuit diagram of a power supply switching unit in FIG. 1;
3 is a timing waveform chart of a power supply control signal input to a power supply switching unit in FIG. 2 and a system power supply output from the power supply switching unit.
FIG. 4 is a detailed circuit diagram of another example of the power supply switching unit in FIG. 1;
FIG. 5 is a detailed circuit diagram of still another example of the power supply switching unit in FIG. 1;
FIG. 6 is a timing waveform chart of a power supply control signal input to the power supply switching unit of FIG. 5 and a system power supply output from the power supply switching unit.
FIG. 7 is a detailed circuit diagram of a power supply switching unit of the facsimile apparatus to which the second embodiment of the facsimile apparatus of the present invention is applied.
8 is a timing waveform chart of a power supply control signal input to the power supply switching unit of FIG. 7 and a system power supply output from the power supply switching unit.
FIG. 9 is a detailed circuit diagram of another example of the power supply switching unit in FIG. 7;
FIG. 10 is a detailed circuit diagram of still another example of the power supply switching section of the facsimile apparatus to which the second embodiment of the facsimile apparatus of the present invention is applied.
11 is a detailed circuit diagram of another example of the power supply switching unit in FIG.
FIG. 12 is a main part circuit block diagram of a facsimile apparatus to which a third embodiment of the facsimile apparatus of the present invention is applied.
FIG. 13 is a timing waveform chart of a power supply control signal and a system power supply in FIG. 8;
[Explanation of symbols]
1 Facsimile machine
2 Power supply section
3, 3A, 3B power switching unit
4 Motor and electrical system driver
5 electrical components
6 Operation section
6a Energy-saving operation unit
7 Display
7a Energy saving display
8 Energy saving control section
9 Main control unit
10 Communication control unit
11 Modem
12 Power cord
20 Timer circuit
30 Facsimile machine
31, 32 blocks
Tr1 to Tr5, Tr11, Tr21, Tr22 Transistors
C1, C2, C3 capacitors
R1 to R10, R21, R22 Resistance
D1 to D3 diode
IC1, IC2 amplifier circuit
Claims (1)
前記電力供給の開始時に供給電力を所定量消費させる電力ダミー手段と、
電力供給を開始させるタイマー手段と、
前記電力ダミー手段に対して制御信号を送出する省エネ制御部とを備え、
前記所定の開始信号により前記省エネ制御部が前記制御信号を送出して前記電力ダミー手段の作動を開始させ、その作動開始と共に前記タイマー手段が作動を開始し、該タイマー手段は前記制御信号の送出開始から、前記電源部から前記ユニットへの電力供給を開始させるまでの所定のタイムラグを形成させ、その所定のタイムラグが経過するまでは前記電力ダミー手段が前記電源部からの供給電力の一部を消費し、その所定のタイムラグが経過すると、前記電源部からの供給電力の一部が前記電力ダミー手段により消費されつつ前記電源部から前記ユニットへの電力供給が開始されるようにしたことを特徴とするファクシミリ装置。Performs power supply from the power source unit to each unit, to stop the power supply from the power supply unit during a predetermined waiting to a predetermined said unit, prior to resuming the power supply that has the stopped by a predetermined start signal SL in the facsimile apparatus for performing energy-saving control to return the operation of the units,
A power dummy means for a predetermined amount consumed power supplied at the start of the pre-Symbol power supply,
Timer means for starting power supply ,
An energy saving control unit that sends a control signal to the power dummy unit,
In response to the predetermined start signal, the energy saving control unit sends the control signal to start the operation of the power dummy unit, and at the same time as the start of the operation, the timer unit starts operating, and the timer unit sends the control signal. From the start, a predetermined time lag is formed until the power supply from the power supply unit to the power supply unit is started, and the power dummy unit reduces a part of the power supplied from the power supply unit until the predetermined time lag elapses. When the predetermined time lag elapses, power supply from the power supply unit to the unit is started while a part of the power supply from the power supply unit is consumed by the power dummy unit. Facsimile machine.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11043797A JP3555002B2 (en) | 1996-10-11 | 1997-04-11 | Facsimile machine |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-289352 | 1996-10-11 | ||
JP28935296 | 1996-10-11 | ||
JP11043797A JP3555002B2 (en) | 1996-10-11 | 1997-04-11 | Facsimile machine |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10173840A JPH10173840A (en) | 1998-06-26 |
JP3555002B2 true JP3555002B2 (en) | 2004-08-18 |
Family
ID=26450068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11043797A Expired - Fee Related JP3555002B2 (en) | 1996-10-11 | 1997-04-11 | Facsimile machine |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3555002B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4278884B2 (en) | 2001-03-29 | 2009-06-17 | 株式会社リコー | Image forming apparatus having communication function and control method thereof |
JP4546782B2 (en) * | 2004-07-16 | 2010-09-15 | 株式会社リコー | Equipment with energy saving mode |
JP2009183096A (en) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | Power supply circuit |
DE102008035756A1 (en) * | 2008-07-31 | 2010-02-04 | Robert Bosch Gmbh | Apparatus and method for reducing the energy consumption of a machine or plant |
JP6132439B2 (en) * | 2014-05-29 | 2017-05-24 | 京セラドキュメントソリューションズ株式会社 | Image forming apparatus |
JP6596651B2 (en) * | 2015-04-20 | 2019-10-30 | パナソニックIpマネジメント株式会社 | Power control device and device equipped with the same |
-
1997
- 1997-04-11 JP JP11043797A patent/JP3555002B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10173840A (en) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0171857B1 (en) | The control circuits for power supply | |
KR960011625A (en) | Computer Power Supply Control | |
JPH10257761A (en) | Power supply apparatus capable of quick re-starting | |
JP2006288020A (en) | Standby power cut-off device | |
JP3555002B2 (en) | Facsimile machine | |
JP2001103740A (en) | Power source circuit | |
US5555167A (en) | Power supply apparatus with a power-saving function | |
KR100942922B1 (en) | Power Management Unit controlling Wake-up Sequence and Method thereof | |
KR0133827B1 (en) | Switching controlled timer | |
JP2002232613A (en) | Power supply switching apparatus for facsimile machine | |
KR100299760B1 (en) | Power-saving standby power control device and method | |
US5569965A (en) | Control method for reducing quiescent current | |
US7088164B2 (en) | Semiconductor integrated circuit device and electronic appliance with power control | |
KR0150157B1 (en) | Power saving apparatus and method for vcr | |
KR970008816A (en) | Power saving device of printer by power off mode | |
CN112260337B (en) | Low-power-consumption control circuit of lithium battery | |
KR20050096430A (en) | Circuit and method for power saving of mobile communication terminal | |
KR960008249Y1 (en) | Circuit for power-saving | |
JPH08322144A (en) | Power supply circuit | |
JP3428398B2 (en) | Power supply circuit | |
JP3318465B2 (en) | Power circuit | |
JP2001186657A (en) | Power saving circuit | |
KR930006136Y1 (en) | Main switch circuit used for remote control | |
JPH09130981A (en) | Charge control device | |
KR101025905B1 (en) | Power saving circuit having soft switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |