JP3551171B2

JP3551171B2 - Optimal recording power detection method

Info

Publication number: JP3551171B2
Application number: JP2001266362A
Authority: JP
Inventors: 高司武田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-09-03
Filing date: 2001-09-03
Publication date: 2004-08-04
Anticipated expiration: 2016-08-27
Also published as: JP2002117544A

Description

【０００１】
【発明の属する技術分野】
本発明は光記録装置における最適記録パワー検出方法に関するものである。

【０００２】
【従来の技術】
ピットの両端に情報を持たせたエッジ記録で、少なくとも２値以上の記録パワー値とパルスで記録する光記録装置において、従来この種の最適記録パワー検出手段は、記録パワーをパラメータとし、通常の再生と同様の検出で信号を記録した時のエラーの個数をカウントし行っており、この方法だと、記録パワーに対するエラー数の変化が少なく最適記録パワーの検出に誤差が生じた。また、最適記録パワーを検出する半径位置は一枚のディスクで数ヶ所に及んでいた。
一方、最適パワー検出においては、記録レーザパワーを設定し、テストセクタに対し書込み、その後再生しエラーの個数をカウントする、同様の動作を記録パワーを一定値ずらし繰返し行う、というシーケンスをとっていた。記録後再生を行うには少なくともディスクの一周の回転を待たねばならず、これを繰返し行う最適記録パワー検出は非常に時間のかかる動作になる。
【０００３】
【発明が解決しようとする課題】
本発明は上記課題を解決するためのものであり、最適記録パワー検出時のエラーの発生を急峻にし、しかも、ディスクで３箇所以内のテストゾーンのみで最適記録パワーの検出工程を行えば、ディスク全体の最適記録パワーの設定を行うことができる。また、連続消去、記録、再生を行うことで、最適記録パワーの検出を従来の半分以下の時間で行うことを主な目的とする。
【０００４】
【課題を解決するための手段】
上記課題を解決する本発明の最適記録パワー検出方法は、
ピットの両端に情報を持たせたエッジ記録で、少なくとも２値以上の記録パワー値とパルスで記録する光記憶装置において、
最適記録パワーを検出する時の記録パターンを記録する第１の工程と、
前記第１の工程で記録した信号を再生する第２の工程と、
通常の再生時に再生波形をコンパレートするスライスレベル補正回路を働かせないようにして、データスライスレベルを一定値に固定するとともに、この一定値に固定されたデータスライスレベルでコンパレートした信号からデータを検出するデータ検出ウインドウを前記通常の再生時よりも狭く設定する第３の工程と、
第２の工程で再生された信号を、第３の工程で設定された前記データスライスレベルと前記データ検出ウインドウによって検出して、エラーレートを検出する第４の工程と、
前記第１の工程で記録する記録パワーを変更するとともに、前記第１乃至第４の肯定を繰り返して、エラーレートの底部分の記録パワーを最適記録パワーとする第５の工程と、
を有することを特徴とする。
【００１０】
【作用】
通常再生時には、アナログ信号をコンパレートするデータスライスレベルを、信号の変化に合わせスライスレベル補正を行い、信号のエンベロープ変化等に対し安定した検出が得られる方法を用いている。このデータスライスレベルを固定値にすると、記録パワーの変化によるアシンメトリの発生に追従できなくなり、記録パワーに対し急激にエラーの発生個数が変化し、精度良い最適記録パワー検出が可能になる。さらに、この一定値に固定されたデータスライスレベルでコンパレートした信号からデータを検出するデータ検出ウインドウを通常再生時よりも狭く設定することによっても、エラーの発生個数が変化し、一層精度良い最適記録パワー検出が可能になる。

【００１３】
【発明の実施の形態】
（実施例１）
図１は本発明の実施例１における記録波形を示す概略図である。
図１（ａ）にはアナログ再生波形を示す。記録パターンは、１ー７変調で最短パターンである２Ｔを５Ｔ信号で挟んだ、５Ｔ、２Ｔ、の繰返しである（Ｔは検出ウィンドウの時間幅である。）。１０１は記録パワーの小さい時の再生波形、１０２は記録パワーの大きい時の再生波形を示す。ここで通常の再生時にはデータスライスレベルはスライスレベル補正回路が働くために、記録パワーの小さい時のスライスレベルは１０４のレベルに補正され、記録パワーの大きい時のスライスレベルは１０５のレベルに補正され、記録パワー変動に対しエラーが起こりにくい回路となっている。そこで、スライスレベル補正回路を働かせないようにして、データスライスレベルを一定値に固定すると、再生信号が変化してもデータスライスレベルは変化せず、１０３のデータスライスレベルとなる。（ｂ）には（ａ）のアナログ波形を１０３でデータスライスした後のデジタル波形を示す。１０６はアナログ波形１０１のスライスされたデジタル波形で、１０７はアナログ波形１０２のスライスされたデジタル波形である。このように最短パターンは記録パワーによって、データスライス後のパルス幅が大きく変化しエラーの出る確率が急激に変化する。
【００１４】
図２に記録パワーによる１セクター当りのエラーバイト数を示す。２０１はデータスライスレベル補正回路を働かせた場合のエラーバイト数を示し、２０２はデータスライスレベルを一定値に固定した場合のエラーバイト数を示す。このようにデータスライスレベルを一定値に固定した場合の記録パワーに対する変化は非常に急峻となり、最適記録パワー検出を非常に精度よく行える。
【００１５】
図３にアナログ波形とエンベロープ検出波形を示す。アナログ波形３０１は、反射率の変動等の変動によりＡＣ、及びＤＣ成分の変動を起す。エンベロープ検出回路により、３０２、３０３に示す波形が得られる。図４にエンベロープ検出回路のブロック図を示す。ブロック図の上半分がエンベロープのトップレベル検出回路、下半分がエンベロープのボトムレベル検出回路を示す。これらはピーク検出を応用した回路の一例であり、信号３０１をＡ／Ｄ変換した後計算によりエンベロープを算出する方法もとることが出来る。
【００１６】
図５に最適パワー検出に用いるデータスライスレベル生成回路のブロック図を示す。アナログ信号３０１からエンベロープのトップレベル検出回路によりトップレベル３０２が出力される。一方、アナログ信号３０１からエンベロープのボトムレベル検出回路によりボトムレベル３０３が出力される。抵抗５０１、５０２によりトップレベルとボトムレベルは抵抗分割されデータスライスレベル５０３を生成する。この実施例では抵抗５０１は８．２ｋΩ、抵抗５０２は１２ｋΩとし、トップレベルとボトムレベルの約６０％のレベルをデータースライスレベルとした。
【００１７】
図６に最適パワー検出に用いる、Ａ／Ｄ回路を使用するデータスライスレベル生成回路ブロック図を示す。アナログ信号３０１からエンベロープのトップレベル検出回路によりトップレベル３０２が出力される。一方、アナログ信号３０１からエンベロープのボトムレベル検出回路によりボトムレベル３０３が出力される。アナログのトップレベル信号はＡ／Ｄ６０１によりデジタル化され、ボトムレベル信号はＡ／Ｄ変換６０２によりデジタル化される。Ａ／Ｄ変換６０１，６０２より出力されたデータを演算器６０３によりデータースライスレベルのデータを算出し、Ｄ／Ａ変換６０４によりデータスライスレベル６０５を生成する。この実施例では、演算部６０３でのトップレベルとボトムレベルに対するデータスライスレベルを６０％とする演算を行っている。
（実施例２）
図７に最適パワー検出に用いる、Ａ／Ｄ回路を使用するもう一つの実施例に基づくデータスライスレベル生成回路ブロック図を示す。アナログ信号３０１からのアナログ信号をＡ／Ｄ変換器７０１でアナログ／デジタル変換を行い、デジタル信号を処理する演算部７０２で、トップレベルとボトムレベルを検出する工程を経て、データースライスレベルの算出を行う。その演算出力をＤ／Ａ変換器７０３によりデータスライスレベル７０４を生成する。ここでのデータスライスレベルは演算部で行うので、演算部にヘッドの現在の位置情報または、ゾーン情報を与え、その情報によりデータスライスレベルをきめ細かく設定している。ゾーンとは、ディスクを径方向に複数に分割したときのそれぞれの領域をいう。
【００１８】
図８に記録パワーに対するエラーバイト数を、通常の再生時（データスライスレベル補正時）と最適記録パワー検出時で示す。（ａ）は内周、（ｂ）は外周を示す。まず、内周において（ａ）で説明する。８０１に通常の再生時の記録パワーに対するエラーバイト数を示す。８０２に最適記録パワー検出時で、データスライスレベルをトップレベルとボトムレベルに対し６０％に設定した時の記録パワーに対するエラーバイト数を示し、８０３に最適記録パワー検出時で、データスライスレベルをトップレベルとボトムレベルに対し６３％に設定した時の記録パワーに対するエラーバイト数を示す。このように、内周の最適パワーは、データスライスレベルをトップレベルとボトムレベルに対し６３％に設定した時に求めた最適記録パワーと一致し、データスライスレベルをトップレベルとボトムレベルに対し６０％に設定した時に求めた最適記録パワーとは一致しない。ここに、最適記録パワーとは、エラーバイト数が最小となる底部分の中心部の記録パワーのことである。
【００１９】
一方、外周における現象を（ｂ）で説明する。８０４に通常の再生時の記録パワーに対するエラーバイト数を示す。８０５に最適記録パワー検出時で、データスライスレベルをトップレベルとボトムレベルに対し６０％に設定した時の記録パワーに対するエラーバイト数を示し、８０６に最適記録パワー検出時で、データスライスレベルをトップレベルとボトムレベルに対し６３％に設定した時の記録パワーに対するエラーバイト数を示す。このように、内周の最適パワーは、データスライスレベルをトップレベルとボトムレベルに対し６０％に設定した時に求めた最適記録パワーと一致し、データスライスレベルをトップレベルとボトムレベルに対し６３％に設定した時に求めた最適記録パワーとは一致しない。このように内周と外周での最適記録パワーの検出時のデータスライスレベルの違いにより検出する最適記録パワーが変化していることから、内周と外周でデータスライスレベルをトップレベルとボトムレベルに対する比を変える必要がある。この実施例ではデータスライスレベルをトップレベルとボトムレベルに対し６０％と６３％の２種類持ち、内周では６３％、外周では６０％のスライスレベルとした。具体的な回路の一例を図９に示す。アナログ信号３０１よりエンベロープ検出回路により生成されたトップ信号３０２とボトム信号３０３を直列に接続された抵抗９０１、９０２、９０３の両端に接続し、抵抗９０１と９０２の間と抵抗９０２と９０３の間、２つをアナログスイッチ９０４に入力し、どちらか一方を制御線９０６で選択する。アナログスイッチ９０４によって選択された信号がデータスライスレベル９０５として得られる。
【００２０】
図１０に各ゾーンにおける最適記録パワーを示す。内周のテストゾーンにおける最適記録パワーを１００１に，外周のテストゾーンにおける最適記録パワーを１００２に示す。各ゾーンにおける最適記録パワーを黒丸印の１００３に示す。予め標準ディスクで求めておいた近似式の２次の係数，０．０１と内外周のテストゾーンで求めた最適記録パワーによって，式
【００２１】
【数４】

【００２２】
の係数Ａ，Ｂの値を求めることが出来る。ここで求めた近似式による各ゾーンの最適記録パワーの値を実線１００４で示す。このように内外周のみの最適記録パワーの検出のみで各ゾーンの最適記録パワーが精度±０．１ｍＷで求めることが出来る。図１１に各ゾーンの最適記録パワー設定工程を示す。内外周のテストゾーンにより最適記録パワーを求め，予めメモリに貯えておいた２次の係数とにより，２次式の１次以下の係数を算出し，２次式を完成させる。その後，ゾーンの情報を与えることによりそのゾーンの最適記録パワーを算出を行う。
【００２３】
ゾーンに対する最適記録パワーの近似式の２次の係数がばらつくディスクの場合を図１２に示す。ディスクＡは２次の係数が小さく，ディスクＢは大きい。従って，予め標準ディスクで２次の係数を求めることができない。この場合，中周（ゾーン５）のテストゾーンも内外周に加え最適記録パワー検出を行い，その３点により，２次以下の係数３つを算出する。ディスクＡでは，内，中，外周の最適パワー検出により最適記録パワー１２０１，１２０２，１２０３を求め２次近似式の係数を算出し各ゾーンの最適記録パワー１２０７を得る。また２次の係数の大きいディスクＢでは，内，中，外周の最適パワー検出により最適記録パワー１２０４，１２０５，１２０６を求め２次近似式の係数を算出し各ゾーンの最適記録パワー１２０８を得る。このように近似式の２次の係数がばらつくディスクの場合は，内，中，外最適パワー検出により２次の係数も同時に算出する。但，２次の係数の算出は，ディスク挿入時のみ行い，その後の温度変化，経時変化に対応した最適記録パワー検出の時点では，２次の係数はディスク挿入時の値を用い，内外周のみの最適記録パワー検出で１次以下の係数を算出して２次近似式を得る。つまり，ディスク挿入時は内，中，外周の３点で最適記録パワーを検出し，２次以下の係数を算出し，２次の係数をメモリに貯えておく。その後一定時間経過毎の，温度変化及び経時変化に対応した最適記録パワー検出は，メモリに貯えた２次の係数を用い内外周のみで行われる。
（実施例３）
図１３にパルストレイン記録を行う時の４値記録パルス波形を示す。１３０１はプリヒートパワー：Ｐａで，１３０２は記録パワー１：Ｐｗ１，１３０３は記録パワー２：Ｐｗ２，１３０４は熱遮断パワー：Ｐｃである。これらはエッジ記録の時エッジにおける熱制御を行う為に設定されたパワーである。この実施例では熱干渉を抑える目的で，
【００２４】
【数５】

【００２５】
という比に設定した。また，線速が変化に応じて絶対パワーは変化させるが，上記のパルストレイン内でのパワー比は変化させていない。図１４に内外周におけるパルストレイン波形を示す。線速の遅い内周は１４０１の波形になり，線速の速い外周では１４０２になる。この場合両者とも，プリヒートパワー：Ｐａ，記録パワー１：Ｐｗ１，記録パワー２：Ｐｗ２，熱遮断パワー：Ｐｃ，の比は同じである。
【００２６】
本実施例におけるエラー検出工程の概略図を図１５に示す。記録パワーを例えば５ｍＷ〜８ｍＷまで間隔０．２ｍＷで５セクター単位で記録し，記録パワー毎のエラー数を検出する。まず１５０１に示す工程でエラー訂正を中止し再生を行う。工程１５０２では検出したセクター毎のエラーバイト数を計測する。その結果，表１５０３に示した，セクター番号に対するエラー数となる。工程１５０４によりエラーバイト数の多い方から２番目までのセクターを除外し，工程１５０５で残りの３セクターのエラーバイト数を合計する。工程１５０６により記録パワーと工程１５０５で求めたエラーバイト数を対でメモリに格納する。この一連の工程を各記録パワー毎に繰返し，一番エラーバイト数の少なかった記録パワーを最適記録パワーとする。
【００２７】
図１６に本実施例で示した記録パワーに対するエラーバイト数のグラフを示す。この図を基に最適記録パワー検出工程を説明する。まず記録パワー７．８ｍＷのエラーバイト数が５となり最小値となっている。その隣記録パワーの低い７．６ｍＷでのエラーバイト数は７となっておりエラーバイト数は２増加している。また，７．４ｍＷはエラーバイト数１８と１３増加となり，７．２ｍＷはエラーバイト数２３と１８増加となる。一方，パワーその隣記録パワーの高い８．０ｍＷでのエラーバイト数は６となっておりエラーバイト数は１増加している。また，８．２ｍＷはエラーバイト数１２と７増加となり，８．４ｍＷはエラーバイト数２３と１８増加となる。このように，エラーバイト数が最少のエラーバイト数に対する増加が５バイト以内である記録パワーが複数個存在する場合，５バイト以内である記録パワーの１ステップ小さい記録パワー，ここでは７．４ｍＷと，２ステップ小さい記録パワー７．２ｍＷのエラーバイト数が単調増加していて，且つ，１ステップ大きい記録パワー８．２ｍＷと２ステップ大きい記録パワー８．４ｍＷにおいてのエラーバイト数も単調増加しているという条件を満足すれば，最少のエラーバイト数に対する増加が５バイト以内の記録パワーの平均を最適記録パワーとする。
【００２８】
図１７にテストゾーンにおける最適記録パワー検出に用いるセクターを示す。テストゾーンは，トラックに沿って開始位置１７０１を先頭に外側に向かって終了位置１７０２まで設定されている。最適記録パワー検出にはその一部を用いる。本実施例では，２ｍＷのレンジで０．２ｍＷステップで記録パワーを設定し各記録パワーで８セクター記録エリアを持つ方法をとる。記録パワー設定のため２セクター要するので，１記録パワーステップ当り１０セクターを使用する。従って最適記録パワー検出には，１００セクター必要となる。最適記録パワー検出は，先頭セクター位置１７０３から終了セクター位置１７０４となる。テストゾーンのセクター数より少なく最適記録パワー検出に要するセクターを十分少なくなるよう設定してあるので，最適記録パワー検出の先頭セクターは，テストゾーン開始セクター位置から，最適記録パワー検出の終了セクター１７０４がテストゾーン終了位置１７０２と一致する時の記録パワー検出開始セクター位置までの間で，設定可能となる。実際の最適記録パワー検出開始セクターは上記の設定可能セクター位置の範囲内でランダムに設定される。
【００２９】
図１８に最適記録パワー検出工程の工程内容を示す。工程１８０１では最適記録パワー検出開始セクターを設定可能セクター位置の範囲内でランダムに設定する。次の工程１８０２において，最適記録パワー検出開始セクターから終了セクターまで連続消去を行う。１８０３で示したルーチンでは，連続記録を行う。即ち，２セクター通過する時間を用い記録パワーを設定した後８セクター記録し，その後シーク及びトラックジャンプを行わず連続して記録パワー設定，記録を指定された記録パワーになるまで繰返す。ルーチン１８０３終了後，最適記録パワー検出開始セクターに戻り，１８０４に示す連続再生工程を行う。この再生時に実施例２で示したエラーバイト数検出を行い最適記録パワーを得る。
【００３０】
図１９に最適記録パワー検出時の再生方法を示す。ディスクにおけるセクター内容を１９０１〜１９０５に示す。セクターの先頭には，アドレス情報があるＩＤ部１９０１があり，１９０２のギャップ，１９０３のＶＦＯ，１９０４のシンクパターン，１９０５のデータ部の順番に配列されている。１９０６で示したＩＤ部からデータ記録エリアのシンクパターンまでは，通常の再生をとる。つまり，上記の間はデータスライスレベルもデーターパターンに追従させしかもデータ検出ウインドウも１００％とする。これにより，アドレスデータを読み誤ることが無く，しかもデーター領域でのＰＬＬも良好に動作する。その後，１９０７で示した領域では，データスライスレベルを固定し，データ検出ウインドウも３０％程度狭く設定して，エラー検出を行う。この領域は最適記録パワー検出の為の長短の繰返しの特殊パターンが記録されている。この設定の組合わせにより，最適記録パワー検出のために，記録パワーを故意に変動させた時にもアドレス情報，精度の良いＰＬＬ，及び，シンクパターンの確実な検出が行え，確実で精度の良い最適記録パワー検出が出来る。
【００３１】
【発明の効果】
以上説明したように本発明によれば、以下の効果が得られる。
通常再生時には、アナログ信号をコンパレートするデータスライスレベルを、信号の変化に合わせスライスレベル補正を行い、信号のエンベロープ変化等に対し安定した検出が得られる方法を用いている。このデータスライスレベルを固定値にすると、記録パワーの変化によるアシンメトリの発生に追従できなくなり、記録パワーに対し急激にエラーの発生個数が変化し、精度良い最適記録パワー検出が可能になる。
さらに、この一定値に固定されたデータスライスレベルでコンパレートした信号からデータを検出するデータ検出ウインドウを通常再生時よりも狭く設定することによっても、エラーの発生個数が変化し、一層精度良い最適記録パワー検出が可能になる。
このようにして、短時間で精度良く、最適記録パワーを検出することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の再生波形を示す概略図である。
【図２】本発明の実施例１の記録パワーに対するエラー数を示す図である。
【図３】本発明の実施例１のアナログ波形のエンベロープ検出波形を示図である。
【図４】本発明の実施例１のエンベロープ検出回路のブロック図を示す。
【図５】本発明の実施例１のデータスライスレベル生成回路のブロック図である。
【図６】本発明の実施例１のＡ／Ｄ回路を用いたデータスライスレベル生成回路のブロック図である。
【図７】本発明の実施例２のＡ／Ｄ回路を用いたデータスライスレベル生成回路のブロック図である。
【図８】本発明の実施例２の記録パワーに対するエラーバイト数を示す図である。
【図９】本発明の実施例２のデータスライスレベル生成回路のブロック図である。
【図１０】本発明の実施例２の各ゾーンにおける最適記録パワーを示す図である。
【図１１】本発明の実施例２の最適記録パワー設定工程を示す図である。
【図１２】本発明の実施例２の最適記録パワーの近似式にばらつきがある場合のを示す図である。
【図１３】本発明の実施例３のパルストレイン記録波形を示す図である。
【図１４】本発明の実施例３の内外周におけるパルストレイン記録波形を示す図である。
【図１５】本発明の実施例３のエラー数検出工程を示す概略図である。
【図１６】本発明の実施例３の記録パワーに対するエラーバイト数を示す図である。
【図１７】本発明の実施例３のテストゾーンにおける最適記録パワー検出に用いるセクターを示す図である。
【図１８】本発明の実施例３の最適記録パワー検出工程内容を示す概略図である。
【図１９】本発明の実施例３の最適記録パワー検出時の再生方法を示す図である。
【符号の説明】
５０１，５０２・・・・スライスレベル設定用抵抗
５０３・・・・・・・・データスライスレベル
６０１，６０２・・・・アナログ／デジタル変換器
６０３・・・・・・・・演算器
６０４・・・・・・・・デジタル／アナログ変換器
６０５・・・・・・・・データスライスレベル
７０１・・・・・・・・アナログ／デジタル変換器
７０２・・・・・・・・演算器
７０３・・・・・・・・デジタル／アナログ変換器
７０４・・・・・・・・データスライスレベル
８０１・・・・・・・・内周通常再生時
８０２・・・・・・・・データスライスレベル６０％時
８０３・・・・・・・・データスライスレベル６３％時
８０４・・・・・・・・外周通常再生時
８０５・・・・・・・・データスライスレベル６０％時
８０６・・・・・・・・データスライスレベル６３％時
９０４・・・・・・・・アナログスイッチ
９０６・・・・・・・・位置信号制御線
１７０１・・・・・・・テストゾーン開始セクター
１７０２・・・・・・・テストゾーン終了セクター
１７０３・・・・・・・最適記録パワー検出開始セクター
１７０４・・・・・・・最適記録パワー終了セクター
１８０３・・・・・・・連続記録工程
１８０４・・・・・・・連続再生工程
１９０６・・・・・・・通常再生モード時
１９０７・・・・・・・最適記録パワー検出モード時[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for detecting an optimum recording power in an optical recording apparatus.

[0002]
[Prior art]
In an optical recording apparatus that performs recording by using at least two or more recording power values and pulses by edge recording in which information is provided at both ends of a pit, conventionally, this type of optimum recording power detection means uses a recording power as a parameter, The number of errors at the time of recording a signal was detected by the same detection as in the reproduction, and according to this method, the change in the number of errors with respect to the recording power was small and an error occurred in the detection of the optimum recording power. In addition, the radial position at which the optimum recording power is detected extends to several positions on one disk.
On the other hand, in the detection of the optimum power, a sequence of setting a recording laser power, writing to a test sector, then reproducing and counting the number of errors, and repeating the same operation with a shift of the recording power by a fixed value is repeated. . To perform reproduction after recording, it is necessary to wait at least for one rotation of the disk, and the optimum recording power detection that repeats this operation is a very time-consuming operation.
[0003]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and it is possible to steeply generate an error when detecting an optimum recording power, and to perform a process of detecting an optimum recording power only within three test zones on a disk. It is possible to set the overall optimum recording power. It is another object of the present invention to perform continuous erasure, recording, and reproduction so that the optimum recording power can be detected in less than half the time required in the related art.
[0004]
[Means for Solving the Problems]
An optimal recording power detection method of the present invention for solving the above problems
In an optical storage device that performs recording by using at least two or more recording power values and pulses by edge recording in which information is provided at both ends of a pit,
A first step of recording a recording pattern when detecting an optimum recording power;
A second step of reproducing the signal recorded in the first step;
The slice level correction circuit that compares the playback waveform during normal playback is deactivated, so that the data slice level is fixed at a constant value, and data from the signal that is compared at the fixed data slice level is fixed. A third step of setting a data detection window to be detected narrower than at the time of the normal reproduction;
A fourth step of detecting an error rate by detecting the signal reproduced in the second step with the data slice level and the data detection window set in the third step;
A fifth step of changing the recording power to be recorded in the first step and repeating the first to fourth affirmations to set the recording power at the bottom of the error rate to the optimum recording power;
It is characterized by having.
[0010]
[Action]
At the time of normal reproduction, a method is used in which a slice level correction is performed on a data slice level for comparing an analog signal in accordance with a change in the signal, and stable detection can be obtained with respect to a change in the envelope of the signal. If the data slice level is set to a fixed value, it becomes impossible to follow the occurrence of asymmetry due to a change in recording power, and the number of errors that occur rapidly changes with respect to the recording power, making it possible to detect the optimum recording power with high accuracy. Further, by setting the data detection window for detecting data from a signal which is compared with the data slice level fixed to the fixed value to be narrower than that at the time of normal reproduction, the number of occurrences of errors changes, and more accurate optimization is performed. Recording power detection becomes possible.

[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
(Example 1)
FIG. 1 is a schematic diagram showing a recording waveform according to the first embodiment of the present invention.
FIG. 1A shows an analog reproduction waveform. The recording pattern is a repetition of 5T and 2T in which 2T, which is the shortest pattern in 1-7 modulation, is sandwiched between 5T signals (T is the time width of the detection window). Reference numeral 101 denotes a reproduction waveform when the recording power is low, and reference numeral 102 denotes a reproduction waveform when the recording power is high. At the time of normal reproduction, the slice level correction circuit operates for the data slice level, so that the slice level when the recording power is low is corrected to the level of 104, and the slice level when the recording power is high is corrected to the level of 105. Thus, the circuit is less prone to errors due to fluctuations in recording power. Therefore, when the data slice level is fixed to a constant value so that the slice level correction circuit does not operate, the data slice level does not change even if the reproduction signal changes, and becomes the data slice level of 103. FIG. 2B shows a digital waveform obtained by data slicing the analog waveform of FIG. 106 is a sliced digital waveform of the

analog waveform

101, and 107 is a sliced digital waveform of the analog waveform 102. As described above, in the shortest pattern, the pulse width after data slicing changes greatly depending on the recording power, and the probability of an error suddenly changes.
[0014]
FIG. 2 shows the number of error bytes per sector depending on the recording power. 201 indicates the number of error bytes when the data slice level correction circuit is activated, and 202 indicates the number of error bytes when the data slice level is fixed at a constant value. As described above, when the data slice level is fixed at a constant value, the change with respect to the recording power becomes very steep, and the optimum recording power can be detected with high accuracy.
[0015]
FIG. 3 shows an analog waveform and an envelope detection waveform. The analog waveform 301 causes fluctuations in AC and DC components due to fluctuations such as fluctuations in reflectance. The

waveforms

302 and 303 are obtained by the envelope detection circuit. FIG. 4 shows a block diagram of the envelope detection circuit. The upper half of the block diagram shows the top level detection circuit of the envelope, and the lower half shows the bottom level detection circuit of the envelope. These are examples of a circuit to which peak detection is applied, and a method of calculating the envelope by performing A / D conversion on the signal 301 and then calculating the envelope can be used.
[0016]
FIG. 5 shows a block diagram of the data slice level generation circuit used for the optimum power detection. A top level 302 is output from the analog signal 301 by an envelope top level detection circuit. On the other hand, a bottom level 303 is output from the analog signal 301 by an envelope bottom level detection circuit. The top level and the bottom level are divided by

resistors

501 and 502 to generate a data slice level 503. In this embodiment, the resistance 501 is set to 8.2 kΩ, the resistance 502 is set to 12 kΩ, and the level of about 60% of the top level and the bottom level is set as the data slice level.
[0017]
FIG. 6 shows a block diagram of a data slice level generation circuit using an A / D circuit, which is used for optimum power detection. A top level 302 is output from the analog signal 301 by an envelope top level detection circuit. On the other hand, a bottom level 303 is output from the analog signal 301 by an envelope bottom level detection circuit. The analog top level signal is digitized by the A / D 601, and the bottom level signal is digitized by the A / D converter 602. The data output from the A /

D converters

601 and 602 are used to calculate data slice level data by the arithmetic unit 603, and the data slice level 605 is generated by the D / A conversion 604. In this embodiment, the arithmetic unit 603 performs an operation to set the data slice level to the top level and the bottom level to 60%.
(Example 2)
FIG. 7 shows a block diagram of a data slice level generation circuit based on another embodiment using an A / D circuit, which is used for optimum power detection. The analog signal from the analog signal 301 is subjected to analog / digital conversion by the A / D converter 701, and the arithmetic unit 702 which processes the digital signal calculates the data slice level through the process of detecting the top level and the bottom level. Do. A data slice level 704 is generated from the operation output by the D / A converter 703. Since the data slice level is calculated by the calculation unit, the current position information or zone information of the head is given to the calculation unit, and the data slice level is finely set based on the information. Zones refer to respective areas when a disk is divided into a plurality of pieces in the radial direction.
[0018]
FIG. 8 shows the number of error bytes with respect to the recording power at the time of normal reproduction (at the time of data slice level correction) and at the time of detecting the optimum recording power. (A) shows the inner circumference and (b) shows the outer circumference. First, the inner circumference will be described in (a). Reference numeral 801 shows the number of error bytes with respect to the recording power during normal reproduction. Reference numeral 802 denotes the number of error bytes with respect to the recording power when the data slice level is set to 60% of the top level and the bottom level when the optimum recording power is detected, and 803 denotes the data slice level when the optimum recording power is detected. It shows the number of error bytes with respect to the recording power when 63% is set for the level and the bottom level. As described above, the optimum power on the inner circumference matches the optimum recording power obtained when the data slice level is set to 63% with respect to the top level and the bottom level, and the data slice level is 60% with respect to the top level and the bottom level. Does not match the optimum recording power obtained when the setting was made. Here, the optimum recording power is the recording power at the center of the bottom where the number of error bytes is minimized.
[0019]
On the other hand, the phenomenon at the outer periphery will be described with reference to FIG. Reference numeral 804 denotes the number of error bytes with respect to the recording power during normal reproduction. Reference numeral 805 indicates the number of error bytes with respect to the recording power when the data slice level is set to 60% of the top level and the bottom level when the optimum recording power is detected, and 806 indicates the data slice level when the optimum recording power is detected. It shows the number of error bytes with respect to the recording power when 63% is set for the level and the bottom level. As described above, the optimum power at the inner circumference matches the optimum recording power obtained when the data slice level is set to 60% of the top level and the bottom level, and the data slice level is 63% of the top level and the bottom level. Does not match the optimum recording power obtained when the setting was made. As described above, since the optimum recording power to be detected is changed by the difference in the data slice level at the time of detecting the optimum recording power between the inner circumference and the outer circumference, the data slice level in the inner circumference and the outer circumference is changed with respect to the top level and the bottom level. You need to change the ratio. In this embodiment, there are two types of data slice levels, 60% and 63% with respect to the top level and the bottom level. The slice level is 63% on the inner circumference and 60% on the outer circumference. FIG. 9 shows an example of a specific circuit. A top signal 302 and a bottom signal 303 generated by an envelope detection circuit from an analog signal 301 are connected to both ends of serially connected

resistors

901, 902, and 903, and between the resistors 901 and 902 and between the

resistors

902 and 903. Two are input to the analog switch 904, and one of them is selected by the control line 906. The signal selected by the analog switch 904 is obtained as a data slice level 905.
[0020]
FIG. 10 shows the optimum recording power in each zone. 1001 shows the optimum recording power in the inner test zone, and 1002 shows the optimum recording power in the outer test zone. The optimum recording power in each zone is indicated by a black circle 1003. The following equation is obtained based on the quadratic coefficient of the approximate expression previously obtained from the standard disk, 0.01, and the optimum recording power obtained in the inner and outer test zones.
(Equation 4)

[0022]
Of the coefficients A and B can be obtained. The optimum recording power value of each zone according to the approximate expression obtained here is indicated by a solid line 1004. As described above, the optimum recording power for each zone can be obtained with an accuracy of ± 0.1 mW only by detecting the optimum recording power only for the inner and outer circumferences. FIG. 11 shows an optimum recording power setting process for each zone. The optimum recording power is obtained from the inner and outer test zones, and the first-order and lower-order coefficients of the quadratic equation are calculated from the quadratic coefficients stored in the memory in advance to complete the quadratic equation. After that, the optimum recording power of the zone is calculated by giving the information of the zone.
[0023]
FIG. 12 shows a case of a disc in which the quadratic coefficient of the approximate expression of the optimum recording power for the zone varies. Disk A has a small second order coefficient and disk B has a large coefficient. Therefore, a secondary coefficient cannot be obtained in advance using a standard disk. In this case, in addition to the inner and outer circumferences of the test zone in the middle circumference (zone 5), optimum recording power detection is performed, and three secondary and lower coefficients are calculated from the three points. In the disk A, the

optimum recording powers

1201, 1202, and 1203 are obtained by detecting the optimum powers of the inner, middle, and outer peripheries, and the coefficients of the quadratic approximation are calculated to obtain the optimum recording power 1207 for each zone. In the case of the disc B having a large second order coefficient, the

optimum recording powers

1204, 1205, 1206 are obtained by detecting the inner, middle, and outermost optimum powers, and the coefficients of the quadratic approximation are calculated to obtain the optimum recording power 1208 for each zone. As described above, in the case of a disk in which the second order coefficient of the approximate expression varies, the second order coefficient is calculated at the same time by detecting the inner, middle, and outer optimum powers. However, the calculation of the second order coefficient is performed only when the disc is inserted, and at the time of detecting the optimum recording power corresponding to the temperature change and the aging change thereafter, the second order coefficient uses the value at the time of inserting the disc, and only the inner and outer circumferences are used. The first-order or lower-order coefficient is calculated by the optimum recording power detection to obtain a quadratic approximation. In other words, when a disc is inserted, the optimum recording power is detected at three points: inner, middle, and outer circumferences, a second-order coefficient or less is calculated, and the second-order coefficient is stored in a memory. After that, the optimum recording power detection corresponding to the temperature change and the aging change every time a fixed time elapses is performed only on the inner and outer circumferences using the second-order coefficient stored in the memory.
(Example 3)
FIG. 13 shows a quaternary recording pulse waveform when performing pulse train recording. 1301 is a preheat power: Pa, 1302 is a recording power 1: Pw1, 1303 is a recording power 2: Pw2, and 1304 is a heat cutoff power: Pc. These are the powers set for performing thermal control at the edge during edge recording. In this embodiment, in order to suppress thermal interference,
[0024]
(Equation 5)

[0025]
It was set to the ratio. Although the absolute power is changed in accordance with the change in the linear velocity, the power ratio in the pulse train is not changed. FIG. 14 shows the pulse train waveforms on the inner and outer circumferences. The inner circumference having a low linear velocity has a waveform 1401, and the outer circumference having a high linear velocity has a waveform 1402. In this case, the ratios of the preheat power: Pa, the recording power 1: Pw1, the recording power 2: Pw2, and the thermal cutoff power: Pc are the same in both cases.
[0026]
FIG. 15 shows a schematic diagram of the error detection step in this embodiment. The recording power is recorded in 5-sector units at intervals of 0.2 mW from, for example, 5 mW to 8 mW, and the number of errors for each recording power is detected. First, error correction is stopped and reproduction is performed in a step 1501. In step 1502, the number of detected error bytes for each sector is measured. As a result, the number of errors for the sector number shown in Table 1503 is obtained. In step 1504, the second to second sectors with the largest number of error bytes are excluded, and in step 1505, the number of error bytes in the remaining three sectors is totaled. In step 1506, the recording power and the number of error bytes obtained in step 1505 are stored in the memory in pairs. This series of steps is repeated for each recording power, and the recording power with the smallest number of error bytes is determined as the optimum recording power.
[0027]
FIG. 16 shows a graph of the number of error bytes with respect to the recording power shown in the present embodiment. The optimum recording power detection step will be described with reference to FIG. First, the number of error bytes at a recording power of 7.8 mW is 5, which is the minimum value. The number of error bytes at the next lower recording power of 7.6 mW is 7, and the number of error bytes increases by 2. In addition, 7.4 mW increases the number of error bytes by 18 and 13, and 7.2 mW increases the number of error bytes by 23 and 18. On the other hand, the number of error bytes at 8.0 mW where the power is high next to the recording power is 6, and the number of error bytes increases by one. Further, 8.2 mW increases the number of error bytes by 12 and 7, and 8.4 mW increases the number of error bytes by 23 and 18. In this way, when there are a plurality of recording powers whose increase in the number of error bytes with respect to the minimum number of error bytes is within 5 bytes, the recording power is one step smaller than the recording power within 5 bytes, here 7.4 mW. , The number of error bytes at a recording power of 7.2 mW smaller by two steps monotonically increases, and the number of error bytes at a recording power of 8.2 mW larger by one step and 8.4 mW larger by two steps also increases monotonically. Is satisfied, the average of the recording powers whose increase with respect to the minimum number of error bytes is within 5 bytes is determined as the optimum recording power.
[0028]
FIG. 17 shows sectors used for detecting the optimum recording power in the test zone. The test zone is set along the track from the start position 1701 to the end position 1702 outward. A part thereof is used for detecting the optimum recording power. In the present embodiment, a method is used in which the recording power is set in 0.2 mW steps in a range of 2 mW, and each sector has 8 sector recording areas at each recording power. Since two sectors are required for setting the recording power, ten sectors are used per recording power step. Therefore, 100 sectors are required for detecting the optimum recording power. The optimum recording power detection is from the start sector position 1703 to the end sector position 1704. Since the number of sectors required for the optimum recording power detection is set to be sufficiently smaller than the number of sectors in the test zone, the leading sector of the optimum recording power detection is determined by the end sector 1704 of the optimum recording power detection from the test zone start sector position. It can be set up to the recording power detection start sector position when it coincides with the test zone end position 1702. The actual optimum recording power detection start sector is set at random within the settable sector position.
[0029]
FIG. 18 shows the contents of the optimum recording power detection step. In step 1801, the optimum recording power detection start sector is set randomly within the settable sector position. In the next step 1802, continuous erasure is performed from the optimum recording power detection start sector to the end sector. In the routine indicated by 1803, continuous recording is performed. That is, after the recording power is set using the time for passing through two sectors, recording is performed for 8 sectors, and thereafter, the recording power setting and recording are repeated without performing seek and track jump until the designated recording power is reached. After the end of the routine 1803, the process returns to the optimum recording power detection start sector, and the continuous reproduction process shown in 1804 is performed. At the time of this reproduction, the number of error bytes shown in the second embodiment is detected to obtain the optimum recording power.
[0030]
FIG. 19 shows a reproducing method when the optimum recording power is detected. Sector contents on the disc are shown at 1901-1905. At the head of the sector, there is an ID section 1901 having address information, which is arranged in the order of a gap of 1902, a VFO of 1903, a sync pattern of 1904, and a data section of 1905. Normal reproduction is performed from the ID part indicated by 1906 to the sync pattern of the data recording area. In other words, during the above, the data slice level is made to follow the data pattern, and the data detection window is set to 100%. As a result, the address data is not erroneously read, and the PLL in the data area operates well. Thereafter, in the area indicated by 1907, the data slice level is fixed and the data detection window is set to be narrow by about 30% to perform error detection. In this area, a long and short repeated special pattern for detecting the optimum recording power is recorded. By this combination of settings, even when the recording power is intentionally fluctuated, the address information, the accurate PLL, and the sync pattern can be reliably detected for the optimum recording power detection. Recording power can be detected.
[0031]
【The invention's effect】
As described above, according to the present invention, the following effects can be obtained.
At the time of normal reproduction, a method is used in which a slice level correction is performed on a data slice level for comparing an analog signal in accordance with a change in the signal, and stable detection can be obtained with respect to a change in the envelope of the signal. If the data slice level is set to a fixed value, it becomes impossible to follow the occurrence of asymmetry due to a change in recording power, and the number of errors that occur rapidly changes with respect to the recording power, making it possible to detect the optimum recording power with high accuracy.
Further, by setting the data detection window for detecting data from a signal which is compared with the data slice level fixed to the fixed value to be narrower than that at the time of normal reproduction, the number of occurrences of errors changes, and more accurate optimization is performed. Recording power detection becomes possible.
In this manner, the optimum recording power can be accurately detected in a short period of time.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a reproduced waveform according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating the number of errors with respect to the recording power according to the first embodiment of the present invention.
FIG. 3 is a diagram illustrating an envelope detection waveform of an analog waveform according to the first embodiment of the present invention.
FIG. 4 is a block diagram of an envelope detection circuit according to the first embodiment of the present invention.
FIG. 5 is a block diagram of a data slice level generation circuit according to the first embodiment of the present invention.
FIG. 6 is a block diagram of a data slice level generation circuit using the A / D circuit according to the first embodiment of the present invention.
FIG. 7 is a block diagram of a data slice level generation circuit using an A / D circuit according to a second embodiment of the present invention.
FIG. 8 is a diagram illustrating the number of error bytes with respect to the recording power according to the second embodiment of the present invention.
FIG. 9 is a block diagram of a data slice level generation circuit according to a second embodiment of the present invention.
FIG. 10 is a diagram showing an optimum recording power in each zone according to the second embodiment of the present invention.
FIG. 11 is a diagram illustrating an optimum recording power setting step according to the second embodiment of the present invention.
FIG. 12 is a diagram illustrating a case where there is a variation in an approximate expression of an optimum recording power according to the second embodiment of the present invention.
FIG. 13 is a diagram showing a pulse train recording waveform according to the third embodiment of the present invention.
FIG. 14 is a diagram illustrating pulse train recording waveforms on the inner and outer peripheries according to the third embodiment of the present invention.
FIG. 15 is a schematic diagram illustrating an error number detection step according to a third embodiment of the present invention.
FIG. 16 is a diagram illustrating the number of error bytes with respect to the recording power according to the third embodiment of the present invention.
FIG. 17 is a diagram showing sectors used for optimum recording power detection in a test zone according to the third embodiment of the present invention.
FIG. 18 is a schematic diagram showing the contents of an optimum recording power detection step of Embodiment 3 of the present invention.
FIG. 19 is a diagram illustrating a reproducing method at the time of detecting the optimum recording power according to the third embodiment of the present invention.
[Explanation of symbols]
.., Slice level setting resistors 503,...

Data slice levels

601, 602,... Analog / digital converters 603,.・・・・・・ Digital / analog converter 605 ・・・・・・・・・ Data slice level 701 ・・・・・・・・・ Analog / digital converter 702 ・・・・・・・・・ Calculator 703 ・・・・・・・・・・・・・ Digital / analog converter 704 ・・・・・・・・・ Data slice level 801 803 at 60% data slice level 804 at 63% data level 805 at normal outer circumference playback 805 at data slice level 60% 806 ..... Data slur When the level is 63%: 904: Analog switch 906: Position signal control line 1701: Test zone start sector 1702: Test zone End sector 1703: Optimum recording power detection start sector 1704: Optimum recording power end sector 1803: Continuous recording step 1804: Continuous reproduction Step 1906: Normal playback mode 1907: Optimal recording power detection mode

Claims

In an optical storage device that records at least two or more recording power values and pulses by edge recording in which information is provided at both ends of a pit,
A first step of recording a recording pattern when detecting an optimum recording power;
A second step of reproducing the signal recorded in the first step;
The data slice level is fixed at a constant value by disabling the slice level correction circuit that compares the playback waveform during normal playback, and the data from the signal that is compared at the fixed data slice level is fixed A third step of setting a data detection window to be detected narrower than at the time of the normal reproduction;
A fourth step of detecting an error rate by detecting the signal reproduced in the second step with the data slice level and the data detection window set in the third step;
A fifth step of changing the recording power to be recorded in the first step and repeating the first to fourth affirmations to set the recording power at the bottom of the error rate to the optimum recording power;
A method for detecting an optimum recording power.