JP3548850B2 - 逓倍器 - Google Patents
逓倍器 Download PDFInfo
- Publication number
- JP3548850B2 JP3548850B2 JP33218098A JP33218098A JP3548850B2 JP 3548850 B2 JP3548850 B2 JP 3548850B2 JP 33218098 A JP33218098 A JP 33218098A JP 33218098 A JP33218098 A JP 33218098A JP 3548850 B2 JP3548850 B2 JP 3548850B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- signal
- signals
- output
- rectangular wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、高周波信号を逓倍して出力する逓倍器に関するものである。
【0002】
【従来の技術】
従来の逓倍器として、トランジスタやダイオードに大きな信号を与えその非線形特性を利用して高調波信号を得るものがあるが、この逓倍器では、不要な周波数成分である入力周波数成分やその奇数次の高調波成分が希望の周波数成分と比較し無視できない大きなレベルで生じていた。
【0003】
そこで、別の逓倍器として、ギルバートセル型の乗算器を用いて2個の入力信号を乗算し、逓倍出力を得るものが提案されているが、この逓倍器では、理論的には不要な周波数成分は抑圧されるものの、現実には直流電圧成分によるオフセットのため、不要な周波数成分が無視できないレベルで出力していた。
【0004】
図11はこのギルバートセル型の乗算器を用いて入力信号を逓倍したときの測定結果を示すものであり、入力信号の周波数は0.5GHzである。この結果から分かるように、希望の2倍の周波数成分(1GHz)と、不要な周波数成分である入力周波数成分(0.5GHz)やその奇数次の高調波成分のうちの最も希望の周波数成分に近くレベルが最も大きな3次の高調波成分(1.5GHz)とを比較すると、その差は30dB程度である。
【0005】
【発明が解決しようとする課題】
しかしながら、無線機の周波数変換器に希望の周波数のローカル電力を供給する手段として逓倍器を用いる場合、希望の周波数成分と不要な周波数成分とのレベル差は、通常では50dB程度が要求される。
【0006】
したがって、従来の逓倍器を用いた場合は、フィルタ回路を用いて不要な周波数成分を抑圧することが必要となるが、このフィルタ回路は小型化が難しく、無線機の回路の中で大きな体積を占めてしまう。
【0007】
本発明は以上のような点に鑑みてなされたものであり、その目的は、フィルタ回路を使用することなく、不要な周波数成分の出力レベルを十分抑圧できるようにした逓倍器を提供することである。
【0008】
【課題を解決するための手段】
上記目的を達成するための第1の発明は、入力信号を少なくとも一方の信号が矩形波の信号となる2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路から出力する2個の信号を乗算して出力するギルバートセル型の乗算器とを具備するよう構成した。
【0009】
第2の発明は、入力信号を矩形波に波形変換して出力する矩形波変換回路と、該矩形波変換回路の出力信号を2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路から出力する2個の信号を乗算して出力するギルバートセル型の乗算器とを具備するよう構成した。
【0010】
第3の発明は、入力信号を2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路の2個の出力信号のうちの一方の信号を矩形波に波形変換して出力する矩形波変換回路と、該矩形波変換回路の出力信号と前記レベルシフト回路の他方の出力信号とを乗算して出力するギルバートセル型の乗算器とを具備するよう構成した。
【0011】
第4の発明は、第1、2又は3の発明の逓倍器の前記乗算器の出力側にバッファ増幅器を接続して構成した第1,第2の単位逓倍器と、該第1,第2の単位逓倍器のそれぞれに入力信号を180度の位相差で2分岐して入力させる第1の分配器と、前記第1,第2の単位逓倍器の出力信号を同相で合成して出力する合成器とを具備するよう構成した。
【0012】
第5の発明は、第4の発明において、前記第1の分配器を、入力信号を90度の位相差で2分岐して出力する第2の分配器に置換して構成した。
【0013】
第6の発明は、第1、2又は3の発明の逓倍器の前記乗算器の出力側にバッファ増幅器を接続して構成した第1,第2,第3,第4の単位逓倍器と、入力信号を90度の位相差で2分岐して出力する第1の分配器と、該第1の分配器の一方の分岐信号を180度の位相差で2分岐して前記第1,第2の単位逓倍器のそれぞれに入力させる第2の分配器と、前記第1の分配器の他方の分岐信号を180度の位相差で2分岐して前記第3,第4の単位逓倍器のそれぞれに入力させる第3の分配器と、前記第1,第2の単位逓倍器の出力信号を同相合成して出力する第1の合成器と、前記第3,第4の単位逓倍器の出力信号を同相合成して出力する第2の合成器と、前記第1,第2の合成器の出力信号を同相合成して出力する第3の合成器とを具備するよう構成した。
【0014】
第7の発明は、第6の発明において、前記第1,第2,第3の分配器に代えて、入力信号を順次90度の位相差で4分岐して前記第1,第2,第3,第4の単位逓倍器に入力させる第4の分配器を用いるよう構成した。
【0015】
第8の発明は、第6の発明において、前記第1の分配器を入力信号を180度の位相差で2分岐して出力する第5の分配器に置換し、前記第2,第3の分配器を入力信号を90度の位相差で2分岐して出力する第6,第7の分配器に置換して構成した。
【0016】
第9の発明は、第6乃至第8のいずれか1つの発明において、前記第1,第2,第3の合成器を、前記第1,第2,第3,第4の単位逓倍器の出力信号を同時に合成する第4の合成器に置換して構成した。
【0017】
第10の発明は、第1,第2の単位逓倍器と、入力信号を矩形波に波形変換する矩形波変換回路と、該矩形波変換回路の出力信号を180度の位相差の信号に2分岐して前記第1,第2の単位逓倍器に入力させる第1の分配器と、前記第1,第2の単位逓倍器の出力信号を同相で合成して出力する合成器とを具備するよう構成した。
【0018】
第11の発明は、第10の発明において、前記第1の分配器を、入力信号を90度の位相差で2分岐して出力する第2の分配器に置換して構成した。
【0019】
第12の発明は、第6乃至第9のいずれか1つの発明において、前記第1分配器、前記第4分配器、又は前記第5分配器の前段に入力信号を矩形波に波形変換する矩形波変換回路を接続し、且つ前記第1,第2,第3、第4の単位逓倍器を入力信号を2個の信号にレベル変換して出力するレベルシフト回路、該レベルシフト回路から出力する2個の信号を乗算するギルバートセル型の乗算器、及び該乗算器の出力側に接続したバッファ増幅器から構成した単位逓倍器に置換して構成した。
【0020】
【発明の実施の形態】
[第1の実施の形態]
図1は本発明の第1の実施の形態の逓倍器を示すブロック図である。同図において、2は入力信号を後段の回路で矩形波として認識される所定のレベルの2個の信号に変換するレベルシフト回路、3はレベルシフト回路2から出力する2個の電圧信号V1,V2を乗算するギルバートセル型の乗算器である。
【0021】
ここで、ギルバートセル型の乗算器について説明する。まず、図2(a)に示すトランジスタQ1,Q2、電流Ieの電流源6からなるエミッタ結合回路において、差動入力電圧V1と出力電流Ic1、Ic2は、次の(1)式で表すことができる。
【0022】
Ic1=Ie/{1+exp(−V1/VT)}
Ic2=Ie/{1+exp(V1/VT)} ・・・(1)
ただし、VTはサーマル電圧で、VT=kT/qである。kはボルツマン定数、Tは絶対温度、qは電荷である。
【0023】
したがって、図2(a)の回路にトランジスタQ3,Q4,Q5,Q6を加えて構成した図2(b)に示すギルバートセル型の乗算器の回路では、差動の2個の入力電圧V1,V2と出力電流Ic1,Ic2,Ic3,Ic4の関係は、
Ic1=Ie/[{1+exp(−V1/VT)}{1+exp(−V2/VT)}]
Ic2=Ie/[{1+exp(V1/VT)}{1+exp(−V2/VT)}]
Ic3=Ie/[{1+exp(V1/VT)}{1+exp(V2/VT)}]
Ic4=Ie/[{1+exp(−V1/VT)}{1+exp(V2/VT)}] ・・・(2)
のようになる。
【0024】
よって、この乗算器の出力電流ΔIは、
ΔI=(Ic1+Ic3)−(Ic2+Ic4)
=Ie{tanh(V1/2VT)}{tanh(V2/2VT)}
となり、ここで、V1,V2≪VTならば、
ΔI=Ie(V1/2VT)(V2/2VT) ・・・(3)
と表せる。
【0025】
したがって、この出力電流ΔIから抵抗値がRの負荷抵抗(図示せず)によって出力電圧Voutを取り出せば、
となる。ただし、K=R・Ie/(2VT)2である。
【0026】
以上から、出力電圧Voutは入力電圧V1,V2の乗算出力として得られ、これにより逓倍出力を得ることができる。しかし、実際には直流電圧成分によるオフセットが生じるために、先にも述べたように基本成分(入力周波数成分)及び奇数次の高調波成分が発生してしまう。
【0027】
そこで、ギルバートセル型の乗算器3の一方の入力信号V1は外部入力信号のまま(サイン波)とし、他方の入力信号V2として、矩形波を入力する。
【0028】
V1=a・cos(ω1t)
V2=Σ・bn・cos(nω2t) ・・・(5)
ただし、bn=sin(nπ/2)/(nπ/4) (n:整数)
とすると、
となる。
【0029】
この(6)式において、nが偶数のときは(5)式のbnの定義より、bn=0であるから、nが奇数のときのみを考慮すれば良い。つまり、n=2m+1とすればよい。mは整数である。
【0030】
この乗算器に入力電圧V1,V2として同じ周波数の信号を与えると、
ω1=ω2=ω
であるから、(6)式において、
(2m+1)ω+ω=2(m+1)ω
(2m+1)ω−ω=2mω ・・・(7)
となるので、この(6)式は、
Vout=K・Σ・a・bn・[cos{2(m+1)ωt}+cos{(2mωt)]・・・(8)
となる。
【0031】
(8)式中の2(m+1)、2mは必ず偶数になるので、出力電圧Voutには、入力信号の周波数の偶数次の周波数成分のみが出力されることになる。
【0032】
したがって、一方の入力信号V2を矩形波として認識される所定のレベルの信号に変換してから、図2(b)に示した構成のギルバートセル型の乗算器に入力すれば、基本周波数成分や奇数次の高調波成分等の不要な周波数成分を抑圧した逓倍出力が得られる。また、両方の入力信号V1,V2を矩形波として認識されるレベルの信号に変換してからギルバートセル型の乗算器に入力しても、同様な逓倍出力が得られる。
【0033】
図3は上記レベル変換のためのレベルシフト回路を示す図である。Q7、Q8は入力信号V1,V2を矩形波に変換するための差動回路(矩形波変換部)を構成するトランジスタ、Q9〜Q14はレベルシフト用のトランジスタ、7〜13は電流源である。この回路では、差動の入力電圧Vinを入力すると、トランジスタのベース・エミッタ間電圧(Vbe≒0.6 V)だけレベル差をもった差動の出力電圧V1、V2が矩形波で出力するようになる。
【0034】
[第2の実施の形態]
ところで、前記したように入力信号を2個の矩形波の信号V1,V2に変換するレベルシフト回路2とギルバートセル型の乗算器3で構成した図1の逓倍器では、理論的には不要な周波数成分を無くすることができるが、現実の回路ではこれを全く無くすると言うことは困難である。
【0035】
そこで、第2の実施の形態の逓倍器では、上記説明したレベルシフト回路2とギルバートセル型の乗算器3にバッファ増幅器を加えて単位逓倍器を構成し、この単位逓倍器を2個使用して、入力信号を180度の位相差で2分岐して各単位逓倍器に供給し、その出力を同相合成して逓倍出力を得るようにする。
【0036】
図4はこれを実現した逓倍器の構成を示すブロック図である。1は入力した高周波信号(差動信号)を180度の位相差で2分岐する分配器、2A,2Bは分岐された各信号を後段の回路に矩形波として認識される所定のレベルの2個の信号に変換するレベルシフト回路(図3の回路)、3A,3Bはレベルシフト回路2A,2Bから出力する各々2個の信号を乗算して不要な周波数成分が抑圧された逓倍出力を出す乗算器(図2(b)の回路)、4A,4Bは乗算器3A,3Bの出力をそれぞれ増幅するバッファ増幅器、5は両バッファ増幅器4A,4Bの出力信号を同相合成する合成器である。14A,14Bが各々単位逓倍器を構成している。バッファ増幅器4A、4Bはインピーダンス変換用であり、オペアンプを使用したバッファ、ボルテージホロワ、エミッタホロワ、ソースホロワ等を使用できる。
【0037】
この図4に示す回路では、入力信号は180度の位相差で分岐されてから単位逓倍器14A,14Bで各々乗算処理され、その後同相合成されるので、入力周波数成分及びその奇数次の周波数成分はさらに一層抑圧され、また希望周波数成分は偶数倍であるので、同相合成により強められて出力される。これにより、希望の周波数成分(2倍の周波数成分)に比較し、不要な周波数成分が十分に抑圧された逓倍出力を得ることができる。
【0038】
図5は本逓倍器を用いて0.5GHzの信号を逓倍したときの出力信号の測定結果を示す図である。不要な周波数成分(0.5GHz及び1.5GHz成分)が希望周波数成分(1GHz)に比べて50dB以上抑圧されている。
【0039】
[第3の実施の形態]
図6は本発明の第3の実施の形態の逓倍器を示すブロック図であり、図4で説明した逓倍器における180度の分配器1を90度の分配器15に置換したものである。他は図4におけるものと同じである。
【0040】
この逓倍器では、入力信号が分配器15で90度の位相差で2分岐され、その各々の分岐信号が単位逓倍器14A、14Bに入力して逓倍され、入力周波数成分及びその奇数次の周波数成分が抑圧された逓倍出力が出力されて、合成器5で同相合成される。
【0041】
この結果、入力周波数の2倍の周波数成分は逆相で合成されるため抑圧され、入力周波数の4倍の周波数成分は同相で合成されるため強められて出力される。従って、入力周波数の4倍の周波数成分を出力する4逓倍器を実現することができる。
【0042】
[第4の実施の形態]
図7は本発明の第4の実施の形態の逓倍器を示すブロック図であり、図4で説明した逓倍器を2組使用し、これに90度の分配器15と合成器5Cを組み合わせたものである。
【0043】
この逓倍器では、入力信号が90度の分配器15で2分岐されてその各分岐信号が180度の分配器1A,1Bに入力してさらに180度の位相差で分岐され、それら各分岐信号は単位逓倍器14A,14B,14C,14Dで逓倍処理され入力周波数成分及びその奇数次の周波数成分が抑圧された逓倍出力がそこから出力する。そして、逓倍処理された各信号は、合成器5A,5B,5Cによって同相合成される。
【0044】
この結果、入力周波数の2倍の周波数成分は逆相で合成されるため抑圧され、入力周波数の4倍の周波数成分は同相で合成されるため強められて出力される。従って、この逓倍器でも、入力周波数の4倍の周波数成分を出力する4逓倍器を実現することができる。
【0045】
なお、この逓倍器では、90度の分配器15、及び180度の分配器1A,1Bに代えて、入力信号を順次90度の位相差で4分岐する分配器(図示せず)を使用し、その4分岐の分配器の0度位相出力信号、90度位相出力信号、180度位相出力信号、270度位相出力信号を、各単位逓倍器14A,14B,14C,14Dにそれぞれ入力するように構成しても、前記と同様に4逓倍器を実現できる。
【0046】
また、90度の分配器15を180度の分配器に置換し、180度の分配器1A,1Bを各々90度の分配器に置換しても、同様に4逓倍器を実現できる。さらに、合成器5A,5B,5Cは、各入力信号を同相で同時に合成する1個の合成器に置換することができる。
【0047】
[第5の実施の形態]
図8は本発明の第5の実施の形態の逓倍器を示すブロック図である。図1で説明した第1の実施の形態の逓倍器では、レベルシフト回路2において入力信号を2個の矩形波の信号V1,V2にレベル変換していたが、本実施の形態では、レベルシフト回路2’として、図3に示した回路における抵抗R1,R2、トランジスタQ7,Q8、及び電流源7からなる差動回路を削除した回路を構成し、差動の入力信号VinをトランジスタQ9,Q10のベースに入力し、トランジスタQ11,Q12のエミッタから差動の出力信号V1を、トランジスタQ13,Q14のエミッタから差動の出力信号V2を得るようにする。つまり、このレベルシフト回路2’では入力信号波形をそのままの波形として、2個の信号へのレベルシフトのみを行わせる。
【0048】
そして、このレベルシフト回路2’の一方の出力信号V1はそのまま乗算器3に一方の入力信号として入力させ、他方の出力信号V2はインバータ等からなる矩形波変換回路16に入力しここで矩形波に波形変換してから、乗算器3の他方の入力信号として入力させる。
【0049】
これによって、入力周波数成分及びその奇数次の周波数成分の抑圧された成分が乗算器3の出力信号として得られ、スプリアス成分の小さな逓倍出力が得られる。なお、矩形波変換回路16は、必要に応じて複数段に接続したものを使用することができる。
【0050】
[第6の実施の形態]
図9は本発明の第6の実施の形態の逓倍器を示すブロック図である。この実施の形態では、入力信号をインバータ等からなる矩形波変換回路17に入力して、ここで矩形波に波形変換してから、レベルシフトのみを行う前記したレベルシフト回路2’に入力させ、その出力信号V1,V2を乗算器3に入力させる。
【0051】
この結果、レベルシフト回路2’の出力信号V1,V2は矩形波となって乗算器3に入力するので、入力周波数成分及びその奇数次の周波数成分の抑圧された成分が乗算器3の出力信号として得られ、スプリアス成分の小さな逓倍出力が得られる。なお、この矩形波変換回路17も、必要に応じて複数段に接続したものを使用することができる。
【0052】
[第7の実施の形態]
図10は本発明の第7の実施の形態の逓倍器を示すブロック図である。この実施の形態では、入力信号をインバータ等からなる矩形波変換回路18を経由させてから、180度の分配器1で180度の位相差で2分岐して、単位逓倍器14A’,14B’に入力させ、その出力信号を合成器5で同相合成する。単位逓倍器14a’,14B’は、図6における単位逓倍器14A,14Bのレベルシフト回路2A,2Bを、レベルシフトのみを行う前記したレベルシフト回路2’に置換し、他の乗算器3A,3B及びバッファ増幅器4A,4Bはそのまま使用したものである。
【0053】
この結果、入力信号は矩形波変換回路18で予め矩形波に波形変換されてから、180度の位相差で2分岐され単位逓倍器14A’,14B’で逓倍処理されるので、ここで入力周波数成分及びその奇数次の周波数成分が抑圧されて出力する。そして、その出力信号が同相合成されることにより、入力周波数成分及びその奇数次の周波数成分は逆相で合成されるためより一層抑圧され、入力周波数の2倍の周波数成分は同相で合成されるため強められて出力し、不要周波数成分を十分に抑圧できるようにした逓倍器を実現できる。
【0054】
なお、この図10の逓倍器においても、図6の第3の実施の形態で説明した逓倍器のように、180度の分配器1を90度の分配器に置き換えたり、図7の第4の実施の形態で説明したように、単位逓倍器14A’,14B’と同じ逓倍器を4個使用するように構成することができることは勿論である。
【0055】
【発明の効果】
以上から本発明によれば、フィルタ回路を使用することなく、不要な周波数成分を大きく抑圧した逓倍出力を得ることができるという優れた利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の逓倍器のブロック図である。
【図2】(a)はエミッタ結合回路の回路図、(b)はギルバートセル型の乗算器の回路図である。
【図3】レベルシフト回路の回路図である。
【図4】本発明の第2の実施の形態の逓倍器のブロック図である。
【図5】図4に示した逓倍器の出力の特性図である。
【図6】本発明の第3の実施の形態の逓倍器のブロック図である。
【図7】本発明の第4の実施の形態の逓倍器のブロック図である。
【図8】本発明の第5の実施の形態の逓倍器のブロック図である。
【図9】本発明の第6の実施の形態の逓倍器のブロック図である。
【図10】本発明の第7の実施の形態の逓倍器のブロック図である。
【図11】ギルバートセル型の乗算器のみを使用した従来の逓倍器の出力の特性図である。
【符号の説明】
1,1A,1B:180度の分配器
2,2A,2B:矩形波変換部をもつレベルシフト回路
2’ :矩形波変換部をもたないレベルシフト回路
3,3A,3B:ギルバートセル型の乗算器
4A,4B :バッファ増幅器
5,5A,5B,5C:同相(0度)の合成器
6〜13 :電流源
14A,14B,14C,14D,14A’,14B’:単位逓倍器
15 :90度の分配器
16,17,18:矩形波発生回路
Claims (12)
- 入力信号を少なくとも一方の信号が矩形波の信号となる2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路から出力する2個の信号を乗算して出力するギルバートセル型の乗算器とを具備することを特徴とする逓倍器。
- 入力信号を矩形波に波形変換して出力する矩形波変換回路と、該矩形波変換回路の出力信号を2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路から出力する2個の信号を乗算して出力するギルバートセル型の乗算器とを具備することを特徴とする逓倍器。
- 入力信号を2個の信号にレベル変換して出力するレベルシフト回路と、該レベルシフト回路の2個の出力信号のうちの一方の信号を矩形波に波形変換して出力する矩形波変換回路と、該矩形波変換回路の出力信号と前記レベルシフト回路の他方の出力信号とを乗算して出力するギルバートセル型の乗算器とを具備することを特徴とする逓倍器。
- 前記請求項1、2又は3の逓倍器の前記乗算器の出力側にバッファ増幅器を接続して構成した第1,第2の単位逓倍器と、該第1,第2の単位逓倍器のそれぞれに入力信号を180度の位相差で2分岐して入力させる第1の分配器と、前記第1,第2の単位逓倍器の出力信号を同相で合成して出力する合成器とを具備することを特徴とする逓倍器。
- 前記第1の分配器を、入力信号を90度の位相差で2分岐して出力する第2の分配器に置換したことを特徴とする請求項4に記載の逓倍器。
- 前記請求項1、2又は3の逓倍器の前記乗算器の出力側にバッファ増幅器を接続して構成した第1,第2,第3,第4の単位逓倍器と、入力信号を90度の位相差で2分岐して出力する第1の分配器と、該第1の分配器の一方の分岐信号を180度の位相差で2分岐して前記第1,第2の単位逓倍器のそれぞれに入力させる第2の分配器と、前記第1の分配器の他方の分岐信号を180度の位相差で2分岐して前記第3,第4の単位逓倍器のそれぞれに入力させる第3の分配器と、前記第1,第2の単位逓倍器の出力信号を同相合成して出力する第1の合成器と、前記第3,第4の単位逓倍器の出力信号を同相合成して出力する第2の合成器と、前記第1,第2の合成器の出力信号を同相合成して出力する第3の合成器とを具備すること特徴とする逓倍器。
- 前記第1,第2,第3の分配器に代えて、入力信号を順次90度の位相差で4分岐して前記第1,第2,第3,第4の単位逓倍器に入力させる第4の分配器を用いることを特徴とする請求項6に記載の逓倍器。
- 前記第1の分配器を入力信号を180度の位相差で2分岐して出力する第5の分配器に置換し、前記第2,第3の分配器を入力信号を90度の位相差で2分岐して出力する第6,第7の分配器に置換したことを特徴とする請求項6に記載の逓倍器。
- 前記第1,第2,第3の合成器を、前記第1,第2,第3,第4の単位逓倍器の出力信号を同時に合成する第4の合成器に置換したことを特徴とする請求項6乃至8のいずれか1つに記載の逓倍器。
- 第1,第2の単位逓倍器と、入力信号を矩形波に波形変換する矩形波変換回路と、該矩形波変換回路の出力信号を180度の位相差の信号に2分岐して前記第1,第2の単位逓倍器に入力させる第1の分配器と、前記第1,第2の単位逓倍器の出力信号を同相で合成して出力する合成器とを具備することを特徴とする逓倍器。
- 前記第1の分配器を、入力信号を90度の位相差で2分岐して出力する第2の分配器に置換したことを特徴とする請求項10に記載の逓倍器。
- 前記第1分配器、前記第4分配器、又は前記第5分配器の前段に入力信号を矩形波に波形変換する矩形波変換回路を接続し、且つ前記第1,第2,第3、第4の単位逓倍器を入力信号を2個の信号にレベル変換して出力するレベルシフト回路、該レベルシフト回路から出力する2個の信号を乗算するギルバートセル型の乗算器、及び該乗算器の出力側に接続したバッファ増幅器から構成した単位逓倍器に置換したことを特徴とする請求項6乃至9のいずれか1つに記載の逓倍器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33218098A JP3548850B2 (ja) | 1998-08-05 | 1998-11-24 | 逓倍器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-221191 | 1998-08-05 | ||
JP22119198 | 1998-08-05 | ||
JP33218098A JP3548850B2 (ja) | 1998-08-05 | 1998-11-24 | 逓倍器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000114937A JP2000114937A (ja) | 2000-04-21 |
JP3548850B2 true JP3548850B2 (ja) | 2004-07-28 |
Family
ID=26524144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33218098A Expired - Fee Related JP3548850B2 (ja) | 1998-08-05 | 1998-11-24 | 逓倍器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3548850B2 (ja) |
-
1998
- 1998-11-24 JP JP33218098A patent/JP3548850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000114937A (ja) | 2000-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2360834B1 (en) | Frequency multiplier | |
JP2926615B2 (ja) | Ssb信号発生器 | |
JP4056739B2 (ja) | 高調波ミクサ | |
JPS6034283B2 (ja) | 第3高調波信号発生器 | |
JP3037004B2 (ja) | マルチプライヤ | |
US8275817B2 (en) | Broadband low noise complex frequency multipliers | |
JPH11220506A (ja) | 変調用ミキサ及び直交変調器 | |
JPH02114706A (ja) | 振幅変調isb伝送信号を生成する方法及び装置 | |
US4607229A (en) | Phase shifter | |
JP3548850B2 (ja) | 逓倍器 | |
US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
US6456144B2 (en) | Circuit configuration for mixing an input signal and an oscillator signal with one another | |
JP5438440B2 (ja) | アクティブポリフェーズフィルタ | |
JP2000286643A (ja) | 周波数変換回路 | |
JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
JP3392679B2 (ja) | 周波数変換器およびこれを用いた無線受信機 | |
JPWO2010032283A1 (ja) | 高調波注入プッシュプル増幅器 | |
JPH0936663A (ja) | 周波数変換回路 | |
JPH0936664A (ja) | 周波数変換回路 | |
US5389886A (en) | Quadrature signals frequency doubler | |
JP4836868B2 (ja) | マイクロ波移相回路、イメージリジェクションミクサおよび直交変調器 | |
JPH08223233A (ja) | 直交変調装置 | |
JPH02253704A (ja) | 正弦波発生器 | |
EP0859460A1 (en) | Mixer circuit with wide dynamic range | |
JP3439637B2 (ja) | 高周波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |