JP3547554B2 - Wafer tilt detection method during exposure - Google Patents

Wafer tilt detection method during exposure Download PDF

Info

Publication number
JP3547554B2
JP3547554B2 JP7752296A JP7752296A JP3547554B2 JP 3547554 B2 JP3547554 B2 JP 3547554B2 JP 7752296 A JP7752296 A JP 7752296A JP 7752296 A JP7752296 A JP 7752296A JP 3547554 B2 JP3547554 B2 JP 3547554B2
Authority
JP
Japan
Prior art keywords
wafer
teg
line width
reticle
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7752296A
Other languages
Japanese (ja)
Other versions
JPH09270378A (en
Inventor
昭彦 泉屋
Original Assignee
ユー・エム・シー・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユー・エム・シー・ジャパン株式会社 filed Critical ユー・エム・シー・ジャパン株式会社
Priority to JP7752296A priority Critical patent/JP3547554B2/en
Publication of JPH09270378A publication Critical patent/JPH09270378A/en
Application granted granted Critical
Publication of JP3547554B2 publication Critical patent/JP3547554B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、露光時のウェハ傾き検出方法に関し、特にフォトリソグラフィー工程での露光時に生じるウェハの傾きやその方向を検出する方法に関するものである。
【0002】
【従来の技術】
一般に、半導体集積回路製造用フォトレチクル(以下、実レチクルという)には、実際の製品となるべきチップパターンの他、電気的特性の評価に用いるTEG(Test Element Group)パターンが含まれている。例えば、特開平3−197949号公報には、1ショット上の任意の位置に1個のTEGが配置された実レチクルの例が開示されている。この種のレチクルの構成を図6に示す。
【0003】
図6に示すように、この実レチクル10は、1ショットで2個の製品ペレットが得られるものであり、外枠に設けられたストリート1と、製品ペレットに相当するチップパターン2と、相互のチップパターン2に挟まれたTEGパターン3で構成されている。上述したように、TEGはこれを用いて電気的特性を測定することで各製品ペレットの良否を判定するためのテストパターンのことであり、テストパターンとして、例えばシート抵抗測定パターン、コンタクト抵抗測定パターン、トランジスタ等が含まれている。そして、それらテストパターンによるデバイスパラメータ、例えば各種シート抵抗値、トランジスタのVth等が所望の値となっているか否かをチェックすることによって、その製品ペレットの良否判定を行う。通常、この良否判定は、ウェハ完成後に、各製造工程が確実に行われたかどうかを確認する意味で行うものである。
【0004】
また、TEGパターン配置の他の例としては、各ショットごとにTEGを同様に入れるのではなく、特開平5−291106号公報に開示されているように、露光方法を工夫することによって、ウェハ上の任意の位置にのみTEGを転写する、という方法もある。
【0005】
ところで、フォトリソグラフィー工程で用いる露光装置では、焦点ズレの発生が避けられないが、パターンの寸法精度や合わせ精度を向上させるためには、この焦点ズレを検出してズレの程度を極力小さくしなければならない。
そこで、この焦点ズレの検出方法が特開昭60−26343号公報に開示されている。この方法は、実際の製品パターンの形成に用いる実レチクルに代えて、微小線要素が設けられたテストレチクルと、テストレチクルの透過光を微小スリットを介して受光する受光素子がステージ上に設置された投影露光装置を用い、ステージをZ軸上で昇降させる際に得られる受光素子からの出力信号の変化に基づいて、投影光学系の特性、例えば像面傾斜や像面湾曲を求める、というものである。
【0006】
さらに、特開昭63−306626号公報には、ステージ上に基準マークが設けられた露光装置と、特殊の基準マークを有するテストレチクルを用い、ステージ上の基準マークに光を照射した後、テストレチクルを透過させる構成とし、ステージ上およびテストレチクル上の各基準マークを透過した光束を受光することによって投影光学系の結像特性を計測する、という方法が開示されている。
【0007】
【発明が解決しようとする課題】
しかしながら、従来一般の露光装置に対して、前述した特開平3−197949号公報や特開平5−291106号公報に示されたTEG配置を有するフォトレチクルを適用しても、例えばフォトリソグラフィー工程での露光時にウェハが傾いて焦点のズレが生じた場合に、TEGから得られるデバイスパラメータ(各種抵抗値等)から直ちに焦点ズレにより生じた線幅の異常、つまり像面傾斜の情報を正確に得ることはできない。
【0008】
これに対して、特開昭60−26343号公報や特開昭63−306626号公報に示された露光装置を用いれば、確かに像面傾斜に関する正確な情報を得ることはできる。ところが、これらの装置を用いた方法は、実レチクルを用いずにテストレチクルを用いるものであるから、露光の度にテストレチクルを用いて結像特性を計測し、結像特性を補正するような場合にスループットの低下が免れないものである。さらに、テストレチクルを用いた場合、露光直前の実レチクルのパターン各部分についての合焦点位置を計測することはできず、実露光直前の投影光学系の結像特性を正確に計測することは不可能である。
【0009】
そこで、テストレチクルを用いずに投影光学系の結像特性を計測する方法が、特開平5−41344号公報に開示されている。それは、レチクルに照射光を入射させ、その反射光を開口部を透過する光として受光し、受光量に応じた光電信号を出力する光電検出器の出力と焦点検出系の出力に基づいて、合焦点位置検出部で像面状態を検出し、この検出情報から結像特性を正確に計測する、という投影露光装置である。さらに、テストレチクルを用いない他の方法が、特開平6−61120号公報に開示されている。この公報に記載された露光装置の焦点調節方法は、被露光面検査用光源から回動可能な複数の反射鏡を介して、光をウェハに入射させ、その反射光を前記反射鏡を介してフォトディテクタで検出し、ウェハまでの相対高さに基づいてこの検出データから露光装置の焦点を調節する、というものである。
【0010】
しかしながら、これらの結像特性の計測方法は、テストレチクルこそ用いないものの、露光装置内部に、例えば被露光面検査用光源、回動可能な複数の反射鏡、光電検出器やフォトディテクタ等の特殊な部品を多量に必要とするために、装置コストが莫大なものになる、という欠点を有している。さらに、上記のような部品を使用するため、使用当初は投影光学系の結像特性を正確に計測できても、各部品の設置部分あるいは部品の回動部分は経時的に微小な位置のズレが生じ、そのズレが増大していくので、この微小な位置ズレが補正できない限り、長期間にわたって結像特性の計測を正確に行うことができない。
【0011】
本発明は、上記の課題を解決するためになされたものであって、テストレチクルや特殊な露光装置を用いることなく、フォトリソグラフィー工程における露光時のウェハの傾きを簡便に検出するためのウェハ傾き検出方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
発明の露光時のウェハ傾き検出方法は、フォトリソグラフィー工程においてレチクル1ショット上の四隅に同一のパターンを含むTEGパターンを配置したフォトレチクルを用いて露光を行った後、ウェハ上に転写された1ショット上の四隅の各TEGパターンにおける同一パターンの線幅の大小関係を比較することによって、露光時のウェハの傾きの有無または傾きの方向を判断することを特徴とするものである。また、前記線幅の大小関係を比較する場合に、(1)四隅の各TEGパターン内のシート抵抗測定パターンを用いてシート抵抗を測定した後、その抵抗測定値と予め判っているシート抵抗測定パターンの線幅と抵抗値との関係から前記各シート抵抗測定パターンの電気的な線幅を求め、それらの電気的な線幅の大小関係を比較する方法、(2)四隅の各TEGパターン内の同一パターンの線幅を計測し、この計測により得られた線幅の大小関係を比較する方法、のいずれを採ってもよい。
【0015】
すなわち、本発明のウェハ傾き検出方法によれば、1ショットの四隅に位置する同一のパターンの線幅の大小関係を比較することによって、露光装置内におけるフォトレチクルからウェハまでの距離を1ショットの四隅で相対的に比較することができる。その結果、例えば、4箇所の各TEGパターンでフォトレチクルからウェハまでの距離が全て一致すればウェハは傾いていない、不一致ならばウェハは傾いている、4箇所のうち対向する辺の両端のTEGパターン同士が一致し対向する辺間で不一致ならばそれらの辺に垂直な方向にのみウェハが傾いている、というようにウェハの傾きの有無、さらに傾きの方向を検出することができる。
【0016】
【発明の実施の形態】
以下、本発明の一実施の形態を図1〜図5を参照して説明する。
図1は本実施の形態の実レチクル(フォトレチクル)を示す図である。この図に示すように、この実レチクル11は、1ショットで2個の製品ペレットが得られるものであり、外枠に設けられたストリート1と、製品ペレットに相当する2つのチップパターン2、2が設けられている。そして、実レチクル11の四隅にあたるストリート1上には、TEGパターン3(TEG−A〜D)がそれぞれ設けられている。
【0017】
TEGはこれを用いた電気的特性を行うことで各製品ペレットの良否を判定するためのテストパターンのことであり、テストパターンとして、例えばシート抵抗測定パターン、コンタクト抵抗測定パターン、トランジスタ等が含まれている。そこで、TEG−A〜Dはその内部の個々のパターンが全て同一であるか、または全てが同一でなくても少なくとも同一のシート抵抗測定パターンが含まれている。そのシート抵抗測定パターンの例を図2に示す。なお、このシート抵抗測定パターン12は、例えば拡散層領域、ポリシリコン、タングステン、チタン、アルミニウム等、種々の層を被測定層とするものである。
【0018】
図2は、実レチクル11上のTEGパターン3からウェハ上に実際に転写されたパターンを示す図であって、テスト用パッド4がコンタクト6を介して被測定層5、7、9の両端に接続されている。被測定層5、7、9の線幅は半導体集積回路の線幅に相当するものであって、例えば0.1〜3μm程度の線幅を有している。そして、従来一般のTEGは、これらテスト用パッドを用いて被測定層のシート抵抗を測定し、それが所望の値となっているか否かをチェックすることによって、その製品ペレットの良否判定を行うものである。それに加えて、本実施の形態では、このシート抵抗測定パターン12を露光時のウェハの傾きの有無を判定するためにも用いるわけである。
【0019】
図2(a)は、焦点ズレが全くなく、実レチクル11から転写されたウェハ上の被測定層5が所望の線幅通りに形成された場合を想定した図である。また、図2(b)は、焦点ズレが発生し、ウェハ上の被測定層7が所望の線幅よりも太く形成された場合、図2(c)は、焦点ズレが生じ、ウェハ上の被測定層9が所望の線幅よりも細く形成された場合を想定した図である。一方、図3は被測定層の線幅とシート抵抗値の関係を示す図である。
【0020】
図3中の点Aは、焦点ズレが全くない場合の被測定層の線幅(図2(a)の場合)に対するシート抵抗値を示しており、線幅が0.1〜3μm程度の場合、シート抵抗の標準値は通常、数Ω〜数kΩ程度の範囲内に収まる。また、点Bは所望の値よりも太い線幅(図2(b)の場合)に対するシート抵抗値を示しており、焦点ズレが生じ、例えば被測定層の線幅が所望の値に対して10〜20%太めになると、それに反比例してシート抵抗値は10〜20%減少する。また、点Cは所望の値よりも細い線幅(図2(c)の場合)に対するシート抵抗値を示しており、焦点ズレが生じ、例えば被測定層の線幅が所望の値に対して10〜20%細めになると、それに反比例してシート抵抗値は10〜20%増加する。したがって、そのシート抵抗測定パターンの抵抗値が判れば、図3に基づく計算により被測定層の線幅を知ることができる。なお、このシート抵抗値から求めた被測定層の線幅のことを本明細書では、「電気的な線幅」という。
【0021】
以下、上記構成の実レチクル11を用いた露光時のウェハ傾き検出方法について図面を用いて説明する。図4は本実施の形態のウェハ傾き検出方法を示すフローチャートである。
図5(b)は、図5(a)に示した実レチクル11の四隅のTEGパターン、TEG−A〜Dのうち、特にシート抵抗測定パターン12が実際のウェハ上に転写された状態を示している。そして、ここではレチクル左側のTEG−A、TEG−Bの被測定層5が所望の線幅で形成され、レチクル右側のTEG−C、TEG−Dの被測定層7が所望の線幅より太く形成された例で説明する。
【0022】
図4に示すように、まず、任意の測定装置を用いて4箇所のシート抵抗測定パターンの抵抗測定を行う(ステップS1)。TEG−A〜Dにより得られた抵抗値をそれぞれr、r、r、rとする。次に、これら抵抗値から、図3に示したようなそのシート抵抗測定パターンに適合する線幅と抵抗値の相関グラフを用いて、4箇所のシート抵抗測定パターン12の電気的な線幅s、s、s、sを計算する(ステップS2)。
【0023】
次に、前のステップで求めた4箇所のシート抵抗測定パターン12の電気的な線幅s、s、s、sの大小を比較する(ステップS3)。例えば、仮に4箇所のシート抵抗測定パターン12の抵抗値が全て一致したとすると、その電気的な線幅が全て等しいことになる。その場合、露光装置内での実レチクルからウェハまでの距離が4箇所のTEGパターンの位置で全て等しく、すなわち、ウェハは傾いていないことになる。
【0024】
本実施の形態の例では、まず、4箇所のTEGパターン位置での抵抗値の大小関係は、r=r>r=rとなり、図5(b)に示すように、これに反比例して4箇所のシート抵抗測定パターン12の被測定層5、7の電気的な線幅の大小関係は、s=s<s=sとなる。そこで、製造プロセス中の他のパラメータ(例えばエッチングレート、不純物濃度等)が標準値であったと仮定して、抵抗測定の結果、TEG−A、TEG−Bでの抵抗値r、rが所望の値であったとすると、TEG−A、TEG−Bでの電気的な線幅s、sが所望の値となり、TEG−A、TEG−Bの位置では焦点ズレが発生していないことになる。このことから逆に、TEG−A、TEG−Bに比べて電気的な線幅が太く形成されたTEG−C、TEG−Dの位置では焦点ズレが発生していることが判る。
【0025】
さらに、s=sであることから、TEG−C、TEG−Dの位置での実レチクル〜ウェハ間の距離は、TEG−A、TEG−Bの位置での実レチクル〜ウェハ間の距離に対して同じ方向に同じ距離だけずれていることになる。これは、ウェハが実レチクルに対して図5(a)におけるX軸方向のみに傾いており、Y軸方向には傾いていないことを示している。このようにして、4箇所のTEGにおける抵抗値の大小関係から、ウェハの傾きの有無、および傾きの方向を判断することができる(ステップS4)。
【0026】
このように、本実施の形態の方法によれば、実レチクル11の四隅にTEGパターン3を設け、4箇所のシート抵抗測定パターン12の電気的な線幅の大小関係を比較することによって、4箇所のTEGパターン3位置での実レチクルからウェハまでの距離を相対的に比較することができる。その結果、例えば、4箇所の各TEGパターン3で実レチクルからウェハまでの距離が全て一致すればウェハは傾いていない、不一致ならばウェハは傾いている、4箇所のうち対向する辺の両端のTEGパターン3同士が一致し対向する辺間で不一致ならばそれらの辺に垂直な方向にのみウェハが傾いている、というようにウェハの傾きの有無、さらに傾きの方向を検出することができる。したがって、この方法を用いた場合、テストレチクルや特殊な露光装置を用いることなく、簡便な方法でウェハの傾きの状態を知ることができる。
【0027】
通常、TEGパターン3を用いたデバイスパラメータの測定は、1ロットから数枚のウェハを抜き取って行うため、本方法によって露光時のウェハの傾きのロット内ウェハ間のばらつき、またはロット毎の変動等の状況を容易に把握することができる。そのため、デバイスパラメータの測定を行うことでウェハの良否を判定するのと同時に、露光装置のウェハステージの傾きや投影光学系の位置ズレ等の変動を定常的かつ効果的に監視することが可能となる。
【0028】
さらに、本方法を不良解析という目的で用いる場合、例えばTEGパターン3内の拡散層抵抗測定パターン、ポリシリコン配線抵抗測定パターン等、種々の抵抗測定パターンで同様の抵抗測定を行うことによって、多数のフォトリソグラフィー工程を有する製造プロセスのうち、拡散層形成工程、ポリシリコン配線形成工程等のいずれの露光工程でウェハの傾きが発生しているか、といったことを知ることができる。その結果、例えば各工程によって露光装置を使い分けているような場合、どの露光装置に異常が発生しているか、ということをフィードバックすることで不良を低減することができる。
【0029】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、シート抵抗値の測定データから計算した被測定層の電気的な線幅を用いてウェハの傾きを検出したが、この方法に代えて、例えば4箇所のTEGパターン内の同一パターンの線幅を測長装置等を用いて直接計測し、その計測値を4箇所で比較することによってウェハの傾きを検出する、という方法を採ることもできる。また、シート抵抗の測定作業は通常、ウェハ完成後に行っているが、これに限ることなく、例えば製造プロセス途中で行ってもよい。その場合、ウェハ完成後に行う場合に比べて、ウェハの傾きを検出した際の露光装置へのフィードバックをより迅速に行うことができる。
【0030】
【発明の効果】
以上、詳細に説明したように、本発明においては、1ショット上の四隅に同一のパターンを含むTEGパターンを設けたフォトレチクルを用いて露光を行い、ウェハ上に転写された各TEGパターン内の同一のパターンの線幅の大小関係を比較することによって、露光時のウェハの傾きの有無または傾きの方向を検出することができる。したがって、テストレチクルや特殊な露光装置を用いることなく、簡便な方法で露光装置内でのウェハの傾きの状態を知ることができる。また、電気的な線幅で比較する場合、TEGパターンによりデバイスパラメータの測定を行うことでウェハの良否を判定するのと同時に、露光装置のウェハステージの傾きや投影光学系の位置ズレ等の変動を定常的かつ効果的に監視することが可能となる。さらに、本発明を不良解析の目的で用いても効果的である。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるフォトレチクルの構成を示す平面図である。
【図2】同、フォトレチクルのTEGパターンのうち、シート抵抗測定パターンの例を示す平面図である。
【図3】同、シート抵抗測定パターンの線幅と抵抗値の相関関係を示すグラフである。
【図4】本発明の一実施の形態であるウェハ傾き検出方法の手順を示すフローチャートである。
【図5】同、実施の形態のフォトレチクルの四隅のTEGパターンと、ウェハ上に実際に転写された各シート抵抗測定パターンの状態を示す平面図である。
【図6】従来のフォトレチクルの一例を示す平面図である。
【符号の説明】
1 ストリート
2 チップパターン
3 TEGパターン
4 テスト用パッド
5,8 被測定層(焦点ズレが無い場合)
6 コンタクト
7 被測定層(焦点ズレによりパターンが広がった場合)
9 被測定層(焦点ズレによりパターンが細った場合)
10,11 実レチクル(フォトレチクル)
12 シート抵抗測定パターン
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wafer inclination detecting method during exposure light, to a method of detecting the wafer inclination and the direction that occurs during exposure at full O preparative lithography process especially.
[0002]
[Prior art]
In general, a photo reticle for manufacturing a semiconductor integrated circuit (hereinafter, referred to as an actual reticle) includes a TEG (Test Element Group) pattern used for evaluating electrical characteristics in addition to a chip pattern to be an actual product. For example, JP-A-3-197949 discloses an example of an actual reticle in which one TEG is arranged at an arbitrary position on one shot. The configuration of this type of reticle is shown in FIG.
[0003]
As shown in FIG. 6, this actual reticle 10 is one in which two product pellets are obtained in one shot, and a street 1 provided on an outer frame, a chip pattern 2 corresponding to the product pellet, It is composed of a TEG pattern 3 sandwiched between chip patterns 2. As described above, the TEG is a test pattern for determining the quality of each product pellet by measuring electrical characteristics using the TEG. Examples of the test pattern include a sheet resistance measurement pattern and a contact resistance measurement pattern. , Transistors, and the like. Then, the quality of the product pellet is determined by checking whether the device parameters based on the test patterns, for example, various sheet resistance values, the Vth of the transistor, and the like are at desired values. Normally, the quality judgment is performed to confirm whether or not each manufacturing process has been reliably performed after the completion of the wafer.
[0004]
As another example of the TEG pattern arrangement, a TEG is not inserted for each shot in the same manner, but an exposure method is devised as disclosed in Japanese Patent Application Laid-Open No. 5-291106, so that a There is also a method of transferring the TEG only to an arbitrary position in the above.
[0005]
By the way, in the exposure apparatus used in the photolithography process, the occurrence of defocus is inevitable, but in order to improve the dimensional accuracy and alignment accuracy of the pattern, it is necessary to detect this defocus and minimize the degree of the defocus. Must.
Therefore, a method of detecting this defocus is disclosed in Japanese Patent Application Laid-Open No. 60-26343. In this method, instead of an actual reticle used to form an actual product pattern, a test reticle provided with minute line elements and a light receiving element for receiving light transmitted through the test reticle through a minute slit are provided on a stage. Using a projection exposure apparatus that determines the characteristics of the projection optical system, for example, image plane tilt and field curvature, based on changes in the output signal from the light receiving element obtained when the stage is moved up and down on the Z axis. It is.
[0006]
Further, Japanese Patent Application Laid-Open No. 63-306626 discloses an exposure apparatus having a reference mark provided on a stage and a test reticle having a special reference mark. A method is disclosed in which a reticle is transmitted, and an image forming characteristic of a projection optical system is measured by receiving a light beam transmitted through each reference mark on a stage and a test reticle.
[0007]
[Problems to be solved by the invention]
However, even if a photo reticle having a TEG arrangement shown in the above-mentioned JP-A-3-197949 or JP-A-5-291106 is applied to a conventional general exposure apparatus, for example, a photolithography process may be used. If the wafer is tilted during the exposure and the focus shifts, the line width abnormality caused by the focus shift, that is, information on the image plane tilt, is immediately obtained from the device parameters (various resistance values, etc.) obtained from the TEG. Can not.
[0008]
On the other hand, if the exposure apparatus disclosed in JP-A-60-26343 or JP-A-63-306626 is used, it is possible to obtain accurate information on the image plane inclination. However, since the method using these devices uses a test reticle without using an actual reticle, it is necessary to measure the imaging characteristics using the test reticle at each exposure and correct the imaging characteristics. In such a case, a decrease in throughput is inevitable. Furthermore, when a test reticle is used, it is not possible to measure the focal position of each part of the pattern of the actual reticle immediately before exposure, and it is impossible to accurately measure the imaging characteristics of the projection optical system immediately before actual exposure. It is possible.
[0009]
Therefore, a method of measuring the imaging characteristics of the projection optical system without using a test reticle is disclosed in Japanese Patent Application Laid-Open No. 5-41344. That is, based on the output of a photoelectric detector that outputs irradiation light to a reticle, receives the reflected light as light transmitted through an opening, and outputs a photoelectric signal corresponding to the amount of received light, and the output of a focus detection system. This is a projection exposure apparatus in which an image plane state is detected by a focus position detection unit, and an imaging characteristic is accurately measured from the detected information. Another method that does not use a test reticle is disclosed in Japanese Patent Application Laid-Open No. 6-61120. The focus adjusting method of the exposure apparatus described in this publication is such that light is incident on a wafer from a light source for inspecting a surface to be exposed, via a plurality of rotatable reflectors, and the reflected light is transmitted through the reflector. The focus of the exposure apparatus is adjusted based on the detected data based on the relative height to the wafer, which is detected by a photodetector.
[0010]
However, these methods of measuring imaging characteristics do not use a test reticle, but include special light sources such as a light source for inspecting a surface to be exposed, a plurality of rotatable reflectors, a photoelectric detector, and a photodetector. There is a disadvantage that the equipment cost is enormous because a large number of parts are required. Furthermore, since the above-mentioned components are used, even when the imaging characteristics of the projection optical system can be accurately measured at the beginning of use, the installation portion of each component or the rotation portion of the component is slightly shifted with time. Occurs, and the deviation increases, so that the imaging characteristics cannot be accurately measured for a long period of time unless the minute positional deviation can be corrected.
[0011]
The present invention was made to solve the above problems, without using a test reticle or special exposure apparatus, c E for easily detecting the tilt of the wafer during exposure in the photolithography step It is an object of the present invention to provide a tilt detection method.
[0014]
[Means for Solving the Problems]
According to the method for detecting a wafer tilt at the time of exposure of the present invention, in a photolithography step, exposure is performed using a photo reticle in which TEG patterns including the same pattern are arranged at four corners on one shot of a reticle, and then transferred onto a wafer. The feature is to determine the presence or absence or the direction of the tilt of the wafer at the time of exposure by comparing the magnitude relationship of the line width of the same pattern in each of the TEG patterns at the four corners on one shot. In addition, when comparing the line width relationship, (1) measuring the sheet resistance using the sheet resistance measurement pattern in each of the TEG patterns at the four corners, and then measuring the sheet resistance and the sheet resistance measurement known in advance. A method of determining the electrical line width of each of the sheet resistance measurement patterns from the relationship between the line width of the pattern and the resistance value, and comparing the electrical line widths with each other; (2) within each TEG pattern at the four corners The method of measuring the line width of the same pattern and comparing the magnitude relation of the line width obtained by the measurement may be adopted.
[0015]
That is, according to the wafer inclination detecting method of the present invention, the distance from the photo reticle to the wafer in the exposure apparatus is reduced by one shot by comparing the line width of the same pattern located at the four corners of one shot. The four corners can be compared relatively. As a result, for example, if the distances from the photo reticle to the wafer are all the same in each of the four TEG patterns, the wafer is not tilted, and if not, the wafer is tilted. If the patterns match and there is no match between the opposing sides, the presence or absence of the wafer tilt and the direction of the tilt can be detected such that the wafer is tilted only in a direction perpendicular to those sides.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
FIG. 1 is a diagram showing a real reticle (photo reticle) of the present embodiment. As shown in this figure, this real reticle 11 is one in which two product pellets can be obtained by one shot, a street 1 provided on an outer frame, and two chip patterns 2, 2 corresponding to the product pellets. Is provided. TEG patterns 3 (TEG-A to D) are provided on the street 1 at the four corners of the real reticle 11, respectively.
[0017]
TEG is a test pattern for judging the quality of each product pellet by performing electrical characteristics using the TEG. Examples of the test pattern include a sheet resistance measurement pattern, a contact resistance measurement pattern, a transistor, and the like. ing. Therefore, the TEG-A to TEG include at least the same sheet resistance measurement pattern even if all the individual patterns inside the TEG-A to DEG are not the same. FIG. 2 shows an example of the sheet resistance measurement pattern. The sheet resistance measurement pattern 12 uses various layers such as a diffusion layer region, polysilicon, tungsten, titanium, and aluminum as layers to be measured.
[0018]
FIG. 2 is a view showing a pattern actually transferred from the TEG pattern 3 on the actual reticle 11 to the wafer. The test pad 4 is provided at both ends of the layers to be measured 5, 7 and 9 via the contact 6. It is connected. The line width of the layers to be measured 5, 7, and 9 corresponds to the line width of the semiconductor integrated circuit, and has a line width of, for example, about 0.1 to 3 μm. The conventional general TEG measures the sheet resistance of the layer to be measured using these test pads, and checks whether or not the measured value has a desired value, thereby determining the quality of the product pellet. Things. In addition, in the present embodiment, the sheet resistance measurement pattern 12 is also used to determine whether or not the wafer is tilted during exposure.
[0019]
FIG. 2A is a view assuming a case where there is no defocus and the measured layer 5 on the wafer transferred from the actual reticle 11 has a desired line width. FIG. 2B shows a case where the defocus occurs and the measured layer 7 on the wafer is formed thicker than a desired line width. FIG. FIG. 4 is a view assuming a case where a measured layer 9 is formed thinner than a desired line width. On the other hand, FIG. 3 is a diagram showing the relationship between the line width of the measured layer and the sheet resistance.
[0020]
A point A in FIG. 3 indicates a sheet resistance value with respect to the line width of the layer to be measured when there is no defocus (in the case of FIG. 2A), and when the line width is about 0.1 to 3 μm. The standard value of the sheet resistance usually falls within a range of several Ω to several kΩ. Point B indicates a sheet resistance value with respect to a line width larger than a desired value (in the case of FIG. 2B), and a focus shift occurs. For example, the line width of the layer to be measured is smaller than a desired value. As the thickness increases by 10 to 20%, the sheet resistance decreases by 10 to 20% in inverse proportion thereto. A point C indicates a sheet resistance value for a line width smaller than a desired value (in the case of FIG. 2C), and a defocus occurs. For example, the line width of the layer to be measured is smaller than a desired value. As the thickness decreases by 10 to 20%, the sheet resistance increases by 10 to 20% in inverse proportion thereto. Therefore, if the resistance value of the sheet resistance measurement pattern is known, the line width of the measured layer can be known by calculation based on FIG. In this specification, the line width of the layer to be measured obtained from the sheet resistance value is referred to as “electric line width”.
[0021]
Hereinafter, a method of detecting a wafer tilt at the time of exposure using the real reticle 11 having the above configuration will be described with reference to the drawings. FIG. 4 is a flowchart illustrating the wafer tilt detection method according to the present embodiment.
FIG. 5B shows a state in which, among the TEG patterns at the four corners of the real reticle 11 shown in FIG. 5A, TEG-A to D, particularly the sheet resistance measurement pattern 12 is transferred onto an actual wafer. ing. Here, the measured layer 5 of TEG-A and TEG-B on the left side of the reticle is formed with a desired line width, and the measured layer 7 of TEG-C and TEG-D on the right side of the reticle is thicker than the desired line width. An example will be described.
[0022]
As shown in FIG. 4, first, the resistance of four sheet resistance measurement patterns is measured using an arbitrary measuring device (step S1). The resistance value obtained by the TEG-to D respectively r a, r b, r c , and r d. Next, from these resistance values, the electrical line widths s of the four sheet resistance measurement patterns 12 are calculated using a correlation graph of the line width and the resistance value that match the sheet resistance measurement pattern as shown in FIG. a, s b, s c, calculates a s d (step S2).
[0023]
Then compared before electrical linewidth s a sheet resistance measurement pattern 12 of the four positions obtained in step, s b, s c, the magnitude of s d (step S3). For example, if the resistance values of the four sheet resistance measurement patterns 12 all match, the electrical line widths are all equal. In this case, the distance from the actual reticle to the wafer in the exposure apparatus is equal at all four TEG pattern positions, that is, the wafer is not tilted.
[0024]
In the example of this embodiment, first, the magnitude relationship between the resistance value in the TEG pattern position of the four locations, r a = r b> r c = r d becomes, as shown in FIG. 5 (b), this magnitude of the electrical linewidth of the measured layers 5 and 7 of the inverse proportion to the 4 positions the sheet resistance measurement pattern 12 becomes s a = s b <s c = s d. Therefore, other parameters (for example etching rate, impurity concentration, etc.) in the manufacturing process on the assumption that a standard value, the result of resistance measurement, TEG-A, the resistance value r a in TEG-B, is r b When was the desired value, TEG-a, electrical linewidth s a with TEG-B, s b becomes a desired value, TEG-a, the defocus at the position of the TEG-B does not occur Will be. Conversely, it can be seen that a defocus occurs at the positions of TEG-C and TEG-D where the electrical line width is formed larger than that of TEG-A and TEG-B.
[0025]
Furthermore, since it is s c = s d, TEG- C, the distance between the actual reticle-wafer at the location of the TEG-D is, TEG-A, the distance between the actual reticle-wafer at the position of the TEG-B Are shifted in the same direction by the same distance. This indicates that the wafer is tilted only in the X-axis direction in FIG. 5A with respect to the actual reticle, and not tilted in the Y-axis direction. In this manner, the presence or absence of the wafer tilt and the direction of the tilt can be determined from the magnitude relationship of the resistance values at the four TEGs (step S4).
[0026]
As described above, according to the method of the present embodiment, the TEG patterns 3 are provided at the four corners of the actual reticle 11, and the electrical line widths of the four sheet resistance measurement patterns 12 are compared with each other. The distance from the actual reticle to the wafer at the position of the TEG pattern 3 can be relatively compared. As a result, for example, if the distances from the actual reticle to the wafer are all the same in each of the four TEG patterns 3, the wafer is not tilted, and if not, the wafer is tilted. If the TEG patterns 3 coincide with each other and do not coincide between the opposing sides, the presence / absence of the inclination of the wafer and the direction of the inclination can be detected such that the wafer is inclined only in a direction perpendicular to those sides. Therefore, when this method is used, the state of the tilt of the wafer can be known by a simple method without using a test reticle or a special exposure apparatus.
[0027]
Usually, measurement of device parameters using the TEG pattern 3 is performed by extracting several wafers from one lot. Therefore, according to this method, variations in the inclination of the wafer during exposure between wafers within the lot, or variations between lots, etc. Can be easily grasped. Therefore, it is possible to determine the quality of the wafer by measuring the device parameters, and at the same time, to constantly and effectively monitor variations such as the tilt of the wafer stage of the exposure apparatus and the displacement of the projection optical system. Become.
[0028]
Further, when the present method is used for the purpose of failure analysis, for example, by performing similar resistance measurement with various resistance measurement patterns such as a diffusion layer resistance measurement pattern in the TEG pattern 3 and a polysilicon wiring resistance measurement pattern, a large number of measurements can be performed. In the manufacturing process including the photolithography process, it is possible to know which of the exposure processes, such as the diffusion layer forming process and the polysilicon wiring forming process, causes the wafer to be tilted. As a result, for example, in the case where the exposure apparatus is properly used in each process, the defect can be reduced by feeding back which exposure apparatus has an abnormality.
[0029]
The technical scope of the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, the inclination of the wafer is detected using the electrical line width of the layer to be measured calculated from the measurement data of the sheet resistance value. It is also possible to adopt a method of directly measuring the line width of the same pattern using a length measuring device or the like, and detecting the inclination of the wafer by comparing the measured values at four points. Further, the work of measuring the sheet resistance is usually performed after the completion of the wafer, but is not limited thereto, and may be performed, for example, during the manufacturing process. In this case, feedback to the exposure apparatus when detecting the tilt of the wafer can be performed more quickly than when the tilt is detected after the completion of the wafer.
[0030]
【The invention's effect】
As described above in detail, in the present invention, exposure is performed using a photo reticle provided with a TEG pattern including the same pattern at the four corners on one shot, and the TEG pattern in each TEG pattern transferred onto the wafer is exposed. By comparing the line width relationship of the same pattern, it is possible to detect the presence or absence or the direction of the inclination of the wafer during exposure. Therefore, it is possible to know the state of the tilt of the wafer in the exposure apparatus by a simple method without using a test reticle or a special exposure apparatus. In the case of comparison based on an electrical line width, the quality of a wafer is determined by measuring device parameters based on a TEG pattern, and at the same time, a change in a tilt of a wafer stage of an exposure apparatus, a displacement of a projection optical system, and the like. Can be constantly and effectively monitored. Furthermore, it is effective to use the present invention for the purpose of failure analysis.
[Brief description of the drawings]
FIG. 1 is a plan view showing a configuration of a photo reticle according to an embodiment of the present invention.
FIG. 2 is a plan view showing an example of a sheet resistance measurement pattern in a TEG pattern of the photo reticle.
FIG. 3 is a graph showing a correlation between a line width of a sheet resistance measurement pattern and a resistance value.
FIG. 4 is a flowchart showing a procedure of a wafer tilt detection method according to an embodiment of the present invention.
FIG. 5 is a plan view showing TEG patterns at four corners of the photo reticle according to the embodiment and a state of each sheet resistance measurement pattern actually transferred onto a wafer.
FIG. 6 is a plan view showing an example of a conventional photo reticle.
[Explanation of symbols]
1 Street 2 Chip pattern 3 TEG pattern 4 Test pad 5, 8 Layer to be measured (when there is no defocus)
6 Contact 7 Layer to be measured (when the pattern spreads due to defocus)
9 Layer to be measured (when the pattern becomes thin due to defocus)
10,11 Real reticle (photo reticle)
12 Sheet resistance measurement pattern

Claims (3)

フォトリソグラフィー工程において、レチクル1ショット上の四隅に同一のパターンを含むTEGパターンを配置したフォトレチクルを用いて露光を行った後、ウェハ上に転写された1ショット上の四隅の各TEGパターンにおける前記同一パターンの線幅の大小関係を比較することによって、露光時のウェハの傾きの有無または傾きの方向を判断することを特徴とする露光時のウェハ傾き検出方法。In the photolithography process, after performing exposure using a photo reticle in which TEG patterns including the same pattern are arranged at four corners on one shot of the reticle, the above-described TEG patterns in the four corners on one shot transferred onto the wafer A method of detecting a wafer tilt at the time of exposure, comprising determining the presence or absence or the direction of the tilt of the wafer at the time of exposure by comparing the magnitude relationship of the line width of the same pattern. 請求項に記載の露光時のウェハ傾き検出方法において、
前記線幅の大小関係を比較する場合に、ウェハ上に転写された1ショット上の四隅の各TEGパターン内のシート抵抗測定パターンを用いてシート抵抗を測定した後、その抵抗測定値と予め判っているシート抵抗測定パターンの線幅と抵抗値との関係から前記各シート抵抗測定パターンの電気的な線幅を求め、それらの電気的な線幅の大小関係を比較することを特徴とする露光時のウェハ傾き検出方法。
The method for detecting a wafer tilt at the time of exposure according to claim 1 ,
When comparing the line width relationship, the sheet resistance is measured using the sheet resistance measurement patterns in the TEG patterns at the four corners on one shot transferred onto the wafer, and the measured resistance value is determined in advance. Determining the electrical line width of each of the sheet resistance measurement patterns from the relationship between the line width and the resistance value of the sheet resistance measurement pattern, and comparing the magnitude relationship of the electrical line widths. Method of detecting wafer tilt at the time.
請求項に記載の露光時のウェハ傾き検出方法において、
前記線幅の大小関係を比較する場合に、前記四隅の各TEGパターン内の同一のパターンの線幅を計測し、この計測により得られた線幅の大小関係を比較することを特徴とする露光時のウェハ傾き検出方法。
The method for detecting a wafer tilt at the time of exposure according to claim 1 ,
When comparing the line width relation, the line width of the same pattern in each of the TEG patterns at the four corners is measured, and the line width relation obtained by this measurement is compared. Method of detecting wafer tilt at the time.
JP7752296A 1996-03-29 1996-03-29 Wafer tilt detection method during exposure Expired - Fee Related JP3547554B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7752296A JP3547554B2 (en) 1996-03-29 1996-03-29 Wafer tilt detection method during exposure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7752296A JP3547554B2 (en) 1996-03-29 1996-03-29 Wafer tilt detection method during exposure

Publications (2)

Publication Number Publication Date
JPH09270378A JPH09270378A (en) 1997-10-14
JP3547554B2 true JP3547554B2 (en) 2004-07-28

Family

ID=13636307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7752296A Expired - Fee Related JP3547554B2 (en) 1996-03-29 1996-03-29 Wafer tilt detection method during exposure

Country Status (1)

Country Link
JP (1) JP3547554B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002061505A1 (en) * 2001-01-31 2004-06-03 株式会社ニコン Mask, optical property measurement method, exposure apparatus adjustment method and exposure method, and device manufacturing method
CN116149130B (en) * 2023-04-19 2023-07-25 魅杰光电科技(上海)有限公司 Layout, mask and exposure verification method of lithography machine

Also Published As

Publication number Publication date
JPH09270378A (en) 1997-10-14

Similar Documents

Publication Publication Date Title
US20050179883A1 (en) System for automated focus measuring of a lithography tool
US7336352B2 (en) Position detection apparatus
JP2859855B2 (en) Fine pattern alignment method for semiconductor device
US6600561B2 (en) Apparatus and method for measuring pattern alignment error
US7352891B2 (en) Position detecting method
KR100439472B1 (en) Method and apparatus for measuring of processing error and method and apparatus for measuring of overlay
JP2005101455A (en) Positioning apparatus
JP6386732B2 (en) Detection apparatus, detection method, and lithography apparatus
JP3547554B2 (en) Wafer tilt detection method during exposure
JP2005057222A (en) Mark detection device, method, and program, and aligner, method for manufacturing device, and device
JP2001143991A (en) Surface position detector and device manufacturing method
KR100577568B1 (en) Method for measuring overlay and over mark used the same
JPH0562882A (en) Measuring method for focusing position
JP3164758B2 (en) Exposure apparatus focus management method and exposure apparatus focus management apparatus
JP3313543B2 (en) Alignment apparatus and alignment method for exposure apparatus
US5552251A (en) Reticle and method for measuring rotation error of reticle by use of the reticle
US5616438A (en) Reticle and a method for measuring blind setting accuracy using the same
KR20070014585A (en) Apparatus for aligning a semiconductor substrate
JPH09320920A (en) Adjustment method of aligner
JP2868548B2 (en) Alignment device
US7394523B2 (en) Exposure apparatus and method of controlling exposure apparatus
US11886125B2 (en) Method for inferring a local uniformity metric
JPH11145029A (en) Alignment measuring equipment
US6483936B1 (en) Monitor pattern for photolithography
US6656647B2 (en) Method for examining structures on a wafer

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees