JP3545619B2 - Image arbitrary magnification processing apparatus and method - Google Patents

Image arbitrary magnification processing apparatus and method Download PDF

Info

Publication number
JP3545619B2
JP3545619B2 JP31340298A JP31340298A JP3545619B2 JP 3545619 B2 JP3545619 B2 JP 3545619B2 JP 31340298 A JP31340298 A JP 31340298A JP 31340298 A JP31340298 A JP 31340298A JP 3545619 B2 JP3545619 B2 JP 3545619B2
Authority
JP
Japan
Prior art keywords
value
image
output
pixel interval
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31340298A
Other languages
Japanese (ja)
Other versions
JP2000138826A (en
Inventor
弘一 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Digital Media Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Digital Media Engineering Corp filed Critical Toshiba Corp
Priority to JP31340298A priority Critical patent/JP3545619B2/en
Publication of JP2000138826A publication Critical patent/JP2000138826A/en
Application granted granted Critical
Publication of JP3545619B2 publication Critical patent/JP3545619B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、画像の任意倍率を行う画像処理装置及びその方法であって、特にMPEG2などで行うパンスキャン(画像の切り出し)をした後、画像の任意倍率変換などの処理を行うための装置及び方法に関するものである。
【0002】
【従来の技術】
最近、画像処理装置においては、任意の指定された倍率画像により、画像情報を自在に拡大縮小する要求がなされている。これに対して、本発明に係る従来技術の一つとして特開平10−63826に示される「画像拡大縮小処理装置」が挙げられ、この例では、映像信号に対して拡大縮小を行う処理が示される。
【0003】
この従来例では、任意の倍率処理を行う場合にM倍のアップサンプリングをした後、1/Nサブサンプルが行われている。
【0004】
しかし、このためM倍のアップサンプリングする時と1/Nサブサンプルする時にフィルタリング処理が必要となるので、回路規模の増大を招いてしまうという傾向がある。
【0005】
【発明が解決しようとする課題】
従って、従来例にあるように、M/Nの任意倍率処理を行う際は、M倍のアップサンプリング処理をした後1/Nサブサンプル処理をするので回路規模の増大を招くという問題がある。またM倍アップサンプリングする場合には、M個のフィルタ特性が必要となるのでやはり、回路規模の増大を招くという問題がある。
【0006】
本発明は、任意倍率処理に必要な原画素に対してのみアップサンプリング処理を行うことにより、非常に小さいフィルタ回路によって画像の任意倍率処理を実現する画像処理装置を提供することを目的とする。
【0007】
また更に本発明では、M倍のアップサンプルを2のべき乗の倍率に近似する方法を行なうことにより、一段と簡易な構成で任意倍率処理を実現することができる。
【0008】
【課題を解決するための手段】
上記の課題を解決するため、本発明は、原画像を任意倍率m/nにより拡大処理する画像任意倍率処理装置であり、前記原画像の前記任意倍率m/nの分子を“16”とするべく、基準となる画素間隔基底値を算出する第1算出部と、前記原画像の前記任意倍率m/nを“16/画素間隔規定値”として表すべく、前記画素間隔規定値の補正値である基底補正値と、補正する周期を示す基底補正周期とを算出する第2算出部と、前記第2算出部で算出された前記基底補正値を、前記基底補正周期により選択的に出力するセレクタと、前記第1算出部で算出された前記画素間隔基底値と、前記セレクタの出力である前記基底補正周期で出力される前記基底補正値とを受けて、これらを加算し出力する加算器と、前記加算器の出力を受け、前記原画像の画像切り出し開始値を初期値として前記画素間隔基底値又は前記画素間隔基底値と前記基底補正値との和によりカウントしてカウンタ出力Pを求め前記カウンタ出力Pの1/16の値を示す上位ビットと、前記カウンタ出力Pの1/16の剰余を示す下位ビットを出力するカウンタと、前記カウンタから前記カウンタ出力Pの1/16の値を示す上位ビットを受け、これに応じて記憶領域から前記原画像を読み出し出力する画像メモリと、前記カウンタから前記カウンタ出力Pの1/16の剰余を示す下位ビットを受け、これに応じて前記画像メモリから読み出された前記原画像にフィルタリング処理を施すための係数を決定する係数決定部と、前記画像メモリから読み出された前記原画像を、前記係数決定部が決定した係数によってフィルタリング処理を施して出力する乗算器とを具備することを特徴とする画像任意倍率処理装置である。
【0009】
本発明は、与えられた画像情報を任意倍率m/nで拡大処理する画像任意倍率処理装置であり、アップサンプリングの倍率を、現行のコンピュータ装置で最も容易に処理しやすい “16”に固定するものである。この形態は、図3に示されるものであり、倍率を“16”に固定することにより、m倍アップサンプリングではm個必要となっていたアップサンプリングのフィルタ特性を16倍の場合だけ用意すればよいので、回路構成を大幅に簡略化することができる。
【0022】
【発明の実施形態】
以下、本発明の実施形態を図面を用いて詳細に説明する。
【0023】
図1は、本発明に係るシステムの第1の実施形態の一例を示すブロック図、図2は、本発明に係るシステムの第1の実施形態の動作を説明するための説明図である。
【0024】
本発明は、原画像の各画素をm/n倍で拡大・縮小した変換画像を得る場合に、この変換画像を構成する各画素が、原画像のn番目の画素とn+1番目の画素とのどのあたりに位置するかについて、▲1▼P/mの商→原画像のどの画素か、▲2▼P/mの余剰→原画像の二つの画素に対して相対的にどの辺に位置するか、を求めこの値に基づいてフィルタ処理を行うことで、画像任意倍率処理を行う装置である。従って、必要な原画像の画素に対してのみアップサンプリング処理を行うので、非常に小規模な回路で任意倍率処理を実現することができる。以下、本発明の二つの値を求め、この値に基づいてフィルタ処理を行う手順を図面を用いて説明する。なお、本発明に係る画像任意倍率処理装置は画像の水平処理と垂直処理とも同等な考え方で実現できるが、以下の実施形態の説明では水平方向処理について説明する。
【0025】
図1において、任意倍率m/nが与えられる計算手段11は、加算機12に接続され、この合成出力はセレクタ13に接続され、セレクタは画像切りだし開始値を共に受け、この出力がD−フリップフロップ14に与えられる。D−フリップフロップ14の出力は、この出力に1/m倍を行う回路19と、1/mの余剰を求める回路10に与えられ、これらの出力がそれぞれ画像メモリ15と、係数処理機17に与えられ、画像メモリ15の出力がフィルタタップ16に与えら得る。フィルタタップ16と係数処理機17の出力はそれぞれ乗算器18に加えられれ、求めるべき任意倍率で処理された画像出力を供給することとなる。
【0026】
このようなシステムにおいて、まず装置外部より画像の倍率を、例えばm/nの形で与えられた場合、図1の計算手段11は任意倍率画像を作るため、画素間隔基底値を計算する。この実施形態では画素間隔基底値はnとなる。
【0027】
この画素間隔基底値は加算器12に供給され、加算器12出力はセレクタ13に供給される。セレクタ13は通常は加算器12の出力をD−フリップフロップ14へ接続するが、例えば一水平ラインの開始時点で発生する初期パルスが与えられた時はパンスキャンなどで与えられる画像の切り出し開始値をD−フリップフロップ14へ接続するものである。
【0028】
D−フリップフロップ14出力はフィルタ演算部分に供給されると共に、加算器12に供給される。つまり加算器12とD−フリップフロップ14とで、画像切り出し開始値を初期値として画素間隔基底値でカウントアップするカウンタが構成される。
【0029】
D−フリップフロップ14のカウントアップ出力は図2の動作図中では黒い三角印で示される位置を表す。ここで、図中の黒い三角印で示されたD−フリップフロップ14出力Pを1/mした値、つまりP/mの商は、拡大処理後の画像の各画素が、どの原画素(図2中の丸印であり、通常は二つの原画素を一定の比率で合成することになる)に対応するかを示している。又、D−フリップフロップ14出力Pの1/mの剰余、つまりP/mの剰余は、対応する複数原画素をどういう比率で合成すればよいかを示す、原画素間のm倍アップサンプリングした補間画素点を求めるフィルタ係数の値を示す。
【0030】
このためD−フリップフロップ14出力Pを1/mした値は、例えば画素メモリ15に蓄えられている画像を読み出す際の画素アドレスとして供給され、必要な原画像の原画素が供給される。そして、D−フリップフロップ14出力Pの1/mの剰余は、画素メモリから読み出した画素に対してどの程度の比率で補間処理を行うかを決定する、フィルタ処理を行う際の係数処理器17に供給される。
【0031】
画像メモリ15から読み出された画素はフィルタタップ16に供給され、フィルタタップ16出力は係数処理器7から出力されるフィルタ係数と畳み込み乗算を乗算器18で行い画像出力として出力される。なお係数処理器17へはmが入力され倍率数に応じてアップサンプリングのフィルタ特性が選択される。
【0032】
上記の動作について7/5倍(1.4倍)で画像を任意倍処理する場合、m=7、n=5、画像切り出し開始値=3を例として、動作図である図2を用いて説明する。
【0033】
水平開始時点で、画像切り出し開始値=3がD−フリップフロップ14にセットされる。その後セレクタ13は加算器2出力側に接続されるので、画素間隔基底値ごとにカウントアップされる。今、画素間隔基底値=5であるので、D−フリップフロップ14出力Pで表される図中の黒い三角印は、図2中のような数値でカウントされる。このカウント値Pを1/mとした値と、1/mの剰余は、m=7であるのでそれぞれ図2中のような数値となる。このP/mの値は、返還後の画素がどの原画素に対応してるかを示しているため、ここで指定された原画素を基準としてフィルタタップに必要な原画素をフィルタタップ16に読み込むことが可能である。またP/mの剰余は、図中の黒い三角印の両側の原画素に対して、どのあたりに位置するかを意味する。これはフィルタをかける際の位相に他ならない。この為この値を係数処理器17に供給すれば画素位相に応じたフィルタ係数を選択することができる。
【0034】
つまり、この方法で変換後の画像の各画素がそれぞれ、どの二つの原画素のどのあたりに位置するかを求め、必要な原画素の値を剰余に応じて補間処理することで、従来に比べ非常に小さいフィルタにより、任意倍率処理を行うことができる。従って、上記実施形態によれば画像の切り出しを行いながら任意倍率処理を行うことが可能になる。
【0035】
次に本発明の第2の実施形態について説明する。第1の実施形態ではm倍アップサンプリングすることによって任意倍率を行っていた。しかしm倍アップサンプリングに対応するとフィルタ特性がm個必要となる。このため第2の実施形態ではアップサンプリングの倍数を固定とし、画素間隔基底値を可変することにより任意倍率を可能にする方法である。この方法であればアップサンプリングに必要となるフィルタ特性の数を減らすことができる。
【0036】
本実施形態ではこの固定するアップサンプリングの倍数を16倍として説明する。
【0037】
図3は本発明に係るシステムの第2の実施形態を示すブロック図であり、図4は第2の実施形態の動作を示す動作図である。以下、これらの図を用いて第2の実施形態を説明する。
【0038】
第1の実施形態と同様にm=7、n=5とすると倍率数は7/5である。今アップサンプリングの倍率を16倍としているため分子を16倍にあわせようとすると与えられた倍率は7/5=16/11.4となる。
【0039】
このため画素間隔基底値を11.4とすれば第1の実施形態と同じで良いが、この場合小数の部分は16倍アップサンプリングの画素上には存在しないので実現不可能である。
【0040】
このため、画素間隔基底値をある周期ごとに可変することで全体的なサンプル間隔を等しくする。例えば上記の例であれば画素間隔基底値を11,12,11,12,…などのように数値11を基本に考え、ある周期ごとに画素間隔基底値を12に補正することで、実質的に11.4の値を実現することができる。
【0041】
従って、装置外部より画像の倍率を、m/nの形で与えられた場合、計算手段1は分子を16倍にあわせるべく、基準となる画素間隔基底値を整数として計算出力する。次に計算手段11、21において前記整数化された画素間隔基底値を補正するように画素間隔基底値をどういう周期でどれだけの数を補正すれば良いかを計算する。これにより求められるのが、基底補正周期と基底補正値である。
【0042】
計算手段11により計算した画素間隔基底値に、計算手段21で計算した基底補正周期ごとに基底補正値を加算する。セレクタ22は基底補正周期ごとに基底補正値を選択するセレクタでセレクタ22出力は加算器23に供給され画素間隔基底値と加算される。加算器23出力は基底周期ごとに可変する画素間隔基底値となる。
【0043】
この加算器23出力を加算器12とD−フリップフロップ14で構成されるカウンタへ供給する。
【0044】
画像切り出し開始値=7とするとD−フリップフロップ14出力は図4中の図中の黒い三角印を示す。
【0045】
初期値7に対して11,12,11,12,11と基底値が加算されている。今画素間隔基底値は11で基底補正周期は1画素ごとで基底補正値は1で11に対して基底補正値を加算することで12となっている。
【0046】
ここで第1の実施形態と同様に、このD−フリップフロップ14出力の1/mしたものは原画素の画素位置を示しており、1/mの剰余は補間画素点を求めるフィルタ係数の位相を示すが、本実施形態ではmを16倍にあわせて処理しているために1/16と1/16の剰余はそれぞれD−フリップフロップ14の5ビット目より上のビット、下位4ビットで表現されるため第1の実施形態で必要とした1/m(9)、1/mの剰余(10)は単なるビットシフトで良い。
【0047】
以降、画像メモリ15から読み出した画像信号に対してフィルタ処理を行う手順については本実施形態も第1の実施形態と同様に計算することにより画像出力が得られる。
【0048】
上記実施形態によれば少数のアップサンプリングフィルタにより任意倍率処理を行うことができる。
【0049】
なお、第2の実施形態ではアップサンプリングフィルタを16倍で説明したが2のべき乗であれば、32でも64でも同様の利点が得られることは言うまでもない。
【0050】
次に本発明の第3の実施形態について説明する。
【0051】
図5は本発明の第3の実施形態を示すフローチャートである。
【0052】
第3の実施形態は第1の実施形態をマイクロプロセッサを有するコンピュータシステムにより、ソフトウェアを用いて同等の処理を実現する場合の方法である。以下、順を追ってフローチャートを用いてその手順を説明する。
【0053】
初めに、画像の倍率を、例えばm/nの形で与えられた場合、画素間隔基底値計算ステップで画素間隔基底値を計算する(S11)。
【0054】
次に、画素間隔基底値は加算ステップに供給され、画素間隔基底値を基底として累積加算を行う(S12)。そして、最初のカウントについては(S13)、画像切り出し開始値を加える(S14)。
【0055】
そして、累積加算出力Pは1/mされ、画像信号を取得するための位置情報(image−addr)とされ、また累積加算出力の1/mの剰余(mod−m)はフィルタ係数の位相情報とされる(S15)。
【0056】
そして、mod−mからフィルタの係数を選択する。係数はこの例ではTタップの係数としている。
【0057】
最終的に、フィルタ係数coef[k](mod−m)と画像信号image[image−addr+k]との乗算処理を行ない、フィルタ処理の畳み込み演算を行うことにより、変換画像出力が得られる(S16)。
【0058】
本実施形態の動作については第1の実施形態と同様なので、図2の動作図と同様の処理がプロセッサを用いたシステムにより上記した手順のプログラムにより行われる。
【0059】
次に本発明の第4の実施形態について以下に詳細に説明する。
【0060】
図6は本発明の第4の実施形態を示すフローチャートであり、第4の実施形態は第2の実施形態をソフトウェアなどで実現する場合の方法である。
【0061】
最初に、画像の倍率がm/nの形で与えられた場合、分子を16倍にあわせるように画素間隔基底値、基底補正値、基底補正周期を各計算ステップで計算する(S21)。
【0062】
変換画像を作る計算サイクルごとに基底補正周期を観測し(S22)、基底補正周期になったら画素間隔基底値に基底補正値を加算して画素間隔基底を補正する(S23)。
【0063】
補正された画素間隔基底値は、加算ステップへ入力され加算される(S24)。この加算は計算サイクルごとに累積加算される。又、画像の初めには、画像切り出し開始値が与えられる(S25,S26)。
【0064】
この場合、第2の実施形態と同様にアップサンプリングの倍率を16倍としているため累積加算値の上位ビットが画像信号を取得するための位置情報(image−addr)とされる(S27)。また累積加算出力の下位ビット(mod−m)はフィルタ係数の位相情報とされる(S27)。
【0065】
その後の計算処理は第3の実施形態と同様にフィルタリング処理することにより変換画像出力が得られる(S28)。
【0066】
本実施形態の動作については第2の実施形態と同様なので、図4の動作説明図と同様の手順で画像変換が行われる。
【0067】
以上本発明に関して詳細に説明したが、本発明はこれらの記載に限定されるものではなく、同等の趣旨の範囲で当業者が想定できる範囲であれば、同様の作用効果を生じるものであることは言うまでもない。
【0068】
【発明の効果】
本発明によれば、任意倍率変換後の画像の画素ごとに、与えられた任意倍率に基づいて、必要な原画像の原画素と、その原画像のフィルタリング処理の際の比率とをそれぞれ求めることで画像の任意倍率変換を行うことによって、画像の任意倍率変換に必要なフィルタ回路を大幅に低減することができる。
【図面の簡単な説明】
【図1】本発明に係るシステムの第1の実施形態の一例を示すブロック図。
【図2】本発明に係るシステムの第1の実施形態の動作を説明するための説明図。
【図3】本発明に係るシステムの第2の実施形態の一例を示すブロック図。
【図4】本発明に係るシステムの第2の実施形態の動作を説明するための説明図。
【図5】本発明に係るシステムの第3の実施形態の動作を説明するためのフローチャート。
【図6】本発明に係るシステムの第4の実施形態の動作を説明するためのフローチャート。
【符号の説明】
11…計算手段
12…加算機
13…セレクタ回路
14…D−フリップフロップ回路
15…画像メモリ
16…フィルタタップ
17…係数処理機
18…乗算器
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an image processing apparatus and an image processing method for performing an arbitrary magnification of an image, and more particularly to an apparatus and a method for performing processing such as arbitrary magnification conversion of an image after performing a pan scan (cutting out an image) using MPEG2 or the like. It is about the method.
[0002]
[Prior art]
Recently, in image processing apparatuses, a request has been made to freely enlarge and reduce image information using an arbitrary designated magnification image. On the other hand, as one of the prior arts according to the present invention, there is an "image enlargement / reduction processing apparatus" disclosed in JP-A-10-63826. In this example, processing for enlarging / reducing a video signal is shown. It is.
[0003]
In this conventional example, 1 / N sub-sampling is performed after up-sampling M times when performing any magnification processing.
[0004]
However, a filtering process is required at the time of upsampling by M times and at the time of 1 / N sub-sampling, which tends to increase the circuit scale.
[0005]
[Problems to be solved by the invention]
Therefore, as in the conventional example, when the arbitrary magnification processing of M / N is performed, since the 1 / N sub-sampling processing is performed after the upsampling processing of M times, there is a problem that the circuit scale is increased. Further, in the case of upsampling by M times, since M filter characteristics are required, there is also a problem that the circuit scale is increased.
[0006]
SUMMARY OF THE INVENTION It is an object of the present invention to provide an image processing apparatus that realizes arbitrary magnification processing of an image with a very small filter circuit by performing upsampling processing only on original pixels necessary for arbitrary magnification processing.
[0007]
Further, in the present invention, an arbitrary magnification process can be realized with a simpler configuration by performing a method of approximating an M-fold up-sample to a power-of-two magnification.
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present invention is an image arbitrary magnification processing apparatus that enlarges an original image at an arbitrary magnification m / n, and sets the numerator of the original image at the arbitrary magnification m / n to “16”. In order to express the arbitrary magnification m / n of the original image as “16 / pixel interval specified value”, a first calculating unit for calculating a reference pixel interval base value, and a correction value of the pixel interval specified value. A second calculator for calculating a certain base correction value and a base correction cycle indicating a cycle to be corrected; and a selector for selectively outputting the base correction value calculated by the second calculator based on the base correction cycle. And an adder that receives the pixel interval base value calculated by the first calculator and the base correction value output in the base correction cycle, which is the output of the selector, and adds and outputs these. Receives the output of the adder, A counter output P is calculated by counting the pixel interval base value or the sum of the pixel interval base value and the base correction value with the image cutout start value of the image as an initial value, and indicates a value of 1/16 of the counter output P. A counter for outputting an upper bit and a lower bit indicating a remainder of 1/16 of the counter output P; and an upper bit indicating a value of 1/16 of the counter output P from the counter, and a storage area corresponding thereto is received. And an image memory for reading and outputting the original image from the memory, and a lower bit indicating a remainder of 1/16 of the counter output P from the counter, and filtering the original image read from the image memory accordingly. A coefficient determining unit for determining a coefficient for applying the image data, and the original image read from the image memory is determined by the coefficient determined by the coefficient determining unit. An image any magnification processing apparatus characterized by comprising a multiplier for outputting subjected to Irutaringu process.
[0009]
The present invention relates to an image arbitrary magnification processing apparatus that enlarges given image information at an arbitrary magnification m / n, and fixes the upsampling magnification to “16” which is the easiest to process with a current computer device. Things. This mode is shown in FIG. 3. By fixing the magnification to “16”, it is possible to prepare the filter characteristics of up-sampling that is required for m times in m-times up-sampling only in the case of 16 times. As a result, the circuit configuration can be greatly simplified.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0023]
FIG. 1 is a block diagram showing an example of the first embodiment of the system according to the present invention, and FIG. 2 is an explanatory diagram for explaining the operation of the first embodiment of the system according to the present invention.
[0024]
According to the present invention, when obtaining a converted image obtained by enlarging / reducing each pixel of the original image by m / n times, each pixel constituting the converted image is defined by the nth pixel and the (n + 1) th pixel of the original image. Regarding where it is located, (1) the quotient of P / m → which pixel of the original image, (2) the surplus of P / m → which side is located relative to the two pixels of the original image This is an apparatus for performing an image arbitrary magnification process by obtaining a value or a filter value based on this value. Therefore, the upsampling process is performed only on the necessary pixels of the original image, so that the arbitrary magnification process can be realized with a very small circuit. Hereinafter, a procedure for obtaining two values of the present invention and performing a filtering process based on these values will be described with reference to the drawings. Note that the image arbitrary magnification processing apparatus according to the present invention can be realized based on the same concept as the horizontal processing and the vertical processing of an image. However, in the following embodiment, the horizontal processing will be described.
[0025]
In FIG. 1, a calculating means 11 to which an arbitrary magnification m / n is given is connected to an adder 12, and the combined output is connected to a selector 13, which receives an image cut-out start value and outputs the D- The flip-flop 14 is provided. The output of the D-flip-flop 14 is supplied to a circuit 19 for multiplying the output by 1 / m and a circuit 10 for obtaining a surplus of 1 / m. These outputs are sent to an image memory 15 and a coefficient processor 17 respectively. The output of the image memory 15 can be provided to the filter tap 16. The outputs of the filter tap 16 and the coefficient processor 17 are respectively applied to a multiplier 18 to supply an image output processed at an arbitrary magnification to be obtained.
[0026]
In such a system, first, when the magnification of an image is given from the outside of the apparatus, for example, in the form of m / n, the calculation means 11 of FIG. 1 calculates a pixel interval base value to create an arbitrary magnification image. In this embodiment, the pixel interval base value is n.
[0027]
The pixel interval base value is supplied to the adder 12, and the output of the adder 12 is supplied to the selector 13. The selector 13 normally connects the output of the adder 12 to the D-flip-flop 14. For example, when an initial pulse generated at the start of one horizontal line is applied, a cutout start value of an image given by a pan scan or the like is given. To the D-flip-flop 14.
[0028]
The output of the D-flip-flop 14 is supplied to the filter operation part and also to the adder 12. That is, the adder 12 and the D-flip-flop 14 constitute a counter that counts up with the pixel interval base value with the image cutout start value as an initial value.
[0029]
The count-up output of the D-flip-flop 14 indicates a position indicated by a black triangle in the operation diagram of FIG. Here, the value obtained by dividing 1 / m of the output P of the D-flip-flop 14 indicated by the black triangle mark in the figure, that is, the quotient of P / m, is determined based on which original pixel (FIG. 2 indicates that the two original pixels are normally synthesized at a fixed ratio. The remainder of 1 / m of the output P of the D-flip-flop 14, that is, the remainder of P / m, indicates the ratio of a plurality of corresponding original pixels to be synthesized, and is m-times up-sampled between the original pixels. Shows the value of the filter coefficient for finding the interpolation pixel point.
[0030]
For this reason, a value obtained by dividing the output P of the D-flip-flop 14 by 1 / m is supplied, for example, as a pixel address when reading an image stored in the pixel memory 15, and an original pixel of a necessary original image is supplied. The remainder of 1 / m of the output P of the D-flip-flop 14 is used as a coefficient processor 17 for performing a filtering process, which determines a ratio of an interpolation process to be performed on pixels read from the pixel memory. Supplied to
[0031]
The pixels read from the image memory 15 are supplied to the filter tap 16, and the output of the filter tap 16 is output as an image output by performing a convolution multiplication with the filter coefficient output from the coefficient processor 7 in the multiplier 18. Note that m is input to the coefficient processor 17 and the up-sampling filter characteristic is selected according to the number of magnifications.
[0032]
When the image is arbitrarily multiplied by 7/5 (1.4 times) with respect to the above operation, m = 7, n = 5, and an image clipping start value = 3 will be described with reference to FIG. explain.
[0033]
At the time of horizontal start, an image cutout start value = 3 is set in the D-flip-flop 14. Thereafter, since the selector 13 is connected to the output side of the adder 2, the count is incremented for each pixel interval base value. Now, since the pixel interval base value = 5, the black triangle mark in the figure represented by the output P of the D-flip-flop 14 is counted with a numerical value as shown in FIG. The value obtained by setting this count value P to 1 / m and the remainder of 1 / m are m = 7, so that the values are as shown in FIG. Since the value of P / m indicates which original pixel the returned pixel corresponds to, the original pixel required for the filter tap is read into the filter tap 16 based on the original pixel specified here. It is possible. Further, the remainder of P / m indicates where the original pixel is located on both sides of the black triangle mark in the figure. This is nothing but a phase when filtering. Therefore, if this value is supplied to the coefficient processor 17, a filter coefficient corresponding to the pixel phase can be selected.
[0034]
In other words, each pixel of the image after conversion is calculated by using this method to determine which of the two original pixels is located in which area, and the value of the required original pixel is interpolated according to the remainder, thereby achieving a comparison with the conventional method. Arbitrary magnification processing can be performed with a very small filter. Therefore, according to the above embodiment, it is possible to perform an arbitrary magnification process while cutting out an image.
[0035]
Next, a second embodiment of the present invention will be described. In the first embodiment, arbitrary magnification is performed by upsampling by m times. However, in order to support m-fold upsampling, m filter characteristics are required. For this reason, the second embodiment is a method in which a multiple of the upsampling is fixed and an arbitrary magnification is made possible by changing the pixel interval base value. With this method, the number of filter characteristics required for upsampling can be reduced.
[0036]
In the present embodiment, a description will be given assuming that the multiple of the fixed upsampling is 16 times.
[0037]
FIG. 3 is a block diagram showing a second embodiment of the system according to the present invention, and FIG. 4 is an operation diagram showing the operation of the second embodiment. Hereinafter, the second embodiment will be described with reference to these drawings.
[0038]
Assuming that m = 7 and n = 5 as in the first embodiment, the magnification is 7/5. Since the upsampling magnification is now 16 times, if the numerator is adjusted to 16 times, the given magnification will be 7/5 = 1/16 / 11.4.
[0039]
Therefore, if the pixel interval base value is set to 11.4, the same as in the first embodiment may be used. However, in this case, the fractional part cannot be realized because it does not exist on the 16-times up-sampled pixel.
[0040]
For this reason, the entire sample interval is made equal by varying the pixel interval base value at certain intervals. For example, in the above example, the pixel interval base value is basically considered to be a numerical value 11, such as 11, 12, 11, 12,... Can achieve a value of 11.4.
[0041]
Therefore, when the magnification of an image is given from the outside of the apparatus in the form of m / n, the calculation means 1 calculates and outputs the reference pixel interval base value as an integer in order to adjust the numerator to 16 times. Next, the calculation means 11 and 21 calculate what period and how many numbers of the pixel interval base values should be corrected so as to correct the integer pixel base values. Thus, the base correction period and the base correction value are obtained.
[0042]
A base correction value is added to the pixel interval base value calculated by the calculation means 11 for each base correction cycle calculated by the calculation means 21. The selector 22 selects a base correction value for each base correction cycle. The output of the selector 22 is supplied to an adder 23 and added to the pixel interval base value. The output of the adder 23 is a pixel interval base value that changes in each base cycle.
[0043]
The output of the adder 23 is supplied to a counter composed of the adder 12 and the D-flip-flop 14.
[0044]
Assuming that the image clipping start value is 7, the output of the D-flip-flop 14 indicates a black triangle mark in FIG.
[0045]
11, 12, 11, 12, 11 and the base value are added to the initial value 7. Now, the pixel interval base value is 11, the base correction period is 1 for each pixel, the base correction value is 1, and the base correction value is added to 11 to be 12.
[0046]
Here, similarly to the first embodiment, 1 / m of the output of the D-flip-flop 14 indicates the pixel position of the original pixel, and the remainder of 1 / m indicates the phase of the filter coefficient for obtaining the interpolation pixel point. In the present embodiment, m is set to 16 times, so that the remainders of 1/16 and 1/16 are bits higher than the fifth bit and lower 4 bits of the D-flip-flop 14, respectively. The 1 / m (9) and the 1 / m remainder (10) required in the first embodiment to be expressed may be merely bit shifts.
[0047]
Thereafter, the procedure for performing the filtering process on the image signal read from the image memory 15 is also calculated in the present embodiment in the same manner as in the first embodiment, and an image output is obtained.
[0048]
According to the above embodiment, an arbitrary magnification process can be performed by a small number of up-sampling filters.
[0049]
In the second embodiment, the upsampling filter has been described as 16 times. However, it goes without saying that the same advantage can be obtained with 32 or 64 as long as it is a power of 2.
[0050]
Next, a third embodiment of the present invention will be described.
[0051]
FIG. 5 is a flowchart showing the third embodiment of the present invention.
[0052]
The third embodiment is a method according to the first embodiment in which a computer system having a microprocessor realizes equivalent processing using software. Hereinafter, the procedure will be described step by step using a flowchart.
[0053]
First, when the magnification of an image is given in the form of m / n, for example, a pixel interval base value is calculated in a pixel interval base value calculation step (S11).
[0054]
Next, the pixel interval base value is supplied to an adding step, and cumulative addition is performed using the pixel interval base value as a base (S12). Then, for the first count (S13), an image cutout start value is added (S14).
[0055]
Then, the cumulative addition output P is reduced by 1 / m to be position information (image-addr) for acquiring an image signal, and the remainder (mod-m) of 1 / m of the cumulative addition output is the phase information of the filter coefficient. (S15).
[0056]
Then, a filter coefficient is selected from mod-m. The coefficients are T tap coefficients in this example.
[0057]
Finally, a multiplication process of the filter coefficient coef [k] (mod-m) and the image signal image [image-addr + k] is performed, and a convolution operation of the filter process is performed, thereby obtaining a converted image output (S16). .
[0058]
Since the operation of this embodiment is the same as that of the first embodiment, the same processing as that of the operation diagram of FIG. 2 is performed by a program using the above-described procedure by a system using a processor.
[0059]
Next, a fourth embodiment of the present invention will be described in detail below.
[0060]
FIG. 6 is a flowchart showing a fourth embodiment of the present invention. The fourth embodiment is a method for realizing the second embodiment by software or the like.
[0061]
First, when the magnification of an image is given in the form of m / n, a pixel interval base value, a base correction value, and a base correction period are calculated in each calculation step so that the numerator is adjusted to 16 times (S21).
[0062]
The base correction period is observed for each calculation cycle for forming the converted image (S22), and when the base correction period is reached, the base correction value is added to the pixel interval base value to correct the pixel interval base (S23).
[0063]
The corrected pixel interval base value is input to the addition step and added (S24). This addition is cumulatively added for each calculation cycle. At the beginning of the image, an image cutout start value is given (S25, S26).
[0064]
In this case, as in the second embodiment, the upsampling magnification is set to 16 times, so that the upper bits of the cumulative addition value are used as position information (image-addr) for acquiring an image signal (S27). The lower bits (mod-m) of the cumulative addition output are used as phase information of the filter coefficient (S27).
[0065]
In the subsequent calculation process, a converted image output is obtained by performing a filtering process in the same manner as in the third embodiment (S28).
[0066]
Since the operation of this embodiment is the same as that of the second embodiment, the image conversion is performed in the same procedure as the operation explanatory diagram of FIG.
[0067]
Although the present invention has been described in detail above, the present invention is not limited to these descriptions, and a similar effect can be obtained as long as a person skilled in the art can assume the same meaning within the scope of the present invention. Needless to say.
[0068]
【The invention's effect】
According to the present invention, for each pixel of the image after the arbitrary magnification conversion, a required original pixel of the original image and a ratio at the time of the filtering processing of the original image are obtained based on the given arbitrary magnification. By performing the arbitrary magnification conversion of the image, the filter circuit necessary for the arbitrary magnification conversion of the image can be greatly reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an example of a first embodiment of a system according to the present invention.
FIG. 2 is an explanatory diagram for explaining the operation of the first embodiment of the system according to the present invention.
FIG. 3 is a block diagram showing an example of a second embodiment of the system according to the present invention.
FIG. 4 is an explanatory diagram for explaining an operation of a second embodiment of the system according to the present invention.
FIG. 5 is a flowchart for explaining the operation of the third embodiment of the system according to the present invention.
FIG. 6 is a flowchart for explaining the operation of the fourth embodiment of the system according to the present invention.
[Explanation of symbols]
11 Calculation means 12 Adder 13 Selector circuit 14 D-flip-flop circuit 15 Image memory 16 Filter tap 17 Coefficient processor 18 Multiplier

Claims (1)

原画像を任意倍率m/nにより拡大処理する画像任意倍率処理装置であり、An image arbitrary magnification processing device for enlarging an original image at an arbitrary magnification m / n;
前記原画像の前記任意倍率m/nの分子を“16”とするべく、基準となる画素間隔基底値を算出する第1算出部と、A first calculating unit that calculates a reference pixel interval base value so as to set the numerator of the original image at the arbitrary magnification m / n to “16”;
前記原画像の前記任意倍率m/nを“16/画素間隔規定値”として表すべく、前記画素間隔規定値の補正値である基底補正値と、補正する周期を示す基底補正周期とを算出する第2算出部と、In order to represent the arbitrary magnification m / n of the original image as “16 / pixel interval specified value”, a base correction value which is a correction value of the pixel interval specified value and a base correction period indicating a period to be corrected are calculated. A second calculator,
前記第2算出部で算出された前記基底補正値を、前記基底補正周期により選択的に出力するセレクタと、A selector for selectively outputting the base correction value calculated by the second calculator according to the base correction cycle;
前記第1算出部で算出された前記画素間隔基底値と、前記セレクタの出力である前記基底補正周期で出力される前記基底補正値とを受けて、これらを加算し出力する加算器と、An adder that receives the pixel interval base value calculated by the first calculator and the base correction value output in the base correction cycle that is the output of the selector, and adds and outputs these;
前記加算器の出力を受け、前記原画像の画像切り出し開始値を初期値として前記画素間隔基底値又は前記画素間隔基底値と前記基底補正値との和によりカウントしてカウンタ出力Pを求め前記カウンタ出力Pの1/16の値を示す上位ビットと、前記カウンタ出力Pの1/16の剰余を示す下位ビットを出力するカウンタと、The counter output P is obtained by receiving the output of the adder and counting by the pixel interval base value or the sum of the pixel interval base value and the base correction value with the image cutout start value of the original image as an initial value. A counter that outputs an upper bit indicating a value of 1/16 of the output P and a lower bit indicating a remainder of 1/16 of the counter output P;
前記カウンタから前記カウンタ出力Pの1/16の値を示す上位ビットを受け、これに応じて記憶領域から前記原画像を読み出し出力する画像メモリと、An image memory which receives upper bits indicating a value of 1/16 of the counter output P from the counter, and reads and outputs the original image from a storage area in response thereto;
前記カウンタから前記カウンタ出力Pの1/16の剰余を示す下位ビットを受け、これに応じて前記画像メモリから読み出された前記原画像にフィルタリング処理を施すための係数を決定する係数決定部と、A coefficient determining unit that receives, from the counter, a lower bit indicating a remainder of 1/16 of the counter output P, and determines a coefficient for performing a filtering process on the original image read from the image memory in response thereto; ,
前記画像メモリから読み出された前記原画像を、前記係数決定部が決定した係数によってフィルタリング処理を施して出力する乗算器と、A multiplier that outputs the original image read from the image memory after performing a filtering process using the coefficient determined by the coefficient determination unit;
を具備することを特徴とする画像任意倍率処理装置。An arbitrary image magnification processing device comprising:
JP31340298A 1998-11-04 1998-11-04 Image arbitrary magnification processing apparatus and method Expired - Fee Related JP3545619B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31340298A JP3545619B2 (en) 1998-11-04 1998-11-04 Image arbitrary magnification processing apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31340298A JP3545619B2 (en) 1998-11-04 1998-11-04 Image arbitrary magnification processing apparatus and method

Publications (2)

Publication Number Publication Date
JP2000138826A JP2000138826A (en) 2000-05-16
JP3545619B2 true JP3545619B2 (en) 2004-07-21

Family

ID=18040848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31340298A Expired - Fee Related JP3545619B2 (en) 1998-11-04 1998-11-04 Image arbitrary magnification processing apparatus and method

Country Status (1)

Country Link
JP (1) JP3545619B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361579B1 (en) * 2000-07-12 2002-11-18 아남반도체 주식회사 Apparatus and method for correcting image quality of image scaler
JP6084000B2 (en) 2012-10-18 2017-02-22 株式会社メガチップス Image processing device

Also Published As

Publication number Publication date
JP2000138826A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JP3890177B2 (en) Resolution conversion apparatus and apparatus using the same
US5202670A (en) Image processing apparatus
JP2004007337A5 (en)
JP3747523B2 (en) Image processing apparatus and processing method
JPH09326958A (en) Image processing unit and processing method
US6166773A (en) Method and apparatus for de-interlacing video fields to progressive scan video frames
JPH0612487A (en) Sample rate converter for picture data
JP4022935B2 (en) Image processing apparatus and processing method
US8499019B2 (en) Electronic hardware resource management in video processing
JP3545619B2 (en) Image arbitrary magnification processing apparatus and method
US7110620B2 (en) Apparatus for processing digital image and method therefor
JP2005038046A (en) Shading correcting device, method, and program, interpolation arithmetic unit used for shading correcting device, interpolation arithmetic method, interpolation arithmetic program, and its application device
JP2008523489A (en) Method and apparatus for changing image size
JPH11203467A (en) Display and its method
JP4334160B2 (en) Video signal processing circuit for sub-screen display
US20020146180A1 (en) Image processing method and image processing device
JP2007280267A (en) Image processing method and image processor
JPH06169429A (en) Picture data conversion circuit
JP2004312076A (en) Nonlinear processor circuit
JPH1155076A (en) Sampling frequency converting device
US5727086A (en) Device and method for picture processing including contraction of toned image
JP3392624B2 (en) Vertical zoom circuit
JP2005012740A (en) Image processor and image processing method
KR100547801B1 (en) Image reducing equipment of image reproducer
JP4257650B2 (en) Image signal processing circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees