JP3543556B2 - Digital sync separator - Google Patents
Digital sync separator Download PDFInfo
- Publication number
- JP3543556B2 JP3543556B2 JP23205897A JP23205897A JP3543556B2 JP 3543556 B2 JP3543556 B2 JP 3543556B2 JP 23205897 A JP23205897 A JP 23205897A JP 23205897 A JP23205897 A JP 23205897A JP 3543556 B2 JP3543556 B2 JP 3543556B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- register
- threshold
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、ビデオテープレコーダによる再生信号など同期信号を有する信号から同期信号を検出するディジタル同期分離装置に関するものである。
【0002】
【従来の技術】
一般に、記録媒体として磁気テープを用い、同期信号を有するアナログ信号を記録再生するビデオテープレコーダ(以下、VTRと略記する)では、ダビングを繰り返す事によって信号レベルの変動(以下、サグと略記する)が発生する。
【0003】
このサグにより、ディジタル同期分離装置が誤動作し画質劣化を引き起こす要因となる。
【0004】
以下、従来のディジタル同期分離装置の一例について、図面を参照しながら説明する。図2は、従来のディジタル同期分離回路装置の構成を示すブロック図である。図2において、入力端子30からVTR等の再生信号が入力される。本従来例では、VTRの再生信号がNTSC信号である場合を想定する。入力端子30から入力されたNTSC信号は、ノイズ除去フィルタ31に入力される。ノイズ除去フィルタ31は、100kHz以下の周波数成分が通過できる低域通過フィルタになっており、ノイズ成分を除去する。ノイズ除去フィルタ31の出力は、閾値比較器32に入力され、閾値定数発生器33から発生される閾値と比較される。閾値比較器32からの比較結果が、NTSCの複合同期信号として出力端子34から出力される。以上のような従来技術として、例えば、特開平2−260767号公報が知られている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記のような従来のディジタル同期分離装置では、サグが発生している信号が入力されると、同期信号の検出が不完全になってしまう、という問題点を有していた。その例を図3に示す。図3の信号40のようにサグが発生している信号が、図2の入力端子30から入力された場合を想定する。図2の閾値定数発生器33から発生している閾値が図3の破線で示す閾値41であるとすると、図2の出力端子34からは、図3に示す信号42が出力される。この信号42では、同期信号が検出されていない部分が存在する。つまり、同期信号の検出が不完全である。
【0006】
本発明は、上記従来の問題点を解決するもので、サグが発生している信号が入力された場合においても、同期信号が検出できるディジタル同期分離装置を提供する。
【0007】
【課題を解決するための手段】
上記課題を解決するために、本発明のディジタル同期分離装置は、同期信号を有するディジタル信号のノイズ成分を除去するノイズ除去手段と、所定の時間間隔で前記ノイズ除去手段からの信号の最小値を検出する最小値検出手段と、最小値検出手段からの信号に基準の閾値となる所定の値を加算する加算手段と、閾値を保持するレジスタ手段と、加算手段からの信号とレジスタ手段からの信号との差分値がある範囲に入っているか否かを検出し、その検出結果に基づいてレジスタ手段に入力する信号のセレクトを制御する差分比較手段と、加算手段からの信号とレジスタ手段からの信号との大小関係を比較し、加算手段からの信号がレジスタ手段からの信号よりも大きい場合はレジスタ手段からの信号に基準の閾値となる所定の値の20分の1の値を加算した値、小さい場合レジスタ手段からの信号に基準の閾値となる所定の値の20分の1の値を減算した値、等しい場合はレジスタ手段からの信号の値をそれぞれ出力する増減算出手段と、差分比較手段からの信号に応じ、差分比較手段において加算手段からの信号とレジスタ手段からの信号との差分値がある範囲に入っている場合は加算手段からの信号を、また、加算手段からの信号とレジスタ手段からの信号との差分値がある範囲に入っていない場合は増減算出手段からの信号をそれぞれレジスタ手段に出力するセレクタ手段と、レジスタ手段からの信号とノイズ除去手段からの信号とを比較する閾値比較手段とを備えたものである。
【0008】
そして、検出された最小値に応じて閾値レベルを変化させる事によって、閾値レベルがサグのレベルに追従するように動作し、サグが発生している信号からでも同期信号が検出できる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態によるディジタル同期信号分離装置について、図面を参照しながら説明する。
【0010】
図1は本実施の形態におけるディジタル同期信号分離装置の構成を示すブロック図である。また、図4及び図5は、図1のディジタル同期分離装置の動作を示す波形図である。図1において、入力端子10から同期信号を有するディジタル信号が入力される。ここでは、同期信号を有するディジタル信号として、NTSC信号を用いる。また、通常入力されるNTSC信号の同期信号の高さは、8ビットで表すと下が8、上が64とする。ノイズ除去フィルタ11は、入力端子10から入力された信号の100kHz以上の成分を除去するノイズ除去手段である。最小値検出器12は、ノイズ除去フィルタ11からの信号の最小値を60μ秒間隔で検出する最小値検出手段である。オフセット加算器13は、最小値検出器12からの信号に定数20を加算する加算手段である。このオフセット加算器13から出力される値をD1とする。レジスタ20は、閾値を保持するレジスタ手段である。このレジスタ20から出力される値をD2とする。差分比較器17は、定数A=−15、B=15として、差分値(D1−D2)を算出し、この差分値がA<(D1−D2)<Bの範囲内に入っているか否かを検出する差分比較手段である。増減算出器18は、D1<D2の場合は(D2−1)を出力し、D1>D2の場合は(D2+1)を出力し、D1=D2の場合はD2を出力する増減算出手段である。この増減算出器18から出力される値をD3とする。セレクタ19は、差分比較器17からの信号に応じて、D1かD3の値をレジスタ20に出力するセレクト手段である。このセレクタ19は、差分比較器17の結果がA<(D1−D2)<Bの範囲に入っている場合にはD1(端子A)を出力し、それ以外の場合にはD3(端子B)が出力される。閾値比較器15は、レジスタ20からの値とノイズ除去フィルタ11からの値を比較する閾値比較手段である。出力端子16は、比較器15からの比較結果を同期信号として出力する。
【0011】
以上のように構成されたディジタル同期分離装置について、以下、図4及び図5を用いてその動作を説明する。
【0012】
まず、図4は、入力される映像信号にサグがある場合を示すものである。ノイズ除去フィルタ11の出力が信号50で、レジスタ20の出力が破線で示す閾値51である。この場合、最小値検出器12で60μ秒間隔で検出された最小値がA<(D1−D2)<Bを満たしていると仮定している。図4から分かるように、閾値51のレベルは、サグのレベルに追従している。この動作によって、出力端子16から出力される同期信号は信号52となり、同期信号が正しく検出されている事がわかる。
【0013】
また、図5は、入力される映像信号の同期信号がなんらかの原因で抜けている場合を示すものである。ノイズ除去フィルタ11の出力が信号60で、レジスタ20の出力が閾値61である。この場合、最小値検出器12で60μ秒間隔で検出された最小値は、同期信号が抜けている範囲でA<(D1−D2)<Bを満たしていないので、レジスタ20から出力される閾値は1ずつしか変化していない。出力端子16から出力される同期信号は信号62となり、同期信号が抜けている範囲では、同期信号が抜けた信号となる。この動作によって、同期信号が抜けている範囲でも、誤って映像部分の信号を同期信号として分離する事がない。
【0014】
以上のように構成する事により、同期信号を有するディジタル信号のノイズ成分を除去するノイズ除去手段と、ある時間間隔でノイズ除去手段からの信号の最小値を検出する最小値検出手段と、最小値検出手段からの信号にある値を加算する加算手段と、閾値を保持するレジスタ手段と、加算手段からの信号とレジスタ手段からの信号の差分がある範囲に入っているかを検出する差分比較手段と、加算手段からの信号とレジスタ手段からの信号の大小関係を比較した結果に応じてレジスタ手段からの信号にある値を加算または減算する増減算出手段と、差分比較手段からの信号に応じて加算手段からの信号と増減算出手段からの信号のどちらかをレジスタ手段に出力するセレクト手段と、レジスタ手段からの信号とノイズ除去手段からの信号を比較する閾値比較手段を設ける事により、サグの発生している信号からでも、同期信号を検出する事ができる。
【0015】
なお、本実施の形態に用いた周波数特性及び定数は参考値であり、サグに追従させるレベルに応じて適切な値を設定するものである。また、本発明の方式は、DCレベルが確定していないディジタル信号から同期信号を分離する場合にも応用できる。その場合、最小値検出器12の検出周期を同期信号の間隔より長く設定し、図1の閾値算出器14の一部を省略しても簡易的に実現できる。
【0016】
【発明の効果】
以上のように本発明は、同期信号を有するディジタル信号のノイズ成分を除去するノイズ除去手段と、ある時間間隔でノイズ除去手段からの信号の最小値を検出する最小値検出手段と、最小値検出手段からの信号にある値を加算する加算手段と、閾値を保持するレジスタ手段と、加算手段からの信号とレジスタ手段からの信号の差分がある範囲に入っているかを検出する差分比較手段と、加算手段からの信号とレジスタ手段からの信号の大小関係を比較した結果に応じてレジスタ手段からの信号にある値を加算または減算する増減算出手段と、差分比較手段からの信号に応じて加算手段からの信号と増減算出手段からの信号のどちらかをレジスタ手段に出力するセレクト手段と、レジスタ手段からの信号とノイズ除去手段からの信号を比較し同期信号を得る閾値比較手段とを設ける事により、サグの発生している信号からでも、正確に同期信号を検出でき、さらに、同期信号の抜けがある信号からでも、誤作動を生じることなく正確に同期信号を検出できる、という効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるディジタル同期信号分離装置の構成を示すブロック図
【図2】従来のディジタル同期信号分離装置の構成を示すブロック図
【図3】従来のディジタル同期信号分離装置の動作を示す波形図
【図4】本発明のディジタル同期信号分離装置の動作を示す波形図
【図5】本発明のディジタル同期信号分離装置の動作を示す波形図
【符号の説明】
10 入力端子
11 ノイズ除去フィルタ
12 最小値検出器
13 オフセット加算器
14 閾値算出器
15 閾値比較器
16 出力端子
17 差分比較器
18 増減算出器
19 セレクタ
20 レジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a digital sync separation apparatus for detecting a sync signal from a signal having a sync signal such as a signal reproduced by a video tape recorder.
[0002]
[Prior art]
Generally, in a video tape recorder (hereinafter abbreviated as VTR) that uses a magnetic tape as a recording medium and records and reproduces an analog signal having a synchronization signal, a signal level changes (hereinafter abbreviated as sag) by repeating dubbing. Occurs.
[0003]
This sag causes the digital sync separation device to malfunction and cause image quality degradation.
[0004]
Hereinafter, an example of a conventional digital sync separation device will be described with reference to the drawings. FIG. 2 is a block diagram showing a configuration of a conventional digital sync separation circuit device. In FIG. 2, a reproduction signal such as a VTR is input from an
[0005]
[Problems to be solved by the invention]
However, the above-described conventional digital sync separation apparatus has a problem that when a signal in which sag is generated is input, the detection of the sync signal is incomplete. An example is shown in FIG. It is assumed that a signal in which sag occurs like the signal 40 in FIG. 3 is input from the
[0006]
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems, and provides a digital sync separation apparatus capable of detecting a sync signal even when a signal in which sag occurs is input.
[0007]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, a digital synchronization separation apparatus according to the present invention includes a noise removal unit that removes a noise component of a digital signal having a synchronization signal and a minimum value of a signal from the noise removal unit at predetermined time intervals. Minimum value detecting means for detecting, adding means for adding a predetermined value serving as a reference threshold to a signal from the minimum value detecting means, register means for holding the threshold value, a signal from the adding means and a signal from the register means Difference comparing means for detecting whether or not the difference value of the signal falls within a certain range, and controlling the selection of a signal to be inputted to the register means based on the detection result; a signal from the adding means and a signal from the register means. compares the magnitude relationship between, 20 minutes of a predetermined value as a reference of the threshold value to a signal from the register means when the signal from the summing means is greater than the signal from the register means 1 value added value, and outputs the subtracted value to a value of one twentieth of a predetermined value as a reference of the threshold value to a signal from when the register means less, equal to the value of the signal from the register means, respectively In response to a signal from the difference comparing means, the difference calculating means includes a signal from the adding means when the difference value between the signal from the adding means and the signal from the register means is within a certain range. If the difference between the signal from the adding means and the signal from the register means is not within a certain range, the selector means outputs the signal from the increase / decrease calculating means to the register means, respectively, the signal from the register means and the noise removal. And a threshold comparing means for comparing with a signal from the means.
[0008]
Then, by changing the threshold level according to the detected minimum value, the threshold level operates so as to follow the level of sag, and a synchronization signal can be detected even from a signal in which sag is occurring.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a digital synchronization signal separation device according to an embodiment of the present invention will be described with reference to the drawings.
[0010]
FIG. 1 is a block diagram showing a configuration of a digital synchronization signal separation device according to the present embodiment. FIGS. 4 and 5 are waveform diagrams showing the operation of the digital sync separation apparatus of FIG. In FIG. 1, a digital signal having a synchronization signal is input from an input terminal 10. Here, an NTSC signal is used as a digital signal having a synchronization signal. In addition, the height of the synchronizing signal of the normally input NTSC signal is 8 in the lower part and 64 in the upper part in 8 bits. The noise removing filter 11 is a noise removing unit that removes a component of 100 kHz or more of the signal input from the input terminal 10. The minimum value detector 12 is a minimum value detection unit that detects the minimum value of the signal from the noise removal filter 11 at intervals of 60 μsec. The
[0011]
The operation of the digital synchronization separation apparatus configured as described above will be described below with reference to FIGS.
[0012]
First, FIG. 4 shows a case where an input video signal has a sag. The output of the noise removal filter 11 is a signal 50, and the output of the
[0013]
FIG. 5 shows a case where the synchronization signal of the input video signal is missing for some reason. The output of the noise removal filter 11 is a signal 60, and the output of the
[0014]
With the configuration described above, a noise removing unit that removes a noise component of a digital signal having a synchronization signal, a minimum value detecting unit that detects a minimum value of a signal from the noise removing unit at a certain time interval, and a minimum value Adding means for adding a value to the signal from the detecting means, register means for holding a threshold value, and difference comparing means for detecting whether the difference between the signal from the adding means and the signal from the register means is within a certain range. An increase / decrease calculating means for adding or subtracting a value from a signal from the register means according to the result of comparing the magnitude relation between the signal from the adding means and the signal from the register means, and an addition according to a signal from the difference comparing means Selecting means for outputting either the signal from the means or the signal from the increase / decrease calculating means to the register means, the signal from the register means and the signal from the noise removing means By providing the threshold comparison means to compare, even from the signal occurring in the sag, it can be detected synchronization signal.
[0015]
Note that the frequency characteristics and constants used in the present embodiment are reference values, and appropriate values are set according to the level that follows the sag. Further, the method of the present invention can be applied to a case where a synchronization signal is separated from a digital signal whose DC level is not determined. In that case, the detection cycle of the minimum value detector 12 is set to be longer than the interval of the synchronization signal, and the threshold value calculator 14 in FIG.
[0016]
【The invention's effect】
As described above, the present invention provides a noise removing unit for removing a noise component of a digital signal having a synchronization signal, a minimum value detecting unit for detecting a minimum value of a signal from the noise removing unit at a certain time interval, and a minimum value detecting unit. Addition means for adding a value to a signal from the means, register means for holding a threshold, difference comparison means for detecting whether the difference between the signal from the addition means and the signal from the register means is within a certain range, Increase / decrease calculating means for adding or subtracting a value from the signal from the register means in accordance with the result of comparing the magnitude relationship between the signal from the adding means and the signal from the register means; and adding means in accordance with the signal from the difference comparing means The selector which outputs either the signal from the controller or the signal from the increase / decrease calculating means to the register means, compares the signal from the register means with the signal from the noise removing means. By providing the threshold comparison means for obtaining the synchronization signal, the synchronization signal can be accurately detected even from the signal in which the sag is generated. The synchronization signal can be detected at the same time.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a digital synchronization signal separation device according to an embodiment of the present invention; FIG. 2 is a block diagram showing a configuration of a conventional digital synchronization signal separation device; FIG. FIG. 4 is a waveform diagram showing the operation of the digital synchronization signal separation device of the present invention. FIG. 5 is a waveform diagram showing the operation of the digital synchronization signal separation device of the present invention.
DESCRIPTION OF SYMBOLS 10 Input terminal 11 Noise removal filter 12
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23205897A JP3543556B2 (en) | 1997-08-28 | 1997-08-28 | Digital sync separator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23205897A JP3543556B2 (en) | 1997-08-28 | 1997-08-28 | Digital sync separator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1175085A JPH1175085A (en) | 1999-03-16 |
JP3543556B2 true JP3543556B2 (en) | 2004-07-14 |
Family
ID=16933325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23205897A Expired - Fee Related JP3543556B2 (en) | 1997-08-28 | 1997-08-28 | Digital sync separator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3543556B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100780937B1 (en) | 2004-12-20 | 2007-12-03 | 삼성전자주식회사 | Digital processing apparatus and method for estimating horizontal sync included in video signal |
CN113595571B (en) * | 2021-07-29 | 2022-06-28 | 廊坊市东润电子科技有限公司 | Circuit signal processing method, pipeline blockage detection signal receiver and pipeline blockage detector |
-
1997
- 1997-08-28 JP JP23205897A patent/JP3543556B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1175085A (en) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3543556B2 (en) | Digital sync separator | |
EP0199602B1 (en) | Signal processing circuit | |
KR100245148B1 (en) | Reproducing apparatus | |
EP0284291A2 (en) | Drop-out detector circuit | |
JP3950564B2 (en) | Noise level detection circuit | |
JP2764902B2 (en) | VTR | |
JP2987891B2 (en) | Color video signal playback device | |
KR0179114B1 (en) | Reproduction method of dvcr with multi reproducing mode | |
JP2944131B2 (en) | Video recording and playback device | |
JP2986169B2 (en) | Video signal recording and playback device | |
JP3293503B2 (en) | Recording and playback device | |
JP3199083B2 (en) | Automatic tracking control method and magnetic recording / reproducing apparatus using this method | |
JP3405025B2 (en) | Color signal processing device | |
JP3271079B2 (en) | Clamp circuit | |
JP3755274B2 (en) | Sync signal separating apparatus and sync signal separating method | |
JP2942067B2 (en) | Magnetic recording / reproducing device | |
KR900005604B1 (en) | Magnetic recording and playback device | |
JP2855765B2 (en) | Video signal processing circuit | |
JP3371195B2 (en) | Color synchronization circuit | |
JPH11136640A (en) | Signal reproducing device and its method | |
JPH0489661A (en) | Signal recording and reproducing device | |
JPS5937788A (en) | Line correlation and dropout compensating circuit | |
KR19980029404A (en) | Amplitude Limiter of FM Signal | |
JPH0158571B2 (en) | ||
JPH0329587A (en) | Magnetic recording and reproducing device vtr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |