JP3540236B2 - Method and apparatus for automatically generating resistance check test program - Google Patents

Method and apparatus for automatically generating resistance check test program Download PDF

Info

Publication number
JP3540236B2
JP3540236B2 JP2000044880A JP2000044880A JP3540236B2 JP 3540236 B2 JP3540236 B2 JP 3540236B2 JP 2000044880 A JP2000044880 A JP 2000044880A JP 2000044880 A JP2000044880 A JP 2000044880A JP 3540236 B2 JP3540236 B2 JP 3540236B2
Authority
JP
Japan
Prior art keywords
terminal
resistance
terminals
search
route
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000044880A
Other languages
Japanese (ja)
Other versions
JP2001235520A (en
Inventor
雄三 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000044880A priority Critical patent/JP3540236B2/en
Publication of JP2001235520A publication Critical patent/JP2001235520A/en
Application granted granted Critical
Publication of JP3540236B2 publication Critical patent/JP3540236B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は抵抗チエックテストプログラム自動生成方法及びその装置に関し、特に半導体集積回路(IC)内部の抵抗素子の抵抗値をテスタで評価するための抵抗チエックテストプログラム自動生成方法及びその装置に関する。
【0002】
【従来の技術】
従来、IC内部の抵抗素子の抵抗値をテスタにより評価(以下テスタ評価)する抵抗チエックは、ネットリスト情報から任意の2端子を選択し、2端子の組み合わせに応じて抵抗チェックのルートを検索することにより行っていた。
【0003】
一般的に、抵抗素子の抵抗値の精度をする方法として、抵抗素子の一方の端子に接地電位を与え、他方に一定の電圧を印加することにより流れる電流値を測定する。
【0004】
抵抗素子の両端に与える電位差と測定した電流値とでオームの法則により抵抗値が求められることから、所望の抵抗値の範囲に見合った電流値の範囲をテスト規格に設定することにより抵抗素子の精度のテスタ評価が可能になる。
【0005】
テスタによる抵抗チェック用のテストプログラムを自動作成する従来の抵抗チェック用のテストプログラム自動生成装置をブロックで示す図6を参照すると、この従来の抵抗チエックテストプログラム自動生成装置は、特定のアルゴリズムを持つ抵抗チェックテストプログラム生成ツール100を備え、ネットリスト情報(以下ネットリスト)1と、パッケージ情報2と、テストボード情報3と、テスタ情報4と、抵抗精度の情報5とを入力とし、抵抗チェックテストプログラム200を生成する。
【0006】
次に、図6及び処理動作をフローチャートで示す図7を参照して、従来の抵抗チエックテストプログラム自動生成装置の動作である従来の抵抗チェックテストプログラム自動生成方法を説明すると、まず、ネットリスト1と、パッケージ情報2と、テストボード情報3と、テスタ情報4と、抵抗精度の情報5とをマニュアルまたは自動的に入力し(ステップP1)、ネットリスト1を検索しこのネットリスト1に存在する全端子のうちの任意の2端子を選択する(ステップP2)。
【0007】
次に、ステップP1で選択した2端子の間に接続されている抵抗を検索する(ステップP3)。
【0008】
検索したルート(以下検索ルート)に、チエックが未了の抵抗が有るか否かを判定する(ステップP4)。未了の抵抗が有る場合、ステップP3へ戻る。
【0009】
ステップP4で未了の抵抗が無い場合、選択した2端子間の全ルートの検索を完了したか否かを判定する(ステップ5)。全ルートの検索が未了の場合、ステップP3へ戻る。
【0010】
ステップP5で全ルートの検索が完了の場合、検索した2端子間の合成抵抗値を算出する(ステップP6)。
【0011】
次に、上記2端子間の合成抵抗値と抵抗精度の情報5に基づきテスト規格を算出し、選択した2端子の情報、合成抵抗値、テスト規格を含む抵抗テスト情報を生成し、保存する(ステップP7)。
【0012】
次に、ネットリスト1に存在する全端子の組み合わせでルート検索を完了したか否かを判定する(ステップP8)。未了なら検索未了の組み合わせの2端子を選択して(ステップP9)、ステップP3へ戻る。
【0013】
ステップP8で全端子の組み合わせでのルート検索完了の場合、保存した抵抗テスト情報と、パッケージ情報2と、テストボード情報3と、テスタ情報4との関連付けを行う(ステップP10)。
【0014】
最後に、テスタのフォーマットに適合させた抵抗チェックテストプログラム200を生成する(ステップP11)。
【0015】
従来の抵抗チェック用のテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を回路図で示す図8を参照すると、この回路は電源Vcc供給用の電源端子TVと、接地GND供給用の接地端子TGと、入力端子TIと、基準電圧端子TRと、出力端子TOと、各々の抵抗値が10,30,20,5,5,2.5,5(KΩ)である抵抗R1〜R7とを有するアナログ処理回路である。
【0016】
このうち、抵抗R4〜R7は、2端子による測定ルートが形成出来ないためチエックは不可能であり、テスト対象外とする(×印で示す)。
【0017】
ここで、入力端子TIと接地端子TG間では、抵抗R3がチエック可能であり、電源端子TVと基準電圧端子TRとの間では、抵抗R1がチエック可能であり、電源端子TVと接地端子TGとの間では、抵抗R1,R2の直列接続された抵抗値がチエック可能である。
【0018】
しかし、この従来の抵抗チェック用のテストプログラム自動生成装置及びその方法は、ネットリストの全端子中の任意の2端子の組み合わせに応じて抵抗チェックのルートを検索し、最初に検索された抵抗チェックルートが優先的に反映されるため、次のような問題点があった。
【0019】
第1の問題点は、複数の抵抗の直列接続された高抵抗値に起因する微少電流を測定する不安定な抵抗チェックテストプログラムとなり、歩留まりを低下させることがあるということである。
【0020】
この第1の問題点の具体例を回路図で示す図9(A)を参照すると、この回路は電源Vcc供給用の電源端子TVと、接地GND供給用の接地端子TGと、入力端子TI,TSと、基準電圧端子TRと、3つの出力端子TO1,TO2,TO3と、各々の抵抗値が10,25,25,55,10,5,2(KΩ)である抵抗R1〜R7とを有するアナログ処理回路である。
【0021】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、電源端子TVと接地端子TGとを選択した場合、抵抗R1〜R4の直列接続抵抗を測定することになる。
【0022】
第2の問題点は、同一抵抗を複数のルートで測定するためテストプログラムが冗長になるということである。
【0023】
この第2の問題点の具体例を回路図で示す図10(A)を参照すると、この回路は電源Vcc供給用の電源端子TVと、接地GND供給用の接地端子TGと、2つの入力端子TI1,TI2と、出力端子TOと、抵抗R21〜R26とを有する。
【0024】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、入力端子TI2と接地端子TG及び入力端子TI2と出力端子TOとの2つのルートを選択した場合、いずれのルートにも同一の抵抗R22,R23が重複して含まれることになる。
【0025】
第3の問題点は、種類、精度及び値の異なる抵抗を同時に測定するため、規格範囲外の抵抗値でも良品と判定される可能性があることである。
【0026】
この第3の問題点の具体例を回路図で示す図11(A)を参照すると、この回路は図8と同一回路である。ここで、抵抗R1,R2,R3の各々の値は上述のように10,30,20(KΩ)であり、これらの許容精度をそれぞれ5,10,20(%)とする。
【0027】
この回路において、例えば、ワーストケースの抵抗チエックルートとして、入力端子TIと電源端子TVとを選択した場合、抵抗R3、R2,R1の直列接続抵抗を測定することになるが、精度及び値の異なる抵抗を同時に測定するため例えば抵抗R1が規格外の20%の誤差、すなわち、2KΩの誤差があり、他に誤差が無い場合は、全体の抵抗値60KΩに対し3.3%にしか相当しないため良品と判定されてしまう。
【0028】
以上の3項目の問題点は下記の理由によって生じる。
【0029】
すなわち、任意の2端子間の抵抗を検索して未検索の抵抗を含んでいる場合に自動的に抵抗チェックテストプログラムを生成するため、複数の抵抗の直列接続に起因して抵抗値が高い場合でもそのままその高抵抗を測定するテストプログラム(第1の問題点)、同一抵抗を複数のルートで測定するテストプログラム(第2の問題点)、種類、精度、抵抗値の異なる抵抗を同時に測定するテストプログラム(第3の問題点)を生成する可能性が高い。
【0030】
【発明が解決しようとする課題】
上述した従来の抵抗チエックテストプログラム自動生成方法及びその装置は、ネットリストの全端子中の任意の2端子の組み合わせに応じて抵抗チェックのルートを検索し、最初に検索された抵抗チェックルートが優先的に反映されるため、上記抵抗チェックのルートに未検索の抵抗を含んでいる場合に自動的に抵抗チェックテストプログラムを生成することにより、複数の抵抗が直列接続された高抵抗値に起因する微少電流を測定する不安定な抵抗チェックテストプログラムとなり、歩留まりを低下させるという欠点があった。
【0031】
また、同一抵抗を複数のルートで測定するためテストプログラムが冗長になるという欠点があった。
【0032】
さらに、種類、精度及び値の異なる抵抗を同時に測定するため、規格範囲外の抵抗値でも良品判定になるという欠点があった。
【0033】
本発明の目的は、安定な抵抗チェックテストプログラムの生成により測定マージンを削減して歩留まりの向上を図り、同一抵抗の多重測定を防止して、テストプログラムの冗長化を防止し、種類の異なる抵抗の同時測定を低減して、抵抗の保証品質の向上を図った抵抗チエックテストプログラム自動生成方法及びその装置を提供することにある。
【0034】
【課題を解決するための手段】
第1の発明の抵抗チエックテストプログラム自動生成方法は、測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ネットリストに加えて電源端子及び接地端子の情報を用い、検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第1の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、
前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、
前記抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索することを特徴とするものである。
【0035】
第2の発明の抵抗チエックテストプログラム自動生成方法は、測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ICの前記ネットリストと抵抗精度の情報と電源端子情報及び接地端子情報を含む入力情報を入力する第1のステップと、
検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第1の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、前記抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムにより測定対象の抵抗のルート検索及びテスト規格の算出を行う第2のステップと、
前記入力情報の各々を関連づけ、関連づけた前記入力情報及び算出したテスト規格に基づき前記抵抗チェックテストプログラムを生成する第3のステップとを有することを特徴とするものである。
【0036】
前記第1のステップが、前記ICの前記ネットリストと、パッケージ情報と、テストボード情報と、テスタ情報と、前記抵抗精度の情報及び電源端子情報及び接地端子情報から成る前記入力情報を入力しても良い。
【0037】
前記第2のステップが、前記ネットリストの全端子を抽出し、前記電源端子情報及び接地端子情報に基づき、前記電源端子と接地端子を前記第1の端子グループに分類し、前記電源端子と接地端子以外の信号端子を前記第2の端子グループに分類するステップと、
前記第1の端子グループの全端子及び第2の端子グループの全端子のうちからそれぞれ任意の1端子から成る2端子の検索ルート端子を選択するステップと、第2の端子グループから第1の端子グループへの方向に限定して選択した検索ルート端子の2端子間に接続されている抵抗のルートを検索する第21のステップと、
前記第21のステップで検索した抵抗のルートである検索ルートに前記第1の端子グループの未選択端子が有るか無いかの判定を行い、未選択端子が有る場合前記第21のステップに戻る第22のステップと、
前記第22のステップで、未選択端子が無い場合、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、抵抗以外の素子が有る場合前記第21のステップに戻る第23のステップと、
前記第23のステップで前記検索ルートに抵抗以外の素子が無い場合、選択した2端子間の全ルートを検索したかどうかの判定を行い、前記全ルートの検索が未了の場合、前記第21のステップに戻る第24のステップと、
前記第24のステップで、前記全ルートの検索が完了の場合、前記検索ルートの全抵抗の合成抵抗値を求め、前記抵抗精度の情報に基づきテスト規格を算出する第25のステップと、
前記選択した検索ルート端子の2端子の情報と前記合成抵抗値及び前記テスト規格を保存する第26のステップと、
第1の端子グループ及び第2の端子グループの各々の全端子の組み合わせで前記ルート検索が完了したか否かの判定を行う第27のステップと、
前記第27のステップで、前記全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子を前記第1の端子グループ及び前記第2の端子グループから1端子ずつ選択し前記第21のステップS21に戻る第28のステップと、
前記第27のステップで、前記全端子の組み合わせでのルート検索が完了の場合は、前記第2の端子グループの任意の2端子の組み合わせを前記検索ルート端子として選択しこれら選択した検索ルート端子の2端子間に接続されている抵抗を全ての前記第2の端子グループの端子の組み合わせについて検索を実施する第2の端子グループの抵抗検索ステップとを有することを特徴としても良い。
【0038】
また、前記第2の端子グループの抵抗検索ステップが、前記第2の端子グループの任意の2端子の組み合わせから成るルートを前記検索ルートとして選択する第29のステップと、
前記選択した検索ルートの前記2端子間に接続されている抵抗を検索する第30のステップと、
前記検索ルートに前記第1の端子グループの端子が有るか無いかの判定を行い、前記第1の端子グループの端子が有る場合、前記第30のステップに戻る第31のステップと、
前記第31のステップで、前記第1の端子グループの端子が無い場合は、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、前記検索ルートに抵抗以外の素子が有る場合、前記第30のステップに戻る第32のステップと、
前記第32のステップで、前記検索ルートに抵抗以外の素子が無い場合は、前記選択した2端子の全ルートの検索が完了したかどうかの判定を行い、前記選択した2端子の全ルートの検索が未了の場合は、前記第30のステップに戻る第33のステップと、
前記第33のステップで、前記選択した2端子の全ルートの検索が完了の場合、前記検索ルートの合成抵抗値を求めて、前記抵抗精度の情報に基づきテスト規格を算出する第34のステップと、
前記選択した2端子の情報と、前記合成抵抗値及び前記テスト規格を保存する第35のステップと、
前記第2の端子グループの全端子の組み合わせでルート検索が完了したか否かの判定を行う第36のステップと、
前記第36のステップで、前記ルート検索が未了の場合、前記第2の端子グループから未選択の組み合わせの2端子を選択し前記第30のステップに戻る第37のステップとを有しても良い。
【0039】
本発明の抵抗チエックテストプログラム自動生成装置は、測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チェックテストプログラム生成ツールを備える抵抗チエックテストプログラム自動生成装置において、
前記ICの前記ネットリストと、前記電源端子情報及び接地端子情報と、パッケージ情報と、テストボード情報と、テスタ情報と、抵抗精度の情報とを入力とし、
前記抵抗チェックテストプログラム生成ツールが、前記ネットリストに加え、電源端子及び接地端子の情報を活用し、検索した前記IC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムを有して構成されている。
【0040】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【0041】
本実施の形態の抵抗チエックテストプログラム自動生成方法及びその装置は、これまで使用してきた測定対象の半導体集積回路(以下IC)の内部回路のスパイス(spice)ネットリスト情報(以下ネットリスト)に加え、電源端子及び接地端子の情報を活用し、検索したIC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルート(パス)を設定することにより、共通端子である第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第2の端子グループから第1の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索することを特徴とするものである。
【0042】
本発明の実施の形態を図6と共通の構成要素には共通の参照文字/数字を付して同様にブロックで示す図4を参照すると、この図に示す本実施の形態の抵抗チエックテストプログラム自動生成装置は、特定のアルゴリズムである共通端子ルート分割アルゴリズム11を持つ抵抗チェックテストプログラム生成ツール10を備え、従来と共通のネットリスト情報(以下ネットリスト)1と、パッケージ情報2と、テストボード情報3と、テスタ情報4と、抵抗精度の情報5とに加えて、電源端子情報及び接地端子情報6を入力とし、抵抗チェックテストプログラム20を生成する。
【0043】
共通端子ルート分割アルゴリズム11は、測定対象のICの内部回路のネットリストに加え、電源端子及び接地端子の情報を活用し、検索したIC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第2の端子グループから第1の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索するものである。
【0044】
なお、上記ネットリスト情報と、テストボード情報と、テスタ情報と、抵抗精度の情報と、電源端子情報及び接地端子情報の各々の定義については後述する。
【0045】
次に、図4及び処理動作をフローチャートで示す図1を参照して本実施の形態の抵抗チエックテストプログラム自動生成装置の動作である抵抗チエックテストプログラム自動生成方法の概略動作について説明すると、まず、測定対象の半導体集積回路(IC)のネットリスト1と、パッケージ情報2と、テストボード情報3と、テスタ情報4と、抵抗精度の情報5及び電源端子情報及び接地端子情報6から成る入力情報を入力する(ステップS1)。
【0046】
次に、共通端子ルート分割アルゴリズム11を用いて測定対象の抵抗のルート検索及びテスト規格の算出を行う(ステップS2)。
【0047】
次に、入力情報の各情報の関連付けを行い、入力情報を構成するネットリスト1及び各入力情報及び算出したテスト規格に基づき抵抗チェックテストプログラム20を生成する(ステップS3)。
【0048】
次に、図1のステップS1〜S3の詳細をフローチャートで示す図2,図3を参照して本実施の形態の抵抗チエックテストプログラム自動生成方法の詳細動作について説明すると、まず、ネットリスト1と、パッケージ情報2と、テストボード情報3と、テスタ情報4と、抵抗精度の情報5及び電源端子情報及び接地端子情報6から成る入力情報をマニュアル又は自動入力する(ステップS11)。
【0049】
次にネットリスト1の全端子を抽出し、電源端子情報及び接地端子情報6に基づき、電源端子と接地端子をグループ1に分類し、その他の信号端子情報をグループ2に分類する(ステップS12)。
【0050】
さらに、グループ1の全端子及びグループ2の全端子のうちからそれぞれ任意の1端子から成る2端子の検索ルート端子を選択する(ステップS13)。
【0051】
次に、ステップS13で選択した検索ルート端子の2端子間に接続されている抵抗のルートを検索する(ステップS21)。この時、検索ルートの検索方向はグループ2からグループ1への方向に限定する。
【0052】
次に、検索したルートにグループ1の未選択端子が有るか無いかの判定を行う(ステップS22)。未選択端子が有る場合、ステップS21へ戻る。
【0053】
ステップS22で未選択端子が無い場合、検索したルートに抵抗以外の素子が有るか無いかの判定を行う(ステップS23)。抵抗以外の素子が有る場合、ステップS21へ戻る。
【0054】
ステップS23で抵抗以外の素子が無い場合、選択した2端子間の全ルートを検索したかどうかの判定を行う(ステップS24)。全てのルートの検索が未了の場合、ステップS21へ戻る。
【0055】
ステップS24で、全てのルートの検索が完了の場合、検索ルートの全抵抗の合成抵抗値を求め、抵抗精度の情報5に基づきテスト規格を算出する(ステップS25)。選択した2端子の情報、合成抵抗値及びテスト規格を保存する(ステップS26)。
【0056】
次に、グループ1及びグループ2の各々の全端子の組み合わせでルート検索が完了したか否かの判定を行う(ステップS27)。全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子をグループ1、グループ2から1端子ずつ選択し(ステップS28)、ステップS21へ戻る。
【0057】
ステップS27で、全端子の組み合わせでのルート検索が完了の場合は、グループ2から任意の2端子を検索ルートの端子として選択する(ステップS29)。
【0058】
次に、選択した2端子間に接続されている抵抗を検索する(ステップS200)。
【0059】
次に検索したルート(検索ルート)にグループ1の端子が有るか無いかの判定を行う(ステップS201)。グループ1の端子が有る場合、ステップS200へ戻る。
【0060】
ステップS201でグループ1の端子が無い場合は、検索ルートに抵抗以外の素子が有るか無いかの判定を行う(ステップS202)。検索ルートに抵抗以外の素子が有る場合、ステップS200へ戻る。
【0061】
ステップS202で検索ルートに抵抗以外の素子が無い場合は、選択した端子の全ルートの検索が完了したかどうかの判定を行う(ステップS203)。選択した端子の全ルートの検索が未了の場合は、ステップS200へ戻る。
【0062】
ステップS203で、選択した端子の全ルートの検索が完了の場合、検索ルートの合成抵抗値を求めて、抵抗精度の情報5に基づきテスト規格を算出する(ステップS204)。
【0063】
選択した2端子の情報、合成抵抗値及びテスト規格を保存する(ステップS205)。
【0064】
次にグループ2の全端子の組み合わせでルート検索が完了したか否かの判定を行う(ステップS206)。ルート検索が未了の場合、グループ2から未選択の組み合わせの2端子を選択し(ステップS207)、ステップS200へ戻る。
【0065】
ステップS206でルート検索が完了の場合、保存した情報、パッケージ情報2、テストボード情報3及びテスタ情報4の関連付けを行う(ステップS208)。
【0066】
最後に、テスタのフォーマットに適合させて抵抗チェックテストプログラム20を生成する(ステップS3)。
【0067】
次に、本実施の形態で用いた用語等についての定義について説明すると、まず、抵抗チェックとは、IC内部の抵抗素子の抵抗値をICの直流特性テスト用のテスタ(以下DCテスタ)により評価(以下テスタ評価)することを意味する。
【0068】
従って、抵抗チェック用のテストプログラムとは、測定対象のIC内部の抵抗素子の抵抗値をテスタ評価するときに用いるDCテスタ用のテストプログラムを意味する。
【0069】
抵抗素子の抵抗値をテスタ評価する一般的方法は、抵抗素子の一方の端子に接地電位を与え、他方の端子に一定の電圧を印加することにより、抵抗素子を流れる電流値を測定するものである。
【0070】
抵抗素子両端に与えた電位差と測定した電流値とから、オームの法則により抵抗値が求められることから、所望の抵抗値の範囲に見合った電流値の範囲をテスト規格に設定することにより抵抗素子の抵抗値の規格値に対する差異、すなわち、抵抗値精度のテスタ評価が可能になる。
【0071】
ただし、上記の抵抗測定用電圧の印加及び測定に伴う電流供給以外には、測定対象のICの電源端子、接地端子には電圧印加及び電流供給は行わないような条件に設定する必要がある。すなわち、抵抗素子両端に与える電位差(一方の端子が接地電位設定のため、他方の端子に与える電圧値に相当する)は、IC内部に作り込まれたトランジスタやダイオードがオン(又は動作)しない電位差であり、使用するデバイスによって異なるが、一般的にはそれぞれの端子に接続されている静電保護用のダイオードがオン(動作)しない電圧である0.1V〜0.3Vが望ましい。
【0072】
ここでは経験的な測定の安定度、一般的なDCテスタの測定精度及び一般的に回路中に使用されている抵抗値の範囲を考慮し、便宜上0.2Vを抵抗チェック時の印加電圧とする。
【0073】
次に、ネットリストからテスト対象回路の電源端子情報及び接地端子情報、また場合によっては基準電圧端子情報(以下等)を抽出することは非常に難しい。特に電源を複数系統使用している製品ではネットリストから電源端子情報及び接地端子情報等を自動抽出するには複雑なアルゴリズムになるものと考えられる。
【0074】
従って、抵抗チェック用テストプログラムを効率的・効果的に作成するために電源端子情報及び接地端子情報等を予めマニュアルで入力する方法と自動抽出(端子名で判別)する方法のいずれにも対応が可能なようにする必要がある。
【0075】
マニュアル入力の場合、回路構成によっては複数の電源端子及び複数の接地端子、また場合によっては複数の基準電圧端子が存在することがあるため、それぞれのグループ毎に情報を入力する。下記にそれらの例を示す。
【0076】
第1の例は、電源端子が電源端子Vcc1,Vcc2,Vcc3の3グループ、接地端子が接地端子GND1,GND2の2グループ存在する例であり、各グループは、電源端子Vcc1が3ピン,6ピン,15ピン、電源端子Vcc2が10ピン、電源端子Vcc3が8ピン,32ピンであり、接地端子GND1が48ピン、接地端子GND2が22ピン,23ピン,25ピンから成る。
【0077】
第2の例は、電源端子が電源端子Vcc1の1グループ、基準電圧端子VEE1,VEE2の2グループ存在する例であり、各グループは、電源端子Vcc1が11ピン,12ピン,18ピン、基準電圧端子VEE1が2ピン,13ピン、基準電圧端子VEE2が7ピンから成る。
【0078】
次に、テストボード情報とは、テスト対象ICのIC端子と、このICのテストのためにICを載置しICのDCテスタ(以下ICテスタ)と電気的接続するためのテストボードの端子(以下テストボード端子)の接続情報のことをいう。通常はテストボード上にテスト回路が構成されているので、テスト回路のネットリストとして情報を保管してある場合もある。本実施の形態では、テスト回路のネットリストを読み込む方法とマニュアルでIC端子とテストボード端子の接続情報を入力することとする。
【0079】
次に、テスタ情報とは、(a)テストプログラムのフォーマット情報と、(b)テストボード端子とICテスタのテスト端子(以下テスト端子)との接続情報のことを言う。テストプログラムは、ICテスタ毎にプログラムのフォーマットが異なっているので、予めICテスタ毎のテストプログラムフォーマットをデータベースとして持っておき、マニュアル入力にも対応することとする。
【0080】
テストボード端子とテスト端子との接続情報についても、汎用として使われる情報はデータベースとして用意しておき、それ以外はマニュアル入力とする。
【0081】
次に、ネットリスト(回路図情報)としては、一般に公知のスパイス(spice)ネットリストを用いる。
【0082】
スパイスネットリストは、公知のように、電気回路の電気的特性をシミュレーションするための回路情報のことを示し、素子名(又は素子番号)、素子の種類及び属性、抵抗値/容量値、素子間の接続情報(以下ノード)、設計値(半導体プロセスのバラツキを考慮した値の最大値及び最小値)の情報を有している。
【0083】
スパイスネットリストは多種の書式が存在するが、いずれの書式であっても抵抗チェック用のテストプログラムを生成するために必要な以下の情報を有しておる。すなわち、これらの情報は、(1)素子番号(素子の種類を表す記号を含む)、(2)各素子のノード番号、(3)抵抗値(最大値、最小値がある場合は抵抗精度として流用可能である)、(4)トランジスタの種類及び名称を含む。
【0084】
次に、抵抗精度の情報は、デバイスの仕様によって異なるため、任意の抵抗精度が得られるように条件を指定する。ただし、一般的には抵抗精度は数種類に分類されるため、情報入力時に選択できる仕様とする。
【0085】
抵抗の測定ルートが決まり、合成抵抗値が求められたときに抵抗精度を考慮して抵抗チェックテストプログラムのテスト規格値が決まる。実際は、抵抗の両端に電圧を印加したときに流れる電流をテスト規格とするため、オームの法則により電流値のテスト規格となる。
【0086】
一例として、印加電圧が0.2V、抵抗精度が±10%、合成抵抗値が15kΩのとき、抵抗精度と合成抵抗値より、抵抗のテスト規格は、13.5kΩ〜16.5kΩとなり、これより、印加電圧と抵抗のテスト規格より電流のテスト規格は、12.12μA〜14.81μAとなり、従って、この12.12μA〜14.81μAが抵抗チェックテストプログラムのテスト規格となる。
【0087】
次に、図4及び本実施の形態の抵抗チェック用のテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を回路図で示す図5を参照して、具体例を用いて本実施の形態の動作を説明する。
【0088】
図5を参照すると、この回路は電源Vcc供給用の電源端子TVと、接地GND供給用の接地端子TGと、入力端子TIと、基準電圧端子TRと、出力端子TOと、抵抗R1〜R7とを有するアナログ処理回路である。
【0089】
抵抗R1〜R3の各々の抵抗値は10,30,20(KΩ)である。
【0090】
最初に、抵抗精度の情報5に全ての抵抗精度が±10%と記述されていたとする。
【0091】
図5に示すような回路構成の場合、電源端子TVと接地端子TGをグループ1に、基準電圧端子TRと入力端子TI及び出力端子TOをグループ2にそれぞれ分類する。
【0092】
最初に、グループ1から電源端子TV、グループ2から基準電圧端子TRを選択したとする。選択された2端子間を、グループ2の基準電圧端子TR側からグループ1の電源端子TV側に向かって検索していった場合、検索ルートはP1〜P3となり、このうちP1のルートでは抵抗値10kΩの抵抗を検索する。
【0093】
P2のルートは、抵抗以外の素子(トランジスタ)があるため検索は中止となる。
【0094】
また、P3のルートは、グループ1の未選択の接地端子TGがあるため検索は中止となる。
【0095】
結果として、電源端子TV−基準電圧端子TR間には抵抗値10kΩの合成抵抗(R1)が存在し、抵抗精度±10%を考慮すると、この場合の電流値の規格は抵抗値9kΩ〜11kΩに対応した181.82μA〜222.22μAとなる。
【0096】
電圧印加条件としては、検索元の端子である基準電圧端子TRに電圧VR=0.2V、検索先の端子である電源端子TVに電圧Vcc=VG(接地電位)となる。
【0097】
上記のテスト条件を使用するテスタのフォーマットに合わせてテストプログラムに変換する。
【0098】
続いて、順次 基準電圧端子TR−接地端子TG間、入力端子TI−電源端子TV間、入力端子TI−接地端子間、出力端子TO−電源端子TV間、出力端子TO−接地端子TG間、基準電圧端子TR−入力端子TI間、基準電圧端子TR−出力端子TO間、入力端子TI−出力端子TO間の各々について全ルートの抵抗を検索していき、抵抗チェックテストプログラムを作成する。
【0099】
この例では、基準電圧端子TR−接地端子TG間の検索結果抵抗30KΩの抵抗R3を検索し、入力端子TI−接地端子間の検索結果抵抗20KΩの抵抗R2を検索する。
【0100】
以上説明したように、本発明は次のような効果を奏する。
【0101】
第1の効果は、ルート分割により、抵抗の直列接続数を抑制した安定に測定が可能な抵抗チェックテストプログラムの生成により測定マージンを削減することが可能となり、歩留まりの向上を図ることができる。
【0102】
第2の効果は、ルート分割により、同一抵抗の多重測定を低減することができるため、テストプログラムの冗長を防止できる。
【0103】
第3の効果は、ルート分割により、精度、種類の異なる抵抗の同時測定を抑制できるため、抵抗の保証品質を向上できる。
【0104】
上記3項目の効果は、下記の理由による。
【0105】
本発明では、従来からのネットリストの他に電源端子情報及び接地端子情報を用い、検索したIC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、信号端子から成る第2の端子グループとにグループ分けし、第1,第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第2の端子グループから第1の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索する共通端子ルート分割アルゴリズムを用いることにより、抵抗チェックを行う端子の選択の際に信号端子−電源端子及び信号端子−接地端子の組み合わせを優先して検索を行う。電源端子及び接地端子は多くの抵抗素子が接続されている共通の端子となっている。例えば、IC内の回路には、信号端子−抵抗−接地端子―抵抗―信号端子という形態の組み合わせが多数存在するが、接地端子を優先的に選択するため、このような組み合わせも確実に2組の信号端子−抵抗−接地端子という組み合わせに分解できる。
【0106】
従って、第1の効果である、直列接続による高抵抗従って小電流となるテストプログラム生成の回避が可能となる。
【0107】
また、より分解された組み合わせで測定するため、第2の効果である、同一抵抗を複数回測定するテストプログラムの生成回避、第3の効果である、抵抗値の保証が難しい種類の異なる抵抗を同時測定するテストプログラムの生成回避の可能性が高い。
【0108】
第1の効果の例を従来と比較して回路図で示す図9を参照すると、図9(A)に示す従来のワーストケースの抵抗チエックルートである電源端子TV−接地端子TGを選択した場合は、従来の技術で説明したように、抵抗R1〜R4の4個の直列接続抵抗を測定することになる。一方、図9(B)に示す本発明の改善した抵抗チエックルートでは、電源端子−端子TIと、端子TI−接地端子TGとの2つに分割され、それぞれ抵抗R1,R2及び抵抗R3,R4の2個ずつの直列接続抵抗の測定に緩和される。
【0109】
第2の効果の例を従来と比較して回路図で示す図10を参照すると、図10(A)に示す従来のワーストケースの抵抗チエックルートである入力端子TI2−接地端子TG及び入力端子TI2−出力端子TOの2つのルートを選択した場合では、従来の技術で説明したように、いずれのルートにも同一の抵抗R22,R23が含まれることになる。一方、図10(B)に示す本発明の改善した抵抗チエックルートでは、入力端子TI2−出力端子TOのルートは入力端子TI2−接地端子TGと、出力端子TO−接地端子TGの2つのルートに分割されるので、抵抗R22,R23がこれら両ルートに重複して含まれることはない。
【0110】
第3の効果の例を従来と比較して回路図で示す図11を参照すると、図11(A)に示す従来のワーストケースの抵抗チエックルートである入力端子TI−電源端子TVを選択した場合では、従来の技術で説明したように、それぞれ許容精度が異なる抵抗R3、R2,R1の直列接続抵抗を測定することになるが、精度及び値の異なる抵抗を同時に測定するため例えば抵抗R1が規格外の20%、すなわち、2KΩの誤差があり、他に誤差が無い場合は、全体の抵抗値60KΩに対し3.3%にしか相当しないため良品と判定されてしまう。一方、図10(B)に示す本発明の改善した抵抗チエックルートでは、入力端子TI−電源端子TVを、入力端子TI−接地端子TG、基準電圧端子TR−接地端子TG、基準電圧端子TR−電源端子TVの3つのルーとに分割するため、抵抗R3、R2,R1の各々を相互に独立に測定することになり、上記問題点は発生しない。
【0111】
【発明の効果】
以上説明したように、本発明の抵抗チエックテストプログラム自動生成方法及びその装置は、ネットリストに加えて電源端子及び接地端子の情報を用い、検索したIC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、信号端子から成る第2の端子グループとにグループ分けし、第1,第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを第2の端子グループから第1の端子グループの方向へと検索することにより抵抗素子の抵抗値を検索する共通端子ルート分割アルゴリズムを用いることにより、抵抗チェックを行う端子の選択の際に信号端子−電源端子及び信号端子−接地端子の組み合わせを優先して検索を行うので、信号端子−抵抗−接地/電源端子―抵抗―信号端子のルートを信号端子−抵抗−接地/電源端子の各ルートの組み合わせに分割することにより、抵抗の直列接続数を抑制して安定に測定が可能な抵抗チェックテストプログラムの生成により測定マージンを削減することが可能となり、歩留まりの向上を図ることができるという効果がある。
【0112】
また、同一抵抗の多重測定を低減することができるため、テストプログラムの冗長を防止できるという効果がある。
【0113】
さらに、種類の異なる抵抗の同時測定を抑制できるため、抵抗の保証品質を向上できるという効果がある。
【図面の簡単な説明】
【図1】本発明の抵抗チエックテストプログラム自動生成方法の一実施の形態を示すフローチャートである。
【図2】図1の処理の詳細を示すフローチャートの前半部である。
【図3】図1の処理の詳細を示すフローチャートの後半部である。
【図4】本実施の形態の抵抗チエックテストプログラム自動生成方法を実行する抵抗チエックテストプログラム自動生成装置の一例を示すブロック図である。
【図5】本実施の形態の抵抗チエックテストプログラム自動生成の対象とする回路の抵抗チエックルート検索例を示す回路図である。
【図6】従来の抵抗チエックテストプログラム自動生成装置の一例を示すブロック図である。
【図7】従来の抵抗チエックテストプログラム自動生成方法の一例を示すフローチャートである。
【図8】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の抵抗チエックルート検索例を示す回路図である。
【図9】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第1の不具合な抵抗チエックルート検索例を本発明の第1の効果と対比して示す回路図である。
【図10】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第2の不具合な抵抗チエックルート検索例を本発明の第2の効果と対比して示す回路図である。
【図11】従来の抵抗チエックテストプログラム自動生成方法の対象とする回路の第3の不具合な抵抗チエックルート検索例を本発明の第3の効果と対比して示す回路図である。
【符号の説明】
1 ネットリスト
2 パッケージ情報
3 テストボード情報
4 テスタ情報
5 抵抗精度の情報
6 電源端子情報及び接地端子情報
10,100 抵抗チェックテストプログラム生成ツール
11 共通端子ルート分割アルゴリズム
20,200 抵抗チェックテストプログラム
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and an apparatus for automatically generating a resistance check test program, and more particularly to a method and an apparatus for automatically generating a resistance check test program for evaluating the resistance value of a resistance element in a semiconductor integrated circuit (IC) by a tester.
[0002]
[Prior art]
Conventionally, a resistance check that evaluates the resistance value of a resistance element inside an IC by a tester (hereinafter referred to as a tester evaluation) selects any two terminals from netlist information and searches for a resistance check route according to a combination of the two terminals. It was going by.
[0003]
Generally, as a method of adjusting the resistance value of a resistance element, a ground potential is applied to one terminal of the resistance element, and a current value flowing by applying a constant voltage to the other terminal is measured.
[0004]
Since the resistance value is obtained from the potential difference applied to both ends of the resistance element and the measured current value according to Ohm's law, the range of the current value corresponding to the desired resistance value range is set in the test standard by setting the range of the current value. Accurate tester evaluation becomes possible.
[0005]
Referring to FIG. 6, which shows a block diagram of a conventional resistance check test program automatic generation device for automatically creating a resistance check test program by a tester, this conventional resistance check test program automatic generation device has a specific algorithm. A resistance check test program generation tool 100 is provided, and receives a netlist information (hereinafter referred to as a netlist) 1, package information 2, test board information 3, tester information 4, and resistance accuracy information 5, and performs a resistance check test. Generate the program 200.
[0006]
Next, a conventional resistance check test program automatic generation method which is an operation of the conventional resistance check test program automatic generation device will be described with reference to FIG. , Package information 2, test board information 3, tester information 4, and resistance accuracy information 5 are input manually or automatically (step P1), and a net list 1 is searched and found in the net list 1. An arbitrary two terminals are selected from all the terminals (step P2).
[0007]
Next, a search is made for a resistor connected between the two terminals selected in step P1 (step P3).
[0008]
It is determined whether or not the searched route (hereinafter referred to as a searched route) has resistance for which checking has not been completed (step P4). If there is an uncompleted resistance, the process returns to Step P3.
[0009]
If there is no uncompleted resistance in Step P4, it is determined whether or not the search for all routes between the selected two terminals has been completed (Step 5). If the search for all routes has not been completed, the process returns to step P3.
[0010]
When the search of all the routes is completed in Step P5, the combined resistance value between the searched two terminals is calculated (Step P6).
[0011]
Next, a test standard is calculated based on the combined resistance value between the two terminals and the information 5 on the resistance accuracy, and resistance test information including the information of the selected two terminals, the combined resistance value and the test standard is generated and stored ( Step P7).
[0012]
Next, it is determined whether or not the route search has been completed for all combinations of terminals existing in the netlist 1 (step P8). If the search is not completed, the two terminals of the unfinished combination are selected (step P9), and the process returns to step P3.
[0013]
When the route search is completed for all the terminal combinations in Step P8, the stored resistance test information, package information 2, test board information 3, and tester information 4 are associated (Step P10).
[0014]
Finally, a resistance check test program 200 adapted to the tester format is generated (step P11).
[0015]
FIG. 8 is a circuit diagram showing an example of a resistance check route search of a circuit to be subjected to the conventional method for automatically generating a test program for checking resistance. Referring to FIG. 8, this circuit includes a power supply terminal TV for supplying power Vcc and a ground GND supply. , An input terminal TI, a reference voltage terminal TR, an output terminal TO, and resistors R1 to R10 each having a resistance value of 10, 30, 20, 5, 5, 2.5, 5 (KΩ). R7.
[0016]
Among them, the resistances R4 to R7 cannot be checked because the measurement route cannot be formed by the two terminals, and are excluded from the test target (indicated by x).
[0017]
Here, between the input terminal TI and the ground terminal TG, the resistor R3 can be checked. Between the power supply terminal TV and the reference voltage terminal TR, the resistor R1 can be checked, and the power supply terminal TV and the ground terminal TG can be checked. In between, the resistance values of the resistors R1 and R2 connected in series can be checked.
[0018]
However, the conventional test program automatic generation apparatus for resistance check and the method therefor search a resistance check route according to a combination of arbitrary two terminals among all terminals of a netlist, and search for a resistance check first searched. Since the route is preferentially reflected, there are the following problems.
[0019]
A first problem is that an unstable resistance check test program for measuring a small current caused by a high resistance value of a plurality of resistors connected in series may lower the yield.
[0020]
Referring to FIG. 9A, which is a circuit diagram showing a specific example of the first problem, this circuit includes a power supply terminal TV for supplying a power supply Vcc, a ground terminal TG for supplying a ground GND, and an input terminal TI, TS, a reference voltage terminal TR, three output terminals TO1, TO2, TO3, and resistors R1 to R7 each having a resistance value of 10, 25, 25, 55, 10, 5, 2, (KΩ). It is an analog processing circuit.
[0021]
In this circuit, for example, when the power supply terminal TV and the ground terminal TG are selected as the worst case resistance check route, the series connection resistance of the resistances R1 to R4 is measured.
[0022]
The second problem is that the test program becomes redundant because the same resistance is measured through a plurality of routes.
[0023]
Referring to FIG. 10A which shows a specific example of the second problem in a circuit diagram, this circuit includes a power supply terminal TV for supplying a power supply Vcc, a ground terminal TG for supplying a ground GND, and two input terminals. It has TI1 and TI2, an output terminal TO, and resistors R21 to R26.
[0024]
In this circuit, for example, when two routes of the input terminal TI2 and the ground terminal TG and the input terminal TI2 and the output terminal TO are selected as the worst case resistor check routes, the same resistors R22 and R23 are used for both routes. Will be included in duplicate.
[0025]
A third problem is that resistances having different types, accuracy, and values are measured simultaneously, and therefore, there is a possibility that a resistance value outside the specified range may be determined as a non-defective product.
[0026]
Referring to FIG. 11A which shows a specific example of the third problem in a circuit diagram, this circuit is the same as FIG. Here, the values of the resistors R1, R2, and R3 are 10, 30, and 20 (KΩ) as described above, and their allowable accuracies are 5, 10, and 20 (%), respectively.
[0027]
In this circuit, for example, when the input terminal TI and the power supply terminal TV are selected as the worst-case resistance check route, the series connection resistance of the resistors R3, R2, and R1 is measured, but the accuracy and the value are different. Since the resistance is measured simultaneously, for example, the resistor R1 has an error of 20% out of the standard, that is, an error of 2KΩ, and if there is no other error, it corresponds only to 3.3% of the total resistance value of 60KΩ. It is determined to be a good product.
[0028]
The above three problems arise for the following reasons.
[0029]
That is, a resistance check test program is automatically generated when a resistance between any two terminals is searched and an unsearched resistance is included. Therefore, when a resistance value is high due to a series connection of a plurality of resistances. However, a test program for measuring the high resistance as it is (first problem), a test program for measuring the same resistance through a plurality of routes (second problem), and simultaneously measuring resistances having different types, accuracy, and resistance values. It is likely to generate a test program (third problem).
[0030]
[Problems to be solved by the invention]
The above-described method and apparatus for automatically generating a resistance check test program search for a resistance check route according to a combination of any two terminals among all terminals in the netlist, and the resistance search route searched first has priority. When the resistance check route includes an unsearched resistance, a resistance check test program is automatically generated, and a plurality of resistances are caused by a high resistance value connected in series. An unstable resistance check test program for measuring a minute current has a drawback of lowering the yield.
[0031]
Further, since the same resistance is measured through a plurality of routes, there is a disadvantage that the test program becomes redundant.
[0032]
Furthermore, since resistances having different types, accuracy and values are measured simultaneously, there is a drawback that a non-defective product is determined even if the resistance value is out of the standard range.
[0033]
SUMMARY OF THE INVENTION It is an object of the present invention to improve the yield by reducing the measurement margin by generating a stable resistance check test program, to prevent multiple measurements of the same resistance, prevent the test program from being redundant, and use different types of resistors. It is an object of the present invention to provide a method and an apparatus for automatically generating a resistance check test program which reduce the simultaneous measurement of resistance and improve the guaranteed quality of resistance.
[0034]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a method for automatically generating a resistance check test program. In a method of automatically generating a resistance check test program for generating a resistance check test program for evaluation by a tester,
Using the information of the power supply terminal and the ground terminal in addition to the netlist, all terminals of the internal circuit searched by the first terminal group consisting of the power supply terminal and the ground terminal, and terminals other than the power supply terminal and the ground terminal Into a second terminal group consisting of certain signal terminals,
By setting a resistance search route composed of arbitrary one terminal selected from each of the first and second terminal groups, the resistance search route is divided by the first terminal group that is a common terminal,
The resistance value of the resistance element is searched by searching the resistance search route in the direction from the second terminal group to the first terminal group.
[0035]
According to a second aspect of the present invention, there is provided a method for automatically generating a resistance check test program, comprising the steps of: In a method of automatically generating a resistance check test program for generating a resistance check test program for evaluation by a tester,
A first step of inputting input information including the netlist of the IC, resistance accuracy information, power supply terminal information, and ground terminal information;
All terminals of the searched internal circuit are grouped into a first terminal group consisting of the power supply terminal and the ground terminal, and a second terminal group consisting of signal terminals that are terminals other than the power supply terminal and the ground terminal, The resistance search route is divided by the first terminal group, which is a common terminal, by setting a resistance search route including an arbitrary one terminal selected from each of the first and second terminal groups. A second method of searching for a resistance of a resistance to be measured and calculating a test standard using a common terminal route division algorithm which is a specific algorithm for searching for a search route from the second terminal group in the direction of the first terminal group. Steps and
A third step of associating each of the input information and generating the resistance check test program based on the associated input information and the calculated test standard.
[0036]
The first step includes inputting the netlist of the IC, package information, test board information, tester information, the resistance accuracy information, and the input information including power supply terminal information and ground terminal information. Is also good.
[0037]
The second step extracts all terminals of the netlist, classifies the power terminals and the ground terminals into the first terminal group based on the power terminal information and the ground terminal information, and Classifying signal terminals other than terminals into the second terminal group;
Selecting a two-terminal search root terminal composed of an arbitrary one terminal from all the terminals of the first terminal group and all the terminals of the second terminal group; and selecting a first terminal from the second terminal group. A twenty-first step of searching for a route of the resistor connected between the two search route terminals selected only in the direction to the group;
It is determined whether or not there is an unselected terminal of the first terminal group in a search route that is a route of the resistor searched in the twenty-first step, and if there is an unselected terminal, the process returns to the twenty-first step. 22 steps,
In the 22nd step, if there is no unselected terminal, it is determined whether or not there is an element other than a resistor in the search route. If there is an element other than a resistor, the process returns to the 21st step. When,
In the twenty-third step, if there is no element other than a resistor in the search route, it is determined whether or not the entire route between the selected two terminals has been searched. A twenty-fourth step returning to the step of
In the twenty-fourth step, when the search of the all routes is completed, a twenty-fifth step of obtaining a combined resistance value of all the resistances of the search route and calculating a test standard based on the information of the resistance accuracy,
A twenty-sixth step of storing the information of the two selected search route terminals, the combined resistance value, and the test standard;
A twenty-seventh step of determining whether or not the route search has been completed for all combinations of the terminals of the first terminal group and the second terminal group;
In the twenty-seventh step, when the route search is not completed for the combination of all the terminals, terminals of the combination for which search has not been completed are selected one terminal at a time from the first terminal group and the second terminal group. A twenty-eighth step returning to the twenty-first step S21;
In the twenty-seventh step, when the route search is completed with the combination of all the terminals, a combination of any two terminals of the second terminal group is selected as the search root terminal, and the selected search root terminal is selected. A second terminal group resistance searching step of searching for a combination of terminals of all the second terminal groups for the resistance connected between the two terminals.
[0038]
Further, a twenty-ninth step is that the resistance search step of the second terminal group selects a route composed of an arbitrary combination of two terminals of the second terminal group as the search route;
A thirtieth step of searching for a resistance connected between the two terminals of the selected search route;
Determining whether there is a terminal of the first terminal group in the search route, and if there is a terminal of the first terminal group, a 31st step of returning to the 30th step;
In the thirty-first step, if there is no terminal of the first terminal group, it is determined whether or not there is an element other than a resistor in the search route, and if there is an element other than a resistor in the search route, A thirty-second step returning to the thirtieth step;
In the thirty-second step, when there is no element other than the resistor in the search route, it is determined whether or not the search of all the routes of the selected two terminals is completed, and the search of all the routes of the selected two terminals is performed. Is not completed, a 33rd step returning to the 30th step;
A step of calculating a test standard based on the information of the resistance accuracy by obtaining a combined resistance value of the search route when the search of all the routes of the selected two terminals is completed in the 33rd step; ,
A thirty-fifth step of storing the information of the selected two terminals, the combined resistance value and the test standard;
A thirty-sixth step of determining whether or not a route search has been completed for all combinations of terminals in the second terminal group;
A step of selecting the two terminals of the unselected combination from the second terminal group and returning to the thirtieth step if the route search is not completed in the thirty-sixth step. good.
[0039]
A resistance check test program automatic generation device according to the present invention receives input information including a netlist of an internal circuit of a semiconductor integrated circuit (hereinafter, IC) to be measured, and uses an IC tester to determine the resistance value of a resistance element inside the IC. In a resistance check test program automatic generation device including a resistance check test program generation tool for generating a resistance check test program for evaluation,
The netlist of the IC, the power terminal information and the ground terminal information, the package information, the test board information, the tester information, and the resistance accuracy information are input,
A first terminal group including a power supply terminal and a ground terminal, wherein the resistance check test program generation tool utilizes information of a power supply terminal and a ground terminal in addition to the netlist, and searches all terminals of the IC internal circuit; The resistance search route is divided into a second terminal group consisting of signal terminals which are terminals other than the power supply terminal and the ground terminal, and a resistance search route consisting of arbitrary one terminal selected from each of the first and second terminal groups. By setting, the resistance search route is divided by the first terminal group which is a common terminal, and the resistance search route is searched from the second terminal group toward the first terminal group by searching for the resistance search route. It has a common terminal route division algorithm which is a specific algorithm for searching for the resistance value of the resistance element.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the drawings.
[0041]
The method and the apparatus for automatically generating a resistance check test program according to the present embodiment include, in addition to spice netlist information (hereinafter, a netlist) of an internal circuit of a semiconductor integrated circuit (hereinafter, an IC) to be measured, which has been used so far. Utilizing the information of the power supply terminal and the ground terminal, all the terminals of the IC internal circuit searched are made up of a first terminal group consisting of the power supply terminal and the ground terminal, and a second terminal group consisting of the signal terminals other than the power supply terminal and the ground terminal. A first terminal which is a common terminal by setting a resistance search route (path) consisting of an arbitrary one terminal selected from each of the first and second terminal groups. By dividing the resistance search route in groups and searching for the resistance search route in the direction from the second terminal group to the first terminal group. It is characterized in searching a resistance value of the resistance element.
[0042]
FIG. 4 is a block diagram showing an embodiment of the present invention in which components common to those in FIG. 6 are denoted by common reference characters / numerals, and FIG. 4 is a block diagram showing a resistance check test program according to this embodiment shown in FIG. The automatic generation device includes a resistance check test program generation tool 10 having a common terminal route division algorithm 11 which is a specific algorithm, and has a common netlist information (hereinafter referred to as a netlist) 1, a package information 2, and a test board. The power supply terminal information and the ground terminal information 6 are input in addition to the information 3, the tester information 4, and the resistance accuracy information 5, and a resistance check test program 20 is generated.
[0043]
The common terminal route division algorithm 11 utilizes the information of the power supply terminal and the ground terminal in addition to the netlist of the internal circuit of the IC to be measured, and searches all the terminals of the IC internal circuit for the first circuit including the power supply terminal and the ground terminal. And a second terminal group including signal terminals that are terminals other than the power supply terminal and the ground terminal, and each of the first and second terminal groups is composed of one arbitrary terminal selected from the first and second terminal groups. By setting the resistance search route, the resistance search route is divided by the first terminal group which is a common terminal, and the resistance search route is searched in the direction from the second terminal group to the first terminal group. This is to search for the resistance value of the resistance element.
[0044]
The definitions of the netlist information, test board information, tester information, resistance accuracy information, and power supply terminal information and ground terminal information will be described later.
[0045]
Next, with reference to FIG. 4 and FIG. 1 showing a processing operation in a flowchart, a schematic operation of a resistance check test program automatic generation method which is an operation of the resistance check test program automatic generation device of the present embodiment will be described. Input information including a netlist 1, package information 2, test board information 3, tester information 4, resistance accuracy information 5, power supply terminal information, and ground terminal information 6 of a semiconductor integrated circuit (IC) to be measured. Input (step S1).
[0046]
Next, a route search for the resistance to be measured and a test standard are calculated using the common terminal route division algorithm 11 (step S2).
[0047]
Next, the input information is associated with each other, and the resistance check test program 20 is generated based on the net list 1 constituting the input information, each input information and the calculated test standard (step S3).
[0048]
Next, the detailed operation of the method of automatically generating a resistance check test program according to the present embodiment will be described with reference to FIGS. 2 and 3 which show the details of steps S1 to S3 in a flowchart in FIG. The input information including the package information 2, the test board information 3, the tester information 4, the resistance accuracy information 5, the power supply terminal information, and the ground terminal information 6 is input manually or automatically (step S11).
[0049]
Next, all the terminals of the netlist 1 are extracted, and the power supply terminals and the ground terminals are classified into the group 1 based on the power supply terminal information and the ground terminal information 6, and the other signal terminal information is classified into the group 2 (step S12). .
[0050]
Further, two terminal search root terminals each including an arbitrary one terminal are selected from all terminals of group 1 and all terminals of group 2 (step S13).
[0051]
Next, a route of the resistor connected between the two search route terminals selected in step S13 is searched (step S21). At this time, the search direction of the search route is limited to the direction from group 2 to group 1.
[0052]
Next, it is determined whether or not there is an unselected terminal of group 1 in the searched route (step S22). If there is an unselected terminal, the process returns to step S21.
[0053]
If there is no unselected terminal in step S22, it is determined whether there is an element other than the resistor in the searched route (step S23). If there is an element other than the resistor, the process returns to step S21.
[0054]
If there is no element other than the resistor in step S23, it is determined whether or not all routes between the selected two terminals have been searched (step S24). If the search for all routes has not been completed, the process returns to step S21.
[0055]
If the search of all the routes is completed in step S24, a combined resistance value of all the resistances of the searched route is obtained, and a test standard is calculated based on the resistance accuracy information 5 (step S25). The information of the selected two terminals, the combined resistance value, and the test standard are stored (step S26).
[0056]
Next, it is determined whether or not the route search has been completed for all combinations of the terminals of the groups 1 and 2 (step S27). If the route search for all combinations of terminals has not been completed, terminals of combinations for which search has not been completed are selected one by one from Group 1 and Group 2 (Step S28), and the process returns to Step S21.
[0057]
If the route search has been completed for all the terminal combinations in step S27, any two terminals from group 2 are selected as the search route terminals (step S29).
[0058]
Next, a resistor connected between the selected two terminals is searched (step S200).
[0059]
Next, it is determined whether the searched route (search route) has a terminal of group 1 (step S201). If there is a group 1 terminal, the process returns to step S200.
[0060]
If there is no group 1 terminal in step S201, it is determined whether or not there is any element other than the resistor in the search route (step S202). If there is an element other than the resistor in the search route, the process returns to step S200.
[0061]
If there is no element other than the resistor in the search route in step S202, it is determined whether the search of all routes of the selected terminal is completed (step S203). If the search of all routes of the selected terminal is not completed, the process returns to step S200.
[0062]
If the search of all routes of the selected terminal is completed in step S203, a combined resistance value of the searched route is obtained, and a test standard is calculated based on the information 5 of the resistance accuracy (step S204).
[0063]
The information of the selected two terminals, the combined resistance value, and the test standard are stored (step S205).
[0064]
Next, it is determined whether or not the route search has been completed for all the combinations of the terminals of group 2 (step S206). If the route search has not been completed, two terminals of an unselected combination are selected from group 2 (step S207), and the process returns to step S200.
[0065]
When the route search is completed in step S206, the stored information, the package information 2, the test board information 3, and the tester information 4 are associated (step S208).
[0066]
Finally, the resistance check test program 20 is generated in conformity with the format of the tester (step S3).
[0067]
Next, the definition of terms used in the present embodiment will be described. First, the resistance check evaluates the resistance value of the resistance element inside the IC by a tester for DC characteristics test of the IC (hereinafter, DC tester). (Hereinafter referred to as tester evaluation).
[0068]
Therefore, the test program for resistance check means a test program for DC tester used when the resistance value of the resistance element inside the IC to be measured is evaluated by a tester.
[0069]
A general method for evaluating the resistance of a resistor by a tester is to measure the current flowing through the resistor by applying a ground potential to one terminal of the resistor and applying a constant voltage to the other terminal. is there.
[0070]
Since the resistance value is obtained from Ohm's law from the potential difference given to both ends of the resistance element and the measured current value, the resistance value is set by setting a current value range that matches the desired resistance value range in the test standard. Of the resistance value with respect to the standard value, that is, the tester evaluation of the resistance value accuracy becomes possible.
[0071]
However, in addition to the application of the voltage for resistance measurement and the current supply accompanying the measurement, it is necessary to set conditions such that no voltage is applied and no current is supplied to the power supply terminal and the ground terminal of the IC to be measured. That is, the potential difference applied to both ends of the resistive element (one terminal is set to the ground potential and corresponds to the voltage value applied to the other terminal) is the potential difference at which the transistor or diode built in the IC does not turn on (or operate). Although it depends on the device to be used, it is generally preferable that the voltage is 0.1 V to 0.3 V, which is a voltage at which the electrostatic protection diode connected to each terminal does not turn on (operate).
[0072]
Here, considering the empirical stability of the measurement, the measurement accuracy of a general DC tester, and the range of the resistance value generally used in the circuit, 0.2 V is set as the applied voltage at the time of the resistance check for convenience. .
[0073]
Next, it is very difficult to extract the power supply terminal information and the ground terminal information of the test target circuit and, in some cases, the reference voltage terminal information (such as the following) from the netlist. In particular, in a product using a plurality of power supplies, a complicated algorithm is considered to automatically extract power supply terminal information and ground terminal information from a netlist.
[0074]
Therefore, in order to efficiently and effectively create a resistance check test program, both a method of manually inputting power terminal information and ground terminal information and the like and a method of automatically extracting (determining by terminal name) are supported. It needs to be possible.
[0075]
In the case of manual input, since a plurality of power terminals and a plurality of ground terminals and a plurality of reference voltage terminals may exist depending on the circuit configuration, information is input for each group. The examples are shown below.
[0076]
In the first example, there are three groups of power supply terminals, ie, power supply terminals Vcc1, Vcc2, and Vcc3, and two groups of ground terminals, that is, ground terminals GND1 and GND2. , 15 pins, the power supply terminal Vcc2 has 10 pins, the power supply terminal Vcc3 has 8 pins and 32 pins, the ground terminal GND1 has 48 pins, and the ground terminal GND2 has 22 pins, 23 pins and 25 pins.
[0077]
The second example is an example in which the power supply terminal has one group of the power supply terminal Vcc1 and two groups of the reference voltage terminals VEE1 and VEE2. In each group, the power supply terminal Vcc1 has 11 pins, 12 pins, 18 pins, and the reference voltage The terminal VEE1 has 2 pins and 13 pins, and the reference voltage terminal VEE2 has 7 pins.
[0078]
Next, the test board information includes an IC terminal of an IC to be tested and a terminal of a test board (hereinafter referred to as an IC tester) for mounting the IC for testing the IC and electrically connecting the IC to a DC tester (hereinafter referred to as an IC tester). This means the connection information of the test board terminals. Normally, since a test circuit is formed on a test board, information may be stored as a netlist of the test circuit. In the present embodiment, the method of reading the netlist of the test circuit and manually inputting the connection information between the IC terminal and the test board terminal.
[0079]
Next, tester information refers to (a) format information of a test program and (b) connection information between a test board terminal and a test terminal (hereinafter, a test terminal) of an IC tester. Since the test program has a different program format for each IC tester, a test program format for each IC tester is stored in advance as a database, and manual input is also supported.
[0080]
Regarding the connection information between the test board terminals and the test terminals, information used for general purposes is prepared as a database, and the other information is manually input.
[0081]
Next, a generally known spice netlist is used as a netlist (circuit diagram information).
[0082]
As is well known, a spice net list indicates circuit information for simulating electric characteristics of an electric circuit, and includes an element name (or an element number), an element type and an attribute, a resistance value / capacitance value, and a value between elements. (Hereinafter referred to as nodes), and information on design values (maximum and minimum values in consideration of variations in semiconductor processes).
[0083]
There are various types of spice netlists, and any of the formats has the following information necessary to generate a test program for resistance check. That is, these pieces of information include (1) element number (including a symbol indicating the type of element), (2) node number of each element, and (3) resistance value (when there is a maximum value and a minimum value, the resistance accuracy is (4) The type and name of the transistor are included.
[0084]
Next, since the information on the resistance accuracy differs depending on the specifications of the device, conditions are specified so that an arbitrary resistance accuracy can be obtained. However, since the resistance accuracy is generally classified into several types, a specification that can be selected when inputting information is adopted.
[0085]
A resistance measurement route is determined, and when a combined resistance value is obtained, a test standard value of a resistance check test program is determined in consideration of resistance accuracy. Actually, since the current flowing when a voltage is applied to both ends of the resistor is used as the test standard, the current value is used as a test standard according to Ohm's law.
[0086]
As an example, when the applied voltage is 0.2 V, the resistance accuracy is ± 10%, and the combined resistance value is 15 kΩ, the resistance test standard is 13.5 kΩ to 16.5 kΩ based on the resistance accuracy and the combined resistance value. The test standard for the current is 12.12 μA to 14.81 μA from the test standard for the applied voltage and the resistance. Therefore, the test standard for the resistance check test program is 12.12 μA to 14.81 μA.
[0087]
Next, referring to FIG. 4 and FIG. 5 which is a circuit diagram showing an example of a resistance check route search of a circuit to be subjected to the method for automatically generating a test program for resistance check according to the present embodiment, the present embodiment will be described using a specific example. The operation of the embodiment will be described.
[0088]
Referring to FIG. 5, this circuit includes a power supply terminal TV for supplying a power supply Vcc, a ground terminal TG for supplying a ground GND, an input terminal TI, a reference voltage terminal TR, an output terminal TO, and resistors R1 to R7. Is an analog processing circuit having:
[0089]
The resistance values of the resistors R1 to R3 are 10, 30, 20 (KΩ).
[0090]
First, it is assumed that the resistance accuracy information 5 describes all the resistance accuracy as ± 10%.
[0091]
In the case of the circuit configuration shown in FIG. 5, the power supply terminal TV and the ground terminal TG are classified into group 1, and the reference voltage terminal TR, the input terminal TI, and the output terminal TO are classified into group 2.
[0092]
First, it is assumed that the power supply terminal TV from the group 1 and the reference voltage terminal TR from the group 2 are selected. When a search is made between the selected two terminals from the reference voltage terminal TR of the group 2 toward the power supply terminal TV of the group 1, the search routes are P1 to P3. Search for a 10 kΩ resistor.
[0093]
The search of the route of P2 is stopped because there is an element (transistor) other than the resistor.
[0094]
Further, the search of the route P3 is stopped because there is an unselected ground terminal TG of the group 1.
[0095]
As a result, a combined resistance (R1) having a resistance value of 10 kΩ exists between the power supply terminal TV and the reference voltage terminal TR. In consideration of the resistance accuracy of ± 10%, the specification of the current value in this case is 9 kΩ to 11 kΩ. The corresponding value is 181.82 μA to 222.22 μA.
[0096]
The voltage application condition is such that the voltage VR = 0.2 V at the reference voltage terminal TR as the search source terminal, and the voltage Vcc = VG (ground potential) at the power supply terminal TV as the search destination terminal.
[0097]
The above test conditions are converted into a test program according to the format of the tester to be used.
[0098]
Then, between the reference voltage terminal TR and the ground terminal TG, between the input terminal TI and the power terminal TV, between the input terminal TI and the ground terminal, between the output terminal TO and the power terminal TV, between the output terminal TO and the ground terminal TG, and A resistance check test program is created by searching for resistances of all routes between the voltage terminal TR and the input terminal TI, between the reference voltage terminal TR and the output terminal TO, and between the input terminal TI and the output terminal TO.
[0099]
In this example, a search result between the reference voltage terminal TR and the ground terminal TG is a resistor R3 having a resistance of 30 KΩ, and a search result between the input terminal TI and the ground terminal is searched for a resistor R2 having a resistance of 20 KΩ.
[0100]
As described above, the present invention has the following effects.
[0101]
The first effect is that a measurement margin can be reduced by generating a resistance check test program capable of performing stable measurement while suppressing the number of series-connected resistors by dividing a route, thereby improving the yield.
[0102]
The second effect is that, due to route division, multiplex measurement of the same resistance can be reduced, so that test program redundancy can be prevented.
[0103]
The third effect is that simultaneous measurement of resistors of different precisions and types can be suppressed by route division, so that the guaranteed quality of the resistors can be improved.
[0104]
The effects of the above three items are due to the following reasons.
[0105]
In the present invention, using the power supply terminal information and the ground terminal information in addition to the conventional netlist, all the terminals of the searched IC internal circuit are classified into a first terminal group including the power supply terminal and the ground terminal and a second terminal group including the signal terminal. The first terminal group, which is a common terminal, is connected to a first terminal group, which is a common terminal, by setting a resistance search route consisting of an arbitrary one terminal selected from each of the first and second terminal groups. The resistance check is performed by dividing the search route and using a common terminal route division algorithm for searching for the resistance value of the resistance element by searching the resistance search route in the direction from the second terminal group to the first terminal group. When selecting a terminal to perform the search, the search is performed with priority given to the combination of the signal terminal-power supply terminal and the signal terminal-ground terminal. The power terminal and the ground terminal are common terminals to which many resistance elements are connected. For example, in a circuit in an IC, there are many combinations in the form of a signal terminal-resistance-ground terminal-resistance-signal terminal. However, since the ground terminal is preferentially selected, two such combinations are surely provided. Can be decomposed into a combination of a signal terminal, a resistor, and a ground terminal.
[0106]
Therefore, it is possible to avoid the first effect of generating a test program in which the resistance is high and the current is small due to the series connection.
[0107]
In addition, since measurement is performed in a more decomposed combination, the second effect is to avoid generation of a test program for measuring the same resistance a plurality of times, and the third effect is to use different types of resistors for which it is difficult to guarantee the resistance value. There is a high possibility of avoiding generation of test programs for simultaneous measurement.
[0108]
Referring to FIG. 9, which is a circuit diagram comparing an example of the first effect with the conventional example, a case where the power supply terminal TV-ground terminal TG which is the conventional worst-case resistance check route shown in FIG. Will measure four series-connected resistances of the resistors R1 to R4 as described in the related art. On the other hand, in the improved resistance check route of the present invention shown in FIG. 9B, the power supply terminal-terminal TI and the terminal TI-ground terminal TG are divided into two, and the resistors R1 and R2 and the resistors R3 and R4 are respectively provided. Is reduced to the measurement of the series connection resistance of each two.
[0109]
FIG. 10 is a circuit diagram showing an example of the second effect in comparison with the conventional example. Referring to FIG. 10A, the input terminal TI2-ground terminal TG and the input terminal TI2 which are the conventional worst-case resistance check routes shown in FIG. When two routes of the output terminal TO are selected, the same resistors R22 and R23 are included in both routes as described in the related art. On the other hand, in the improved resistance check route of the present invention shown in FIG. 10B, the route of the input terminal TI2 to the output terminal TO is divided into two routes of the input terminal TI2 to the ground terminal TG and the output terminal TO to the ground terminal TG. Since they are divided, the resistors R22 and R23 are not included in both of these routes.
[0110]
FIG. 11 is a circuit diagram showing an example of the third effect in comparison with the related art. Referring to FIG. 11, a case where the input terminal TI and the power supply terminal TV which are the conventional worst-case resistance check route shown in FIG. Then, as described in the background art, the resistances of the resistors R3, R2, and R1 having different allowable accuracy are measured in series. If there is an error of 20% outside, that is, there is an error of 2KΩ and there is no other error, it is determined as a non-defective product because it corresponds only to 3.3% of the total resistance value of 60KΩ. On the other hand, in the improved resistance check route of the present invention shown in FIG. 10B, the input terminal TI-the power supply terminal TV is connected to the input terminal TI-ground terminal TG, the reference voltage terminal TR-ground terminal TG, and the reference voltage terminal TR- Since the power supply terminal TV is divided into three loops, the resistances R3, R2, and R1 are measured independently of each other, and the above problem does not occur.
[0111]
【The invention's effect】
As described above, the method and the apparatus for automatically generating a resistance check test program of the present invention use the information of the power supply terminal and the ground terminal in addition to the netlist, and convert all the terminals of the searched IC internal circuit to the power supply terminal and the ground terminal. And a second terminal group consisting of signal terminals, and a resistance search route consisting of an arbitrary one terminal selected from each of the first and second terminal groups is set. Accordingly, the resistance search route is divided by the first terminal group which is a common terminal, and the resistance search route is searched in the direction from the second terminal group to the first terminal group, thereby setting the resistance value of the resistance element. By using the common terminal route division algorithm to be searched, the signal terminal-power supply terminal and the signal terminal-ground Since the search is performed with priority given to the combination of the child, the route of the signal terminal-resistance-ground / power supply terminal-resistance-signal terminal is divided into the combination of each route of the signal terminal-resistance-ground / power supply terminal to obtain the resistance. By generating a resistance check test program capable of stably measuring by suppressing the number of series connections, it is possible to reduce the measurement margin and to improve the yield.
[0112]
Further, since multiple measurements of the same resistance can be reduced, there is an effect that redundancy of the test program can be prevented.
[0113]
Furthermore, since simultaneous measurement of different types of resistors can be suppressed, there is an effect that the guaranteed quality of the resistors can be improved.
[Brief description of the drawings]
FIG. 1 is a flowchart showing one embodiment of a method for automatically generating a resistance check test program according to the present invention.
FIG. 2 is a first half of a flowchart showing details of the processing in FIG. 1;
FIG. 3 is a latter half of a flowchart showing details of the processing in FIG. 1;
FIG. 4 is a block diagram showing an example of a resistance check test program automatic generation device that executes the resistance check test program automatic generation method of the present embodiment.
FIG. 5 is a circuit diagram showing an example of a resistance check route search of a circuit to be automatically generated according to the present embodiment;
FIG. 6 is a block diagram showing an example of a conventional resistance check test program automatic generation device.
FIG. 7 is a flowchart showing an example of a conventional resistance check test program automatic generation method.
FIG. 8 is a circuit diagram showing an example of a resistance check route search of a circuit to be subjected to a conventional resistance check test program automatic generation method.
FIG. 9 is a circuit diagram showing an example of a first problematic resistance check route search of a circuit to be subjected to the conventional resistance check test program automatic generation method in comparison with the first effect of the present invention.
FIG. 10 is a circuit diagram showing a second defective resistance check route search example of a circuit to be subjected to the conventional resistance check test program automatic generation method in comparison with the second effect of the present invention.
FIG. 11 is a circuit diagram showing an example of a third defective resistance check route search of a circuit to be subjected to the conventional resistance check test program automatic generation method in comparison with the third effect of the present invention.
[Explanation of symbols]
1 Netlist
2 Package information
3 Test board information
4 Tester information
5 Resistance accuracy information
6 Power terminal information and ground terminal information
10,100 Resistance check test program generation tool
11 Common terminal route division algorithm
20,200 Resistance check test program

Claims (6)

測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ネットリストに加えて電源端子及び接地端子の情報を用い、検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第1の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、
前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、
前記抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索することを特徴とする抵抗チエックテストプログラム自動生成方法。
A resistor for inputting input information including a netlist of an internal circuit of a semiconductor integrated circuit (hereinafter referred to as an IC) to be measured and generating a resistance check test program for evaluating a resistance value of a resistance element inside the IC by an IC tester In the check test program automatic generation method,
Using the information of the power supply terminal and the ground terminal in addition to the netlist, all terminals of the internal circuit searched by the first terminal group consisting of the power supply terminal and the ground terminal, and terminals other than the power supply terminal and the ground terminal Into a second terminal group consisting of certain signal terminals,
By setting a resistance search route composed of arbitrary one terminal selected from each of the first and second terminal groups, the resistance search route is divided by the first terminal group that is a common terminal,
A method of automatically generating a resistance check test program, wherein a resistance value of the resistance element is searched by searching the resistance search route from the second terminal group to the first terminal group.
測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チエックテストプログラム自動生成方法において、
前記ICの前記ネットリストと抵抗精度の情報と電源端子情報及び接地端子情報を含む入力情報を入力する第1のステップと、
検索した前記内部回路の全端子を前記電源端子及び接地端子から成る第1の端子グループと、前記電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、前記抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムにより測定対象の抵抗のルート検索及びテスト規格の算出を行う第2のステップと、
前記入力情報の各々を関連づけ、関連づけた前記入力情報及び算出したテスト規格に基づき前記抵抗チェックテストプログラムを生成する第3のステップとを有することを特徴とする抵抗チエックテストプログラム自動生成方法。
A resistor for inputting input information including a netlist of an internal circuit of a semiconductor integrated circuit (hereinafter referred to as an IC) to be measured and generating a resistance check test program for evaluating a resistance value of a resistance element inside the IC by an IC tester In the check test program automatic generation method,
A first step of inputting input information including the netlist of the IC, resistance accuracy information, power supply terminal information, and ground terminal information;
All terminals of the searched internal circuit are grouped into a first terminal group consisting of the power supply terminal and the ground terminal, and a second terminal group consisting of signal terminals that are terminals other than the power supply terminal and the ground terminal, The resistance search route is divided by the first terminal group, which is a common terminal, by setting a resistance search route including an arbitrary one terminal selected from each of the first and second terminal groups. A second method of searching for a resistance of a resistance to be measured and calculating a test standard using a common terminal route division algorithm which is a specific algorithm for searching for a search route from the second terminal group in the direction of the first terminal group. Steps and
A third step of associating each of the input information with each other and generating the resistance check test program based on the associated input information and the calculated test standard.
前記第1のステップが、前記ICの前記ネットリストと、パッケージ情報と、テストボード情報と、テスタ情報と、前記抵抗精度の情報及び電源端子情報及び接地端子情報から成る前記入力情報を入力することを特徴とする請求項2記載の抵抗チエックテストプログラム自動生成方法。The first step includes inputting the netlist of the IC, package information, test board information, tester information, the resistance accuracy information, and the input information including power supply terminal information and ground terminal information. 3. The method of automatically generating a resistance check test program according to claim 2, wherein: 前記第2のステップが、前記ネットリストの全端子を抽出し、前記電源端子情報及び接地端子情報に基づき、前記電源端子と接地端子を前記第1の端子グループに分類し、前記電源端子と接地端子以外の信号端子を前記第2の端子グループに分類するステップと、
前記第1の端子グループの全端子及び第2の端子グループの全端子のうちからそれぞれ任意の1端子から成る2端子の検索ルート端子を選択するステップと、
第2の端子グループから第1の端子グループへの方向に限定して選択した検索ルート端子の2端子間に接続されている抵抗のルートを検索する第21のステップと、
前記第21のステップで検索した抵抗のルートである検索ルートに前記第1の端子グループの未選択端子が有るか無いかの判定を行い、未選択端子が有る場合前記第21のステップに戻る第22のステップと、
前記第22のステップで、未選択端子が無い場合、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、抵抗以外の素子が有る場合前記第21のステップに戻る第23のステップと、
前記第23のステップで前記検索ルートに抵抗以外の素子が無い場合、選択した2端子間の全ルートを検索したかどうかの判定を行い、前記全ルートの検索が未了の場合、前記第21のステップに戻る第24のステップと、
前記第24のステップで、前記全ルートの検索が完了の場合、前記検索ルートの全抵抗の合成抵抗値を求め、前記抵抗精度の情報に基づきテスト規格を算出する第25のステップと、
前記選択した検索ルート端子の2端子の情報と前記合成抵抗値及び前記テスト規格を保存する第26のステップと、
第1の端子グループ及び第2の端子グループの各々の全端子の組み合わせで前記ルート検索が完了したか否かの判定を行う第27のステップと、
前記第27のステップで、前記全端子の組み合わせでのルート検索が未了の場合は、検索未了の組み合わせの端子を前記第1の端子グループ及び前記第2の端子グループから1端子ずつ選択し前記第21のステップS21に戻る第28のステップと、
前記第27のステップで、前記全端子の組み合わせでのルート検索が完了の場合は、前記第2の端子グループの任意の2端子の組み合わせを前記検索ルート端子として選択しこれら選択した検索ルート端子の2端子間に接続されている抵抗を全ての前記第2の端子グループの端子の組み合わせについて検索を実施する第2の端子グループの抵抗検索ステップとを有することを特徴とする請求項2記載の抵抗チエックテストプログラム自動生成方法。
The second step extracts all terminals of the netlist, classifies the power terminals and the ground terminals into the first terminal group based on the power terminal information and the ground terminal information, and Classifying signal terminals other than terminals into the second terminal group;
Selecting a two-terminal search root terminal composed of an arbitrary one terminal from all the terminals of the first terminal group and all the terminals of the second terminal group;
A twenty-first step of searching for a route of a resistor connected between two terminals of a search route terminal selected only in a direction from the second terminal group to the first terminal group;
It is determined whether or not there is an unselected terminal of the first terminal group in a search route that is a route of the resistor searched in the twenty-first step, and if there is an unselected terminal, the process returns to the twenty-first step. 22 steps,
In the 22nd step, if there is no unselected terminal, it is determined whether or not there is an element other than a resistor in the search route. If there is an element other than a resistor, the process returns to the 21st step. When,
In the twenty-third step, if there is no element other than a resistor in the search route, it is determined whether or not the entire route between the selected two terminals has been searched. A twenty-fourth step returning to the step of
In the twenty-fourth step, when the search of the all routes is completed, a twenty-fifth step of obtaining a combined resistance value of all the resistances of the search route and calculating a test standard based on the information of the resistance accuracy,
A twenty-sixth step of storing the information of the two selected search route terminals, the combined resistance value, and the test standard;
A twenty-seventh step of determining whether or not the route search has been completed for all combinations of the terminals of the first terminal group and the second terminal group;
In the twenty-seventh step, when the route search is not completed for the combination of all the terminals, terminals of the combination for which search has not been completed are selected one terminal at a time from the first terminal group and the second terminal group. A twenty-eighth step returning to the twenty-first step S21;
In the twenty-seventh step, when the route search is completed with the combination of all the terminals, a combination of any two terminals of the second terminal group is selected as the search root terminal, and the selected search root terminal is selected. 3. A resistance search step for a second terminal group, wherein a resistance connected between the two terminals is searched for a combination of terminals of all the second terminal groups. Check test program automatic generation method.
前記第2の端子グループの抵抗検索ステップが、前記第2の端子グループの任意の2端子の組み合わせから成るルートを前記検索ルートとして選択する第29のステップと、
前記選択した検索ルートの前記2端子間に接続されている抵抗を検索する第30のステップと、
前記検索ルートに前記第1の端子グループの端子が有るか無いかの判定を行い、前記第1の端子グループの端子が有る場合、前記第30のステップに戻る第31のステップと、
前記第31のステップで、前記第1の端子グループの端子が無い場合は、前記検索ルートに抵抗以外の素子が有るか無いかの判定を行い、前記検索ルートに抵抗以外の素子が有る場合、前記第30のステップに戻る第32のステップと、
前記第32のステップで、前記検索ルートに抵抗以外の素子が無い場合は、前記選択した2端子の全ルートの検索が完了したかどうかの判定を行い、前記選択した2端子の全ルートの検索が未了の場合は、前記第30のステップに戻る第33のステップと、
前記第33のステップで、前記選択した2端子の全ルートの検索が完了の場合、前記検索ルートの合成抵抗値を求めて、前記抵抗精度の情報に基づきテスト規格を算出する第34のステップと、
前記選択した2端子の情報と、前記合成抵抗値及び前記テスト規格を保存する第35のステップと、
前記第2の端子グループの全端子の組み合わせでルート検索が完了したか否かの判定を行う第36のステップと、
前記第36のステップで、前記ルート検索が未了の場合、前記第2の端子グループから未選択の組み合わせの2端子を選択し前記第30のステップに戻る第37のステップとを有することを特徴とする請求項4記載の抵抗チエックテストプログラム自動生成方法。
A twenty-ninth step in which the resistance search step of the second terminal group selects a route composed of an arbitrary combination of two terminals of the second terminal group as the search route;
A thirtieth step of searching for a resistance connected between the two terminals of the selected search route;
Determining whether there is a terminal of the first terminal group in the search route, and if there is a terminal of the first terminal group, a 31st step of returning to the 30th step;
In the thirty-first step, if there is no terminal of the first terminal group, it is determined whether or not there is an element other than a resistor in the search route, and if there is an element other than a resistor in the search route, A thirty-second step returning to the thirtieth step;
In the thirty-second step, when there is no element other than the resistor in the search route, it is determined whether or not the search of all the routes of the selected two terminals is completed, and the search of all the routes of the selected two terminals is performed. Is not completed, a 33rd step returning to the 30th step;
A step of calculating a test standard based on the information of the resistance accuracy by obtaining a combined resistance value of the search route when the search of all the routes of the selected two terminals is completed in the 33rd step; ,
A thirty-fifth step of storing the information of the selected two terminals, the combined resistance value and the test standard;
A thirty-sixth step of determining whether or not a route search has been completed for all combinations of terminals in the second terminal group;
In the thirty-sixth step, if the route search is not completed, a thirty-seventh step is to select two terminals of an unselected combination from the second terminal group and return to the thirtieth step. 5. The method of automatically generating a resistance check test program according to claim 4, wherein
測定対象の半導体集積回路(以下IC)の内部回路のネットリストを含む入力情報を入力し、前記ICの内部の抵抗素子の抵抗値をICテスタにより評価するための抵抗チエックテストプログラムを生成する抵抗チェックテストプログラム生成ツールを備える抵抗チエックテストプログラム自動生成装置において、
前記ICの前記ネットリストと、前記電源端子情報及び接地端子情報と、パッケージ情報と、テストボード情報と、テスタ情報と、抵抗精度の情報とを入力とし、
前記抵抗チェックテストプログラム生成ツールが、前記ネットリストに加え、電源端子及び接地端子の情報を活用し、検索した前記IC内部回路の全端子を電源端子及び接地端子から成る第1の端子グループと、電源端子及び接地端子以外の端子である信号端子から成る第2の端子グループとにグループ分けし、前記第1及び第2の端子グループの各々から選択した任意の1端子づつから成る抵抗検索ルートを設定することにより、共通端子である前記第1の端子グループで抵抗検索ルートを分割し、この抵抗検索ルートを前記第2の端子グループから前記第1の端子グループの方向へと検索することにより前記抵抗素子の抵抗値を検索する特定のアルゴリズムである共通端子ルート分割アルゴリズムを有することを特徴とする抵抗チエックテストプログラム自動生成装置。
A resistor for inputting input information including a netlist of an internal circuit of a semiconductor integrated circuit (hereinafter referred to as an IC) to be measured and generating a resistance check test program for evaluating a resistance value of a resistance element inside the IC by an IC tester In a resistance check test program automatic generation device including a check test program generation tool,
The netlist of the IC, the power terminal information and the ground terminal information, the package information, the test board information, the tester information, and the resistance accuracy information are input,
A first terminal group including a power supply terminal and a ground terminal, wherein the resistance check test program generation tool utilizes information of a power supply terminal and a ground terminal in addition to the netlist, and searches all terminals of the IC internal circuit; The resistance search route is divided into a second terminal group consisting of signal terminals which are terminals other than the power supply terminal and the ground terminal, and a resistance search route consisting of arbitrary one terminal selected from each of the first and second terminal groups. By setting, the resistance search route is divided by the first terminal group which is a common terminal, and the resistance search route is searched from the second terminal group toward the first terminal group by searching for the resistance search route. A resistance check having a common terminal route splitting algorithm which is a specific algorithm for searching for a resistance value of a resistance element. Strike program automatic generation system.
JP2000044880A 2000-02-22 2000-02-22 Method and apparatus for automatically generating resistance check test program Expired - Fee Related JP3540236B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000044880A JP3540236B2 (en) 2000-02-22 2000-02-22 Method and apparatus for automatically generating resistance check test program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044880A JP3540236B2 (en) 2000-02-22 2000-02-22 Method and apparatus for automatically generating resistance check test program

Publications (2)

Publication Number Publication Date
JP2001235520A JP2001235520A (en) 2001-08-31
JP3540236B2 true JP3540236B2 (en) 2004-07-07

Family

ID=18567575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044880A Expired - Fee Related JP3540236B2 (en) 2000-02-22 2000-02-22 Method and apparatus for automatically generating resistance check test program

Country Status (1)

Country Link
JP (1) JP3540236B2 (en)

Also Published As

Publication number Publication date
JP2001235520A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
Sunter et al. Test metrics for analog parametric faults
US7617467B2 (en) Electrostatic discharge device verification in an integrated circuit
US7171346B1 (en) Mismatch modeling tool
Huss et al. Optimal ordering of analog integrated circuit tests to minimize test time
US8112736B2 (en) Differential voltage defectivity monitoring method
US20050273685A1 (en) Automated and customizable generation of efficient test programs for multiple electrical test equipment platforms
JP2000121706A (en) Method and device for eliminating error being induced by measurement system during circuit test
JP2006285960A (en) Computing current in digital circuit based on accurate current model of library cell
JP3492254B2 (en) Method and apparatus for selecting target components in a limited access test
US6324486B1 (en) Method and apparatus for adaptively learning test error sources to reduce the total number of test measurements required in real-time
CN109791118B (en) Measurement circuit for estimating resistance of resistive gas sensor
US6090149A (en) System and method for detecting floating nodes within a simulated integrated circuit
Karaca et al. Fault grouping for fault injection based simulation of AMS circuits in the context of functional safety
US6505324B1 (en) Automated fuse blow software system
JP2000121705A (en) Board model correcting method and equipment
US7404158B2 (en) Inspection method and inspection apparatus for semiconductor integrated circuit
JP5377544B2 (en) Energy consumption apportionment calculation device
JP3540236B2 (en) Method and apparatus for automatically generating resistance check test program
CN116258111A (en) Static analog integrated circuit layout analysis method
Jongsma et al. An open design tool for analog circuits
JP2000121698A (en) Method and device for selecting test point node for circuit test with limited access
JP2000121700A (en) Method and device for selecting stimulation position in circuit test with limited access
TW201133260A (en) System and mothed designed for over current protection circuits
JP2006195754A (en) Circuit operation verification method, circuit operation verification device, and computer program
JP2000121707A (en) Method and device for circuit test with limited access

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120402

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees