JP3539360B2 - Illegal operation prevention device for highly integrated circuits - Google Patents
Illegal operation prevention device for highly integrated circuits Download PDFInfo
- Publication number
- JP3539360B2 JP3539360B2 JP2000187179A JP2000187179A JP3539360B2 JP 3539360 B2 JP3539360 B2 JP 3539360B2 JP 2000187179 A JP2000187179 A JP 2000187179A JP 2000187179 A JP2000187179 A JP 2000187179A JP 3539360 B2 JP3539360 B2 JP 3539360B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- highly integrated
- unauthorized operation
- integrated circuit
- unused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、遊技機やICカード等のように高いセキュリティーを必要とする電子装置の制御用に使用され、例えば、ASIC(Application Specific Integrated Circuits:特定用途集積回路)等に代表される高い集積度を持つ集積回路に適用して好適な不正操作防止装置に関するものである。
【0002】
【従来の技術】
近年、電子装置の小型化や高速化に伴い、搭載される集積回路(IC)においても、高い集積度と高速性が要求されてきており、上記ASIC等のカスタムICが広く使用されるに至っている。また、このような集積回路は、小形で、且つ、高いセキュリティーを要する製品への応用に対して極めて好適であり、例えば、遊技機やICカード等の電子装置の制御用に使用されて大きな効果を上げている。
【0003】
ところで、上記遊技機やICカード等のように、外部からの不正操作が懸念され、特にセキュリティーを強く意識した用途に対しては、不正操作(例えば、製品の開封、強い電磁波の照射、不正目的によるIC取り外し等)が検出された時にIC内蔵の書き込み可能なメモリ(不揮発性RAMやEEPROM等)の所定アドレスにこれら不正操作に対応する不正検出データを書き込み、この不正検出データと、予め定められている不正判断用の比較データとを比較して両者が一致した場合に”不正操作有り”と判断して電子装置の動作や機能を停止したり、場合によってIC内の格納データを消去するといった保護機構を備えた極めて機密性の高いICも用意されている。尚、ICの動作効率等を考慮すると、ここで用いられる不正検出データの構成ビット数は余り多くできず、通常は精々3ビット程度の少ないビット数とされている。
【0004】
【発明が解決しようとする課題】
ところが、IC内蔵のメモリの中には、ICが製造された段階ではメモリの内容が不確定なものが多々有り、従って、電源投入時、不正検出データがセットされるメモリアドレスの内容がたまたま比較データと一致している場合も有り、しかも、その発生確率は必ずしも低くはない。例えば、不正検出データが上記のように3ビット構成であれば、両データが一致する確率は1/8である。このような状態でICを動作すると、不正操作等の無い未使用のICが不正操作を受けたものと判断され、電源投入と同時にその機能を停止(または格納データ消去)してしまうといった不都合を生じる。係る不都合が発生した場合は、その修復作業のために膨大な工数を要することになる。
【0005】
本発明は、上記従来の不都合に鑑みて成されたものであって、メモリ内容の誤判断に起因する動作や機能停止の発生率を極力減少することにより、高集積度回路の生産性向上を図った高集積度回路の不正操作防止装置を提供することを目的としている。
【0006】
【課題を解決するための手段】
すなわち、請求項1に記載の高集積度回路の不正操作防止装置は、書き込み可能なメモリ(8)を有し、不正検出時に当該メモリ(8)の所定アドレスにセットされた不正操作判断データ(2)に基づいて高集積度回路(1)の機能を停止するようにした高集積度回路の不正操作防止装置において、予め設定された比較用のデータと前記メモリ(8)内のセットデータとを比較する比較回路(6)を備え、電源投入時、当該比較回路(6)の比較結果より前記メモリ(8)が初回の使用であると判断された時、当該メモリ(8)の内、少なくとも前記不正操作判断データ(2)を初期化することを特徴としている。
【0007】
上記構成では、不正操作等が成されていない未使用の高集積度回路が不正操作を受けたと誤判断され、電源投入時点でその機能や動作を停止(または格納データ消去)してしまう不都合が回避できる。
【0008】
また、請求項2に記載の高集積度回路の不正操作防止装置は、前記初回使用の判断が当該メモリ(8)の所定アドレスにセットされた未使用判断データ(3)に基づくものであり、且つ、当該未使用判断データ(3)の構成ビット数が前記不正操作判断データ(2)の構成ビット数より多いことを特徴としている。
【0009】
また、請求項3に記載の高集積度回路の不正操作防止装置は、前記未使用判断データ(3)が予め定めた未使用判断比較データ(4)と不一致の時、前記不正操作判断データ(2)を初期化すると共に、初期化後、前記未使用判断データ(3)の内容を前記未使用判断比較データ(4)と同一にすることを特徴としている。
【0010】
本構成では、前記未使用判断データを、例えば、32ビットといった多ビット構成とすると、電源投入時のメモリ内容(未使用判断データ)が予め定めた未使用判断比較データの内容と一致する確率は極めて低くなるから、殆どの場合、メモリは未使用として不正操作判断データは初期化されることになり、不正操作等が成されていない未使用の高集積度回路が不正操作を受けたものと誤判断される可能性が殆ど無くなる。また、初期化後、未使用判断データの内容を未使用判断比較データと同一の内容に書き換えることにより、以降、電源再投入時の不正操作判断データの再初期化は禁止される。
【0011】
また、請求項4に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路(1)の内部信号(S0)と当該内部信号(S0)をバッファ(15)を介して外部に送出した出力信号(S1)との排他的論理和を監視して成されることを特徴としている。
【0012】
また、請求項5に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路(1)の収納ケース(10)が開封された時の外乱光を検出して成されることを特徴としている。
【0013】
また、請求項6に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路(1)の収納ケース(10)が開封された時の当該収納ケース(10)と内部回路との静電容量の変化を検出して成されることを特徴としている。
【0014】
また、請求項7に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路(1)の収納ケース(10)が開封された時の当該収納ケース(10)と内部回路の導通遮断を検出して成されることを特徴としている。
【0015】
また、請求項8に記載の高集積度回路の不正操作防止装置は、前記不正検出は、前記高集積度回路(1)の収納ケース(10)の内部または外部に設けた電磁波検出器(12)により外部電磁波を検出して成されることを特徴としている。
【0016】
以上、請求項4〜請求項8に記載の各種不正検出機構の検出内容より不正操作の傾向を把握できるため、セキュリティーの更なる向上を図ることができる。
【0017】
【発明の実施の形態】
以下、図1〜図5に基づいて本発明に係る高集積度回路の不正操作防止装置の一実施形態を説明する。
【0018】
図1は、不正操作防止装置を備えた高い集積度を持つIC(例えば、ASIC)の一実施形態を示すブロック構成図、図2はその動作フローチャート、図3は不正検出回路の一実施例、図4および図5はICの実装状態を示す図である。
【0019】
図1に示すように、本実施形態のIC1は、遊技機やICカード等の特定用途に応じた制御やその不正操作防止制御を行う制御部7と、不揮発性RAMやEEPROM等の書き込み可能なメモリで構成される記憶部8と、IC1への不正操作を検出する不正操作検出回路9と、比較回路6とで構成されている。
【0020】
ここで、前記記憶部8は各種の制御用データを格納する他、前記不正操作検出回路9で検出される不正操作(後述する製品の開封、強い電磁波の照射、不正目的によるIC取り外し等)に対応する検出データ(不正操作判断データ2)の格納用、および、IC1の未使用/使用を示すデータ(未使用判断データ3)の格納用としてそれぞれ所定のアドレスが用意されており、この内、前記不正操作判断データ2は従来と同じ3ビット構成とされている。また、前記未使用判断データ3は、本発明による新規追加のデータで、不正操作判断データ2より構成ビット数を多くした32ビットが確保されている。
【0021】
なお、前記比較回路6には、前記不正操作判断データ2の比較用として、予め設定された不正操作比較データ5が、また、前記未使用判断データ3の比較用として予め設定された未使用判断比較データ4が入力されるようになっている。
【0022】
次に、上記構成における電源投入時の不正操作防止動作につき、図2の動作フローチャートに基づいて説明する。
【0023】
IC1に電源が投入されると、先ず、ステップ▲1▼で記憶部8内の未使用判断データ3(初回電源投入時、メモリの内容は不確定である)が比較回路6に読み出されて未使用判断比較データ4と比較される。ここで両データが一致していなければIC1は未使用であると判断され、ステップ▲2▼で記憶部8の不正操作判断データ2は”不正操作無し”の状態に初期化される。初期化後、ステップ▲3▼で未使用判断データ3は”使用あり”であることを示すデータ、即ち、未使用判断比較データ4と同一のデータが書き込まれる。これにより、次回使用からは電源投入時にステップ▲1▼で”使用有り”と判断されるため、記憶部8の初期化は行われず、ステップ▲4▼の不正操作監視処理が実行されることになる。ステップ▲4▼では、記憶部8の不正操作判断データ2が比較回路6に読み出されて不正操作比較データ5と比較され、”不正操作有り”と判断されると、ステップ▲5▼でIC1の動作や機能が停止され、不正の内容によっては記憶部8に格納されている機密データが消去される。
【0024】
以上のように、本実施形態では、IC1が未使用であると判断された場合、不正操作判断データ2が不正操作比較データ5に一致しているか否かに係わらず、記憶部8のデータが初期化されることになる。これにより、不正操作等が成されていない未使用のIC1が不正操作を受けたものと誤判断されて電源投入時にその機能や動作を停止(または格納データ消去)する不都合が回避できる。
【0025】
ここで、既述したように、この未使用判断データ3(即ち、未使用判断比較データ4)の構成ビット数は32ビットと多いものに設定されており、電源投入時に両者が一致する確率は極めて低いから、殆どの場合、不正操作判断データ2は初期化されることになる。加えて、万一、両者が一致した場合を想定しても、その中で不正操作判断データ2が”不正有り”と判断される確率は更にその1/8であるから、不正操作等が成されていない未使用のIC1が不正操作を受けたと誤判断されて機能停止する可能性は殆ど無いに等しいと言える。
【0026】
尚、本実施形態では、未使用判断データ3を32ビット構成としたが、これに限定されるものではないことは勿論である。因みに、未使用判断データ3のビット構成を64ビットにすれば、誤判断が発生する確率は1/1019程度となる。このように構成ビット数を多くしても、当該データがアクセスされる機会は電源投入時の一回限りであるので、ICの動作効率の面で何等支障になることはない。加えて、アクセス頻度の高い不正操作判断データ2(即ち、不正操作比較データ5)のビット構成は従来通り3ビットとしてあるから、ICの動作効率の良さは維持・継続されている。
【0027】
次に、セキュリティーを高めるために搭載された種々の不正操作検出機構について説明する。
【0028】
図3に示す回路は、外部要因による誤動作や不正操作をIC1の出力端子側で監視するもので、バッファ15と排他的論理和回路16(Exclusive OR、もしくは、Exclusive NOR)で構成されている。本構成では、IC1の外部で不正操作があり、IC内部からの信号SOと出力端子の信号S1に差異が有った場合に両者の排他的論理和でこれを検出して不正検出信号S2を送出することができる。本監視回路によれば、外部の端子に触れたり、この外部端子に不正目的で特殊な回路を接続しようとしても、それらの不正操作は直ちに検知されることになる。
【0029】
その他、図4に示すように、IC1を収納ケース10に収納し、内部に受光素子11を設けておくことにより、収納ケース10が不正開封された時の外乱光をこの受光素子11で不正操作として検出することができる。
【0030】
また、プリント基板14上のIC1の近傍に電磁波検出器12を装備しておけば、不正目的で強い電磁波等を放射された場合にこれを不正操作として検知することができる。尚、この場合、電磁波検出器12をIC1と同様に収納ケース10内に収納するようにしても良い。
【0031】
また、図5に示すように、プリント基板14内に銅板等の金属板13を埋め込んでおいて、収納ケース10と金属板13との間の静電容量変化を監視することにより、収納ケース10の不正開封を検知することもできる。
【0032】
さらに、図示しないが、収納ケース10の開封により電気的な配線が切断されるようにしておくことにより、不正開封を検知することもできる。
【0033】
このように、本実施形態では、予想される各種不正操作の検出機構を備えており、これら検出内容より不正操作の傾向を把握できるため、セキュリティーの向上に極めて有効である。
【0034】
【発明の効果】
以上説明したように、請求項1に記載の本発明では、電源投入時、メモリが初回の使用であると判断された時、当該メモリの不正操作判断データを初期化するように構成したので、電源投入時に不正操作等が成されていない未使用の高集積度回路が不正操作を受けたと誤判断されてその機能や動作を停止(または格納データ消去)してしまう不都合を回避でき、従来要した係る誤作動修復のための膨大な作業工数を低減させることができ、高集積度回路の生産性を向上できる。
【0035】
また、請求項2および請求項3に記載の本発明では、前記した初回使用の判断を前記不正操作判断データより構成ビット数の多い未使用判断データに基づいて行うように構成したので、電子装置の動作効率を損なうことなく上記した不都合を確実に回避することができる。
【0036】
また、請求項4〜請求項8に記載の本発明では、各種不正操作の検出機構を備えたので、これら検出内容より不正操作の傾向を把握できるためセキュリティーの向上に極めて有効である。
【図面の簡単な説明】
【図1】本発明の不正操作防止装置を備えたICのブロック構成図である。
【図2】不正操作防止装置の動作フローチャートである。
【図3】不正検出機構の一例を示す回路図である。
【図4】ICの実装状態を示す外観斜視図である。
【図5】ICの実装状態を示す断面図である。
【符号の説明】
1 高集積度回路(IC)
2 不正操作判断データ
3 未使用判断データ
4 未使用判断比較データ
8 メモリ(記憶部)
10 収納ケース
12 電磁波検出器
15 バッファ[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used for controlling electronic devices requiring high security such as a game machine and an IC card, and has a high degree of integration represented by, for example, ASIC (Application Specific Integrated Circuits). The present invention relates to an unauthorized operation prevention device suitable for application to an integrated circuit having
[0002]
[Prior art]
In recent years, with the miniaturization and speeding up of electronic devices, high integration and high speed have also been required for integrated circuits (ICs) to be mounted, and custom ICs such as the ASICs have been widely used. I have. Further, such an integrated circuit is very suitable for application to a product which is small and requires high security, and has a great effect when used for controlling an electronic device such as a game machine or an IC card. Is raised.
[0003]
By the way, as for the above-mentioned gaming machines, IC cards, etc., there is a concern about unauthorized operation from the outside, and particularly for applications in which security is strongly considered, unauthorized operations (for example, opening of products, irradiation of strong electromagnetic waves, When an IC removal is detected, illegality detection data corresponding to these illegal operations is written to a predetermined address of a writable memory (non-volatile RAM, EEPROM, or the like) built in the IC, and the illegality detection data is determined in advance. If the two match, it is determined that "illegal operation has occurred" and the operation or function of the electronic device is stopped, or data stored in the IC may be erased in some cases. Extremely confidential ICs with protection mechanisms are also available. In consideration of the operation efficiency and the like of the IC, the number of constituent bits of the fraud detection data used here cannot be so large, and is usually set to a small number of bits of at most about 3 bits.
[0004]
[Problems to be solved by the invention]
However, there are many memories with built-in ICs whose contents are indeterminate at the stage when the IC is manufactured. Therefore, when the power is turned on, the contents of the memory address where the fraud detection data is set happen to be compared. In some cases, it coincides with the data, and the occurrence probability is not necessarily low. For example, if the fraud detection data has a 3-bit configuration as described above, the probability that both data match is 1/8. If the IC is operated in such a state, it is determined that an unused IC having no unauthorized operation has been subjected to the unauthorized operation, and the function is stopped (or stored data is erased) at the same time when the power is turned on. Occurs. When such inconvenience occurs, a huge number of man-hours are required for the repair work.
[0005]
The present invention has been made in view of the above-mentioned conventional inconveniences, and aims to improve the productivity of highly integrated circuits by minimizing the rate of occurrence of operations and function stoppages caused by erroneous determination of memory contents. It is an object of the invention to provide a device for preventing unauthorized operation of a highly integrated circuit.
[0006]
[Means for Solving the Problems]
That is, the unauthorized operation preventing device for a highly integrated circuit according to
[0007]
In the above-described configuration, there is a disadvantage that an unused high-integration circuit, which has not been subjected to unauthorized operation or the like, is erroneously determined to have been subjected to unauthorized operation, and the function or operation is stopped (or stored data is erased) at power-on. Can be avoided.
[0008]
Further, in the unauthorized operation prevention device for a highly integrated circuit according to
[0009]
Further, the unauthorized operation prevention device for a highly integrated circuit according to
[0010]
In the present configuration, if the unused judgment data has a multi-bit structure of, for example, 32 bits, the probability that the memory content (unused judgment data) at power-on matches the content of the predetermined unused judgment comparison data is In most cases, the memory is unused and the illegal operation determination data is initialized, and the unused high-integration circuits that have not been illegally operated have been illegally operated. There is almost no possibility of misjudgment. After the initialization, the content of the unused determination data is rewritten to the same content as the unused determination comparison data, so that the re-initialization of the unauthorized operation determination data when the power is turned on again is prohibited.
[0011]
In the tamper-proof device for a highly integrated circuit according to
[0012]
According to a fifth aspect of the present invention, there is provided a device for preventing unauthorized operation of a high-integration circuit, wherein the unauthorized detection detects disturbance light when the storage case (10) of the high-integration circuit (1) is opened. It is characterized by being performed.
[0013]
Further, in the device for preventing unauthorized operation of a highly integrated circuit according to
[0014]
Further, in the tamper-proof device for a highly integrated circuit according to
[0015]
Further, in the tamper-proof device for a highly integrated circuit according to
[0016]
As described above, since the tendency of unauthorized operation can be grasped from the detected contents of the various unauthorized detection mechanisms described in
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a device for preventing unauthorized operation of a highly integrated circuit according to the present invention will be described with reference to FIGS.
[0018]
FIG. 1 is a block diagram showing an embodiment of an IC (for example, an ASIC) having a high degree of integration provided with an unauthorized operation preventing device, FIG. 2 is an operation flowchart thereof, and FIG. FIG. 4 and FIG. 5 are views showing the mounting state of the IC.
[0019]
As shown in FIG. 1, an
[0020]
Here, the
[0021]
The
[0022]
Next, an unauthorized operation prevention operation at the time of turning on the power in the above configuration will be described based on an operation flowchart of FIG.
[0023]
When the power of the
[0024]
As described above, in the present embodiment, when it is determined that the
[0025]
Here, as described above, the number of constituent bits of the unused judgment data 3 (that is, the unused judgment comparison data 4) is set to as large as 32 bits, and the probability that they match when the power is turned on is low. Since it is extremely low, in most cases, the unauthorized
[0026]
In the present embodiment, the
[0027]
Next, various unauthorized operation detection mechanisms mounted to enhance security will be described.
[0028]
The circuit shown in FIG. 3 monitors a malfunction or an improper operation due to an external factor on the output terminal side of the
[0029]
In addition, as shown in FIG. 4, the
[0030]
If the
[0031]
As shown in FIG. 5, a
[0032]
Further, although not shown, unauthorized opening can be detected by cutting the electrical wiring by opening the
[0033]
As described above, the present embodiment is provided with a mechanism for detecting various types of unauthorized operations that can be anticipated, and it is possible to grasp the tendency of unauthorized operations based on the detected contents, which is extremely effective in improving security.
[0034]
【The invention's effect】
As described above, according to the present invention, when the power is turned on, when the memory is determined to be used for the first time, the unauthorized operation determination data of the memory is initialized. It is possible to avoid the inconvenience that an unused high-integration circuit, which has not been subjected to unauthorized operation at power-on, is erroneously determined to have been subjected to unauthorized operation and stops its function or operation (or erases stored data). The enormous number of man-hours for such malfunction restoration can be reduced, and the productivity of highly integrated circuits can be improved.
[0035]
Also, in the present invention according to the second and third aspects, the first use determination is made based on unused determination data having a larger number of constituent bits than the unauthorized operation determination data. The above-mentioned inconvenience can be reliably avoided without impairing the operation efficiency of the device.
[0036]
Further, according to the present invention as set forth in
[Brief description of the drawings]
FIG. 1 is a block diagram of an IC provided with an unauthorized operation prevention device of the present invention.
FIG. 2 is an operation flowchart of the unauthorized operation prevention device.
FIG. 3 is a circuit diagram showing an example of a fraud detection mechanism.
FIG. 4 is an external perspective view showing a mounted state of the IC.
FIG. 5 is a cross-sectional view showing a mounted state of the IC.
[Explanation of symbols]
1 Highly integrated circuits (ICs)
2 Unauthorized
10
Claims (8)
予め設定された比較用のデータと前記メモリ(8)内のセットデータとを比較する比較回路(6)を備え、電源投入時、当該比較回路(6)の比較結果より前記メモリ(8)が初回の使用であると判断された時、当該メモリ(8)の内、少なくとも前記不正操作判断データ(2)を初期化することを特徴とする高集積度回路の不正操作防止装置。It has a writable memory (8), and stops the function of the high-integration circuit (1) based on unauthorized operation determination data (2) set at a predetermined address of the memory (8) upon detection of unauthorized operation. Tamper prevention device for highly integrated circuits
A comparison circuit (6) for comparing preset comparison data with set data in the memory (8) is provided. When the power is turned on, the comparison result of the comparison circuit (6) indicates that the memory (8) An unauthorized operation prevention device for a highly integrated circuit, wherein at least the unauthorized operation determination data (2) in the memory (8) is initialized when it is determined that it is the first use.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000187179A JP3539360B2 (en) | 2000-06-22 | 2000-06-22 | Illegal operation prevention device for highly integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000187179A JP3539360B2 (en) | 2000-06-22 | 2000-06-22 | Illegal operation prevention device for highly integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002000893A JP2002000893A (en) | 2002-01-08 |
JP3539360B2 true JP3539360B2 (en) | 2004-07-07 |
Family
ID=18687202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000187179A Expired - Fee Related JP3539360B2 (en) | 2000-06-22 | 2000-06-22 | Illegal operation prevention device for highly integrated circuits |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3539360B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4980800B2 (en) * | 2007-06-07 | 2012-07-18 | 株式会社オリンピア | Gaming machine and memory module for gaming machine |
JP5293546B2 (en) * | 2009-09-30 | 2013-09-18 | 株式会社デンソーウェーブ | Opening detection device and security device |
JP2014039579A (en) * | 2012-08-21 | 2014-03-06 | Sammy Corp | Game machine |
-
2000
- 2000-06-22 JP JP2000187179A patent/JP3539360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002000893A (en) | 2002-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0743602B1 (en) | Circuit device for function usage control in an integrated circuit | |
US6512454B2 (en) | Tamper resistant enclosure for an electronic device and electrical assembly utilizing same | |
US9152826B2 (en) | Damage detection for an anti-theft interface | |
US8689007B2 (en) | Integrity protection in data processing systems | |
US6264108B1 (en) | Protection of sensitive information contained in integrated circuit cards | |
WO2009036611A1 (en) | Security protection cover | |
WO2005114668A2 (en) | Systems and methods for write protection of non-volatile memory devices | |
US6279825B1 (en) | Electronic transaction terminal for preventing theft of sensitive information | |
US7412608B2 (en) | Secure data processing unit, and an associated method | |
US7200759B2 (en) | Method and device for making information contents of a volatile semiconductor memory irretrievable | |
CN100464340C (en) | Safety protecting box | |
JP3539360B2 (en) | Illegal operation prevention device for highly integrated circuits | |
US20100299756A1 (en) | Sensor with a circuit arrangement | |
US7119703B2 (en) | Die anti-tampering sensor | |
US20190227953A1 (en) | Real time stack protection | |
US20050044403A1 (en) | Detection circuit for a smart card | |
JP2004086325A (en) | Settlement terminal device with illegally altered detection function | |
US5826009A (en) | Protection of software from physical and electronic interrogation by sealing and checking password | |
US20030133241A1 (en) | Method and arrangement for protecting digital parts of circuits | |
Monjur et al. | ADobf: Obfuscated Detection Method against Analog Trojans on I 2 C Master-Slave Interface | |
US20050166002A1 (en) | Memory intrusion protection circuit | |
US20040268143A1 (en) | Trusted input for mobile platform transactions | |
US20090271585A1 (en) | Data accessing system and related storage device | |
JP2002189635A (en) | Memory | |
JP2008204085A (en) | Semiconductor memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20031205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |