JP3534272B2 - デジタルビデオ信号デコーダ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン等におい
てビデオ信号をデコードするためのビデオ信号デコーダ
に関し、特にデジタル形式のビデオ信号をデコードする
ためのビデオ信号デコーダに関する。

【０００２】

【従来の技術】図１７は、ＰＡＬ方式ビデオ信号の色副
搬送波のベクトル図である。横軸は、Ｕ信号成分の軸で
あり、縦軸は、Ｖ信号成分の軸である。Ｕ信号は正弦波
で変調され、Ｖ信号は余弦波で変調されるので、Ｕ軸と
Ｖ軸は直交している。

【０００３】カラーのビデオ信号は、輝度信号（以下、
Ｙ信号という）と色信号（以下、Ｃ信号という）が混在
したコンポジット信号である。さらに、Ｃ信号は、Ｕ信
号（図の横軸）とＶ信号（図の縦軸）からなる。

【０００４】Ｕ信号は（Ｂ−Ｙ）信号に相当し、Ｖ信号
は（Ｒ−Ｙ）信号に相当する。Ｂ信号は青色信号であ
り、Ｒ信号は赤色信号である。Ｙ信号は、ビデオ信号に
含まれている信号であり、既知の信号であるので、Ｕ信
号とＶ信号を復調することができれば、Ｂ信号とＲ信号
を得ることができる。Ｙ信号とＢ信号とＲ信号が得られ
れば、Ｒ信号、Ｇ信号、Ｂ信号に変換し、テレビモニタ
等に画像表示することができる。

【０００５】信号Ｃｎは、第ｎラインのＣ信号であり、
信号Ｃｎ＋１は、第ｎ＋１ラインのＣ信号である。信号
Ｃｎ，Ｃｎ＋１は、それぞれＵ信号とＶ信号の各成分が
混ざった信号である。信号Ｃｎと信号Ｃｎ＋１におい
て、Ｕ信号成分の軸は同じ方向を向いているが、Ｖ信号
成分の軸は１８０°反転している。つまり、Ｃ信号のＶ
信号成分は、１ライン毎に１８０°位相が反転する。

【０００６】カラーバーストＢｎは、第ｎラインの信号
Ｃｎを復調するのに必要な色基準信号であり、カラーバ
ーストＢｎ＋１は、第ｎ＋１ラインの信号Ｃｎ＋１を復
調するのに必要な色基準信号である。カラーバーストＢ
ｎ，Ｂｎ＋１は、ビデオ信号に含まれている信号であ
る。カラーバーストＢｎは、Ｕ軸に対して位相差が１３
５°であり、カラーバーストＢｎ＋１はＵ軸に対して位
相差が−１３５°である。Ｃ信号のＶ信号成分の軸がラ
イン毎に１８０°反転するので、カラーバーストＢｎ，
Ｂｎ＋１についてもライン毎に位相差が１３５°と−１
３５°のいずれかに変化する。

【０００７】図１８は、従来技術によるビデオ信号デコ
ーダの構成を示すブロックである。ビデオ信号デコーダ
は、ビデオ信号復調回路５０とヒュー補正回路６０を有
する。復調回路５０は、Ｃ信号を基にして、信号Ｕ１と
信号Ｖ１を出力する。信号Ｕ１は、Ｕ信号成分であり、
信号Ｖ１はＶ信号成分である。ヒュー補正回路６０は、
信号Ｕ１，Ｖ１をヒュー（色相）補正して、信号Ｕ２，
Ｖ２を出力する。

【０００８】まず、復調回路５０について説明する。信
号Ｃｎ＋１は、Ｃ信号であり、復調回路５０に入力され
る。１Ｈディレイライン５１は、信号Ｃｎ＋１を１Ｈ
（１水平走査期間）だけ遅延し、信号Ｃｎを出力する。
信号Ｃｎは、第ｎラインの信号であり、信号Ｃｎ＋１は
第ｎ＋１ラインの信号である。

【０００９】加算器５２は、以下のように、信号Ｃｎと
信号Ｃｎ＋１を加算し、加算結果をＵ信号用同期検波器
５４に出力する。なお、Ｃ信号において、Ｕ信号成分
は、正弦波で変調されており、Ｖ信号成分は、余弦波で
変調されている。

【００１０】Ｃ（ｎ）＋Ｃ（ｎ＋１）＝ （Ｕ（ｎ）ｓ
ｉｎωｔ＋Ｖ（ｎ）ｃｏｓωｔ）＋（Ｕ（ｎ＋１）ｓｉ
ｎωｔ＋Ｖ（ｎ＋１）ｃｏｓωｔ） ここで、画像は前後する２ラインの間において、一般的
に相関関係が強い性質を有するので、信号Ｕ（ｎ）と信
号Ｕ（ｎ＋１）はほぼ同じ信号であり、信号Ｖ（ｎ）と
信号Ｖ（ｎ＋１）はほぼ同じ信号であると仮定すること
ができる。また、Ｖ信号成分は、第ｎラインと第ｎ＋１
ラインの間において、位相が１８０°反転しているの
で、上式は以下のように近似することができる。

【００１１】 Ｃ（ｎ）＋Ｃ（ｎ＋１）≒２Ｕｓｉｎωｔ 同期検波器５４は、２Ｕｓｉｎωｔの信号を正弦波で検
波し、信号Ｕ１を出力する。信号Ｕ１は、Ｃ信号中のＵ
信号成分である。

【００１２】同様に、減算器５３は、以下のように、信
号Ｃｎと信号Ｃｎ＋１を減算し、減算結果をＶ信号用同
期検波器５５に出力する。 Ｃ（ｎ）−Ｃ（ｎ＋１）≒２Ｖｃｏｓωｔ 同期検波器５５は、２Ｖｃｏｓωｔの信号を余弦波で検
波し、信号Ｖ１を出力する。信号Ｖ１は、Ｃ信号中のＶ
信号成分である。

【００１３】次に、ヒュー補正回路６０について説明す
る。図１９は、Ｃ信号７１をＣ信号７２にヒュー補正す
る方法を示すベクトル図である。

【００１４】ヒュー（色相）は、Ｃ信号とカラーバース
トとの間の位相差により決まる。ヒューを変えると、Ｒ
信号、Ｇ信号、Ｂ信号の各信号成分が変化する。ヒュー
補正はＣ信号の位相を補正する。位相差θだけヒュー補
正し、Ｃ信号７１をＣ信号７２に変換する方法について
説明する。Ｃ信号７１は、Ｕ信号成分がＵ１であり、Ｖ
信号成分がＶ１である。Ｃ信号７２は、Ｕ信号成分がＵ
２であり、Ｖ信号成分がＶ２である。

【００１５】座標（Ｕ１，Ｖ１）から座標（Ｕ２，Ｖ
２）への回転座標変換は、以下の式により行うことがで
きる。

【００１６】

【数１】 変換後の座標（Ｕ２，Ｖ２）は、以下のように表され
る。

【００１７】Ｖ２＝ Ｖ１ｃｏｓθ＋Ｕ１ｓｉｎθ Ｕ２＝−Ｖ１ｓｉｎθ＋Ｕ１ｃｏｓθ 図１８のヒュー補正回路６０は、上式を実現するための
回路である。

【００１８】ヒュー補正量レジスタ６８には、外部から
供給されるヒュー補正量θが格納される。ｓｉｎ，ｃｏ
ｓテーブル６７は、レジスタ６８に格納されているヒュ
ー補正量θに応じて、ｃｏｓθとｓｉｎθと−ｓｉｎθ
を乗算器６１，６２，６３，６４に出力する。

【００１９】乗算器６１は、信号Ｕ１にｃｏｓθを乗
じ、Ｕ１ｃｏｓθを出力する。乗算器６２は、信号Ｕ１
にｓｉｎθを乗じ、Ｕ１ｓｉｎθを出力する。乗算器６
３は、信号Ｖ１にｃｏｓθを乗じ、Ｖ１ｃｏｓθを出力
する。乗算器６４は、信号Ｖ１に−ｓｉｎθを乗じ、−
Ｖ１ｓｉｎθを出力する。

【００２０】加算器６５は、乗算器６１が出力するＵ１
ｃｏｓθと乗算器６４が出力する−Ｖ１ｓｉｎθを加算
し、信号Ｕ２＝−Ｖ１ｓｉｎθ＋Ｕ１ｃｏｓθを出力す
る。加算器６６は、乗算器６２が出力するＵ１ｓｉｎθ
と乗算器６３が出力するＶ１ｃｏｓθを加算し、信号Ｖ
２＝Ｖ１ｃｏｓθ＋Ｕ１ｓｉｎθを出力する。

【００２１】

【発明が解決しようとする課題】ビデオ信号デコーダ
は、主にデジタル回路の組み合わせにより構成される。
デジタル回路は、サンプリングクロックに同期して動作
する。サンプリングクロックの生成方法として、ライン
ロック方式がある。ラインロック方式は、ビデオ信号中
の水平同期信号に同期し、１水平走査期間を分周したサ
ンプリングクロックを生成する方式である。この方式で
は、水平同期信号に同期をとる必要があるため、アナロ
グのクロック生成回路が必要になる。このため、ビデオ
信号デコーダは、デジタル回路とアナログ回路が混在し
たＩＣとなり、ＩＣの構成が複雑になる。

【００２２】本発明の目的は、フルデジタル方式のビデ
オ信号デコーダを提供することである。

【００２３】

【課題を解決するための手段】 本発明の１観点によれ
ば、ビデオ信号中の水平同期信号及びカラーバーストに
対して非同期のサンプリングクロックと、前記サンプリ
ングクロックを用いてサンプリングされた、複数のサン
プリング信号レベルにより構成されるビデオ信号を入力
する入力端子と、前記ビデオ信号中の水平同期信号の立
ち下がり部分の中間点における信号レベルと当該中間点
をまたぐ複数のサンプリングタイミング及び信号レベル
から当該中間点のタイミングを第１の補間演算により求
め、当該中間点のタイミングと当該中間点の直前におけ
るサンプリングタイミングとの時間ずれを求めるずれ検
出手段と、各々のサンプリングタイミングを前記時間ず
れだけ補正して擬サンプリングタイミングを求め、当該
擬サンプリングタイミングをまたぐ複数のサンプリング
タイミング及び信号レベルから当該擬サンプリングタイ
ミングにおける信号レベルを第２の補間演算によって求
めることにより、水平同期信号に同期しかつ前記ビデオ
信号を復調した信号を出力する出力手段とを有するデジ
タルビデオ信号デコーダが提供される。

【００２４】

【００２５】

【００２６】

【００２７】

【実施例】図１は、本発明の実施例によるビデオ信号デ
コーダの全体構成を示すブロック図である。

【００２８】ビデオ信号には、コンポジット信号とセパ
レート信号の２種類がある。コンポジット信号は、輝度
（Ｙ）信号と色（Ｃ）信号が混在した信号である。セパ
レート信号は、予めＹ信号とＣ信号が分離している信号
である。コンポジット信号の場合は、コンポジットビデ
オ信号がＡ／Ｄ変換器２２に入力される。セパレート信
号の場合は、Ｙ信号がＡ／Ｄ変換器２２に入力され、Ｃ
信号がＡ／Ｄ変換器２３に入力される。

【００２９】クロック発振器２１は、サンプリングクロ
ックＣＬＫを生成する。Ａ／Ｄ変換器２２，２３は、サ
ンプリングクロックＣＬＫに同期して入力アナログ信号
をサンプリングし、デジタル信号を生成する。デジタル
回路２０は、サンプリングクロックＣＬＫに同期して、
デジタル処理を行う。

【００３０】サンプリングクロックＣＬＫは、従来、水
平同期信号に同期させるため、ビデオ信号デコーダ内部
で生成していた。クロック発振器２１は、必ずしも水平
同期信号に同期したサンプリングクロックＣＬＫを生成
する必要はなく、ビデオ信号デコーダの内部に設けて
も、外部に独立して設けてもよい。

【００３１】サンプリングクロックＣＬＫの周波数は、
種々の規格に対応させることができる。例えば、１３．
５ＭＨｚ、４Ｆ_sc、スクエアサンプリングレート等であ
る。１３．５ＭＨｚは、ＣＣＩＲ規格である。４Ｆ
_scは、色副搬送波周波数（Ｆ_sc）を考慮した規格であ
る。スクエアサンプリングは、画面上において横方向の
画素間隔と縦方向の画素間隔を等しくするためのサンプ
リング方法である。

【００３２】クロック発振器２１は、フルデジタル回路
でサンプリングクロックを生成することができる。ただ
し、水平同期信号に同期していないため、ビデオ信号デ
コーダ中の位置補正回路３６において信号の補正を行う
必要がある。

【００３３】コンポジット信号がＡ／Ｄ変換器２２に入
力される場合について説明する。Ａ／Ｄ変換器２２は、
デジタルのコンポジット信号を出力する。Ｙ／Ｃ分離回
路２４は、コムフィルタまたはトラップフィルタおよび
カラーバンドパスフィルタ等により構成され、コンポジ
ット信号をＹ信号とＣ信号に分離する。Ｙ信号は、乗算
器２５に供給される。Ｃ信号はセレクタ２７に供給され
る。

【００３４】図２（Ａ）は、コンポジットビデオ信号を
示す波形図である。コンポジットビデオ信号は、水平同
期信号１１とカラーバースト１２とＹ／Ｃ信号１３を有
する。カラーバースト１２は、期間Ｔ１の間に現れる色
基準信号である。Ｙ／Ｃ信号１３は、期間Ｔ２の間に現
れる信号であり、Ｙ信号とＣ信号が混在している。Ｙ信
号は、直流成分の信号であり、Ｃ信号は色副搬送波に乗
った交流成分の信号である。コンポジットビデオ信号
は、Ｙ／Ｃ分離回路２４（図１）によりＹ信号とＣ信号
に分離される。

【００３５】図２（Ｂ）は、Ｃ信号を示す波形図であ
る。Ｃ信号は、Ｙ／Ｃ分離回路２４においてカラーバン
ドパスフィルタを通過する信号であり、カラーバースト
１２とＣ信号１４からなる。

【００３６】図２（Ｃ）は、Ｙ信号を示す波形図であ
る。Ｙ信号は、Ｙ／Ｃ分離回路２４においてトラップフ
ィルタを通過する信号であり、水平同期信号１１とＹ信
号１０からなる。

【００３７】図１において、乗算器２５は、Ｙ／Ｃ分離
回路２４から出力されるＹ信号と自動利得制御（ＡＧ
Ｃ）回路３２から出力される乗数ｃｏｆ１を乗算し、乗
算結果を輝度信号処理回路２６へ出力する。ＡＧＣ回路
３２は、信号源の相違等によりＹ信号レベルが変位した
場合に、適正なＹ信号レベルに制御する。Ｙ信号が適正
なレベルであるときには、乗数ｃｏｆ１＝１である。

【００３８】乗数ｃｏｆ１の生成方法を説明する。水平
同期信号（ＨＳＹＮＣ）検出回路３０は、デジタルのコ
ンポジット信号から水平同期信号を検出し、水平同期信
号の位置を同期深さ検出回路３１に出力する。同期深さ
検出回路３１は、コンポジット信号を基に水平同期信号
の深さｄｅｔ１を検出する。同期深さ検出回路３１の詳
細は、後に図９を参照しながら説明する。

【００３９】ＡＧＣ回路３２には、係数ｇａｉｎ１，ｒ
ｅｆ１が入力される。係数ｇａｉｎ１は、Ｙ信号を増幅
するための増幅係数である。係数ｒｅｆ１は、適正な同
期信号の深さの目標値である。

【００４０】ＡＧＣ回路３２は、同期深さｄｅｔ１が浅
いときには大きな乗数ｃｏｆ１を出力し、同期深さｄｅ
ｔ１が深いときには小さな乗数ｃｏｆ１を出力する。輝
度信号処理回路２６は、ＡＧＣされたＹ信号に対して輪
郭強調等の必要な処理を行う。

【００４１】次に、Ｃ信号について説明する。Ｃ信号
は、Ｙ／Ｃ分離回路２４からセレクタ２７に供給され
る。セレクタ２７は、ビデオ信号がコンポジット信号か
セパレート信号かにより出力を切り替える。

【００４２】セレクタ２７は、コンポジット信号の場合
にはＹ／Ｃ分離回路２４から出力されるＣ信号を出力
し、セパレート信号の場合にはＡ／Ｄ変換器２３から出
力されるＣ信号を出力する。

【００４３】乗算器２８は、セレクタ２７から出力され
るＣ信号と、自動色利得制御（ＡＣＣ）回路３３から出
力される乗数ｃｏｆ２を乗算し、乗算結果を色復調処理
回路２９に出力する。ＡＣＣ回路３３は、信号伝送路の
特性等により色信号レベルが変位した場合に、適正なＣ
信号のレベルに制御する。Ｃ信号が適正なレベルである
ときには、乗数ｃｏｆ２＝１である。

【００４４】乗数ｃｏｆ２の生成方法を説明する。ＡＣ
Ｃ回路３３には、係数ｇａｉｎ２，ｒｅｆ２が入力され
る。係数ｇａｉｎ２は、Ｃ信号を増幅するための増幅係
数である。係数ｒｅｆ２は、適正なＵ信号のレベルの目
標値である。Ｕ信号は、色復調回路２９により復調され
る色信号である。

【００４５】色復調処理回路２９は、ＡＣＣされたＣ信
号を復調し、Ｕ信号とＶ信号を出力する。復調されたＵ
信号ｄｅｔ２は、ＡＣＣ回路３３にフィードバックされ
る。ＡＣＣ回路３３は、Ｕ信号が大きすぎるときには色
が濃くなりすぎるので小さな乗数ｃｏｆ２を出力し、Ｕ
信号が小さすぎるときには色が淡くなりすぎるので大き
な乗数ｃｏｆ２を出力する。

【００４６】色復調処理回路２９には、位相角補正回路
３７において生成される位相角φおよびヒュー（色相）
補正量θが入力される。色復調処理回路２９は、位相角
φおよびヒュー補正量θを基に、ＡＣＣされたＣ信号を
復調し、Ｕ信号とＶ信号を出力する。回路の詳細は、後
に図３を参照しながら説明する。

【００４７】位置補正回路３６には、輝度信号処理回路
２６からＹ信号が供給され、色復調処理回路２９からＵ
信号とＶ信号が供給される。位置補正回路３６は、サン
プリングクロックＣＬＫが水平同期信号に同期していな
いため、Ｙ信号、Ｕ信号およびＶ信号を位置補正する。

【００４８】ＨＳＹＮＣ立ち下がり検出回路３４は、Ａ
／Ｄ変換器２２から出力されるコンポジット信号からＨ
ＳＹＮＣの立ち下がりを検出する。ＨＳＹＮＣの立ち下
がりは、同期深さ検出回路３１から出力される同期深さ
ｄｅｔ１を基に検出される。位置補正量演算回路３５
は、ＨＳＹＮＣの立ち下がりの位置に応じて、サンプリ
ングデータの位置補正量を演算する。位置補正回路３６
は、位置補正量に応じて、Ｙ信号、Ｕ信号およびＶ信号
のサンプリングデータの位置補正を行う。詳細は、後に
説明する。

【００４９】次に、色復調処理回路２９について説明す
る。まず、その前に、色復調を行うための基準となるカ
ラーバーストについて説明する。図４は、ＰＡＬ方式ビ
デオ信号のカラーバーストを示すベクトル図である。

【００５０】カラーバーストＢｎは、第ｎラインのビデ
オ信号に含まれる信号であり、カラーバーストＢｎ＋１
は、第ｎ＋１ラインのビデオ信号に含まれる信号であ
る。Ｕ軸−Ｖ軸座標において、カラーバーストＢｎの位
相差は＋１３５°であり、カラーバーストＢｎ＋１の位
相差は−１３５°である。カラーバーストの位相差は、
１ライン毎に交互に＋１３５°か−１３５°に変化す
る。

【００５１】図３は、図１の色復調処理回路２９の詳細
を示すブロック図である。Ｃ信号（カラーバーストを含
む）は、乗算器１および乗算器３に供給される。ｓｉ
ｎ，ｃｏｓテーブル７は、正弦値を乗算器１に供給し、
余弦値を乗算器３に供給する。テーブル７は、１周期分
の正弦値と余弦値を記憶していれば十分である。

【００５２】乗算器１は、Ｃ信号に正弦値を乗じて、乗
算結果をローパスフィルタ（ＬＰＦ）２に供給する。ロ
ーパスフィルタ２は、低域周波数成分のみを通過させ、
Ｕ信号として出力する。乗算器３は、Ｃ信号に余弦値を
乗じて、乗算結果をローパスフィルタ（ＬＰＦ）４に供
給する。ローパスフィルタ４は、低域周波数成分のみを
通過させ、Ｖ信号として出力する。

【００５３】位相差検出器５は、ローパスフィルタ２が
出力するＵ信号とローパスフィルタ４が出力するＶ信号
を入力し、Ｃ信号に含まれるカラーバーストの位相差を
検出する。位相差の検出方法は、後に説明する。

【００５４】デジタル発振器６は、カラーバーストと同
じ周波数（色副搬送波周波数）で０〜２π〔ｒａｄ〕の
位相を周期的に出力する。その際、初位相は、位相差検
出器５が検出する位相差により決定され、１サンプル当
たりの進み位相は、φである。

【００５５】ヒュー補正量レジスタ８は、外部から供給
されるヒュー補正量θを記憶する。ヒュー補正量θは、
位相の補正量である。加算器９は、デジタル発振器６が
出力する位相に、ヒュー補正量レジスタ８に記憶されて
いる位相補正量θを加算し、出力する。ｓｉｎ，ｃｏｓ
テーブル７は、加算器９が出力する位相の正弦値と余弦
値を出力する。

【００５６】次に、デジタル発振器６の発振方法を説明
する。カラーバーストは、図４に示したように、ライン
毎に位相差が＋１３５°と−１３５°との間を交互に変
化する。カラーバーストは、第ｎラインでは＋１３５°
の位相差になり、第ｎ＋１ラインでは−１３５°の位相
差になる。デジタル発振器６は、カラーバーストの位相
に合わせるため、第ｎラインでは＋１３５°の位相差、
第ｎ＋１ラインでは−１３５°の位相差で発振を行う。

【００５７】デジタル発振器６の発振位相をカラーバー
ストの位相に合わせるため、位相ロックループ（ＰＬ
Ｌ）方式を用いる。カラーバーストは、ｓｉｎωｔの信
号である。これに対し、デジタル発振器６は、位相を合
わせる前、カラーバーストの位相ωｔに対してαだけず
れた位相ωｔ−αを出力する。

【００５８】次に、ＰＬＬについて説明する。ＰＬＬ
は、カラーバーストゲート期間Ｔ１（図２（Ａ））に行
われる。ＰＬＬを行う際、ヒュー補正量レジスタ８にヒ
ュー補正量θ＝０が記憶される。ヒュー補正量θが０の
とき、ｓｉｎ，ｃｏｓテーブル７は、ｓｉｎ（ωｔ−
α）とｃｏｓ（ωｔ−α）を出力する。

【００５９】乗算器１は、Ｃ信号とｓｉｎ（ωｔ−α）
を乗算する。ＰＬＬを行う間（期間Ｔ１）、Ｃ信号はｓ
ｉｎωｔ（カラーバースト信号）である。したがって、
乗算器１は、以下の信号を出力する。

【００６０】 カラーバースト×ｓｉｎ（ωｔ−α） ＝ｓｉｎωｔ×ｓｉｎ（ωｔ−α） ＝ｓｉｎωｔ×（ｓｉｎωｔ×ｃｏｓα−ｃｏｓωｔ×ｓｉｎα） ＝ｃｏｓα×ｓｉｎ² ωｔ−ｓｉｎα×ｓｉｎωｔ×ｃｏｓωｔ ＝ｃｏｓα×｛１／２−ｃｏｓ（２ωｔ）／２｝−ｓｉｎα×ｓｉｎ（２ωｔ ）／２ ・・・（２） ローパスフィルタ２は、乗算器１が出力する式（２）の
信号のうち、２ωｔの高周波成分をカットし、以下の一
定値のＵ信号を出力する。

【００６１】 （１／２）×ｃｏｓα ・・・（３） 乗算器３は、ＰＬＬを行う際、カラーバーストとｃｏｓ
（ωｔ−α）を乗算する。カラーバーストは、ｓｉｎω
ｔである。したがって、乗算器３は、以下の信号を出力
する。

【００６２】 カラーバースト×ｃｏｓ（ωｔ−α） ＝ｓｉｎωｔ×ｃｏｓ（ωｔ−α） ＝（１／２）×〔ｓｉｎ｛ωｔ＋（ωｔ−α）｝＋ｓｉｎ｛ωｔ−（ωｔ−α ）｝〕 ＝（１／２）×｛ｓｉｎ（２ωｔ−α）＋ｓｉｎα｝ ・・・（４） ローパスフィルタ４は、乗算器３が出力する式（４）の
信号のうち、２ωｔ−αの高周波成分をカットし、以下
のＶ信号を出力する。

【００６３】 （１／２）×ｓｉｎα ・・・（５） ここで、位相差α＝０になるように、位相をロックする
（ＰＬＬ）必要がある。位相差α＝０になると、式
（３）のＵ信号は１／２になり、式（５）のＶ信号は０
になる。

【００６４】図５は、位相差α＝０のときのＣ信号、Ｕ
信号およびＶ信号を示す。図５（Ａ）は、デコード対象
のＣ信号であり、カラーバースト１２とＹ／Ｃ信号１４
を含む。図５（Ｂ）は、ローパスフィルタ２から出力さ
れるＵ信号であり、バーストゲート期間Ｔ１の信号１２
Ｕは、所定値になる。図５（Ｃ）は、ローパスフィルタ
４から出力されるＶ信号であり、バーストゲート期間Ｔ
１の信号１２Ｖは０になる。

【００６５】位相差α＝０になるように位相をロックす
るため、図３において、以下のようなフィードバック処
理を行う。位相差検出器５は、式（３）のＵ信号と式
（５）のＶ信号を基に位相差αを検出する。−９０°＜
α＜９０°のとき、Ｖ信号の値をデジタル発振器６にフ
ィードバックする。位相差α＝０のとき、式（５）のＶ
信号は０になる。−９０°＜α＜９０°のとき、位相差
αが大きければ大きいほど、Ｖ信号の値も大きくなり、
位相差αと同じ符号のＶ信号の値が得られる。つまり、
位相差αが大きければ大きなフィードバック係数がフィ
ードバックされ、位相差αが小さければ小さなフィード
バック係数がフィードバックされる。また、位相差αの
符号に応じて、位相差α＝０になる方向へフィードバッ
クされる。

【００６６】９０°＜α＜１８０°のときは、位相差α
が大きくなるほどＶ信号が小さくなってしまうので、こ
れを防ぐためにある定数をデジタル発振器６にフィード
バックする。ある定数とは、例えばα＝９０°における
Ｖ信号の値である。同様に、−９０°＞α＞−１８０°
のときは、例えばα＝−９０°におけるＶ信号の値をデ
ジタル発振器６にフィードバックする。Ｕ信号は、αが
９０°と−９０°において符号が反転する。したがっ
て、９０°と−９０°を境界とする位相差αの範囲は、
Ｕ信号の符号を基に判別することができる。

【００６７】デジタル発振器６は、以上示したように、
位相差検出器６からのフィードバックにより、位相差α
が０に近づくようにする。フィードバックを繰り返すこ
とにより、位相差α＝０で位相がロックされる。

【００６８】図６は、デジタル発振器６が出力する位相
を示す波形図である。横軸が時間であり、縦軸が位相で
ある。波形１６は、位相ロック前の波形であり、ωｔ−
αの位相を示す。波形１５は、位相ロック後の波形であ
り、ωｔの位相を示す。

【００６９】以上は、カラーバーストゲート期間Ｔ１
（図２（Ａ））において、位相差α＝０に位相をロック
するためのＰＬＬについて説明した。次は、期間Ｔ２に
おいて、Ｃ信号を基にＵ信号とＶ信号を生成する方法に
ついて説明する。

【００７０】まず、ヒュー補正を行わない場合について
説明する。ヒュー補正を行わない場合には、補正量θ＝
０である。ｓｉｎ，ｃｏｓテーブル７は、ｓｉｎωｔと
ｃｏｓωｔを出力する。

【００７１】期間Ｔ２におけるＣ信号は、以下に示すよ
うに、Ｕ信号を正弦波で変調した信号と、Ｖ信号を余弦
波で変調した信号の合成信号である。 Ｃ信号＝Ｕｓｉｎωｔ＋Ｖｃｏｓωｔ 乗算器１は、以下のように、Ｃ信号にｓｉｎωｔを乗じ
る。

【００７２】 Ｃ信号×ｓｉｎωｔ ＝（Ｕｓｉｎωｔ＋Ｖｃｏｓωｔ）×ｓｉｎωｔ ＝Ｕｓｉｎ² ωｔ＋Ｖｓｉｎωｔｃｏｓωｔ ＝Ｕ×〔｛１−ｃｏｓ（２ωｔ）｝／２〕＋Ｖ×｛ｓｉｎ（２ωｔ）／２｝ ＝Ｕ／２−（Ｕ／２）×ｃｏｓ（２ωｔ）＋（Ｖ／２）×ｓｉｎ（２ωｔ） ・・・（６） ローパスフィルタ２は、乗算器１が出力する式（６）の
信号のうち、２ωｔの高周波成分をカットし、以下のＵ
信号を出力する。

【００７３】 Ｕ信号＝Ｕ／２ ・・・（７） 乗算器３は、以下のように、Ｃ信号にｃｏｓωｔを乗じ
る。 Ｃ信号×ｃｏｓωｔ ＝（Ｕｓｉｎωｔ＋Ｖｃｏｓωｔ）×ｃｏｓωｔ ＝Ｕｓｉｎωｔｃｏｓωｔ＋Ｖｃｏｓ² ωｔ ＝Ｕ×｛ｓｉｎ（２ωｔ）／２｝＋Ｖ×〔｛１−ｃｏｓ（２ωｔ）｝／２〕 ＝（Ｕ／２）×ｓｉｎ（２ωｔ）＋Ｖ／２−（Ｖ／２）×ｃｏｓ（２ωｔ） ・・・（８） ローパスフィルタ４は、乗算器３が出力する式（８）の
信号のうち、２ωｔの高周波成分をカットし、以下のＶ
信号を出力する。

【００７４】 Ｖ信号＝Ｖ／２ ・・・（９） 以上のようにして、Ｃ信号を基にＵ信号とＶ信号を生成
することができる。次に、ヒュー補正について説明す
る。

【００７５】従来は、図１９において、ヒュー補正前Ｃ
信号ベクトル７１からヒュー補正後Ｃ信号ベクトル７２
に変換するため、式（１）に示した回転行列を用いて、
座標変換を行っていた。つまり、図１８のヒュー補正回
路６０に示すように、Ｕ信号とＶ信号を生成した後に、
Ｕ信号とＶ信号のそれぞれについてヒュー補正を行って
いた。本実施例では、ヒュー補正量レジスタ８を用い
て、より簡単な回路構成でヒュー補正を行う。

【００７６】ヒュー補正量レジスタ８は、外部から入力
されるヒュー補正量θを記憶し、加算器９に供給する。
ヒュー補正量θは、カラーバースト期間Ｔ１（図２
（Ａ））では０であり、期間Ｔ２では所望の補正量であ
る。

【００７７】期間Ｔ２において、デジタル発振器６は、
既に位相差α＝０にロックされており、ωｔを出力す
る。加算器９は、ωｔ＋θを出力する。図１９におい
て、ωｔは、補正前のＣ信号７１の位相であり、ωｔ＋
θは、補正後のＣ信号７２の位相である。ｓｉｎ，ｃｏ
ｓテーブル７は、補正後の位相ωｔ＋θについての正弦
値ｓｉｎ（ωｔ＋θ）と余弦値ｃｏｓ（ωｔ＋θ）を出
力する。

【００７８】乗算器１は、以下のように、Ｃ信号にｓｉ
ｎ（ωｔ＋θ）を乗じる。θは、ヒュー補正量である。 Ｃ信号×ｓｉｎ（ωｔ＋θ） ＝（Ｕｓｉｎωｔ＋Ｖｃｏｓωｔ）×（ｓｉｎωｔｃｏｓθ＋ｃｏｓωｔｓｉ ｎθ） ＝Ｕｓｉｎ² ωｔｃｏｓθ＋Ｕｓｉｎωｔｃｏｓωｔｓｉｎθ＋Ｖｃｏｓωｔ ｓｉｎωｔｃｏｓθ＋Ｖｃｏｓ² ωｔｓｉｎθ ＝Ｕｃｏｓθ〔｛１−ｃｏｓ（２ωｔ）｝／２〕＋Ｕｓｉｎθ｛ｓｉｎ（２ω ｔ）／２｝＋Ｖｃｏｓθ｛ｓｉｎ（２ωｔ）／２｝＋Ｖｓｉｎθ〔｛１＋ｃｏｓ （２ωｔ）｝／２〕 ・・・（１０） ローパスフィルタ２は、乗算器１が出力する式（１０）
の信号のうち、２ωｔの高周波成分をカットし、以下の
Ｕ信号を出力する。

【００７９】 Ｕ信号＝（Ｕ／２）×ｃｏｓθ＋（Ｖ／２）×ｓｉｎθ ・・・（１１） Ｕ信号は、ヒュー補正後の信号である。ヒュー補正量θ
＝０のとき、Ｕ信号はＵ／２である。

【００８０】同様に、乗算器３は、以下のように、Ｃ信
号にｃｏｓ（ωｔ＋θ）を乗じる。θは、ヒュー補正量
である。 Ｃ信号×ｃｏｓ（ωｔ＋θ） ＝（Ｕｓｉｎωｔ＋Ｖｃｏｓωｔ）×（ｃｏｓωｔｃｏｓθ−ｓｉｎωｔｓｉ ｎθ） ＝Ｕｓｉｎωｔｃｏｓωｔｓｉｎθ−Ｕｓｉｎ² ωｔｓｉｎθ＋Ｖｃｏｓ² ω ｔｃｏｓθ−Ｖｃｏｓωｔｓｉｎωｔｓｉｎθ ＝Ｕｓｉｎθ｛ｓｉｎ（２ωｔ）／２｝−Ｕｓｉｎθ〔｛１−ｃｏｓ（２ωｔ ）｝／２〕＋Ｖｃｏｓθ〔｛１＋ｃｏｓ（２ωｔ）｝／２〕−Ｖｓｉｎθ｛ｓｉ ｎ（２ωｔ）／２｝ ・・・（１２） ローパスフィルタ４は、乗算器３が出力する式（１２）
の信号のうち、２ωｔの高周波成分をカットし、以下の
Ｖ信号を出力する。

【００８１】 Ｖ信号＝（Ｖ／２）×ｃｏｓθ−（Ｕ／２）×ｓｉｎθ ・・・（１１） Ｖ信号は、ヒュー補正後の信号である。ヒュー補正量θ
＝０のとき、Ｖ信号はＶ／２である。

【００８２】次に、カラーバーストが＋１３５°である
のか、または−１３５°であるのかを判定し、前述の位
相ロックを行う方法を示す。位相ロックは、期間Ｔ１の
カラーバースト信号を対象に行う。カラーバーストは、
図４に示したように、対象ラインにおいて位相差が＋１
３５°であるのか−１３５°であるのかが分かっていな
い。そこで、以下のようにして、位相ロックを行う。

【００８３】図７は、位相ロックを行うための位相差検
出処理を示すフローチャートである。ステップＳ１で
は、レジスタｃｏｕｎｔを０にクリアし、その他必要な
初期化処理を行う。レジスタｃｏｕｎｔは、位相ロック
した回数をカウントするためのレジスタである。

【００８４】ステップＳ２では、現在の対象ラインのカ
ラーバーストを、前述の方法で位相ロックし、位相差α
＝０にする。そして、レジスタｃｏｕｎｔとレジスタｌ
ｉｎｅをインクリメントする。レジスタｌｉｎｅは、対
象ラインのライン番号を格納するレジスタである。レジ
スタｌｉｎｅをインクリメントすることにより、対象ラ
インのライン番号を１つ進めることができる。

【００８５】ステップＳ３では、位相がロックされたか
否かをチェックする。位相がロックされたときには、ス
テップＳ４へ進む。ただし、ロックされる位相は１３５
°または−１３５°である。しかし、そのどちらである
のかは、現時点で断定できない。

【００８６】ステップＳ４では、レジスタｃｏｕｎｔが
４であるのか否かをチェックする。レジスタｃｏｕｎｔ
が４であるということは、４回連続位相がロックしたこ
とを示す。最初のステップＳ４の処理においては、レジ
スタｃｏｕｎｔは１であり、４ではないので、ステップ
Ｓ６へ進む。

【００８７】ステップＳ６では、１Ｈ（１水平走査期
間）の間何もせず待機し、レジスタｌｉｎｅをインクリ
メントする。この際、ＰＬＬの位相ロック動作を停止状
態にする。つまり、例えばステップＳ２で第１ラインを
位相ロックしたときには、第２ラインのときは何もせ
ず、レジスタｌｉｎｅをインクリメントする。その後、
ステップＳ２へ戻る。ステップＳ２では、例えば第３ラ
インについて位相ロックを行う。

【００８８】以上のように、１ラインおきに位相ロック
を行い、４回連続位相がロックするまで処理を繰り返
す。１ラインおきに位相ロックを行うということは、例
えば奇数ラインのみについて位相ロックを行うことを意
味する。もちろん、偶数ラインのみについてでもよい。
これにより、毎回位相ロックされる位相は＋１３５°か
−１３５°のいずれかである。

【００８９】位相ロックを行う際、位相差αの絶対値が
大きいと、ＰＬＬにより位相ロックされるまでにかなり
の時間（約数ライン分の時間）を要する。そこで、１ラ
インおきに位相ロックを行うことにより、毎回小さな位
相差αで例えば＋１３５°に位相ロックを行うことがで
き、短時間で位相ロックされる。

【００９０】また、位相ロックされた位相が＋１３５°
か−１３５°かが分からないため、次のラインの位相が
−１３５°なのか＋１３５°なのかも予測することが困
難である。以上の理由により、１ラインおきに位相ロッ
クを行う。

【００９１】なお、信号に雑音が多く含まれている場合
等には、安定した位相ロックが行われない。その場合
は、ステップＳ３において、位相がロックされないと判
断され、ステップＳ５へ進む。

【００９２】ステップＳ５では、レジスタｃｏｕｎｔを
０にクリアし、改めて連続して位相ロックされる回数を
数えなおす。その後、ステップＳ６へ進み、上述の処理
を繰り返す。

【００９３】４回連続して位相がロックしたときには、
安定した位相ロックにより、信頼性の高い位相差検出を
行うことができたことを示す。その際には、ステップＳ
４において、レジスタｃｏｕｎｔが４であると判断さ
れ、ステップＳ７へ進む。

【００９４】ステップＳ７では、ＰＬＬによる位相ロッ
クを行わない状態で＋９０°位相をずらし、ロックの状
態を調べる。図５（Ｃ）に示したように、Ｖ信号１２Ｖ
が０になっていれば、位相ロックがＯＫの状態であり、
Ｖ信号１２Ｖの絶対値があるしきい値以上であるときに
は、位相ロックがＮＧの状態である。

【００９５】前回（ステップＳ４）位相ロックされた位
相が＋１３５であれば、＋９０°位相をずらすと−１３
５°になり、位相ロックがＯＫの状態になる。一方、前
回位相ロックされた位相が−１３５であれば、＋９０°
位相をずらすと−４５°になり、位相ロックがＮＧの状
態になる。

【００９６】位相ロックがＯＫの状態のときには、図４
に示すように、＋１３５のカラーバーストＢｎと−１３
５°のカラーバーストＢｎ＋１の２つを正しく認識でき
たことを示すので、ステップＳ９へ進む。

【００９７】一方、位相ロックがＮＧの状態のときに
は、図８に示すように−１３５°のカラーバーストＢ
ｎ’と−４５°のカラーバーストＢｎ＋１’の誤った２
つを認識してしまったので、ステップＳ８へ進む。ステ
ップＳ８では、１８０°位相をずらし、ステップＳ１１
へ進む。つまり、−４５°の位相差について１８０°位
相をずらして、＋１３５°の正しい位相差に修正する。

【００９８】図８は、位相ロックがＮＧの状態を示すベ
クトル図である。カラーバーストＢｎ’は、４回連続位
相ロックした信号である（ステップＳ４）。カラーバー
ストＢｎ＋１’は、カラーバーストＢｎ’について＋９
０°位相をずらした信号である（ステップＳ７）。カラ
ーバーストＢｎ＋１”は、カラーバーストＢｎ＋１’に
ついて１８０°位相をずらした信号である（ステップＳ
８）。以上の修正処理により、＋１３５°のカラーバー
ストＢｎ＋１”と−１３５°のカラーバーストＢｎ’を
検出することができる。

【００９９】図７のステップＳ８において位相の修正を
行った後、ステップＳ１１では、＋９０°位相をずらし
て位相ロックし、レジスタｌｉｎｅをインクリメントす
る。つまり、＋１３５°のカラーバーストＢｎ＋１”に
ついて＋９０°位相をずらして、−１３５°のカラーバ
ーストで位相ロックする。その後、ステップＳ９へ進
む。

【０１００】ステップＳ９では、−９０°位相をずらし
て位相ロックし、レジスタｌｉｎｅをインクリメントす
る。ステップＳ７において位相ロックがＯＫの状態であ
っても、ＮＧの状態であっても、ステップＳ９に入る状
態で位相差は−１３５°の状態であるので、−９０°位
相をずらすことにより、＋１３５°のカラーバーストを
位相ロックする。

【０１０１】ステップＳ１０では、＋９０°位相をずら
して位相ロックし、レジスタｌｉｎｅをインクリメント
する。前ステップにおいて位相は＋１３５°の状態であ
るので、＋９０°位相をずらすことにより、−１３５°
のカラーバーストを位相ロックする。

【０１０２】その後、ステップＳ９とＳ１０の処理を繰
り返し、＋１３５°と−１３５°を交互に位相ロック
し、位相差α＝０の状態でＵ信号とＶ信号を生成する。
なお、仮にＰＬＬによる位相ロックが途中ではずれてし
まったときには、ステップＳ１からの処理をやり直す。

【０１０３】本実施例では、ＰＬＬによる位相ロックを
行うことにより、１Ｈディレイラインを用いずに簡単な
回路構成（図３）でビデオ信号のデコードを行うことが
できる。これにより、回路の小型化および低コスト化を
実現できる。

【０１０４】また、デコード対象ラインのカラーバース
トの位相差が＋１３５°か−１３５°かが分からなくて
も、いずれかであると仮定して、位相ロックの状態がＯ
ＫであるのかＮＧであるのかを調べ、ＮＧであるときに
は、所定の修正処理を行うことにより、相対的位相関係
により＋１３５°と−１３５°を検出することができ
る。

【０１０５】ヒュー補正を行う際、従来は、図１８のよ
うに回転座標変換を行うため、４つの乗算器６１〜６４
と２つの加算器６５，６６と専用のｓｉｎ，ｃｏｓテー
ブル６７を必要としていた。本実施例では、図３に示す
ように、上記のような回転行列演算を行わずに簡単な回
路構成でヒュー補正を行うことができる。これにより、
回路の小型化および低コスト化を実現できる。

【０１０６】図９は、図１の同期深さ検出回路３１の詳
細を示すブロック図である。コンポジット信号は、Ａ／
Ｄ変換器２２においてデジタル信号Ｗ１に変換される。
図１０（Ａ）は、デジタルのコンポジット信号Ｗ１の波
形図を示す。コンポジット信号Ｗ１は、水平同期信号１
１、カラーバースト１２およびＹ／Ｃ信号１３を有す
る。ブランキングレベルＢＬは、水平同期信号１１の上
端のレベルである。同期レベルＳＬは、水平同期信号１
１の底のレベルであり、０Ｖよりもわずかに大きなレベ
ルである。同期深さＤＰは、水平同期信号１１の深さで
あり、ＢＬ−ＳＬである。

【０１０７】図９において、コンポジット信号Ｗ１は、
クランプ回路４１およびＨＳＹＮＣ検出回路３０に供給
される。ＨＳＹＮＣ検出回路３０は、同期ゲート信号Ｗ
３を出力する。同期ゲート信号Ｗ３は、図１１に示すよ
うに、コンポジット信号が同期レベルＳＬのときローレ
ベルであり、それ以外のときにはハイレベルである。具
体的には、例えば、同期レベルＳＬよりも少し上にしき
い値を設け、コンポジット信号がしきい値よりも小さい
ときには同期ゲート信号Ｗ３をローレベルにし、コンポ
ジット信号がしきい値よりも大きいときには同期ゲート
信号Ｗ３をハイレベルにする。

【０１０８】図９において、同期ゲート信号Ｗ３は、Ａ
／Ｄ変換器２２およびクランプ回路４１に供給される。
Ａ／Ｄ変換器２２は、同期ゲート信号Ｗ３を基に水平同
期信号の位置を認識し、アナログのコンポジット信号を
ダイナミックレンジ一杯のデジタル信号に変換する。

【０１０９】クランプ回路４１は、同期ゲート信号Ｗ３
を基に水平同期信号の位置を認識し、コンポジット信号
Ｗ１を同期レベルＳＬでクランプし、コンポジット信号
Ｗ２を出力する。図１０（Ｂ）は、コンポジット信号Ｗ
２の波形図を示す。コンポジット信号Ｗ２は、同期レベ
ルＳＬでクランプされている。

【０１１０】コンポジット信号Ｗ２は、ローパスフィル
タ（ＬＰＦ）４２に供給される。ＬＰＦ４２は、コンポ
ジット信号Ｗ２の低周波数成分のみを通過させ、信号Ｗ
４を出力する。

【０１１１】信号Ｗ２および信号Ｗ４の波形図を図１１
に示す。コンポジット信号Ｗ２のフロントポーチＦＰ
は、水平同期信号１１の前に位置するブランキングレベ
ルＢＬの部分である。バックポーチＢＰは、水平同期信
号１１の後ろに位置し、直流成分がブランキングレベル
ＢＬの部分であり、カラーバースト１２を含む。ＬＰＦ
４２は、コンポジット信号Ｗ２のカラーバースト１２を
カットし、信号Ｗ４を出力する。信号Ｗ４のバックポー
チＢＰは、ブランキングレベルＢＬの直流成分により構
成される。

【０１１２】図９において、信号Ｗ４は、累計加算平均
化回路（以下、累計加算器と略す）４３に供給される。
バーストゲート回路４４は、バーストゲートＷ５を生成
する。図１１に、バーストゲートＷ５の波形図を示す。
バーストゲートＷ５は、コンポジット信号のカラーバー
スト１２の期間だけローレベルとなり、その他はハイレ
ベルとなる。カラーバースト１２の期間は、ＮＴＳＣ方
式またはＰＡＬ方式等の規格により一意的に決まる。

【０１１３】累計加算器４３は、カラーバーストＷ５が
ローレベルの期間中、信号Ｗ４の平均レベルＤＰ１を求
める。具体的には、信号Ｗ４のレベルを複数回サンプリ
ングし、累計加算したレベルをサンプル数で割り、平均
レベルＤＰ１を求める。

【０１１４】信号Ｗ４の平均レベルを求めることによ
り、ブランキングレベルＢＬの時間平均レベルＤＰ１が
求められる。同期レベルＳＬは０Ｖにクランプされてい
るので、ブランキングレベルＢＬ＝同期深さＤＰ１にな
る。

【０１１５】バックポーチＢＰにおいて、カラーバース
ト１２以外の領域は非常に狭い。また、フロントポーチ
ＦＰの領域も狭い。これら狭い領域において、ブランキ
ングレベルＢＬを求めようとすると、わずかなサンプル
数しかとることができず、ノイズに影響されやすい。

【０１１６】本実施例では、カラーバースト１２の部分
の高周波成分をカットすることにより、バックポーチＢ
Ｐ全体をブランキングレベルＢＬの一定値にする。これ
により、バックポーチＢＰのブランキングレベルＢＬの
部分が広くなる。この広い領域において、平均レベルを
求めることにより、ノイズに強い正確なブランキングレ
ベルＢＬ、すなわち同期深さＤＰ１を求めることができ
る。

【０１１７】なお、カラーバースト期間のみの平均レベ
ルを求める代わりに、より広い領域であるバックポーチ
ＢＰ期間において平均レベルを求めれば、より正確な同
期深さＤＰ１を求めることができる。

【０１１８】回路４５は、前のラインの同期深さを考慮
し、今回求められた同期深さＤＰ１を修正する回路であ
り、１水平走査期間（１Ｈ）につき１回演算を行う。以
下、回路４５の動作を説明する。

【０１１９】同期深さＤＰ１は、加算器４６に入力され
る。加算器４６は、減算器４０の出力信号に同期深さＤ
Ｐ１を加算する。減算器４０は、１つ前のラインにおけ
る同期深さの負値を出力する。すなわち、減算器４０
は、レジスタ４９の値を符号反転させて出力する。１つ
前のラインの同期深さと現ラインの同期深さＤＰ１はそ
れほど変わらないので、加算器４６は０に近い値を出力
する。

【０１２０】乗算器４７は、加算器４６の加算結果に係
数ｇａｉｎを乗算する。係数ｇａｉｎは、１以下の値で
あり、今回求められた同期深さＤＰ１を反映させる率で
ある。係数ｇａｉｎを１にすれば、前ラインの同期深さ
は現ラインの同期深さで置き換えられる。係数ｇａｉｎ
を１より小さな数とすることにより、前ラインの同期深
さに現ラインの同期深さが一定割合で加味される。

【０１２１】加算器４８は、乗算器４７の乗算結果とレ
ジスタ４９の値を加算する。レジスタ４９には、調整用
の同期深さが記憶されている。レジスタ４９は、加算器
４８の加算結果を記憶する。つまり、レジスタ４９に
は、１つ前のラインの同期深さと現ラインの同期深さの
差に係数ｇａｉｎを乗じた値が、１つ前のラインの同期
深さに加算され、記憶される。このように設定された現
ラインの同期深さｄｅｔ１が、レジスタ４９から出力さ
れる。

【０１２２】コンポジット信号に大きなノイズが含まれ
ている場合には、バックポーチＢＰの平均レベルを求め
たとしても、ラインによっては正確な同期深さを求めら
れない場合がある。しかし、回路４５において、前のラ
インの同期深さとの平均値をとれば、ノイズの影響を和
らげることができる。

【０１２３】係数ｇａｉｎは、大きければ大きいほど今
回求められた同期深さＤＰ１を大きく反映させて同期深
さｄｅｔ１を出力し、小さければ小さいほどノイズに強
くするため前ラインとの差が少ない同期深さｄｅｔ１を
出力する。

【０１２４】同期深さｄｅｔ１は、図１に示すように、
ＡＧＣ回路３２およびＨＳＹＮＣ立ち下がり検出回路３
４において使用される。その他、図には示さないが、Ｈ
ＳＹＮＣの検出を行う際や、コンポジット信号からＨＳ
ＹＮＣを分離する際や、Ｙ−Ｕ−Ｖ信号からＲ−Ｇ−Ｂ
信号を求める際等に、同期深さＤＰまたはブランキング
レベルＢＬを用いることができる。

【０１２５】同期深さ検出回路３１は、デジタル回路で
構成することができ、信頼性の高いブランキングレベル
ＢＬまたは同期深さＤＰを検出することができる。次
に、図１のＡＧＣ回路３２およびＡＣＣ回路３３につい
て説明する。ＡＧＣ回路３２は、同期深さｄｅｔ１が基
準値よりも小さいときにはＹ信号を増幅する。ＡＣＣ回
路３３は、色復調処理回路２９から出力されるＵ信号ｄ
ｅｔ２が小さいときにＣ信号を増幅する。Ｕ信号ｄｅｔ
２は、図５（Ｂ）の一定レベル１２Ｕの信号であり、カ
ラーバーストを色復調した信号である。

【０１２６】ＡＧＣ回路３２とＡＣＣ回路３３は、同じ
回路で構成することができる。次に、回路の詳細を示
す。図１２は、ＡＧＣ回路３２およびＡＣＣ回路３３の
詳細を示すブロック図である。

【０１２７】検出値ｄｅｔは、ＡＧＣ回路３２では同期
深さｄｅｔ１であり、ＡＣＣ回路３３ではＵ信号ｄｅｔ
２である。目標値ｒｅｆは、検出値ｄｅｔが増幅により
到達すべき目標値であり、ＡＧＣ回路３２ではｒｅｆ
１、ＡＣＣ回路３３ではｒｅｆ２である。

【０１２８】係数ｇａｉｎは、増幅係数であり、ＡＧＣ
回路３２ではｇａｉｎ１、ＡＣＣ回路３３ではｇａｉｎ
２である。係数ｇａｉｎが１であると、検出値ｄｅｔが
目標値ｒｅｆに達するように増幅される。係数ｇａｉｎ
が１．２であると、係数ｇａｉｎが１であるときより２
０％輝度が上がるまたは色が濃くなる。

【０１２９】乗算器８１は、目標値ｒｅｆに係数ｇａｉ
ｎを乗じる。減算器８２は、検出値ｄｅｔの符号を反転
し、負の値−ｄｅｔを出力する。加算器８３は、乗算器
８１の乗算結果と減算器８２の減算結果を加算し、以下
の値を出力する。

【０１３０】（ｒｅｆ×ｇａｉｎ）−ｄｅｔ 増幅器８４は、加算器８３の加算結果をＡ倍する。係数
Ａは、小さいほどゆっくりとＹ信号またはＣ信号の増幅
を行い、大きいほど急激な増幅を行うことができ、１以
下の値である。

【０１３１】加算器８５は、増幅器８４の出力値とレジ
スタ８７の値を加算する。レジスタ８７には、初期値と
して約１が記憶されている。加算器８５の出力は、リミ
ッタ８６において上限値制限され、乗数ｃｏｆが大きく
なりすぎるのを抑える。

【０１３２】レジスタ８７は、リミッタ８６の出力値を
記憶する。レジスタ８７の値は、加算器８５にフィード
バックされる。加算器８５は、１ライン毎に加算を行
う。つまり、レジスタ８７からフィードバックされた値
と、増幅器８４から出力される次のラインの値を加算す
る。

【０１３３】例えば、あるラインの検出値ｄｅｔが突発
的なノイズ等により極端に小さくなってしまったときに
は、レジスタ８７に記憶されている前のラインの乗数ｃ
ｏｆを加算器８５にフィードバックさせることにより、
前ラインの乗数を考慮した現ラインの乗数を求めること
ができるので、ノイズの影響を受けにくくなる。

【０１３４】セレクタ８８は、レジスタ８７の値または
係数ｇａｉｎのいずれかを出力する。セレクタ８８は、
オン信号ＯＮが供給されたときには、レジスタ８７の値
を乗数ｃｏｆとして出力し、オフ信号ＯＦＦが供給され
たときには、係数ｇａｉｎを乗数ｃｏｆとして出力す
る。乗数ｃｏｆは、ＡＧＣ乗数ｃｏｆ１またはＡＣＣ乗
数ｃｏｆ２である。

【０１３５】垂直同期信号および水平同期信号を安定し
て検出できる期間のみＡＧＣおよびＡＣＣを行うため、
当該期間中セレクタ８８にオン信号ＯＮを供給する。そ
れ以外は、セレクタ８８にオフ信号ＯＦＦを供給し、乗
数ｃｏｆを係数ｇａｉｎの固定値にして増幅を行う。

【０１３６】ＡＧＣ回路３２およびＡＣＣ回路３３は、
信号源の違いやＡ／Ｄ変換器のゲインが適正でない等に
よる入力信号レベルの変動を、増幅により自動的に吸収
し、標準信号レベルに調整する。

【０１３７】ＡＧＣ回路３２は、同期深さ検出回路３１
において検出される同期深さＤＰに応じてＹ信号の増幅
を行う。ＡＣＣ回路３３は、色復調処理回路２９から出
力されるＵ信号ｄｅｔ２の大きさに応じてＣ信号の増幅
を行う。Ｕ信号ｄｅｔ２の大きさとは、図５（Ｂ）に示
すように、カラーバーストの期間Ｔ１における一定レベ
ル１２Ｕの大きさである。

【０１３８】信号伝送路にはキャパシタが存在し、ビデ
オ信号の高周波成分が減衰しやすいので、Ｙ信号よりも
Ｃ信号の方が減衰しやい。本実施例では、ＡＧＣ回路３
２とＡＣＣ回路３３を独立に設けることにより、Ｃ信号
の振幅を適正レベルまで増幅することができる。

【０１３９】ＡＧＣ回路３２およびＡＣＣ回路３３は、
デジタル回路で構成することができるので、回路部品点
数を減らすことができ、１チップ化しやすい。図１３
は、図１のＨＳＹＮＣ立ち下がり検出回路３４の動作を
説明するためのグラフである。横軸は時間を示し、縦軸
はレベルを示す。水平同期信号１１は、ブランキングレ
ベルＢＬから立ち下がりを開始し、同期レベルＳＬで立
ち下がりを終了する。

【０１４０】図１において、ＨＳＹＮＣ立ち下がり検出
回路３４は、同期深さ検出回路３１から供給される同期
深さｄｅｔ１と、Ａ／Ｄ変換器２２から供給されるデジ
タルコンポジット信号を入力し、ＨＳＹＮＣの立ち下が
り位置を検出し出力する。

【０１４１】Ａ／Ｄ変換器２２は、アナログコンポジッ
ト信号をサンプリングクロックＣＬＫでサンプリング
し、デジタルコンポジット信号をＨＳＹＮＣ立ち下がり
検出回路３４に出力する。デジタルコンポジット信号
は、多数のサンプリングデータの集まりである。

【０１４２】図１３において、ＨＳＹＮＣ立ち下がり検
出回路３４は、コンポジット信号中の水平同期信号１１
の立ち下がり点Ｐ０を検出する。水平同期信号の立ち下
がり部分は、ある程度の傾斜を有するので、少なくとも
２以上のサンプリング点を有する。サンプリング点は、
例えばＰ１，Ｐ２である。

【０１４３】点Ｐ１は、時間Ｔ１にサンプリングされた
点であり、レベルＬ１を有する。点Ｐ２は、時間Ｔ２に
サンプリングされた点であり、レベルＬ２を有する。サ
ンプリングクロックＣＬＫは、水平同期信号１１に必ず
しも同期していないので、サンプリング点Ｐ１，Ｐ２の
位置は立ち下がり中のどこで得られるか定かではない。

【０１４４】点Ｐ１，Ｐ２の位置が不定であるというこ
とは、ライン毎にずれたサンプリング点が得られること
にもなる。例えば、縦線を描く画像は、わずかにギザギ
ザした縦線として表示されてしまう。

【０１４５】この問題点を解決するために、サンプリン
グデータの位置補正を行い、サンプリングデータを水平
同期信号１１に同期させる。サンプリングデータの位置
補正を行うため、まず、水平同期信号１１の立ち下がり
位置を示す点Ｐ０の検出を行う。点Ｐ０は、水平同期信
号の立ち下がりの真ん中のレベルＡ０の点である。

【０１４６】次に、点Ｐ０の算出方法を説明する。レベ
ルＡ０は、以下の式で表される。ＢＬはブランキングレ
ベルであり、ＳＬは同期レベルである。 Ａ０＝（ＢＬ−ＳＬ）／２ ここで、同期深さＤＰは、 ＤＰ＝ＢＬ−ＳＬ である。同期深さＤＰは、同期深さ検出回路３１（図
１）からＨＳＹＮＣ立ち下がり検出回路３４に供給され
る。

【０１４７】この場合、レベルＡ０は、次式で表され
る。 Ａ０＝ＤＰ／２ 上式により、レベルＡ０を算出した後、レベルＡ０をま
たぐ２つのサンプリング点Ｐ１とＰ２を検出する。ＨＳ
ＹＮＣ立ち下がり検出回路３４（図１）は、点Ｐ１，Ｐ
２の座標値およびレベルＡ０を位置補正量演算回路３５
に出力する。

【０１４８】位置補正量演算回路３５は、以下の処理を
行うことにより、サンプリングポイントおよび信号レベ
ルの補正量を求めることができる。まず、サンプリング
点Ｐ１とＰ２を用いて直線補間することにより、点Ｐ０
を求める。点Ｐ０は、時間Ｔ０における点である。時間
Ｔ０は、サンプリング点Ｐ１，Ｐ２を用いて、次式の直
線補間により表すことができる。

【０１４９】Ｔ０＝｛（Ａ０−Ｌ２）×Ｔ１＋（Ｌ１−
Ａ０）×Ｔ２｝／（Ｌ１−Ｌ２） 以上により、点Ｐ０の座標（Ｔ０，Ａ０）を算出するこ
とができる。点Ｐ１，Ｐ２から点Ｐ０の座標値を求め、
その後のサンプリングポイントについても、同様にして
座標をずらす。ずらした座標に合わせて信号レベルを補
間演算によって求める。以上の補正を行えば、水平同期
信号１１に同期したサンプリングデータを得ることがで
きる。

【０１５０】サンプリング間隔は、点Ｐ１と点Ｐ２の時
間間隔であり、Ｎ＝Ｔ２−Ｔ１である。Ｎは、例えば１
６クロックの間隔である。点Ｐ１と点Ｐ０の時間間隔
は、Ｍ＝Ｔ０−Ｔ１である。したがって、全てのサンプ
リング座標をＭ／Ｎだけずらすように補間すれば、水平
同期信号に同期したデータを生成することができる。位
置補正量演算回路３５は、補正量Ｍ／Ｎを位置補正回路
３６（図１）に出力する。

【０１５１】位置補正回路３６は、Ｙ信号、Ｕ信号およ
びＶ信号のデータを位置補正する。図１４は、信号の位
置補正を行う例を示す波形図である。点Ｐ１１，Ｐ１２
は、サンプリング点の一部である。サンプリング点Ｐ１
１，Ｐ１２を基に、上述と同様に直線補間を行い、Ｍ／
Ｎだけ位置補正した点Ｐ１０を求める。位置補正された
データＰ１０は、水平同期信号に同期したデータであ
る。

【０１５２】以上は、直線補間を用いて、水平同期信号
の立ち下がり位置Ｐ０の検出およびデータの位置補正を
行う場合について述べたが、他の補間方法を用いてもよ
い。また、３点以上のサンプリングデータを用いて、補
間を行ってもよい。

【０１５３】なお、直線補間を用いる場合には、高周波
成分を含まない信号に対して位置補正を行うことが望ま
しい。高周波信号に対して直線補間を行うと、補間精度
が低下する。

【０１５４】本実施例では、色復調処理回路２９（図
１）から出力されるＵ信号およびＶ信号に対して、位置
補正を行っている。色復調処理回路２９は、図３に示し
たように、ＬＰＦ２，４によりＵ信号およびＶ信号の高
周波成分をカットしているので、直線補間を用いても高
精度の位置補正を行うことができる。

【０１５５】図１５は、他の実施例によるビデオ信号デ
コーダの全体構成を示すブロック図である。図は、サン
プリングデータの位置補正を行う上で必要な回路のみを
示す。これに、上述の他の機能の回路を組み合わせるこ
ともできる。

【０１５６】本実施例では、コンポジット信号をＹ／Ｃ
分離する前に位置補正を行う。コンポジット信号は、Ｕ
信号およびＶ信号に比べ、高周波成分を多く含んでいる
ので、直線補間よりも高精度の補間を行うのが好まし
い。

【０１５７】クロック発振器２１は、サンプリングクロ
ックＣＬＫを生成する。Ａ／Ｄ変換器２２およびデジタ
ル回路２０’は、サンプリングクロックＣＬＫに同期し
て、動作する。

【０１５８】コンポジット信号は、Ａ／Ｄ変換器２２に
おいてデジタル信号に変換される。デジタルのコンポジ
ット信号は、ＨＳＹＮＣ立ち下がり検出回路３４におい
て水平同期信号の立ち下がり位置の点Ｐ０を検出する。
点Ｐ０は、高精度補間により算出される。位置補正量演
算回路３５は、点Ｐ０を基に位置補正量Ｍ／Ｎを演算す
る。

【０１５９】位置補正回路３６’は、Ａ／Ｄ変換器２２
から出力されるコンポジット信号のサンプリングデータ
を補間し、Ｍ／Ｎだけサンプリングタイミングを修正す
る。Ｙ／Ｃ分離回路２４は、コムフィルタ等により構成
され、位置補正されたコンポジット信号をＹ／Ｃ分離す
る。Ｙ信号は、輝度信号処理回路２６に出力される。Ｃ
信号は、色復調処理回路２９に出力される。

【０１６０】輝度信号処理回路２６は、Ｙ信号に対して
輪郭強調等の処理を行い、Ｙ信号を出力する。色復調処
理回路２９は、Ｃ信号を色復調し、Ｕ信号とＶ信号を出
力する。

【０１６１】次に、図１の位相角補正回路３７について
説明する。位相角補正回路３７は、サンプリングクロッ
クＣＬＫが水平同期信号に非同期であるため等の理由に
より、ライン毎にサンプリング数が変化してしまう場合
に、位相角の補正を行う。また、ビデオ信号の規格が異
なるために、サンプリング数が変化する場合にも適用す
ることができる。

【０１６２】位相角補正回路３７は、補正後の位相角φ
を色復調回路２９内のデジタル発振器６（図３）に出力
する。位相角φは、１サンプリング間隔の間に進む位相
角である。デジタル発振器６は、サンプリングクロック
ＣＬＫに応じてφずつ位相角を進める。すなわち、デジ
タル発振器６はクロックＣＬＫと位相角φの積によって
発振周波数を決める。

【０１６３】１水平走査期間（１Ｈ）のサンプル数につ
いて説明する。ＮＴＳＣ方式の場合、１Ｈの色副搬送の
回転数は、ｆsc／ｆh ＝２２７．５である。１回転は、
３６０°である。ここで、ｆscは、色副搬送周波数であ
り、約３．３８ＭＨｚである。ｆh は、水平同期周波数
であり、約１５．７ｋＨｚである。

【０１６４】例えば、スクエアサンプリング方式による
サンプリング周波数を用いてコンポジット信号をサンプ
リングした場合、１Ｈのサンプリング数は７８０であ
る。したがって、１サンプリングクロック当たりの位相
角は、 （２２７．５／７８０）×３６０°＝１０５° である。

【０１６５】この場合、φ＝１０５°をデジタル発振器
６（図３）に供給すればよい。デジタル発振器６は、サ
ンプリングクロック毎に１０５°ずつ位相を進める。サ
ンプリングクロックＣＬＫが非同期の場合には、サンプ
リング数がほとんどのラインでは７８０となるが、とき
どき７７９または７８１になりうる。サンプリング数が
７７９または７８１のラインは、本来１ライン全てが同
じ色であるとしても、画面の左端と右端とでは、ずれた
色として復調されてしまう。つまり、デジタル発振器６
は、サンプリングクロックに応じて位相角φを累算して
いくほど、誤差も累算され、画面の右端において色ずれ
をおこす。

【０１６６】前述の位置補正回路３６は、色復調処理回
路２９（図１）の出力信号について、サンプリングデー
タの補正を行う。したがって、ここで説明する色復調処
理回路２９においては、未だサンプリングデータの復調
は行われていない。

【０１６７】色復調回路２９において色ずれをおこす原
因は、サンプリング数が７７９または７８１のラインに
ついても、位相角φ＝１０５°を用いて復調を行ってし
まうためである。このような色ずれを解消するために、
位相角補正回路３７は、位相角φの補正を行う。

【０１６８】また、例えば、ファミリコンピュータは、
ＮＴＳＣ方式に比べ１Ｈが短いため、サンプリング数が
７７８である。位相角補正回路３７を用いれば、サンプ
リング数が７８０用に設定してある回路であっても、サ
ンプリング数が７７８のコンポジット信号を適正に復調
することができる。このように、種々のサンプリング数
またはサンプリング周波数に適用可能である。

【０１６９】図１６は、図１の位相角補正回路３７の構
成を示すブロック図である。１サンプル位相角レジスタ
９１は、標準使用の信号の１サンプル当たりの位相角φ
１を記憶する。例えば、スクエアサンプリング方式の場
合には、サンプリング数が７８０であるので、位相角φ
１は、 φ１＝（２２７．５／７８０）×３６０°＝１０５° である。

【０１７０】加算器９２は、レジスタ９１に記憶されて
いる位相角φ１とレジスタ９０に記憶されている位相角
φ２を加算する。補正値レジスタ９０は、補正位相角φ
２を記憶する。位相角φ２の初期値は、０°である。

【０１７１】加算器９３は、加算器９２の加算結果とレ
ジスタ９４の値を加算する。レジスタ９４は、初期時に
０を記憶している。レジスタ９４は、加算器９３の加算
結果を記憶する。

【０１７２】レジスタ９４の値は、加算器９３にフィー
ドバックされる。加算器９３は、実際にデコードを行う
信号の１Ｈのサンプリング数だけ、繰り返し加算を行
う。レジスタ９４には、位相角がサンプリング数だけ累
算された値が記憶される。レジスタ９５は、１Ｈ毎にレ
ジスタ９４の値を記憶する。例えば、ファミリコンピュ
ータの信号をデコードする場合には、サンプリング数は
７７８である。レジスタ９５には、例えば、以下のよう
に、７７８回加算された位相角φ３が記憶される。

【０１７３】 φ３＝（φ１＋φ２）×７７８ ＝（１０５°＋０°）×７７８ ＝８１，６９０° レジスタ９７は、１Ｈの位相角φ４を記憶する。ＮＴＳ
Ｃ方式の場合、１Ｈの色副搬送の回転数は、サンプリン
グ数に関係なく、ｆsc／ｆh ＝２２７．５であるので、
位相角φ４は、以下のようになる。

【０１７４】 φ４＝２２７．５×３６０° ＝８１，９００° 減算器９６は、レジスタ９５の位相角φ３とレジスタ９
７の位相角φ４の差分を計算する。例えば、以下のよう
になる。

【０１７５】 φ４−φ３＝８１，９００°−８１，６９０° ＝２１０° 以上は、サンプリング数が７７８（ファミリコンピュー
タ）の場合であるが、サンプリング数が７８０（スクエ
アサンプリング）の場合には、φ４＝φ３となる。

【０１７６】増幅器９８は、減算器９６の減算結果をＡ
倍する。乗数Ａは、サンプリング数の逆数（例えば、１
／７７８）以下の値である。乗数Ａ＝１／７７８の場合
には、以下のようになる。

【０１７７】 （φ４−φ３）×Ａ＝２１０°／７７８≒０．２７° この値は、１サンプル当たりの補正位相角を示す。加算
器９９は、増幅器９８の出力値とレジスタ９０の位相角
φ２を１Ｈに１回加算する。位相角φ２の初期値は、０
°である。レジスタ９０には、加算器９９の加算結果φ
２が記憶される。位相角φ２は、加算器９９および加算
器９２にフィードバックされる。

【０１７８】加算器９２は、１サンプル当たりの位相角
φ１と補正位相角φ２を加算し、位相角φを出力する。
位相角φは、例えば、以下のようになる。 φ＝φ１＋φ２ ＝１０５°＋０．２７° ＝１０５．２７° サンプリング数が少なくなると（７７８）、１サンプル
当たりの位相角φは大きくなる（１０５．２７°）。１
Ｈに進む位相角（７７８×１０５．２７°）は、変わら
ない。

【０１７９】以上は、１ラインについての位相角φを算
出する方法について説明した。次に、連続するラインの
各ラインについての位相角φを算出する方法を説明す
る。加算器９３は、前ラインの位相角φについてサンプ
リング数だけ累計加算するので、補正値レジスタ９０に
は前ラインの補正位相角φ２が記憶される。位相角φ２
は、加算器９２にフィードバックされる。加算器９２
は、現ラインの位相角φを出力する。増幅器９８の乗数
Ａを小さくすると、ライン毎の位相角φの変化を小さく
することができ、徐々に位相角φを変化させることがで
きる。

【０１８０】以上のように、レジスタ９１に記憶される
位相角φ１に対応する標準サンプリング数（例えば、７
８０）と実際のサンプリング数（例えば、７７８）が異
なる場合であっても、適正な位相角φを出力することが
できる。位相角φが適正であれば、色ずれのない適正な
色復調を行うことができる。

【０１８１】本実施例は、水平同期信号またはカラーバ
ーストに対して非同期のサンプリングクロックＣＬＫを
用いることができるので、ビデオ信号に同期したクロッ
ク生成回路が不要になる。ビデオ信号に同期したクロッ
ク生成回路は、一般的にアナログ回路により構成され
る。しかし、ビデオ信号に非同期のクロック生成回路で
あれば、フルデジタル回路で構成することができ、ＩＣ
を容易かつ小型に実現することができる。

【０１８２】また、サンプリングクロックＣＬＫは、１
３．５ＭＨｚや４ｆsc等の種々のサンプリング周波数に
適用可能である。また、ＮＴＳＣ方式やＰＡＬ方式等の
種々のビデオ信号をデコードすることができる。

【０１８３】ＶＴＲ等は、ＮＴＳＣ方式とは異なる非標
準信号を採用していることが多い。ＶＴＲ再生信号は、
水平同期信号とカラーバーストが必ずしも正確な周波数
関係にないため、水平同期信号またはカラーバーストに
同期したサンプリングクロックを用いても、デコード性
能に限界が生じる。本実施例のように、非同期のサンプ
リングクロックを用いることにより、デコード性能を向
上させることができる。

【０１８４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。

【０１８５】

【発明の効果】以上説明したように、本発明によれば、
デジタルビデオ信号デコーダに用いるサンプリングクロ
ックは、水平同期信号に同期でも非同期でもよく、サン
プリングクロックの自由度が高い。また、サンプリング
周波数も限定されない。さらに、ＮＴＳＣ方式やＰＡＬ
方式等の種々の規格のビデオ信号を復調することができ
る。

【０１８６】また、サンプリングクロックは水平同期信
号に非同期でもよいので、アナログのクロック生成回路
を用いる必要はなく、フルデジタルのビデオ信号デコー
ダを生成することができる。

【図面の簡単な説明】

【図１】本発明の実施例によるビデオ信号デコーダの全
体構成を示すブロック図である。

【図２】ビデオ信号の波形を示す。図２（Ａ）は、コン
ポジットビデオ信号を示す波形図であり、図２（Ｂ）
は、Ｃ信号を示す波形図であり、図２（Ｃ）は、Ｙ信号
を示す波形図である。

【図３】図１の色復調処理回路の構成を示すブロック図
である。

【図４】ＰＡＬ方式ビデオ信号のカラーバーストを示す
ベクトル図である。

【図５】位相差α＝０のときのＣ信号、Ｕ信号およびＶ
信号を示す。図５（Ａ）はデコード対象のＣ信号の波形
図であり、図５（Ｂ）はＵ信号の波形図であり、図５
（Ｃ）はＶ信号の波形図である。

【図６】デジタル発振器が出力する位相を示す波形図で
ある。

【図７】位相ロックを行うための位相差検出処理を示す
フローチャートである。

【図８】位相ロックがＮＧの状態を示すベクトル図であ
る。

【図９】図１の同期深さ検出回路の詳細を示すブロック
図である。

【図１０】同期深さ検出回路における信号波形を示す。
図１０（Ａ）は、コンポジット信号Ｗ１の波形図であ
り、図１０（Ｂ）は、コンポジット信号Ｗ２の波形図で
ある。

【図１１】同期深さ検出回路における信号波形を示す図
である。

【図１２】図１のＡＧＣ回路およびＡＣＣ回路の詳細を
示すブロック図である。

【図１３】図１のＨＳＹＮＣ立ち下がり検出回路の動作
を説明するためのグラフである。

【図１４】図１の位置補正回路において信号の位置補正
を行う例を示す波形図である。

【図１５】他の実施例によるビデオ信号デコーダの全体
構成を示すブロック図である。

【図１６】図１の位相角補正回路の構成を示すブロック
図である。

【図１７】ＰＡＬ方式ビデオ信号の色副搬送波のベクト
ル図である。

【図１８】従来技術によるビデオ信号デコーダの構成を
示すブロックである。

【図１９】Ｃ信号７１をＣ信号７２にヒュー補正する方
法を示すベクトル図である。

【符号の説明】

１，３ 乗算器 ２，４ ローパスフィルタ（ＬＰＦ） ５ 位相差検出器 ６ デジタル発振器 ７ ｓｉｎ，ｃｏｓテーブル ８ ヒュー補正量レジスタ ９ 加算器 １１ 水平同期信号 １２ カラーバースト １３ Ｙ／Ｃ信号 １４ Ｃ信号 ２０，２０’ デジタル回路 ２１ クロック発振器 ２２，２３ Ａ／Ｄ変換器 ２４ Ｙ／Ｃ分離回路 ２５，２８ 乗算器 ２６ 輝度信号処理回路 ２７ セレクタ ２９ 色復調処理回路 ３０ ＨＳＹＮＣ検出回路 ３１ 同期深さ検出回路 ３２ ＡＧＣ回路 ３３ ＡＣＣ回路 ３４ ＨＳＹＮＣ立ち下がり検出回路 ３５ 位置補正量演算回路 ３６，３６’ 位置補正回路 ３７ 位相角補正回路 ４０ 減算器 ４１ クランプ回路 ４２ ＬＰＦ ４３ 累計加算器 ４４ バーストゲート ４６，４８ 加算器 ４７ 乗算器 ４９ 同期深さレジスタ ５０ 復調回路 ５１ １Ｈディレイライン ５２ 加算器 ５３ 減算器 ５４ Ｕ信号用同期検波器 ５５ Ｖ信号用同期検波器 ６０ ヒュー補正回路 ６１，６２，６３，６４ 乗算器 ６５，６６ 加算器 ６７ ｓｉｎ，ｃｏｓテーブル ６８ ヒュー補正量レジスタ ８１ 乗算器 ８２ 減算器 ８３，８５ 加算器 ８４ 増幅器 ８６ リミッタ ８７ レジスタ ８８ セレクタ ９０ 補正値レジスタ ９１ １サンプル位相角レジスタ ９２，９３，９９ 加算器 ９４，９５ レジスタ ９６ 減算器 ９７ １Ｈ位相角レジスタ ９８ 増幅器

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−265707（ＪＰ，Ａ) 特開 昭63−268386（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/14 - 5/217 H04N 9/44 - 9/78

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ビデオ信号中の水平同期信号及びカラーバ
   ーストに対して非同期のサンプリングクロックと、 前記サンプリングクロックを用いてサンプリングされ
   た、複数のサンプリング信号レベルにより構成されるビ
   デオ信号を入力する入力端子と、前記ビデオ信号中の水平同期信号の立ち下がり部分の中
   間点における信号レベルと当該中間点をまたぐ複数のサ
   ンプリングタイミング及び信号レベルから当該中間点の
   タイミングを第１の補間演算により求め、当該中間点の
   タイミングと当該中間点の直前におけるサンプリングタ
   イミングとの時間ずれを求めるずれ検出手段と、 各々のサンプリングタイミングを前記時間ずれだけ補正
   して擬サンプリングタイミングを求め、当該擬サンプリ
   ングタイミングをまたぐ複数のサンプリングタイミング
   及び信号レベルから当該擬サンプリングタイミングにお
   ける信号レベルを第２の補間演算によって求めることに
   より、水平同期信号に同期しかつ前記ビデオ信号を復調
   した信号を出力する出力手段と を有するデジタルビデオ
   信号デコーダ。
2. 【請求項２】前記出力手段は、 前記入力端子に入力されるビデオ信号を復調する復調手
   段と、 前記復調手段により復調されたビデオ信号を構成する信
   号レベルに対して前記第２の補間演算を行う補正手段と
   を含む請求項１記載のデジタルビデオ信号デコーダ。
3. 【請求項３】前記出力手段は、 前記入力手段に入力されるビデオ信号を構成する信号レ
   ベルに対して前記第２の補間演算を行う補正手段と前記
   補正手段により生成されるビデオ信号を復調する復調手
   段とを含む請求項１記載のデジタルビデオ信号デコー
   ダ。