JP3526160B2 - データキャッシュ制御方法 - Google Patents
データキャッシュ制御方法Info
- Publication number
- JP3526160B2 JP3526160B2 JP02370097A JP2370097A JP3526160B2 JP 3526160 B2 JP3526160 B2 JP 3526160B2 JP 02370097 A JP02370097 A JP 02370097A JP 2370097 A JP2370097 A JP 2370097A JP 3526160 B2 JP3526160 B2 JP 3526160B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- data
- cache memory
- stored
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データバッファを
分割して使用するセグメントバッファを用いて、ホスト
コンピュータとのデータの読み書きをする外部記憶装置
に関する。 【０００２】近年のコンピュータシステムの発達に伴
い、扱うデータ容量が増大し、大量のデータを記憶する
外部記憶装置とホストコンピュータとの間のデータの読
み書きを迅速にするための技術が求められている。 【０００３】 【従来の技術】図９は、従来の制御のブロック図であ
る。図中、１は外部記憶装置であり、２は外部記憶装置
に接続されたホストコンピュータであり、３は高速なメ
モリで構成されたキャッシュメモリであり、４はキャッ
シュメモリ３に比較すると低速な可搬性の記憶媒体であ
り、９は記憶媒体４に格納されたホストコンピュータ２
の立ち上げ時に必要なシステムプログラム等のデータで
ある。 【０００４】５はキャッシュメモリ３に記憶媒体４のデ
ータ９をロードする時にキャッシュメモリ３内に格納さ
れている記憶媒体４のアドレス範囲を記憶する不揮発性
メモリである。６は、キャッシュメモリ３にデータ９を
ロードする時にアドレス範囲を不揮発性メモリ５に書き
込むことを指示したり、電源投入時に不揮発性メモリ５
に格納された記憶媒体４のアドレス範囲の中でアドレス
の小さいものからキャッシュメモリ３にロードすること
を指示するコントローラである。 【０００５】図10は従来の制御のフローチャートであ
り、図11は従来の重複したアドレスの存在を示す図であ
る。以下では、図10のフローチャートに従って、電源投
入からシステムプログラム９がホストコンピュータ２に
ロードされるまでの流れを説明する。 【０００６】電源が投入されると、コントローラ６は不
揮発性メモリ５にアドレス範囲が既に記憶されているか
どうかを調べる。記憶されている場合には、コントロー
ラ６は、指定のアドレスからアドレスの小さい順に、記
憶媒体４からデータ９をキャッシュメモリ３にロードす
るよう指示し、キャッシュメモリ３に記憶媒体４のデー
タ９がロードされる。一方、ホストコンピュータ２は並
行して電源投入と同時にメモリチェック等の初期処理を
実施する。 【０００７】 【発明が解決しようとする課題】近年のデータバッファ
（ＤＲＡＭ）が低コスト化されたことにより、外部記憶
装置１内のキャッシュメモリ３の容量が急激に増加して
いる。このため、外部記憶装置内のデータキャッシュシ
ステムにおいては、大容量キャッシュメモリ３をセグメ
ントに分割して使用するセグメントバッファ方式が採用
されている。 【０００８】キャッシュメモリ３をセグメントに分割し
た方式では、ホストコンピュータ２から記憶媒体４にラ
ンダムにアクセスをした場合、キャッシュメモリ３内に
同じアドレスのデータが存在することがある。以下、図
11の実例に則して説明する。 【０００９】図中(1) は、キャッシュメモリ３のセグメ
ントＭにＬＢＡ＝７〜10のデータが在る場合の説明図で
ある。ホストコンピュータ２がＬＢＡ＝７の読み取りを
指示すると、記憶媒体４から読み込んだデータをセグメ
ントＭに格納する。この際、ＬＢＡ＝８以降に関して
も、次のコマンドがくるか、又はセグメントバッファ内
のデータがフルになるまで、バックグランウドで先読み
が実施される。本例では、ＬＢＡ＝10まで先読みされた
時点で、次のコマンドが発行されて、先読みを中断す
る。 【００１０】図中(2) は、前記の次のコマンドがＬＢＡ
＝５の読み取りである場合の説明図である。ＬＢＡ＝５
がセグメントＭに存在しないため、別のセグメントＮに
記憶媒体４からデータをロードする。ＬＢＡ＝５を読み
込んだ後は、ＬＢＡ＝６以降に関しても(1) と同様にバ
ックグラウンドで先読みを実施する。この場合には、Ｌ
ＢＡ＝10より先まで先読みができている。 【００１１】このような場合、セグメントＭとセグメン
トＮには、重複したアドレスのデータが格納される。す
なわち、ＬＢＡ＝７〜１０が重複して存在する。また、
その後ＬＢＡ＝７の読み取りのコマンドが来た場合に
は、ゼグメントＮに現存のデータと同じデータを改めて
ロードすることになっている。 【００１２】このことが、データ処理の速度が遅くなる
要因の一つとなっている。 【００１３】 【課題を解決するための手段】セグメントに分割して使
用されるキャッシュメモリと、データが格納される記憶
媒体と、前記キャッシュメモリの各セグメント内に格納
されているデータの前記記憶媒体でのアドレス範囲と、
前記セグメントの使用の有無に関する情報と、前記キャ
ッシュメモリにおけるセグメントの読出順位の情報とが
前記セグメント毎に対応付けて記憶される不揮発性メモ
リと、前記記憶媒体から前記キャッシュメモリへデータ
をロードすることを指示するコントローラとを有する外
部記憶装置とホストコンピュータとからなるコンピュー
タシステムにおいて、ホストコンピュータから読込が指
示されたデータが前記キャッシュメモリに存在しない場
合には、該指示されたデータを前記記憶媒体から前記キ
ャッシュメモリへロードし、前記キャッシュメモリへロ
ードしたデータを前記ホストコンピュータに転送し、前
記キャッシュメモリへロードしたデータを格納するセグ
メントＮと、該セグメントＮをロードする前にアクセス
されたセグメントＭにおいて、前記セグメントＮと前記
セグメントＭがそれぞれ格納するデータの前記記憶媒体
でのアドレスが重複する場合には、前記セグメントＮと
前記セグメントＭがそれぞれ格納するデータを重複なく
統合して、新たなセグメントＮを作成し、前記セグメン
トＭを空きにするように、前記不揮発性メモリに記憶さ
れている当該セグメントの前記アドレス範囲と、当該セ
グメントの使用の有無に関する情報と、前記記憶媒体に
おけるセグメントの読出順位の情報の記憶内容を更新
し、前記不揮発性メモリに記憶されている情報に基づい
て前記キャッシュメモリの記憶内容を復元する際に、前
記不揮発性メモリに記憶されている前記セグメントの読
出順位の情報に基づいて、次に読み出される可能性が高
いアドレス範囲を含むセグメントの順に、前記記憶媒体
から前記キャッシュメモリへデータをロードすることを
特徴とする。 【００１４】 【００１５】 【００１６】 【００１７】 【発明の実施の形態】以下では、第１〜３の実施例につ
いて説明を行う。第１の実施例のブロック図を図１に、
第１の実施例のフローチャートを図３にそれぞれ示す。
図１中、１は外部記憶装置であり、２は外部記憶装置に
接続されたホストコンピュータであり、３は高速なメモ
リで構成されたキャッシュメモリであり、４はキャッシ
ュメモリ３に比較すると低速な可搬性の（即ち、交換可
能な）記憶媒体であり、９は記憶媒体４に格納されたホ
ストコンピュータ２の立ち上げ時に必要なシステムプロ
グラム等のデータである。 【００１８】５は、キャッシュメモリ３に記憶媒体４の
データ９をロードする時に、キャッシュメモリ３の各セ
グメント内に格納されるデータの記憶媒体４でのアドレ
ス範囲がセグメント毎に記録される不揮発性メモリであ
る。６は、キャッシュメモリ３にデータ９をロードする
時に次に読み出される可能性が高いアドレス範囲を含む
セグメントの順番の情報（Ｉ）８を不揮発性メモリ５に
書き込むことを指示したり、電源投入時に不揮発性メモ
リ５に格納された情報（Ｉ）８から、次に読み出される
可能性が高いアドレス範囲を含むセグメントの順にキャ
ッシュメモリ３にロードすることを指示するコントロー
ラである。また６は、不揮発性メモリ５に情報（Ｉ）８
を記憶する際に、複数のセグメント内に重複するアドレ
スのデータブロックが存在するか調べ、存在する場合
は、重複しないように、キャッシュメモリの各セグメン
トに格納されるデータの記憶媒体でのアドレス範囲（以
下、セグメントのアドレス範囲とも呼称）をまとめて、
不揮発性メモリ５に記憶することを指示する。セグメン
トのアドレス範囲のまとめかたについては後述する。 【００１９】次に、図３を用いて電源投入からシステム
プログラム９がホストコンピュータ２にロードされるま
での流れを説明する。電源を投入すると、コントローラ
６は不揮発性メモリ５に情報（Ｉ）８が既に記憶されて
いるかどうかを調べる。情報（Ｉ）８が既に記憶されて
いる場合には、次に読み出される可能性が高いアドレス
を含むセグメントの順に記憶媒体４からデータ９をキャ
ッシュメモリ３にロードすることをコントローラ６が指
示し、キャッシュメモリ３に記憶媒体４のデータ９をロ
ードする。 【００２０】ホストコンピュータ２からシステムプログ
ラムの読み出し命令が発行されれば、それまでにキャッ
シュメモリ３にロードされたデータの中に対象のデータ
が存在するか否かを調べる。存在しなかった場合（即
ち、ヒットしなかった場合）には、ヒットしなかったデ
ータを記憶媒体４からキャッシュメモリ３にロードし、
キャッシュメモリ３にロードしたデータをホストコンピ
ュータ２に転送する。 【００２１】続いて、複数のセグメントの中に重複した
アドレスが在る場合に、重複したアドレスを含むセグメ
ントを結合し、セグメントのアドレス範囲をコントロー
ラ６が求め直す過程があるが、この件に関しては、後述
する。最後に、次に読み出される可能性の高いアドレス
を含むセグメント情報として、上記の結合されたセグメ
ントのアドレスを不揮発性メモリ５に書き込む。 【００２２】以下、図７と図８とを用いて、セグメント
のまとめ方を説明する。図８のような内容のセグメント
管理テーブルは、不揮発性メモリ５に格納されていて、
システム運用時にはコントローラ６内の図示しないＲＡ
Ｍに転送され格納される。テーブル中、開始アドレスと
は、各セグメント内に格納されているデータの開始アド
レスを意味し、終了アドレスとは、各セグメント内に格
納されているデータの終了アドレスを意味する。すなわ
ち、格納されているデータブロック数は、（終了アドレ
ス−開始アドレス＋１）で求まる。アクセスカウンタと
は、セグメントを使用した順番が格納されていくカウン
タであり、最新のものほど値が大きくなり、古いものほ
ど値が小さくなる。使用の有無とは、現在そのセグメン
トが使用されているかどうかということである。 【００２３】これらの情報をもとに、コントローラ６内
の図示しないＲＯＭに格納されているプログラムが、開
始アドレスと終了アドレスを更新することにより、重複
するセグメントを結合したり、使用の有無でセグメント
管理テーブルを「無」に更新することによりセグメント
を無効にしたりする。 【００２４】例えば、図６のセグメントのまとめ方を示
す図の(1) の様に、最近に呼び出されたセグメントＮ
と、その前に呼び出されたセグメントＭに、同じアドレ
スのデータＬＢＡ７〜10が重複して存在するとする。こ
れを同図(2) の様にまとめて、新たにセグメントＮとす
ると共にセグメントＭを空のセグメントにする。 【００２５】なお、セグメントＭを空のセグメントにす
るとは、図８に示すセグメント管理テーブルの使用の有
無の欄を「無」に更新することを意味し、必ずしも内容
を消去する必要は無い。 【００２６】このように、各セグメントのアドレス範囲
には、重複するアドレスはまとめられているので、同じ
アドレスのデータ（上例では、ＬＢＡ７〜10）を２回以
上ロードすることがなくなり、ロード時間が短縮され
る。 【００２７】又、まとめることにより、空のセグメント
（上例では、セグメントＭ）が発生した場合は、キャッ
シュメモリ３にロードしていないデータ９の中で、次に
読まれる可能性の高いデータ９をキャッシュメモリ３に
予めロードすることにより、キャッシュメモリ３に格納
されたアドレス範囲を広げることができ、キャッシュの
ヒット率を向上することもできる。 【００２８】なお、セグメントのまとめ方としては、上
例のごとくセグメントＮがセグメントＭに完全に含まれ
てしまう場合に限らず、一部重複という形態もある。例
えば、セグメントＭがＬＢＡ４〜１０、セグメントＮが
ＬＢＡ５〜ＬＢＡ＝ＥＮＤの場合には、ＬＢＡ５〜１０
が重複して、その前後は重複しないが、これらをまとめ
てＬＢＡ４〜ＬＢＡ＝ＥＮＤまでを新たなセグメントＮ
とする。この場合、新たなセグメントはセグメントサイ
ズ内に収まることが条件となることは言うまでもない。 【００２９】セグメントサイズにまだ余裕が在る場合に
は、新しいセグメントＮにまとめる際に、最大限のセグ
メントサイズになるまでアドレスを追加する方法も含む
ものとする。 【００３０】上記の例では、電源投入時のタイミングで
スタートするものとして、説明したが、電源投入時のタ
イミングではなく、低消費電力モードから、通常の動作
可能モードに復帰するタイミングでスタートすることも
当然可能である。すなわち、キャッシュメモリ３等の周
辺回路の電源を落とすなどして外部記憶装置１の消費電
力を抑える低消費電力モードから、通常の動作可能モー
ドに復帰するタイミングで、第１の実施例のように不揮
発性メモリ５の情報（Ｉ）８から、記憶媒体４のデータ
９をキャッシュメモリ３にロードする。このことによ
り、低消費電力モードからの復帰時にシステム性能を向
上することができる。 【００３１】同様に、記憶媒体４の交換後のタイミング
で、第１の実施例と同じく不揮発性メモリ５の情報
（Ｉ）８から、記憶媒体４のデータ９をキャッシュメモ
リ３にロードすることも可能である。このことにより、
記憶媒体４交換時のシステム性能を向上することができ
る。 【００３２】さらに、任意のタイミングでスタートさせ
ることも当然可能であり、かかる方法も本発明に含まれ
るものとする。第２の実施例のブロック図を図２に、第
２の実施例のフローチャートを図４にそれぞれ示す。以
下、第１の実施例と異なる部分のみを説明する。７はホ
ストコンピュータ２から外部記憶装置に対して連続して
アクセスをしない時間を計測するタイマである。６はコ
ントローラで、タイマ７が規定時間Ｔ１になった時点
で、複数のセグメント内に重複するアドレスのデータブ
ロックが存在するか否か調べるものである。コントロー
ラ６は、重複するアドレスのデータブロックが存在する
場合は、重複しないように、セグメントのアドレス範囲
をまとめて、不揮発性メモリ５に記憶することを指示す
る。 【００３３】ホストコンピュータ２からＴ１時間、アク
セスがない時、タイマ７がタイムアップして、コントロ
ーラ６に対して、キャッシュメモリ３内のセグメント内
に重複するアドレスのデータブロックが存在するか否か
調べさせる。セグメント間で重複するアドレスのデータ
ブロックが存在する場合は、重複しないようにセグメン
トのアドレス範囲をまとめ、まとめたセグメントのアド
レス範囲を不揮発性メモリ５に書き込む。そして、Ｔ１
時間タイマ７を再起動する。 【００３４】以後、第１〜２の実施例と同様に制御する
ことにより、システム性能を向上することができる。第
３の実施例のブロック図を図２に、第３の実施例のフロ
ーチャートを図５にそれぞれ示す。第３の実施例は、セ
グメントのアドレス範囲を、不揮発性メモリ５に書き込
むまでは、第２の実施例と同じであるが、第３の実施例
では、セグメントのアドレス範囲をまとめ、まとめたア
ドレス範囲に基づき、記憶媒体４からキャッシュメモリ
３に実際にデータ９をロードする。 【００３５】セグメントのアドレス範囲をまとめること
により空のセグメントが発生した場合は、第１の実施例
と同様に、キャッシュメモリ３にロードしていないデー
タ９の中で、次に読まれる可能性の高いデータ９をキャ
ッシュメモリ３に予めロードすることにより、キャッシ
ュメモリ３に格納されたアドレス範囲を広げることがで
き、キャッシュのヒット率を向上することもできる。 【００３６】 【発明の効果】本発明のデータキャッシュ制御方法によ
れば、次に読み出される可能性の高いセグメントの順番
の情報を、不揮発性メモリに記憶する際に、複数のセグ
メント内に重複するアドレスのデータブロックが存在す
る場合は、重複しないように、セグメントのアドレス範
囲をまとめて、不揮発性メモリに記憶することにより、
(1) システムの立ち上げ後に外部記憶装置が低消費電力
モードになり、データバッファの内容が消失した時や、
(2) 記憶媒体４が可搬性のものであり、それを交換した
時にもキャッシュがヒットしないということが無くな
る。
分割して使用するセグメントバッファを用いて、ホスト
コンピュータとのデータの読み書きをする外部記憶装置
に関する。 【０００２】近年のコンピュータシステムの発達に伴
い、扱うデータ容量が増大し、大量のデータを記憶する
外部記憶装置とホストコンピュータとの間のデータの読
み書きを迅速にするための技術が求められている。 【０００３】 【従来の技術】図９は、従来の制御のブロック図であ
る。図中、１は外部記憶装置であり、２は外部記憶装置
に接続されたホストコンピュータであり、３は高速なメ
モリで構成されたキャッシュメモリであり、４はキャッ
シュメモリ３に比較すると低速な可搬性の記憶媒体であ
り、９は記憶媒体４に格納されたホストコンピュータ２
の立ち上げ時に必要なシステムプログラム等のデータで
ある。 【０００４】５はキャッシュメモリ３に記憶媒体４のデ
ータ９をロードする時にキャッシュメモリ３内に格納さ
れている記憶媒体４のアドレス範囲を記憶する不揮発性
メモリである。６は、キャッシュメモリ３にデータ９を
ロードする時にアドレス範囲を不揮発性メモリ５に書き
込むことを指示したり、電源投入時に不揮発性メモリ５
に格納された記憶媒体４のアドレス範囲の中でアドレス
の小さいものからキャッシュメモリ３にロードすること
を指示するコントローラである。 【０００５】図10は従来の制御のフローチャートであ
り、図11は従来の重複したアドレスの存在を示す図であ
る。以下では、図10のフローチャートに従って、電源投
入からシステムプログラム９がホストコンピュータ２に
ロードされるまでの流れを説明する。 【０００６】電源が投入されると、コントローラ６は不
揮発性メモリ５にアドレス範囲が既に記憶されているか
どうかを調べる。記憶されている場合には、コントロー
ラ６は、指定のアドレスからアドレスの小さい順に、記
憶媒体４からデータ９をキャッシュメモリ３にロードす
るよう指示し、キャッシュメモリ３に記憶媒体４のデー
タ９がロードされる。一方、ホストコンピュータ２は並
行して電源投入と同時にメモリチェック等の初期処理を
実施する。 【０００７】 【発明が解決しようとする課題】近年のデータバッファ
（ＤＲＡＭ）が低コスト化されたことにより、外部記憶
装置１内のキャッシュメモリ３の容量が急激に増加して
いる。このため、外部記憶装置内のデータキャッシュシ
ステムにおいては、大容量キャッシュメモリ３をセグメ
ントに分割して使用するセグメントバッファ方式が採用
されている。 【０００８】キャッシュメモリ３をセグメントに分割し
た方式では、ホストコンピュータ２から記憶媒体４にラ
ンダムにアクセスをした場合、キャッシュメモリ３内に
同じアドレスのデータが存在することがある。以下、図
11の実例に則して説明する。 【０００９】図中(1) は、キャッシュメモリ３のセグメ
ントＭにＬＢＡ＝７〜10のデータが在る場合の説明図で
ある。ホストコンピュータ２がＬＢＡ＝７の読み取りを
指示すると、記憶媒体４から読み込んだデータをセグメ
ントＭに格納する。この際、ＬＢＡ＝８以降に関して
も、次のコマンドがくるか、又はセグメントバッファ内
のデータがフルになるまで、バックグランウドで先読み
が実施される。本例では、ＬＢＡ＝10まで先読みされた
時点で、次のコマンドが発行されて、先読みを中断す
る。 【００１０】図中(2) は、前記の次のコマンドがＬＢＡ
＝５の読み取りである場合の説明図である。ＬＢＡ＝５
がセグメントＭに存在しないため、別のセグメントＮに
記憶媒体４からデータをロードする。ＬＢＡ＝５を読み
込んだ後は、ＬＢＡ＝６以降に関しても(1) と同様にバ
ックグラウンドで先読みを実施する。この場合には、Ｌ
ＢＡ＝10より先まで先読みができている。 【００１１】このような場合、セグメントＭとセグメン
トＮには、重複したアドレスのデータが格納される。す
なわち、ＬＢＡ＝７〜１０が重複して存在する。また、
その後ＬＢＡ＝７の読み取りのコマンドが来た場合に
は、ゼグメントＮに現存のデータと同じデータを改めて
ロードすることになっている。 【００１２】このことが、データ処理の速度が遅くなる
要因の一つとなっている。 【００１３】 【課題を解決するための手段】セグメントに分割して使
用されるキャッシュメモリと、データが格納される記憶
媒体と、前記キャッシュメモリの各セグメント内に格納
されているデータの前記記憶媒体でのアドレス範囲と、
前記セグメントの使用の有無に関する情報と、前記キャ
ッシュメモリにおけるセグメントの読出順位の情報とが
前記セグメント毎に対応付けて記憶される不揮発性メモ
リと、前記記憶媒体から前記キャッシュメモリへデータ
をロードすることを指示するコントローラとを有する外
部記憶装置とホストコンピュータとからなるコンピュー
タシステムにおいて、ホストコンピュータから読込が指
示されたデータが前記キャッシュメモリに存在しない場
合には、該指示されたデータを前記記憶媒体から前記キ
ャッシュメモリへロードし、前記キャッシュメモリへロ
ードしたデータを前記ホストコンピュータに転送し、前
記キャッシュメモリへロードしたデータを格納するセグ
メントＮと、該セグメントＮをロードする前にアクセス
されたセグメントＭにおいて、前記セグメントＮと前記
セグメントＭがそれぞれ格納するデータの前記記憶媒体
でのアドレスが重複する場合には、前記セグメントＮと
前記セグメントＭがそれぞれ格納するデータを重複なく
統合して、新たなセグメントＮを作成し、前記セグメン
トＭを空きにするように、前記不揮発性メモリに記憶さ
れている当該セグメントの前記アドレス範囲と、当該セ
グメントの使用の有無に関する情報と、前記記憶媒体に
おけるセグメントの読出順位の情報の記憶内容を更新
し、前記不揮発性メモリに記憶されている情報に基づい
て前記キャッシュメモリの記憶内容を復元する際に、前
記不揮発性メモリに記憶されている前記セグメントの読
出順位の情報に基づいて、次に読み出される可能性が高
いアドレス範囲を含むセグメントの順に、前記記憶媒体
から前記キャッシュメモリへデータをロードすることを
特徴とする。 【００１４】 【００１５】 【００１６】 【００１７】 【発明の実施の形態】以下では、第１〜３の実施例につ
いて説明を行う。第１の実施例のブロック図を図１に、
第１の実施例のフローチャートを図３にそれぞれ示す。
図１中、１は外部記憶装置であり、２は外部記憶装置に
接続されたホストコンピュータであり、３は高速なメモ
リで構成されたキャッシュメモリであり、４はキャッシ
ュメモリ３に比較すると低速な可搬性の（即ち、交換可
能な）記憶媒体であり、９は記憶媒体４に格納されたホ
ストコンピュータ２の立ち上げ時に必要なシステムプロ
グラム等のデータである。 【００１８】５は、キャッシュメモリ３に記憶媒体４の
データ９をロードする時に、キャッシュメモリ３の各セ
グメント内に格納されるデータの記憶媒体４でのアドレ
ス範囲がセグメント毎に記録される不揮発性メモリであ
る。６は、キャッシュメモリ３にデータ９をロードする
時に次に読み出される可能性が高いアドレス範囲を含む
セグメントの順番の情報（Ｉ）８を不揮発性メモリ５に
書き込むことを指示したり、電源投入時に不揮発性メモ
リ５に格納された情報（Ｉ）８から、次に読み出される
可能性が高いアドレス範囲を含むセグメントの順にキャ
ッシュメモリ３にロードすることを指示するコントロー
ラである。また６は、不揮発性メモリ５に情報（Ｉ）８
を記憶する際に、複数のセグメント内に重複するアドレ
スのデータブロックが存在するか調べ、存在する場合
は、重複しないように、キャッシュメモリの各セグメン
トに格納されるデータの記憶媒体でのアドレス範囲（以
下、セグメントのアドレス範囲とも呼称）をまとめて、
不揮発性メモリ５に記憶することを指示する。セグメン
トのアドレス範囲のまとめかたについては後述する。 【００１９】次に、図３を用いて電源投入からシステム
プログラム９がホストコンピュータ２にロードされるま
での流れを説明する。電源を投入すると、コントローラ
６は不揮発性メモリ５に情報（Ｉ）８が既に記憶されて
いるかどうかを調べる。情報（Ｉ）８が既に記憶されて
いる場合には、次に読み出される可能性が高いアドレス
を含むセグメントの順に記憶媒体４からデータ９をキャ
ッシュメモリ３にロードすることをコントローラ６が指
示し、キャッシュメモリ３に記憶媒体４のデータ９をロ
ードする。 【００２０】ホストコンピュータ２からシステムプログ
ラムの読み出し命令が発行されれば、それまでにキャッ
シュメモリ３にロードされたデータの中に対象のデータ
が存在するか否かを調べる。存在しなかった場合（即
ち、ヒットしなかった場合）には、ヒットしなかったデ
ータを記憶媒体４からキャッシュメモリ３にロードし、
キャッシュメモリ３にロードしたデータをホストコンピ
ュータ２に転送する。 【００２１】続いて、複数のセグメントの中に重複した
アドレスが在る場合に、重複したアドレスを含むセグメ
ントを結合し、セグメントのアドレス範囲をコントロー
ラ６が求め直す過程があるが、この件に関しては、後述
する。最後に、次に読み出される可能性の高いアドレス
を含むセグメント情報として、上記の結合されたセグメ
ントのアドレスを不揮発性メモリ５に書き込む。 【００２２】以下、図７と図８とを用いて、セグメント
のまとめ方を説明する。図８のような内容のセグメント
管理テーブルは、不揮発性メモリ５に格納されていて、
システム運用時にはコントローラ６内の図示しないＲＡ
Ｍに転送され格納される。テーブル中、開始アドレスと
は、各セグメント内に格納されているデータの開始アド
レスを意味し、終了アドレスとは、各セグメント内に格
納されているデータの終了アドレスを意味する。すなわ
ち、格納されているデータブロック数は、（終了アドレ
ス−開始アドレス＋１）で求まる。アクセスカウンタと
は、セグメントを使用した順番が格納されていくカウン
タであり、最新のものほど値が大きくなり、古いものほ
ど値が小さくなる。使用の有無とは、現在そのセグメン
トが使用されているかどうかということである。 【００２３】これらの情報をもとに、コントローラ６内
の図示しないＲＯＭに格納されているプログラムが、開
始アドレスと終了アドレスを更新することにより、重複
するセグメントを結合したり、使用の有無でセグメント
管理テーブルを「無」に更新することによりセグメント
を無効にしたりする。 【００２４】例えば、図６のセグメントのまとめ方を示
す図の(1) の様に、最近に呼び出されたセグメントＮ
と、その前に呼び出されたセグメントＭに、同じアドレ
スのデータＬＢＡ７〜10が重複して存在するとする。こ
れを同図(2) の様にまとめて、新たにセグメントＮとす
ると共にセグメントＭを空のセグメントにする。 【００２５】なお、セグメントＭを空のセグメントにす
るとは、図８に示すセグメント管理テーブルの使用の有
無の欄を「無」に更新することを意味し、必ずしも内容
を消去する必要は無い。 【００２６】このように、各セグメントのアドレス範囲
には、重複するアドレスはまとめられているので、同じ
アドレスのデータ（上例では、ＬＢＡ７〜10）を２回以
上ロードすることがなくなり、ロード時間が短縮され
る。 【００２７】又、まとめることにより、空のセグメント
（上例では、セグメントＭ）が発生した場合は、キャッ
シュメモリ３にロードしていないデータ９の中で、次に
読まれる可能性の高いデータ９をキャッシュメモリ３に
予めロードすることにより、キャッシュメモリ３に格納
されたアドレス範囲を広げることができ、キャッシュの
ヒット率を向上することもできる。 【００２８】なお、セグメントのまとめ方としては、上
例のごとくセグメントＮがセグメントＭに完全に含まれ
てしまう場合に限らず、一部重複という形態もある。例
えば、セグメントＭがＬＢＡ４〜１０、セグメントＮが
ＬＢＡ５〜ＬＢＡ＝ＥＮＤの場合には、ＬＢＡ５〜１０
が重複して、その前後は重複しないが、これらをまとめ
てＬＢＡ４〜ＬＢＡ＝ＥＮＤまでを新たなセグメントＮ
とする。この場合、新たなセグメントはセグメントサイ
ズ内に収まることが条件となることは言うまでもない。 【００２９】セグメントサイズにまだ余裕が在る場合に
は、新しいセグメントＮにまとめる際に、最大限のセグ
メントサイズになるまでアドレスを追加する方法も含む
ものとする。 【００３０】上記の例では、電源投入時のタイミングで
スタートするものとして、説明したが、電源投入時のタ
イミングではなく、低消費電力モードから、通常の動作
可能モードに復帰するタイミングでスタートすることも
当然可能である。すなわち、キャッシュメモリ３等の周
辺回路の電源を落とすなどして外部記憶装置１の消費電
力を抑える低消費電力モードから、通常の動作可能モー
ドに復帰するタイミングで、第１の実施例のように不揮
発性メモリ５の情報（Ｉ）８から、記憶媒体４のデータ
９をキャッシュメモリ３にロードする。このことによ
り、低消費電力モードからの復帰時にシステム性能を向
上することができる。 【００３１】同様に、記憶媒体４の交換後のタイミング
で、第１の実施例と同じく不揮発性メモリ５の情報
（Ｉ）８から、記憶媒体４のデータ９をキャッシュメモ
リ３にロードすることも可能である。このことにより、
記憶媒体４交換時のシステム性能を向上することができ
る。 【００３２】さらに、任意のタイミングでスタートさせ
ることも当然可能であり、かかる方法も本発明に含まれ
るものとする。第２の実施例のブロック図を図２に、第
２の実施例のフローチャートを図４にそれぞれ示す。以
下、第１の実施例と異なる部分のみを説明する。７はホ
ストコンピュータ２から外部記憶装置に対して連続して
アクセスをしない時間を計測するタイマである。６はコ
ントローラで、タイマ７が規定時間Ｔ１になった時点
で、複数のセグメント内に重複するアドレスのデータブ
ロックが存在するか否か調べるものである。コントロー
ラ６は、重複するアドレスのデータブロックが存在する
場合は、重複しないように、セグメントのアドレス範囲
をまとめて、不揮発性メモリ５に記憶することを指示す
る。 【００３３】ホストコンピュータ２からＴ１時間、アク
セスがない時、タイマ７がタイムアップして、コントロ
ーラ６に対して、キャッシュメモリ３内のセグメント内
に重複するアドレスのデータブロックが存在するか否か
調べさせる。セグメント間で重複するアドレスのデータ
ブロックが存在する場合は、重複しないようにセグメン
トのアドレス範囲をまとめ、まとめたセグメントのアド
レス範囲を不揮発性メモリ５に書き込む。そして、Ｔ１
時間タイマ７を再起動する。 【００３４】以後、第１〜２の実施例と同様に制御する
ことにより、システム性能を向上することができる。第
３の実施例のブロック図を図２に、第３の実施例のフロ
ーチャートを図５にそれぞれ示す。第３の実施例は、セ
グメントのアドレス範囲を、不揮発性メモリ５に書き込
むまでは、第２の実施例と同じであるが、第３の実施例
では、セグメントのアドレス範囲をまとめ、まとめたア
ドレス範囲に基づき、記憶媒体４からキャッシュメモリ
３に実際にデータ９をロードする。 【００３５】セグメントのアドレス範囲をまとめること
により空のセグメントが発生した場合は、第１の実施例
と同様に、キャッシュメモリ３にロードしていないデー
タ９の中で、次に読まれる可能性の高いデータ９をキャ
ッシュメモリ３に予めロードすることにより、キャッシ
ュメモリ３に格納されたアドレス範囲を広げることがで
き、キャッシュのヒット率を向上することもできる。 【００３６】 【発明の効果】本発明のデータキャッシュ制御方法によ
れば、次に読み出される可能性の高いセグメントの順番
の情報を、不揮発性メモリに記憶する際に、複数のセグ
メント内に重複するアドレスのデータブロックが存在す
る場合は、重複しないように、セグメントのアドレス範
囲をまとめて、不揮発性メモリに記憶することにより、
(1) システムの立ち上げ後に外部記憶装置が低消費電力
モードになり、データバッファの内容が消失した時や、
(2) 記憶媒体４が可搬性のものであり、それを交換した
時にもキャッシュがヒットしないということが無くな
る。
【図面の簡単な説明】
【図１】 第１の実施例のブロック図
【図２】 第２、３の実施例のブロック図
【図３】 第１の実施例のフローチャート
【図４】 第２の実施例のフローチャート
【図５】 第３の実施例のフローチャート
【図６】 セグメントのまとめ方を示す図
【図７】 セグメントの結合のフローチャート
【図８】 セグメント管理テーブルを示す図
【図９】 従来の制御のブロック図
【図10】 従来の制御のフローチャート
【図11】 従来の重複したアドレスの存在を示す図
【符号の説明】
１は外部記憶装置、２はホストコンピュータ、３はキャ
ッシュメモリ、４は記憶媒体、５は不揮発性メモリ、６
はコントローラ、７はタイマ、８は情報（Ｉ）、９はデ
ータ（システムプログラム等）10はセグメント。
ッシュメモリ、４は記憶媒体、５は不揮発性メモリ、６
はコントローラ、７はタイマ、８は情報（Ｉ）、９はデ
ータ（システムプログラム等）10はセグメント。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−185271（ＪＰ，Ａ)
特開 平５−61613（ＪＰ，Ａ)
特開 昭60−179857（ＪＰ，Ａ)
特開 平５−197609（ＪＰ，Ａ)
特開 平７−334426（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 3/06 - 3/08
G06F 12/08 - 12/10
Claims (1)
- (57)【特許請求の範囲】 【請求項１】セグメントに分割して使用されるキャッシ
ュメモリと、 データが格納される記憶媒体と、前記キャッシュメモリの各セグメント内に格納されてい
るデータの前記記憶媒体でのアドレス範囲と、前記セグ
メントの使用の有無に関する情報と、 前記キャッシュメ
モリにおけるセグメントの読出順位の情報とが前記セグ
メント毎に対応付けて記憶される不揮発性メモリと、 前記記憶媒体から前記キャッシュメモリへデータをロー
ドすることを指示するコントローラとを有する外部記憶
装置とホストコンピュータとからなるコンピュータシス
テムにおいて、 ホストコンピュータから読込が指示されたデータが前記
キャッシュメモリに存在しない場合には、該指示された
データを前記記憶媒体から前記キャッシュメモリへロー
ドし、前記キャッシュメモリへロードしたデータを前記
ホストコンピュータに転送し、 前記キャッシュメモリへロードしたデータを格納するセ
グメントＮと、該セグメントＮをロードする前にアクセ
スされたセグメントＭにおいて、前記セグメントＮと前
記セグメントＭがそれぞれ格納するデータの前記記憶媒
体でのアドレスが重複する場合には、前記セグメントＮ
と前記セグメントＭがそれぞれ格納するデータを重複な
く統合して、新たなセグメントＮを作成し、前記セグメ
ントＭを空きにするように、前記不揮発性メモリに記憶
されている当該セグメントの前記アドレス範囲と、当該
セグメントの使用の有無に関する情報と、前記記憶媒体
におけるセグメントの読出順位の情報の記憶内容を更新
し、前記不揮発性メモリに記憶されている情報に基づいて前
記キャッシュメモリの記憶内容を復元する際に、前記不
揮発性メモリに記憶されている前記セグメントの読出順
位の情報に基づいて、次に読み出される可能性が高いア
ドレス範囲を含むセグメントの順に、前記記憶媒体から
前記キャッシュメモリへデータをロード することを特徴
とするデータキャッシュ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02370097A JP3526160B2 (ja) | 1997-02-06 | 1997-02-06 | データキャッシュ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02370097A JP3526160B2 (ja) | 1997-02-06 | 1997-02-06 | データキャッシュ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10222424A JPH10222424A (ja) | 1998-08-21 |
| JP3526160B2 true JP3526160B2 (ja) | 2004-05-10 |
Family
ID=12117672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02370097A Expired - Fee Related JP3526160B2 (ja) | 1997-02-06 | 1997-02-06 | データキャッシュ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526160B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166993A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 記憶制御装置およびキャッシュメモリの制御方法 |
-
1997
- 1997-02-06 JP JP02370097A patent/JP3526160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10222424A (ja) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8065472B2 (en) | System and method for improving data integrity and memory performance using non-volatile media | |
| US7111134B2 (en) | Subsystem and subsystem processing method | |
| US7519754B2 (en) | Hard disk drive cache memory and playback device | |
| US8762661B2 (en) | System and method of managing metadata | |
| US6205521B1 (en) | Inclusion map for accelerated cache flush | |
| US8621144B2 (en) | Accelerated resume from hibernation in a cached disk system | |
| US6795890B1 (en) | Data storage method, and data processing device using an erasure block buffer and write buffer for writing and erasing data in memory | |
| JP5353887B2 (ja) | ディスクアレイ装置の制御ユニット、データ転送装置及び復電処理方法 | |
| US20110258487A1 (en) | Nand power fail recovery | |
| US20040085849A1 (en) | Flash memory, and flash memory access method and apparatus | |
| US20030093610A1 (en) | Algorithm of flash memory capable of quickly building table and preventing improper operation and control system thereof | |
| US20190324859A1 (en) | Method and Apparatus for Restoring Data after Power Failure for An Open-Channel Solid State Drive | |
| JP4415356B2 (ja) | 二重ジャーナリングの保存方法及びその記憶媒体 | |
| JP2010211734A (ja) | 不揮発性メモリを用いた記憶装置 | |
| JP2005301591A (ja) | 不揮発性メモリを備えた装置及びメモリコントロ−ラ | |
| JPH07146820A (ja) | フラッシュメモリの制御方法及び、それを用いた情報処理装置 | |
| CN112035294B (zh) | 安全日志文件系统及其实现方法和介质 | |
| US20090132757A1 (en) | Storage system for improving efficiency in accessing flash memory and method for the same | |
| JP2020191055A (ja) | 瞬断からの回復処理方法及び装置、並びにコンピュータ読み取り可能な記憶媒体 | |
| TW202015057A (zh) | 快閃記憶體控制器、快閃記憶體控制器的控制方法及相關的電子裝置 | |
| JP2006099802A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
| US20200097398A1 (en) | Method of managing memories, corresponding circuit, device and computer program product | |
| CN111580757A (zh) | 数据写入方法、系统和固态硬盘 | |
| JP3526160B2 (ja) | データキャッシュ制御方法 | |
| JP4334331B2 (ja) | フラッシュメモリのアクセス制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |