JP3525928B2 - Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal device - Google Patents
Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal deviceInfo
- Publication number
- JP3525928B2 JP3525928B2 JP2002137590A JP2002137590A JP3525928B2 JP 3525928 B2 JP3525928 B2 JP 3525928B2 JP 2002137590 A JP2002137590 A JP 2002137590A JP 2002137590 A JP2002137590 A JP 2002137590A JP 3525928 B2 JP3525928 B2 JP 3525928B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- pixel
- liquid crystal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は液晶表示体を交流反
転駆動する液晶表示体駆動装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display driving device for driving a liquid crystal display by AC inversion.
【０００２】[0002]
【従来の技術】従来、この種の交流反転駆動型の液晶表
示体駆動回路としては、図５に示されるＡ級動作方式の
駆動回路構成が一般的である。スイッチＳＷ１がオンす
るとビデオ信号はコンデンサ２に蓄積され、オペアンプ
３により増幅される。オペアンプ３の出力端子にはトー
テムポール構成のＭＯＳＦＥＴ４，５が接続されてお
り、このドレイン電流Ｉ1 にオペアンプ３の増幅出力が
重畳し、液晶表示体（ＬＣＤ）は駆動される。2. Description of the Related Art Conventionally, as a drive circuit of this type of AC inversion drive type liquid crystal display body, a drive circuit configuration of a class A operation system shown in FIG. 5 has been generally used. When the switch SW1 is turned on, the video signal is stored in the capacitor 2 and is amplified by the operational amplifier 3. Totem pole MOSFETs 4 and 5 are connected to the output terminal of the operational amplifier 3, and the amplified output of the operational amplifier 3 is superposed on the drain current I 1 to drive the liquid crystal display (LCD).
【０００３】しかし、このような駆動回路構成では各Ｍ
ＯＳＦＥＴ４，５にドレイン電流Ｉ 1 が常時流れている
ため、消費電力は大きくなってしまう。従って、ＬＣＤ
ドライバチップは発熱し、また、多数のＬＣＤ画素を駆
動するための多ピン出力化に適していない。However, in such a drive circuit configuration, each M
Drain current I in OSFET4, 5 1 Is always flowing
Therefore, power consumption increases. Therefore, LCD
The driver chip generates heat and drives many LCD pixels.
It is not suitable for multi-pin output to operate.
【０００４】図６はこのような不都合を解消すべく、低
消費電力化を図ったプリチャージ方式の駆動回路構成を
示している。この駆動回路はトーテムポール構成の出力
ドライブトランジスタを微小定電流源６および大電流ド
ライバ７で構成したものである。すなわち、コンデンサ
８に保持されている表示データをＬＣＤ９に転送する直
前に、毎回スイッチＳＷ１０をオフさせた状態でスイッ
チＳＷ１１，スイッチＳＷ１２をオンさせ、ＬＣＤ９を
一旦ＶDDレベルの電荷でプリチャージする。次いで、ス
イッチＳＷ１１，スイッチＳＷ１２をオフさせ、スイッ
チＳＷ１０をオンさせてコンデンサ８に保持されている
ビデオ信号を取り出し、オペアンプ１３で増幅する。ト
ーテムポール構成の出力ドライブトランジスタには常時
微小電流が流れているが、このオペアンプ１３の増幅出
力が入力された時にだけ大電流ドライバ７にシンク電流
が流れ、ほぼこのシンク電流によって実質的なデータ書
き込みが行われる。FIG. 6 shows a precharge type drive circuit configuration for reducing power consumption in order to eliminate such inconvenience. In this drive circuit, an output drive transistor having a totem pole structure is composed of a minute constant current source 6 and a large current driver 7. That is, immediately before the display data held in the capacitor 8 is transferred to the LCD 9, the switch SW11 and the switch SW12 are turned on with the switch SW10 being turned off every time, and the LCD 9 is precharged once with the electric charge of the V DD level. Next, the switch SW11 and the switch SW12 are turned off and the switch SW10 is turned on to take out the video signal held in the capacitor 8 and amplify it by the operational amplifier 13. A small current always flows in the output drive transistor of the totem pole structure, but a sink current flows in the large current driver 7 only when the amplified output of the operational amplifier 13 is input, and substantial data writing is performed by this sink current. Is done.
【０００５】図７はこのプリチャージ方式の駆動回路に
よってＬＣＤ９に印加される駆動電圧の波形を示してい
る。同図（ａ）に示すように、スイッチＳＷ１１，スイ
ッチＳＷ１２は１データ送出期間Ｔ1 毎にオンする。こ
れら各スイッチＳＷ１１，ＳＷ１２がオンすると、同図
（ｂ）に示すように、ビデオ信号Ｖ1 が転送される直前
にＶDDレベルの正極性プリチャージ電圧がＬＣＤ９に印
加され、その直後にビデオ信号Ｖ1 が転送される。従っ
て、このようなプリチャージ方式の駆動回路構成によれ
ば、トーテムポール構成の出力ドライブトランジスタに
は常時微小電流しか流れないため、前記のＡ級動作方式
駆動回路よりもバイアス電流が極力抑制され、低消費電
力化が図られる。FIG. 7 shows the waveform of the drive voltage applied to the LCD 9 by the precharge type drive circuit. As shown in FIG. 9A, the switches SW11 and SW12 are turned on every one data transmission period T 1 . When each of the switches SW11 and SW12 is turned on, as shown in (b) of the figure, the positive polarity precharge voltage of V DD level is applied to the LCD 9 immediately before the video signal V 1 is transferred, and immediately after that, the video signal V 1 is transferred. Therefore, according to such a precharge type drive circuit configuration, since only a small current constantly flows through the output drive transistor of the totem pole configuration, the bias current is suppressed as much as possible as compared with the class A operation type drive circuit. Low power consumption can be achieved.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のプリチャージ方式の液晶表示体駆動回路において
は、図７に示すＬＣＤ駆動電圧波形の正極性位相時と負
極性位相時との各印加電圧実効値の大きさが相違してい
る。このため、ＬＣＤ駆動電圧の正負のバランスは崩
れ、同図に点線で示すビデオ信号電圧コモンレベルＶ．
ＣＯＭ．はＬＣＤへの印加電圧コモンレベルＬＣ．ＣＯ
Ｍ．と異なってしまう。これはプリチャージ電圧がビデ
オ信号の正極性位相時、負極性位相時に関らず常にＶDD
レベルで印加されるため、波形面積が正極性位相時の方
が大きくなっているからである。従って、従来、このよ
うな正負各印加電圧実効値のバランスの崩れにより、Ｌ
ＣＤのコントラストは低下し、また、フリッカは増大し
てＬＣＤの画質は劣化していた。However, in the above-described conventional precharge type liquid crystal display drive circuit, the applied voltage effective in the positive polarity phase and the negative polarity phase of the LCD drive voltage waveform shown in FIG. 7 is effective. The magnitudes of the values are different. Therefore, the positive / negative balance of the LCD drive voltage is lost, and the video signal voltage common level V.
COM. Is a common level LC. Applied voltage to the LCD. CO
M. Will be different from. This is because V DD is always applied regardless of whether the precharge voltage is in the positive polarity phase or the negative polarity phase of the video signal.
This is because the waveform area is larger in the positive polarity phase because it is applied at the level. Therefore, conventionally, due to the unbalance of the effective values of the positive and negative applied voltages, L
The contrast of the CD is lowered, the flicker is increased, and the image quality of the LCD is deteriorated.
【０００７】[0007]
【課題を解決するための手段】本発明はこのような課題
を解決するためになされたものであり、液晶表示体の画
素を駆動するドライバ回路を構成する液晶装置の駆動回
路において、前記ドライバ回路は、画像信号に応じた信
号がゲートに供給されるｐチャネル型の第１トランジス
タ及びｎチャネル型の第２トランジスタと、前記第１ト
ランジスタと直列接続されるｎチャネル型の第３トラン
ジスタを有する第１の微小定電流源と、前記第２トラン
ジスタと直列接続されるｐチャネル型の第４トランジス
タを有する第２の微小定電流源と、前記第１トランジス
タと前記第１の微小定電流源の直列接続点と前記画素と
の間に介挿される第１スイッチと、前記第２トランジス
タと前記第２の微小定電流源の直列接続点と前記画素と
の間に介挿される第２のスイッチとを備え、前記画素に
画像信号の正極性信号成分を供給するときには、前記第
３トランジスタと及び前記第１スイッチをオン状態、前
記第４トランジスタ及び前記第２スイッチをオフ状態と
し、前記画素に画像信号の負極性信号成分を供給すると
きには、前記４トランジスタ及び前記第２スイッチをオ
ン状態、前記第３トランジスタ及び前記第１スイッチを
オフ状態とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in a drive circuit of a liquid crystal device, which constitutes a driver circuit for driving pixels of a liquid crystal display, the driver circuit Is a first transistor having a p-channel type first transistor and an n-channel type second transistor whose gates are supplied with a signal corresponding to an image signal, and an n-channel type third transistor connected in series with the first transistor. No. 1 minute constant current source, a second minute constant current source having a p-channel type fourth transistor connected in series with the second transistor, the first transistor and the first minute constant current source in series A first switch interposed between a connection point and the pixel, and a series switch between the second transistor and the second minute constant current source and the pixel. Two switches, and when supplying the positive polarity signal component of the image signal to the pixel, the third transistor and the first switch are turned on, the fourth transistor and the second switch are turned off, When supplying the negative polarity signal component of the image signal to the pixel, the fourth transistor and the second switch are turned on, and the third transistor and the first switch are turned off.
【０００８】また、液晶表示体の画素をドライバ回路に
より駆動する液晶装置の駆動方法において、前記ドライ
バ回路は、画像信号に応じた信号がゲートに供給される
ｐチャネル型の第１トランジスタ及びｎチャネル型の第
２トランジスタと、前記第１トランジスタと直列接続さ
れるｎチャネル型の第３トランジスタを有する第１の微
小定電流原と、前記第２トランジスタと直列接続される
ｐチャネル型の第４トランジスタを有する第２の微小定
電流源と、前記第１トランジスタと前記第１の微小定電
流源の直列接続点と前記画素との間に挿入される第１ス
イッチと、前記第２トランジスタと前記第２の微小定電
流源の直列接続点と前記画素との間に挿入される第２の
スイッチとを備え、前記画素に画像信号の正極性成分を
供給するときには、前記第３トランジスタと及び前記第
１スイッチをオン状態、前記第４トランジスタ及び前記
第２スイッチをオフ状態とし、前記画素に画像信号の負
極性成分を供給するときには、前記４トランジスタ及び
前記第２スイッチをオン状態、前記第３トランジスタ及
び前記第１スイッチをオフ状態とすることを特徴とす
る。また、液晶表示体の画素を駆動するドライバ回路を
有する液晶装置において、前記ドライバ回路は、画像信
号に応じた信号がゲートに供給されるｐチャネル型の第
１トランジスタ及びｎチャネル型の第２トランジスタ
と、前記第１トランジスタと直列接続されるｎチャネル
型の第３トランジスタを有する第１の微小定電流源と、
前記第２トランジスタと直列接続されるｐチャネル型の
第４トランジスタを有する第２の微小定電流源と、前記
第１トランジスタと前記第１の微小定電流源の直列接続
点と前記画素との間に介挿される第１スイッチと、前記
第２トランジスタと前記第２の微小定電流源の直列接続
点と前記画素との間に介挿される第２のスイッチとを備
え、前記画素に画像信号の正極性信号成分を供給すると
きには、前記第３トランジスタと及び前記第１スイッチ
をオン状態、前記第４トランジスタ及び前記第２スイッ
チをオフ状態とし、前記画素に画像信号の負極性信号成
分を供給するときには、前記４トランジスタ及び前記第
２スイッチをオン状態、前記第３トランジスタ及び前記
第１スイッチをオフ状態とすることを特徴とする。Further, in a method of driving a liquid crystal device in which pixels of a liquid crystal display are driven by a driver circuit, the driver circuit includes a p-channel type first transistor and an n-channel transistor in which a signal corresponding to an image signal is supplied to a gate. -Type second transistor, a first small constant current source having an n-channel type third transistor connected in series with the first transistor, and a p-channel type fourth transistor connected in series with the second transistor A second micro constant current source having a first switch, a first switch inserted between the pixel and the series connection point of the first transistor and the first micro constant current source, and the second transistor and the second switch. A second switch inserted between the series connection point of two minute constant current sources and the pixel, and when supplying the positive component of the image signal to the pixel. When the third transistor and the first switch are turned on, the fourth transistor and the second switch are turned off, and the negative polarity component of the image signal is supplied to the pixel, the four transistor and the second switch Is turned on, and the third transistor and the first switch are turned off. Further, in a liquid crystal device having a driver circuit for driving pixels of a liquid crystal display, the driver circuit includes a p-channel first transistor and an n-channel second transistor whose gates are supplied with signals corresponding to image signals. A first minute constant current source having an n-channel type third transistor connected in series with the first transistor,
Between a second minute constant current source having a p-channel type fourth transistor connected in series with the second transistor, a series connection point of the first transistor and the first minute constant current source, and the pixel. And a second switch interposed between the pixel and the series connection point of the second transistor and the second minute constant current source and the pixel. When supplying the positive polarity signal component, the third transistor and the first switch are turned on, the fourth transistor and the second switch are turned off, and the negative polarity signal component of the image signal is supplied to the pixel. In some cases, the four transistors and the second switch are turned on, and the third transistor and the first switch are turned off.
【０００９】[0009]
【００１０】[0010]
【実施例】図２は本発明の一実施例によるＬＣＤドライ
バが適用された液晶ディスプレイの概略構成を示す回路
ブロック図である。FIG. 2 is a circuit block diagram showing a schematic structure of a liquid crystal display to which an LCD driver according to an embodiment of the present invention is applied.
【００１１】液晶ディスプレイは、マトリクス状に配置
された画素２１、列方向に各画素２１をドライブする列
ラインドライバ回路２２、および行方向に各画素２１を
選択ドライブする行ラインドライバ回路２３によって構
成されている。各画素２１は画素容量２１ａおよび液晶
セル２１ｂによって構成されており、画素トランジスタ
２１ｃを介して選択駆動される。この液晶セル２１ｂは
交流反転駆動電圧が印加されることにより分子配列方向
が変化するＴＮ電界効果形のセルである。また、列ライ
ンドライバ回路２２は後述する複数のＬＣＤドライバに
よって構成されており、これら各ＬＣＤドライバは各列
毎に設けられている。この列ラインドライバ回路２２は
ビデオ信号をＤＡＴＡX としてシリアルに入力し、Ｘ1
〜Ｘn 列の各画素２１にパラレルに供給する。また、行
ラインドライバ回路２３は行シフトクロックＣＬＹを入
力し、Ｇ1 〜Ｇn 行の各画素トランジスタ２１ｃにゲー
ト電圧を順次与え、列ラインドライバ回路２２によって
供給されたビデオ信号を各画素２１に行毎に伝える。The liquid crystal display is composed of pixels 21 arranged in a matrix, a column line driver circuit 22 for driving each pixel 21 in the column direction, and a row line driver circuit 23 for selectively driving each pixel 21 in the row direction. ing. Each pixel 21 is composed of a pixel capacitor 21a and a liquid crystal cell 21b, and is selectively driven via a pixel transistor 21c. The liquid crystal cell 21b is a TN field effect type cell in which the molecular alignment direction is changed by application of an AC inversion drive voltage. The column line driver circuit 22 is composed of a plurality of LCD drivers described later, and each LCD driver is provided for each column. The column line driver circuit 22 serially inputs the video signal as DATA X and outputs X 1
It supplies in parallel to each pixel 21 of- Xn column. Further, the row line driver circuit 23 inputs the row shift clock CLY, sequentially applies a gate voltage to each pixel transistor 21c in the G 1 to G n rows, and supplies the video signal supplied by the column line driver circuit 22 to each pixel 21. Tell each line.
【００１２】図１は列ラインドライバ回路２２内に構成
された本実施例による上記のＬＣＤドライバを示す回路
図である。FIG. 1 is a circuit diagram showing the above LCD driver according to the present embodiment, which is formed in the column line driver circuit 22.
【００１３】スイッチＳＷ３１は交流画像信号であるビ
デオ信号の入力を断続するスイッチであり、入力された
ビデオ信号はコンデンサ３２に蓄えられる。スイッチＳ
Ｗ３１およびコンデンサ３２の接続点はオペアンプ３３
の非反転入力端子に接続されている。オペアンプ３３の
出力端には、第１の電流ドライバ３４および第２の電流
ドライバ３５の各ゲートが共通に接続されている。第１
の電流ドライバ３４はｎチャネルＭＯＳＦＥＴ，第２の
電流ドライバ３５はｐチャネルＭＯＳＦＥＴにより構成
されている。第１の電流ドライバ３４のドレイン・ソー
ス回路には第１の微小定電流源３６が直列に接続され、
これら第１の電流ドライバ３４および第１の微小定電流
源３６は第１のソースホロワ回路を構成している。ま
た、第２の電流ドライバ３５のドレイン・ソース回路に
は第２の微小定電流源３７が直列に接続され、これら第
２の電流ドライバ３５および第２の微小定電流源３７は
第２のソースホロワ回路を構成している。第１のソース
ホロワ回路の出力はスイッチＳＷ３８によって断続さ
れ、第２のソースホロワ回路の出力はスイッチＳＷ３９
によって断続される。これら各スイッチＳＷ３８，３９
の出力端は相互に接続され、オペアンプ３３の反転入力
端子に接続されると共に画素２１に接続されている。The switch SW31 is a switch for connecting and disconnecting the input of a video signal which is an AC image signal, and the input video signal is stored in the capacitor 32. Switch S
A connection point between W31 and the capacitor 32 is an operational amplifier 33.
It is connected to the non-inverting input terminal of. Gates of the first current driver 34 and the second current driver 35 are commonly connected to the output terminal of the operational amplifier 33. First
The current driver 34 is an n-channel MOSFET, and the second current driver 35 is a p-channel MOSFET. A first minute constant current source 36 is connected in series to the drain / source circuit of the first current driver 34,
The first current driver 34 and the first minute constant current source 36 form a first source follower circuit. A second minute constant current source 37 is connected in series to the drain / source circuit of the second current driver 35, and the second current driver 35 and the second minute constant current source 37 are connected to the second source follower. It constitutes the circuit. The output of the first source follower circuit is switched by the switch SW38, and the output of the second source follower circuit is switched by the switch SW39.
Is interrupted by. These switches SW38, 39
The output ends of are connected to each other, and are connected to the inverting input terminal of the operational amplifier 33 and also to the pixel 21.
【００１４】このような構成において、各スイッチＳＷ
３８，ＳＷ３９は図３（ｂ），（ｃ）に示されるタイミ
ングで動作する。ここで、同図（ａ）は前述の行ライン
ドライバ回路２３に入力される行シフトクロックＣＬＹ
のタイミングを示しており、期間Ｔ2 はビデオ信号の位
相反転周期（ライン切替周期）に対応している。また、
同図（ｄ）は画素２１に対する駆動電圧波形を示してい
る。In such a configuration, each switch SW
38 and SW39 operate at the timings shown in FIGS. Here, FIG. 7A shows the row shift clock CLY input to the row line driver circuit 23.
The period T 2 corresponds to the phase inversion period (line switching period) of the video signal. Also,
FIG. 6D shows a drive voltage waveform for the pixel 21.
【００１５】同図（ｂ），（ｃ）に示すように、スイッ
チＳＷ３８，ＳＷ３９は期間Ｔ2 に対応して交互に断続
を繰り返す。つまり、スイッチＳＷ３８はビデオ信号の
正極性信号成分が入力される位相時にオン状態になり、
スイッチＳＷ３９はビデオ信号の負極性信号成分が入力
される位相時にオン状態になるように制御されている。
スイッチＳＷ３１がオンされることによりオペアンプ３
３にはビデオ信号が入力され、オペアンプ３３で増幅さ
れる。ビデオ信号の正極性信号成分入力時には上記のよ
うにスイッチＳＷ３８はオン状態にあるため、第１のソ
ースホロワ回路の出力が画素２１へ供給される。つま
り、オペアンプ３３の増幅出力によって第１の電流ドラ
イバ３４が駆動され、同図（ｄ）に示す正極性ビデオ信
号＋Ｖ1 が画素２１へ供給される。As shown in FIGS. 2B and 2C, the switches SW38 and SW39 are alternately turned on and off in correspondence with the period T 2 . That is, the switch SW38 is turned on at the phase when the positive polarity signal component of the video signal is input,
The switch SW39 is controlled so as to be turned on when the negative polarity signal component of the video signal is input.
When the switch SW31 is turned on, the operational amplifier 3
A video signal is input to 3 and is amplified by the operational amplifier 33. When the positive polarity signal component of the video signal is input, since the switch SW38 is in the ON state as described above, the output of the first source follower circuit is supplied to the pixel 21. That is, the first current driver 34 is driven by the amplified output of the operational amplifier 33, and the positive polarity video signal + V 1 shown in FIG.
【００１６】正極性ビデオ信号＋Ｖ1 の負極性位相への
反転時には各スイッチ３８，３９の断続状態は反転し、
スイッチ３９はオフ状態からオン状態に変化する。この
ため、画素２１に対する駆動電圧は第２のソースホロワ
回路によって供給されるようになる。つまり、オペアン
プ３３の増幅出力によって第２の電流ドライバ３５が駆
動され、同図（ｄ）に示す負極性ビデオ信号−Ｖ1 が画
素２１へ供給される。この際、画素２１への駆動電圧波
形は、同図（ｄ）に示すように、正極性のビデオ信号＋
Ｖ1 から負極性のビデオ信号−Ｖ1 に大きく変化し、画
素２１には位相反転時に大きな電圧変化が加えられる。
この負方向への大きな電圧変化は画素２１に対する負極
性のプリチャージ電圧として機能し、画素２１に蓄えら
れた電荷は第２の電流ドライバ３５を介して急速に引き
抜かれる。When the positive polarity video signal + V 1 is inverted to the negative polarity phase, the intermittent states of the switches 38 and 39 are inverted,
The switch 39 changes from the off state to the on state. Therefore, the drive voltage for the pixel 21 is supplied by the second source follower circuit. That is, the second current driver 35 is driven by the amplified output of the operational amplifier 33, and the negative polarity video signal −V 1 shown in FIG. At this time, the drive voltage waveform to the pixel 21 is, as shown in FIG.
Largely changed from V 1 to the negative polarity of the video signal -V 1, a large voltage change is applied at the time of phase inversion in the pixels 21.
This large voltage change in the negative direction functions as a negative precharge voltage for the pixel 21, and the charge stored in the pixel 21 is rapidly extracted via the second current driver 35.
【００１７】また、負極性ビデオ信号−Ｖ1 の正極性位
相への反転時には各スイッチ３８，３９の断続状態が反
転し、スイッチ３８はオフ状態からオン状態に変化す
る。このため、画素２１に対する駆動電圧は再び第１の
ソースホロワ回路によって供給されることになり、正極
性ビデオ信号＋Ｖ1 が画素２１へ供給される。この際、
画素２１への駆動電圧波形は、同図（ｄ）に示すよう
に、負極性のビデオ信号−Ｖ1 から正極性のビデオ信号
＋Ｖ1 に大きく変化し、画素２１には位相反転時に大き
な電圧変化が加えられる。この正方向への大きな電圧変
化は画素２１に対する正極性のプリチャージ電圧として
機能し、画素２１から引き抜かれた電荷は第１の電流ド
ライバ３４を介して急速に画素２１に注入される。When the negative polarity video signal -V 1 is inverted to the positive polarity phase, the intermittent states of the switches 38 and 39 are inverted, and the switch 38 is changed from the off state to the on state. Therefore, the driving voltage for the pixel 21 is again supplied by the first source follower circuit, and the positive polarity video signal + V 1 is supplied to the pixel 21. On this occasion,
The driving voltage waveform to the pixel 21 largely changes from the negative video signal −V 1 to the positive video signal + V 1 as shown in FIG. Is added. This large voltage change in the positive direction functions as a positive precharge voltage for the pixel 21, and the electric charge extracted from the pixel 21 is rapidly injected into the pixel 21 via the first current driver 34.
【００１８】このように本実施例によれば、画素２１に
対する前回書き込みデータが今回のデータ書き込みのた
めのプリチャージ電圧として機能することになる。従っ
て、本実施例によれば、従来のようにプリチャージ電圧
をＬＣＤへ特別に印加する必要は無くなり、図３（ｄ）
に示す画素２１への駆動電圧波形は全く正負対称な形に
なり、正極性および負極性位相時の各印加電圧実効値の
大きさは全く等しくなる。このため、同図に点線で示す
ビデオ信号電圧コモンレベルＶ．ＣＯＭ．は正負各極性
間でバランスし、画素２１への印加電圧コモンレベルＬ
Ｃ．ＣＯＭ．と一致する。従って、画素２１のコントラ
ストは良くなり、また、フリッカは低減して画素２１の
画質は向上する。As described above, according to this embodiment, the previously written data for the pixel 21 functions as the precharge voltage for the current data writing. Therefore, according to the present embodiment, it is not necessary to specially apply the precharge voltage to the LCD as in the conventional case.
The drive voltage waveform to the pixel 21 shown in (1) has a completely positive and negative symmetrical shape, and the magnitudes of the effective values of the applied voltages in the positive and negative phases are completely equal. For this reason, the video signal voltage common level V. COM. Is balanced between positive and negative polarities, and the common voltage level L applied to the pixel 21
C. COM. Matches Therefore, the contrast of the pixel 21 is improved, flicker is reduced, and the image quality of the pixel 21 is improved.
【００１９】ただし、以上の電位バランスに関する説明
は、画素トランジスタ２１ｃの寄生容量等による電位シ
フトを便宜上省略した理論であることを付記しておく。However, it should be noted that the above description of the potential balance is a theory in which the potential shift due to the parasitic capacitance of the pixel transistor 21c is omitted for convenience.
【００２０】また、第１および第２の各ソースホロワ回
路はそれぞれ高抵抗の微小定電流源３６および３７を含
んで構成され、各ソースホロワ回路にはこれら各定電流
源３６，３７から供給される僅かな電流しか流れない。
すなわち、本実施例によるＬＣＤ駆動回路は、従来の図
５に示される駆動回路と異なってＡ級動作はしないた
め、消費電力は極力抑制されている。さらに、従来のよ
うに特別なプリチャージ電圧は印加しないため、電力消
費はより少なくなる。従って、多ピン出力化に適したＬ
ＣＤ駆動回路が提供される。Further, the first and second source follower circuits are respectively configured to include high resistance minute constant current sources 36 and 37, and the source follower circuits are supplied from these constant current sources 36 and 37, respectively. Only current flows.
That is, unlike the conventional drive circuit shown in FIG. 5, the LCD drive circuit according to the present embodiment does not perform class A operation, so that power consumption is suppressed as much as possible. Furthermore, since no special precharge voltage is applied as in the conventional case, the power consumption becomes smaller. Therefore, L suitable for multi-pin output
A CD drive circuit is provided.
【００２１】また、プリチャージ電圧を印加するプリチ
ャージ期間は無いため、液晶ディスプレイへのデータ転
送および書き込み時間を多く取ることが可能になる。こ
の結果、このことによってもコントラストは向上し、液
晶ディスプレイは高い画質を維持することが出来る。Further, since there is no precharge period for applying the precharge voltage, it becomes possible to take a lot of time for data transfer and writing to the liquid crystal display. As a result, this also improves the contrast, and the liquid crystal display can maintain high image quality.
【００２２】図４は図１に示された上記実施例によるＬ
ＣＤ駆動回路をモノリシックに形成した構成を示してい
る。つまり、各ＭＯＳＦＥＴは同一半導体基板上に形成
されており、オペアンプ３３は点線で図示されるＭＯＳ
ＦＥＴ群３３´に相当し、小面積のＭＯＳＦＥＴ３３ａ
〜３３ｇによって構成されている。また、第１のソース
ホロワ回路は直列接続されたｎチャネルＭＯＳＦＥＴ３
４´およびｐチャネルＭＯＳＦＥＴ３６´によって構成
され、第１のスイッチはｐチャネルＭＯＳＦＥＴ３８´
によって構成されている。また、第２のソースホロワ回
路は直列接続されたｐチャネルＭＯＳＦＥＴ３５´およ
びｎチャネルＭＯＳＦＥＴ３７´によって構成され、第
２のスイッチはｎチャネルＭＯＳＦＥＴ３９´によって
構成されている。第１の微小定電流源３６および第２の
微小定電流源３７を構成するＭＯＳＦＥＴ３６´，３７
´の各ゲート、並びに第１のスイッチ３８および第２の
スイッチ３９を構成するＭＯＳＦＥＴ３８´，３９´の
各ゲートは相互に接続されている。FIG. 4 shows the L according to the embodiment shown in FIG.
It shows a configuration in which the CD drive circuit is formed monolithically. That is, each MOSFET is formed on the same semiconductor substrate, and the operational amplifier 33 is a MOS shown by a dotted line.
A small area MOSFET 33a corresponding to the FET group 33 '
It is composed of ~ 33g. Also, the first source follower circuit is an n-channel MOSFET 3 connected in series.
4'and a p-channel MOSFET 36 ', the first switch being a p-channel MOSFET 38'.
It is composed by. The second source follower circuit is composed of a p-channel MOSFET 35 'and an n-channel MOSFET 37' connected in series, and the second switch is composed of an n-channel MOSFET 39 '. MOSFETs 36 ', 37 constituting the first minute constant current source 36 and the second minute constant current source 37
, And the gates of the MOSFETs 38 ′ and 39 ′ forming the first switch 38 and the second switch 39 are connected to each other.
【００２３】ビデオ信号の位相時は自動的に判別され、
この位相時に応じて相互に接続されたこれら各ゲートに
Ｈ／Ｌ信号が入力される。すなわち、前回画素２１に入
力されたビデオ信号電圧レベルがロウレベルで負極性位
相時であった場合には、今回の画素２１へのビデオ信号
は正極性位相時に該当する。従って、上記の各ゲートに
はＬ（ロウレベル）信号が入力され、ｐチャネルＭＯＳ
ＦＥＴ３６´，３８´がアクティブにされ、第１のソー
スホロワ回路から正極性ビデオ信号が画素２１へ供給さ
れる。また、前回画素２１に入力されたビデオ信号電圧
レベルがハイレベルで正極性位相時であった場合には、
今回の画素２１へのビデオ信号は負極性位相時に該当す
る。従って、上記の各ゲートにはＨ（ハイレベル）信号
が入力され、ｎチャネルＭＯＳＦＥＴ３７´，３９´が
アクティブにされ、第２のソースホロワ回路から負極性
ビデオ信号が画素２１へ供給される。すなわち、前回の
書き込みデータレベルが自動判別され、今回のソースホ
ロワ回路の出力が自動制御されるThe phase of the video signal is automatically determined,
An H / L signal is input to each of these gates connected to each other according to the phase. That is, when the video signal voltage level input to the pixel 21 last time is low level and the phase is negative, the video signal to the pixel 21 this time corresponds to the phase of positive polarity. Therefore, an L (low level) signal is input to each of the above gates, and the p channel MOS
The FETs 36 'and 38' are activated, and the positive polarity video signal is supplied to the pixel 21 from the first source follower circuit. When the video signal voltage level input to the pixel 21 last time is high level and the phase is the positive polarity,
The video signal to the pixel 21 this time corresponds to the negative polarity phase. Therefore, an H (high level) signal is input to each of the above gates, the n-channel MOSFETs 37 'and 39' are activated, and a negative video signal is supplied to the pixel 21 from the second source follower circuit. That is, the previous write data level is automatically determined, and the output of the source follower circuit this time is automatically controlled.
【００２４】[0024]
【発明の効果】以上説明したように本発明によれば、交
流画像信号の負極性位相への反転時に正極性信号電圧を
液晶表示体に対するプリチャージ電圧にし、交流画像信
号の正極性位相への反転時に負極性信号電圧を液晶表示
体に対するプリチャージ電圧にしているため、液晶表示
体を駆動する正極性実効電圧および負極性実効電圧の各
大きさは均衡する。このため、消費電力が低減された状
態で、液晶表示体のコントラストは良くなり、また、フ
リッカは低減して液晶表示体の画質は向上する。As described above, according to the present invention, when the alternating current image signal is inverted to the negative polarity phase, the positive polarity signal voltage is set to the precharge voltage for the liquid crystal display, and the alternating current image signal is changed to the positive polarity phase. Since the negative polarity signal voltage is set to the precharge voltage for the liquid crystal display at the time of inversion, the magnitudes of the positive polarity effective voltage and the negative polarity effective voltage for driving the liquid crystal display are balanced. For this reason, the contrast of the liquid crystal display is improved and the flicker is reduced and the image quality of the liquid crystal display is improved while the power consumption is reduced.
【図１】本発明の一実施例によるＬＣＤ駆動回路の構成
を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an LCD drive circuit according to an embodiment of the present invention.
【図２】本発明の一実施例が適用される液晶ディスプレ
イの概略構成を示す回路ブロック図である。FIG. 2 is a circuit block diagram showing a schematic configuration of a liquid crystal display to which an embodiment of the present invention is applied.
【図３】図１に示された一実施例における各スイッチの
断続状態およびＬＣＤへの駆動電圧波形を示すタイミン
グチャート図である。3 is a timing chart showing an intermittent state of each switch and a drive voltage waveform to an LCD in the embodiment shown in FIG.
【図４】図１に示された一実施例によるＬＣＤ駆動回路
をＭＯＳＦＥＴでモノリシックに構成した場合の回路図
である。FIG. 4 is a circuit diagram when the LCD driving circuit according to the embodiment shown in FIG. 1 is configured monolithically with MOSFETs.
【図５】従来の第１のＬＣＤ駆動回路の構成を示す回路
図である。FIG. 5 is a circuit diagram showing a configuration of a first conventional LCD drive circuit.
【図６】従来の第２のＬＣＤ駆動回路の構成を示す回路
図である。FIG. 6 is a circuit diagram showing a configuration of a second conventional LCD drive circuit.
【図７】図６に示された従来回路におけるＬＣＤ駆動電
圧波形図である。7 is a waveform diagram of an LCD drive voltage in the conventional circuit shown in FIG.
２１…画素（液晶表示体）３１，３８，３９…スイッチ
ＳＷ３２…コンデンサ３３…オペアンプ３４…第１の電
流ドライバ（ｎチャネルトランジスタ）３５…第２の電
流ドライバ（ｐチャネルトランジスタ）３６…第１の微
小定電流源３７…第２の微小定電流源21 ... Pixels (liquid crystal display bodies) 31, 38, 39 ... Switch SW32 ... Capacitor 33 ... Operational amplifier 34 ... First current driver (n-channel transistor) 35 ... Second current driver (p-channel transistor) 36 ... First Micro constant current source 37 ... Second micro constant current source
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｂ ６２３Ｒ ６２３Ｙ ６７０ ６７０Ｋ (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI G09G 3/20 623 G09G 3/20 623B 623R 623Y 670 670K (58) Fields investigated (Int.Cl. 7 , DB name) G09G 3 / 00-3/38 G02F 1/133
Claims (3)
路を構成する液晶装置の駆動回路において、 前記ドライバ回路は、画像信号に応じた信号がゲートに
供給されるｐチャネル型の第１トランジスタ及びｎチャ
ネル型の第２トランジスタと、前記第１トランジスタと
直列接続されるｎチャネル型の第３トランジスタを有す
る第１の微小定電流源と、前記第２トランジスタと直列
接続されるｐチャネル型の第４トランジスタを有する第
２の微小定電流源と、前記第１トランジスタと前記第１
の微小定電流源の直列接続点と前記画素との間に介挿さ
れる第１スイッチと、前記第２トランジスタと前記第２
の微小定電流源の直列接続点と前記画素との間に介挿さ
れる第２のスイッチとを備え、 前記画素に画像信号の正極性信号成分を供給するときに
は、前記第３トランジスタと及び前記第１スイッチをオ
ン状態、前記第４トランジスタ及び前記第２スイッチを
オフ状態とし、 前記画素に画像信号の負極性信号成分を供給するときに
は、前記４トランジスタ及び前記第２スイッチをオン状
態、前記第３トランジスタ及び前記第１スイッチをオフ
状態とすることを特徴とする液晶装置の駆動回路。1. A drive circuit of a liquid crystal device, which constitutes a driver circuit for driving a pixel of a liquid crystal display, wherein the driver circuit includes a p-channel first transistor having a gate supplied with a signal corresponding to an image signal, A first small constant current source having an n-channel second transistor, an n-channel third transistor connected in series with the first transistor, and a p-channel first transistor connected in series with the second transistor. A second minute constant current source having four transistors, the first transistor and the first
A first switch interposed between the pixel and the series connection point of the minute constant current source and the pixel, the second transistor and the second switch.
A second switch inserted between the series connection point of the minute constant current source and the pixel, and when supplying the positive polarity signal component of the image signal to the pixel, the third transistor and the third transistor When one switch is turned on, the fourth transistor and the second switch are turned off, and the negative polarity signal component of the image signal is supplied to the pixel, the four transistors and the second switch are turned on and the third switch is turned on. A drive circuit for a liquid crystal device, characterized in that a transistor and the first switch are turned off.
駆動する液晶装置の駆動方法において、 前記ドライバ回路は、画像信号に応じた信号がゲートに
供給されるｐチャネル型の第１トランジスタ及びｎチャ
ネル型の第２トランジスタと、前記第１トランジスタと
直列接続されるｎチャネル型の第３トランジスタを有す
る第１の微小定電流原と、前記第２トランジスタと直列
接続されるｐチャネル型の第４トランジスタを有する第
２の微小定電流源と、前記第１トランジスタと前記第１
の微小定電流源の直列接続点と前記画素との間に挿入さ
れる第１スイッチと、前記第２トランジスタと前記第２
の微小定電流源の直列接続点と前記画素との間に挿入さ
れる第２のスイッチとを備え、 前記画素に画像信号の正極性信号成分を供給するときに
は、前記第３トランジスタと及び前記第１スイッチをオ
ン状態、前記第４トランジスタ及び前記第２スイッチを
オフ状態とし、 前記画素に画像信号の負極性信号成分を供給するときに
は、前記４トランジスタ及び前記第２スイッチをオン状
態、前記第３トランジスタ及び前記第１スイッチをオフ
状態とすることを特徴とする液晶装置の駆動方法。2. A driving method of a liquid crystal device, wherein a pixel of a liquid crystal display is driven by a driver circuit, wherein the driver circuit has a p-channel first transistor and an n-channel, a signal corresponding to an image signal is supplied to a gate. -Type second transistor, a first small constant current source having an n-channel type third transistor connected in series with the first transistor, and a p-channel type fourth transistor connected in series with the second transistor A second minute constant current source having a voltage, the first transistor and the first
A first switch inserted between the series connection point of the minute constant current sources and the pixel, the second transistor and the second switch.
A second switch inserted between the series connection point of the minute constant current source and the pixel, and when supplying the positive polarity signal component of the image signal to the pixel, the third transistor and the third transistor When one switch is turned on, the fourth transistor and the second switch are turned off, and the negative polarity signal component of the image signal is supplied to the pixel, the four transistors and the second switch are turned on and the third switch is turned on. A method for driving a liquid crystal device, characterized in that a transistor and the first switch are turned off.
路を有する液晶装置において、 前記ドライバ回路は、画像信号に応じた信号がゲートに
供給されるｐチャネル型の第１トランジスタ及びｎチャ
ネル型の第２トランジスタと、前記第１トランジスタと
直列接続されるｎチャネル型の第３トランジスタを有す
る第１の微小定電流源と、前記第２トランジスタと直列
接続されるｐチャネル型の第４トランジスタを有する第
２の微小定電流源と、前記第１トランジスタと前記第１
の微小定電流源の直列接続点と前記画素との間に介挿さ
れる第１スイッチと、前記第２トランジスタと前記第２
の微小定電流源の直列接続点と前記画素との間に介挿さ
れる第２のスイッチとを備え、 前記画素に画像信号の正極性信号成分を供給するときに
は、前記第３トランジスタと及び前記第１スイッチをオ
ン状態、前記第４トランジスタ及び前記第２スイッチを
オフ状態とし、 前記画素に画像信号の負極性信号成分を供給するときに
は、前記４トランジスタ及び前記第２スイッチをオン状
態、前記第３トランジスタ及び前記第１スイッチをオフ
状態とすることを特徴とする液晶装置。3. A liquid crystal device having a driver circuit for driving a pixel of a liquid crystal display, wherein the driver circuit is a p-channel first transistor and a n-channel type first transistor in which a signal corresponding to an image signal is supplied to a gate. It has a first transistor having a second transistor, an n-channel type third transistor connected in series with the first transistor, and a p-channel type fourth transistor connected in series with the second transistor. A second minute constant current source, the first transistor and the first
A first switch interposed between the pixel and the series connection point of the minute constant current source and the pixel, the second transistor and the second switch.
A second switch inserted between the series connection point of the minute constant current source and the pixel, and when supplying the positive polarity signal component of the image signal to the pixel, the third transistor and the third transistor When one switch is turned on, the fourth transistor and the second switch are turned off, and the negative polarity signal component of the image signal is supplied to the pixel, the four transistors and the second switch are turned on and the third switch is turned on. A liquid crystal device, characterized in that a transistor and the first switch are turned off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002137590A JP3525928B2 (en) | 2002-05-13 | 2002-05-13 | Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002137590A JP3525928B2 (en) | 2002-05-13 | 2002-05-13 | Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29449291A Division JP3665347B2 (en) | 1991-11-11 | 1991-11-11 | Liquid crystal display drive device and liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029728A JP2003029728A (en) | 2003-01-31 |
| JP3525928B2 true JP3525928B2 (en) | 2004-05-10 |
Family
ID=19194511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002137590A Expired - Lifetime JP3525928B2 (en) | 2002-05-13 | 2002-05-13 | Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3525928B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101123197B1 (en) * | 2004-03-12 | 2012-03-19 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Electrical circuit arrangement for a display device |
| CN111640405B (en) * | 2020-06-30 | 2022-06-28 | 京东方科技集团股份有限公司 | Liquid crystal module driving control method and device and liquid crystal display |
-
2002
- 2002-05-13 JP JP2002137590A patent/JP3525928B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003029728A (en) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8711079B2 (en) | Data driver and liquid crystal display device using the same | |
| JP3286978B2 (en) | Liquid crystal driving device, liquid crystal display device, analog buffer, and liquid crystal driving method | |
| US8344981B2 (en) | Display driver, display device, and drive method | |
| JP4770001B2 (en) | Driving circuit and voltage driver | |
| US7786970B2 (en) | Driver circuit of display device | |
| JPH11305744A (en) | Thin film transistor liquid crystal display device source driver with offset removing function | |
| JPH10105126A (en) | Liquid crystal display device | |
| JP4022990B2 (en) | Active matrix type liquid crystal display device | |
| JP3024618B2 (en) | LCD drive circuit | |
| JP3307308B2 (en) | Output circuit | |
| JP2000039870A (en) | Liquid crystal display device | |
| JP3295953B2 (en) | Liquid crystal display drive | |
| KR100608743B1 (en) | Driving apparatus in a liquid crystal display | |
| JP3525928B2 (en) | Liquid crystal device driving circuit, liquid crystal device driving method, and liquid crystal device | |
| JP3665347B2 (en) | Liquid crystal display drive device and liquid crystal display | |
| US8237649B2 (en) | Liquid crystal driving device | |
| JPH09160000A (en) | Active matrix type liquid crystal display device | |
| JPH09230829A (en) | Output circuit for source driver | |
| JP4160141B2 (en) | Liquid crystal display | |
| JPH07281641A (en) | Active matrix type liquid crystal display | |
| US5426430A (en) | Pipelined charge metering digital-to-analog data line driver | |
| JPH10197848A (en) | Liquid crystal display element driving device | |
| JP2849034B2 (en) | Display drive | |
| JP2000075840A (en) | Liquid crystal display device | |
| JPH07199156A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |