JP3524086B1 - Enclosure sealing device - Google Patents

Enclosure sealing device

Info

Publication number
JP3524086B1
JP3524086B1 JP2003290586A JP2003290586A JP3524086B1 JP 3524086 B1 JP3524086 B1 JP 3524086B1 JP 2003290586 A JP2003290586 A JP 2003290586A JP 2003290586 A JP2003290586 A JP 2003290586A JP 3524086 B1 JP3524086 B1 JP 3524086B1
Authority
JP
Japan
Prior art keywords
capacitor
electric double
layer capacitor
double layer
sealing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003290586A
Other languages
Japanese (ja)
Other versions
JP2005018009A (en
Inventor
進 宇佐美
Original Assignee
株式会社八剱電子
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社八剱電子 filed Critical 株式会社八剱電子
Priority to JP2003290586A priority Critical patent/JP3524086B1/en
Application granted granted Critical
Publication of JP3524086B1 publication Critical patent/JP3524086B1/en
Publication of JP2005018009A publication Critical patent/JP2005018009A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Pinball Game Machines (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To extend a storage holding time of a sealing device which allows theft, wrong copy, wrong alteration, or the like of an article in an enclosure to be early found out and allows countermeasures to be early and properly taken and prevents these wrongdoing. <P>SOLUTION: A C-MOS buffer Q1 moves electric charge in a capacitor C2 to a capacitor C5 in response to operation of a detection switch SE. The C-MOS buffer Q1 is not used for operation as normal signal processing but is used for electric charge, namely, energy transfer. Since electric charge in the capacitor C2 is efficiently transferred to the capacitor C5, electric charge in the capacitor C2 can be effectively utilized, so that storage can be held for a long time by the capacitor C5. A C-MOS inverter Q2 changes an output level in accordance with the potential of the capacitor C5 but maintains a signal level indicating "open" regardless of reduction of the potential of the charged (opened and stored) capacitor C5, because a threshold is low due to operation with power obtained by dividing voltage of an external power source to reduce the voltage and a bias voltage is added to the potential of the capacitor C5. Thus long-time storage is possible. <P>COPYRIGHT: (C)2005,JPO&amp;NCIPI

Description

【発明の詳細な説明】Detailed Description of the Invention

【技術分野】【Technical field】

【0001】本発明は、物品を収納した筐体が開封され
た場合に、その旨を検出して記憶し報知することによ
り、筐体内の物品の例えば盗難、不正コピー、不正改造
などの早期発見と早期かつ適切な対策を可能とし、ひい
てはかかる不正を防止するための封印装置に関する。
According to the present invention, when a case containing an article is opened, the fact is detected, stored and notified, so that an early detection of the article in the case such as theft, illegal copying, illegal modification or the like. The present invention relates to a sealing device that enables early and appropriate countermeasures and thus prevents such fraud.

【背景技術】[Background technology]

【0002】重要データの収まったフレキシブルディス
ク、CD等を例えば金庫などの施錠可能な筐体内に保管
していても、筐体が開封されてデータをコピーされ、元
のままに戻されてしまえば、不正があったことすら気付
かないことが起こり得る。重要書類であれば、写真に撮
られたり複写されれば同様である。また、新技術による
製品や設計図は見られただけでも価値を失う場合があ
る。
Even if a flexible disk, a CD or the like containing important data is stored in a lockable housing such as a safe, if the housing is opened and the data is copied and then returned to the original state. , It is possible that you may not even notice that there was dishonesty. The same applies to important documents if they are photographed or copied. In addition, new technology products and blueprints may lose their value even if they are seen.

【0003】パチンコ機やパチスロ機においては認可さ
れたプログラムのマイコン(制御装置)を封印された筐
体内に収めて不正改造などを防止しているが、高度な技
術で開封され、外観が同じ不正マイコンに交換されれ
ば、発見は困難であり、不正遊技が可能になる。
In a pachinko machine or a pachi-slot machine, a microcomputer (control device) of an authorized program is housed in a sealed case to prevent unauthorized modification, but it is opened with a high technology to prevent unauthorized modification. If it is replaced with a microcomputer, it will be difficult to find and illegal games will be possible.

【0004】このような背景から、筐体の不正な開封を
的確に検出する技術が必要とされ、そのための封印装置
に関連する技術は本件出願人により、既に提案されてい
る。例えば特開平9−34365号公報、特開平11−
190972号公報、特開平11−202769号公
報、特開平11−231790号公報、特開平11−2
58997号公報、特開平11−283890号公報な
どである。
From such a background, there is a need for a technique for accurately detecting an illegal opening of the housing, and a technique related to a sealing device therefor has already been proposed by the present applicant. For example, JP-A-9-34365 and JP-A-11-
190972, JP-A-11-202769, JP-A-11-231790, JP-A-11-2.
For example, Japanese Patent Laid-Open No. 58997 and Japanese Patent Laid-Open No. 11-283890.

【特許文献1】特開平11−283890号公報(段落
0050〜0088、図3)
[Patent Document 1] Japanese Patent Laid-Open No. 11-283890 (paragraphs 0050 to 0088, FIG. 3)

【発明の開示】DISCLOSURE OF THE INVENTION 【発明が解決しようとする課題】[Problems to be Solved by the Invention]

【0005】本件発明者は、上記の各公報に示されるよ
うに鋭意研究を行ってきたが、また発明者の知る限りで
は他人も含めて、外部電源が無い状態で長時間(少なく
とも48時間以上)の監視が可能で、かつノイズに強
く、不正が行われにくい技術は確立されていないのが従
来技術の現状である。
The present inventor has conducted earnest research as shown in the above-mentioned publications, but as far as the inventor knows, the present inventor, including others, does not have an external power source for a long time (at least 48 hours or more). It is the current state of the art that no technology has been established that is capable of monitoring), is resistant to noise, and is resistant to fraud.

【0006】さらに具体的に述べれば、本願発明のよう
な封印装置には下記のような特性が要求されるが、その
全てを満たすものは無かった。1.筐体の封印装置を電
気・電子的に動作させるには、電源の問題がある。外部
電源で動作するものは外部電源が断たれれば機能しない
から、当然のこととして内部電源が必要となる。水銀電
池、アルカリ電池などの長時間作動を可能とする電源は
あるものの、筐体の封印装置の内部電源は1つのトリッ
クを満たす必要がある。
More specifically, the sealing device according to the present invention is required to have the following characteristics, but none of them satisfy all of them. 1. There is a power supply problem in operating the sealing device of the housing electrically and electronically. Those that operate with an external power supply will not function if the external power supply is cut off, so naturally an internal power supply is required. Although there are power sources that can operate for a long time, such as mercury batteries and alkaline batteries, the internal power source of the enclosure sealing device must satisfy one trick.

【0007】そのトリックとは、筐体の中に封印装置を
セットするときには、検出素子は開封を検出しているの
であり、その際に電源が有れば開封を検知して記憶して
しまうから、セットできないという問題である。すなわ
ち、検出素子又は電源の一方或いは双方がセット(筐体
の封印)に遅れて作動状態に入ることが必須となる。
The trick is that the detection element detects opening when the sealing device is set in the housing, and if there is a power source at that time, the opening is detected and stored. The problem is that it cannot be set. That is, it is essential that one or both of the detection element and the power supply enter the operating state after the set (sealing of the housing).

【0008】この問題に対して本件発明者は、内部電源
としてコンデンサ、特に容量が大きい電気2重層コンデ
ンサを用いることを提唱してきた。すなわち、封印装置
をセットするときにはコンデンサの電荷を放電してお
き、セット後に外部から充電して内部電源と成す方法で
ある。
To solve this problem, the present inventor has proposed to use a capacitor, especially an electric double layer capacitor having a large capacity, as an internal power source. That is, this is a method in which the electric charge of the capacitor is discharged when the sealing device is set, and then the capacitor is charged from the outside to set the internal power supply.

【0009】しかし、小型化と長時間化を実現するには
電気2重層コンデンサの特性(静電容量値と内部抵抗値
と自己放電特性)に問題が残り、真に安定な製品を提供
できる技術は確立できずにいた。2.他の課題は電気ノ
イズなどを用いる不正に対して、いかに強固にするかで
ある。一般には、例えばフリップフロップのように状態
がハイ(H)かロー(L)かを記憶させるが、電子ライ
ターなどの火花放電で、記憶状態(H、L)を簡単に反
転させることができる。この点に関しても、本件発明者
は、内部電源である電気2重層コンデンサから記憶素子
となる第2の電気2重層コンデンサに電荷を移動させ、
電位すなわち電荷量として記憶させる技術を提案してき
た。記憶素子として第2の電気2重層コンデンサを使用
すれば、ノイズが印加されている間は電子回路がL、H
不安定になっても、破壊されない限りはノイズが無くな
れば正常になるので、耐ノイズ性は強固である。
However, in order to realize miniaturization and long time, there remains a problem in the characteristics of the electric double layer capacitor (capacitance value, internal resistance value and self-discharge characteristic) and it is possible to provide a truly stable product. Could not be established. 2. Another issue is how to strengthen against fraud using electrical noise. Generally, for example, a flip-flop stores a state of high (H) or low (L), but the stored state (H, L) can be easily inverted by spark discharge of an electronic lighter or the like. With respect to this point as well, the inventor of the present invention transfers electric charges from the electric double layer capacitor, which is the internal power supply, to the second electric double layer capacitor, which is the memory element,
A technique for storing the potential, that is, the amount of charge has been proposed. If the second electric double-layer capacitor is used as the memory element, the electronic circuit is L, H while noise is being applied.
Even if it becomes unstable, it will be normal if there is no noise unless it is destroyed, so the noise resistance is strong.

【0010】しかし、第2の電気2重層コンデンサの特
性(静電容量値と内部抵抗値と自己放電特性)に問題が
在り、小型化と長時間化(48時間以上)の実現に問題
を残していた。特開平11−283890号公報(特許
文献1)の技術は実用に近づいたが、余裕度が無く、小
型化が困難であった。
However, there is a problem in the characteristics of the second electric double layer capacitor (capacitance value, internal resistance value and self-discharge characteristic), and there is a problem in realizing miniaturization and long time (48 hours or more). Was there. Although the technique disclosed in Japanese Patent Laid-Open No. 11-283890 (Patent Document 1) is close to practical use, there is no margin and it is difficult to reduce the size.

【課題を解決するための手段】[Means for Solving the Problems]

【0011】請求項1記載の筐体の封印装置は、 閉鎖
される筐体に付設される筐体の封印装置であって、外部
電源によって充電されて内部電源となる第1の電気2重
層コンデンサ(C2)と、前記筐体の開封を検出する検
出素子(SE)と、該検出素子が前記開封を検出すると
前記第1の電気2重層コンデンサ(C2)から記憶素子
となる第2の電気2重層コンデンサ(C5)に電荷を移
動させる電荷移動制御手段と、前記第2の電気2重層コ
ンデンサ(C5)の電位に応じて出力状態を開封検出と
非検出の2状態に変化させる報知手段とを備える筐体の
封印装置において、出力端子が前記第2の電気2重層コ
ンデンサ(C5)の一方の極に結ばれて、入力端子に前
記検出素子が前記開封を検出したことを示す信号が入力
されると、前記第1の電気2重層コンデンサ(C2)の
電荷を前記出力端子から前記第2の電気2重層コンデン
(C5)に移動させるC−MOSバッファ(Q1、電
荷移動制御手段に該当)と、前記外部電源の電圧を分圧
して低下させた電源で動作し前記第2の電気2重層コン
デンサ(C5)の電位を判定して出力レベルを変化させ
るC−MOSゲート(Q2)とを備え、前記報知手段は
前記C−MOSゲート(Q2)の出力レベルに従って前
記出力状態を変化させることを特徴とする。
The housing sealing device according to claim 1 is a housing sealing device attached to a closed housing, wherein the first electrical double is charged by an external power source and becomes an internal power source.
A layer capacitor (C2), a detection element (SE) that detects opening of the housing, and a second storage element that turns the first electric double layer capacitor (C2) into a storage element when the detection element detects the opening . a charge transfer control means for moving the charge to the electric double layer capacitor (C5), said second electrical double layer co
In a case sealing device including an informing unit that changes an output state between open detection and non-detection according to the potential of a capacitor (C5), an output terminal is the second electric double layer capacitor.
When a signal indicating that the detection element has detected the opening is input to the input terminal of the capacitor (C5), the charge of the first electric double layer capacitor (C2) is transferred to the input terminal. From the output terminal to the second electric double layer capacitor
Sa (C5) C-MOS buffer is moved in the (Q1, corresponding to charge transfer control means), the external power supply voltage to operate the power supply with reduced by dividing the second electric double layer con
And a C-MOS gate (Q2) for judging the potential of the capacitor (C5) to change the output level, wherein the notification means changes the output state according to the output level of the C-MOS gate (Q2). Characterize.

【0012】C−MOSバッファ(Q1)は、例えば電
源端子が第1の電気2重層コンデンサ(C2)のプラス
極に結ばれ、検出素子が開封を検出したことを示す信号
が入力端子に入力されると、第1の電気2重層コンデン
(C2)の電荷を出力端子から第2の電気2重層コン
デンサ(C5)に移動させる。C−MOSバッファ(Q
1)は、通常の信号処理としての動作ではなく、第1の
電気2重層コンデンサ(C2)の電荷すなわちエネルギ
第2の電気2重層コンデンサ(C5)へ転送するとい
う、特別な使い方をされている。C−MOSバッファ
(Q1)の作用で第1の電気2重層コンデンサ(C2)
の電荷を効率よく第2の電気2重層コンデンサ(C5)
に転送するから、第1の電気2重層コンデンサ(C2)
の電荷を有効利用でき、第2の電気2重層コンデンサ
(C5)による長時間の記憶保持が可能になる。
The C-MOS buffer (Q1) is, for example, a battery.
Source terminalFirst electric double layer capacitor(C2) plus
A signal tied to the pole that indicates that the detection element has detected opening.
Is input to the input terminal,First electric double layer conden
ServiceCharge of (C2) from the output terminalSecond electric double layer con
DensaMove to (C5). C-MOS buffer (Q
1) is not the operation as normal signal processing,First
Electric double layer capacitorCharge or energy of (C2)
ToSecond electric double layer capacitorTransfer to (C5)
Uh, it is used in a special way. C-MOS buffer
By the action of (Q1)First electric double layer capacitor(C2)
Charge efficientlySecond electric double layer capacitor(C5)
I will transfer it toFirst electric double layer capacitor(C2)
Can effectively use the electric charge ofSecond electric double layer capacitor
It becomes possible to hold the memory for a long time by (C5).

【0013】C−MOSゲート(Q2)は、外部電源の
電圧を分圧して低下させた電源で動作し第2の電気2重
層コンデンサ(C5)の電位を判定して出力レベルを変
化させる。良く知られていることだが、C−MOSゲー
トは、電源電圧のほぼ1/2を閾値とし、入力電圧がこ
の閾値より上か下かで出力のロー(L)、ハイ(H)が
決まる。以下、ローをL、ハイをHと記述する。
The C-MOS gate (Q2) is operated by a power source in which the voltage of the external power source is divided and reduced to operate as a second electric dual.
The potential of the layer capacitor (C5) is judged and the output level is changed. It is well known that the C-MOS gate has a threshold value at about 1/2 of the power supply voltage, and the output low (L) or high (H) is determined depending on whether the input voltage is above or below this threshold. Hereinafter, low is described as L and high is described as H.

【0014】充電(開封記憶)された第2の電気2重層
コンデンサ(C5)の電位は徐々に低下するので、その
まま放置されるとやがてはC−MOSゲート(Q2)の
判定閾値を下回る。すると、C−MOSゲート(Q2)
の出力レベルは「開封記憶無し」を示すレベルになる。
Second electric double layer that has been charged (opened and stored)
Since the potential of the capacitor (C5) gradually decreases, if it is left as it is, it will fall below the judgment threshold value of the C-MOS gate (Q2). Then, the C-MOS gate (Q2)
The output level of is a level indicating "no storage memory".

【0015】しかしながら、このC−MOSゲート(Q
2)は、外部電源の電圧を分圧して低下させた電源で動
作するので、それだけ閾値が低くなっているから、第2
の電気2重層コンデンサ(C5)の電位が低くなっても
「開封記憶有り」を示すレベルを維持できる。つまり、
第2の電気2重層コンデンサ(C5)の電位がC−MO
Sゲート(Q2)の閾値を下回るまでには長時間を要す
るわけで、長時間の記憶(有効に「開封記憶有り」と判
定される記憶)が可能になる。
However, this C-MOS gate (Q
In 2), since the voltage of the external power source is divided and the power source is lowered, the threshold value is lowered accordingly .
Even when the electric potential of the electric double layer capacitor (C5) becomes low, it is possible to maintain the level indicating "with open memory". That is,
The electric potential of the second electric double layer capacitor (C5) is C-MO.
Since it takes a long time to fall below the threshold value of the S gate (Q2), it becomes possible to store for a long time (a memory effectively judged as "with opened memory").

【0016】請求項2記載の筐体の封印装置は、閉鎖さ
れる筐体に付設される筐体の封印装置であって、外部電
源によって充電されて内部電源となる第1の電気2重層
コンデンサ(C2)と、前記筐体の開封を検出する検出
素子(SE)と、該検出素子が前記開封を検出すると前
第1の電気2重層コンデンサ(C2)から記憶素子と
なる第2の電気2重層コンデンサ(C5)に電荷を移動
させる電荷移動制御手段と、前記第2の電気2重層コン
デンサ(C5)の電位に応じて出力状態を開封検出と非
検出の2状態に変化させる報知手段とを備える筐体の封
印装置において、出力端子が前記第2の電気2重層コン
デンサ(C5)の一方の極に結ばれて、入力端子に前記
検出素子が前記開封を検出したことを示す信号が入力さ
れると、前記第1の電気2重層コンデンサ(C2)の電
荷を前記出力端子から前記第2の電気2重層コンデンサ
(C5)に移動させるC−MOSバッファ(Q1、電荷
移動制御手段に該当)と、前記外部電源の電圧を分圧し
て低下させたバイアス電圧が前記第2の電気2重層コン
デンサ(C5)の電位に加算された電位を判定し、出力
レベルを変化させるC−MOSゲート(Q2)とを備
え、前記報知手段は前記C−MOSゲート(Q2)の出
力レベルに従って前記出力状態を変化させることを特徴
とする。
A casing sealing device according to a second aspect of the invention is a casing sealing device attached to a casing to be closed, wherein the first electric double layer is charged by an external power source to become an internal power source.
A capacitor (C2), said detector element for detecting the opening of the housing and (SE), a second electric serving as the memory element from the a detection element to detect the unsealing first electric double layer capacitor (C2) Charge transfer control means for transferring charges to the double layer capacitor (C5), and the second electric double layer capacitor.
In a case sealing device including an informing unit for changing an output state between open detection and non-detection according to a potential of a capacitor (C5), an output terminal is the second electric double layer capacitor.
When the signal connected to one pole of the capacitor (C5) and indicating that the detection element has detected the opening is input to the input terminal, the electric charge of the first electric double layer capacitor (C2) is changed to the above. A C-MOS buffer (Q1, corresponding to charge transfer control means) for moving from the output terminal to the second electric double layer capacitor (C5) and a bias voltage reduced by dividing the voltage of the external power source are used as the first voltage . 2 electric double layer con
A C-MOS gate (Q2) for judging the potential added to the potential of the capacitor (C5) and changing the output level, and the notifying means outputs the output state according to the output level of the C-MOS gate (Q2). It is characterized by changing.

【0017】C−MOSバッファ(Q1)の動作等は請
求項1と同様である。C−MOSゲート(Q2)は、外
部電源の電圧を分圧して低下させたバイアス電圧が第2
の電気2重層コンデンサ(C5)の電位に加算された電
位を判定し出力レベルを変化させる構成、すなわちC−
MOSゲート(Q2)の入力電圧をバイアスしたので、
第2の電気2重層コンデンサ(C5)のより低い電位を
も「開封記憶有り」と判定できる。これにより記憶時間
を著しく長くでき、また部品の小型化が可能になる。
The operation of the C-MOS buffer (Q1) is the same as in claim 1. The C-MOS gate (Q2) receives a second bias voltage that is a voltage divided by the external power supply and lowered .
Of the electric double layer capacitor (C5), the electric potential added to the electric potential is judged and the output level is changed, that is, C-
Since the input voltage of the MOS gate (Q2) is biased,
The lower potential of the second electric double layer capacitor (C5) can also be determined as "with open memory". As a result, the storage time can be significantly lengthened, and the parts can be downsized.

【0018】請求項3記載の筐体の封印装置は、請求項
2記載の筐体の封印装置において、前記第2の電気2重
層コンデンサ(C5)のマイナス極を複数の電位点に切
換結合可能としたことを特徴とする。第2の電気2重層
コンデンサ(C5)のマイナス極を複数の電位点のいず
れかに択一的に結合できるから、「開封記憶有り」と判
定される第2の電気2重層コンデンサ(C5)の電位、
すなわち記憶時間の上限を切り替えることができる。
According to a third aspect of the present invention, there is provided a casing sealing device according to the second aspect , wherein the second electric double layer is provided.
It is characterized in that the negative electrode of the layer capacitor (C5) can be switched and coupled to a plurality of potential points. Second electric double layer
Since the negative pole of the capacitor (C5) can be selectively coupled to any one of a plurality of potential points, the potential of the second electric double layer capacitor (C5) which is determined as "with open memory",
That is, the upper limit of the storage time can be switched.

【0019】請求項4記載の筐体の封印装置は、請求項
1又は2記載の筐体の封印装置において、前記検出素子
(SE)は第1の接点(SE−1)が前記第1の電気2
重層コンデンサ(C2)の一方の極に結ばれ、第2の接
点(SE−2)が前記C−MOSバッファ(Q1)の入
力端子に結ばれたスイッチであり、前記第1の接点(S
E−1)と前記第1の電気2重層コンデンサ(C2)と
の間に第1の電流制限素子(R3)を介装したので、第
1の接点(SE−1)を例えばグラウンド端子と短絡さ
せて第1の電気2重層コンデンサ(C2)を放電させる
のには、きわめて長時間を要する。よって、封印装置又
は筐体の構造上、第1の接点(SE−1)を露出させる
場合でも、第1の接点(SE−1)を利用して第1の電
気2重層コンデンサ(C2)を放電させるのは困難であ
り、かかる行為に対する耐性が極めて高い。これによ
り、封印装置又は筐体の構造面での自由度が高まる。
A casing sealing device according to a fourth aspect is the casing sealing device according to the first or second aspect, wherein the detection element (SE) has a first contact (SE-1) as the first contact . Electricity 2
A switch connected to one pole of the multilayer capacitor (C2) and a second contact (SE-2) connected to the input terminal of the C-MOS buffer (Q1), and the first contact (S2).
Since the first current limiting element (R3) is interposed between E-1) and the first electric double layer capacitor (C2), the first contact (SE-1) is short-circuited with, for example, the ground terminal. It takes an extremely long time to discharge the first electric double-layer capacitor (C2) by causing the discharge. Therefore, due to the structure of the sealing device or the case, even when the first contact (SE-1) is exposed, the first contact (SE-1) is used to make the first contact.
It is difficult to discharge the air double layer capacitor (C2), and the resistance against such an action is extremely high. This increases the degree of freedom in terms of the structure of the sealing device or the housing.

【0020】請求項5記載の筐体の封印装置は、請求項
4記載の筐体の封印装置において、前記検出素子(S
E)の第2の接点(SE−2)に一方の極が結ばれ前記
検出素子(SE)が閉になった際に充電されるコンデン
サ(C4)を備えて、前記第2の接点(SE−2)と前
記コンデンサ(C4)との間に第2の電流制限素子(D
2)を介装したことを特徴とする。
A casing sealing device according to a fifth aspect is the casing sealing device according to the fourth aspect, wherein the detection element (S
The second contact (SE-2) of E) is provided with a capacitor (C4) that is charged when one pole is connected to the second contact (SE-2) and the detection element (SE) is closed. -2) and the capacitor (C4) between the second current limiting element (D
2) is interposed.

【0021】検出素子(SE)が閉になった際に充電さ
れるコンデンサ(C4)を備えると、検出素子(SE)
が短時間だけ閉になった場合でも、このコンデンサ(C
4)の電位がC−MOSバッファ(Q1)の入力電位と
なるので、筐体の開放がきわめて短時間であってもこれ
を検知できる。
If the capacitor (C4) is charged when the detecting element (SE) is closed, the detecting element (SE)
Is closed for a short time, this capacitor (C
Since the potential of 4) becomes the input potential of the C-MOS buffer (Q1), this can be detected even when the case is opened for an extremely short time.

【0022】そして、第2の接点(SE−2)とコンデ
ンサ(C4)との間に第2の電流制限素子(D2)を介
装したから、第2の接点(SE−2)を例えばグラウン
ド端子と短絡させてコンデンサ(C4)を放電させるの
は困難である。よって、封印装置又は筐体の構造上、第
2の接点(SE−2)を露出させる場合でも、第2の接
点(SE−2)を利用してコンデンサ(C4)を放電さ
せることはできず、かかる行為に対する耐性が極めて高
い。これにより、封印装置又は筐体の構造面での自由度
が高まる。
Since the second current limiting element (D2) is interposed between the second contact (SE-2) and the capacitor (C4), the second contact (SE-2) is connected to, for example, the ground. It is difficult to short-circuit the terminals and discharge the capacitor (C4). Therefore, due to the structure of the sealing device or the housing, even when the second contact (SE-2) is exposed, the capacitor (C4) cannot be discharged using the second contact (SE-2). , Extremely resistant to such acts. This increases the degree of freedom in terms of the structure of the sealing device or the housing.

【0023】請求項6記載の筐体の封印装置は、請求項
1又は2記載の筐体の封印装置において、前記外部電源
の一方の極と前記第1の電気2重層コンデンサ(C2)
の一方の極との間に抵抗(R1)を介装し、前記第1の
電気2重層コンデンサ(C2)の前記一方の極と前記外
部電源の他方の極とをスイッチ(SW)を介して結んだ
ので、筐体の封印装置が他の電気装置(例えば制御装
置)に組み込まれて用いられる場合、スイッチ(SW)
を閉にしてその電気装置の試験を行うことで、電気装置
の試験時に第1の電気2重層コンデンサ(C2)が充電
されるのを防止できる。従って、この試験時に開封を記
憶してしまうことも回避できる。なお、電気装置の試験
が済んだ後に、スイッチ(SW)を不可逆的に開にでき
る構成、例えばスイッチ片を撤去したり、スイッチ(S
W)自体を撤去できる構成とするのが望ましい。
The enclosure sealing device according to claim 6 is the enclosure sealing device according to claim 1 or 2, wherein one pole of the external power source and the first electric double layer capacitor (C2).
One interposed resistor (R1) between poles, the first of
Since the one pole of the electric double layer capacitor (C2) and the other pole of the external power source are connected via the switch (SW), the sealing device of the housing is incorporated in another electric device (for example, a control device). Switch (SW)
By closing the switch and performing the test of the electric device, it is possible to prevent the first electric double layer capacitor (C2) from being charged during the test of the electric device. Therefore, it is possible to avoid memorizing the opening at the time of this test. It should be noted that after the electric device is tested, the switch (SW) can be opened irreversibly, for example, the switch piece can be removed or the switch (S
W) It is desirable to have a structure that can be removed.

【0024】次に、本発明の実施の形態を各種の具体例
にて説明する。なお、以下の各例では説明を判りやすく
するために部品定数などの数値、ディバイスの部品名な
どを具体的に開示するが、あくまでも例示であり、本発
明はこれら具体的な数値等に限定されるわけではない。 [利用形態例] 筐体の封印装置(以下、単に「封印装置」ともいう。)
は、図5に例示するような形態で利用される。
Next, embodiments of the present invention will be described with reference to various specific examples. In the following examples, numerical values such as component constants, device component names, etc. are specifically disclosed for easy understanding of the description, but they are merely examples, and the present invention is not limited to these specific numerical values. Not necessarily. [Application Example] Sealing device for housing (hereinafter, also simply referred to as "sealing device")
Is used in the form illustrated in FIG.

【0025】まず、図5(a)に示す例は、筐体1が底
部1aと箱1bとで構成され、箱1bが上方に(矢印A
に沿って)開く構造である。図5(b)に示す例では、
筐体3は箱状の外殻3aと内殻3bとで構成されて、内
殻3bが抽斗状に(矢印Bに沿って)開く構造である。
First, in the example shown in FIG. 5 (a), the housing 1 is composed of a bottom portion 1a and a box 1b, and the box 1b is upward (arrow A).
It is a structure that opens). In the example shown in FIG.
The housing 3 is composed of a box-shaped outer shell 3a and an inner shell 3b, and has a structure in which the inner shell 3b opens in a drawer shape (along arrow B).

【0026】図5(c)に示す例では、筐体5は金庫の
ように箱状の本体部5aとヒンジ5bにて本体部5aに
連結された扉部5cとで構成され、扉部5cがドア状に
(矢印Cに沿って)開閉される構造である。
In the example shown in FIG. 5C, the housing 5 is composed of a box-shaped main body 5a and a door 5c connected to the main body 5a by a hinge 5b like a safe, and the door 5c. Is a structure that is opened and closed like a door (along arrow C).

【0027】いずれの場合も、筐体1、3、5内に封印
装置10が設置されており、封印装置10の保護ケース
11(図3参照)の外面には検出素子となる検出スイッ
チSE(検出素子に該当)の可動片12が取り付けられ
ている。可動片12は導電性の良い弾性金属板(例えば
ばね用リン青銅)が用いられている。可動片12の片方
の端部は封印装置10の外面に固定され、他の端部は自
由端とされており、自由端は封印装置10から突出して
いる。
In either case, the sealing device 10 is installed in the housings 1, 3, and 5, and the detection switch SE (serving as a detection element) is provided on the outer surface of the protective case 11 (see FIG. 3) of the sealing device 10. A movable piece 12 (corresponding to a detection element) is attached. As the movable piece 12, an elastic metal plate having good conductivity (for example, phosphor bronze for spring) is used. One end of the movable piece 12 is fixed to the outer surface of the sealing device 10, the other end is a free end, and the free end projects from the sealing device 10.

【0028】一方、筐体1、3、5の可動部(箱1b、
内殻3b、扉部5c)には突起ないしは棒状のアクチュ
エータ14が取り付けられており、筐体1、3、5を閉
鎖した際にはアクチュエータ14が可動片12の突出部
分に当接し、可動片12を封印装置10の外面から離れ
させる方向に弾性変形させる。また、筐体1、3、5が
開かれると、アクチュエータ14が可動片12から離脱
するので、可動片12は弾性復帰する。
On the other hand, the movable parts of the casings 1, 3, 5 (the box 1b,
A protrusion or a rod-shaped actuator 14 is attached to the inner shell 3b and the door portion 5c), and when the casings 1, 3 and 5 are closed, the actuator 14 abuts on the protruding portion of the movable piece 12, and 12 is elastically deformed in the direction of separating it from the outer surface of the sealing device 10. When the casings 1, 3, 5 are opened, the actuator 14 is separated from the movable piece 12, so that the movable piece 12 elastically returns.

【0029】詳しい構造は後述するが、可動片12に外
力(ここではアクチュエータ14)が作用していない状
態では検出スイッチSEが閉(開封検出)であり、アク
チュエータ14が可動片12を弾性変形させると検出ス
イッチSEが開になる。
Although the detailed structure will be described later, the detection switch SE is closed (opening detection) when the external force (here, the actuator 14) is not acting on the movable piece 12, and the actuator 14 elastically deforms the movable piece 12. Then, the detection switch SE is opened.

【0030】封印装置10は、検出スイッチSEが閉に
なると(開封を検知すると)、これを記憶する。このと
き外部電源(図示では5V)が印加中なら直ちに報知手
段である緑色のLEDを消灯して異常(開封されたこ
と)を報知する。一方、外部電源が与えられていない時
であれば、その後に外部電源が与えられた際にLEDを
点灯させず、同様に異常を報知する。
When the detection switch SE is closed (when opening is detected), the sealing device 10 stores this. At this time, if the external power source (5V in the figure) is being applied, the green LED as the notification means is immediately turned off to notify the abnormality (opened). On the other hand, when the external power is not applied, the LED is not turned on when the external power is applied thereafter, and the abnormality is similarly notified.

【0031】図5(d)に示す例は、コード化された電
波、音波或いは光などを送出する報知手段(送信回路)
を設けた例である。筐体1及び封印装置10の構造は図
5(a)と同様であるが、LEDを廃止して(LEDを
備えてもよい。)送信回路を設けた点が異なる。
The example shown in FIG. 5D is a notification means (transmission circuit) for transmitting coded radio waves, sound waves or light.
Is an example in which is provided. The structures of the housing 1 and the sealing device 10 are the same as those in FIG. 5A, except that the LED is abolished (the LED may be provided) and a transmission circuit is provided.

【0032】この例の封印装置10は、検出スイッチS
Eの閉により開封を検知すると、これを記憶する。この
とき外部電源(図示では5V)が印加中なら直ちに報知
手段である送信回路によりレシーバ15に開封信号を送
信する。外部電源が与えられていない時であれば、その
後に外部電源が与えられた際に同様に開封信号を送信す
る。
The sealing device 10 of this example has a detection switch S
When the opening is detected by closing E, this is stored. At this time, if the external power source (5V in the figure) is being applied, the opening signal is immediately transmitted to the receiver 15 by the transmission circuit which is the notification means. When the external power supply is not applied, the opening signal is similarly transmitted when the external power supply is applied thereafter.

【0033】図5(d)に示す構成は、例えばパチンコ
店に設置されている遊技機(パチンコ機、パチスロ機な
ど)の制御基板を収納している基板ケース(筐体)に付
設するのに適している。すなわち、夜間などに侵入して
遊技機のROMを不正ROMと入れ替えてしまう犯罪が
行われても、次の朝、電源を投入すると、各遊技機の封
印装置10が異常の有無を送信してくるので、このよう
な犯罪が行われた(不正改造された)遊技機を直ちに発
見できる。勿論、そのためには電波、音波等をコード化
する公知技術を利用する。また、電波や音波(ワイヤレ
ス)に限らず、有線(光ファイバも含む)の通信でもよ
いことは当然である。
The configuration shown in FIG. 5 (d) is attached to a board case (housing) that houses a control board of a gaming machine (pachinko machine, pachi-slot machine, etc.) installed in a pachinko parlor, for example. Are suitable. That is, even if there is a crime that the ROM of the gaming machine is replaced with the illegal ROM by invading at night or the like, when the power is turned on next morning, the sealing device 10 of each gaming machine transmits the presence / absence of abnormality. Therefore, it is possible to immediately find a gaming machine in which such a crime has been committed (tampered with). Of course, for that purpose, a publicly known technique for coding radio waves, sound waves, etc. is used. Further, not limited to radio waves and sound waves (wireless), it goes without saying that wired (including optical fiber) communication may be used.

【0034】上記各例において、検出スイッチSEはメ
カ接点のノーマリーオープンに限らず、ノーマリークロ
ーズでもよいし、他の方式の検出素子を用いても構わな
い。また、検出スイッチSEを封印装置10の本体部分
と一体化した例を示したが、両者を分離して、例えば封
印装置10は筐体の奥の方に設置し、検出素子SEは扉
付近に配置する等しても、検出性能や不正に対する耐性
は低下しない。 [回路構成例1] 上記の利用形態例において説明した封印装置10の回路
構成例1を図1により説明する。
In each of the above examples, the detection switch SE is not limited to normally open mechanical contacts, but may be normally closed, or a detection element of another system may be used. Further, an example in which the detection switch SE is integrated with the main body of the sealing device 10 is shown, but the two are separated and, for example, the sealing device 10 is installed at the back of the housing, and the detection element SE is provided near the door. Even if they are arranged, the detection performance and the resistance to fraud will not decrease. [Circuit Configuration Example 1] A circuit configuration example 1 of the sealing device 10 described in the above-described usage example will be described with reference to FIG.

【0035】まず、コネクタCN−1、CN−2間には
外部電源5Vが印加可能とされている。図示は省略して
いるが、電源スイッチにて外部電源をオン、オフでき
る。コンデンサC1はノイズ対策部品であり、それ以外
の特段の作用は無い。コンデンサC6も同様である。
First, an external power supply of 5 V can be applied between the connectors CN-1 and CN-2. Although not shown, an external power supply can be turned on and off with a power switch. The capacitor C1 is a noise countermeasure component and has no other special action. The same applies to the capacitor C6.

【0036】抵抗R1は、封印装置10が組み込まれた
電気装置(例えば制御基板)のテスト時などに、コンデ
ンサC2(内部電源となる第1の電気2重層コンデンサ
(C2)である。)への充電を禁止するために設けられ
ているスイッチSWが閉じているときの電流制限の役目
を担う。
The resistor R1 is a capacitor C2 ( first electric double layer capacitor serving as an internal power supply ) when a test is performed on an electric device (for example, a control board) in which the sealing device 10 is incorporated.
(C2). ) Has a role of limiting the current when the switch SW provided for prohibiting the charging of the battery is closed.

【0037】スイッチSWの役割は、コンデンサC2と
並列にバイパスを形成するためである。前述したことで
はあるが、封印装置10をセットする際に電源(ここで
はコンデンサC2)が空の状態でなければ、セット時に
開封されたと記憶してしまう。封印装置10は、単独で
使用されるだけでなく、他の電気装置(例えば遊技機の
制御基板、クレジットカードリーダの制御基板等)に組
み込まれて用いられることがある。この場合、外部電源
(5V)は制御基板等から貰うことになる。その制御基
板等は、生産、出荷に際して、品質確認のために当然、
電気的試験が行われる。スイッチSWの役割は、このと
きにコンデンサC2が充電されるのを防止するために設
けられている。
The role of the switch SW is to form a bypass in parallel with the capacitor C2. As described above, if the power supply (here, the capacitor C2) is not empty when the sealing device 10 is set, it will be remembered that it was opened at the time of setting. The sealing device 10 may be used not only by itself but also by being incorporated in another electric device (for example, a control board of a gaming machine, a control board of a credit card reader, etc.). In this case, the external power supply (5V) is obtained from the control board or the like. The control board, etc. are of course
Electrical tests are performed. The role of the switch SW is provided to prevent the capacitor C2 from being charged at this time.

【0038】すなわち、制御基板等に組み込まれる場合
には、スイッチSWの接点SW1、SW2をスイッチバ
ーSW−Barで短絡した状態で制御基板等の電気的試
験を行った後、外部電源の5Vが無い状態でスイッチバ
ーSW−Barを除去してスイッチSWを開にし、封印
装置10を筐体内にセットしてから外部電源(5V)を
与えるという手順が守られる。以下、スイッチバーSW
−Barを除去済みとして説明する。
That is, when it is incorporated in a control board or the like, after the electrical test of the control board or the like is performed with the contacts SW1 and SW2 of the switch SW short-circuited by the switch bar SW-Bar, 5 V of the external power supply is applied. The procedure of removing the switch bar SW-Bar in the absence of the switch, opening the switch SW, setting the sealing device 10 in the housing, and then applying the external power supply (5 V) is maintained. Below, switch bar SW
-Explain Bar as removed.

【0039】外部電源は、抵抗R1、ダイオードD1を
介してコンデンサC2を充電する。図示ではコンデンサ
C2は0.33Fと比較的大きな容量値であることと、
内部抵抗が新品時でも75Ω程と大きく、長期に使用す
ると内部抵抗は1kΩ程にも増大(劣化)するので、充
電に要する時間は短くはない。実用的には、30分〜数
時間で充電されるのが望ましい。なお、制御基板等に組
み込まれる場合には、制御基板等の作動中に自然に充電
される。
The external power source charges the capacitor C2 via the resistor R1 and the diode D1. In the figure, the capacitor C2 has a relatively large capacitance value of 0.33F, and
Even if the internal resistance is new, it is as high as 75Ω, and if it is used for a long period of time, the internal resistance increases (deteriorates) as much as 1 kΩ, so the charging time is not short. Practically, it is desirable that the battery be charged in 30 minutes to several hours. When incorporated in a control board or the like, it is naturally charged during operation of the control board or the like.

【0040】ダイオードD1は、コネクタCN−1、C
N−2間を短絡させてコンデンサC2の電荷を放電させ
るのを防止するために設けてある。従って、順方向には
電圧降下が少なく逆方向には漏れ電流の少ない、小型シ
ョットキーダイオード、例えば1SS332等が望まし
い。
The diode D1 has connectors CN-1, C
It is provided in order to prevent short circuit between N-2 and discharge of the electric charge of the capacitor C2. Therefore, a small Schottky diode, such as 1SS332, which has a small voltage drop in the forward direction and a small leakage current in the reverse direction is desirable.

【0041】コンデンサC2の+極は、抵抗R3を介し
てコンデンサC3の+極と検出スイッチSEの一方の接
点SE−1と結ばれ、またC−MOSバッファQ1(図
示の例はAND回路TC7SH08F)の電源端子VD
Dとも結ばれている。
The + pole of the capacitor C2 is connected to the + pole of the capacitor C3 and one contact SE-1 of the detection switch SE via the resistor R3, and the C-MOS buffer Q1 (an example shown in the figure is an AND circuit TC7SH08F). Power supply terminal VD
It is also tied to D.

【0042】コンデンサC3は検出スイッチSEが作動
した際に、後述するコンデンサC4へ効率よく電荷を渡
す作用がある。今、コンデンサC2の電位が4Vあっ
て、内部抵抗が500Ωに劣化していたとする。この状
態でC−MOSバッファQ1がオンすると、コンデンサ
C2からコンデンサC5(記憶素子となる第2の電気2
重層コンデンサ(C5)である。)に向かって瞬間的に
4V/500Ω=8mA(簡略化されており、実際は4
V/(500Ω+C5の抵抗値+R6))が流れ、図中
の点P−2の電位は4V−500Ω×8mA≒0Vと、
電位が無くなる。一方、抵抗R3を介して充電されたコ
ンデンサC3の電位(点P−3の電位)は4Vのままで
ある。従って、コンデンサC3からダイオードD2を介
してコンデンサC4に効率よく電荷を与えることができ
る。
The capacitor C3 has an effect of efficiently transferring charges to the capacitor C4, which will be described later, when the detection switch SE operates. Now, it is assumed that the potential of the capacitor C2 is 4V and the internal resistance is deteriorated to 500Ω. When the C-MOS buffer Q1 is turned on in this state, the capacitors C2 to C5 ( the second electricity
It is a multilayer capacitor (C5). 4V / 500Ω = 8mA (simplified, actually 4V
V / (500Ω + resistance value of C5 + R6)) flows, and the potential at point P-2 in the figure is 4V-500Ω × 8mA≈0V,
The potential disappears. On the other hand, the potential of the capacitor C3 (potential at the point P-3) charged through the resistor R3 remains 4V. Therefore, the electric charge can be efficiently given from the capacitor C3 to the capacitor C4 via the diode D2.

【0043】抵抗R3には、点P−2の電位が下がって
も点P−3の電位を急速には低下させないという上述の
役目の他に、もう一つの重要な役目がある。封印装置1
0の場合、上記の利用形態例にも示したとおり、検出ス
イッチSEは、どうしても保護ケース11の外部に出や
すい。この場合、検出スイッチSEの接点SE−1とグ
ランド(コネクタCN−2)間を短絡させて内部電源で
あるコンデンサC2の放電を図るという不正を防止する
手だてが必要となる。
The resistor R3 has another important role in addition to the above-mentioned role of not rapidly reducing the potential of the point P-3 even if the potential of the point P-2 is lowered. Sealing device 1
In the case of 0, as shown in the above-described usage example, the detection switch SE is apt to come out of the protective case 11 by any means. In this case, it is necessary to make a short circuit between the contact SE-1 of the detection switch SE and the ground (connector CN-2) to discharge the capacitor C2, which is an internal power supply, to prevent fraud.

【0044】抵抗R3のもう一つの重要な役目とは、こ
の短絡によるコンデンサC2の放電を防止することにあ
る。図示の例では抵抗R3は10kΩであり、104×
0.33F≒3300秒の時定数となり、放電させるの
は容易ではない。さらに抵抗R3を100kΩなどにす
ればコンデンサC2の放電はほぼ不可能である。
Another important role of the resistor R3 is to prevent discharge of the capacitor C2 due to this short circuit. In the illustrated example, the resistance R3 is 10 kΩ and 10 4 ×
Since the time constant is 0.33F≈3300 seconds, it is not easy to discharge. Furthermore, if the resistance R3 is set to 100 kΩ or the like, it is almost impossible to discharge the capacitor C2.

【0045】検出スイッチSEの接点SE−1、SE−
2間は、筐体が開封されない限り可動片12にて閉じら
れることはなく、ノーマリーオープンである。その状態
ではコンデンサC4は充電されることなく、C−MOS
バッファQ1の入力端子INが結ばれている点P−5の
電位はL、C−MOSバッファQ1の出力もLであり、
C−MOSインバータQ2(図示の例はTC7SH04
F)の入力である点P−6の電位もL≒0Vである。
Contact points SE-1 and SE- of the detection switch SE
The space between the two is normally open without being closed by the movable piece 12 unless the housing is opened. In this state, the capacitor C4 is not charged and the C-MOS
The potential at the point P-5 where the input terminal IN of the buffer Q1 is connected is L, and the output of the C-MOS buffer Q1 is also L,
C-MOS inverter Q2 (TC7SH04 in the illustrated example)
The potential at the point P-6, which is the input of F), is also L≈0V.

【0046】ここで外部電源が与えられている状態か否
かで封印装置10の動作は2種類に分かれる。外部電源
が与えられている状態においては、抵抗R4と抵抗R5
の中間点は2Vになるように設計され、C−MOSイン
バータQ2の電源として与えられている。また、抵抗R
5と抵抗R6の中間点は0.4Vになるように設計さ
れ、C−MOSインバータQ2の入力(点P−6の電
位)は0.4Vになる。この入力電位0.4Vは、C−
MOSインバータQ2においてL入力と判定される保証
値0.5Vよりさらに低いため、C−MOSインバータ
Q2の出力にはHである約2Vが発生し、トランジスタ
TRを介して緑LEDを点灯させ、「安全状態=開封さ
れていない」を報知する。
Here, the operation of the sealing device 10 is divided into two types depending on whether or not the external power supply is applied. When the external power supply is applied, the resistors R4 and R5
The intermediate point of is designed to be 2V and is supplied as the power source of the C-MOS inverter Q2. Also, the resistance R
The intermediate point between 5 and the resistor R6 is designed to be 0.4V, and the input of the C-MOS inverter Q2 (potential at the point P-6) is 0.4V. This input potential 0.4V is C-
Since the MOS inverter Q2 is lower than the guaranteed value 0.5V judged to be L input, about 2V which is H is generated at the output of the C-MOS inverter Q2, and the green LED is turned on via the transistor TR, "Safety state = not opened".

【0047】外部電源が与えられていない状態では、抵
抗R4を介するC−MOSインバータQ2への電源は与
えられず、不作動になる。また、抵抗R2を介する緑L
EDへの電源も与えられないので、これも不灯である。
勿論、外部電源が与えられた瞬間に上記の通り緑LED
が点灯して、「安全」を報知する。
In the state where the external power supply is not supplied, the power supply to the C-MOS inverter Q2 via the resistor R4 is not supplied and the operation is disabled. Also, the green L through the resistor R2
This is also non-lighting, as no power is supplied to the ED.
Of course, at the moment when the external power supply is applied, the green LED as described above
Lights up to inform you of "safety".

【0048】次に、検出スイッチSEが作動した場合
(筐体が開封された場合)を説明する。筐体の開封によ
って検出スイッチSEの接点SE−1、SE−2が閉さ
れた瞬間に、コンデンサC3の電荷がダイオードD2を
介してコンデンサC4へと渡される。今、コンデンサC
3の電位が4Vで、コンデンサC3、C4の静電容量値
が各々1μFと0.1μFであれば、説明を簡明にする
ためにまずダイオードD2が無いとして、4V×1μF
=x×1.1μFとなり、x≒3.6Vになる。ダイオ
ードD2の電圧降下を0.4Vとすると、コンデンサC
4の電位、すなわち点P−5の電位、C−MOSバッフ
ァQ1の入力は3.2Vとなる。
Next, the case where the detection switch SE operates (when the casing is opened) will be described. At the moment when the contacts SE-1 and SE-2 of the detection switch SE are closed by opening the casing, the charge of the capacitor C3 is passed to the capacitor C4 via the diode D2. Now capacitor C
If the potential of 3 is 4V and the capacitance values of the capacitors C3 and C4 are 1 μF and 0.1 μF, respectively, first, to simplify the explanation, it is assumed that there is no diode D2 and 4V × 1 μF.
= X × 1.1 μF, and x≈3.6V. If the voltage drop of the diode D2 is 0.4V, the capacitor C
4, the potential of the point P-5 and the input of the C-MOS buffer Q1 are 3.2V.

【0049】ここでダイオードD2は、抵抗R3の役割
説明でも述べたように、検出スイッチSEの接点SE−
2とグランド(CN−2)間を短絡させてコンデンサC
4の電荷を放電させるという不正行為を防止する役割を
持つ。
Here, as described in the explanation of the role of the resistor R3, the diode D2 has the contact SE- of the detection switch SE.
2 and the ground (CN-2) are short-circuited to make a capacitor C
It has a role of preventing an illegal act of discharging the electric charge of 4.

【0050】C−MOSバッファQ1の採用は、コンデ
ンサC2の電荷をコンデンサC5に効率よく受け渡す作
用においてきわめて重要である。前述と同条件として、
コンデンサC2の電位が4V、内部抵抗は500Ωと
し、コンデンサC5は0.047Fの容量で内部抵抗は
初品特性の120Ωとする。
The adoption of the C-MOS buffer Q1 is extremely important in the function of efficiently transferring the charge of the capacitor C2 to the capacitor C5. Under the same conditions as above,
The potential of the capacitor C2 is 4V, the internal resistance is 500Ω, the capacitor C5 has a capacity of 0.047F, and the internal resistance is 120Ω which is the initial product characteristic.

【0051】良く知られているように、C−MOSゲー
トは、入力電圧がほぼ電源電圧の1/2より上か下かで
出力のL、Hが決まる。本例では電源電圧はコンデンサ
C2の4Vであり、入力電圧は上記計算の3.2Vで2
V(電源電圧の1/2)を上回っているから、出力もH
となる。なお、C−MOSゲート内では、電源端子VD
D−出力端子OUT間が抵抗体となる。C−MOSバッ
ファQ1は、電源電圧が2Vどころか1V程に低下して
も、入力電圧がHである限り出力はHであり、この特性
が本発明での性能発揮に大いに役立っている。
As is well known, in the C-MOS gate, L and H of the output are determined depending on whether the input voltage is above or below 1/2 of the power supply voltage. In this example, the power supply voltage is 4V of the capacitor C2, and the input voltage is 3.2V of the above calculation, which is 2V.
Since it exceeds V (1/2 of the power supply voltage), the output is also H
Becomes In the C-MOS gate, the power supply terminal VD
A resistor is provided between the D-output terminal OUT. The output of the C-MOS buffer Q1 is H as long as the input voltage is H, even if the power supply voltage is lowered to about 1V instead of 2V, and this characteristic is very useful for the performance of the present invention.

【0052】またコンデンサC4の電荷はC−MOSバ
ッファQ1の入力抵抗がきわめて大きいため、長時間に
わたって電圧降下が起こらず、C−MOSバッファQ1
を長時間にわたってオン状態に保つ。
Since the input resistance of the C-MOS buffer Q1 is extremely large, the charge of the capacitor C4 does not cause a voltage drop over a long period of time, and the C-MOS buffer Q1 does not have a voltage drop.
Keep it on for a long time.

【0053】このコンデンサC2〜C−MOSバッファ
Q1〜コンデンサC5のループが、0.047F×(5
00Ω+120Ω+抵抗R6の170Ω)≒37秒と大
きな時定数を持つので、長い時間をかけてコンデンサC
2の電荷をコンデンサC5に渡せることは重要である。
The loop of the capacitors C2 to C-MOS buffer Q1 to the capacitor C5 is 0.047F × (5
00Ω + 120Ω + 170Ω of resistor R6) ≈ 37 seconds, which has a large time constant, so it takes a long time to obtain the capacitor C.
It is important to be able to pass a charge of 2 to the capacitor C5.

【0054】次に、コンデンサC5に蓄えられる電荷を
計算する。ただし、充電の終期では電流値はほとんど0
になるため、内部抵抗(コンデンサC2、コンデンサC
5の双方)と抵抗R6での電圧降下は無視する。また、
電荷移動中のジュール熱による損失も無視する。
Next, the charge stored in the capacitor C5 is calculated. However, the current value is almost 0 at the end of charging.
Internal resistance (capacitor C2, capacitor C
5) and the voltage drop across resistor R6. Also,
The loss due to Joule heat during charge transfer is also ignored.

【0055】この条件で、0.33F×4V=(0.3
3+0.047)F×xVとなり、x≒3.5である。
この計算例では、電荷の授受の後には、コンデンサC5
に3.5Vの電位−ダイオードD3の電圧降下0.4V
=3.1Vが発生する。
Under this condition, 0.33F × 4V = (0.3
3 + 0.047) F × xV, and x≈3.5.
In this calculation example, after the transfer of the electric charge, the capacitor C5
Potential of 3.5V-voltage drop of diode D3 0.4V
= 3.1V is generated.

【0056】なお、ダイオードD3はC−MOSバッフ
ァQ1の出力端子OUTがLのときにコンデンサC5か
らの電荷流出を阻止する。0.047Fの容量のコンデ
ンサC5で電圧3.1Vが0.6Vに低下するまでが
(抵抗R6で0.4Vのバイアスを掛けているため、
0.6+0.4=1Vが、2V電源電圧で作動するC−
MOSインバータQ2にL、H反転レベルである。)、
記憶素子としてのコンデンサC5の記憶時間である。
The diode D3 blocks the charge outflow from the capacitor C5 when the output terminal OUT of the C-MOS buffer Q1 is L. Until the voltage of 3.1V drops to 0.6V with the capacitor C5 having the capacity of 0.047F (because the bias of 0.4V is applied by the resistor R6,
0.6 + 0.4 = 1V is C- that operates with a 2V power supply voltage
The L and H inversion levels are applied to the MOS inverter Q2. ),
This is the storage time of the capacitor C5 as a storage element.

【0057】C−MOSインバータQ2の入力電流とダ
イオードD3の漏れ電流の合計は0.1μA程であり、
コンデンサC5に3.1V印加時の抵抗で表すと3.1
V/0.1μA≒30MΩで、0.047Fとの時定数
は30MΩ×0.047F=1.4×106秒=(1.
4×106)/3.6×103時間=3.9×102時間
となり、48時間を大幅に上回っている。
The total of the input current of the C-MOS inverter Q2 and the leakage current of the diode D3 is about 0.1 μA,
It is 3.1 when expressed by the resistance when 3.1 V is applied to the capacitor C5.
V / 0.1 μA≈30 MΩ, the time constant with 0.047 F is 30 MΩ × 0.047F = 1.4 × 10 6 seconds = (1.
4 × 10 6 ) /3.6×10 3 hours = 3.9 × 10 2 hours, which is far more than 48 hours.

【0058】ところで、部品の特性のばらつき、特にダ
イオードD3やC−MOSインバータQ2の半導体の漏
れ電流値が温度により大きく変化することに関して注意
する必要がある。ここでは、上記計算の基となった漏れ
電流値0.1μAが増加する危険が残るということであ
る。また、計算に入れなかったコンデンサC5の自己放
電分も無視できない。しかし、そのいずれもが電圧が高
い時は多いが電圧が低くなれば少なくなる性質のもので
あり、本発明ではこの点を有効に利用している。
By the way, it is necessary to pay attention to the variation in the characteristics of the parts, in particular, the leakage current value of the diode D3 and the semiconductor of the C-MOS inverter Q2 greatly changes depending on the temperature. Here, there is a risk that the leakage current value of 0.1 μA, which is the basis of the above calculation, increases. Also, the self-discharged amount of the capacitor C5 that cannot be calculated cannot be ignored. However, all of them have the property of increasing when the voltage is high, but decreasing when the voltage is low, and the present invention effectively utilizes this point.

【0059】コンデンサC5の電位が例えば3.1Vか
ら0.8Vまで低下したとする。その後0.8Vから
0.7Vまで0.1V低下する時間は初期の3.1Vか
ら3.0Vまでの0.1V低下に比べて著しく長い時間
を要する。
It is assumed that the potential of the capacitor C5 drops from 3.1V to 0.8V, for example. After that, the time required to decrease 0.1V from 0.8V to 0.7V requires a significantly longer time than the time required to decrease 0.1V from 3.1V to 3.0V in the initial stage.

【0060】外部電源5Vが与えられていない状態で、
コンデンサC5の電位が上記のように0.7Vであった
として、次に外部電源が与えられると、抵抗R4、R
5、R6により外部電源5Vが分圧されて抵抗R6には
0.4Vが発生する。すなわちC−MOSインバータQ
2の入力電圧は0.7+0.4=1.1Vとなり、2V
(C−MOSインバータQ2電源電圧)の1/2の1V
より高い電圧として作用してC−MOSインバータQ2
の出力をLにする。それによりトランジスタTRがオフ
になるから緑LEDは点灯せず、「安全でない=開封さ
れた」ことを報知する。
In a state where the external power source 5V is not applied,
Assuming that the potential of the capacitor C5 is 0.7 V as described above, when the external power supply is applied next, the resistors R4 and R
The external power source 5V is divided by 5 and R6, and 0.4V is generated in the resistor R6. That is, the C-MOS inverter Q
The input voltage of 2 is 0.7 + 0.4 = 1.1V, which is 2V
1V which is 1/2 of (C-MOS inverter Q2 power supply voltage)
Acting as a higher voltage, the C-MOS inverter Q2
Output of L. As a result, the transistor TR is turned off, so that the green LED does not light up, notifying that "unsafe = opened".

【0061】上記した抵抗R6によるバイアスが無い場
合、コンデンサC5の電位0.7V(1V未満)ではC
−MOSインバータQ2の出力はHになるので、トラン
ジスタTRがオン、緑LEDが点灯し、開封されたこと
を報知できない(見逃してしまう)。
When there is no bias due to the resistor R6 described above, when the potential of the capacitor C5 is 0.7 V (less than 1 V), C
-Since the output of the MOS inverter Q2 becomes H, the transistor TR is turned on, the green LED is turned on, and it is not possible to notify (missing) that the package has been opened.

【0062】抵抗R6によるバイアスを受けるコンデン
サC5は放電が緩慢であり、バイアスされてもC−MO
SインバータQ2の出力をLにできない電位になるまで
極めて長時間を要するから、部品の小型化にもかかわら
ず長時間記憶する上で極めて大きな効果が得られる。
The capacitor C5, which is biased by the resistor R6, discharges slowly, and even if biased, the C-MO
Since it takes an extremely long time to reach a potential at which the output of the S inverter Q2 cannot be set to L, an extremely large effect can be obtained in storing for a long time despite the miniaturization of parts.

【0063】なお、外部電源が与えられておらず、開封
によりコンデンサC5に電圧が発生しているとき、C−
MOSインバータQ2は電源が無いのに入力端子に電圧
があるという状態になる。通常のC−MOSゲートで
は、このような状態では破壊されるか、入力端子から電
源端子へと電流が流れてしまう(コンデンサC5の電荷
が失われる)おそれがある。しかし、本例のC−MOS
インバータQ2は例えば図6に示すような回路構成のC
−MOSゲートを採用してこれらの不具合を防止してい
る。すなわち、C−MOSインバータQ2は、図6に例
示するように(図6の構成に限らない。)、電源電圧が
与えられている時でも、与えられていないときでも入力
電流が実質的に流れない形式のものが使われる。 [回路構成例2] 図2に示すのは、図1(回路構成例1)の半導体部分を
集積回路にした例である。集積回路ICの端子P−1〜
P−9はそれぞれ図1の点P−1〜P−9に対応してい
る。また抵抗R1〜R6、コンデンサC1〜C6、検出
スイッチSE、スイッチSW等は図1とまったく同じで
ある。
When the external power supply is not applied and a voltage is generated in the capacitor C5 due to opening, C-
The MOS inverter Q2 is in a state where there is a voltage at the input terminal although there is no power supply. A normal C-MOS gate may be destroyed in such a state, or a current may flow from the input terminal to the power supply terminal (charge of the capacitor C5 is lost). However, the C-MOS of this example
The inverter Q2 is, for example, C having a circuit configuration as shown in FIG.
A MOS gate is used to prevent these problems. That is, as illustrated in FIG. 6 (not limited to the configuration of FIG. 6), the C-MOS inverter Q2 has an input current that substantially flows when the power supply voltage is applied or not applied. The one with no format is used. [Circuit Configuration Example 2] FIG. 2 shows an example in which the semiconductor portion of FIG. 1 (circuit configuration example 1) is an integrated circuit. Terminals P-1 to 1 of the integrated circuit IC
P-9 corresponds to points P-1 to P-9 in FIG. 1, respectively. The resistors R1 to R6, the capacitors C1 to C6, the detection switch SE, the switch SW and the like are exactly the same as those in FIG.

【0064】ここで特に説明したいことの一つは、図1
におけるダイオードD1、D2、D3は必ずしもダイオ
ード、特にショットキーダイオードに限定しなくてもよ
いことである。具体的には、近年の半導体技術では製造
プロセスに応じた機能部品を作り込めることから、ダイ
オードは、例えばアナログスイッチ(TC4S66F等
のゲート機能改良品)にすれば、C−MOSバッファQ
1、C−MOSインバータQ2と同一工法でこれらと同
時に簡単に作成できるということである。すなわち、図
1で示したダイオードD1〜D3は、例えば集積回路に
したときには、一方向には電流を流すが逆方向には電流
を流さない部分ととるべきである。
One of the points to be particularly explained here is that in FIG.
It is to be understood that the diodes D1, D2 and D3 in (4) are not necessarily limited to diodes, especially Schottky diodes. Specifically, in recent semiconductor technology, since functional parts can be created according to the manufacturing process, if the diode is, for example, an analog switch (gate function improved product such as TC4S66F), the C-MOS buffer Q
1 and the C-MOS inverter Q2 can be easily manufactured simultaneously with the same method. That is, the diodes D1 to D3 shown in FIG. 1 should be a part that allows a current to flow in one direction but does not flow in the opposite direction when it is formed as an integrated circuit, for example.

【0065】図1のトランジスタTRに関しても、上記
ダイオードの場合で示したのと同様の理由で、例えば集
積回路にしたときには、C−MOSインバータQ2の状
態に応じて緑LEDをオン、オフさせる部分ととるべき
である。
Also for the transistor TR of FIG. 1, for the same reason as shown in the case of the diode, for example, in the case of an integrated circuit, a portion for turning on / off the green LED according to the state of the C-MOS inverter Q2. Should be taken.

【0066】また、回路構成例1、2に共通するが、C
−MOSバッファQ1は通常の信号処理としての動作で
はなくて、コンデンサC2の電荷すなわちエネルギをコ
ンデンサC5へ転送するという特別な使い方をされてい
る。これは正の信号を受け取ると正のエネルギを出力す
るという意味であり、電源の極性を逆にすれば、負の信
号を受け取ると負のエネルギを出力するとも表現でき
る。いずれにしろ、正は正に、負は負として作用するた
め「バッファ」といえる。
Further, as common to the circuit configuration examples 1 and 2, C
The MOS buffer Q1 is not used as a normal signal processing operation, but is used in a special way of transferring the electric charge, that is, the energy of the capacitor C2 to the capacitor C5. This means that positive energy is output when a positive signal is received, and it can be expressed that negative energy is output when a negative signal is received by reversing the polarity of the power supply. In any case, positive acts as positive and negative acts as negative, so it can be called a "buffer".

【0067】同様に、C−MOSインバータQ2に関し
ても、図1に示すトランジスタTRを駆動する信号とし
てH入力時はLを、L入力時はHを出力するのが好都合
であるだけであり、出力先(ここではトランジスタT
R)の形態に応じてH入力時はHを、L入力時はLを出
力しても有効な処理となることは明らかであり、インバ
ータに限定する必要は何らなく、C−MOSゲートであ
ればよい。
Similarly, regarding the C-MOS inverter Q2, it is convenient to output L as a signal for driving the transistor TR shown in FIG. 1 at the time of H input and H at the time of L input. Destination (transistor T here
According to the form of (R), it is clear that even if H is input at the time of H input and L is output at the time of L input, the effective processing is possible. Good.

【0068】同じく緑LEDも説明を簡明にするための
事例であり、報知手段として例えば複数の表示素子、音
声、コード化した電波、音波、光等に変更できること、
またこれらを組み合わせて用いることも明らかである。 [封印装置の構造例] 図3に示すように、封印装置10は、図1に示した回路
部品をプリント基板20に実装して構成されている。
Similarly, the green LED is also an example for simplifying the explanation, and it can be changed to a plurality of display elements, voice, coded radio waves, sound waves, light, etc. as the notification means.
It is also clear that these are used in combination. [Structural Example of Sealing Device] As shown in FIG. 3, the sealing device 10 is configured by mounting the circuit components shown in FIG. 1 on the printed circuit board 20.

【0069】プリント基板20は不正行為を防ぐ目的で
4層基板とされている。プリント基板20に実装された
各部品中、符号R1R2R3、D1D2D3、C1C4
C6、R4R5R6は図1の回路図に各符号で示される
部品を集合した部材(例えばR1R2R3は抵抗R1、
R2、R3を集合した部材)を示し、R3、C3、Q
1、Q2、TR、C2、C5は図1の回路図の各符号の
ままの部品である。またコネクタCNに、図1の回路図
に示したコネクタCN−1〜4を集約してある。
The printed board 20 is a four-layer board for the purpose of preventing fraud. Among the components mounted on the printed circuit board 20, reference numerals R1R2R3, D1D2D3, C1C4
C6 and R4R5R6 are members (for example, R1R2R3 is a resistance R1,
R2, R3 are gathered together), R3, C3, Q
1, Q2, TR, C2, and C5 are components with the same reference numerals in the circuit diagram of FIG. Further, the connectors CN-1 to 4 shown in the circuit diagram of FIG. 1 are integrated in the connector CN.

【0070】コンデンサC2、コンデンサC5のマイナ
ス端子はプリント基板20の穴21a、21bに貫通し
ており、コネクタCNと共にハンダ槽でハンダ付けされ
ている。コンデンサC2、コンデンサC5のプラス端子
は、プリント基板20上面のパターン22a、22bに
ハンダ付けされている。
The minus terminals of the capacitors C2 and C5 penetrate through the holes 21a and 21b of the printed board 20 and are soldered together with the connector CN in a solder bath. The positive terminals of the capacitors C2 and C5 are soldered to the patterns 22a and 22b on the upper surface of the printed board 20.

【0071】コネクタCNの隣には、スイッチSWの接
点SW1、SW2がパターンとして配されており、スイ
ッチバーSW−Barが接点SW1、SW2にハンダ付
けされている。スイッチバーSW−Barには取手部2
3が設けられており、この取手部23を引っ張ると、パ
ターンである接点SW1、SW2を引きちぎる(スイッ
チSWを不可逆的にオフにする)ことができる。
Next to the connector CN, contacts SW1 and SW2 of the switch SW are arranged as a pattern, and a switch bar SW-Bar is soldered to the contacts SW1 and SW2. Handle part 2 for switch bar SW-Bar
3 is provided, and when the handle portion 23 is pulled, the contacts SW1 and SW2 that are patterns can be torn off (the switch SW is irreversibly turned off).

【0072】プリント基板20の下面側には、検出スイ
ッチSEの接点SE−1、SE−2が配され、接点SE
−1にはスポット溶接やハンダ付け等(導電性の固着手
段)によって可動片12の固定端が固着されている。
On the lower surface side of the printed circuit board 20, contacts SE-1 and SE-2 of the detection switch SE are arranged.
The fixed end of the movable piece 12 is fixed to -1 by spot welding, soldering, or the like (conductive fixing means).

【0073】前述したとおり、可動片12は導電性の良
い弾性金属板であり、外力が及ぼされなければ自由端側
が接点SE−2に接触して接点SE−1、SE−2間を
閉にするが、自由端側をアクチュエータ14で押される
と弾性変形して接点SE−2から離脱する(検出スイッ
チSEが開になる)。
As described above, the movable piece 12 is an elastic metal plate having good conductivity, and if no external force is exerted, the free end side contacts the contact SE-2 and closes the contacts SE-1 and SE-2. However, when the free end side is pushed by the actuator 14, it elastically deforms and separates from the contact SE-2 (the detection switch SE opens).

【0074】プリント基板20の配線状態は図示しない
が、上述の(図1に示した)各部品が実装されて、図1
に示した回路が完成している。このプリント基板20
は、接着、溶着等の手段で保護ケース11に収納される
が、保護ケース11に収まるのは2点鎖線E1で示す位
置から可動片12が突出している端部E2までの範囲で
あり、スイッチSW及びコネクタCNは保護ケース11
の外に出ている。また下面側の検出スイッチSE等も外
部に出ている。既に説明したことではあるが、これら外
部に出ている部分を利用して不正行為を行うことはまず
不可能であるから、保護ケース11に収容しなくても問
題はない。 [封印装置の構造例2] 図4に示すのは、封印装置10を他の電気装置例えば制
御基板に直接ハンダ付けして組み込むのに好適な例であ
る。
Although the wiring state of the printed circuit board 20 is not shown, the above-mentioned components (shown in FIG. 1) are mounted and
The circuit shown in is completed. This printed circuit board 20
Is accommodated in the protective case 11 by means such as adhesion or welding. The protective case 11 is accommodated in the range from the position indicated by the chain double-dashed line E1 to the end E2 where the movable piece 12 projects, SW and connector CN are protective cases 11
Out of. Further, the detection switch SE on the lower surface side is also outside. As described above, since it is impossible to carry out a fraudulent act by utilizing these parts exposed to the outside, there is no problem even if they are not housed in the protective case 11. [Structural Example 2 of Sealing Device] FIG. 4 shows an example suitable for incorporating the sealing device 10 by directly soldering it to another electric device, for example, a control board.

【0075】この例では、図3の2点鎖線E1〜端部E
2に対応する領域が樹脂でディップモールドされてお
り、保護ケース11は用いられない。ディップモールド
は図4の1−Cのラインまでであり、リードCN−1〜
CN−4(それぞれ図1、図3のコネクタCN−1〜C
N−4に対応)、リードSE−1、SE−2(それぞれ
接点SE−1、SE−2に対応)及びスイッチSWの領
域は保護されていないが、図1、図3で説明したよう
に、これらを利用しても不正により記憶を消したりでき
ない部分である。
In this example, the two-dot chain line E1 to end E of FIG.
The region corresponding to 2 is dip-molded with resin, and the protective case 11 is not used. The dip mold is up to line 1-C in FIG. 4, and leads CN-1 to
CN-4 (connectors CN-1 to C in FIGS. 1 and 3 respectively)
N-4), leads SE-1 and SE-2 (corresponding to contacts SE-1 and SE-2, respectively) and the area of the switch SW are not protected, but as described in FIGS. However, even if these are used, the memory cannot be erased due to fraud.

【0076】スイッチSWのスイッチバーSW−Bar
は、コの字状のばね材で、装着されているときは接点S
W1、SW2を短絡させるが、これを矢印方向に引いて
取り外せばスイッチSWを開にできる。[使用方法]次
に、筐体の用途等に応じて2種類に分かれる、封印装置
10の使用方法を説明する。
Switch bar of switch SW SW-Bar
Is a U-shaped spring material and has a contact S when mounted.
Although W1 and SW2 are short-circuited, the switch SW can be opened by pulling this in the direction of the arrow and removing it. [Usage Method] Next, the usage method of the sealing device 10, which is divided into two types according to the usage of the housing and the like, will be described.

【0077】第1は、筐体が閉じられたら例えば破棄さ
れるまで開いてはいけない用途、例えばパチンコ機やパ
チスロ機の制御基板、クレジットカード等のカードリー
ダの制御基板等を収容している筐体に適用する場合であ
る。
First, when the housing is closed, it should not be opened until it is discarded, for example, a housing for housing a control board of a pachinko machine or a pachi-slot machine, a control board of a card reader such as a credit card, or the like. This is the case when applied to the body.

【0078】パチンコ機やパチスロ機の制御基板には、
監督機関で試験されて許可されたプログラムのマイコン
のみが搭載を認められているから、これを収容している
筐体を開封して異なったプログラムのマイコンに交換す
る等はあってはならない。また、カードリーダにおいて
は暗証番号を取り扱うため、暗証番号を記憶する部材を
制御基板に不正に追加して悪用することは厳禁で、破棄
されるまで筐体が開かれることがあってはならない。
The control board of the pachinko machine or pachi-slot machine,
Only the microcomputer of the program that has been tested and approved by the supervisory organization is allowed to be installed. Therefore, it is not allowed to open the case housing it and replace it with a microcomputer of a different program. Further, since the card reader handles the personal identification number, it is strictly prohibited to illegally add a member for storing the personal identification number to the control board for misuse, and the housing should not be opened until it is discarded.

【0079】これらの用途には、図3に示した封印装置
10を、上記の制御基板から外部電源を受け取るように
設置すればよい。また、図4の封印装置10を用いても
よい。制御基板の稼働中、非稼働中を問わず、内部電源
(コンデンサC2)で常時監視し、開封があった場合に
は、その後長時間にわたって(48時間以上)記憶を保
持し、異常を報知でき、開封への対処を促すことができ
る。ただし、コンデンサC5の電荷が無くなれば(記憶
消滅)、正常状態に復帰する。
For these purposes, the sealing device 10 shown in FIG. 3 may be installed so as to receive an external power source from the control board. Moreover, you may use the sealing device 10 of FIG. Regardless of whether the control board is operating or not, the internal power supply (capacitor C2) is constantly monitored, and if it is opened, the memory can be retained for a long time (48 hours or more) and the abnormality can be reported. , It is possible to encourage the handling of opening. However, when the electric charge of the capacitor C5 disappears (memory disappears), the normal state is restored.

【0080】他の使用方法は、金庫等のように必要に応
じて適宜開閉される筐体への適用である。この場合は、
使用者が自分で開けても、封印装置10は異常として記
憶してしまい、図1のコンデンサC5の電荷が空になっ
て記憶が消えるまで再度の利用ができない。
Another method of use is to apply it to a casing that can be opened and closed as needed, such as a safe. in this case,
Even if the user opens it by himself, the sealing device 10 stores it as an abnormality and cannot reuse it until the charge of the capacitor C5 in FIG. 1 becomes empty and the storage is erased.

【0081】本発明は、外部電源が与えられているとき
もいないときも、筐体が開かれたことを検知し、これを
長時間(48時間以上)記憶し、電気ノイズを与えて
も、封印装置10の各露出部を細工しても記憶を消すこ
とはできず、不正に対する耐性が高いことを特徴として
いるため、必要に応じて随時開閉される筐体への適用に
不便さがある。
According to the present invention, it is possible to detect that the housing is opened, store it for a long time (48 hours or more), and give an electric noise, whether or not the external power supply is applied. Even if each exposed part of the sealing device 10 is modified, the memory cannot be erased, and since it is characterized by high resistance to fraud, it is inconvenient to apply it to a case that is opened and closed as needed. .

【0082】しかしながら、この点は本質的なことを述
べてもいる。すなわち、利便性を高め、特定の人の開閉
には感知せず、他の人の開閉には感知するとなれば、従
来の金庫の鍵と同じことになり、不正の介入を許す糸口
となる。
However, this point also states that it is essential. That is, if the convenience is improved and the opening and closing of a specific person is not detected, and the opening and closing of another person is detected, the key is the same as the key of the conventional safe, which is a clue to allow unauthorized intervention.

【0083】なお、このような仕様にできるだけ対応す
るには、記憶時間を、例えば12時間程に短くすること
が有効である。その具体的な手段を図1に基づいて説明
する。まずは、コンデンサC2の容量値を小さくして、
外部電源5Vは常に与えているのを正常動作とする。万
一、不正行為者が外部電源5Vを断にしてから筐体を開
いても、1回分はコンデンサC5へ充電可能な程度にコ
ンデンサC2の容量値を小さくしておくのである。又、
コンデンサC5の容量値を例えば0.022Fと小さく
するとか、抵抗R6によるバイアス値を0に近づけると
かで記憶時間を短くするのである。さらに、コンデンサ
C2の電荷を積極的に空にするために抵抗R3の値を小
さくし、かつ検出スイッチSEの接点SE−1とコネク
タCN−2(グランド)間を追加スイッチで結ぶのであ
る。ただし、追加スイッチは筐体内に設けて筐体を開か
なければ操作できないようにする。このような変更が行
われれば、金庫のように随時開閉される筐体へ良好に適
用できる。
In order to meet such specifications as much as possible, it is effective to shorten the storage time, for example, to about 12 hours. The specific means will be described with reference to FIG. First, reduce the capacitance value of the capacitor C2,
The normal operation is to always supply the external power source of 5V. Even if an unauthorized person cuts off the external power supply 5V and then opens the housing, the capacitance value of the capacitor C2 is made small enough to charge the capacitor C5 once. or,
The storage time is shortened by reducing the capacitance value of the capacitor C5 to 0.022 F or by setting the bias value of the resistor R6 close to zero. Further, the value of the resistor R3 is reduced in order to positively empty the electric charge of the capacitor C2, and the contact SE-1 of the detection switch SE and the connector CN-2 (ground) are connected by an additional switch. However, the additional switch is provided inside the housing so that it cannot be operated unless the housing is opened. If such a change is made, it can be favorably applied to a case such as a safe that can be opened and closed at any time.

【0084】今、封印装置10は初品でコンデンサC5
には電荷は無いとする。例えば夕方7時に金庫(筐体)
を閉めて外部電源を投入しておく。次の日の朝7時に表
示装置の緑LEDと外部電源を確認する。このとき緑L
EDが点灯していれば、外部電源が入っていて夜間に開
扉されなかったことを意味する。一方、外部電源が与え
られているのに緑LEDが消灯していれば、開扉された
ことを意味する。
Now, the sealing device 10 is the first product and is the capacitor C5.
Is assumed to have no charge. For example, at 7pm in the safe (case)
Close and turn on the external power supply. Check the green LED on the display and the external power supply at 7 am the next day. At this time green L
If the ED is lit, it means that the external power was on and the door was not opened at night. On the other hand, if the green LED is off while the external power is supplied, it means that the door is opened.

【0085】さて、開扉の有無に関係なく、正当使用者
は、外部電源5Vを断にして、金庫の扉を開き、中身を
確認し、コンデンサC2を空にするために追加スイッチ
をオンにする。夜間に不正開扉があればコンデンサC5
には電荷が有るし、不正開扉はなくコンデンサC5には
電荷が無い場合も、正当使用者が開扉したことでコンデ
ンサC5が充電される。ただし、外部電源が切られて内
部電源も放電させたことから、以後何回扉を開閉しても
コンデンサC2からコンデンサC5への追加の充電はな
されない。すなわち、コンデンサC5による記憶時間
(ここでは12時間とする)を経過後の夕方7時になれ
ば、コンデンサC5は空(C−MOSインバータQ2が
Lと判断するレベル)になり、ここで金庫内の追加スイ
ッチをオフとして扉を閉めて外部電源を与えると、緑L
EDが点灯し、監視状態に入る。
Now, with or without opening the door, the legitimate user turns off the external power supply 5V, opens the door of the safe, checks the contents, and turns on the additional switch to empty the capacitor C2. To do. Capacitor C5 if there is an unauthorized door at night
Has a charge, and even if there is no charge in the capacitor C5 and there is no unauthorized opening, the capacitor C5 is charged by the opening by the authorized user. However, since the external power supply was turned off and the internal power supply was also discharged, no additional charge from the capacitor C2 to the capacitor C5 is made no matter how many times the door is opened and closed thereafter. That is, at 7 o'clock in the evening after the storage time by the capacitor C5 (here, 12 hours) has elapsed, the capacitor C5 becomes empty (the level at which the C-MOS inverter Q2 determines that it is L), and here the inside of the safe When the additional switch is turned off and the door is closed and external power is supplied, green L
The ED lights up and enters the monitoring state.

【0086】勿論、部品特性のばらつき等で記憶時間が
例えば15時間と長いものは、上述の夕方7時のセット
時に緑LEDは点灯せず3時間後の10時に点灯するこ
とになる。しかし、このことは開封検知にとっては何ら
問題ではない。上記夕方7時から10時の間も、扉が開
かれて検出スイッチSEが作動すればコンデンサC5へ
の充電が行われて記憶されるし、10時から次の朝の7
時開扉まで(実際は15時間後の午前10時まで)開扉
の有無を記憶し緑LEDにて報知できる。
Of course, when the storage time is long, for example, 15 hours due to variations in component characteristics, the green LED does not turn on when set at 7 o'clock in the evening, and turns on at 10 o'clock after 3 hours. However, this is not a problem for open detection. Even from 7 pm to 10 pm in the evening, if the door is opened and the detection switch SE operates, the capacitor C5 is charged and stored, and from 10 pm the next morning 7 pm
Until the door is opened (actually, after 10 hours until 10 am), the presence / absence of the door can be stored and notified by the green LED.

【0087】では、記憶時間はいくら長くてもよいかと
いうと、この場合はそうではない。正当使用者が朝7時
に開扉したときの電荷が24時間後の朝7時を超えて残
留する場合は、次の朝の開扉で新たにコンデンサC5に
は電荷が蓄積されるため、常に開扉を記憶した状態にな
ってしまうからである。すなわち、ここで示したような
使用場面を想定する場合、記憶時間は12時間以上、2
4時間以下で品質管理される必要がある。
Then, how long the storage time may be, this is not the case. If the electric charge remains when the legitimate user opens the door at 7 am after 7 am in the morning 24 hours later, the electric charge is newly accumulated in the capacitor C5 at the next morning opening, so that the charge is always stored. This is because the door will be remembered. That is, assuming the usage scene shown here, the storage time is 12 hours or more, 2
Quality control is required within 4 hours or less.

【0088】記憶時間を各種に設定(固定)した筐体の
封印装置を、記憶時間のばらつきが少ない製品として提
供することは可能である。その一方で、使用条件に合わ
せて、例えば平日のオフィス、日曜日のみの1日休み、
土日の2日休み等の条件に応じて記憶時間を可変にする
ことも大切である。
It is possible to provide, as a product with a small variation in storage time, a sealing device for a housing in which the storage time is set (fixed) variously. On the other hand, according to the usage conditions, for example, weekday offices, one day off only on Sundays,
It is also important to make the memory time variable according to the conditions such as two days off on Saturdays and Sundays.

【0089】図1、図2の抵抗R6を図7に示す例で置
換すれば、すなわち図1の抵抗R6によるバイアス電圧
0.4Vを42.5Ωの抵抗R6−1、R6−2、R6
−3、R6−4で分割し、ロータリスイッチRSWで切
り替え可能にすれば、バイアス電圧を0.4V、0.3
V、0.2V、0.1V、0Vのいずれかに選択でき、
それに応じて記憶時間を選択できる。
If the resistor R6 shown in FIGS. 1 and 2 is replaced with the example shown in FIG. 7, that is, the bias voltage 0.4 V due to the resistor R6 shown in FIG. 1 is replaced by resistors R6-1, R6-2 and R6 having a resistance of 42.5Ω.
-3, R6-4, and if the rotary switch RSW is used for switching, the bias voltage is 0.4V, 0.3V.
Can be selected from V, 0.2V, 0.1V, 0V,
The storage time can be selected accordingly.

【0090】ここで大切な副次効果がある。コンデンサ
C5の容量値を適宜選択し、0.4Vのバイアス値で4
8時間記憶、0Vのバイアス値で12時間記憶として製
造したものは、48時間の状態で使用しておき、開封異
常を検知した時点でロータリスイッチRSWを操作して
緑LEDが点灯するポイントを探せば、そのポイントに
応じて開扉時刻が48時間前から12時間前までのどの
時刻頃かを推定できる。
Here, there are important secondary effects. Select the capacitance value of the capacitor C5 appropriately and set the bias value of 0.4V to 4
What was manufactured as a memory for 8 hours and a memory for 12 hours with a bias value of 0 V was used for 48 hours, and at the time when the opening abnormality was detected, operate the rotary switch RSW to find the point where the green LED lights up. For example, it is possible to estimate the time from 48 hours before to 12 hours before the door opening time according to the point.

【0091】図8を用いて少し詳しく説明する。この図
に示す曲線は電気2重層コンデンサC5の電圧降下の様
子を示し、関数e(-t/RC)で表される。但し、Rはコン
デンサC5の自己放電分の抵抗分とC−MOSインバー
タQ2、入力漏れ電流分及びダイオードD3の漏れ電流
分を抵抗に置き換えて合成した値である。
This will be described in detail with reference to FIG. The curve shown in this figure shows the state of the voltage drop of the electric double layer capacitor C5 and is represented by the function e (-t / RC) . However, R is a value obtained by replacing the self-discharge resistance of the capacitor C5, the C-MOS inverter Q2, the input leakage current, and the leakage current of the diode D3 with resistors.

【0092】図中の点aは開封後24時間経過してコン
デンサC5の電圧が1Vまで低下し、バイアス電圧0V
が加算されたC−MOSインバータQ2への入力電圧と
しては、C−MOSインバータQ2のL、Hの判定境界
値になることを示す。
Point a in the figure indicates that the voltage of the capacitor C5 drops to 1V 24 hours after the opening, and the bias voltage is 0V.
It is shown that the input voltage to the C-MOS inverter Q2 added with is the judgment boundary value of L and H of the C-MOS inverter Q2.

【0093】点eは開封後48時間でコンデンサC5の
電圧が0.6Vまで低下しているが、0.4Vのバイア
ス電圧を貰えばQ2への入力電圧が1V(C−MOSイ
ンバータQ2のL、Hの判定境界値)になることを示
す。
At point e, the voltage of the capacitor C5 has dropped to 0.6V 48 hours after opening, but if the bias voltage of 0.4V is obtained, the input voltage to Q2 is 1V (L of the C-MOS inverter Q2 is L). , H determination boundary value).

【0094】点b、c、dに関しては各々0.1Vの差
であるから、関数e(-t/RC)により、T1、T2、T3
が求まる。つまり、開扉時刻を推定できる。ここで再度
強調すると、図8はバイアス効果が記憶時間の延長に多
大の貢献をしていることを明確に示している。
Since the points b, c, and d each have a difference of 0.1 V, T1, T2, and T3 are calculated by the function e (-t / RC).
Is required. That is, the door opening time can be estimated. Here again, FIG. 8 clearly shows that the bias effect makes a significant contribution to the prolongation of memory time.

【0095】以上説明した各例の封印装置10は、検出
スイッチSEが作動した際にコンデンサC2の電荷をコ
ンデンサC5に移動させる電荷移動制御手段としてC−
MOSバッファQ1を採用しているので、コンデンサC
2の電荷を効率よくコンデンサC5に転送して、コンデ
ンサC2の電荷を有効利用でき、コンデンサC5による
長時間の記憶保持が可能である。
The sealing device 10 of each example described above is C- as a charge transfer control means for transferring the charge of the capacitor C2 to the capacitor C5 when the detection switch SE operates.
Since the MOS buffer Q1 is used, the capacitor C
It is possible to efficiently transfer the electric charge of No. 2 to the capacitor C5 and effectively use the electric charge of the capacitor C2, and it is possible to hold the memory for a long time by the capacitor C5.

【0096】また、コンデンサC5の電位を判定して報
知手段を作動させるC−MOSインバータQ2は、外部
電源の電圧を分圧して低下させた電源で動作するので、
コンデンサC5の電位がC−MOSインバータQ2の閾
値を下回るまでには長時間を要し、長時間の記憶が可能
になる。
Further, since the C-MOS inverter Q2, which determines the potential of the capacitor C5 and activates the notifying means, operates by the power source that has divided and reduced the voltage of the external power source,
It takes a long time for the potential of the capacitor C5 to fall below the threshold value of the C-MOS inverter Q2, and long-term storage becomes possible.

【0097】しかも、コンデンサC5のマイナス極を外
部電源の電圧が抵抗R4、R5、R6による分圧で低下
された電位点に結んで、C−MOSインバータQ2の入
力電圧をバイアスしているので、コンデンサC5のより
低い電位をも「開封記憶有り」と判定でき、これにより
コンデンサC5の記憶時間を著しく長くでき、また部品
の小型化を可能にしている。
Moreover, since the negative pole of the capacitor C5 is connected to the potential point where the voltage of the external power source is reduced by the voltage division by the resistors R4, R5, and R6, the input voltage of the C-MOS inverter Q2 is biased. The lower potential of the capacitor C5 can also be determined as "with unsealed memory", and thus the storage time of the capacitor C5 can be remarkably lengthened and the parts can be downsized.

【0098】なお、上記のように記憶時間の長期化を可
能とした、C−MOSインバータQ2の電源電圧を低下
させる手段及び入力端子にバイアス電圧を加算する手段
は図1で一体的に表し、説明もしたが、両手段は互いに
独立であり、どちらか一方だけでも効果を現すし、双方
を同時に用いてもよい。
Incidentally, the means for lowering the power supply voltage of the C-MOS inverter Q2 and the means for adding the bias voltage to the input terminal, which can prolong the storage time as described above, are integrally shown in FIG. As described above, both means are independent of each other, and either one of them can exert an effect, or both of them may be used at the same time.

【0099】そのコンデンサC5の電位をバイアスする
抵抗R6を、図7に示すように複数の抵抗R6−1〜4
(4つの抵抗に限る訳ではない。複数であればよい。)
に置換して、各抵抗R6−1〜4による複数の電位点の
いずれかを択一的に選択可能にすれば、コンデンサC5
の記憶時間の上限を切り替えることができる。
The resistor R6 for biasing the potential of the capacitor C5 is composed of a plurality of resistors R6-1 to R6-1 as shown in FIG.
(It is not limited to four resistors. It may be a plurality.)
If any one of the plurality of potential points by the resistors R6-1 to R4 is selectively selectable, the capacitor C5
The upper limit of the storage time of can be switched.

【0100】検出スイッチSEの接点SE−1をグラン
ドに短絡してコンデンサC2の放電を図る行為に対して
は、抵抗R3がコンデンサC2の放電に要する時間をき
わめて長時間にするから、この手段でコンデンサC2を
放電させるのは困難であり、かかる行為に対する耐性が
極めて高い。これにより、封印装置又は筐体の構造面で
の自由度が高まる。
In order to discharge the capacitor C2 by short-circuiting the contact SE-1 of the detection switch SE to the ground, the resistor R3 takes an extremely long time to discharge the capacitor C2. It is difficult to discharge the capacitor C2, and the resistance against such an action is extremely high. This increases the degree of freedom in terms of the structure of the sealing device or the housing.

【0101】さらに、 検出スイッチSEの接点SE−
2とコンデンサC4との間にダイオードD2を介装した
ので、接点SE−2を例えばグラウンド端子と短絡させ
てコンデンサC4を放電させるのは困難で、かかる行為
に対する耐性が極めて高い。これにより、封印装置又は
筐体の構造面での自由度が高まる。
Further, the contact SE- of the detection switch SE-
Since the diode D2 is interposed between the capacitor 2 and the capacitor C4, it is difficult to short-circuit the contact SE-2 with, for example, the ground terminal to discharge the capacitor C4, and the resistance against such an action is extremely high. This increases the degree of freedom in terms of the structure of the sealing device or the housing.

【0102】また、外部電源のプラス極とコンデンサC
2のプラス極との間に抵抗R1を介装し、コンデンサC
2のプラス極と外部電源のマイナス極とをスイッチSW
を介して結んだので、筐体の封印装置が他の電気装置
(例えば制御装置)に組み込まれて用いられる場合、ス
イッチSWを閉にしてその電気装置の試験を行うこと
で、電気装置の試験時にコンデンサC2が充電されるの
を防止できる。
The positive pole of the external power source and the capacitor C
The resistor R1 is interposed between the positive electrode of 2 and the capacitor C
Switch SW between the positive pole of 2 and the negative pole of the external power supply
Since the casing sealing device is used by incorporating it in another electric device (for example, a control device), the switch SW is closed to test the electric device, and thus the test of the electric device is performed. It is possible to prevent the capacitor C2 from being charged at times.

【0103】この場合、電気装置の試験が済んだ後に、
スイッチSWを不可逆的に開にできる構成、例えば図
3、図4で説明したようスイッチバーSW−Barを撤
去できる構成とするのが望ましい。図3のように、取手
部23を引っ張ると、スイッチバーSW−Barととも
にパターンである接点SW1、SW2を引きちぎる構成
は、コストを低くできる。
In this case, after the electric device is tested,
It is desirable that the switch SW can be opened irreversibly, for example, the switch bar SW-Bar can be removed as described in FIGS. 3 and 4. As shown in FIG. 3, when the handle portion 23 is pulled, the configuration in which the pattern contacts SW1 and SW2 are torn off together with the switch bar SW-Bar can reduce the cost.

【図面の簡単な説明】[Brief description of drawings]

【0104】[0104]

【図1】封印装置の回路構成例1の回路図。FIG. 1 is a circuit diagram of a circuit configuration example 1 of a sealing device.

【図2】封印装置の回路構成例2の回路図。FIG. 2 is a circuit diagram of a circuit configuration example 2 of the sealing device.

【図3】封印装置の構造例1の説明図。FIG. 3 is an explanatory diagram of a structural example 1 of the sealing device.

【図4】封印装置の構造例2の説明図。FIG. 4 is an explanatory diagram of a second structural example of the sealing device.

【図5】封印装置の利用形態例の説明図。FIG. 5 is an explanatory diagram of a usage example of the sealing device.

【図6】回路構成例1、2で用いたC−MOSインバー
タQ2の回路図。
FIG. 6 is a circuit diagram of a C-MOS inverter Q2 used in circuit configuration examples 1 and 2.

【図7】回路構成例1、2の抵抗R6を複数の抵抗に置
換してバイアス電圧を切り替え可能にする構成の説明
図。
FIG. 7 is an explanatory diagram of a configuration in which the resistors R6 in the circuit configuration examples 1 and 2 are replaced with a plurality of resistors to switch the bias voltage.

【図8】電気2重層コンデンサC5の経時的な電圧降下
のグラフ。
FIG. 8 is a graph of voltage drop over time of the electric double layer capacitor C5.

【符号の説明】[Explanation of symbols]

【0105】 1、3、5・・・筐体、 10・・・封印装置、 11・・・保護ケース、 12・・・可動片、 14・・・アクチュエータ、 20・・・プリント基板、 C1・・・コンデンサ、 C2・・・コンデンサ(内部電源となる電気2重層コン
デンサ)、 C3・・・コンデンサ、 C4・・・コンデンサ、 C5・・・コンデンサ(記憶素子となる電気2重層コン
デンサ)、 D1・・・ダイオード、 D2・・・ダイオード(第2の電流制限素子)、 D3・・・ダイオード、 Q1・・・C−MOSバッファ(電荷移動制御手段)、 VDD・・・電源端子、 IN・・・入力端子、 OUT・・・出力端子、 Q2・・・C−MOSインバータ(C−MOSゲー
ト)、 R1・・・抵抗、 R2・・・抵抗、 R3・・・抵抗(第1の電流制限素子)、 R4・・・抵抗、 R5・・・抵抗、 R6・・・抵抗(バイアス抵抗)、 SE・・・検出スイッチ(検出素子)、 SE−1・・・接点、 SE−2・・・接点、 SW・・・スイッチ。
1, 3, 5 ... Casing, 10 ... Sealing device, 11 ... Protective case, 12 ... Movable piece, 14 ... Actuator, 20 ... Printed circuit board, C1. ..Capacitors, C2 ... Capacitors (electric double layer capacitors serving as internal power sources), C3 ... Capacitors, C4 ... Capacitors, C5 ... Capacitors (electric double layer capacitors serving as storage elements), D1. ..Diode, D2 ... Diode (second current limiting element), D3 ... Diode, Q1 ... C-MOS buffer (charge transfer control means), VDD ... Power supply terminal, IN ... Input terminal, OUT ... Output terminal, Q2 ... C-MOS inverter (C-MOS gate), R1 ... Resistor, R2 ... Resistor, R3 ... Resistor (first current limiting element) , R4 ... resistance, R5 ... resistance, R6 ... resistance (bias resistance), SE ... detection switch (detection element), SE-1 ... contact, SE-2 ... contact, SW ... Switch.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) A63F 7/02 H01G 9/155 H02J 1/00 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) A63F 7/02 H01G 9/155 H02J 1/00

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 閉鎖される筐体に付設される筐体の封
印装置であって、 外部電源によって充電されて内部電源となる第1の電気
2重層コンデンサ(C2)と、前記筐体の開封を検出す
る検出素子(SE)と、該検出素子が前記開封を検出す
ると前記第1の電気2重層コンデンサ(C2)から記憶
素子となる第2の電気2重層コンデンサ(C5)に電荷
を移動させる電荷移動制御手段と、前記第2の電気2重
層コンデンサ(C5)の電位に応じて出力状態を開封検
出と非検出の2状態に変化させる報知手段とを備える筐
体の封印装置において、 出力端子が前記第2の電気2重層コンデンサ(C5)の
一方の極に結ばれて、入力端子に前記検出素子が前記開
封を検出したことを示す信号が入力されると、前記第1
の電気2重層コンデンサ(C2)の電荷を前記出力端子
から前記第2の電気2重層コンデンサ(C5)に移動さ
せるC−MOSバッファ(Q1、電荷移動制御手段に該
当)と、 前記外部電源の電圧を分圧して低下させた電源で動作し
前記第2の電気2重層コンデンサ(C5)の電位を判定
して出力レベルを変化させるC−MOSゲート(Q2)
とを備え、 前記報知手段は前記C−MOSゲート(Q2)の出力レ
ベルに従って前記出力状態を変化させる ことを特徴とする筐体の封印装置。
1. A casing sealing device attached to a casing to be closed, the first electricity being an internal power source when charged by an external power source.
A double-layer capacitor (C2), a detection element (SE) for detecting opening of the housing, and a second storage element which becomes a storage element from the first electric double-layer capacitor (C2) when the detection element detects the opening . Charge transfer control means for transferring charges to the electric double layer capacitor (C5), and the second electric double layer
A casing sealing device comprising an informing means for changing an output state between open detection and non-detection in accordance with a potential of a layer capacitor (C5), wherein an output terminal is the second electric double layer capacitor (C5). When a signal indicating that the detection element has detected the unsealing is input to the input terminal, the first terminal
C-MOS buffer (Q1, corresponding to charge transfer control means) for moving the electric charge of the electric double layer capacitor (C2) from the output terminal to the second electric double layer capacitor (C5), and the voltage of the external power supply. C-MOS gate (Q2) that operates with a power source that divides and reduces the voltage to determine the potential of the second electric double layer capacitor (C5) and change the output level.
And a notification device that changes the output state according to the output level of the C-MOS gate (Q2).
【請求項2】 閉鎖される筐体に付設される筐体の封
印装置であって、 外部電源によって充電されて内部電源となる第1の電気
2重層コンデンサ(C2)と、前記筐体の開封を検出す
る検出素子(SE)と、該検出素子が前記開封を検出す
ると前記第1の電気2重層コンデンサ(C2)から記憶
素子となる第2の電気2重層コンデンサ(C5)に電荷
を移動させる電荷移動制御手段と、前記第2の電気2重
層コンデンサ(C5)の電位に応じて出力状態を開封検
出と非検出の2状態に変化させる報知手段とを備える筐
体の封印装置において、 出力端子が前記第2の電気2重層コンデンサ(C5)の
一方の極に結ばれて、入力端子に前記検出素子が前記開
封を検出したことを示す信号が入力されると、前記第1
の電気2重層コンデンサ(C2)の電荷を前記出力端子
から前記第2の電気2重層コンデンサ(C5)に移動さ
せるC−MOSバッファ(Q1、電荷移動制御手段に該
当)と、 前記外部電源の電圧を分圧して低下させたバイアス電圧
が前記第2の電気2重層コンデンサ(C5)の電位に加
算された電位を判定し、出力レベルを変化させるC−M
OSゲート(Q2)とを備え、 前記報知手段は前記C−MOSゲート(Q2)の出力レ
ベルに従って前記出力状態を変化させることを特徴とす
る筐体の封印装置。
2. A casing sealing device attached to a casing to be closed, the first electricity being an internal power source when charged by an external power source.
A double-layer capacitor (C2), a detection element (SE) for detecting opening of the housing, and a second storage element which becomes a storage element from the first electric double-layer capacitor (C2) when the detection element detects the opening . Charge transfer control means for transferring charges to the electric double layer capacitor (C5), and the second electric double layer
In a case sealing device including an informing means for changing an output state into two states of unsealing detection and non-opening detection according to a potential of a layer capacitor (C5), an output terminal is the second electric double layer capacitor (C5). When a signal indicating that the detection element has detected the unsealing is input to the input terminal, the first terminal
C-MOS buffer (Q1, corresponding to charge transfer control means) for moving the electric charge of the electric double layer capacitor (C2) from the output terminal to the second electric double layer capacitor (C5), and the voltage of the external power supply. C-M that determines the potential added to the potential of the second electric double layer capacitor (C5) by lowering the bias voltage by dividing
An OS gate (Q2), wherein the notifying means changes the output state according to the output level of the C-MOS gate (Q2).
【請求項3】請求項2記載の筐体の封印装置において、 前記第2の電気2重層コンデンサ(C5)のマイナス極
を複数の電位点に切換結合可能としたことを特徴とする
筐体の封印装置。
3. The enclosure sealing device according to claim 2, wherein the negative pole of the second electric double layer capacitor (C5) is switchably connectable to a plurality of potential points. Sealing device.
【請求項4】請求項1又は2記載の筐体の封印装置にお
いて、 前記検出素子(SE)は第1の接点(SE−1)が前記
第1の電気2重層コンデンサ(C2)の一方の極に結ば
れ、第2の接点(SE−2)が前記C−MOSバッファ
(Q1)の入力端子に結ばれたスイッチであり、 前記第1の接点(SE−1)と前記第2の電気2重層コ
ンデンサ(C2)との間に第1の電流制限素子(R3)
を介装したことを特徴とする筐体の封印装置。
4. The enclosure sealing device according to claim 1, wherein the detection element (SE) has a first contact (SE-1).
A switch connected to one pole of the first electric double layer capacitor (C2) and having a second contact (SE-2) connected to the input terminal of the C-MOS buffer (Q1); Contact (SE-1) of the second electric double layer
The first current limiting element (R3) between the capacitor (C2)
A device for sealing a casing, characterized in that a seal is inserted.
【請求項5】請求項4記載の筐体の封印装置において、 前記検出素子(SE)の第2の接点(SE−2)に一方
の極が結ばれ前記検出素子(SE)が閉になった際に充
電されるコンデンサ(C4)を備えて、 前記第2の接点(SE−2)と前記コンデンサ(C4)
との間に第2の電流制限素子(D2)を介装したことを
特徴とする筐体の封印装置。
5. The enclosure sealing device according to claim 4, wherein one pole is connected to a second contact (SE-2) of the detection element (SE) to close the detection element (SE). A capacitor (C4) that is charged when the second contact (SE-2) and the capacitor (C4) are provided.
A second device for limiting current (D2) is provided between the device and the device for sealing a case.
【請求項6】請求項1又は2記載の筐体の封印装置にお
いて、 前記外部電源の一方の極と前記第1の電気2重層コンデ
ンサ(C2)の一方の極との間に抵抗(R1)を介装
し、 前記第1の電気2重層コンデンサ(C2)の前記一方の
極と前記外部電源の他方の極とをスイッチ(SW)を介
して結んだことを特徴とする筐体の封印装置。
6. The enclosure sealing device according to claim 1 or 2, wherein one pole of the external power source and the first electric double layer capacitor.
A resistor (R1) is provided between the first electric double layer capacitor (C2) and the other pole of the external power source, and a resistor (R1) is interposed between the first pole and the other pole of the external power supply. ) Is a device for sealing the casing.
JP2003290586A 2003-06-06 2003-08-08 Enclosure sealing device Expired - Fee Related JP3524086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003290586A JP3524086B1 (en) 2003-06-06 2003-08-08 Enclosure sealing device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003162231 2003-06-06
JP2003-162231 2003-06-06
JP2003290586A JP3524086B1 (en) 2003-06-06 2003-08-08 Enclosure sealing device

Publications (2)

Publication Number Publication Date
JP3524086B1 true JP3524086B1 (en) 2004-04-26
JP2005018009A JP2005018009A (en) 2005-01-20

Family

ID=32301873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290586A Expired - Fee Related JP3524086B1 (en) 2003-06-06 2003-08-08 Enclosure sealing device

Country Status (1)

Country Link
JP (1) JP3524086B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006536A (en) * 2004-06-24 2006-01-12 Samii Kk Board case structure of game machine
JP2006006535A (en) * 2004-06-24 2006-01-12 Samii Kk Board case structure of game machine

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2372677B1 (en) * 2010-03-29 2016-06-01 Deutsche Post AG A sealing system for sealing of doors of transport vehicles with door specific seals
KR101834750B1 (en) * 2016-06-15 2018-03-06 주식회사 에이텍에이피 Removable storage module on automatic teller machine and door open detection device thereof
JP6659968B2 (en) 2017-03-31 2020-03-04 ミツミ電機株式会社 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method
KR101971271B1 (en) * 2017-08-23 2019-04-23 주식회사 에이텍에이피 Medium stacking cassette, financial device, and method of controlling the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006536A (en) * 2004-06-24 2006-01-12 Samii Kk Board case structure of game machine
JP2006006535A (en) * 2004-06-24 2006-01-12 Samii Kk Board case structure of game machine
JP4582533B2 (en) * 2004-06-24 2010-11-17 サミー株式会社 Board case structure of gaming machine

Also Published As

Publication number Publication date
JP2005018009A (en) 2005-01-20

Similar Documents

Publication Publication Date Title
KR100907360B1 (en) Battery state monitoring circuit and battery device
US7816889B2 (en) Method of charging rechargeable battery and protection circuit for rechargeable battery
US7248053B2 (en) One time operating state detecting method and apparatus
US7327122B2 (en) Battery heating circuit
US6804098B2 (en) Charge/discharge protection circuit for a rechargeable battery
WO1997012414A1 (en) Battery pack having a disconnect switch circuit
JP2010110210A (en) Protecting circuit of battery pack
JP3524086B1 (en) Enclosure sealing device
US20130227312A1 (en) Mobile terminal
US5909104A (en) Electrostatic enhanced lithium battery circuit
JPH11190972A (en) Sealing device for case
KR100553525B1 (en) Battery Protection Circuit
US20040012374A1 (en) Battery discharge apparatus
US20160295334A1 (en) Method for operating a hearing device and a hearing device optimized for being powered by a mercury-free battery
JP2000195560A (en) Battery pack
JP3102688U (en) Enclosure sealing device
CN112470402B (en) Switching device, electrical energy storage system, device and/or vehicle and method for connecting a voltage source to a load resistor
US6064292A (en) Electrostatic discharge protected fuse and fuse holder
EP3239948B1 (en) An anti-theft and anti-tampering protection system
KR101529551B1 (en) Battery protecting device for replaceable secondary battery
JP2005160802A (en) Detecting element for sealing device, and detecting element non-influenced element
FR2598267A1 (en) Device for monitoring and stopping the discharging of accumulators or cells
JP3735871B2 (en) Battery device
FR2568065A1 (en) SELF-LIFE TEST DEVICE FOR SAFETY LIGHTING BLOCK
FR2633837A1 (en) CHARGING-DISCHARGE CIRCUIT FOR CAPACITOR OF CARDIAC DEFIBRILLATOR

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040210

LAPS Cancellation because of no payment of annual fees