JP3517713B2 - Screen display device - Google Patents

Screen display device

Info

Publication number
JP3517713B2
JP3517713B2 JP19477293A JP19477293A JP3517713B2 JP 3517713 B2 JP3517713 B2 JP 3517713B2 JP 19477293 A JP19477293 A JP 19477293A JP 19477293 A JP19477293 A JP 19477293A JP 3517713 B2 JP3517713 B2 JP 3517713B2
Authority
JP
Japan
Prior art keywords
character
data
output
blanking
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19477293A
Other languages
Japanese (ja)
Other versions
JPH0749679A (en
Inventor
理 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP19477293A priority Critical patent/JP3517713B2/en
Publication of JPH0749679A publication Critical patent/JPH0749679A/en
Application granted granted Critical
Publication of JP3517713B2 publication Critical patent/JP3517713B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はCRT 、LCD 等のディスプ
レイ装置に文字、記号、パターン等のキャラクタを表示
させるための画面表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a screen display device for displaying characters such as characters, symbols and patterns on a display device such as a CRT or LCD.

【0002】[0002]

【従来の技術】図5は従来の画面表示装置の構成を示す
ブロック図であり、図中1は中央処理装置(以下CPU と
いう)、2はデータバスを示す。CPU 1は画面に表示す
る文字の文字コードデータと、文字の色を示す色コード
データと、文字のブランキング出力の有無を示すブラン
キングコードデータとをデータバス2を介してRAM から
なる表示用データメモリ3へ格納する。図6はディスプ
レイ装置に表示されている画像へ出力された "HELLO ”
の文字列を見やすくする為に文字の表示領域の背景を黒
く塗りつぶすブランキングを示す。表示用データメモリ
3は文字コードデータ格納領域外に各文字コードデータ
毎に1ビットのブランキングコードデータの格納領域を
有し、CPU 1はブランキングする文字コードデータに対
応するブランキングコードデータのビットを "1" にセ
ットする。
2. Description of the Related Art FIG . 5 is a block diagram showing a configuration of a conventional screen display device, in which 1 is a central processing unit (hereinafter referred to as CPU) and 2 is a data bus. The CPU 1 displays the character code data of the characters to be displayed on the screen, the color code data indicating the color of the characters, and the blanking code data indicating the presence / absence of the blanking output of the characters via the data bus 2 from the RAM for display. Store in the data memory 3. Figure 6 shows "HELLO" output to the image displayed on the display device .
The following shows blanking in which the background of the character display area is filled with black so that the character string of can be easily seen. The display data memory 3 has a storage area of 1-bit blanking code data for each character code data outside the character code data storage area, and the CPU 1 stores blanking code data corresponding to the character code data to be blanked. Set the bit to "1".

【0003】画像信号出力回路5は表示すべきデータが
格納されているアドレスを表示用データメモリ3に与え
る。表示用データメモリ3はこのアドレスにより指定さ
れる文字コードデータを文字のフォントパターンを格納
してあるキャラクタメモリ4(ROM 製)へ出力する。キ
ャラクタメモリ4はこの文字コードデータにより指定さ
れる文字のフォントパターンを画像信号出力回路5へ出
力する。また、表示用データメモリ3は同様に指定され
る色コードデータを画像信号出力回路5へ出力する。画
像信号出力回路5はこれが指定する場所に対応するよう
に表示するべく、垂直同期信号VSYNC と、水平同期信号
HSYNC と、発振回路8が出力する水平方向のドットクロ
ックとに同期して文字のフォントパターンのシリアルの
デジタルデータと、色コードデータに対応した色信号と
を色信号出力端子9から出力する。
The image signal output circuit 5 gives an address where data to be displayed is stored to the display data memory 3. The display data memory 3 outputs the character code data designated by this address to the character memory 4 (made of ROM) in which the font pattern of the character is stored. The character memory 4 outputs the font pattern of the character designated by the character code data to the image signal output circuit 5. The display data memory 3 also outputs the similarly designated color code data to the image signal output circuit 5. The image signal output circuit 5 displays the vertical sync signal VSYNC and the horizontal sync signal in order to display the image corresponding to the designated location.
In synchronism with HSYNC and the horizontal dot clock output from the oscillator circuit 8, serial digital data of a character font pattern and a color signal corresponding to the color code data are output from the color signal output terminal 9.

【0004】表示用データメモリ3は画像信号出力回路
5が与えるアドレスにより指定されるブランキングコー
ドデータをブランク発生回路11へ出力する。この画像信
号出力回路5が有するブランク発生回路11は表示用デー
タメモリ3に格納してあるブランキングコードデータが
“1”のとき画像信号出力回路5が指定する場所に対応
するようにブランキング出力を行うべく垂直同期信号VS
YNC と、水平同期信号HSYNC と、ドットクロックとに同
期してブランキング信号を生成し、ブランク端子10から
出力する。
The display data memory 3 outputs blanking code data designated by an address given by the image signal output circuit 5 to the blank generation circuit 11. The blank generation circuit 11 included in the image signal output circuit 5 outputs a blanking output so as to correspond to a location designated by the image signal output circuit 5 when the blanking code data stored in the display data memory 3 is "1". Vertical sync signal VS
A blanking signal is generated in synchronization with YNC, the horizontal synchronizing signal HSYNC, and the dot clock, and is output from the blank terminal 10.

【0005】さらにより見やすくするためにブランキン
グ出力領域を拡張することがある。たとえば、図7に示
すように文字出力領域の左端のさらに左側及び右端のさ
らに右側の一文字分の表示領域にもブランキング出力を
行う。このように、文字をより見やすくする為に文字出
力が無い部分にブランキング出力を行う場合は、CPU 1
が「空白」の文字コードデータに対応するブランキング
コードデータのビットを "1" にセットし、画像信号出
力回路5によってこの文字コード,ブランキングコード
を表示させるべき場所を指定させればよい。
The blanking output area may be expanded to make it even easier to see. For example, as shown in FIG. 7 , blanking output is also performed in the display area for one character on the left side of the character output area and on the right side of the right end.
To do. In this way, when performing blanking output to the part where there is no character output to make the character easier to see,
The bit of the blanking code data corresponding to the character code data of "blank" is set to "1", and the image signal output circuit 5 may specify the place where the character code and blanking code are to be displayed.

【0006】[0006]

【発明が解決しようとする課題】従来の画面表示装置で
は、ブランキング出力を行う為には、各文字単位にブラ
ンキングコードデータをセットする必要がある。従って
ブランキング出力機能を持っていない装置と比較する
と、ソフトウェアの処理が複雑であり、CPU 1の負担が
大きい。また、ブランキングコードデータを格納するた
めの領域を表示用データメモリ3に設ける必要があり、
そのために表示用データメモリ3の面積が大きくなると
いう問題点がある。
In the conventional screen display device, it is necessary to set blanking code data for each character in order to perform blanking output. Therefore, compared to a device that does not have a blanking output function, the processing of software is complicated and the load on the CPU 1 is heavy. Further, it is necessary to provide an area for storing the blanking code data in the display data memory 3,
Therefore, there is a problem that the area of the display data memory 3 becomes large.

【0007】本発明は、この問題点に鑑みなされたもの
であり、表示用データメモリに格納されるキャラクタコ
ードデータを解読するデコーダを設けることにより、文
字が表示されている場所にブランキング出力することが
でき、CPU の負担及び表示用データメモリの面積を小さ
くすることが可能な画面表示装置を提供することを目的
とする。また、前記デコーダが出力するデータを入力デ
ータとし、キャラクタが表示される領域及びこれに隣接
する領域にブランキング出力を行うための信号を生成す
る回路を備える構成とすることにより、ブランキング出
力する領域を拡張することができ、CPU の負担及び表示
用データメモリの面積を小さくすることが可能な画面表
示装置を提供することを目的とする。
The present invention has been made in view of this problem. By providing a decoder for decoding the character code data stored in the display data memory, blanking output is performed at the place where the character is displayed. An object of the present invention is to provide a screen display device capable of reducing the load on the CPU and the area of the display data memory. Further, the data output from the decoder is used as input data, and a circuit for generating a signal for performing blanking output in a region in which a character is displayed and a region adjacent to this is provided, thereby performing blanking output. An object of the present invention is to provide a screen display device capable of expanding the area and reducing the load on the CPU and the area of the display data memory.

【0008】さらにまた、ブランキング出力することを
禁止または許可することを定めるデータを保持させるレ
ジスタを設けることにより、ブランキング出力すること
を禁止または許可することができ、CPU の負担及び表示
用データメモリの面積を小さくすることが可能な画面表
示装置を提供することを目的とする。
Furthermore, by providing a register for holding data that determines prohibiting or permitting blanking output, it is possible to inhibit or allow blanking output, thereby reducing CPU load and display data. An object of the present invention is to provide a screen display device capable of reducing the area of memory.

【0009】[0009]

【課題を解決するための手段】第1発明に係る画面表示
装置は、表示用データメモリに格納されているキャラク
タコードデータを解読するデコーダを備え、該デコーダ
が出力するデータによりブランキング出力を行う構成と
してあることを特徴とする。第2発明に係る画面表示装
置は、表示用データメモリに格納されているキャラクタ
コードデータを解読するデコーダを備え、該デコーダが
出力するデータによりキャラクタが表示される領域及び
これに隣接する領域をブランキング出力するためのデー
タを生成する構成としてあることを特徴とする。
A screen display device according to a first aspect of the present invention comprises a decoder for decoding character code data stored in a display data memory, and performs blanking output by the data output by the decoder. It is characterized as being configured. A screen display device according to a second aspect of the present invention includes a decoder that decodes character code data stored in a display data memory, and an area in which a character is displayed and an area adjacent to the character are displayed by the data output from the decoder. It is characterized in that it is configured to generate data for ranking output.

【0010】第3発明に係る画面表示装置は、前述のデ
コーダとブランキング出力することを禁止または許可す
ることを定めるデータを保持させるレジスタを設け、こ
のレジスタの保持データ及び前記デコーダの解読データ
によりブランキング出力することを禁止または許可する
構成としてあることを特徴とする。
The screen display device according to the third aspect of the invention is provided with a register for holding data for determining prohibition or permission of blanking output with the above-mentioned decoder, and the data held by this register and the decoded data by the decoder are used. It is characterized in that the blanking output is prohibited or permitted.

【0011】[0011]

【作用】第1発明にあっては、表示用データメモリから
読出されたキャラクタコードデータをデコーダが解読
し、これが表示すべきキャラクタである場合にキャラク
タが表示される領域にブランキング出力を行う。第2発
明にあっては、前記デコーダが出力するデータからキャ
ラクタが表示される領域に隣接する領域をブランキング
出力するための信号が生成され、ブランキング出力を行
う領域を拡張する。
According to the first aspect of the invention, the decoder decodes the character code data read from the display data memory, and when this is the character to be displayed, blanking output is performed in the area where the character is displayed. In the second invention, a signal for blanking and outputting an area adjacent to the area in which the character is displayed is generated from the data output by the decoder, and the area for performing the blanking output is expanded.

【0012】第3発明にあっては、レジスタが保持する
データによりキャラクタが表示される領域にブランキン
グ出力することを禁止または許可する。
[0012] In the third aspect, the register is inhibited or permitted to blanking output over area character is displayed on the data held.

【0013】[0013]

【実施例】【Example】

【0014】以下本発明をその実施例を示す図面に基づ
き具体的に説明する。図1は第1発明に係る画面表示装
置の実施例を示すブロック図である。図中1はCPU 、2
はデータバスを示している。CPU 1は画面に表示する文
字の文字コードデータと、文字の色を示す色コードデー
タとをデータバス2を介して表示用データメモリ3(RA
M 製)へ格納する。画像信号出力回路5は表示すべきデ
ータが格納されているアドレスを表示用データメモリ3
に与える。表示用データメモリ3はこのアドレスにより
指定される文字コードデータを、文字のフォントパター
ンを格納してあるキャラクタメモリ4(ROM 製)と文字
コードデータを解読するデコーダ12とへ出力し、同様に
指定される色コードデータを画像信号出力回路5へ出力
する。キャラクタメモリ4は文字コードデータにより指
定された文字のフォントパターンを画像信号出力回路5
へ出力する。
The present invention will be described in detail below with reference to the drawings showing an embodiment thereof. FIG. 1 is a block diagram showing an embodiment of a screen display device according to the first invention. In the figure, 1 is a CPU, 2
Indicates a data bus. The CPU 1 stores the character code data of the characters to be displayed on the screen and the color code data indicating the color of the character via the data bus 2 in the display data memory 3 (RA
M). The image signal output circuit 5 displays the address where the data to be displayed is stored in the display data memory 3
Give to. The display data memory 3 outputs the character code data designated by this address to the character memory 4 (made of ROM) which stores the font pattern of the character and the decoder 12 which decodes the character code data and designates it in the same manner. The generated color code data is output to the image signal output circuit 5. The character memory 4 stores the font pattern of the character designated by the character code data in the image signal output circuit 5
Output to.

【0015】画像信号出力回路5はこれが指定する場所
に対応するように文字を表示するべく垂直同期信号VSYN
C と、水平同期信号HSYNC と、発振回路8が出力する水
平方向のドットクロックとに同期して、文字のフォント
パターンのシリアルのデジタルデータと、表示用データ
メモリ3が格納している色コードデータに対応した色信
号とを色信号出力端子9から出力するものである。
The image signal output circuit 5 displays a vertical synchronizing signal VSYN so as to display a character corresponding to a place designated by the image signal output circuit 5.
C, the horizontal synchronizing signal HSYNC, and the serial digital data of the character font pattern and the color code data stored in the display data memory 3 in synchronization with the horizontal dot clock output from the oscillation circuit 8. And a color signal corresponding to the color signal are output from the color signal output terminal 9.

【0016】デコーダ12は表示用データメモリ3が与え
た文字コードデータを解読し、空白のフォントパターン
を示す文字コードデータ、例えば全ビット“0”に対し
てのみデータ“0”を出力し、それ以外の文字コードデ
ータに対してはデータ“1”を出力するものである。
The decoder 12 decodes the character code data provided by the display data memory 3 and outputs the data "0" only to the character code data indicating the blank font pattern, for example, all the bits "0". Data "1" is output for character code data other than the above.

【0017】デコーダ12は解読して得た“0”又は
“1”のデータを画像信号出力回路5が有するブランク
発生回路11へ出力し、このブランク発生回路11は解読し
て得たデータが“1”のとき画像信号出力回路5が指定
する場所に対応するように文字を表示するべく垂直同期
信号VSYNC と、水平同期信号HSYNC と、ドットクロック
とに同期して文字が表示される領域の背景を黒く塗りつ
ぶすブランキング信号を生成し、ブランク端子10から出
力する。このような画面表示装置によれば空白のフォン
トパターンを文字コードデータの全ビット“0”として
キャラクタメモリ4に格納しておくことにより、文字表
示領域に自動的にブランキング出力を行うことが可能で
ある。
The decoder 12 outputs the decoded "0" or "1" data to the blank generating circuit 11 included in the image signal output circuit 5, and the blank generating circuit 11 outputs the decoded data. When 1 ", the background of the area where the characters are displayed in synchronization with the vertical sync signal VSYNC, the horizontal sync signal HSYNC, and the dot clock to display the characters corresponding to the location designated by the image signal output circuit 5 A blanking signal for blackening out is generated and output from the blank terminal 10. According to such a screen display device, a blank font pattern is stored in the character memory 4 as all bits "0" of the character code data, so that blanking output can be automatically performed in the character display area. Is.

【0018】図2は第2発明に係る画面表示装置の実施
例の構成を示すブロック図である。図中、12はデコーダ
であり、第1発明の実施例の構成と同様である。デコー
ダ12が文字列の文字コードデータを解読して得たデータ
を3入力のOR回路18及びフリップフロップ回路19のD端
子へ与え、このフリップフロップ回路19のセット出力Q
はOR回路18及びフリップフロップ回路20のD端子へ与え
られる。更に、このフリップフロップ回路20のセット出
力QはOR回路18へ与えられ、OR回路18の出力はブランキ
ング信号TDとしてブランク端子10から出力される。
FIG. 2 is a block diagram showing the configuration of an embodiment of the screen display device according to the second invention. In the figure, 12 is a decoder, which has the same configuration as that of the first embodiment of the invention. The decoder 12 gives the data obtained by decoding the character code data of the character string to the D terminal of the 3-input OR circuit 18 and the flip-flop circuit 19, and the set output Q of this flip-flop circuit 19 is given.
Is applied to the D terminal of the OR circuit 18 and the flip-flop circuit 20. Further, the set output Q of the flip-flop circuit 20 is given to the OR circuit 18, and the output of the OR circuit 18 is outputted from the blank terminal 10 as the blanking signal TD .

【0019】発振回路8が出力する信号は4分周する分
周回路21へ与えられ、この分周回路21が出力する4分周
された信号は1文字表示領域に対応する周期を有し、フ
リップフロップ回路19,20 のCK端子へ与えられる。以上
の構成を除き図2の構成は図1の構成と同様であり、対
応する部分に同一の参照番号を付して説明を省略する。
なお、OR回路18、フリップフロップ回路19、フリップフ
ロップ回路20、及び分周回路21によりブランキング信号
TDを生成する回路を構成する。図3は文字列 "AB" を表
示する場合のタイミングチャートである。CLK は発振回
路8の出力信号であり、BCLKは分周回路21の分周出力で
ある。
The signal output from the oscillating circuit 8 is applied to a frequency dividing circuit 21 which divides the frequency by 4, and the frequency divided signal output from the frequency dividing circuit 21 has a period corresponding to one character display area. It is given to the CK terminals of the flip-flop circuits 19 and 20. The configuration of FIG. 2 is the same as the configuration of FIG. 1 except for the above configuration, and corresponding parts are designated by the same reference numerals and description thereof is omitted.
The OR circuit 18, the flip-flop circuit 19, the flip-flop circuit
Blanking signal by the drop circuit 20 and frequency divider circuit 21
Configure a circuit to generate TD. FIG. 3 is a timing chart when the character string "AB" is displayed. CLK is an output signal of the oscillator circuit 8, and BCLK is a frequency division output of the frequency divider circuit 21.

【0020】ADDRは表示用データメモリ3の番地であ
り、DATAはこの番地に格納されている文字コードデータ
を示している。表示用データメモリ3のAD1 番地に格納
されている“A”に対応する文字コードデータD1及び表
示用データメモリ3のAD2 番地に格納されている“B”
に対応する文字コードデータD2はデコーダ12へ与えられ
る。デコーダ12は文字コードデータD1,D2 を解読して、
ブランキング信号TAを生成する。ブランキング信号TAは
OR回路18へ与えられる。フリップフロップ回路19のD端
子へこのブランキング信号TAが与えられた後のBCLKの立
上りタイミングでフリップフロップ回路19はセットさ
れ、このセット出力Qはブランキング信号TAよりBCLKの
1周期分すなわち1文字表示領域分遅れたブランキング
信号TBとしてOR回路18へ与えられると共に、フリップフ
ロップ回路20のD端子へ与えられる。
ADDR is the address of the display data memory 3, and DATA is the character code data stored in this address. Character code data D1 corresponding to "A" stored in address AD1 of display data memory 3 and "B" stored in address AD2 of display data memory 3
The character code data D2 corresponding to is supplied to the decoder 12. The decoder 12 decodes the character code data D1 and D2,
Generate a blanking signal TA. The blanking signal TA is
It is given to the OR circuit 18. The flip-flop circuit 19 is set at the rising timing of BCLK after the blanking signal TA is given to the D terminal of the flip-flop circuit 19, and the set output Q is one cycle of BCLK from the blanking signal TA, that is, one character. The blanking signal TB delayed by the display area is given to the OR circuit 18 and the D terminal of the flip-flop circuit 20.

【0021】フリップフロップ回路20のD端子へこのブ
ランキング信号TBが与えられた後のBCLKの立上りタイミ
ングでフリップフロップ回路20はセットされ、このセッ
ト出力Qはブランキング信号TAよりBCLKの2周期分すな
わち2文字表示領域遅れた1ブランキング信号TCとして
OR回路18へ与えられる。3つのブランキング信号TA,TB,
TCを与えられたOR回路18はその論理和のブランキング信
号TDを走査線毎に1文字分に相当する走査線数分ブラン
ク端子10へ与える。従ってこのブランキング信号TDは4
文字分となる。
The flip-flop circuit 20 is set at the rising timing of BCLK after the blanking signal TB is applied to the D terminal of the flip-flop circuit 20, and the set output Q is 2 cycles of the BCLK from the blanking signal TA. That is, as one blanking signal TC delayed by two character display area
It is given to the OR circuit 18. 3 blanking signals TA, TB,
The OR circuit 18 to which TC is given, gives the blanking signal TD of the logical sum to the blank terminal 10 for the number of scanning lines corresponding to one character for each scanning line. Therefore, this blanking signal TD is 4
It becomes the character part.

【0022】表示用データメモリ3は文字コードデータ
DATAをキャラクタメモリ4へ与える。キャラクタメモリ
4はこの文字コードデータDATAにより指定された文字の
フォントパターンを画像信号出力回路5へ出力し、画像
信号出力回路5は前述のブランキング信号TBの立ち上り
のタイミングから文字のフォントパターンのシリアルの
デジタルデータと、表示用データメモリ3が格納してい
る色コードデータに対応した色信号とを色信号出力端子
9から出力する。
The display data memory 3 is character code data.
DATA is given to the character memory 4. The character memory 4 outputs the font pattern of the character designated by the character code data DATA to the image signal output circuit 5, and the image signal output circuit 5 serializes the character font pattern from the rising timing of the blanking signal TB. And the color signal corresponding to the color code data stored in the display data memory 3 are output from the color signal output terminal 9.

【0023】ブランキング信号TDはブランキング信号TB
の立ち上りよりも分周出力BCLKの1周期分早く現れるか
ら文字“A”の左側にもブランキング表示が行われ、ま
たブランキング信号TDはA,B2文字の出力期間よりも
更に分周出力BCLKの1周期分遅くまで持続するから文字
“B”の右側にもブランキング表示が行われる。このよ
うに第2発明によればキャラクタ表示される領域と左右
に隣接する領域にブランキング出力することが可能とな
る。
The blanking signal TD is the blanking signal TB.
Since one cycle of the divided output BCLK appears earlier than the rising edge of, the blanking display is also displayed on the left side of the character "A", and the blanking signal TD is the divided output BCLK further than the output period of A and B2 characters. Since it lasts for one cycle later, a blanking display is also displayed on the right side of the character "B". As described above, according to the second aspect of the invention, it is possible to perform blanking output to an area that is adjacent to the area where the character is displayed on the left and right.

【0024】[0024]

【0025】図4は第3の発明に係る画面表示装置の実
施例の構成を示すブロック図である。この装置はブラン
キング出力を必要に応じて許可/禁止することを可能と
したものである。即ちこの許可/禁止データ格納用にレ
ジスタ16を設けている。許可/禁止データ(“1”/
“0”)はソフトウェアで予めこれに与えられている
か、他回路から与えられ、このデータはCPU 1からデー
タバス2を介してレジスタ16へ書込まれる。
FIG . 4 is a block diagram showing the configuration of an embodiment of the screen display device according to the third invention. This device enables / prohibits blanking output as required. That is, the register 16 is provided for storing the permission / prohibition data. Permission / prohibition data (“1” /
"0") is previously given to it by software or given from another circuit, and this data is written from the CPU 1 to the register 16 via the data bus 2.

【0026】画像信号出力回路5は許可/禁止データを
レジスタ16から読込みそのブランク発生回路17へ与える
ようになしてある。ブランク発生回路17はレジスタ16に
格納されているデータとデコーダ12が解読して得たデー
タとが、共に“1”のときブランキング信号を生成し、
ブランク端子10へ与えるべくなしてある。以上の構成を
除き図4の構成は図1の構成と同様であり、対応する部
分に同一の参照番号を付して説明を省略する。従って
3発明の装置では許可/禁止データを“0”にすること
により、キャラクタ表示領域のブランキング出力を禁止
することができる。従って状態に応じてブランキングを
行い又は行なわない表示が可能となる。
The image signal output circuit 5 reads the enable / disable data from the register 16 and supplies it to the blank generating circuit 17. The blank generation circuit 17 generates a blanking signal when the data stored in the register 16 and the data decoded by the decoder 12 are both “1”,
It is provided to the blank terminal 10. The configuration of FIG. 4 is the same as the configuration of FIG. 1 except for the above configuration, and corresponding parts are designated by the same reference numerals and description thereof is omitted. Therefore the first
In the device of the third invention , blanking output of the character display area can be prohibited by setting the permission / prohibition data to "0". Therefore, it is possible to perform a display with or without blanking depending on the state.

【0027】[0027]

【発明の効果】以上のように、本発明に係る画面表示装
置では、デコーダが表示用データメモリに格納されるキ
ャラクタコードデータを解読し、この解読されたデータ
によりブランキング出力を行う構成としているので、従
来の画面表示装置でブランキング出力を行う場合と比較
すると、CPU の負担を軽減し、また表示用メモリの記憶
容量を少なくして価格を低くすることが可能となる。
As described above, in the screen display device according to the present invention, the decoder decodes the character code data stored in the display data memory and performs the blanking output by the decoded data. Therefore, compared to the case where the blanking output is performed on the conventional screen display device, the burden on the CPU can be reduced, and the storage capacity of the display memory can be reduced to reduce the price.

【0028】また、第2発明に係る画面表示装置では、
ブランキング出力をキャラクタ表示領域外へ拡張するこ
とができる。更に、第3発明に係る画面表示装置では必
要に応じてブランキング出力することを禁止又は許可す
ることができる等本発明は優れた効果を奏する。
In the screen display device according to the second invention,
The blanking output can be extended outside the character display area. Further, it is necessary for the screen display device according to the third invention.
The present invention has excellent effects, such as prohibiting or permitting blanking output as necessary .

【図面の簡単な説明】[Brief description of drawings]

【図1】第1発明に係る画面表示装置の実施例を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a screen display device according to a first invention.

【図2】第2発明に係る画面表示装置の実施例を示すブ
ロック図である。
FIG. 2 is a block diagram showing an embodiment of a screen display device according to a second invention.

【図3】第2発明に係る画面表示装置のブランキング信
号の生成を示すタイミングチャートである。
FIG. 3 is a timing chart showing generation of a blanking signal of the screen display device according to the second invention.

【図4】第3発明に係る画面表示装置の実施例を示すブ
ロック図である。
FIG. 4 is a block diagram showing an embodiment of a screen display device according to a third invention.

【図5】従来の画面表示装置の構成を示すブロック図で
ある。
FIG. 5 is a block diagram showing a configuration of a conventional screen display device.
is there.

【図6】図1に示す画面表示装置によるブランキング出
力表示の例を示す説明図である。
6 is a blanking output by the screen display device shown in FIG .
It is explanatory drawing which shows the example of force display.

【図7】図2に示す画面表示装置によるブランキング出
力表示の例を示す説明図である。
7 is an explanatory diagram showing an example of the blanking output display by the screen display device shown in FIG.

【符号の説明】[Explanation of symbols]

1 CPU 2 データバス 3 表示用データメモリ 4 キャラクタメモリ 5 画像信号出力回路 8 発振回路 11 ブランク発生回路 12 デコーダ 13 拡張回路 16 レジスタ 17 ブランク発生回路 18 OR回路 19 フリップフロップ回路 20 フリップフロップ回路 21 分周回路 1 CPU 2 data bus 3 Display data memory 4 character memory 5 Image signal output circuit 8 oscillator circuits 11 Blank generation circuit 12 decoder 13 Expansion circuit 16 registers 17 Blank generation circuit 18 OR circuit 19 flip-flop circuit 20 flip-flop circuit 21 frequency divider

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 5/22 - 5/32 H04N 5/445 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G09G 5/22-5/32 H04N 5/445

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリに格納
してあるキャラクタを指定するキャラクタコードデータ
を格納する表示用データメモリとを備え、前記キャラク
タコードデータにより指定されたキャラクタが表示され
る領域にブランキング出力を行うことが可能な画面表示
装置において、前記表示用データメモリに格納されてい
るキャラクタコードデータを解読するデコーダを備え、
該デコーダが出力するデータによりブランキング出力を
行う構成としてあることを特徴とする画面表示装置。
1. A character memory that stores a font pattern of a character, and a display data memory that stores character code data that specifies a character that is stored in the character memory, and is specified by the character code data. In a screen display device capable of performing blanking output in a region in which the displayed character is displayed, a decoder for decoding the character code data stored in the display data memory is provided,
A screen display device, which is configured to perform blanking output based on data output by the decoder.
【請求項2】 前記デコーダが出力するデータを入力デ
ータとし、キャラクタが表示される領域と隣接する領域
にブランキング出力を行うための信号を生成する回路を
備えることを特徴とする請求項1記載の画面表示装置。
2. A circuit for generating a signal for blanking output to a region adjacent to a region where a character is displayed, using data output from the decoder as input data. Screen display device.
【請求項3】 キャラクタのフォントパターンを格納し
てあるキャラクタメモリと、該キャラクタメモリに格納
してあるキャラクタを指定するキャラクタコードデータ
を格納する表示用データメモリとを備え、前記キャラク
タコードデータにより指定されたキャラクタが表示され
る領域にブランキング出力を行うことが可能な画面表示
装置において、 前記表示用データメモリに格納されているキャラクタコ
ードデータを解読するデコーダと、 該デコーダが解読して得たデータによりブランキング出
力する範囲を指定する手段と、 ブランキング出力することの禁止または許可を定める
ータを格納するレジスタと、前記デコーダが解読して得たデータ及び前記 レジスタに
格納してあるデータに従ってブランキング出力すること
を禁止または許可する手段とを備えることを特徴とする
画面表示装置。
3. A character memory that stores a font pattern of a character, and a display data memory that stores character code data that specifies a character that is stored in the character memory, and is specified by the character code data. In a screen display device capable of performing a blanking output in a region where a displayed character is displayed, a decoder for decoding the character code data stored in the display data memory and a decoder for decoding the character code data are obtained. Blanking by data
There stores range forces and means for specifying, on the prohibition or a register for storing the de-<br/> over data defining permission, the data and the register in which the decoder is obtained by decoding of the blanking output Blanking output according to data
And a means for prohibiting or allowing the screen display device.
JP19477293A 1993-08-05 1993-08-05 Screen display device Expired - Fee Related JP3517713B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19477293A JP3517713B2 (en) 1993-08-05 1993-08-05 Screen display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19477293A JP3517713B2 (en) 1993-08-05 1993-08-05 Screen display device

Publications (2)

Publication Number Publication Date
JPH0749679A JPH0749679A (en) 1995-02-21
JP3517713B2 true JP3517713B2 (en) 2004-04-12

Family

ID=16329992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19477293A Expired - Fee Related JP3517713B2 (en) 1993-08-05 1993-08-05 Screen display device

Country Status (1)

Country Link
JP (1) JP3517713B2 (en)

Also Published As

Publication number Publication date
JPH0749679A (en) 1995-02-21

Similar Documents

Publication Publication Date Title
US4904990A (en) Display control device
TW424217B (en) Method and apparatus for asynchronous display of graphic images
US5602565A (en) Method and apparatus for displaying video image
US4574277A (en) Selective page disable for a video display
JPH0876713A (en) Display controller
US4720803A (en) Display control apparatus for performing multicolor display by tiling display
US5963221A (en) Device for writing and reading of size reduced video on a video screen by fixing read and write of alternating field memories during resize operation
JPH088661B2 (en) Address generation circuit for zoom function
US6928118B1 (en) Device and method for displaying video
JP3517713B2 (en) Screen display device
JP3375764B2 (en) Font generator
JPH05303361A (en) Character display device
JP2687100B2 (en) On-screen display circuit
JPH1165542A (en) Image signal processor
JP3247595B2 (en) LCD display video signal generator
JP3354725B2 (en) Display device
EP0177889B1 (en) Crt display control apparatus
JP2903565B2 (en) Character display device
KR100266164B1 (en) Method for emboding sync of divided picture and apparatus thereof
KR100206580B1 (en) Memory device for 4 divided frequency data of liquid crystal display device
KR920006067B1 (en) A letter interpolation-circuit in osd apparatus
JPH0962249A (en) Character display control circuit
JP4484278B2 (en) Display control circuit
JP2022126984A (en) Video signal conversion device
JP2003023583A (en) Image display

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees