JP3510631B2 - ウインドウ比較器 - Google Patents
ウインドウ比較器Info
- Publication number
- JP3510631B2 JP3510631B2 JP52954496A JP52954496A JP3510631B2 JP 3510631 B2 JP3510631 B2 JP 3510631B2 JP 52954496 A JP52954496 A JP 52954496A JP 52954496 A JP52954496 A JP 52954496A JP 3510631 B2 JP3510631 B2 JP 3510631B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- value
- window
- interface device
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
- H04L2012/5605—Fibre
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/565—Sequence integrity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/356—Switches specially adapted for specific applications for storage area networks
- H04L49/357—Fibre channel switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
Description
【発明の詳細な説明】
1.発明の分野
本発明はディジタル通信のための方法と装置に関し、
具体的には順序通りに受信されなかった連続情報を再順
序化する方法と装置に関する。
具体的には順序通りに受信されなかった連続情報を再順
序化する方法と装置に関する。
2.関連技術の記載
コンピュータ産業では、高速ディジタルネットワーク
を介して大量のデータを移動させるための多くのプロト
コルがある。たとえば、コンピュータシステム内でワー
クステーションと周辺機器を相互接続する標準としてフ
ァイバーチャンネルが浮上してきている。ファイバーチ
ャンネル標準を使用すると200メガバイトものデータを
わずか２秒で転送できる。ファイバーチャンネルは高速
ローカルエリアネットワークの標準としても考えられて
いる。ファイバーチャンネルは切り替え式媒体である。
すなわち、データのパケットが各ユーザにより転送され
る。データは２キロバイトまたはそれ以下のパケットで
送られる。こうしたデータのパケットは「フレーム」と
呼ばれる。シーケンス（データ列）は、受信装置が完成
とみなすまで所定の順序に組み立てられることになる１
つまたは複数のフレームから成る。
を介して大量のデータを移動させるための多くのプロト
コルがある。たとえば、コンピュータシステム内でワー
クステーションと周辺機器を相互接続する標準としてフ
ァイバーチャンネルが浮上してきている。ファイバーチ
ャンネル標準を使用すると200メガバイトものデータを
わずか２秒で転送できる。ファイバーチャンネルは高速
ローカルエリアネットワークの標準としても考えられて
いる。ファイバーチャンネルは切り替え式媒体である。
すなわち、データのパケットが各ユーザにより転送され
る。データは２キロバイトまたはそれ以下のパケットで
送られる。こうしたデータのパケットは「フレーム」と
呼ばれる。シーケンス（データ列）は、受信装置が完成
とみなすまで所定の順序に組み立てられることになる１
つまたは複数のフレームから成る。
図１は、ファイバーチャンネルフレームのフレームフ
ォーマットの図である。フレームの最初の４バイトは
「フレーム開始」フィールド101に割り当てられる。フ
レーム開始フィールド101は、以後フレームが続くこと
を示すデータのパターンである。次の24バイトは「フレ
ームヘッダ」フィールド103に割り当てられる。フレー
ムヘッダフィールド103は、４つのサブフィールドをも
ち、この４つのサブフィールドで個別にフレームを識別
する。これらのサブフィールドの最初は、ソース識別サ
ブフィールド（Ｓ−ID）である。Ｓ−IDサブフィールド
は、そのフレームが発生した装置を識別する３バイトの
情報である。第２のサブフィールドは、着局識別サブフ
ィールド（Ｄ−ID）である。Ｄ−IDサブフィールドは、
フレームを受け取ることになっている装置を識別する３
バイトの情報である。第３のサブフィールドは、シーケ
ンス識別サブフィールド（SEQ−ID）である。SEQ−IDサ
ブフィールドは３バイトであり、そのフレームが関連す
る特定のシーケンスを識別する。第４のサブフィールド
は、シーケンス計数サブフィールド（SEQ−CNT）であ
る。SEQ−CNTサブフィールドは、特定の列のフレームそ
れぞれについてシーケンス内でのそのフレーム内の相対
的な位置を判定する。
ォーマットの図である。フレームの最初の４バイトは
「フレーム開始」フィールド101に割り当てられる。フ
レーム開始フィールド101は、以後フレームが続くこと
を示すデータのパターンである。次の24バイトは「フレ
ームヘッダ」フィールド103に割り当てられる。フレー
ムヘッダフィールド103は、４つのサブフィールドをも
ち、この４つのサブフィールドで個別にフレームを識別
する。これらのサブフィールドの最初は、ソース識別サ
ブフィールド（Ｓ−ID）である。Ｓ−IDサブフィールド
は、そのフレームが発生した装置を識別する３バイトの
情報である。第２のサブフィールドは、着局識別サブフ
ィールド（Ｄ−ID）である。Ｄ−IDサブフィールドは、
フレームを受け取ることになっている装置を識別する３
バイトの情報である。第３のサブフィールドは、シーケ
ンス識別サブフィールド（SEQ−ID）である。SEQ−IDサ
ブフィールドは３バイトであり、そのフレームが関連す
る特定のシーケンスを識別する。第４のサブフィールド
は、シーケンス計数サブフィールド（SEQ−CNT）であ
る。SEQ−CNTサブフィールドは、特定の列のフレームそ
れぞれについてシーケンス内でのそのフレーム内の相対
的な位置を判定する。
フレームの次の０−2112バイトはペイロードフィール
ド105（すなわち、ソース装置から着局装置に送られる
情報を運ぶフィールド）に割り当てられる。その次の４
バイトは巡回冗長符号（CRC）フィールド107に割り当て
られる。このフィールド107によりフレームデータのエ
ラーが検出できる。最後の４バイトは「フレーム終端」
フィールド109に割り当てられる。
ド105（すなわち、ソース装置から着局装置に送られる
情報を運ぶフィールド）に割り当てられる。その次の４
バイトは巡回冗長符号（CRC）フィールド107に割り当て
られる。このフィールド107によりフレームデータのエ
ラーが検出できる。最後の４バイトは「フレーム終端」
フィールド109に割り当てられる。
ファイバーチャンネルなど通信プロトコルの問題は、
データが、通信リンクの受信端で所定の順序で受信され
なければならないことである。しかし、通信リンクの要
件のためデータは順序通りに到着しない。たとえば、ソ
ース装置が情報のフレームにエラーを検出し、エラーを
訂正する前に次のフレームを送信する場合がある。エラ
ーが検出されると、誤りのあるフレームは順序から外れ
て再送信される。前に送信されたフレームのエラーを訂
正する前に次のフレームを順序通り送信すれば、検出さ
れたエラーを訂正している間にソース装置は継続的に生
産的な仕事（すなわちデータフレームの送信）を実行で
きる。他の例では、ソース装置は適切な順序でフレーム
を送信できる。しかし、フレームは着局装置まで異なる
経路をとる。こうした異なる経路上で様々な送信遅延の
結果、フレームは順序通りに到着しないことになる。
データが、通信リンクの受信端で所定の順序で受信され
なければならないことである。しかし、通信リンクの要
件のためデータは順序通りに到着しない。たとえば、ソ
ース装置が情報のフレームにエラーを検出し、エラーを
訂正する前に次のフレームを送信する場合がある。エラ
ーが検出されると、誤りのあるフレームは順序から外れ
て再送信される。前に送信されたフレームのエラーを訂
正する前に次のフレームを順序通り送信すれば、検出さ
れたエラーを訂正している間にソース装置は継続的に生
産的な仕事（すなわちデータフレームの送信）を実行で
きる。他の例では、ソース装置は適切な順序でフレーム
を送信できる。しかし、フレームは着局装置まで異なる
経路をとる。こうした異なる経路上で様々な送信遅延の
結果、フレームは順序通りに到着しないことになる。
前に送信されたフレームでのエラーの検出後、それ以
後のフレームが送信されたり異なる経路を介してフレー
ムが送信されると、フレームが順序通りに受信されない
ので、着局装置がフレームの再順序化の仕事を負うこと
になるが、こうした動作によりソース装置は最上の配送
経路を利用し、エラーにより途切れないデータフレーム
を送信し続けることができる。
後のフレームが送信されたり異なる経路を介してフレー
ムが送信されると、フレームが順序通りに受信されない
ので、着局装置がフレームの再順序化の仕事を負うこと
になるが、こうした動作によりソース装置は最上の配送
経路を利用し、エラーにより途切れないデータフレーム
を送信し続けることができる。
フレームを再順列化する従来のメカニズムでは、相互
介入またはインテリジェント介入が必要となるのでソー
ス装置の性能が低下し、連続情報が正しい順序で着局に
到着するまで送信元がその連続情報を再送信しなければ
ならないのでシステムの性能が低下する。たとえば、TC
P（トランスポート制御プロトコル）トランスポート層
プロトコルは、インターネットプロトコル（IP）のサー
ビスを使用して確実な順序付けられたストリームデータ
を配送するソフトウェアメカニズムである。受信システ
ムでのTCPソフトウェア処理とは、各受信セグメントを
検査して、未着セグメント、重複セグメントまたは順序
の異なるセグメントがないことを確認することである。
このシステムでは、受信側がインテリジェント式に介入
する必要があるので受信側の性能が低下する。
介入またはインテリジェント介入が必要となるのでソー
ス装置の性能が低下し、連続情報が正しい順序で着局に
到着するまで送信元がその連続情報を再送信しなければ
ならないのでシステムの性能が低下する。たとえば、TC
P（トランスポート制御プロトコル）トランスポート層
プロトコルは、インターネットプロトコル（IP）のサー
ビスを使用して確実な順序付けられたストリームデータ
を配送するソフトウェアメカニズムである。受信システ
ムでのTCPソフトウェア処理とは、各受信セグメントを
検査して、未着セグメント、重複セグメントまたは順序
の異なるセグメントがないことを確認することである。
このシステムでは、受信側がインテリジェント式に介入
する必要があるので受信側の性能が低下する。
したがって、データ通信の効率と速度に影響を及ぼさ
ないで、ソース装置が意図した順序に対応するように着
局ソースが受信したフレームを再順序化する単純な手段
が必要になる。
ないで、ソース装置が意図した順序に対応するように着
局ソースが受信したフレームを再順序化する単純な手段
が必要になる。
発明の要約
本発明は、受信装置のインタフェース装置内でデータ
フレームを再順序化する方法と装置である。受信装置が
所定の順序でデータを処理できるように再順序付けされ
る。本発明によると、ソース装置から送信される各フレ
ームには、データの「シーケンス」内の互いのフレーム
に関してそのフレームの相対的な位置を示す「シーケン
ス番号」が割り当てられる。シーケンスは１つまたは複
数のフレームから構成される。こうしたフレームは、受
信装置が完全とみなすまで所定の順序に組み合わせられ
なければならない。各データシーケンスも識別される。
本発明はコンテキストを切り替えて、２つ以上のシーケ
ンスに関連するフレームを並列に処理できる。「未着フ
レームウインドウ」が生成され各シーケンスに関連づけ
られる。各未着フレームウインドウは、順序通りに受信
されなかった特定のシーケンスのフレームの記録を保持
している。特定のシーケンスに関連したデータフレーム
が受信されると、好ましくは、そのシーケンスに関連し
た未着フレームウインドウは未着フレームラッチにロー
ドされる。未着フレームウインドウは８ビットワードな
のが好ましい。特定のシーケンスに関連したフレームが
順序通りに到着しない時、「未着」フレームを表す未着
フレームウインドウ内の１ビットは、順序から外れたフ
レームを受信したことを表している。次に、順序から外
れたフレームを転送する前に転送しなければならないフ
レームを受信すると、こうした順序から外れたフレーム
は、順序通りに上位コンピュータに転送されるよう記憶
される。
フレームを再順序化する方法と装置である。受信装置が
所定の順序でデータを処理できるように再順序付けされ
る。本発明によると、ソース装置から送信される各フレ
ームには、データの「シーケンス」内の互いのフレーム
に関してそのフレームの相対的な位置を示す「シーケン
ス番号」が割り当てられる。シーケンスは１つまたは複
数のフレームから構成される。こうしたフレームは、受
信装置が完全とみなすまで所定の順序に組み合わせられ
なければならない。各データシーケンスも識別される。
本発明はコンテキストを切り替えて、２つ以上のシーケ
ンスに関連するフレームを並列に処理できる。「未着フ
レームウインドウ」が生成され各シーケンスに関連づけ
られる。各未着フレームウインドウは、順序通りに受信
されなかった特定のシーケンスのフレームの記録を保持
している。特定のシーケンスに関連したデータフレーム
が受信されると、好ましくは、そのシーケンスに関連し
た未着フレームウインドウは未着フレームラッチにロー
ドされる。未着フレームウインドウは８ビットワードな
のが好ましい。特定のシーケンスに関連したフレームが
順序通りに到着しない時、「未着」フレームを表す未着
フレームウインドウ内の１ビットは、順序から外れたフ
レームを受信したことを表している。次に、順序から外
れたフレームを転送する前に転送しなければならないフ
レームを受信すると、こうした順序から外れたフレーム
は、順序通りに上位コンピュータに転送されるよう記憶
される。
未着フレームウインドウの最下位ビット（LSB）は、
「次期期待フレーム」を表している。次期期待フレーム
は、可能な値の範囲内の最下位の値をもつシーケンス番
号を保持している、まだ受信されていないフレームとし
て定義される。LSBがある（次期期待フレームが受信さ
れたことを示す）場合には、次期期待フレームのペイロ
ードフィールドに保持されたデータが上位コンピュータ
に転送される。各ビットは最下位ビットに向けて１ビッ
トシフトされ、最下位ビットは再び検査される。この処
理は、最下位ビットがなくなるまで繰り返される。
「次期期待フレーム」を表している。次期期待フレーム
は、可能な値の範囲内の最下位の値をもつシーケンス番
号を保持している、まだ受信されていないフレームとし
て定義される。LSBがある（次期期待フレームが受信さ
れたことを示す）場合には、次期期待フレームのペイロ
ードフィールドに保持されたデータが上位コンピュータ
に転送される。各ビットは最下位ビットに向けて１ビッ
トシフトされ、最下位ビットは再び検査される。この処
理は、最下位ビットがなくなるまで繰り返される。
本発明の好適実施例の詳細は添付図面と以下の記載に
詳述されている。本発明の詳細が明らかになると、本技
術分野の当業者によりさまざまな改良や変更の追加が可
能なことが明らかに成るであろう。
詳述されている。本発明の詳細が明らかになると、本技
術分野の当業者によりさまざまな改良や変更の追加が可
能なことが明らかに成るであろう。
図面の簡単な説明
図１は、従来技術によるファイバーチャンネルフレー
ム用のフレームフォーマットの図である。
ム用のフレームフォーマットの図である。
図２は、本発明によるインタフェース装置の構成図で
ある。
ある。
図３は、本発明による状態マシンの状態の状態図であ
る。
る。
様々な図面における同じ参照番号と称呼は同じ要素を
示している。
示している。
本発明の詳細な説明
本発明を通して、図示の好ましい実施例や例は、本発
明を制限するものではなく好適例として考えるのが好ま
しい。
明を制限するものではなく好適例として考えるのが好ま
しい。
概観
本発明は、通信リンクを介してデータフレーム（すな
わちマルチバイト送信）を受信するインタフェース装置
である。本発明によるフレームデータは、図１に示すも
のや上述のもののような複数の情報フィールドを含むの
が好ましい。本発明の好ましい実施例では、本発明によ
る通信リンクを介して受信された各データフレームは、
フレームヘッダ103などのフィールドに保持された「シ
ーケンス番号」に関連している。説明を簡潔にするため
に、シーケンス番号「Ｘ」に関連するフレームは「フレ
ームＸ」と呼ぶことにする。たとえば、シーケンス番号
「102」に関連するフレームは「フレーム102」と呼ぶ。
わちマルチバイト送信）を受信するインタフェース装置
である。本発明によるフレームデータは、図１に示すも
のや上述のもののような複数の情報フィールドを含むの
が好ましい。本発明の好ましい実施例では、本発明によ
る通信リンクを介して受信された各データフレームは、
フレームヘッダ103などのフィールドに保持された「シ
ーケンス番号」に関連している。説明を簡潔にするため
に、シーケンス番号「Ｘ」に関連するフレームは「フレ
ームＸ」と呼ぶことにする。たとえば、シーケンス番号
「102」に関連するフレームは「フレーム102」と呼ぶ。
各フレームに関連するシーケンス番号は、フレームが
受信されることになっている順序を示す。単純化するた
めに、フレーム「000」は本説明におけるシーケンスの
第１フレームとして考察する。その後のフレームそれぞ
れは、前のフレームより１つ大きいシーケンス番号を順
番にもっている。したがって、フレーム「102」は、フ
レーム「101」の直後に受信されることになっている。
しかし、可能なシーケンス番号の範囲は任意の番号から
始まり、任意の所定の間隔で増分できるのは当然であ
る。
受信されることになっている順序を示す。単純化するた
めに、フレーム「000」は本説明におけるシーケンスの
第１フレームとして考察する。その後のフレームそれぞ
れは、前のフレームより１つ大きいシーケンス番号を順
番にもっている。したがって、フレーム「102」は、フ
レーム「101」の直後に受信されることになっている。
しかし、可能なシーケンス番号の範囲は任意の番号から
始まり、任意の所定の間隔で増分できるのは当然であ
る。
本発明は、シーケンス番号から分かるように各フレー
ムが受信されることになっている順序で、各フレームの
ペイロードフィールド105で運ばれた情報を上位コンピ
ュータに転送する。フレームが順序通りに受信されない
場合、ペイロードフィールド105で運ばれたデータが記
憶される。順序から外れたフレームデータが転送される
のは、先に受信されるべきデータフレームすべてを転送
した後だけである。本発明の１実施例では、ペイロード
フィールド105内のデータが転送される上位コンピュー
タは従来のコンピュータであるが、代わりに、上位コン
ピュータは、通信リンク上の着局ノードとして動作する
コンピュータ周辺装置または任意の他の装置でもかまわ
ない。
ムが受信されることになっている順序で、各フレームの
ペイロードフィールド105で運ばれた情報を上位コンピ
ュータに転送する。フレームが順序通りに受信されない
場合、ペイロードフィールド105で運ばれたデータが記
憶される。順序から外れたフレームデータが転送される
のは、先に受信されるべきデータフレームすべてを転送
した後だけである。本発明の１実施例では、ペイロード
フィールド105内のデータが転送される上位コンピュー
タは従来のコンピュータであるが、代わりに、上位コン
ピュータは、通信リンク上の着局ノードとして動作する
コンピュータ周辺装置または任意の他の装置でもかまわ
ない。
本発明によると、「次期期待フレーム」は、可能な値
の範囲内の最下位の値をもつシーケンス番号を保持し、
まだ受信されていないフレームとして定義される。たと
えば、可能なシーケンス番号の範囲が０−65535（ファ
イバーチャンネルフレームにしばしばみられる）である
場合、フレーム「000」から「100」までの各フレームが
受信され、フレーム「104」も受信されると、「101」は
まだ受信されてない最小のシーケンス番号であるが可能
な範囲内にあるために、次期期待フレームはフレーム
「101」である。
の範囲内の最下位の値をもつシーケンス番号を保持し、
まだ受信されていないフレームとして定義される。たと
えば、可能なシーケンス番号の範囲が０−65535（ファ
イバーチャンネルフレームにしばしばみられる）である
場合、フレーム「000」から「100」までの各フレームが
受信され、フレーム「104」も受信されると、「101」は
まだ受信されてない最小のシーケンス番号であるが可能
な範囲内にあるために、次期期待フレームはフレーム
「101」である。
好ましくは、本発明では、ラッチ出力をもつシフトレ
ジスタ内の８ビット（集合的に「未着フレームウインド
ウ」と呼ぶ）が記憶される。各ビットは、期待フレーム
の所定の範囲内で次期フレームの任意のものが受信され
たかどうかを示す。この代わりに、任意のメモリ手段を
未着フレームウインドウを記憶するために使用できる。
シフトレジスタの最下位ビット（LSB）は次期期待フレ
ームに関連するのが好ましい。さらに好ましくは、LSB
から最上位ビット（MSB）までの各ビットが以後続く次
期フレームに順序通りに関連づけられる。たとえば、フ
レーム「003」が次期期待フレームである場合には、LSB
がフレーム「003」に関連づけられる。第２のLSBはフレ
ーム「004」に関連づけられ、第３のLSBはフレーム「00
5」に関連づけられる、と続く。他の実施例では、MSBは
次期期待フレームに関連づけられるので、各ビットの順
序が逆転される。
ジスタ内の８ビット（集合的に「未着フレームウインド
ウ」と呼ぶ）が記憶される。各ビットは、期待フレーム
の所定の範囲内で次期フレームの任意のものが受信され
たかどうかを示す。この代わりに、任意のメモリ手段を
未着フレームウインドウを記憶するために使用できる。
シフトレジスタの最下位ビット（LSB）は次期期待フレ
ームに関連するのが好ましい。さらに好ましくは、LSB
から最上位ビット（MSB）までの各ビットが以後続く次
期フレームに順序通りに関連づけられる。たとえば、フ
レーム「003」が次期期待フレームである場合には、LSB
がフレーム「003」に関連づけられる。第２のLSBはフレ
ーム「004」に関連づけられ、第３のLSBはフレーム「00
5」に関連づけられる、と続く。他の実施例では、MSBは
次期期待フレームに関連づけられるので、各ビットの順
序が逆転される。
各ビットは、それに関連するフレームが受信された後
で、第１論理状態（非能動状態）から第２論理状態（能
動状態）に状態が変化する。LSBが能動化される時は、
次期期待フレームが受信されている。したがって、本発
明の１実施例によると、LSBの遷移時には、最新受信フ
レームが次期期待フレームである。このため、本発明の
目的がフレームを期待された順序で上位コンピュータに
転送することであるので、この最新受信フレームは上位
コンピュータに転送可能である。そのフレームが上位コ
ンピュータに転送されると、シフトレジスタは、LSB寄
りに１ビットシフトされた前の値と同じ値に更新され
る。LSBの新しい値が能動状態の場合、そのビットに関
連づけられたフレームは受信されており、上位コンピュ
ータに転送可能である。新しいLSBが非能動状態の場
合、インタフェース装置は、新LSBに関連付けられたフ
レームの受信を待つ（すなわち、LSBが能動化されるの
を待つ）。
で、第１論理状態（非能動状態）から第２論理状態（能
動状態）に状態が変化する。LSBが能動化される時は、
次期期待フレームが受信されている。したがって、本発
明の１実施例によると、LSBの遷移時には、最新受信フ
レームが次期期待フレームである。このため、本発明の
目的がフレームを期待された順序で上位コンピュータに
転送することであるので、この最新受信フレームは上位
コンピュータに転送可能である。そのフレームが上位コ
ンピュータに転送されると、シフトレジスタは、LSB寄
りに１ビットシフトされた前の値と同じ値に更新され
る。LSBの新しい値が能動状態の場合、そのビットに関
連づけられたフレームは受信されており、上位コンピュ
ータに転送可能である。新しいLSBが非能動状態の場
合、インタフェース装置は、新LSBに関連付けられたフ
レームの受信を待つ（すなわち、LSBが能動化されるの
を待つ）。
本発明の好ましい実施例では、インタフェース装置の
パラメータそれぞれは、特定のシーケンスに関連して記
憶され、その特定のシーケンス内のフレームを受信する
と再ロードされる。この動作により複数の情報ストリー
ムがインーターフェース装置により並列に受信および処
理可能である。
パラメータそれぞれは、特定のシーケンスに関連して記
憶され、その特定のシーケンス内のフレームを受信する
と再ロードされる。この動作により複数の情報ストリー
ムがインーターフェース装置により並列に受信および処
理可能である。
図２は、本発明によるインタフェース装置の構成図で
ある。インタフェース装置は、ウインドウ比較器200
と、状態マシン202などの制御装置を備えている。状態
マシン202はウインドウ比較器200の動作を制御する。ウ
インドウ比較器200は、双方向2:1マルチプレクサ206、
カウンタ208、第１及び第２比較器210、212、２進加算
器214、3:8デコーダ216、８個の２入力ORゲート218、減
算器220、ビットマスク222、ラッチされた出力をもつシ
フトレジスタ224、および読取りバッファ204を含む。以
下の信号は、状態マシン202の次の状態を制御する入力
として状態マシン202で受信される。（１）到来するフ
レームから受け取られたデータ、（２）MSB出力信号、
（３）WRAP出力信号、（４）BORROW出力信号、（５）ER
ROR出力信号、（６）シフトレジスタ224の各ビットの論
理状態を表す８つの信号。図３は状態マシン202の複数
の状態の状態図である。
ある。インタフェース装置は、ウインドウ比較器200
と、状態マシン202などの制御装置を備えている。状態
マシン202はウインドウ比較器200の動作を制御する。ウ
インドウ比較器200は、双方向2:1マルチプレクサ206、
カウンタ208、第１及び第２比較器210、212、２進加算
器214、3:8デコーダ216、８個の２入力ORゲート218、減
算器220、ビットマスク222、ラッチされた出力をもつシ
フトレジスタ224、および読取りバッファ204を含む。以
下の信号は、状態マシン202の次の状態を制御する入力
として状態マシン202で受信される。（１）到来するフ
レームから受け取られたデータ、（２）MSB出力信号、
（３）WRAP出力信号、（４）BORROW出力信号、（５）ER
ROR出力信号、（６）シフトレジスタ224の各ビットの論
理状態を表す８つの信号。図３は状態マシン202の複数
の状態の状態図である。
本発明が起動するのは、通信リンクを介してフレーム
を受信するときである。状態マシン202はINITIALIZATIO
N（初期化）状態301に入る。フレームが受信されると、
状態マシン202は、フレーム開始フィールド101、フレー
ムヘッダフィールド103、CRCフィールド107、およびフ
レーム終端フィールドに含まれた情報を処理する。フレ
ーム開始フィールドは、このフレームがシーケンスの第
１フレームであるかどうかを示す情報を含むのが好まし
い。フレームがシーケンスの第１フレームである場合、
状態マシン202は第１フレームフラグ（FFフラグ）を設
定する。
を受信するときである。状態マシン202はINITIALIZATIO
N（初期化）状態301に入る。フレームが受信されると、
状態マシン202は、フレーム開始フィールド101、フレー
ムヘッダフィールド103、CRCフィールド107、およびフ
レーム終端フィールドに含まれた情報を処理する。フレ
ーム開始フィールドは、このフレームがシーケンスの第
１フレームであるかどうかを示す情報を含むのが好まし
い。フレームがシーケンスの第１フレームである場合、
状態マシン202は第１フレームフラグ（FFフラグ）を設
定する。
フレームヘッダ103の受信を検出すると、状態マシン2
02は、フレームヘッダ103からシーケンス識別（SEQ−I
D）値とシーケンスカウンタ（SEQ−CNT）値を抽出し
て、状態マシン202内のメモリ230に値を記憶するのが好
ましい。他の実施例では、メモリ230は状態マシン202の
外の置くこともできる。SEQ−CNTはフレームのシーケン
ス番号である。SEQ−IDは、フレームが関連する特定の
シーケンスを判定する。本発明の他の実施例では、フレ
ームはSEQ−IDを示してない。こうした他の実施例で
は、第１シーケンスの全フレームが、第２シーケンスの
フレームが受信される前に受信されるようになってい
る。
02は、フレームヘッダ103からシーケンス識別（SEQ−I
D）値とシーケンスカウンタ（SEQ−CNT）値を抽出し
て、状態マシン202内のメモリ230に値を記憶するのが好
ましい。他の実施例では、メモリ230は状態マシン202の
外の置くこともできる。SEQ−CNTはフレームのシーケン
ス番号である。SEQ−IDは、フレームが関連する特定の
シーケンスを判定する。本発明の他の実施例では、フレ
ームはSEQ−IDを示してない。こうした他の実施例で
は、第１シーケンスの全フレームが、第２シーケンスの
フレームが受信される前に受信されるようになってい
る。
さらに、INITIALIZATION（初期化）状態301では、ペ
イロードフィールド105に保持された情報の各バイト
は、フレームの他のフィールド101、103、107、109に保
持されたオーバーヘッド情報から分離されている。バイ
ト情報はメモリ230内のデータフィールドバッファに記
載されるのが好ましい。バッファの長さと位置が変数
「DATA−LENGTH［ｘ］と「ADDR−PTR［ｘ］」でメモリ2
30中に記憶されている。ただし、「ｘ」は特定のフレー
ムに関連する（好ましくは、フレームに関連づけられた
SEQ−IDとSEQ−CNTに関連して）固有の値である。
イロードフィールド105に保持された情報の各バイト
は、フレームの他のフィールド101、103、107、109に保
持されたオーバーヘッド情報から分離されている。バイ
ト情報はメモリ230内のデータフィールドバッファに記
載されるのが好ましい。バッファの長さと位置が変数
「DATA−LENGTH［ｘ］と「ADDR−PTR［ｘ］」でメモリ2
30中に記憶されている。ただし、「ｘ」は特定のフレー
ムに関連する（好ましくは、フレームに関連づけられた
SEQ−IDとSEQ−CNTに関連して）固有の値である。
状態マシンは回復（RESTORE）状態302に入る。回復状
態302では、状態マシンはカウンタ208とシフトレジスタ
224に受信フレームのSEQ−IDに関連する値をロードす
る。新しいフレームが受信されるたびにカウンタ208と
シフトレジスタ224のロードが可能になるので、本発明
によると、インターフェース装置が、少なくとも第２シ
ーケンスに関連したフレームと混在する第１シーケンス
のフレームの処理が可能であると確認されている。
態302では、状態マシンはカウンタ208とシフトレジスタ
224に受信フレームのSEQ−IDに関連する値をロードす
る。新しいフレームが受信されるたびにカウンタ208と
シフトレジスタ224のロードが可能になるので、本発明
によると、インターフェース装置が、少なくとも第２シ
ーケンスに関連したフレームと混在する第１シーケンス
のフレームの処理が可能であると確認されている。
FFフラグが能動化されると、状態マシン202はシフト
レジスタ224とカウンタ208にシーケンス（好ましくはゼ
ロ）の第１フレームに関連したシーケンス番号の値をロ
ードする。FFフラグが非能動化されると、状態マシン20
2はカウンタ208とシフトレジスタ224にSEQ−IDにより識
別されたシーケンスに関連して以前にセーブされた値を
ロードする。カウンタ208とシフトレジスタ224にロード
する値はSEQ−IDに基づいた索引により表をみて識別さ
れるのが好ましい。本発明の他の実施例では、最後の受
信フレームのシーケンスと再現する値を適切に関連づけ
るために、カウンタ208とシフトレジスタ224にロードさ
れる値は、内容アドレス可能メモリ、変換ルックアサイ
ドバッファまたは任意の他の手段を用いて識別される。
レジスタ224とカウンタ208にシーケンス（好ましくはゼ
ロ）の第１フレームに関連したシーケンス番号の値をロ
ードする。FFフラグが非能動化されると、状態マシン20
2はカウンタ208とシフトレジスタ224にSEQ−IDにより識
別されたシーケンスに関連して以前にセーブされた値を
ロードする。カウンタ208とシフトレジスタ224にロード
する値はSEQ−IDに基づいた索引により表をみて識別さ
れるのが好ましい。本発明の他の実施例では、最後の受
信フレームのシーケンスと再現する値を適切に関連づけ
るために、カウンタ208とシフトレジスタ224にロードさ
れる値は、内容アドレス可能メモリ、変換ルックアサイ
ドバッファまたは任意の他の手段を用いて識別される。
状態マシン202は、信号線207を介してマルチプレクサ
206に送られる読取り／書込み信号を制御して、マルチ
プレクサ206が信号線209を介して状態マシン202からの
入力を受信する。マルチプレクサ選択信号は、選択信号
線上で状態マシン202からマルチプレクサ206に送られ
る。選択信号は、マルチプレクサからの出力がカウンタ
208に送られるかまたは、ビットマスク222を介してシフ
トレジスタ224に送られるのかを判定する。ビットマス
ク222は、シフトレジスタ224の入力端がマルチプレクサ
206またはORゲート218の出力端に接続されているかを判
定する２入力マルチプレクサである。シフトレジスタ22
4にロードされた値はシフトレジスタ224にラッチされ
る。シフトレジスタ224の値は未着フレームウインドウ
を表し、特定のフレームが受信されたかどうかを示す。
他の実施例としては、ORゲート218が３状態出力を備え
る場合もある。
206に送られる読取り／書込み信号を制御して、マルチ
プレクサ206が信号線209を介して状態マシン202からの
入力を受信する。マルチプレクサ選択信号は、選択信号
線上で状態マシン202からマルチプレクサ206に送られ
る。選択信号は、マルチプレクサからの出力がカウンタ
208に送られるかまたは、ビットマスク222を介してシフ
トレジスタ224に送られるのかを判定する。ビットマス
ク222は、シフトレジスタ224の入力端がマルチプレクサ
206またはORゲート218の出力端に接続されているかを判
定する２入力マルチプレクサである。シフトレジスタ22
4にロードされた値はシフトレジスタ224にラッチされ
る。シフトレジスタ224の値は未着フレームウインドウ
を表し、特定のフレームが受信されたかどうかを示す。
他の実施例としては、ORゲート218が３状態出力を備え
る場合もある。
本発明の好ましい実施例では、カウンタ208とSEQ−CN
Tはどちらも16ビット幅が好ましい。SEQ−CNTの最下位
３ビットは減算器220の第１入力端に接続されている。
カウンタ208の出力の最下位３ビットは減算器220の第２
入力端に接続されている。第１フレームのSEQ−CNTから
の最下位３ビットからカウンタ208からの最下位３ビッ
トを引いて、最新の受信フレームが未着フレームウイン
ドウ内のビットにより表されるかどうかの判定を支援す
る。受入可能な列から外れたフレームの範囲によって
は、４つ以上また２つ以下の最下位ビットを減算するこ
ともできることに注意すべきである。たとえば、次期期
待フレームの値に関して、値が16個までのフレームが受
入可能な場合には、カウンタ208とSEQ−CNTからの出力
の最下位４ビットが減算器220に送られることになる。
Tはどちらも16ビット幅が好ましい。SEQ−CNTの最下位
３ビットは減算器220の第１入力端に接続されている。
カウンタ208の出力の最下位３ビットは減算器220の第２
入力端に接続されている。第１フレームのSEQ−CNTから
の最下位３ビットからカウンタ208からの最下位３ビッ
トを引いて、最新の受信フレームが未着フレームウイン
ドウ内のビットにより表されるかどうかの判定を支援す
る。受入可能な列から外れたフレームの範囲によって
は、４つ以上また２つ以下の最下位ビットを減算するこ
ともできることに注意すべきである。たとえば、次期期
待フレームの値に関して、値が16個までのフレームが受
入可能な場合には、カウンタ208とSEQ−CNTからの出力
の最下位４ビットが減算器220に送られることになる。
本実施例では、減算器220からの３つのビットが3:8デ
コーダ216に送られる。デコーダ216の出力は８本の信号
線であり、その内１つだけがいつでも能動状態になって
いる。能動化される特定の信号線は減算器220からの３
本の信号線の状態により判定され、デコーダ216の入力
端に接続されている。３本の入力線上の論理状態の組合
せは８つ可能なので、各出力線はこれら３本の入力線上
の可能な８つの論理状態の組合せの１つに対応してい
る。したがって、デコーダ216からの各出力線はそれぞ
れ、SEQ−CNT信号の値とカウンタ208の値のモジューロ
８の差に対応している。
コーダ216に送られる。デコーダ216の出力は８本の信号
線であり、その内１つだけがいつでも能動状態になって
いる。能動化される特定の信号線は減算器220からの３
本の信号線の状態により判定され、デコーダ216の入力
端に接続されている。３本の入力線上の論理状態の組合
せは８つ可能なので、各出力線はこれら３本の入力線上
の可能な８つの論理状態の組合せの１つに対応してい
る。したがって、デコーダ216からの各出力線はそれぞ
れ、SEQ−CNT信号の値とカウンタ208の値のモジューロ
８の差に対応している。
デコーダ216からの８つの出力信号はそれぞれ、８つ
の論理和ゲート218の１つ、ビットマスク222への８つの
入力の１つ、ビットマスク222からの８つの出力の１
つ、シフトレジスタ224への８つの入力の１つ、シフト
レジスタ224からの８つの並列出力線の１つに対応して
いる。デコーダ216からの８つの出力信号はそれぞれ関
連する論理和ゲート218の第１入力端に接続されてい
る。各論理和ゲート218の出力端は関連するビットマス
ク入力端に接続されている。シフトレジスタ224の各出
力端は関連する論理和ゲート218の第２入力端に接続さ
れている。ゼロ（すなわち、「ゼロ」出力）の入力値に
関連した特定のデコーダ出力はビットマスク222のLSBに
つながっている。出力「１」はLSBに隣接するビットマ
スク222のビットに接続され、「２」から「７」の各デ
コーダ出力端は、上記の次のビットマスク入力端に順番
に接続されている。回復（RESTORE）状態302では、マル
チプレクサ206に接続されたビットマスク入力端がシフ
トレジスタ224の入力端に接続されていることに注意す
べきである。
の論理和ゲート218の１つ、ビットマスク222への８つの
入力の１つ、ビットマスク222からの８つの出力の１
つ、シフトレジスタ224への８つの入力の１つ、シフト
レジスタ224からの８つの並列出力線の１つに対応して
いる。デコーダ216からの８つの出力信号はそれぞれ関
連する論理和ゲート218の第１入力端に接続されてい
る。各論理和ゲート218の出力端は関連するビットマス
ク入力端に接続されている。シフトレジスタ224の各出
力端は関連する論理和ゲート218の第２入力端に接続さ
れている。ゼロ（すなわち、「ゼロ」出力）の入力値に
関連した特定のデコーダ出力はビットマスク222のLSBに
つながっている。出力「１」はLSBに隣接するビットマ
スク222のビットに接続され、「２」から「７」の各デ
コーダ出力端は、上記の次のビットマスク入力端に順番
に接続されている。回復（RESTORE）状態302では、マル
チプレクサ206に接続されたビットマスク入力端がシフ
トレジスタ224の入力端に接続されていることに注意す
べきである。
デコーダ216の出力は、カウンタの値とSEQ−CNTの値
の最下位ビットだけの状態を表すので、最新の受信フレ
ームが未着フレームウインドウのビットにより表された
フレームの範囲（すなわち、次期期待フレームの値に関
して所定の範囲内）にあるかどうかを判定するのに、カ
ウンタ208とSEQ−CNTからのより上位の出力信号（すな
わちビット３−15）も考慮しなければならない。より上
位の出力信号は２進加算器214の入力端と第１比較器210
に送られる。第１比較器210は、カウンタ208からのより
高位ビットとSEQ−CNTのより高位ビットは、比較器210
の出力端のMSB信号が能動状態の場合、同一になること
を示す。
の最下位ビットだけの状態を表すので、最新の受信フレ
ームが未着フレームウインドウのビットにより表された
フレームの範囲（すなわち、次期期待フレームの値に関
して所定の範囲内）にあるかどうかを判定するのに、カ
ウンタ208とSEQ−CNTからのより上位の出力信号（すな
わちビット３−15）も考慮しなければならない。より上
位の出力信号は２進加算器214の入力端と第１比較器210
に送られる。第１比較器210は、カウンタ208からのより
高位ビットとSEQ−CNTのより高位ビットは、比較器210
の出力端のMSB信号が能動状態の場合、同一になること
を示す。
本発明の好ましい実施例では、２進加算器214の出力
は、加算器214に入力される値より１つ大きい２進値を
表す13ビット出力である。加算器214の出力端は第２比
較器の入力端に接続されている。第２比較器212は、カ
ウンタの出力の最下位より上位のビットが表す値に１を
加えた値と、SEQ−CNT値のより上位のビットが表す値を
比較する。どちらの値も同じ場合には、比較器212のWRA
P信号出力が能動状態になる。WRAP信号は、減算器220か
らのBORROW信号と組み合わせて使用され、カウンタ208
に記憶された値が、（１）SEQ−CNT値より小さい場合
（すなわち、最新受信フレームのシーケンス番号が次期
期待フレームのシーケンス番号より大きい）と（２）SE
Q−CNTからの８つの値の範囲内である場合を識別する。
は、加算器214に入力される値より１つ大きい２進値を
表す13ビット出力である。加算器214の出力端は第２比
較器の入力端に接続されている。第２比較器212は、カ
ウンタの出力の最下位より上位のビットが表す値に１を
加えた値と、SEQ−CNT値のより上位のビットが表す値を
比較する。どちらの値も同じ場合には、比較器212のWRA
P信号出力が能動状態になる。WRAP信号は、減算器220か
らのBORROW信号と組み合わせて使用され、カウンタ208
に記憶された値が、（１）SEQ−CNT値より小さい場合
（すなわち、最新受信フレームのシーケンス番号が次期
期待フレームのシーケンス番号より大きい）と（２）SE
Q−CNTからの８つの値の範囲内である場合を識別する。
MSB、BORROWおよびWARP信号があつまると、最後の受
信フレームが次期期待フレームのシーケンス番号より大
きいシーケンス番号をもち、次期期待フレームの値（本
例では８）に関して所定の範囲内にあることが確実にな
る。
信フレームが次期期待フレームのシーケンス番号より大
きいシーケンス番号をもち、次期期待フレームの値（本
例では８）に関して所定の範囲内にあることが確実にな
る。
したがって、MSB信号がMSB信号線217で能動状態にな
る場合には、（次期期待フレームのシーケンス番号を保
持する）カウンタ208の最上位13ビットがSEQ−CNTの最
上位の13ビット（すなわち、最後の受信フレームのシー
ケンス番号）に等しくなる。したがって、MSB信号が能
動状態になると、SEQ−CNTの最下位３信号は、非能動状
態のBORROW信号が示しているように、次期期待フレーム
のシーケンス番号の最下位３信号（カウンタ208に記憶
された値の最下位ビット）以上でなければならない。BO
RROW信号が能動状態になると、SEQ−CNTがエラーになる
（すなわち、次期期待フレームのシーケンス番号より小
さいので、次期期待フレームの値に関して所定の範囲の
値から外れている）。同様にWRAP信号が能動状態になる
と、能動状態のBORROW信号により示されるように、SEQ
−CNTの最下位３ビットはカウンタ208に記憶された値の
最下位３ビットより小さくなければならない。そうでな
い場合には、最新の受信フレームは有効フレームの範囲
外であり、エラー状態である。
る場合には、（次期期待フレームのシーケンス番号を保
持する）カウンタ208の最上位13ビットがSEQ−CNTの最
上位の13ビット（すなわち、最後の受信フレームのシー
ケンス番号）に等しくなる。したがって、MSB信号が能
動状態になると、SEQ−CNTの最下位３信号は、非能動状
態のBORROW信号が示しているように、次期期待フレーム
のシーケンス番号の最下位３信号（カウンタ208に記憶
された値の最下位ビット）以上でなければならない。BO
RROW信号が能動状態になると、SEQ−CNTがエラーになる
（すなわち、次期期待フレームのシーケンス番号より小
さいので、次期期待フレームの値に関して所定の範囲の
値から外れている）。同様にWRAP信号が能動状態になる
と、能動状態のBORROW信号により示されるように、SEQ
−CNTの最下位３ビットはカウンタ208に記憶された値の
最下位３ビットより小さくなければならない。そうでな
い場合には、最新の受信フレームは有効フレームの範囲
外であり、エラー状態である。
追加エラー検査回路226は、最後の受信フレームが前
に受信したフレームと同じシーケンス番号ではないこと
を検査する。この検査は、８つの個別ANDゲート228にお
いて、デコーダ216からの各出力とシフトレジスタから
の関連出力を比較することで実行される。MSB信号が能
動状態の場合、BORROW信号は非能動状態であり、デコー
ダ216の出力とシフトレジスタ224の関連出力のどちらも
能動状態であり、最後の受信フレームが前に受信したフ
レームと同じシーケンス番号をもつ。同様に、WRAP信号
が能動状態であると、BORROW信号は能動状態であり、デ
コーダ216の出力とシフトレジスタ224の関連出力のどち
らも能動状態であり、最後の受信フレームは以前に受信
したフレームと同じシーケンス番号をもつ。こうした場
合のどちらでも、状態マシン202はERROR（エラー）状態
307に入る。WRAP、MSB、BORROWおよびERRO信号の状態が
エラーが発生したことを示している場合、状態マシーン
202は上位コンピュータ201への割込み要求線を能動化し
て、エラー状態の処理の支援を要求する。その代わり
に、状態マシン202は、極めて処理能力が高いので上位
コンピュータ201からの援助を要求することなくエラー
状態を処理することもできる。どちらの場合でも、エラ
ー状態の検出後に起こる特定の動作は本発明の範囲外で
ある。
に受信したフレームと同じシーケンス番号ではないこと
を検査する。この検査は、８つの個別ANDゲート228にお
いて、デコーダ216からの各出力とシフトレジスタから
の関連出力を比較することで実行される。MSB信号が能
動状態の場合、BORROW信号は非能動状態であり、デコー
ダ216の出力とシフトレジスタ224の関連出力のどちらも
能動状態であり、最後の受信フレームが前に受信したフ
レームと同じシーケンス番号をもつ。同様に、WRAP信号
が能動状態であると、BORROW信号は能動状態であり、デ
コーダ216の出力とシフトレジスタ224の関連出力のどち
らも能動状態であり、最後の受信フレームは以前に受信
したフレームと同じシーケンス番号をもつ。こうした場
合のどちらでも、状態マシン202はERROR（エラー）状態
307に入る。WRAP、MSB、BORROWおよびERRO信号の状態が
エラーが発生したことを示している場合、状態マシーン
202は上位コンピュータ201への割込み要求線を能動化し
て、エラー状態の処理の支援を要求する。その代わり
に、状態マシン202は、極めて処理能力が高いので上位
コンピュータ201からの援助を要求することなくエラー
状態を処理することもできる。どちらの場合でも、エラ
ー状態の検出後に起こる特定の動作は本発明の範囲外で
ある。
状態マシン202がSEQ−CNT値が所定の範囲内にあり前
の受信フレームと等しくないと判定した場合には、状態
マシン202はLATCH状態303に入る。LATCH（ラッチ）状態
303では、状態マシン202が、ビットマスク222への選択
信号を制御することで、ORゲート218の出力信号をビッ
トマスク222を介してシフトレジスタ224の並列入力に接
続させる。シフトレジスタ224の前の値とデコーダ216の
出力の論理和を取ることで、前に能動状態であったシフ
トレジスタ224のビットは能動状態を維持する。したが
って、RESTORE（回復）状態302のシフトレジスタ224に
ロードされた値によりフレームがこれまでに順序通りに
受信されなかったことを示すようビットが能動化される
と、こうした情報は保持され、さらにデコーダ216の出
力により表された追加ビットを能動化して補足されるこ
とになる。次に、状態マシン202は、入力信号をシフト
レジスタ224にロードさせる。シフトレジスタ224の出力
は、次期期待フレームの値に関して所定の範囲の値内の
どのフレームが受信されたかを示す。
の受信フレームと等しくないと判定した場合には、状態
マシン202はLATCH状態303に入る。LATCH（ラッチ）状態
303では、状態マシン202が、ビットマスク222への選択
信号を制御することで、ORゲート218の出力信号をビッ
トマスク222を介してシフトレジスタ224の並列入力に接
続させる。シフトレジスタ224の前の値とデコーダ216の
出力の論理和を取ることで、前に能動状態であったシフ
トレジスタ224のビットは能動状態を維持する。したが
って、RESTORE（回復）状態302のシフトレジスタ224に
ロードされた値によりフレームがこれまでに順序通りに
受信されなかったことを示すようビットが能動化される
と、こうした情報は保持され、さらにデコーダ216の出
力により表された追加ビットを能動化して補足されるこ
とになる。次に、状態マシン202は、入力信号をシフト
レジスタ224にロードさせる。シフトレジスタ224の出力
は、次期期待フレームの値に関して所定の範囲の値内の
どのフレームが受信されたかを示す。
次に、状態マシン202はADVANCE（進展）状態304に入
る。ADVANCE状態304では、状態マシン202は、ラッチ204
のLSBが能動状態かどうかを検査する。ラッチ204のLSB
が能動状態の場合には、最後の受信フレームが次期期待
フレームである。状態マシン202は変数DATA−LENGTHとA
DDR−PRTを使用して、データバッファの位置を同定し
て、メモリに記憶されカウンタ値に関連するバイト情報
（すなわち、最後の受信フレーム）を求める。バイト情
報が回復されて上位コンピュータ201に転送される。
る。ADVANCE状態304では、状態マシン202は、ラッチ204
のLSBが能動状態かどうかを検査する。ラッチ204のLSB
が能動状態の場合には、最後の受信フレームが次期期待
フレームである。状態マシン202は変数DATA−LENGTHとA
DDR−PRTを使用して、データバッファの位置を同定し
て、メモリに記憶されカウンタ値に関連するバイト情報
（すなわち、最後の受信フレーム）を求める。バイト情
報が回復されて上位コンピュータ201に転送される。
状態マシン202はカウンタ208を１つ増分し、シフトレ
ジスタ224の内容をLSB方向に１ビット分シフトさせる。
新しいLSBが能動状態の場合、状態マシンはADVANCE状態
304に入り、変数DATA−LENGTHとADDR−PTRを使用して、
メモリに記憶され新しいカウンタ値に関連するバイト情
報の位置を同定する。バイト情報が回復され、上位コン
ピュータ201に転送される。カウンタ208は再び増分さ
れ、シフトレジスタ224の値が再びLSB方向に１ビット分
シフトする。この処理はLSBがゼロになるまで継続す
る。LSBの新しい値がゼロの場合には、状態マシン202は
SAVE_CONTEXT状態305に入る。この状態305では、カウン
タ208とシフトレジスタ224の値がメモリ230にセーブさ
れる。状態マシン202はバッファ204とマルチプレクサ20
6を介してシフトレジスタ224からの値を受信するのが好
ましい。さらに、DATA−LENGTHとADDR−PTRの現在の内
容もセーブされる。
ジスタ224の内容をLSB方向に１ビット分シフトさせる。
新しいLSBが能動状態の場合、状態マシンはADVANCE状態
304に入り、変数DATA−LENGTHとADDR−PTRを使用して、
メモリに記憶され新しいカウンタ値に関連するバイト情
報の位置を同定する。バイト情報が回復され、上位コン
ピュータ201に転送される。カウンタ208は再び増分さ
れ、シフトレジスタ224の値が再びLSB方向に１ビット分
シフトする。この処理はLSBがゼロになるまで継続す
る。LSBの新しい値がゼロの場合には、状態マシン202は
SAVE_CONTEXT状態305に入る。この状態305では、カウン
タ208とシフトレジスタ224の値がメモリ230にセーブさ
れる。状態マシン202はバッファ204とマルチプレクサ20
6を介してシフトレジスタ224からの値を受信するのが好
ましい。さらに、DATA−LENGTHとADDR−PTRの現在の内
容もセーブされる。
状態マシン202は、次に、INITIALIZATION状態301に戻
り、次期フレームの受信を待つ。次期フレームが受信さ
れると、カウンタ208とシフトレジスタ224に回復される
内容（すなわち、同じシーケンスの最後のフレームに関
してカウンタ208とシフトレジスタ224に最後に保持され
た値）のアドレスを判定するためにSEQ−IDとSEQ−CNT
が取り出される。ペイロードフィールド105で運ばれる
バイト情報が、変数DETA−LENGTHとADDR−PTR（それぞ
れはこのフレームのSEQ−CNTに関わってる）により同定
された位置でメモリにバッファ記憶される。これは、こ
のフレームが次期期待フレームであること（その結果、
カウンタの値がこのフレームのSEQ−CNTに等しいこと）
が判定されるまで続く。次に、シフトレジスタ224の新
しい内容がラッチ204にロードされる。ウインドウ比較
器200の比較器210と212は、SEQ−CNTの値と新しいカウ
ンタの値に基づいて、WRAP、BORROWおよびMSB信号の論
理状態を定める。
り、次期フレームの受信を待つ。次期フレームが受信さ
れると、カウンタ208とシフトレジスタ224に回復される
内容（すなわち、同じシーケンスの最後のフレームに関
してカウンタ208とシフトレジスタ224に最後に保持され
た値）のアドレスを判定するためにSEQ−IDとSEQ−CNT
が取り出される。ペイロードフィールド105で運ばれる
バイト情報が、変数DETA−LENGTHとADDR−PTR（それぞ
れはこのフレームのSEQ−CNTに関わってる）により同定
された位置でメモリにバッファ記憶される。これは、こ
のフレームが次期期待フレームであること（その結果、
カウンタの値がこのフレームのSEQ−CNTに等しいこと）
が判定されるまで続く。次に、シフトレジスタ224の新
しい内容がラッチ204にロードされる。ウインドウ比較
器200の比較器210と212は、SEQ−CNTの値と新しいカウ
ンタの値に基づいて、WRAP、BORROWおよびMSB信号の論
理状態を定める。
こうした信号が、SEQ−CNTが次期期待フレームの値に
関する値の範囲内にあることを示している場合には、状
態マシン202は再びADVANCE状態304に入る。ラッチ204の
LSBは再び検査される。新しいLSBが能動状態になる場
合、状態マシン202はカウンタ208の値に関連する変数DA
TA−LENGTHとADDR−PTRを使用して、メモリに記憶され
たバイト情報の位置を同定する。バイト情報は回復され
て上位コンピュータ201に転送される。状態マシン202は
再びカウンタ208を増分し、LSBに向かって１ビット分シ
フトレジスタ224の内容をシフトする。新しいLSBが能動
状態の場合には、カウンタ208の値に関する変数DATA−L
ENGTHとADDR−PTRは、メモリに記憶されたバイト情報の
位置を同定する。バイト情報は回復され上位コンピュー
タ201に転送される。状態マシン202はADVANCE状態304に
再び入り、カウンタ208を増分し、シフトレジスタ224の
内容をLSBの方向に１ビット分シフトさせる。この処理
は、新しいLSBが能動状態でなくなるまで継続する。
関する値の範囲内にあることを示している場合には、状
態マシン202は再びADVANCE状態304に入る。ラッチ204の
LSBは再び検査される。新しいLSBが能動状態になる場
合、状態マシン202はカウンタ208の値に関連する変数DA
TA−LENGTHとADDR−PTRを使用して、メモリに記憶され
たバイト情報の位置を同定する。バイト情報は回復され
て上位コンピュータ201に転送される。状態マシン202は
再びカウンタ208を増分し、LSBに向かって１ビット分シ
フトレジスタ224の内容をシフトする。新しいLSBが能動
状態の場合には、カウンタ208の値に関する変数DATA−L
ENGTHとADDR−PTRは、メモリに記憶されたバイト情報の
位置を同定する。バイト情報は回復され上位コンピュー
タ201に転送される。状態マシン202はADVANCE状態304に
再び入り、カウンタ208を増分し、シフトレジスタ224の
内容をLSBの方向に１ビット分シフトさせる。この処理
は、新しいLSBが能動状態でなくなるまで継続する。
ラッチ204のLSBが能動状態でない場合、最後の受信フ
レームが次期期待フレームではなかったことを示してい
る。次に、状態マシン202がSAVE_CONTEXT状態305に入
り、シフトレジスタ224とカウンタ208の値ならびにDATA
−LENGTHとADDR−PTRの値をセーブする。次に、状態マ
シン202はINITIALIZATION状態301に入り、次期フレーム
の受信を待つ。この処理は継続的に繰り返される。
レームが次期期待フレームではなかったことを示してい
る。次に、状態マシン202がSAVE_CONTEXT状態305に入
り、シフトレジスタ224とカウンタ208の値ならびにDATA
−LENGTHとADDR−PTRの値をセーブする。次に、状態マ
シン202はINITIALIZATION状態301に入り、次期フレーム
の受信を待つ。この処理は継続的に繰り返される。
本発明には従来技術と比べて様々な利点がある。本発
明は、単純な論理要素を用いて実施可能であり、ディジ
タル電子通信システムに埋め込むのに適している。さら
に、本発明は、高レベルの制御機能がインタフェース装
置の状態を判定し他の状態をもたらすことができる単純
なメカニズムを備えている。代わりに単純な状態情報
（すなわち、カウンタとシフトレジスタの値）をセーブ
し回復することで、「コンテキスト切替え」または比較
的複雑なマシンの並列使用が容易になる。さらに、フレ
ームが特定のシーケンスを識別するフィールドをもって
いる場合、本発明は、カウンタとシフトレジスタの値を
最後の受信フレームのシーケンスに関する値で更新する
ことにより複数のデータストリーム間で多重化動作可能
である。本発明はほんのわずかしかプロセッサの介入を
必要としないので、次期期待フレームの受信とそのフレ
ームのペイロードフィールドで運ばれたデータの上位コ
ンピュータへの転送の間の待ち時間はきわめて短い。複
数のフレームが順序通りにインタフェース装置により受
信される場合、各フレームについてペイロード情報の上
位コンピュータへの転送にはほとんど遅延がない。未着
フレームウインドウが受信可能な事前定義されたフレー
ム範囲を識別するので、フレームが範囲外にあることを
示すことで、本発明は一時的な記憶が過重であるかまた
はそうなりそうな時を示ことができる。本発明はさら
に、同じフレームが２度受信されたときにエラー状態を
示す。その上、本発明は、受信情報の長さを各配送間で
変えられ、その変化の特質が受信側により予測できない
通信プロトコルを容易に組み込める。
明は、単純な論理要素を用いて実施可能であり、ディジ
タル電子通信システムに埋め込むのに適している。さら
に、本発明は、高レベルの制御機能がインタフェース装
置の状態を判定し他の状態をもたらすことができる単純
なメカニズムを備えている。代わりに単純な状態情報
（すなわち、カウンタとシフトレジスタの値）をセーブ
し回復することで、「コンテキスト切替え」または比較
的複雑なマシンの並列使用が容易になる。さらに、フレ
ームが特定のシーケンスを識別するフィールドをもって
いる場合、本発明は、カウンタとシフトレジスタの値を
最後の受信フレームのシーケンスに関する値で更新する
ことにより複数のデータストリーム間で多重化動作可能
である。本発明はほんのわずかしかプロセッサの介入を
必要としないので、次期期待フレームの受信とそのフレ
ームのペイロードフィールドで運ばれたデータの上位コ
ンピュータへの転送の間の待ち時間はきわめて短い。複
数のフレームが順序通りにインタフェース装置により受
信される場合、各フレームについてペイロード情報の上
位コンピュータへの転送にはほとんど遅延がない。未着
フレームウインドウが受信可能な事前定義されたフレー
ム範囲を識別するので、フレームが範囲外にあることを
示すことで、本発明は一時的な記憶が過重であるかまた
はそうなりそうな時を示ことができる。本発明はさら
に、同じフレームが２度受信されたときにエラー状態を
示す。その上、本発明は、受信情報の長さを各配送間で
変えられ、その変化の特質が受信側により予測できない
通信プロトコルを容易に組み込める。
本発明について多々実施例が記載されてきたが、本発
明の精神と範囲から逸脱しないかぎり様々な修正が可能
である。たとえば、本発明は、ウインドウ比較器の動作
を制御する状態マシンの視点から記載されてきた。しか
し、個別論理、プログラム式汎用コンピュータやプログ
ラム式論理アレイなどの回路機構を使用して、上記の状
態マシンの関数を実行することができる。同様に、本発
明のウインドウ比較器回路は、プログラム式汎用コンピ
ュータ、プログラム式論理アレイ、または状態マシンな
どどんな手段でも実施可能である。さらに、ビット数
（すなわち、未着フレームウインドウの範囲）は模範例
で説明された８ビットから変えることができる。したが
って、本発明は特定の例示実施例により制限されるもの
ではなく添付の請求の範囲によって制限されることを理
解すべきである。
明の精神と範囲から逸脱しないかぎり様々な修正が可能
である。たとえば、本発明は、ウインドウ比較器の動作
を制御する状態マシンの視点から記載されてきた。しか
し、個別論理、プログラム式汎用コンピュータやプログ
ラム式論理アレイなどの回路機構を使用して、上記の状
態マシンの関数を実行することができる。同様に、本発
明のウインドウ比較器回路は、プログラム式汎用コンピ
ュータ、プログラム式論理アレイ、または状態マシンな
どどんな手段でも実施可能である。さらに、ビット数
（すなわち、未着フレームウインドウの範囲）は模範例
で説明された８ビットから変えることができる。したが
って、本発明は特定の例示実施例により制限されるもの
ではなく添付の請求の範囲によって制限されることを理
解すべきである。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−46060（ＪＰ，Ａ)
特開 平６−22000（ＪＰ，Ａ)
特開 平４−168841（ＪＰ，Ａ)
特開 平６−6411（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/08
Claims (8)
- 【請求項１】通信リンクに受信装置を接続し、インタフ
ェース装置により受信された複数のデータフレームの各
フレームが一連のフレーム内に含まれ、前記複数のフレ
ームが外部送信装置により定義された所定の順序で前記
受信装置に確実に送られるようにするインタフェース装
置であって、（ａ）制御装置と、（ｂ）前記制御装置に
接続され制御されて、最後の受信フレームが前記外部送
信装置により定義された順序での次期期待フレームであ
るかどうかを示す未着フレームウインドウを記憶する未
着フレームウインドウ記憶手段をもつ比較器ウインドウ
回路と、を有し、 前記インターフェース装置により受信された各有効フレ
ームは、所定順序内の前記フレームの相対的な位置を示
す値に関連しており、前記比較器ウインドウはさらに、
（ａ）次期期待フレームに関わる値を記憶する記憶手段
と、（ｂ）前記記憶手段と前記制御装置に接続され、前
記次期期待フレームに関わる値と最後の受信フレームに
関わる値を比較して、前記最後の受信フレームに関わる
値が、次期期待フレームの値の所定の範囲内にあるかど
うかを示す比較手段と、を有し、 前記制御装置は、選択フレームが現在の次期期待フレー
ムであることと、前記選択フレームが受信時に予め決め
られた範囲の値の内の値に関連していることが、前記比
較手段と未着ウインドウフレームから判定されるときの
み、前記インタフェース装置により受信された前記選択
フレーム内のデータを転送することを特徴とするインタ
ーフェース装置。 - 【請求項２】請求項１に記載のインタフェース装置であ
って、 前記未着フレームウインドウは、１つの次期期待フレー
ム或いは所定数のそれに続く期待フレームを、前記イン
ターフェース装置によって受信されてきた所定の順序で
示し、 前記比較器ウインドウ回路は、さらに、 （１）前記制御装置と連動する１つのカウンタであっ
て、次期期待フレームと対応する値を記憶するためのカ
ウンタであって、該カウンタ内に記憶されている値を、
比較器が最後の受信フレームが次期期待フレームである
ことを示す時に前記制御装置からの要求に基づいて所定
の値だけインクリメントすることができるカウンタと、 （２）前記カウンタ及び前記制御回路と組み合わされ、
最後の受信フレームに関連する値と次期期待フレームに
関連する値とを比較する１つの比較器であって、 （ａ）所定の順序において最後の受信フレームが次期期
待フレームであるかどうかを示すとともに、 （ｂ）最後の受信フレームに関連する値が、次期期待フ
レームの値に関連する所定の範囲値内に入っているか否
かを示す比較器と、 （３）前記制御装置及び未着フレームウインドウ記憶手
段の入力と結合される１つのシフトレジスタであって、
前記未着フレームウインドウ記憶手段に記憶される前で
あって、前記比較器が前記最後に受信されたフレームが
前記次期期待フレームであることを示す場合に、未着フ
レームウインドウ記憶手段に入力される１つの未着フレ
ームウインドウが前記制御回路の制御の下でシフトされ
るシフトレジスタと、を有し、 前記比較器ウインドウ回路は、最後の受信フレームに関
連する値が次期期待フレームの値と関係する所定の範囲
値内である場合には、未着フレームウインドウにおける
１つのビットをアサートし、 前記制御回路は、最後の受信フレームに関連する値が次
期期待フレームの値と関係する所定の範囲値内である場
合には、前記最後の受信フレームからのデータを記憶す
ることを特徴とするインタフェース装置。 - 【請求項３】受信された複数のフレームは該フレームが
含まれているシーケンスを識別する情報を含み、前記比
較器ウインドウはさらに前記未着フレーム記憶手段に接
続されたロード手段を含み、最後の受信フレームのシー
ケンスに関し前記シフトレジスタからの未着フレームウ
インドウを前記未着フレームウインドウ記憶手段にロー
ドする、請求項１に記載のインタフェース装置。 - 【請求項４】前記制御装置は、選択フレームが次期期待
フレームであることが前記未着フレームウインドウから
判定されたときのみ、前記インターフェース装置により
受信された前記選択フレーム内のデータを、受信された
装置に転送する、請求項１に記載のインタフェース装
置。 - 【請求項５】受信装置を１つの通信リンクと組み合わせ
るとともに、前記インタフェース装置によって受信され
たフレームのデータを確保するためのインタフェース装
置であって、各フレームは、１つの連続フレーム内に含
められ、外部転送装置によって決められる所定の順序で
前記受信装置と通信するインタフェース装置であって、 （ａ）それぞれのデータフレームに含まれる情報を処理
するための１つの制御回路と、 （ｂ）前記制御装置と組み合わされるとともに、制御さ
れる１つの比較器ウインドウ回路であって前記インター
フェース装置によって受信されたそれぞれの有効フレー
ムが、所定の順序の範囲でフレームの相対位置を示す値
と関連するとともに、所定の順序のなかで次期期待フレ
ームが前記インターフェース装置によって受信されてい
るか否かを示す未着フレームウインドウを記憶する１つ
の未着フレームウインドウ記憶手段を有する前記比較器
ウインドウ回路と、を有し、 前記制御回路は、前記選択されたフレームが現在は次期
期待フレームであり、前記所定の範囲内でおいて前記選
択されたフレームが前記選択されたフレームが受信され
たその時の値と関連する選択フレームであることを、前
記比較器と前記未着ウインドウフレームに基づいて決定
した後においてのみ、選択された１つのフレーム内にお
いて前記受信装置に対して前記インタフーイス装置によ
って受信されたデータを転送することを特徴とするイン
タフェース装置。 - 【請求項６】（１）前記制御回路は最後の受信フレーム
に関連した２進値を出力する値信号線を備え、（２）前
記カウンタはその２進値を出力する出力信号線を備え、
（３）前記比較器ウインドウ回路はさらに、 （ａ）出力端、第１及び第２入力端をもち、前記第１入
力端は前記カウンタの出力信号線に接続され、前記第２
入力端は前記値信号線に接続され、前記比較器の出力端
は前記制御回路に接続されており、最後の受信フレーム
に関連する値が前記カウンタの値に関する予め決められ
た範囲内にある時を判定する、第１比較器と、 （ｂ）入力端と出力端をもち、前記入力端は前記カウン
タの出力信号線に接続され、前記カウンタの値より大き
い値を出力する加算器と、 （ｃ）出力端、第１および第２入力端をもち、前記第１
入力端は前記加算器の出力端に接続され、前記第２入力
端は前記カウンタの値信号線に接続され、前記第２比較
器の出力端は前記制御回路に接続され、前記加算器の出
力と前記最後の受信フレームに関連するバイナリ値とを
比較してその比較結果を前記制御回路に送る第２比較器
と、 （ｄ）出力端、第１および第２入力端をもち、前記第１
入力端は前記カウンタからの複数の最下位出力線の少な
くとも１つに接続され、前記第２入力端は前記制御回路
からの複数の最下位出力線の少なくとも１つに接続さ
れ、前記カウンタの最下位線に表された値と前記制御回
路からの最下位線に表された値の間の差を２進法で表
す、減算器と、 （ｅ）入力端と出力端をもち、前記出力端は複数の出力
信号線を備え、各出力信号線は前記減算器から前記デコ
ーダに接続された固有の２進入力値に関連するデコーダ
と、 （ｆ）それぞれが前記複数のデコーダ出力信号線の特定
の１線に接続され、第１入力端が前記関連したデコーダ
出力信号線に接続され、出力端が前記未着フレームウイ
ンドウ記憶手段の特定の入力端に接続され、前記記憶手
段は前記インタフェース装置により受信されたフレーム
に関連する値を示す値を記憶する複数の２入力ORゲート
と、を含む、請求項１に記載のインタフェース装置。 - 【請求項７】前記比較ウインドウ回路はさらに、（ａ）
最後の受信フレームに関する値の予め決められた数の高
位ビットが、次期期待フレームに関連する値の同数の高
位ビット以上かどうかを判定する手段と、（ｂ）最後の
受信フレームに関する値の複数の最下位ビットと次期期
待フレームに関連する値の同数の最下位ビットの差が、
能動化する差信号線に関連した固有値に等しくなるとき
に、それぞれ固有の値に関連する複数に差信号線の１つ
を能動化する手段と、（ｃ）複数の２入力ORゲートと、
を含み、各ORゲートは前記複数の差信号線の特定の線に
関連し、前記関連する差信号線に接続される第１入力端
と、前記インタフェース装置により受信されたフレーム
に関連する値を示す値を記憶する未着フレームウインド
ウ記憶手段の特定の入力に接続される出力端とをもち、
各値は次に期待フレームに関する値の予め決められた範
囲内にあり、前記各ORゲートの第２入力端は前記未着フ
レームウインドウ記憶手段の出力端に接続される、請求
項１に記載のインタフェース装置。 - 【請求項８】前記未着フレームウインドウ記憶手段は、
複数の未着フレームウインドウを記憶し、それぞれの未
着フレームウインドウは、１つの特定された順序のフレ
ームに対応しており、 前記制御回路及び比較器ウインドウ回路は、複数のフレ
ームのシーケンスに対応する複数の未着フレームウイン
ドウに適合していることを特徴とする請求項１に記載の
インタフーイス装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/410,712 | 1995-03-27 | ||
| US08/410,712 US5588000A (en) | 1995-03-27 | 1995-03-27 | Apparatus for reordering data frames within an interface device |
| PCT/US1996/003970 WO1996031081A1 (en) | 1995-03-27 | 1996-03-22 | Window comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11503280A JPH11503280A (ja) | 1999-03-23 |
| JP3510631B2 true JP3510631B2 (ja) | 2004-03-29 |
Family
ID=23625914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52954496A Expired - Fee Related JP3510631B2 (ja) | 1995-03-27 | 1996-03-22 | ウインドウ比較器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5588000A (ja) |
| EP (1) | EP0818118B1 (ja) |
| JP (1) | JP3510631B2 (ja) |
| KR (1) | KR100364385B1 (ja) |
| AU (1) | AU5428496A (ja) |
| CA (1) | CA2216642C (ja) |
| DE (1) | DE69636280T2 (ja) |
| WO (1) | WO1996031081A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2848784B2 (ja) * | 1994-08-02 | 1999-01-20 | 沖電気工業株式会社 | パケット交換方式 |
| FI98174C (fi) * | 1995-05-09 | 1997-04-25 | Nokia Telecommunications Oy | Datansiirtojärjestelmä, jossa on liukuvaan ikkunaan perustuva datavuonohjaus |
| US6408003B1 (en) * | 1997-06-17 | 2002-06-18 | Qualcomm Incorporated | Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames |
| US6314101B1 (en) * | 1997-06-17 | 2001-11-06 | Qualcomm Incorporated | Method for detecting delayed data frames in a transport function |
| US6331988B1 (en) * | 1997-07-31 | 2001-12-18 | Agere Systems Guardian Corp. | Multiple line framer engine |
| GB9718831D0 (en) * | 1997-09-05 | 1997-11-12 | Plessey Telecomm | Data transmission in an sdh network |
| US7593408B2 (en) * | 1998-05-20 | 2009-09-22 | Qualcomm Incorporated | Method and apparatus for resolving ambiguity in reception of multiple retransmitted frames |
| US6310884B1 (en) | 1998-05-21 | 2001-10-30 | Lsi Logic Corporation | Data transfer method and apparatus that allocate storage based upon a received relative offset |
| US6304553B1 (en) | 1998-09-18 | 2001-10-16 | Lsi Logic Corporation | Method and apparatus for processing data packets |
| US6314477B1 (en) * | 1998-10-30 | 2001-11-06 | Agilent Technologies, Inc. | Performance of fibre channel protocol sequence reassembly using expected frame information and buffer list calculations |
| US6721320B1 (en) | 1998-12-18 | 2004-04-13 | Lsi Logic Corporation | Method and apparatus for fibre channel identification and retrieval |
| US6453357B1 (en) * | 1999-01-07 | 2002-09-17 | Cisco Technology, Inc. | Method and system for processing fragments and their out-of-order delivery during address translation |
| US6381242B1 (en) * | 2000-08-29 | 2002-04-30 | Netrake Corporation | Content processor |
| US7760737B2 (en) * | 2000-11-30 | 2010-07-20 | Audiocodes, Inc. | Method for reordering and reassembling data packets in a network |
| US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
| US7411959B2 (en) | 2002-08-30 | 2008-08-12 | Broadcom Corporation | System and method for handling out-of-order frames |
| US7051245B2 (en) * | 2002-11-30 | 2006-05-23 | International Business Machines Corporation | System and method for handling out-of-order data supplied by a real-time feed |
| EP1460804B1 (en) * | 2003-03-20 | 2008-10-22 | Broadcom Corporation | System and method for handling out-of-order frames (fka reception of out-of-order tcp data with zero copy service) |
| US7580354B2 (en) * | 2003-07-21 | 2009-08-25 | Qlogic, Corporation | Multi-speed cut through operation in fibre channel switches |
| US7706411B2 (en) * | 2004-03-29 | 2010-04-27 | Hewlett-Packard Development Company, L.P. | Handling oversubscribed mesh ports with re-tagging |
| US7930377B2 (en) | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
| US7676611B2 (en) * | 2004-10-01 | 2010-03-09 | Qlogic, Corporation | Method and system for processing out of orders frames |
| US7643420B2 (en) * | 2005-03-11 | 2010-01-05 | Broadcom Corporation | Method and system for transmission control protocol (TCP) traffic smoothing |
| US7797465B2 (en) * | 2005-06-10 | 2010-09-14 | Intel Corporation | Apparatus and methods to reduce frame interrupts in packet-based communication |
| US7797463B2 (en) * | 2005-06-30 | 2010-09-14 | Intel Corporation | Hardware assisted receive channel frame handling via data offset comparison in SAS SSP wide port applications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0176788B1 (en) * | 1984-09-05 | 1989-12-13 | Hitachi, Ltd. | Multiplex communication system |
| JPH0744567B2 (ja) * | 1986-08-27 | 1995-05-15 | 日産自動車株式会社 | 通信インタ−フエイス装置 |
| US5054060A (en) * | 1988-06-10 | 1991-10-01 | Adc Telecommunications, Inc. | Circuit for regulating current in a PBX loop |
| GB2236930B (en) * | 1989-10-11 | 1994-03-23 | Plessey Co Plc | Method and apparatus for identifying valid cells in a redundant path combining unit of an asynchronous transfer mode switch |
| JPH04222049A (ja) * | 1990-03-16 | 1992-08-12 | Hewlett Packard Co <Hp> | 属性データ記憶及びグラフィックスパイプラインアクセスを可能にするデータストリーム集信装置 |
| DE59010651D1 (de) * | 1990-08-08 | 1997-03-27 | Siemens Ag | Verfahren und Schaltungsanordnung zum Ermitteln der Güte von über eine ATM-Vermittlungseinrichtung verlaufenden virtuellen Verbindungen |
| US5313323A (en) * | 1992-07-10 | 1994-05-17 | Unisys Corporation | Fiber optic bus and tag adapter for block multiplexer channel |
| US5371734A (en) * | 1993-01-29 | 1994-12-06 | Digital Ocean, Inc. | Medium access control protocol for wireless network |
-
1995
- 1995-03-27 US US08/410,712 patent/US5588000A/en not_active Expired - Lifetime
-
1996
- 1996-03-22 KR KR1019970706877A patent/KR100364385B1/ko not_active IP Right Cessation
- 1996-03-22 AU AU54284/96A patent/AU5428496A/en not_active Abandoned
- 1996-03-22 WO PCT/US1996/003970 patent/WO1996031081A1/en active IP Right Grant
- 1996-03-22 DE DE69636280T patent/DE69636280T2/de not_active Expired - Fee Related
- 1996-03-22 EP EP96911379A patent/EP0818118B1/en not_active Expired - Lifetime
- 1996-03-22 CA CA002216642A patent/CA2216642C/en not_active Expired - Fee Related
- 1996-03-22 JP JP52954496A patent/JP3510631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69636280D1 (de) | 2006-08-03 |
| EP0818118B1 (en) | 2006-06-21 |
| CA2216642A1 (en) | 1996-10-03 |
| JPH11503280A (ja) | 1999-03-23 |
| AU5428496A (en) | 1996-10-16 |
| EP0818118A4 (en) | 2005-04-06 |
| KR19980703473A (ko) | 1998-11-05 |
| DE69636280T2 (de) | 2007-06-06 |
| CA2216642C (en) | 2006-05-30 |
| KR100364385B1 (ko) | 2003-02-11 |
| US5588000A (en) | 1996-12-24 |
| WO1996031081A1 (en) | 1996-10-03 |
| EP0818118A1 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3510631B2 (ja) | ウインドウ比較器 | |
| US7916632B1 (en) | Systems and methods for handling packet fragmentation | |
| US7773599B1 (en) | Packet fragment handling | |
| WO1996031081A9 (en) | Window comparator | |
| JP2720957B2 (ja) | パケット・バッファ装置 | |
| US8913617B1 (en) | Packet processor for altering a header portion of a data packet | |
| US5949786A (en) | Stochastic circuit identification in a multi-protocol network switch | |
| US5151899A (en) | Tracking sequence numbers in packet data communication system | |
| KR100216857B1 (ko) | 내용 어드레스 메모리 장치 | |
| US8085780B1 (en) | Optimized buffer loading for packet header processing | |
| US7782857B2 (en) | Logical separation and accessing of descriptor memories | |
| JP3152661B2 (ja) | 広帯域ネットワークにおけるデータ伝送の並列アセンブリのためのシステム | |
| EP0606368A4 (en) | Packet processing method and apparatus. | |
| US6938197B2 (en) | CRC calculation system and method for a packet arriving on an n-byte wide bus | |
| US7328270B1 (en) | Communication protocol processor having multiple microprocessor cores connected in series and dynamically reprogrammed during operation via instructions transmitted along the same data paths used to convey communication data | |
| WO2004086177A2 (en) | Direct data placement | |
| US20060206620A1 (en) | Method and apparatus for unified exception handling with distributed exception identification | |
| US7239630B1 (en) | Dedicated processing resources for packet header generation | |
| US20070019661A1 (en) | Packet output buffer for semantic processor | |
| US7158520B1 (en) | Mailbox registers for synchronizing header processing execution | |
| US7180893B1 (en) | Parallel layer 2 and layer 3 processing components in a network router | |
| US7161937B1 (en) | Method and apparatus for routing encoded signals through a network | |
| KR100577148B1 (ko) | 이더넷 컨트롤러의 어드레스검출장치 및 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031226 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |