JP3509095B2 - Variable length frame synchronizer and variable length frame multiplex transmission device - Google Patents
Variable length frame synchronizer and variable length frame multiplex transmission deviceInfo
- Publication number
- JP3509095B2 JP3509095B2 JP2001098736A JP2001098736A JP3509095B2 JP 3509095 B2 JP3509095 B2 JP 3509095B2 JP 2001098736 A JP2001098736 A JP 2001098736A JP 2001098736 A JP2001098736 A JP 2001098736A JP 3509095 B2 JP3509095 B2 JP 3509095B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- synchronization
- length
- transmission
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、可変長フレーム同
期装置、及び、可変長フレーム多重伝送装置に関し、特
に、より高速な信号に対して対応することができる可変
長フレーム同期装置、及び、可変長フレーム多重伝送装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable-length frame synchronization device and a variable-length frame multiplex transmission device, and more particularly to a variable-length frame synchronization device and variable The present invention relates to a long frame multiplex transmission device.
【０００２】[0002]
【従来の技術】データを伝送する場合、送信側が伝送す
るデータを可変長のフレームに変換した後、この可変長
フレームを伝送路へ出力し、受信側は可変長フレームを
抽出して復号している。このとき、受信側での可変長フ
レームの復号はフレーム単位で行われる。このため、受
信側には、受信した信号列から可変長フレームを検出す
る機能、すなわち可変長フレームの同期をとる機能が必
要となる。2. Description of the Related Art When transmitting data, the transmitting side converts the data to be transmitted into a variable-length frame, outputs this variable-length frame to a transmission path, and the receiving side extracts and decodes the variable-length frame. There is. At this time, the variable-length frame is decoded on the receiving side in frame units. Therefore, the receiving side needs a function of detecting a variable-length frame from the received signal sequence, that is, a function of synchronizing the variable-length frame.
【０００３】インターネットやマルチメディア・サービ
スの普及等の要因によるデータ通信量の急増からデータ
伝送の速度のさらな高速化が求められている。このた
め、可変長フレームの同期をとる回路もより高速な信号
に対して対応することができる機能が要求されている。Due to the rapid increase in the amount of data communication due to factors such as the spread of the Internet and multimedia services, further speeding up of data transmission is required. Therefore, a circuit for synchronizing variable-length frames is also required to have a function capable of handling higher-speed signals.
【０００４】特開平４−２４７７３５号公報に示されて
いる伝送フレーム同期回路は、図に示されているよう
に、同期位置検出回路１０４からの位置検出出力１１１
をリセットパルス発生回路１０５へ出力し、さらにリセ
ットパルス発生回路１０５からのリセットパルス１１２
を分周カウンタ１０２へ出力して分周カウンタ１０２を
リセットすることにより、分周カウンタ１０２が出力す
るラッチ信号１１３を制御し、直列並列変換回路１０１
から同期パターン検出回路１０３へ出力される並列信号
１１４−１〜１１４−４のフレーム同期をとっている。The transmission frame synchronization circuit disclosed in Japanese Patent Laid-Open No. 4-247735 discloses a position detection output 111 from a synchronization position detection circuit 104 as shown in the figure.
Is output to the reset pulse generation circuit 105, and the reset pulse 112 from the reset pulse generation circuit 105 is output.
Is output to the frequency dividing counter 102 to reset the frequency dividing counter 102, thereby controlling the latch signal 113 output from the frequency dividing counter 102, and the serial-parallel conversion circuit 101
The frame synchronization of the parallel signals 114-1 to 114-4 output from the synchronization signal detection circuit 103 to the synchronization pattern detection circuit 103 is performed.
【０００５】このような伝送フレーム同期回路では、入
力されるデータは、直列並列変換回路１０１にて並列展
開された後、並列展開数と同数の同期検出回路であるシ
フトレジスタ１０６−１〜１０６−４を有した同期パタ
ーン検出回路１０３により可変長フレームの先頭位置が
検出されている。より高速にデータを入力するために
は、フレーム同期回路をより高速で動作させ、処理能力
を上げる必要がある。In such a transmission frame synchronization circuit, the input data is parallel-developed by the serial-parallel conversion circuit 101, and then the shift registers 106-1 to 106-which are synchronization detection circuits of the same number as the number of parallel expansions. The start position of the variable length frame is detected by the synchronization pattern detection circuit 103 having the number 4. In order to input data at a higher speed, it is necessary to operate the frame synchronization circuit at a higher speed and increase the processing capacity.
【０００６】高速動作可能な素子は一般に高価である。
このため、高価な素子を用いないで、フレーム同期回路
の処理能力を上げるためには、フレーム同期回路に入力
されたデータの並列展開数を増やすことが必要となる。Devices capable of operating at high speed are generally expensive.
Therefore, in order to increase the processing capability of the frame synchronization circuit without using expensive elements, it is necessary to increase the number of parallel expansions of the data input to the frame synchronization circuit.
【０００７】図９は、データバス幅が６４ビットである
データバス上の可変長フレームの状態を示している。そ
の１つの可変長フレーム１２１−ｉ（ｉ＝１，２，３，
…）は、フレーム長情報１２２−ｉ、誤り検出信号１２
３−ｉおよびペイロード１２４−ｉから形成されてい
る。フレーム長情報１２１−ｉと誤り検出信号１２３−
ｉは、データバス６０上の不特定の位置に現れる。フレ
ーム長情報１２１−ｉと誤り検出信号１２２−ｉとの先
頭位置は、８通りになるため、可変長フレーム１２１−
ｉの同期検出を行うためには、同期検出回路が８回路必
要となる。FIG. 9 shows a state of a variable length frame on a data bus having a data bus width of 64 bits. The one variable length frame 121-i (i = 1, 2, 3,
...) is the frame length information 122-i, the error detection signal 12
3-i and payload 124-i. Frame length information 121-i and error detection signal 123-
i appears at an unspecified position on the data bus 60. Since the head positions of the frame length information 121-i and the error detection signal 122-i are eight kinds, the variable length frame 121-i
Eight synchronization detection circuits are required to detect the synchronization of i.
【０００８】このとき、同期パターン検出回路１０３に
おける同期検出回路であるシフトレジスタ１０６−１〜
１０６−４を、並列展開数と同数設けると、回路規模が
増大してしまう。同時に動作している同期検出回路数が
増加するため、データ信号中に発生した疑似同期パター
ンを検出して誤同期状態となってしまう確率が増加して
しまう。At this time, the shift registers 106-1 to 106-1, which are synchronization detection circuits in the synchronization pattern detection circuit 103,
If 106-4 are provided in the same number as the number of parallel expansions, the circuit scale will increase. Since the number of synchronous detection circuits operating at the same time increases, the probability that a false synchronous pattern generated in a data signal is detected and an erroneous synchronous state occurs will increase.
【０００９】[0009]
【発明が解決しようとする課題】本発明の課題は、回路
規模が小さい可変長フレーム同期装置、及び、可変長フ
レーム多重伝送装置を提供することにある。本発明の他
の課題は、データ信号中に発生する疑似同期パターンを
検出する確率が小さい可変長フレーム同期装置、及び、
可変長フレーム多重伝送装置を提供することにある。本
発明のさらに他の課題は、可変長フレームに付加される
情報のための帯域を確保する必要がない可変長フレーム
同期装置、及び、可変長フレーム多重伝送装置を提供す
ることにある。本発明のさらに他の課題は、可変長フレ
ームの先頭位置を検出する回路を１つだけ有する可変長
フレーム同期装置、及び、可変長フレーム多重伝送装置
を提供することにある。本発明のさらに他の課題は、よ
り高速にフレーム同期をとる可変長フレーム同期装置、
及び、可変長フレーム多重伝送装置を提供することにあ
る。SUMMARY OF THE INVENTION An object of the present invention is to provide a variable length frame synchronization device and a variable length frame multiplex transmission device having a small circuit scale. Another object of the present invention is to provide a variable length frame synchronization device having a low probability of detecting a pseudo synchronization pattern occurring in a data signal, and
It is to provide a variable length frame multiplex transmission device. Still another object of the present invention is to provide a variable length frame synchronization device and a variable length frame multiplex transmission device that do not need to secure a band for information added to a variable length frame. Still another object of the present invention is to provide a variable length frame synchronization device having only one circuit for detecting the start position of a variable length frame, and a variable length frame multiplex transmission device. Still another object of the present invention is to provide a variable length frame synchronization device for performing frame synchronization at higher speed,
Another object of the present invention is to provide a variable length frame multiplex transmission device.
【００１０】[0010]
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）付きで、番号、記号等が添
記されている。その番号、記号等は、本発明の実施の複
数・形態又は複数の実施例のうちの少なくとも１つの実
施の形態又は複数の実施例を構成する技術的事項、特
に、その実施の形態又は実施例に対応する図面に表現さ
れている技術的事項に付せられている参照番号、参照記
号等に一致している。このような参照番号、参照記号
は、請求項記載の技術的事項と実施の形態又は実施例の
技術的事項との対応・橋渡しを明確にしている。このよ
うな対応・橋渡しは、請求項記載の技術的事項が実施の
形態又は実施例の技術的事項に限定されて解釈すること
を意味しない。Means for solving the problem Means for solving the problem are expressed as follows. The technical matters appearing in the expression are enclosed in parentheses () and added with numbers, symbols and the like. The numbers, symbols and the like are technical matters constituting at least one embodiment or plural examples of the embodiments or plural examples of the present invention, particularly the embodiment or examples. It corresponds to the reference numbers, reference symbols, etc. attached to the technical matters expressed in the drawings corresponding to. Such reference numbers and reference symbols clarify correspondences and bridges between the technical matters described in the claims and the technical matters of the embodiments or examples. Such correspondence / bridge does not mean that the technical matters described in the claims are interpreted as being limited to the technical matters of the embodiments or examples.
【００１１】本発明による可変長フレーム同期装置は、
最後部分にパディング（５４）が付加されフレーム長が
Ｎビット（Ｎは、２以上の整数）の整数倍である可変長
フレーム（７１）の仮の先頭位置をＮビット毎に検出す
る同期検出部（６２）と、仮の先頭位置に基づいて抽出
制御信号（７６）を出力する同期保護部（６３）と、抽
出制御信号（７６）に基づいて可変長フレーム（７１）
からデータ（５３）を抽出するデータ抽出部（６４）と
を具備している。このような可変長フレーム同期装置
（１１−ｊ′）は、同期検出部（６２）が複数設けられ
ていないで、回路規模が小さい。さらに、可変長フレー
ム（７１）の全ての位置から仮の先頭位置を検出しない
ことにより、データ（５３）中に発生した疑似同期パタ
ーンを検出する確率を小さくすることができる。A variable length frame synchronization device according to the present invention is
A synchronization detection unit that detects a provisional start position of a variable-length frame (71) with padding (54) added to the last portion and a frame length that is an integer multiple of N bits (N is an integer of 2 or more) for every N bits. (62), a sync protector (63) that outputs an extraction control signal (76) based on the temporary head position, and a variable length frame (71) based on the extraction control signal (76).
A data extracting unit (64) for extracting data (53) from the data. Such a variable-length frame synchronizer (11-j ') does not have a plurality of synchronization detectors (62) and thus has a small circuit scale. Further, by not detecting the provisional head position from all positions of the variable length frame (71), it is possible to reduce the probability of detecting the pseudo sync pattern generated in the data (53).
【００１２】伝送フレーム生成器（８）において伝送フ
レーム（２４）の特定位置と可変長フレーム（７１）の
先頭が一致するようにパディングを付加し、伝送フレー
ム同期部（９）において伝送フレーム（２４）の特定位
置を基準としてＮビットのパラレルデータに展開し、デ
ータバス幅がＮビットであるデータバス（６０）を更に
具備し、可変長フレーム（７１）は、データバス（６
０）を介してＮビットを１ワードとして同期検出部（６
２）に入力される。このようなデータバス（６０）で伝
送することにより、Ｎビットを１ワードとするワード同
期を取ることができ、真の先頭位置は特定位置に出現す
る。In the transmission frame generator (8), padding is added so that the specific position of the transmission frame (24) and the beginning of the variable length frame (71) coincide with each other, and the transmission frame synchronization unit (9) transmits the transmission frame (24). ) Is expanded into N-bit parallel data based on the specific position of), and a data bus (60) having a data bus width of N bits is further provided.
0) with the N bit as one word
Input in 2). By transmitting through such a data bus (60), word synchronization can be achieved with N bits as one word, and the true start position appears at a specific position.
【００１３】可変長フレーム（７１）は、真の先頭位置
に配置されるフレーム長情報（５５）と誤り検出信号
（５６）とを含んでいる。フレーム長情報（５５）は、
パディング（５４）を除いた可変長フレーム（７１）の
フレーム長を示している。誤り検出信号（５６）は、フ
レーム長情報（５５）に誤り検出符号化演算を実行した
結果である。同期検出部（６２）は、可変長フレーム
（７１）からフレーム長情報（５５）の候補であるフレ
ーム長情報候補（７２）を抽出するフレーム長情報抽出
部（６７）と、可変長フレーム（７１）から誤り検出信
号（５６）の候補である誤り検出信号候補（７３）を抽
出する誤り検出信号抽出部（６８）と、フレーム長情報
候補（７２）に誤り検出符号化演算を実行した演算結果
（７４）を出力する誤り検出信号演算部（６９）と、誤
り検出信号候補（７３）と演算結果（７４）とが一致し
ているかどうかを示す一致情報（７５）を出力する比較
部（７０）とを備えている。仮の先頭位置では、誤り検
出信号候補（７３）と演算結果（７４）とが一致してい
る。同期保護部（６３）は、フレーム長情報候補（７
２）に基づいて可変長フレーム（７１）のワード数を導
出し、仮の先頭位置からワード数だけ後に仮の先頭位置
が出現するかどうかに基づいて抽出制御信号（７６）を
生成することが好ましい。The variable length frame (71) includes frame length information (55) and an error detection signal (56) arranged at the true head position. The frame length information (55) is
The frame length of the variable length frame (71) excluding the padding (54) is shown. The error detection signal (56) is the result of performing the error detection coding operation on the frame length information (55). The synchronization detection unit (62) extracts a frame length information candidate (72) that is a candidate for the frame length information (55) from the variable length frame (71), and a variable length frame (71). Error detection signal candidate (73) which is a candidate of the error detection signal (56) from (), and an operation result obtained by executing the error detection encoding operation on the frame length information candidate (72). The error detection signal calculation unit (69) that outputs (74) and the comparison unit (70) that outputs matching information (75) indicating whether or not the error detection signal candidate (73) and the calculation result (74) match. ) And. At the temporary head position, the error detection signal candidate (73) and the calculation result (74) match. The synchronization protection unit (63) uses the frame length information candidate (7
It is possible to derive the number of words of the variable length frame (71) based on 2) and generate the extraction control signal (76) based on whether the temporary start position appears after the number of words from the temporary start position. preferable.
【００１４】抽出制御信号（７６）は、同期状態（８
０）を示し、同期状態（８０）は、誤り検出信号候補
（７３）と演算結果（７４）とが一致していない同期外
れ状態（８１）と、誤り検出信号候補（７３）と演算結
果（７４）とが一致している仮同期確立状態（８２）
と、仮の先頭位置の出現が繰り返し検出される同期確立
状態（８３）とを含んでいる。同期外れ状態（８１）
は、誤り検出信号候補（７３）と演算結果（７４）とが
一致したとき（８５）に仮同期確立状態（８２）に遷移
する。仮同期確立状態（８２）は、Ｋ回（Ｋは自然数）
繰り返して仮の先頭位置が検出されたとき（８７）に同
期確立状態に遷移し、Ｋ回未満だけ繰り返して仮の先頭
位置が検出されたとき（８６）に同期外れ状態（８１）
に遷移する。同期確立状態（８３）は、Ｌ回（Ｌは自然
数）連続して出現が検出されないとき（８８）、同期外
れ状態（８１）に遷移する。このような遷移は、可変長
フレーム（７１）からデータ（５３）をより確実に抽出
する。データ抽出部（６４）は、同期確立状態のとき可
変長フレーム（７１）からデータを抽出することが好ま
しい。The extraction control signal (76) is synchronized with the sync state (8
0), the synchronization state (80) indicates an out-of-synchronization state (81) in which the error detection signal candidate (73) does not match the operation result (74), the error detection signal candidate (73) and the operation result (74). 74) and the temporary synchronization establishment state (82)
And a synchronization establishment state (83) in which the appearance of the temporary head position is repeatedly detected. Out of sync (81)
Shifts to the provisional synchronization establishment state (82) when the error detection signal candidate (73) and the calculation result (74) match (85). The temporary synchronization established state (82) is K times (K is a natural number)
When the tentative head position is repeatedly detected (87), the state transits to the synchronization established state, and when the tentative head position is repeatedly detected less than K times (86), the sync state is lost (81).
Transition to. The synchronization establishment state (83) transits to the out-of-synchronization state (81) when the appearance is not detected continuously L times (L is a natural number) (88). Such a transition more reliably extracts the data (53) from the variable length frame (71). The data extraction unit (64) preferably extracts data from the variable length frame (71) when the synchronization is established.
【００１５】本発明による可変長フレーム多重伝送装置
は、Ｍ個（Ｍ＝２，３，４，…）の送信側ローカル伝送
フレーム（２１−１〜２１−Ｍ）に基づいて伝送フレー
ム（２４）を出力する送信部（２）と、伝送フレーム
（２４）を受信する受信部（３）とを具備している。受
信部（３）は、伝送フレーム（２４）をＭ個の可変長フ
レーム（２５−１〜２５−Ｍ）に分離する伝送フレーム
同期部（９）と、Ｍ個の可変長フレーム（２５−１〜２
５−Ｍ）の各々から装置内フレーム（２６−１〜２６−
Ｍ）を抽出するＭ個の可変長フレーム同期部（１１−１
〜１１−Ｍ）と、装置内フレーム（２６−１〜２６−
Ｍ）をローカル伝送フレーム（２７−１〜２７−Ｍ）に
変換するローカル伝送フレーム生成部（１２−１〜１２
−Ｍ）とを備えている。Ｍ個の可変長フレーム（２５−
１〜２５−Ｍ）の各々は、最後部分にパディング（５
４）が付加されてフレーム長がＮビット（Ｎは、２以上
の整数）の整数倍になっていることが好ましい。可変長
フレーム同期部（１１−１〜１−Ｍ）内のデータバスの
ビット数を増加することにより、処理能力を上げること
ができる。さらに、このような可変長フレーム（２５−
１〜２５−Ｍ）をデータバス幅がＮビットであるデータ
バス（６０）を介して同期検出部（６２）で伝送するこ
とにより、真の先頭位置は特定位置に出現する。このた
め、可変長フレーム同期部（１１−１〜１１−Ｍ）の各
々毎に、同期検出のための回路が複数設ける必要がな
い。A variable length frame multiplex transmission apparatus according to the present invention is based on M (M = 2, 3, 4, ...) Local transmission frames (21-1 to 21-M) on the transmission side, and a transmission frame (24). And a receiver (3) for receiving the transmission frame (24). The receiving unit (3) separates the transmission frame (24) into M variable length frames (25-1 to 25-M) and a transmission frame synchronization unit (9) and M variable length frames (25-1). ~ 2
5-M) from each of the internal frames (26-1 to 26-).
M variable length frame synchronization units (11-1) for extracting M)
~ 11-M) and the device internal frame (26-1 to 26-
M) is converted into local transmission frames (27-1 to 27-M), local transmission frame generation units (12-1 to 12-12)
-M). M variable length frames (25-
1 to 25-M) each has a padding (5
4) is added so that the frame length is an integral multiple of N bits (N is an integer of 2 or more). By increasing the number of bits of the data bus in the variable length frame synchronization unit (11-1 to 1-M), the processing capacity can be increased. Furthermore, such variable length frames (25-
1 to 25-M) are transmitted by the synchronization detection unit (62) via the data bus (60) having a data bus width of N bits, the true start position appears at the specific position. Therefore, it is not necessary to provide a plurality of circuits for synchronization detection for each of the variable length frame synchronization units (11-1 to 11-M).
【００１６】送信部（２）は、Ｍ個の送信側ローカル伝
送フレーム（２１−１〜２１−Ｍ）を送信側装置内フレ
ーム（２２−１〜２２−Ｍ）に変換するローカル伝送フ
レーム同期部（６−１〜６−Ｍ）と、送信側装置内フレ
ーム（２２−１〜２２−Ｍ）を送信側可変長フレーム
（２３−１〜２３−Ｍ）に変換する可変長フレーム生成
部（７−１〜７−Ｍ）と、Ｍ個の送信側可変長フレーム
（２３−１〜２３−Ｍ）を多重化して伝送フレーム（２
４）を生成する伝送フレーム生成部（８）とを備えてい
る。可変長フレーム生成部（７−１〜７−Ｍ）は、送信
側可変長フレーム（２３−１〜２３−Ｍ）の最後部分に
パディング（５４）を付加して、送信側可変長フレーム
（２３−１〜２３−Ｍ）のフレーム長をＮビットの整数
倍にしていることが好ましい。The transmission unit (2) converts the M transmission side local transmission frames (21-1 to 21-M) into transmission side apparatus frames (22-1 to 22-M). (6-1 to 6-M) and a variable length frame generation unit (7) that converts the transmission side device internal frames (22-1 to 22-M) into transmission side variable length frames (23-1 to 23-M). -1 to 7-M) and M transmission-side variable length frames (23-1 to 23-M) are multiplexed to form a transmission frame (2
4) and a transmission frame generation unit (8). The variable-length frame generation units (7-1 to 7-M) add padding (54) to the last part of the transmission-side variable-length frames (23-1 to 23-M) so that the transmission-side variable-length frame (23 It is preferable that the frame length of (-1 to 23-M) be an integral multiple of N bits.
【００１７】可変長フレーム生成部（７−１〜７−Ｍ）
は、送信側可変長フレーム（２３−１〜２３−Ｍ）の長
さが送信側ローカル伝送フレーム（２１−１〜２１−
Ｍ）の長さ以下になるようにパディング（５４）を付加
する。このような送信側可変長フレーム（２３−１〜２
３−Ｍ）によれば、送信側ローカル伝送フレーム（２１
−１〜２１−Ｍ）の有効帯域の合計よりも、送信部
（２）と受信部（３）との間における有効帯域を大きく
する必要がない。すなわち、可変長フレーム生成部（７
−１〜７−Ｍ）が送信側可変長フレーム（２３−１−２
３−Ｍ）に付加するパディング（５４）のための帯域を
確保する必要がない。伝送フレーム生成部（８）では、
伝送フレーム（２４）中の特定位置に送信側可変長フレ
ーム（２３−１〜２３−Ｍ）の先頭を合わせ込むために
パディングが付加される。Variable length frame generator (7-1 to 7-M)
Of the transmission side variable length frame (23-1 to 23-M) is equal to the transmission side local transmission frame (21-1 to 21-M).
Padding (54) is added so that the length is equal to or less than the length of M). Such a transmission side variable length frame (23-1 to 2-2
According to 3-M), the transmission side local transmission frame (21
It is not necessary to make the effective band between the transmitting unit (2) and the receiving unit (3) larger than the total effective band of (1-1 to 21-M). That is, the variable length frame generation unit (7
-1 to 7-M) are variable length frames (23-1-2) on the transmission side.
It is not necessary to reserve a band for padding (54) added to 3-M). In the transmission frame generator (8),
Padding is added in order to align the head of the transmission side variable length frames (23-1 to 23-M) with a specific position in the transmission frame (24).
【００１８】可変長フレーム同期部（１１−１〜１１−
Ｍ）は、本発明による可変長フレーム同期装置に対応し
ていることが好ましい。Variable length frame synchronization section (11-1 to 11-
M) preferably corresponds to the variable length frame synchronizer according to the invention.
【００１９】[0019]
【発明の実施の形態】図面を参照して、本発明による可
変長フレーム多重伝送装置を説明する。その可変長フレ
ーム多重伝送装置１は、図１に示されているように、送
信部２が受信部３に伝送線４を介して接続されている。
送信部２は、Ｍ個（Ｍ＝２，３，４，…）の入力ポート
５−１〜５−Ｍ、Ｍ個のローカル伝送フレーム同期部６
−１〜６−Ｍ、Ｍ個の可変長フレーム生成部７−１〜７
−Ｍおよび伝送フレーム生成部８を備えている。受信部
３は、伝送フレーム同期部９、Ｍ個の可変長フレーム同
期部１１−１〜１１−Ｍ、Ｍ個のローカル伝送フレーム
生成部１２−１〜１２−ＭおよびＭ個の出力ポート１３
−１〜１３−Ｍを備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A variable length frame multiplex transmission apparatus according to the present invention will be described with reference to the drawings. In the variable length frame multiplex transmission device 1, as shown in FIG. 1, a transmitter 2 is connected to a receiver 3 via a transmission line 4.
The transmission unit 2 includes M (M = 2, 3, 4, ...) Input ports 5-1 to 5-M and M local transmission frame synchronization units 6
-1 to 6-M, M variable length frame generation units 7-1 to 7
-M and a transmission frame generation unit 8 are provided. The receiving unit 3 includes a transmission frame synchronization unit 9, M variable length frame synchronization units 11-1 to 11-M, M local transmission frame generation units 12-1 to 12-M, and M output ports 13.
-1 to 13-M.
【００２０】入力ポート５−ｊ（ｊ＝１，２，３，…，
Ｍ）は、ローカル伝送フレーム同期部６−ｊに接続され
ている。ローカル伝送フレーム同期部６−ｊは、可変長
フレーム生成部７−ｊに接続されている。可変長フレー
ム生成部７−ｊは、伝送フレーム生成部８に接続されて
いる。伝送フレーム生成部８は、伝送線４に接続されて
いる。Input port 5-j (j = 1, 2, 3, ...,
M) is connected to the local transmission frame synchronization unit 6-j. The local transmission frame synchronization unit 6-j is connected to the variable length frame generation unit 7-j. The variable length frame generation unit 7-j is connected to the transmission frame generation unit 8. The transmission frame generator 8 is connected to the transmission line 4.
【００２１】伝送線４は、伝送フレーム同期部９に接続
されている。伝送フレーム同期部９は、可変長フレーム
同期部１１−ｊ′（ｊ′＝１，２，３，…，Ｍ）に接続
されている。可変長フレーム同期部１１−ｊ′は、ロー
カル伝送フレーム生成部１２−ｊ′に接続されている。
ローカル伝送フレーム生成部１２−ｊ′は、出力ポート
１３−ｊ′に接続されている。The transmission line 4 is connected to the transmission frame synchronization section 9. The transmission frame synchronization unit 9 is connected to the variable length frame synchronization unit 11-j '(j' = 1, 2, 3, ..., M). The variable length frame synchronization unit 11-j 'is connected to the local transmission frame generation unit 12-j'.
The local transmission frame generation unit 12-j 'is connected to the output port 13-j'.
【００２２】送信部２のローカル伝送フレーム同期部６
−ｊには、外部から入力ポート５−ｊを介してローカル
電送フレーム２１−ｊが入力される。ローカル伝送フレ
ーム同期部６−ｊは、ローカル電送フレーム２１−ｊを
装置内フレーム２２−ｊに変換して可変長フレーム生成
部７−ｊに出力する。可変長フレーム生成部７−ｊは、
装置内フレーム２２−ｊを可変長フレーム２３−ｊに変
換して伝送フレーム生成部８に出力する。伝送フレーム
生成部８は、可変長フレーム２３−ｊを多重化して伝送
フレーム２４を生成して伝送線４に出力する。伝送フレ
ーム生成部８は、可変長フレーム２３−ｊを多重化する
際、可変長フレーム２３−ｊにパディングを付加し、伝
送フレーム２４の特定位置に可変長フレーム２３−ｊの
先頭があるように合わせ込みを実行している。The local transmission frame synchronization section 6 of the transmission section 2
The local transmission frame 21-j is input to -j from the outside via the input port 5-j. The local transmission frame synchronization unit 6-j converts the local transmission frame 21-j into the intra-device frame 22-j and outputs it to the variable length frame generation unit 7-j. The variable length frame generation unit 7-j
The in-device frame 22-j is converted into a variable length frame 23-j and output to the transmission frame generation unit 8. The transmission frame generation unit 8 multiplexes the variable length frames 23-j to generate a transmission frame 24 and outputs the transmission frame 24 to the transmission line 4. The transmission frame generation unit 8 adds padding to the variable length frame 23-j when multiplexing the variable length frame 23-j so that the variable length frame 23-j has a head at a specific position of the transmission frame 24. Performing matching.
【００２３】伝送フレーム同期部９は、伝送線４から受
信した伝送フレーム２４をその特定位置に基づいて分離
して可変長フレーム２５−ｊ′を生成し、可変長フレー
ム２５−ｊ′をＮビット（Ｎ＝２ｎ；ｎは、２以上の整
数）にシリアル／パラレル変換して各可変長フレーム同
期部１１−ｊ′に出力する。可変長フレーム２５−ｊ′
は、パディングが付加され、フレーム長が１ワードの長
さの整数倍になっている。可変長フレーム同期部１１−
ｊ′は、入力された可変長フレーム２５−ｊ′の同期を
とり、可変長フレーム２５−ｊ′のペイロード部に格納
されている装置内フレーム２６−ｊ′を生成してローカ
ル伝送フレーム生成部１２−ｊ′に出力する。ローカル
伝送フレーム生成部１２−ｊ′は、装置内フレーム２６
−ｊ′をローカル伝送フレーム２７−ｊ′に変換して出
力ポート１３−ｊ′を介して外部に出力する。The transmission frame synchronization unit 9 separates the transmission frame 24 received from the transmission line 4 based on its specific position to generate a variable length frame 25-j ', and the variable length frame 25-j' is N bits. (N = 2 n ; n is an integer of 2 or more) is serial / parallel converted and output to each variable length frame synchronization unit 11-j ′. Variable length frame 25-j '
Has padding added, and the frame length is an integral multiple of the length of one word. Variable length frame synchronization unit 11-
j ′ synchronizes the input variable length frame 25-j ′, generates an in-device frame 26-j ′ stored in the payload portion of the variable length frame 25-j ′, and generates a local transmission frame generation unit. 12-j '. The local transmission frame generation unit 12-j ′ has a frame 26 in the device.
-J 'is converted into a local transmission frame 27-j' and output to the outside through the output port 13-j '.
【００２４】図２は、ローカル伝送フレーム２１−ｊの
フォーマットを示している。ローカル伝送フレーム２１
−ｊとしては、ＭＡＣフレームが例示されている。その
フォーマットであるＭＡＣフレームフォーマット３１
は、Ｐｒｅａｍｂｌｅ３２、ＳＦＤ３３、ＤＡ３４、Ｓ
Ａ３５、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６、ｄａｔａ３７、
およびＦＣＳ３８を含んでいる。FIG. 2 shows the format of the local transmission frame 21-j. Local transmission frame 21
A MAC frame is illustrated as -j. MAC frame format 31 which is the format
Is Preamble32, SFD33, DA34, S
A35, Length / Type 36, data37,
And FCS38.
【００２５】図３は、装置内フレーム６−ｊおよび装置
内フレーム２６−ｊ′のフォーマットを示している。そ
の装置内フレームフォーマット４１は、ＤＡ４４、ＳＡ
４５、Ｌｅｎｇｔｈ／Ｔｙｐｅ４６、およびｄａｔａ４
７を含んでいる。ＤＡ４４は、ＤＡ３４に対応してい
る。ＳＡ４５は、ＳＡ３５に対応している。Ｌｅｎｇｔ
ｈ／Ｔｙｐｅ４６は、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６に対
応している。ｄａｔａ４７は、ｄａｔａ３７に対応して
いる。すなわち、装置内フレームフォーマット４１の全
部は、ＭＡＣフレームフォーマット３１のＤＡ３４、Ｓ
Ａ３５、Ｌｅｎｇｔｈ／Ｔｙｐｅ３６、およびｄａｔａ
３７に対応している。FIG. 3 shows the formats of the in-device frame 6-j and the in-device frame 26-j '. The in-device frame format 41 is DA44, SA
45, Length / Type 46, and data4
Includes 7. DA44 corresponds to DA34. SA45 corresponds to SA35. Length
The h / Type 46 corresponds to the Length / Type 36. The data 47 corresponds to the data 37. That is, all of the in-device frame formats 41 are DA 34, S of the MAC frame format 31.
A35, Length / Type 36, and data
It corresponds to 37.
【００２６】図４は、可変長フレーム２３−ｊと可変長
フレーム２５−ｊ′とのフォーマットを示している。そ
の可変長フレームフォーマット５１は、ヘッダ部５２、
ペイロード部５３およびパディング５４を含んでいる。
ヘッダ部５２は、可変長フレームフォーマット５１の先
頭位置に配置され、フレーム長情報５５と誤り検出信号
５６とを含んでいる。フレーム長情報５５は、ヘッダ部
５２とペイロード部５３とを合わせた長さを示し、パデ
ィング５４の長さの情報を含んでいない。誤り検出信号
５６は、フレーム長情報５５に対し誤り検出符号化演算
を実行した結果を示している。誤り検出信号５６として
は、たとえば、巡回符号（ＣＲＣ）が用いられる。ペイ
ロード部５３は、装置内フレームフォーマット４１の全
体に対応している。FIG. 4 shows the formats of the variable length frame 23-j and the variable length frame 25-j '. The variable length frame format 51 includes a header section 52,
It includes a payload portion 53 and padding 54.
The header section 52 is arranged at the head position of the variable length frame format 51 and includes frame length information 55 and an error detection signal 56. The frame length information 55 indicates the total length of the header portion 52 and the payload portion 53, and does not include the length information of the padding 54. The error detection signal 56 indicates the result of executing the error detection coding operation on the frame length information 55. As the error detection signal 56, for example, a cyclic code (CRC) is used. The payload section 53 corresponds to the entire in-device frame format 41.
【００２７】パディング５４は、伝送フレーム生成部８
が可変長フレーム２３−ｊを多重化する際に付加される
パディングとは独立である。パディング５４は、可変長
フレーム２３−ｊと可変長フレーム２５−ｊ′との全体
のフレーム長が１ワードの長さの整数倍となるように付
加されている。さらに、可変長フレーム２３−ｊと可変
長フレーム２５−ｊ′とで付加されるヘッダ部５２とパ
ディング５４とを合計した長さは、ローカル伝送フレー
ム２１−ｊが装置内フレーム２２−ｊに変換される際に
取り去られる部分（Ｐｒｅａｍｂｕｒｌｅ３２、ＳＦＤ
３３およびＦＣＳ３８）の合計した長さ以下に設定され
る。このような設定は、可変長フレーム多重伝送装置１
のスループットを減少させないで、送信部２側の複数の
入力ポートにおける有効帯域よりも伝送線４のフレーム
の有効帯域を大きく確保する必要がない。The padding 54 is for the transmission frame generator 8
Is independent of the padding added when the variable length frames 23-j are multiplexed. The padding 54 is added so that the total frame length of the variable length frame 23-j and the variable length frame 25-j 'is an integral multiple of the length of one word. Further, the total length of the header portion 52 and the padding 54 added by the variable length frame 23-j and the variable length frame 25-j 'is converted from the local transmission frame 21-j into the in-device frame 22-j. Removed when being processed (Preamble 32, SFD
33 and FCS 38) and is set to a length equal to or less than the total length. Such setting is performed by the variable length frame multiplex transmission device 1
It is not necessary to secure the effective band of the frame of the transmission line 4 larger than the effective bands of the plurality of input ports on the side of the transmitting unit 2 without decreasing the throughput.
【００２８】伝送フレーム２４のフォーマットとして
は、ＳＯＮＥＴ／ＳＤＨフレームフォーマットが例示さ
れる。このようなフォーマットは、当業者に周知であ
る。伝送フレーム２４のフォーマットは、本発明とは直
接関係しないので、その詳細な構成の説明は省略され
る。An example of the format of the transmission frame 24 is the SONET / SDH frame format. Such formats are well known to those of ordinary skill in the art. Since the format of the transmission frame 24 is not directly related to the present invention, the detailed description of its configuration is omitted.
【００２９】図５は、可変長フレーム同期部１１−ｊ′
を詳細に示している。可変長フレーム同期部１１−ｊ′
は、本発明による可変長フレーム同期装置に対応してい
る。可変長フレーム同期部１１−ｊ′は並列信号入力端
子６１、同期検出部６２、同期保護部６３、データ抽出
部６４および並列信号出力端子６６を備えている。並列
信号入力端子６１は、同期検出部６２にデータバス幅が
Ｎビットであるデータバス６０を介して接続され、デー
タ抽出部６４にデータバス６０を介して接続されてい
る。同期検出部６２は、同期保護部６３に接続されてい
る。同期保護部６３は、データ抽出部６４に接続されて
いる。データ抽出部６４は、並列信号出力端子６６にデ
ータバス６０を介して接続されている。FIG. 5 shows the variable length frame synchronization unit 11-j '.
Are shown in detail. Variable length frame synchronization unit 11-j '
Corresponds to the variable length frame synchronizer according to the present invention. The variable length frame synchronization section 11-j 'includes a parallel signal input terminal 61, a synchronization detection section 62, a synchronization protection section 63, a data extraction section 64 and a parallel signal output terminal 66. The parallel signal input terminal 61 is connected to the synchronization detecting unit 62 via the data bus 60 having a data bus width of N bits, and is connected to the data extracting unit 64 via the data bus 60. The synchronization detector 62 is connected to the synchronization protector 63. The synchronization protection unit 63 is connected to the data extraction unit 64. The data extraction unit 64 is connected to the parallel signal output terminal 66 via the data bus 60.
【００３０】同期検出部６２は、フレーム長情報抽出部
６７、誤り検出信号抽出部６８、誤り検出信号演算部６
９および比較部７０を備えている。並列信号入力端子６
１は、フレーム長情報抽出部６７にデータバス６０を介
して接続され、データバス６０を介して誤り検出信号抽
出部６８に接続されている。フレーム長情報抽出部６７
は、誤り検出信号演算部６９に接続され、同期保護部６
３に接続されている。誤り検出信号抽出部６８は、比較
部７０に接続されている。誤り検出信号演算部６９は、
比較部７０に接続されている。比較部７０は、同期保護
部６３に接続されている。The synchronization detector 62 includes a frame length information extractor 67, an error detection signal extractor 68, and an error detection signal calculator 6.
9 and a comparison unit 70. Parallel signal input terminal 6
1 is connected to the frame length information extraction unit 67 via the data bus 60, and is connected to the error detection signal extraction unit 68 via the data bus 60. Frame length information extraction unit 67
Is connected to the error detection signal calculation unit 69, and the synchronization protection unit 6
Connected to 3. The error detection signal extraction unit 68 is connected to the comparison unit 70. The error detection signal calculation unit 69
It is connected to the comparison unit 70. The comparison unit 70 is connected to the synchronization protection unit 63.
【００３１】並列信号入力端子６１には、伝送フレーム
同期部９から伝送フレーム２４の特定位置を先頭として
取り出し、Ｎビットを１ワードとしてワード同期がとら
れた可変長フレーム２５−ｊ′である並列信号７１が入
力される。フレーム長情報抽出部６７は、可変長フレー
ム２５−ｊ′のデータバス６０の特定位置のデータをフ
レーム長情報候補７２として抽出して、フレーム長情報
候補７２を誤り検出信号演算部６９と同期保護部６３と
出力する。誤り検出信号抽出部６８は、可変長フレーム
２５−ｊ′のデータバス６０の特定位置のデータを誤り
検出信号候補７３として抽出して、誤り検出信号候補７
３を比較部７０に出力する。The parallel signal input terminal 61 is a variable length frame 25-j 'which is word-synchronized by taking out a specific position of the transmission frame 24 from the transmission frame synchronization unit 9 as a head and N bits as one word. The signal 71 is input. The frame length information extraction unit 67 extracts the data at a specific position of the data bus 60 of the variable length frame 25-j ′ as a frame length information candidate 72, and protects the frame length information candidate 72 in synchronization with the error detection signal calculation unit 69. And outputs it as a part 63. The error detection signal extraction unit 68 extracts the data at the specific position of the data bus 60 of the variable-length frame 25-j ′ as the error detection signal candidate 73, and outputs the error detection signal candidate 7
3 is output to the comparison unit 70.
【００３２】誤り検出信号演算部６９は、フレーム長情
報候補７２に基づいて誤り検出符号化演算を実行して、
その演算結果７４を比較部７０に出力する。比較部７０
は、誤り検出信号候補７３と演算結果７４との２値を比
較し、２値が一致しているかどうかを示す一致情報７５
を同期保護部１０６に出力する。この２値が一致してい
ないとき、そのフレーム長情報候補７２がフレーム長を
示していないことを示し、フレーム長情報候補７２が可
変長フレームの先頭位置ではないことを示している。同
期保護部６３は、フレーム長情報候補７２と一致情報７
５とに基づいて、同期状態を監視し、その同期状態に基
づいて抽出制御信号７６をデータ抽出部６４に出力す
る。データ抽出部６４は、抽出制御信号７６に基づい
て、可変長フレーム２５−ｊ′からヘッダ部５２とパデ
ィング５４を削除してペイロード部５３を抽出して並列
信号７７として出力する。The error detection signal calculation unit 69 executes the error detection coding calculation based on the frame length information candidate 72,
The calculation result 74 is output to the comparison unit 70. Comparison unit 70
Is a match information 75 indicating whether the binary values of the error detection signal candidate 73 and the calculation result 74 are compared and whether the binary values match.
Is output to the synchronization protection unit 106. When the two values do not match, it indicates that the frame length information candidate 72 does not indicate the frame length, and that the frame length information candidate 72 is not the start position of the variable length frame. The synchronization protection unit 63 uses the frame length information candidate 72 and the match information 7
5, the synchronization state is monitored, and the extraction control signal 76 is output to the data extraction unit 64 based on the synchronization state. Based on the extraction control signal 76, the data extraction unit 64 deletes the header unit 52 and the padding 54 from the variable length frame 25-j ′, extracts the payload unit 53, and outputs it as the parallel signal 77.
【００３３】図６は、データバス幅が６４ビットである
データバス６０上の可変長フレームの状態を示してい
る。その可変長フレーム５５−ｉ（ｉ＝１，２，３，
…）は、フレーム長情報５８−ｉ、誤り検出信号５６−
ｉ、ペイロード５３−ｉおよびパディング５４−ｉとか
ら形成されている。可変長フレーム５５−ｉは、フレー
ム長が６４ビットの整数倍になるようにパディング５４
−ｉが付加されている。このため、フレーム長情報５５
−ｉと誤り検出信号５６−ｉは、常にデータバス６０上
の特定の位置に現れている。データバス６０の特定の位
置からデータを抽出することにより、フレーム長情報５
５−ｉを抽出することができ、誤り検出信号５６−ｉを
抽出することができる。このため、同期検出部６２は、
１回路で抽出したデータに基づいて同期を検出すること
ができ、データ信号中に発生した疑似同期パターンを検
出する確率を小さくすることができる。FIG. 6 shows a state of a variable length frame on the data bus 60 having a data bus width of 64 bits. The variable length frame 55-i (i = 1, 2, 3,
...) indicates frame length information 58-i and error detection signal 56-
i, payload 53-i, and padding 54-i. The variable length frame 55-i is padded 54 so that the frame length is an integer multiple of 64 bits.
-I is added. Therefore, the frame length information 55
-I and the error detection signal 56-i always appear at specific positions on the data bus 60. By extracting data from a specific position on the data bus 60, the frame length information 5
5-i can be extracted, and the error detection signal 56-i can be extracted. Therefore, the synchronization detector 62
The synchronization can be detected based on the data extracted by one circuit, and the probability of detecting the pseudo synchronization pattern generated in the data signal can be reduced.
【００３４】図７は、同期保護部６３により監視される
同期状態を示している。その同期状態８０は、同期外れ
状態８１、仮同期確立状態８２および同期確立状態８３
から形成されている。同期外れ状態８１は、可変長フレ
ーム５１−ｉの同期がとれていない状態である。仮同期
確立状態８２は、可変長フレーム５１−ｉの仮の先頭位
置が検出された状態である。同期確立状態８３は、同期
がとれている状態である。FIG. 7 shows a synchronization state monitored by the synchronization protection unit 63. The synchronization state 80 includes an out-of-sync state 81, a temporary synchronization establishment state 82, and a synchronization establishment state 83.
Are formed from. The out-of-sync state 81 is a state in which the variable length frames 51-i are out of synchronization. The temporary synchronization establishment state 82 is a state in which the temporary head position of the variable length frame 51-i is detected. The synchronization established state 83 is a state where synchronization is established.
【００３５】同期検出部６２は、１ワードが入力される
毎に誤り検出信号候補７３と演算結果７４とを生成して
比較し、可変長フレーム５１−ｉの先頭位置を検索して
いる。同期外れ状態８１は、誤り検出信号候補７３と演
算結果７４とが一致していない状態である。誤り検出信
号候補７３と演算結果７４とが一致しないとき８４、同
期状態８０は同期外れ状態８１のままである。誤り検出
信号候補７３と演算結果７４とが一致するとき８５、同
期状態８０は同期外れ状態８１から仮同期確立状態８２
に遷移する。The synchronization detecting unit 62 generates and compares the error detection signal candidate 73 and the calculation result 74 every time one word is input, and searches for the head position of the variable length frame 51-i. The out-of-synchronization state 81 is a state in which the error detection signal candidate 73 and the calculation result 74 do not match. When the error detection signal candidate 73 and the calculation result 74 do not match 84, the synchronization state 80 remains out of synchronization state 81. When the error detection signal candidate 73 and the calculation result 74 match 85, the synchronization state 80 changes from the out-of-sync state 81 to the provisional synchronization establishment state 82.
Transition to.
【００３６】仮同期確立状態８２は、誤り検出信号候補
７３と演算結果７４とが一致しているが、可変長フレー
ム５１−ｉの真の先頭位置が検出されているかどうかが
分からない状態である。ペイロード５３−ｉで誤り検出
信号候補７３と演算結果７４とが一致している部分は、
疑似同期パターンと記載される。このとき、同期保護部
６３は、仮同期確立状態８２で、フレーム長情報候補７
２をワード数に変換する。ワード数は、フレーム長情報
候補７２が示すフレーム長を１ワードのビット数で除算
した商以上である最小の整数である。フレーム長情報５
５−ｉはパディング５４−ｉの長さを含んでいないが、
フレーム長情報５５−ｉをこのように変換されたワード
数は、パディング５４−ｉの長さを含む可変長フレーム
５１−ｉの全体の長さを示す。In the tentative synchronization establishment state 82, the error detection signal candidate 73 and the operation result 74 match, but it is not known whether the true start position of the variable-length frame 51-i is detected or not. . The portion of the payload 53-i where the error detection signal candidate 73 and the calculation result 74 match is
It is described as a pseudo synchronization pattern. At this time, the synchronization protection unit 63 is in the temporary synchronization establishment state 82, and the frame length information candidate 7
Convert 2 to the number of words. The number of words is a minimum integer that is equal to or greater than the quotient obtained by dividing the frame length indicated by the frame length information candidate 72 by the number of bits of one word. Frame length information 5
5-i does not include the length of padding 54-i,
The number of words thus converted from the frame length information 55-i indicates the entire length of the variable length frame 51-i including the length of the padding 54-i.
【００３７】同期保護部６３は、誤り検出信号候補７３
と演算結果７４とが一致している部分から、フレーム長
情報候補７２に基づいて導出されたワード数だけ後に、
再度、誤り検出信号候補７３と演算結果７４とが一致す
るかどうかを監視する。同期保護部６３は、初期的に自
然数Ｋを有している。誤り検出信号候補７３と演算結果
７４とがＫ回連続して一致しなかったとき８６、同期状
態８０は仮同期確立状態８２から同期外れ状態８１に遷
移する。誤り検出信号候補７３と演算結果７４とがＫ回
連続して一致したとき８７、同期状態８０は仮同期確立
状態８２から同期確立状態８３に遷移する。The synchronization protection unit 63 uses the error detection signal candidate 73.
From the portion where the calculation result 74 and the calculation result 74 match, by the number of words derived based on the frame length information candidate 72,
Again, it is monitored whether the error detection signal candidate 73 and the calculation result 74 match. The synchronization protector 63 initially has a natural number K. When the error detection signal candidate 73 and the calculation result 74 do not match K times consecutively 86, the synchronization state 80 transits from the temporary synchronization establishment state 82 to the out-of-synchronization state 81. When the error detection signal candidate 73 and the calculation result 74 match K times consecutively 87, the synchronization state 80 transits from the temporary synchronization establishment state 82 to the synchronization establishment state 83.
【００３８】同期保護部６３は、同期確立状態８３でも
仮同期確立状態８２のときと同様にして、フレーム長情
報候補７２に基づいて導出されたワード数後に、再度、
誤り検出信号候補７３と演算結果７４とが一致するかど
うかを監視する。同期保護部６３は、初期的に自然数Ｌ
を有している。誤り検出信号候補７３と演算結果７４と
がＬ回連続して一致しなかったとき８８、同期状態８０
は同期確立状態８３から同期外れ状態８１に遷移する。
誤り検出信号候補７３と演算結果７４との不一致がＬ回
未満発生したとき８９、同期状態８０は同期確立状態８
２のままである。In the same manner as in the provisional synchronization establishment state 82 in the synchronization establishment state 83, the synchronization protection unit 63, after the number of words derived based on the frame length information candidate 72, again,
It is monitored whether or not the error detection signal candidate 73 and the calculation result 74 match. The synchronization protection unit 63 initially has a natural number L.
have. When the error detection signal candidate 73 and the calculation result 74 do not match L times consecutively 88, the synchronization state 80
Transits from the synchronization established state 83 to the out-of-synchronization state 81.
When the mismatch between the error detection signal candidate 73 and the calculation result 74 occurs less than L times 89, the synchronization state 80 is the synchronization establishment state 8
It remains 2.
【００３９】同期保護部６３は、さらに、フレーム長情
報候補７２に基づいて可変長フレームのペイロード部の
みを有効とする抽出制御信号７６をデータ抽出部６４に
出力する。データ抽出部６４は、抽出制御信号７６に基
づいて、可変長フレーム５１−ｉからフレーム長情報５
５−ｉ、誤り検出信号５６−ｉおよびパディング５４−
ｉを削除したペイロード５３−ｉのみを抽出して出力す
る。The synchronization protection unit 63 further outputs to the data extraction unit 64 an extraction control signal 76 which makes only the payload portion of the variable length frame valid based on the frame length information candidate 72. The data extracting unit 64, based on the extraction control signal 76, changes the variable length frame 51-i to the frame length information 5
5-i, error detection signal 56-i and padding 54-
Only the payload 53-i in which i is deleted is extracted and output.
【００４０】本発明による可変長フレーム同期装置は、
可変長フレームの先頭位置を容易かつ確実に検出するこ
とができ、高速のデータの入力が可能である。さらに、
データ信号中に発生した疑似同期パターンを検出する確
率を小さくすることができる。The variable length frame synchronization device according to the present invention is
The start position of the variable-length frame can be detected easily and reliably, and high-speed data input is possible. further,
The probability of detecting the pseudo sync pattern generated in the data signal can be reduced.
【００４１】可変長フレームで付加されるヘッダ部とパ
ディングを合計した長さは、ローカル伝送フレームが装
置内フレームに変換される際に取り去られる部分の長さ
以下に設定され、送信部と受信部とを有したフレーム多
重伝送装置の受信部に可変長フレーム同期回路を組込ん
だ場合であっても、ローカル電送フレームが入力される
送信部側の複数の入力ポートにおける有効帯域の合計よ
りも送信部と受信部との間におけるフレームの有効帯域
を大きく確保することを防止することができる。The total length of the header portion and padding added in the variable length frame is set to be equal to or less than the length of the portion removed when the local transmission frame is converted into the in-apparatus frame. Even when the variable length frame synchronization circuit is incorporated in the receiving section of the frame multiplex transmission apparatus having the It is possible to prevent a large effective band of the frame between the receiver and the receiver.
【００４２】[0042]
【発明の効果】本発明による可変長フレーム同期装置、
及び、可変長フレーム多重伝送装置は、回路規模が小さ
く、データ信号中に発生する疑似同期パターンを検出す
る確率が小さい。A variable length frame synchronization device according to the present invention,
Also, the variable-length frame multiplex transmission apparatus has a small circuit scale and has a low probability of detecting a pseudo synchronization pattern occurring in a data signal.
【図１】図１は、本発明による可変長フレーム多重伝送
装置の実施の形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a variable length frame multiplex transmission apparatus according to the present invention.
【図２】図２は、ＭＡＣフレームフォーマットを示す図
である。FIG. 2 is a diagram showing a MAC frame format.
【図３】図３は、装置内フレームフォーマットを示す図
である。FIG. 3 is a diagram showing a frame format in a device.
【図４】図４は、可変長フレームフォーマットを示す図
である。FIG. 4 is a diagram showing a variable length frame format.
【図５】図５は、本発明による可変長フレーム同期装置
の実施の形態を示すブロック図である。FIG. 5 is a block diagram showing an embodiment of a variable length frame synchronization device according to the present invention.
【図６】図６は、パディングが付加されている可変長フ
レームを示す図である。FIG. 6 is a diagram showing a variable-length frame with padding added.
【図７】図７は、同期状態を示す状態遷移図である。FIG. 7 is a state transition diagram showing a synchronization state.
【図８】図８は、公知の伝送フレーム同期回路の実施の
形態を示すブロック図である。FIG. 8 is a block diagram showing an embodiment of a known transmission frame synchronization circuit.
【図９】図９は、パディングが付加されていない可変長
フレームを示す図である。FIG. 9 is a diagram showing a variable-length frame with no padding added.
１…可変長フレーム多重伝送装置 ２…送信部 ３…受信部 ４…伝送線 ５−１〜５−Ｍ…入力ポート ６−１〜６−Ｍ…ローカル伝送フレーム同期部 ７−１〜７−Ｍ…可変長フレーム生成部 ８…伝送フレーム生成部 ９…伝送フレーム同期部 １１−１〜１１−Ｍ…可変長フレーム同期部 １２−１〜１２−Ｍ…ローカル伝送フレーム生成部 １３−１〜１３−Ｍ…出力ポート ２１−１〜２１−Ｍ…ローカル伝送フレーム ２２−１〜２２−Ｍ…装置内フレーム ２３−１〜２３−Ｍ…可変長フレーム ２４…伝送フレーム ２５−１〜２５−Ｍ…可変長フレーム ２６−１〜２６−Ｍ…装置内フレーム ２７−１〜２７−Ｍ…ローカル伝送フレーム ３１…ＭＡＣフレームフォーマット ４１…装置内フレームフォーマット ５１…可変長フレームフォーマット ５２…ヘッダ部 ５３…ペイロード部 ５４…パディング ５５…フレーム長情報 ５６…誤り検出信号 ６０…データバス ６１…並列信号入力端子 ６２…同期検出部 ６３…同期保護部 ６４…データ抽出部 ６６…並列信号出力端子 ６７…フレーム長情報抽出部 ６８…誤り検出信号検出部 ６９…誤り検出信号演算部 ７０…比較部 ７１…並列信号 ７２…フレーム長情報候補 ７３…誤り検出信号候補 ７４…演算結果 ７５…一致情報 ７６…抽出制御信号 ７７…並列信号 1 ... Variable length frame multiplex transmission device 2 ... Transmitter 3 ... Receiver 4 ... Transmission line 5-1 to 5-M ... Input port 6-1 to 6-M ... Local transmission frame synchronization unit 7-1 to 7-M ... Variable-length frame generation unit 8 ... Transmission frame generation unit 9 ... Transmission frame synchronization unit 11-1 to 11-M ... Variable length frame synchronization unit 12-1 to 12-M ... Local transmission frame generation unit 13-1 to 13-M ... Output port 21-1 to 21-M ... Local transmission frame 22-1 to 22-M ... Frame in device 23-1 to 23-M ... Variable length frame 24 ... Transmission frame 25-1 to 25-M ... Variable length frame 26-1 to 26-M ... In-apparatus frame 27-1 to 27-M ... Local transmission frame 31 ... MAC frame format 41 ... Frame format in device 51 ... Variable length frame format 52 ... Header part 53 ... Payload section 54 ... padding 55 ... Frame length information 56 ... Error detection signal 60 ... Data bus 61 ... Parallel signal input terminal 62 ... Sync detection unit 63 ... Sync protection unit 64 ... Data extraction unit 66 ... Parallel signal output terminal 67 ... Frame length information extraction unit 68 ... Error detection signal detector 69 ... Error detection signal calculation unit 70 ... Comparison section 71 ... Parallel signal 72 ... Candidate of frame length information 73 ... Error detection signal candidate 74 ... Calculation result 75 ... Match information 76 ... Extraction control signal 77 ... Parallel signal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−261504（ＪＰ，Ａ) 特開 平９−261242（ＪＰ，Ａ) 特開 平４−192734（ＪＰ，Ａ) 特開2000−332745（ＪＰ，Ａ) 特開 平10−150439（ＪＰ，Ａ) 特開 平９−186667（ＪＰ，Ａ) 特開 平11−163930（ＪＰ，Ａ) 特表 平９−507628（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/08 H04J 3/06 ─────────────────────────────────────────────────── --Continued from the front page (56) References JP 2000-261504 (JP, A) JP 9-261242 (JP, A) JP 4-192734 (JP, A) JP 2000-332745 ( JP, A) JP 10-150439 (JP, A) JP 9-186667 (JP, A) JP 11-163930 (JP, A) JP 9-507628 (JP, A) (58) ) Fields investigated (Int.Cl. 7 , DB name) H04L 7/08 H04J 3/06
Claims (8)
ム長がＮビット（Ｎは、２以上の整数）の整数倍である
可変長フレームの仮の先頭位置をＮビット毎に検出する
同期検出部と、 前記仮の先頭位置に基づいて抽出制御信号を出力する同
期保護部と、 前記抽出制御信号に基づいて前記可変長フレームからデ
ータを抽出するデータ抽出部とを具備する可変長フレー
ム同期装置。1. A synchronization detection unit for detecting a provisional head position of a variable-length frame having padding added to the last portion and having a frame length that is an integral multiple of N bits (N is an integer of 2 or more) for every N bits. A variable length frame synchronization device comprising: a synchronization protection unit that outputs an extraction control signal based on the temporary head position; and a data extraction unit that extracts data from the variable length frame based on the extraction control signal.
し、 前記可変長フレームは、前記データバスを介してＮビッ
トを１ワードとして前記同期検出部に入力される可変長
フレーム同期装置。2. The data bus according to claim 1, further comprising a data bus having a data bus width of N bits, wherein the variable length frame is input to the synchronization detection unit via the data bus with N bits as one word. Variable length frame synchronizer.
ーム長情報と誤り検出信号とを含み、 前記フレーム長情報は、前記パディングを除いた前記可
変長フレームのフレーム長を示し、 前記誤り検出信号は、前記フレーム長情報に誤り検出符
号化演算を実行した結果であり、 前記同期検出部は、 前記可変長フレームから前記フレーム長情報の候補であ
るフレーム長情報候補を抽出するフレーム長情報抽出部
と、 前記可変長フレームから前記誤り検出信号の候補である
誤り検出信号候補を抽出する誤り検出信号抽出部と、 前記フレーム長情報候補に前記誤り検出符号化演算を実
行した演算結果を出力する誤り検出信号演算部と、 前記誤り検出信号候補と前記演算結果とが一致している
かどうかを示す一致情報を出力する比較部とを備え、 前記仮の先頭位置では、前記誤り検出信号候補と前記演
算結果とが一致し、 前記同期保護部は、前記フレーム長情報候補に基づいて
前記可変長フレームのワード数を導出し、前記仮の先頭
位置から前記ワード数だけ後に前記仮の先頭位置が出現
するかどうかに基づいて前記抽出制御信号を生成する可
変長フレーム同期装置。3. The variable length frame according to claim 2, wherein the variable length frame includes frame length information arranged at a true head position and an error detection signal, and the frame length information is the variable length frame excluding the padding. Of the frame length information, the error detection signal is a result of performing an error detection coding operation on the frame length information, the synchronization detection unit, the frame length which is a candidate of the frame length information from the variable length frame A frame length information extraction unit that extracts information candidates, an error detection signal extraction unit that extracts an error detection signal candidate that is a candidate for the error detection signal from the variable length frame, and the error detection coding to the frame length information candidate. An error detection signal operation unit that outputs an operation result of executing an operation, and a match indicating whether or not the error detection signal candidate and the operation result match And a comparison unit that outputs a report, at the temporary head position, the error detection signal candidate and the calculation result match, the synchronization protection unit, based on the frame length information candidate of the variable length frame A variable-length frame synchronization device that derives the number of words, and generates the extraction control signal based on whether the temporary start position appears after the number of words from the temporary start position.
い同期外れ状態と、 前記誤り検出信号候補と前記演算結果とが一致している
仮同期確立状態と、 前記出現が繰り返し検出される同期確立状態とを含み、 前記同期外れ状態は、前記誤り検出信号候補と前記演算
結果とが一致したときに前記仮同期確立状態に遷移し、 前記仮同期確立状態は、Ｋ回（Ｋは自然数）繰り返して
前記仮の先頭位置が検出されたときに前記同期確立状態
に遷移し、Ｋ回未満だけ繰り返して前記仮の先頭位置が
検出されたときに前記同期外れ状態に遷移し、 前記同期確立状態は、Ｌ回（Ｌは自然数）連続して前記
出現が検出されないとき、前記同期外れ状態に遷移し、 前記データ抽出部は、前記同期確立状態のとき前記可変
長フレームから前記データを抽出する可変長フレーム同
期装置。4. The extraction control signal according to claim 3, wherein the extraction control signal indicates a synchronization state, and the synchronization state includes an out-of-sync state in which the error detection signal candidate does not match the calculation result, and the error detection. The provisional synchronization establishment state in which the signal candidate and the operation result match, and the synchronization establishment state in which the appearance is repeatedly detected, the out-of-sync state, the error detection signal candidate and the operation result match. When the tentative start position is detected, the tentative synchronization establishment state transitions to the tentative synchronization establishment state, and the tentative synchronization establishment state transitions to the synchronism establishment state when the tentative head position is detected repeatedly K times (K is a natural number), and less than K times. Only when the temporary head position is detected repeatedly, the state transitions to the out-of-synchronization state, and the synchronization establishment state changes to the out-of-synchronization state when the appearance is not detected continuously L times (L is a natural number). transition The data extraction unit, the variable length frame synchronization apparatus for extracting the data from the variable length frame when the synchronization establishment state.
カル伝送フレームに基づいて伝送フレームを出力する送
信部と、 前記伝送フレームを受信する受信部とを具備し、 前記受信部は、 前記伝送フレームを前記Ｍ個の可変長フレームに分離す
る伝送フレーム同期部と、 前記Ｍ個の可変長フレームの各々から装置内フレームを
抽出するＭ個の可変長フレーム同期部と、 前記装置内フレームをローカル伝送フレームに変換する
ローカル伝送フレーム生成部とを備え、 前記Ｍ個の可変長フレームの各々は、最後部分にパディ
ングが付加されてフレーム長がＮビット（Ｎは、２以上
の整数）の整数倍である可変長フレーム多重伝送装置。5. A transmission unit for outputting a transmission frame based on M (M = 2, 3, 4, ...) Local transmission frames on the transmission side, and a reception unit for receiving the transmission frame, The receiving unit includes a transmission frame synchronization unit that separates the transmission frame into the M variable length frames, and M variable length frame synchronization units that extracts an in-device frame from each of the M variable length frames. A local transmission frame generation unit for converting the intra-apparatus frame into a local transmission frame, wherein each of the M variable length frames has a padding added to the last part to have a frame length of N bits (N is 2 or more). Variable-length frame multiplex transmission apparatus that is an integer multiple of.
フレームに変換するローカル伝送フレーム同期部と、 前記送信側装置内フレームを送信側可変長フレームに変
換する可変長フレーム生成部と、 Ｍ個の前記送信側可変長フレームを多重化しして前記伝
送フレームを生成する伝送フレーム生成部とを備え、 前記可変長フレーム生成部は、前記送信側可変長フレー
ムの最後部分にパディングを付加して、前記送信側可変
長フレームのフレーム長をＮビットの整数倍にする可変
長フレーム多重伝送装置。6. The local transmission frame synchronization unit according to claim 5, wherein the transmission unit converts the M transmission-side local transmission frames into a transmission-side device frame, and the transmission-side device frame includes a transmission-side variable frame. A variable-length frame generation unit that converts the variable-length frame into a long frame; and a transmission-frame generation unit that multiplexes the M transmission-side variable-length frames to generate the transmission frame. A variable-length frame multiplex transmission apparatus which adds padding to the last part of the variable-side frame on the side to make the frame length of the variable-length frame on the transmission side an integral multiple of N bits.
ムの長さが前記送信側ローカル伝送フレームの長さ以下
になるように前記パディングを付加する可変長フレーム
多重伝送装置。7. The variable-length frame generator according to claim 6, wherein the variable-length frame generator adds the padding so that the length of the transmission-side variable-length frame is equal to or less than the length of the transmission-side local transmission frame. Multiplexer.
ずれかの可変長フレーム同期装置に対応している可変長
フレーム多重伝送装置。8. The variable length frame synchronization unit according to claim 6, wherein the variable length frame synchronization unit corresponds to the variable length frame synchronization device according to any one of claims 1 to 4. Transmission equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098736A JP3509095B2 (en) | 2001-03-30 | 2001-03-30 | Variable length frame synchronizer and variable length frame multiplex transmission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098736A JP3509095B2 (en) | 2001-03-30 | 2001-03-30 | Variable length frame synchronizer and variable length frame multiplex transmission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300144A JP2002300144A (en) | 2002-10-11 |
| JP3509095B2 true JP3509095B2 (en) | 2004-03-22 |
Family
ID=18952358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098736A Expired - Fee Related JP3509095B2 (en) | 2001-03-30 | 2001-03-30 | Variable length frame synchronizer and variable length frame multiplex transmission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3509095B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100974155B1 (en) * | 2003-12-11 | 2010-08-04 | 인터내셔널 비지네스 머신즈 코포레이션 | Data transfer error checking |
| CN111541521B (en) * | 2020-05-07 | 2022-11-08 | 上海道生物联技术有限公司 | Data packet length identification method and system |
-
2001
- 2001-03-30 JP JP2001098736A patent/JP3509095B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002300144A (en) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7630399B2 (en) | Apparatus and method for recognizing frame check sequence in generic framing procedure encapsulation mode | |
| US8199772B2 (en) | Systems and methods for synchronous generic framing protocol mapping | |
| JP4647031B2 (en) | Bit identification circuit and station side device of passive optical network system | |
| US20030179783A1 (en) | Wavelength division multiplexing transmission system | |
| US6256326B1 (en) | Pseudo-synchronization prevention method in SDH transmission mode, pseudo-synchronization preventing SDH transmission system, and transmitter-receiver in pseudo-synchronization preventing SDH transmission system | |
| JP3522247B2 (en) | Multiple transfer system and apparatus | |
| JP3707537B2 (en) | Communication system and related deskew method | |
| US20060193325A1 (en) | Method and system for transmission and reception of asynchronously multiplexed signals | |
| JPH09168000A (en) | Channel multiplex separating system and device therefor | |
| JP3509095B2 (en) | Variable length frame synchronizer and variable length frame multiplex transmission device | |
| JP2000286922A (en) | Detection circuit of transmission rate | |
| JP3707536B2 (en) | Communication system with out-of-band control and related method | |
| JP5814803B2 (en) | Transmission circuit, reception circuit, transmission method and reception method | |
| US20030235215A1 (en) | Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats | |
| CN114389753B (en) | POS interface capable of adapting to various rates | |
| US20030011836A1 (en) | Generation and detection of optical maintenance signals in optical networks | |
| JP2005260820A (en) | No-hit switching device | |
| JP2546970B2 (en) | SDH wireless communication system and transceiver | |
| JP2502712B2 (en) | Data transmission equipment | |
| JPH0522271A (en) | Digital radio transmission system | |
| KR0154564B1 (en) | Multiplexer/demultiplexer for the catv private terminal | |
| JP3317296B2 (en) | Channel demultiplexing method, channel multiplexing circuit and channel demultiplexing device | |
| JP2002077091A (en) | Multiplex transmitter, multiplex transmission method and storage means for recording multiplex transmission control software | |
| KR100241330B1 (en) | Repeater chip for stm-64 signal | |
| JP2003209526A (en) | Time division multiplex transmission system and channel identification system therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |