JP3509043B2 - IC tester - Google Patents

IC tester

Info

Publication number
JP3509043B2
JP3509043B2 JP23257495A JP23257495A JP3509043B2 JP 3509043 B2 JP3509043 B2 JP 3509043B2 JP 23257495 A JP23257495 A JP 23257495A JP 23257495 A JP23257495 A JP 23257495A JP 3509043 B2 JP3509043 B2 JP 3509043B2
Authority
JP
Japan
Prior art keywords
nth
measurement
tester
signal
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23257495A
Other languages
Japanese (ja)
Other versions
JPH0980118A (en
Inventor
敏達 小柳
健嗣 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP23257495A priority Critical patent/JP3509043B2/en
Publication of JPH0980118A publication Critical patent/JPH0980118A/en
Application granted granted Critical
Publication of JP3509043B2 publication Critical patent/JP3509043B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明はLSI等を試験す
るICテスタに関し、特に初期調整時の各チャネルの伝
搬遅延時間の調整を簡単にしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC tester for testing an LSI or the like, and particularly to a simple adjustment of the propagation delay time of each channel at the time of initial adjustment.

【0002】[0002]

【従来の技術】ICテスタには図2に示すように、IC
テスタ本体2にテストボード3及びキャリブレーション
ボード4等が備えられている。ICテスタ本体2には、
タイミング発生器5と、そのタイミング発生器5よりタ
イミングが与えられて、第1〜第n(2以上の整数)チ
ャネルの測定信号を発生する信号発生器6,その信号発
生器6より出力される第1〜第nチャネルの測定信号に
遅延を与える可変遅延回路71 〜7n と、測定ピンP1
〜Pn と、可変遅延回路71 〜7n の出力信号を入力し
て測定ピンP1 〜Pn に測定信号(電流/電圧)を供給
するドライバ81 〜8n と、測定ピンP1 〜Pn に発生
した信号(電圧/電流)を期待値と比較する比較器91
〜9n と、後述のキャリブレーションボード4から各チ
ャネルの伝搬遅延時間を入力して、可変遅延回路71
n の遅延量を調整する遅延制御回路10等が収容され
ている。
2. Description of the Related Art As shown in FIG.
Test board 3 and test board 3 and calibration
Board 4 etc. are provided. In the IC tester main body 2,
The timing generator 5 and the timing generator 5
Imming is given, and the 1st to nth (integer of 2 or more)
Signal generator 6, which generates the measurement signal of the channel
For the measurement signals of the 1st to nth channels output from the generator 6.
Variable delay circuit 7 for giving a delay1~ 7nAnd measuring pin P1
~ PnAnd the variable delay circuit 71~ 7nInput the output signal of
Measuring pin P1~ PnSupply measurement signal (current / voltage) to
Driver 81~ 8nAnd measuring pin P1~ PnOccurs in
Comparator 9 for comparing the generated signal (voltage / current) with an expected value1
~ 9nAnd each calibration board 4
Variable delay circuit 7 by inputting the channel propagation delay time1~
7 nThe delay control circuit 10 for adjusting the delay amount of
ing.

【0003】テストボード3には、被試験IC12を着
脱自在に実装するICソケット13と、ICテスタ本体
2の測定ピンP1 〜Pn に接触される入出力端子T1
nと、それらの入出力端子T1 〜Tn をICソケット
12を介して被試験IC12の対応する端子に接続する
配線141 〜14n 等が実装される。キャリブレーショ
ンボード4には、ICテスタの初期調整時にテストボー
ド3の入出力端子T1 〜Tn の代わりにICテスタ本体
2の測定ピンP1 〜Pn に接続される端子Q1 〜Qn
キャリブレーションロボット15が実装される。キャリ
ブレーションロボット15は端子Q1 〜Qn に入力され
る測定信号から各チャネルの信号発生器6から測定ピン
1 〜Pn までの伝搬遅延時間τ1 〜τn を順次測定し
て、それらのデータを遅延制御回路10に入力する。
The test board 3 has an IC socket 13 on which the IC 12 to be tested is detachably mounted, and input / output terminals T 1 to T 1 to which the measuring pins P 1 to P n of the IC tester main body 2 are brought into contact.
T n and wirings 14 1 to 14 n for connecting the input / output terminals T 1 to T n to corresponding terminals of the IC under test 12 through the IC socket 12 are mounted. The calibration board 4 has terminals Q 1 to Q n connected to the measurement pins P 1 to P n of the IC tester main body 2 instead of the input / output terminals T 1 to T n of the test board 3 during initial adjustment of the IC tester. And the calibration robot 15 is mounted. Calibration robot 15 sequentially measure the propagation delay time τ 1n from the measurement signal input to the terminal Q 1 to Q n to the measurement pin P 1 to P n from the signal generator 6 of each channel, they Input data to the delay control circuit 10.

【0004】なお、キャリブレーションロボット15で
各チャネルの遅延時間τi を測定する際には、各可変遅
延回路7i の遅延量は標準値dr に設定されている。遅
延制御回路10は測定データτi を基準データτr と比
較し、差値Δi =τi −τrを求めて、可変遅延回路7
i の遅延量di をdi =dr −Δi に設定する。このよ
うにして全チャネルの遅延時間τ1 〜τn は基準値τr
にそろえられる。
[0004] Incidentally, when measuring the delay time tau i for each channel calibration robot 15, the delay amount of the variable delay circuit 7 i is set to the standard value d r. Delay control circuit 10 is a measurement data tau i is compared with the reference data tau r, seeking difference value Δ i = τ ir, the variable delay circuit 7
the amount of delay d i of i is set to d i = d ri. A delay time τ 1n of the thus all channels are reference values tau r
Are available.

【0005】[0005]

【発明が解決しようとする課題】従来のICテスタで
は、試験前の初期調整時にキャリブレーションロボット
15を用いて全チャネルの伝搬遅延時間τ1 〜τn を1
チャネルずつ測定しなければならず、その測定に長時間
を必要とする問題があった。この発明の目的は、ICテ
スタの試験前の初期調整時間を短縮しようとするもので
ある。
In the conventional IC tester, the propagation delay times τ 1 to τ n of all channels are set to 1 by using the calibration robot 15 at the time of initial adjustment before the test.
There is a problem that it is necessary to measure each channel, and it takes a long time for the measurement. An object of the present invention is to reduce the initial adjustment time before testing the IC tester.

【0006】[0006]

【課題を解決するための手段】[Means for Solving the Problems]

(1)請求項1の発明は、キャリブレーションボード
が、第1〜第n端子に入力された各チャネルの測定信号
の一つを切換選択するマルチプレクサと、そのマルチプ
レクサの出力信号から測定された各チャネルの伝搬遅延
時間を記憶すると共に、それらのデータを遅延制御回路
に供給するメモリとを具備するものである。
(1) In the invention of claim 1, the calibration board switches and selects one of the measurement signals of the respective channels input to the first to nth terminals, and each of the multiplexers measured from the output signal of the multiplexer. A memory for storing the propagation delay time of the channel and supplying the data to the delay control circuit.

【0007】(2)請求項2の発明は、前記(1)にお
いて、キャリブレーションボードがマルチプレクサの出
力信号より各チャネルの伝搬遅延時間を測定する回路を
内蔵するものである。 (3)請求項3の発明は、前記(1)または(2)にお
いて、キャリブレーションボードに設けたメモリをIC
テスタ本体に実装したものである。
(2) According to the invention of claim 2, in the above (1), the calibration board incorporates a circuit for measuring the propagation delay time of each channel from the output signal of the multiplexer. (3) According to the invention of claim 3, in the above (1) or (2), the memory provided on the calibration board is an IC.
It is mounted on the tester body.

【0008】[0008]

【発明の実施の形態】この発明の実施例を図1に、図2
と対応する部分に同じ符号を付けて示し、重複説明を省
略する。この発明では、従来のキャリブレーションロボ
ットを実装したキャリブレーションボード4の代わりに
新規なボードが用いられる。即ち、本発明のボート4に
は、測定ピンP1 〜Pn に接続される端子Q1 〜Qn
端子Q 1 〜Qn の測定信号を順次切換選択するマルチプ
レクサ16,各チャネルの伝搬遅延時間τ1 〜τn を記
憶し、必要に応じ遅延制御回路10から読み出すことの
できるメモリ17,各チャネルの伝搬遅延時間を測定す
るために必要に応じ実装される伝搬遅延時間測定回路1
9,これら各部を制御する制御回路18等が実装され
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention is shown in FIG.
The same symbols are given to the parts corresponding to and duplicate explanations are omitted.
I will omit it. In this invention, the conventional calibration robot
In place of the calibration board 4
A new board is used. That is, in the boat 4 of the present invention
Is the measuring pin P1~ PnTerminal connected to1~ Qn
Terminal Q 1~ QnMultiply the measurement signals of
Lexer 16, propagation delay time τ of each channel1~ ΤnNote
It should be noted that the delay control circuit 10 can be read out as necessary.
Memory 17 capable of measuring the propagation delay time of each channel
Propagation delay time measurement circuit 1 implemented as necessary
9. A control circuit 18 for controlling each of these parts is mounted
It

【0009】ボート4に伝搬遅延時間測定回路19を実
装しない場合には、マルチプレクサ16の出力端子Cに
接続された端子OUTに外部の測定器を接続して遅延時
間τ 1 〜τn を測定し、その測定値をメモリ17に記憶
する。試験前の初期調整時に遅延制御回路10はメモリ
17のデータを読み出して、従来技術で述べたのと同様
にして可変遅延回路71 〜7n の遅延量を調整すること
ができる。
A propagation delay time measuring circuit 19 is installed in the boat 4.
If not installed, the output terminal C of the multiplexer 16
When delaying by connecting an external measuring device to the connected terminal OUT
Τ 1~ ΤnIs measured and the measured value is stored in the memory 17.
To do. The delay control circuit 10 stores a memory during initial adjustment before the test.
17 data is read out and is the same as described in the prior art
Variable delay circuit 71~ 7nThe amount of delay
You can

【0010】なお、メモリ17をICテスタ本体2側に
実装してもよい。
The memory 17 may be mounted on the IC tester main body 2 side.

【0011】[0011]

【発明の効果】この発明では、キャリブレーションボー
ド4または本体2に遅延時間τ1 〜τ n の記憶手段をも
たせたので、各チャネルの遅延時間の測定と、メモリへ
の書込みとは試験前の初期調整時に行う必要はなく、必
要に応じ例えば週1回または月に1回程度適当な時に行
えばよい。通常の初期調整時には、遅延制御回路10は
メモリ17のデータを読み出して、遅延回路71 〜7n
を調整するだけでよいので、従来に比べて極めて短時間
で行える。
According to the present invention, the calibration board
Delay time τ1~ Τ nThe storage means of
The delay time of each channel is measured and stored in the memory.
Writing does not have to be performed during initial adjustment before the test, and is
If necessary, for example, once a week or once a month
I'll do it. During normal initial adjustment, the delay control circuit 10
The data in the memory 17 is read out and the delay circuit 71~ 7n
Since it is only necessary to adjust
Can be done with.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例を示すブロック図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来のICテスタのブロック図。FIG. 2 is a block diagram of a conventional IC tester.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/28 - 31/3193 G01R 35/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G01R 31/28-31/3193 G01R 35/00

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 タイミング発生器と、そのタイミング発
生器のタイミングに従って、第1〜第n(2以上の整
数)チャネルの測定信号を発生させる信号発生器と、そ
の信号発生器より出力される第1〜第nチャネルの測定
信号に遅延を与える第1〜第n可変遅延回路と、第1〜
第n測定ピンと、前記第1〜第n可変遅延回路の出力信
号を入力して前記第1〜第n測定ピンに測定信号(電流
/電圧)を供給する第1〜第nドライバと、前記第1〜
第n測定ピンに発生した信号(電圧/電流)を期待値と
比較する第1〜第n比較器と、前記第1〜第n可変遅延
回路の遅延時間を調整する遅延制御回路とを具備するI
Cテスタ本体と、 被試験ICを実装するICソケットと、前記ICテスタ
本体の第1〜第n測定ピンに接触される第1〜第n入出
力端子と、その第1〜第n入出力端子を前記ICソケッ
トを介して被試験ICの対応する端子に接続する配線と
を有するテストボードと、 前記テストボードの第1〜第n入出力端子の代わりに前
記ICテスタ本体の前記第1〜第n測定ピンに接続され
る第1〜第n端子を有し、前記ICテスタ本体の各チャ
ネルの前記測定信号発生器より前記測定ピンまでの伝搬
遅延時間を測定して、その測定データをICテスタ本体
の前記遅延制御回路に入力するキャリブレーションボー
ドと、 を具備するICテスタにおいて、 前記キャリブレーションボードが、前記第1〜第n端子
に入力された各チャネルの測定信号の一つを切換選択す
るマルチプレクサと、 そのマルチプレクサの出力信号から測定した各チャネル
の伝搬遅延時間を記憶すると共に、それらのデータを前
記遅延制御回路に供給するメモリとを具備することを特
徴とするICテスタ。
1. A timing generator, a signal generator for generating measurement signals of first to n-th (integer of 2 or more) channels in accordance with the timing of the timing generator, and a first signal output from the signal generator. 1st to nth variable delay circuits for delaying the 1st to nth channel measurement signals, and 1st to 1st
An nth measurement pin, first to nth drivers for inputting the output signals of the first to nth variable delay circuits and supplying a measurement signal (current / voltage) to the first to nth measurement pins, 1 to
A first to nth comparator for comparing a signal (voltage / current) generated at the nth measurement pin with an expected value, and a delay control circuit for adjusting a delay time of the first to nth variable delay circuits. I
C tester main body, IC socket for mounting IC under test, first to nth input / output terminals which are in contact with first to nth measurement pins of the IC tester main body, and first to nth input / output terminals thereof And a wiring for connecting the terminals to corresponding terminals of the IC under test through the IC socket, and the first to nth input / output terminals of the IC tester main body instead of the first to nth input / output terminals of the test board. The IC tester has first to nth terminals connected to the n measurement pin, measures the propagation delay time from the measurement signal generator of each channel of the IC tester body to the measurement pin, and outputs the measurement data. An IC tester comprising: a calibration board for inputting to the delay control circuit of the main body; wherein the calibration board is one of measurement signals of each channel input to the first to nth terminals. An IC tester comprising: a multiplexer for switching and selecting the signal, and a memory for storing the propagation delay time of each channel measured from the output signal of the multiplexer and supplying the data to the delay control circuit.
【請求項2】 請求項1において、前記キャリブレーシ
ョンボードが前記マルチプレクサの出力信号より各チャ
ネルの伝搬遅延時間を測定する回路を内蔵することを特
徴とするICテスタ。
2. The IC tester according to claim 1, wherein the calibration board incorporates a circuit for measuring a propagation delay time of each channel from an output signal of the multiplexer.
【請求項3】 請求項1または2において、前記キャリ
ブレーションボードに設けた前記メモリを前記ICテス
タ本体に実装したことを特徴とするICテスタ。
3. The IC tester according to claim 1, wherein the memory provided on the calibration board is mounted on the IC tester main body.
JP23257495A 1995-09-11 1995-09-11 IC tester Expired - Fee Related JP3509043B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23257495A JP3509043B2 (en) 1995-09-11 1995-09-11 IC tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23257495A JP3509043B2 (en) 1995-09-11 1995-09-11 IC tester

Publications (2)

Publication Number Publication Date
JPH0980118A JPH0980118A (en) 1997-03-28
JP3509043B2 true JP3509043B2 (en) 2004-03-22

Family

ID=16941486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23257495A Expired - Fee Related JP3509043B2 (en) 1995-09-11 1995-09-11 IC tester

Country Status (1)

Country Link
JP (1) JP3509043B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100573176C (en) 2001-06-07 2009-12-23 株式会社艾德温特斯特 The calibration steps of semiconductor test instruments
US7154259B2 (en) * 2003-10-23 2006-12-26 Formfactor, Inc. Isolation buffers with controlled equal time delays
US7978109B1 (en) * 2010-02-18 2011-07-12 Advantest Corporation Output apparatus and test apparatus

Also Published As

Publication number Publication date
JPH0980118A (en) 1997-03-28

Similar Documents

Publication Publication Date Title
US6456103B1 (en) Apparatus for reducing power supply noise in an integrated circuit
US7342405B2 (en) Apparatus for reducing power supply noise in an integrated circuit
CA1280162C (en) Digital-to-analog calibration system
US6567941B1 (en) Event based test system storing pin calibration data in non-volatile memory
KR100493349B1 (en) Delta time event based test system
US6128754A (en) Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program
KR100736680B1 (en) Method for calibrating semiconductor device tester
US6020752A (en) IC testing device adapted to selectively use I/O common system and I/O split system functions
US6253360B1 (en) Timing generator
US6150831A (en) Test method and device for semiconductor circuit
US7409615B2 (en) Test apparatus and test method
US5917834A (en) Integrated circuit tester having multiple period generators
JP3509043B2 (en) IC tester
US6594609B1 (en) Scan vector support for event based test system
JPS5882346A (en) Automatic correction for pin electronics interface circuit within electronic tester
KR100776855B1 (en) Arrangement for generating signal pulses with defined pulse length in a module with bist-function
US6892338B2 (en) Analog/digital characteristics testing device and IC testing apparatus
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
JP3001015B2 (en) Semiconductor device driver circuit
JP2002296321A (en) Testing method for semiconductor device and loading board
KR100916763B1 (en) semiconductor device test system
JP2002372571A (en) Semiconductor test device
JP2916594B2 (en) Waveform generator for IC test equipment
JPH1164435A (en) Semiconductor-testing device
JPH05249202A (en) Semiconductor testing device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20031219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031219

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090109

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees