JP3508696B2 - DC power supply - Google Patents
DC power supplyInfo
- Publication number
- JP3508696B2 JP3508696B2 JP2000151335A JP2000151335A JP3508696B2 JP 3508696 B2 JP3508696 B2 JP 3508696B2 JP 2000151335 A JP2000151335 A JP 2000151335A JP 2000151335 A JP2000151335 A JP 2000151335A JP 3508696 B2 JP3508696 B2 JP 3508696B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- capacitor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、商用電源と整流回
路との間に設けられた電源スイッチのオン時に流れる突
入電流のピーク値を抑制する機能を備えた直流電源装置
に関するものである。
【０００２】
【従来の技術】図４は特開平１２−０１４１５２に示す
従来の直流電源装置の回路図である。図において、１は
商用電源ＡＣをオン／オフするための電源スイッチ、２
は商用電源ＡＣの交流電圧を整流する整流回路、３は平
滑コンデンサＣ２を有し、整流回路２によって整流され
た電圧を直流電圧に変換する平滑回路、５は積分回路
で、整流回路２の両極間に設けられた直列接続の抵抗Ｒ
２、Ｒ３と、抵抗Ｒ３に並列に接続されたコンデンサＣ
３とで構成されている。Ｑ１は整流回路２と平滑回路３
との間の負極ラインに挿入され、ゲートが抵抗Ｒ４を介
して積分回路５の出力側に接続されたMOS-FET であり、
抵抗Ｒ４は積分回路５からMOS-FET Ｑ１のゲート・ソー
ス間に流れる電流を制限する。
【０００３】次に、従来の直流電源装置の動作を図５の
波形図を参照しながら説明する。図５は従来例における
電源スイッチのオン時に流れる突入電流の波形図で、図
中（ａ）は商用電源の交流電圧波形図、（ｂ）はゼロ電
圧位相でMOS-FET Ｑ１がオンし始めたときの突入電流の
波形図、（ｃ）はピーク電圧位相でMOS-FET Ｑ１がオン
し始めたときの突入電流の波形図である。
【０００４】電源スイッチ１のオンにより、整流回路２
に商用電源ＡＣの交流電圧が印加されると、整流回路２
は、入力される交流電圧を整流し積分回路５に印加す
る。積分回路５は、整流回路２によって整流された電圧
を抵抗Ｒ２、Ｒ３で分圧して、コンデンサＣ３への充電
を開始し、コンデンサＣ３の両端に生じる電圧を抵抗Ｒ
４を介してMOS-FET Ｑ１のゲート・ソース間に印加す
る。この時は、ゲート・ソース間の電圧が低いので、MO
S-FET Ｑ１のドレイン・ソース間には電流が流れない
が、コンデンサＣ３への充電が進むにつれ、ゲート・ソ
ース間の電圧が徐々に高くなってオン電圧に達すると、
抵抗Ｒ４による電流制限によりMOS-FET Ｑ１が徐々にオ
ンし始める（能動領域）。
【０００５】この時、商用電源ＡＣのゼロ電圧位相でＭ
ＯＳ−ＦＥＴ Ｑ１がオンし始めた場合は、図５（ｂ）
に示すように電源スイッチ１にピーク値ＩＲ１１ の抑
えられた突入電流が流れ、その後、ピーク値がＩＲ１２
→ＩＲ１３ と減少する。また、商用電源ＡＣのピー
ク電圧位相でＭＯＳ−ＦＥＴ Ｑ１がオンし始めた場合
は、図５（Ｃ）に示すような波形の突入電流ＩＲ２１、
ＩＲ２２、ＩＲ２３、が電源スイッチ１に流れる。そし
て、コンデンサＣ３が満充電になり抵抗Ｒ４を介してＭ
ＯＳ−ＦＥＴ Ｑ１に充分なゲート電流が流れると（飽
和領域）、電源スイッチ１に流れる電流のピーク値は
「Ｉ」、即ち、通常の電流波形となる。従って、電源ス
イッチ１に流れる突入電流のピーク値を抑えることが可
能となる。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た従来の直流電源装置では、整流回路２によって整流さ
れた電圧を抵抗Ｒ２、Ｒ３で分圧して、コンデンサＣ３
への充電を開始し、コンデンサＣ３の両端に生じる電圧
を抵抗Ｒ４を介してMOS-FET Ｑ１のゲート・ソース間に
印加するので、例えば商用電源ＡＣが１００Ｖの場合を
基準に考えると、２００Ｖの場合は各々の素子には２倍
の電圧が印加されてしまう。そのため、直流電源装置の
商用電源ＡＣのワイドレンジ対応化を図るためには高耐
圧の素子（特にコンデンサＣ３）が必要となり、素子の
大型化によるプリント基板上の実装スペースの制約が生
じたり、コスト高の要因となっていた。
【０００７】本発明は、かかる課題を解決するためにな
されたもので、商用電源のワイドレンジ対応化を図って
も高耐圧の素子（特にコンデンサＣ３）が不要で、素子
も大型化することなく、プリント基板上の実装スペース
の制約が生じたり、コスト高となることのない直流電源
装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の直流電源装置
は、商用電源をオン／オフするための電源スイッチと、
商用電源の交流電圧を整流する整流回路と、大容量の平
滑コンデンサを有し、前記整流回路により整流される電
圧を直流電圧に変換する平滑回路と、前記整流回路と平
滑回路とを結ぶライン上に挿入されたＭＯＳ−ＦＥＴ
と、前記整流回路の出力電圧を分圧する分圧回路及び該
分圧回路の出力電圧を充電するコンデンサからなる積分
回路と、該積分回路と前記ＭＯＳ−ＦＥＴのゲートとの
間に挿入された抵抗と、前記コンデンサに並列接続され
たツェナーダイオードと、を備え、前記分圧回路の出力
電圧は、前記商用電源があらかじめ定められた電圧を超
えるときに、前記ツェナーダイオードのツェナー電圧に
クリップされるようにしたものである。
【０００９】
【発明の実施の形態】図１は本発明の実施形態を示す直
流電源装置の回路図、図２は本実施形態の直流電源装置
の電源スイッチのオン時に積分回路のコンデンサＣ３の
両端に生じる電圧波形である。図において、１は商用電
源ＡＣをオン／オフするための電源スイッチ、２は商用
電源ＡＣの交流電圧を整流する整流回路、３は平滑コン
デンサＣ２を有し、整流回路２によって整流された電圧
を直流電圧に変換する平滑回路、５は積分回路で、整流
回路２の両極間に設けられた直列接続の抵抗Ｒ２、Ｒ３
と、抵抗Ｒ３に並列に接続されたコンデンサＣ３とで構
成されている。Ｑ１は整流回路２と平滑回路３との間の
負極ラインに挿入され、ゲートが抵抗Ｒ４を介して積分
回路５の出力側に接続されたMOS-FET であり、抵抗Ｒ４
は積分回路５からMOS-FET Ｑ１のゲート・ソース間に流
れる電流を制限する。ＺＤ１はコンデンサＣ３に並列接
続されたツェナーダイオードである。
【００１０】次に、本実施形態に係る直流電源装置の動
作を図２の波形図を参照しながら説明する、図中（ａ）
は商用電源ＡＣが１００Ｖの場合の波形図、（ｂ）は商
用電源ＡＣが２００Ｖの場合の波形図である。
【００１１】まず、商用電源ＡＣ１００Ｖの交流電圧が
印加された場合には、積分回路の充電時定数によって
（ａ）のような曲線でコンデンサＣ３を充電する。次
に、商用電源ＡＣ２００Ｖの交流電圧が印加された場合
には、積分回路の充電時定数によって（ｂ）（ｃ）のよ
うな曲線でコンデンサＣ３を充電しようとするが、ツェ
ナーダイオードＺＤ１の作用によりツェナー電圧にクリ
ップされる（ｄ）。
【００１２】因みに、ツェナーダイオードＺＤ１がない
場合には、ＡＣ２００Ｖが印加された場合はＡＣ１００
Ｖが印加された場合に対して、コンデンサＣ３及びMOS-
FETＱ１のゲート・ソース間に２倍の電圧が印加される
ので、コンデンサＣ３及びMOS-FET Ｑ１のゲート・ソー
ス間の耐圧を大きくしなければならない。
【００１３】図３は本発明の他の実施形態を示す直流電
源装置の回路図である。図１と比較すると、ツェナーダ
イオードＺＤ１がMOS-FET Ｑ１のゲート・ソース間に接
続されている点が異なっているが、コンデンサＣ３及び
MOS-FET Ｑ１のゲート・ソース間に印加される電圧がツ
ェナーダイオードＺＤ１によりツェナー電圧にクリップ
される作用は同じである。但し、図３の回路の場合はMO
S-FET Ｑ１のゲート・ソース間の過電圧を積極的に保護
する目的がある。
【００１４】
【発明の効果】以上のように本発明によれば、商用電源
をオン／オフするための電源スイッチと、商用電源の交
流電圧を整流する整流回路と、大容量の平滑コンデンサ
を有し、前記整流回路により整流される電圧を直流電圧
に変換する平滑回路と、前記整流回路と平滑回路とを結
ぶライン上に挿入されたＭＯＳ−ＦＥＴと、前記整流回
路の出力電圧を分圧する分圧回路及び該分圧回路の出力
電圧を充電するコンデンサからなる積分回路と、該積分
回路と前記ＭＯＳ−ＦＥＴのゲートとの間に挿入された
抵抗と、前記コンデンサに並列接続されたツェナーダイ
オードとを備え、前記分圧回路の出力電圧は、前記商用
電源があらかじめ定められた電圧を超えるときに、前記
ツェナーダイオードのツェナー電圧にクリップされるよ
うにしたことにより、商用電源ＡＣのワイドレンジ対応
化を図っても部品を高耐圧にする必要がなく、素子も小
型品を選定することができるので、プリント基板の設計
がし易いという効果がある。また、部品コストを低く抑
えられるという効果もある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention has a function of suppressing a peak value of an inrush current flowing when a power switch provided between a commercial power supply and a rectifier circuit is turned on. A DC power supply device. 2. Description of the Related Art FIG. 4 is a circuit diagram of a conventional DC power supply disclosed in Japanese Patent Application Laid-Open No. 12-014152. In the figure, 1 is a power switch for turning on / off a commercial power supply AC, 2
Is a rectifier circuit for rectifying the AC voltage of the commercial power supply AC, 3 is a smoothing circuit that has a smoothing capacitor C2, and converts the voltage rectified by the rectifier circuit 2 to a DC voltage, 5 is an integration circuit, and both electrodes of the rectifier circuit 2 Series-connected resistor R provided between
2, R3 and a capacitor C connected in parallel with the resistor R3.
3 is comprised. Q1 is a rectifier circuit 2 and a smoothing circuit 3
And the gate is connected to the output side of the integrating circuit 5 via the resistor R4,
The resistor R4 limits the current flowing from the integrating circuit 5 to the gate and source of the MOS-FET Q1. Next, the operation of the conventional DC power supply will be described with reference to the waveform diagram of FIG. 5A and 5B are waveform diagrams of a rush current flowing when a power switch is turned on in the conventional example. FIG. 5A shows a waveform diagram of an AC voltage of a commercial power supply, and FIG. 5B shows that a MOS-FET Q1 starts to turn on at zero voltage phase. FIG. 3C is a waveform diagram of the rush current when the MOS-FET Q1 starts to turn on at the peak voltage phase. When the power switch 1 is turned on, the rectifier circuit 2
When the AC voltage of the commercial power supply AC is applied to the rectifier circuit 2
Rectifies the input AC voltage and applies it to the integrating circuit 5. The integrating circuit 5 divides the voltage rectified by the rectifying circuit 2 by the resistors R2 and R3, starts charging the capacitor C3, and converts the voltage generated across the capacitor C3 into the resistor R
4 is applied between the gate and source of the MOS-FET Q1. At this time, since the gate-source voltage is low, MO
No current flows between the drain and source of the S-FET Q1, but as the charging of the capacitor C3 progresses, the voltage between the gate and source gradually increases to reach the ON voltage.
Due to the current limitation by the resistor R4, the MOS-FET Q1 starts to turn on gradually (active area). At this time, at the zero voltage phase of the commercial power supply AC, M
When the OS-FET Q1 starts to turn on, FIG.
As shown in the figure, a rush current with a suppressed peak value IR11 flows through the power switch 1 , and thereafter, the peak value becomes IR12.
→ It decreases to IR13. When the MOS-FET Q1 starts to turn on at the peak voltage phase of the commercial power supply AC, the inrush current IR21 having a waveform as shown in FIG.
IR22 and IR23 flow to the power switch 1. Then, the capacitor C3 is fully charged, and M
When a sufficient gate current flows through the OS-FET Q1 (saturation region), the peak value of the current flowing through the power switch 1 becomes "I", that is, a normal current waveform. Therefore, the peak value of the rush current flowing through the power switch 1 can be suppressed. However, in the above-described conventional DC power supply, the voltage rectified by the rectifier circuit 2 is divided by the resistors R2 and R3 to form a capacitor C3.
, And a voltage generated across the capacitor C3 is applied between the gate and source of the MOS-FET Q1 via the resistor R4. In this case, a double voltage is applied to each element. Therefore, in order to make the DC power supply apparatus compatible with the commercial power supply AC in a wide range, a high-withstand-voltage element (particularly, the capacitor C3) is required, and the increase in the size of the element limits the mounting space on the printed circuit board and reduces the cost. Had become a factor of high. SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a high-voltage element (particularly, a capacitor C3) is not required even if a commercial power supply is made compatible with a wide range, and the element is not enlarged. It is another object of the present invention to provide a DC power supply device that does not limit the mounting space on a printed circuit board or increase the cost. A DC power supply according to the present invention includes a power switch for turning on / off a commercial power supply,
A rectifier circuit for rectifying an AC voltage of a commercial power supply, a smoothing circuit having a large-capacity smoothing capacitor, and converting a voltage rectified by the rectifier circuit into a DC voltage, and a line connecting the rectifier circuit and the smoothing circuit. MOS-FET inserted in
An integrating circuit comprising a voltage dividing circuit for dividing the output voltage of the rectifying circuit and a capacitor for charging the output voltage of the voltage dividing circuit; and a resistor inserted between the integrating circuit and the gate of the MOS-FET. And a Zener diode connected in parallel to the capacitor, wherein an output of the voltage dividing circuit is provided.
The voltage exceeds a predetermined voltage by the commercial power supply.
The Zener voltage of the Zener diode
It is designed to be clipped . FIG. 1 is a circuit diagram of a DC power supply according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a DC power supply according to the present embodiment. FIG. In the figure, 1 is a power switch for turning on / off the commercial power supply AC, 2 is a rectifier circuit for rectifying an AC voltage of the commercial power supply AC, 3 is a smoothing capacitor C2, and a voltage rectified by the rectifier circuit 2 is provided. A smoothing circuit for converting to a DC voltage and an integrating circuit 5 are series-connected resistors R2 and R3 provided between both poles of the rectifier circuit 2.
And a capacitor C3 connected in parallel with the resistor R3. Q1 is a MOS-FET which is inserted into a negative line between the rectifier circuit 2 and the smoothing circuit 3 and whose gate is connected to the output side of the integrating circuit 5 via a resistor R4.
Limits the current flowing from the integrating circuit 5 between the gate and source of the MOS-FET Q1. ZD1 is a Zener diode connected in parallel to the capacitor C3. Next, the operation of the DC power supply according to this embodiment will be described with reference to the waveform diagram of FIG.
7A is a waveform chart when the commercial power supply AC is 100 V, and FIG. 7B is a waveform chart when the commercial power supply AC is 200 V. First, when an AC voltage of the commercial power supply AC 100 V is applied, the capacitor C3 is charged according to the curve shown in FIG. Next, when the AC voltage of the commercial power supply AC200V is applied, the capacitor C3 is charged according to the curves (b) and (c) according to the charging time constant of the integrating circuit. Clipped to the Zener voltage (d). Incidentally, when there is no Zener diode ZD1, when AC200V is applied, AC100V is applied.
When V is applied, the capacitor C3 and the MOS-
Since twice the voltage is applied between the gate and the source of the FET Q1, the breakdown voltage between the capacitor C3 and the gate and the source of the MOS-FET Q1 must be increased. FIG. 3 is a circuit diagram of a DC power supply according to another embodiment of the present invention. Compared to FIG. 1, the difference is that the Zener diode ZD1 is connected between the gate and the source of the MOS-FET Q1.
The effect that the voltage applied between the gate and source of the MOS-FET Q1 is clipped to the Zener voltage by the Zener diode ZD1 is the same. However, in the case of the circuit of FIG.
The purpose is to actively protect the gate-source overvoltage of the S-FET Q1. As described above, according to the present invention, a power switch for turning on / off a commercial power supply, a rectifier circuit for rectifying an AC voltage of the commercial power supply, and a large-capacity smoothing capacitor are provided. A smoothing circuit for converting a voltage rectified by the rectifier circuit into a DC voltage, a MOS-FET inserted on a line connecting the rectifier circuit and the smoothing circuit, and a voltage divider for dividing an output voltage of the rectifier circuit. An integrating circuit comprising a voltage circuit and a capacitor for charging the output voltage of the voltage dividing circuit; a resistor inserted between the integrating circuit and the gate of the MOS-FET; and a Zener diode connected in parallel to the capacitor. Wherein the output voltage of the voltage dividing circuit is
When the power supply exceeds a predetermined voltage,
It will be clipped by the Zener voltage of the Zener diode
With this configuration, even if the commercial power supply AC is made to be compatible with a wide range, it is not necessary to make components have high withstand voltage, and a small-sized element can be selected, so that there is an effect that it is easy to design a printed circuit board. . Also, there is an effect that the cost of parts can be reduced.
【図面の簡単な説明】
【図１】 本発明の実施形態を示す直流電源装置の回路
図である。
【図２】 本発明の実施形態における電源スイッチのオ
ン時にコンデンサＣ３に充電される電圧波形図である。
【図３】 本発明の他の実施形態を示す直流電源装置の
回路図である。
【図４】 従来の直流電源装置の回路図である。
【図５】 従来技術における電源スイッチのオン時に流
れる突入電流波形図である。
【符号の説明】
１ 電源スイッチ、２ 整流回路、３ 平滑回路、５
積分回路、Ｃ３ コンデンサ、Ｒ２、Ｒ３、Ｒ４、抵
抗、Ｑ１ ＭＯＳ・ＦＥＴ、ＺＤ１ ツェナーダイオー
ド。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of a DC power supply according to an embodiment of the present invention. FIG. 2 is a voltage waveform chart for charging a capacitor C3 when a power switch is turned on in the embodiment of the present invention. FIG. 3 is a circuit diagram of a DC power supply according to another embodiment of the present invention. FIG. 4 is a circuit diagram of a conventional DC power supply device. FIG. 5 is a waveform diagram of a rush current that flows when a power switch is turned on in the related art. [Description of Signs] 1 power switch, 2 rectifier circuit, 3 smoothing circuit, 5
Integrating circuit, C3 capacitor, R2, R3, R4, resistor, Q1 MOSFET, ZD1 Zener diode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 徹也 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (72)発明者 柴田 浩治 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (72)発明者 濱崎 健治 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (72)発明者 西川 弘明 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (72)発明者 戸室 智史 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (72)発明者 北村 尚起 神奈川県鎌倉市大船二丁目14番40号 三 菱電機照明株式会社内 (56)参考文献 特開2000−14152（ＪＰ，Ａ) 特開 平10−174438（ＪＰ，Ａ) 特開 平３−18269（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/06 H02J 1/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tetsuya Kobayashi 2-14-40 Ofuna, Kamakura City, Kanagawa Prefecture Inside Mitsubishi Electric Lighting Co., Ltd. (72) Koji Shibata 2-14-40, Ofuna, Kamakura City, Kanagawa Prefecture Mitsui Electric Lighting Co., Ltd. (72) Inventor Kenji Hamasaki 2-14-40, Ofuna, Kamakura City, Kanagawa Prefecture Mitsui Electric Lighting Co., Ltd. (72) Inventor Hiroaki Nishikawa 2, 14-40 Ofuna, Kamakura City, Kanagawa Prefecture Mitsui Electric Lighting Co., Ltd. (72) Inventor Satoshi Tomuro 2--14-40, Ofuna, Kamakura City, Kanagawa Prefecture Mitsui Electric Lighting Co., Ltd. (72) Inventor Naoki Kitamura, 2-14-40 Ofuna, Kamakura City, Kanagawa Prefecture No. Mitsubishi Electric Lighting Co., Ltd. (56) References JP-A-2000-14152 (JP, A) JP-A-10-174438 (JP, A) JP-A-3-18269 (JP, A) (58) Field (Int .Cl. 7 , DB name) H02M 7/06 H02J 1/00
Claims (1)
イッチと、 商用電源の交流電圧を整流する整流回路と、 大容量の平滑コンデンサを有し、前記整流回路により整
流される電圧を直流電圧に変換する平滑回路と、 前記整流回路と平滑回路とを結ぶライン上に挿入された
ＭＯＳ−ＦＥＴと、 前記整流回路の出力電圧を分圧する分圧回路及び該分圧
回路の出力電圧を充電するコンデンサからなる積分回路
と、 該積分回路と前記ＭＯＳ−ＦＥＴのゲートとの間に挿入
された抵抗と、 前記コンデンサに並列接続されたツェナーダイオード
と、 を備え、前記分圧回路の出力電圧は、前記商用電源があらかじめ
定められた電圧を超えるときに、前記ツェナーダイオー
ドのツェナー電圧にクリップされるようにした ことを特
徴とする直流電源装置。(57) [Claim 1] A rectifier having a power switch for turning on / off a commercial power supply, a rectifier circuit for rectifying an AC voltage of the commercial power supply, and a large-capacity smoothing capacitor. A smoothing circuit for converting a voltage rectified by the circuit into a DC voltage; a MOS-FET inserted on a line connecting the rectifying circuit and the smoothing circuit; a voltage dividing circuit for dividing an output voltage of the rectifying circuit; An integrating circuit comprising a capacitor for charging an output voltage of the voltage dividing circuit; a resistor inserted between the integrating circuit and the gate of the MOS-FET; and a zener diode connected in parallel to the capacitor. The output voltage of the voltage dividing circuit is
When the specified voltage is exceeded, the Zener diode
A DC power supply characterized by being clipped to the Zener voltage of the power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151335A JP3508696B2 (en) | 2000-05-23 | 2000-05-23 | DC power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151335A JP3508696B2 (en) | 2000-05-23 | 2000-05-23 | DC power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001333580A JP2001333580A (en) | 2001-11-30 |
| JP3508696B2 true JP3508696B2 (en) | 2004-03-22 |
Family
ID=18656908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151335A Expired - Fee Related JP3508696B2 (en) | 2000-05-23 | 2000-05-23 | DC power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508696B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651605A (en) * | 2012-03-27 | 2012-08-29 | 深圳市朗科电器有限公司 | Method for preventing large current impact during electrification |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI354423B (en) * | 2005-06-30 | 2011-12-11 | Delta Electronics Inc | Under voltage protection device |
| TWI285805B (en) * | 2005-07-22 | 2007-08-21 | Delta Electronics Inc | Power monitoring device for fan |
| US7723864B2 (en) * | 2005-07-26 | 2010-05-25 | Norgren, Inc. | AC-to-DC electrical switching circuit |
| JP4788303B2 (en) * | 2005-11-15 | 2011-10-05 | オムロン株式会社 | Switching power supply |
| KR102199290B1 (en) * | 2014-05-28 | 2021-01-06 | 엘지이노텍 주식회사 | Power Supply Device |
| CN105403827B (en) * | 2014-09-12 | 2018-03-09 | 康舒科技股份有限公司 | The abnormal detector of power switch |
| CN105406702A (en) * | 2015-12-03 | 2016-03-16 | 北京机械设备研究所 | Soft starting circuit of power supply |
| WO2020220771A1 (en) * | 2019-04-30 | 2020-11-05 | 广东美的制冷设备有限公司 | Drive control circuit and air conditioner |
| CN111697816B (en) * | 2020-05-29 | 2022-04-15 | 广东浪潮大数据研究有限公司 | Power factor correction circuit, device and method |
-
2000
- 2000-05-23 JP JP2000151335A patent/JP3508696B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651605A (en) * | 2012-03-27 | 2012-08-29 | 深圳市朗科电器有限公司 | Method for preventing large current impact during electrification |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001333580A (en) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164656A (en) | Switching power supply with constant or sinusoidal input current | |
| JP3508696B2 (en) | DC power supply | |
| US20070126366A1 (en) | Power supply for 2-line dimmer | |
| US5920469A (en) | DC power supply operable from variable A.C. supply mains and utilizing minimally sized energy storage capacitor | |
| KR930007594B1 (en) | Metal oxide semiconductor-fet using motor reverse electromotive force excluded circuit | |
| JP2998201B2 (en) | Power supply | |
| JP2004519190A (en) | Switching power supply | |
| JP3508553B2 (en) | DC power supply | |
| JP3282309B2 (en) | Power supply | |
| JPH09285115A (en) | Power source equipment | |
| JPH0898393A (en) | Dc power unit | |
| JP2004236413A (en) | Noise filter circuit for switching power supply | |
| JP3090299B2 (en) | Power supply circuit | |
| JPS6022573B2 (en) | Inrush current limit circuit | |
| JP2017011888A (en) | Power converter | |
| KR20030005785A (en) | Snubber circuit | |
| JPH08115134A (en) | Power source circuit | |
| JPH11191964A (en) | Switching power supply | |
| WO2019117204A1 (en) | Power source device | |
| JP3449743B2 (en) | Rectifier circuit | |
| JPS61277318A (en) | Power source unit | |
| KR100212903B1 (en) | A neon sign inverter with low voltage and multi-output | |
| JP2002272114A (en) | Dc power unit | |
| JPH0628045A (en) | Power supply circuit | |
| JPH11285253A (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3508696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |