JP3508286B2 - Manufacturing method of semiconductor dynamic quantity sensor - Google Patents
Manufacturing method of semiconductor dynamic quantity sensorInfo
- Publication number
- JP3508286B2 JP3508286B2 JP9274095A JP9274095A JP3508286B2 JP 3508286 B2 JP3508286 B2 JP 3508286B2 JP 9274095 A JP9274095 A JP 9274095A JP 9274095 A JP9274095 A JP 9274095A JP 3508286 B2 JP3508286 B2 JP 3508286B2
- Authority
- JP
- Japan
- Prior art keywords
- movable
- gate electrode
- sacrificial layer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、加速度，ヨーレイト，
振動等の力学量を検出するための半導体力学量センサに
係り、詳しくは、ＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕ
ｌａｔｏｒ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥ
ｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）型の半導体力学量セ
ンサの製造方法に関するものである。BACKGROUND OF THE INVENTION The present invention relates to acceleration, yaw rate,
The present invention relates to a semiconductor mechanical quantity sensor for detecting a mechanical quantity such as vibration, and more specifically, a MISFET (Metal-Insu).
Later-SemiconductorFieldE
The present invention relates to a method for manufacturing a semiconductor dynamical quantity sensor of the effect transistor type.
【０００２】[0002]
【従来の技術】従来から自動車制御技術の一環として、
加速度，ヨーレイト，振動等の力学量を検出して各種制
御に反映させることが行われている。そして、例えば、
自動車用の加速度センサにおいて低加速度レベル、低周
波数レベルを精度良く検出でき、安価で大量生産に向い
ている方式として半導体加速度センサが有望視されてお
り、その中でも低加速度レベル，低周波数レベルを精度
良く検出でき、安価で大量生産に向いている方式とし
て、特開平２−１３４５７０号公報に開示された静電容
量式加速度センサや、特開平４−２５７６４号公報に開
示されたＭＩＳＦＥＴ型加速度センサがある。そして、
この中でも特に小型化が可能なものとして、後者のＭＩ
ＳＦＥＴ型加速度センサが有望視されている。図１９，
２０は特開平４−２５７６４号公報に示されたＭＩＳＦ
ＥＴ型加速度センサを示す図である。これは、加速度検
出基板３１に梁状部を介して保持されたゲート電極３２
が加速度に伴って上下運動すると、Ｐ型半導体基板３３
内に形成されるチャネル領域のキャリア密度が変化し、
ソース・ドレイン（３５，３６）間に流れる電流量が増
減することを利用して加速度を検出するものである。
尚、図中、３４はカンチレバー、３５はソース電極、３
６はドレイン電極、３７は溝、３８，３９，４０は配
線、４１はパッケージである。2. Description of the Related Art Conventionally, as a part of automobile control technology,
It is performed to detect mechanical quantities such as acceleration, yaw rate, and vibration, and to reflect them in various controls. And, for example,
A semiconductor acceleration sensor is promising as a method that can detect low acceleration level and low frequency level with high accuracy in an automobile acceleration sensor and is suitable for mass production at low cost. Among them, the low acceleration level and low frequency level are accurate. As a method that can be well detected and is inexpensive and suitable for mass production, the capacitance type acceleration sensor disclosed in JP-A-2-134570 and the MISFET type acceleration sensor disclosed in JP-A-4-25764 are available. is there. And
Among them, the latter MI can be particularly miniaturized.
The SFET type acceleration sensor is promising. Figure 19,
20 is MISF disclosed in Japanese Patent Laid-Open No. 4-25764.
It is a figure which shows an ET type acceleration sensor. This is the gate electrode 32 held on the acceleration detection substrate 31 via the beam-shaped portion.
Moves up and down with acceleration, the P-type semiconductor substrate 33
The carrier density of the channel region formed inside changes,
Acceleration is detected by utilizing the fact that the amount of current flowing between the source and drain (35, 36) increases and decreases.
In the figure, 34 is a cantilever, 35 is a source electrode, 3
6 is a drain electrode, 37 is a groove, 38, 39, 40 are wirings, and 41 is a package.
【０００３】[0003]
【発明が解決しようとする課題】しかし、図１９，２０
に示された従来のＭＩＳＦＥＴ型加速度センサはゲート
電極３２を取り付けたカンチレバー３４に過大な加速度
が加わった時、ＭＩＳＦＥＴのゲート電極３２がトラン
ジスタ特性を決定する基板３３のチャネル領域に接触
し、ＭＩＳＦＥＴの電圧−電流特性を劣化させ、検出誤
差や経時変化を引き起こすという問題がある。However, as shown in FIGS.
In the conventional MISFET type acceleration sensor shown in FIG. 3, when excessive acceleration is applied to the cantilever 34 to which the gate electrode 32 is attached, the gate electrode 32 of the MISFET contacts the channel region of the substrate 33 that determines the transistor characteristics, and There is a problem that the voltage-current characteristics are deteriorated, causing a detection error and a change over time.
【０００４】そこで、この発明の目的は、特性劣化を回
避できるＭＩＳＦＥＴ型力学量センサの製造方法を提供
することにある。Therefore, an object of the present invention is to provide a method of manufacturing a MISFET type mechanical quantity sensor capable of avoiding characteristic deterioration.
【０００５】[0005]
【課題を解決するための手段】請求項１に記載の発明
は、半導体基板と、前記半導体基板の上方に所定の間隔
を隔てて配置され、その一部に可動ゲート電極部を有
し、力学量の作用に伴って変位する薄膜よりなる梁構造
の可動部と、前記半導体基板に不純物拡散層を形成する
ことで構成され、前記力学量の作用による前記可動ゲー
ト電極部との相対的位置の変化により、流れる電流が変
化するソース・ドレイン部とを備えた半導体力学量セン
サの製造方法であって、半導体基板の主表面に厚さが均
一なる犠牲層を形成する第１工程と、前記犠牲層の一部
である可動範囲制限用突起の形成箇所を薄くする第２工
程と、前記犠牲層の上に、薄膜よりなる可動部形成膜を
形成する第３工程と、前記可動部形成膜の下の前記犠牲
層をエッチング除去して、可動ゲート電極部以外の可動
部の下面に、半導体基板と可動ゲート電極部との間の間
隔よりも狭い間隔を形成するための可動範囲制限用突起
を形成する第４工程とを備え、前記第２工程は、前記犠
牲層の上にレジストを形成し、露光機の解像度以下の複
数の微細パターンを有するフォトマスクを用いて露光し
現像することで前記可動範囲制限用突起の形成箇所に対
応するレジストの一部を薄くし、前記レジスト及び前記
犠牲層の一部をエッチング除去することで前記犠牲層の
一部を薄くしたことをその要旨とする。According to a first aspect of the present invention, there is provided a semiconductor substrate and a semiconductor substrate, which is disposed above the semiconductor substrate with a predetermined space therebetween and has a movable gate electrode portion in a part thereof. Of a movable portion having a beam structure made of a thin film that is displaced by the action of the amount of impurities, and an impurity diffusion layer formed on the semiconductor substrate, and the relative position of the movable gate electrode portion with the action of the mechanical amount. A semiconductor dynamic quantity sensor having a source / drain portion in which the current flowing changes according to the change.
A method of manufacturing a semiconductor device, the thickness of which is uniform over the main surface of the semiconductor substrate.
First step of forming a sacrificial layer and a part of the sacrificial layer
2nd process to thin the location where the movable range limiting protrusions are formed
Then, a movable part forming film made of a thin film is formed on the sacrificial layer.
Third step of forming and the sacrifice under the movable part forming film
The layers other than the movable gate electrode are movable by etching away
Between the semiconductor substrate and the movable gate electrode section on the lower surface of the section
Movable range limiting projection to form a space narrower than the space
And a fourth step of forming a sacrifice, wherein the second step comprises the sacrifice.
A resist is formed on the sacrificial layer, and the
Exposure using a photomask with several fine patterns
By developing, the area where the movable range limiting protrusion is formed is
Part of the corresponding resist is thinned, and the resist and
By etching away a part of the sacrificial layer,
The point is to make a part thin .
【０００６】[0006]
【０００７】[0007]
【０００８】[0008]
【０００９】[0009]
【００１０】[0010]
【００１１】[0011]
【００１２】[0012]
【００１３】請求項２に記載の発明は、請求項１に記載
の半導体力学量センサの製造方法において、前記フォト
マスクは前記微細パターンを有するとともに可動部のア
ンカー部形成箇所のレジストを開口するパターンを有す
るものである半導体力学量センサの製造方法をその要旨
とする。According to a second aspect of the present invention, in the method for manufacturing a semiconductor dynamical amount sensor according to the first aspect , the photomask has the fine pattern and a pattern for opening a resist at a position where an anchor portion of a movable portion is formed. The gist is a method of manufacturing a semiconductor dynamical quantity sensor having the above.
【００１４】[0014]
【作用】請求項１に記載の発明によれば、第１工程によ
り半導体基板の主表面に厚さが均一なる犠牲層が形成さ
れ、第２工程により犠牲層の一部である可動範囲制限用
突起の形成箇所が薄くされる。そして、第３工程により
犠牲層の上に、薄膜よりなる可動部形成膜が形成され、
第４工程により可動部形成膜の下の犠牲層をエッチング
除去して、可動ゲート電極部以外の可動部の下面に、半
導体基板と可動ゲート電極部との間の間隔よりも狭い間
隔を形成するための可動範囲制限用突起が形成される。
また、第２工程において、犠牲層の上にレジストが形成
され、露光機の解像度以下の複数の微細パターンを有す
るフォトレジストを用いて露光し現像することで可動範
囲制限用突起の形成箇所に対応するレジストの一部が薄
くされ、レジスト及び犠牲層の一部をエッチング除去す
ることで犠牲層の一部が薄くなる。よって、フォトマス
クの増加なしで可動範囲制限用突起を製作することがで
きる。その結果、プロセスを増やすことなく請求項１に
記載の半導体力学量センサが製造される。 According to the invention described in claim 1 , according to the first step
A sacrificial layer of uniform thickness is formed on the main surface of the semiconductor substrate.
For the movable range limitation that is a part of the sacrificial layer by the second step
The formation location of the protrusion is thinned. And by the third step
A movable portion forming film made of a thin film is formed on the sacrificial layer,
Etching the sacrificial layer under the movable part formation film in the fourth step
After removing, remove half of the surface of the movable part other than the movable gate electrode part.
While it is narrower than the space between the conductor substrate and the movable gate electrode section
A movable range limiting protrusion for forming a gap is formed.
In the second step, a resist is formed on the sacrificial layer.
And has multiple fine patterns below the resolution of the exposure machine.
The movable range can be obtained by exposing and developing with a photoresist
A part of the resist corresponding to the location where the enclosure-limiting projection is formed is thin.
And etch away part of the resist and sacrificial layer.
As a result, a part of the sacrificial layer becomes thin. Therefore, Photomass
It is possible to manufacture protrusions for limiting the movable range without increasing
Wear. As a result, claim 1 can be applied without increasing the number of processes.
The semiconductor dynamic quantity sensor described is manufactured.
【００１５】[0015]
【００１６】[0016]
【００１７】[0017]
【００１８】[0018]
【００１９】[0019]
【００２０】請求項２に記載の発明によれば、請求項１
に記載の発明の作用に加え、１枚のフォトマスクで可動
部を基板に固定するアンカー部および可動範囲制限用突
起を製作するため前記犠牲層の加工ができる。According to the invention of claim 2 , claim 1
In addition to the effect of the invention described in (1), the sacrificial layer can be processed in order to manufacture the anchor part for fixing the movable part to the substrate and the protrusion for limiting the movable range with one photomask.
【００２１】[0021]
【実施例】以下、この発明を半導体加速度センサに具体
化した一実施例を図面に従って説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in a semiconductor acceleration sensor will be described below with reference to the drawings.
【００２２】図１は、本実施例の半導体加速度センサの
平面図を示す。又、図２には図１のＡ−Ａ断面を示し、
図３には図１のＢ−Ｂ断面を示し、図４には図１のＣ−
Ｃ断面を示す。本半導体加速度センサは表面マイクロマ
シニング技術を用いたものである。FIG. 1 is a plan view of the semiconductor acceleration sensor of this embodiment. 2 shows a cross section taken along the line AA of FIG.
FIG. 3 shows a cross section taken along the line BB of FIG. 1, and FIG.
A C cross section is shown. This semiconductor acceleration sensor uses surface micromachining technology.
【００２３】Ｐ型シリコン基板１の上の一部には、ゲー
ト絶縁膜としてのシリコン酸化膜２が形成されている。
このシリコン酸化膜２は基板表面のリーク電流を低減す
るとともにトランジスタ特性の経時変化を抑制するため
のものである。又、同様に、Ｐ型シリコン基板１の上の
一部には所定の厚みを有する絶縁分離用シリコン酸化膜
３（本実施例ではＬＯＣＯＳ酸化膜）が形成されてい
る。さらに、シリコン酸化膜２とシリコン酸化膜３の上
には、後述する犠牲層をエッチングする時のシリコン酸
化膜２の保護用として、シリコン窒化膜（絶縁膜）４が
形成されている。本実施例では、Ｐ型シリコン基板１と
シリコン酸化膜２とシリコン酸化膜３とシリコン窒化膜
４とから半導体基板が構成されている。A silicon oxide film 2 as a gate insulating film is formed on a part of the P-type silicon substrate 1.
This silicon oxide film 2 is for reducing the leak current on the surface of the substrate and for suppressing the change in transistor characteristics over time. Similarly, an insulating isolation silicon oxide film 3 (LOCOS oxide film in this embodiment) having a predetermined thickness is formed on a part of the P-type silicon substrate 1. Further, a silicon nitride film (insulating film) 4 is formed on the silicon oxide film 2 and the silicon oxide film 3 for protecting the silicon oxide film 2 when etching a sacrifice layer described later. In this embodiment, the P-type silicon substrate 1, the silicon oxide film 2, the silicon oxide film 3 and the silicon nitride film 4 constitute a semiconductor substrate.
【００２４】シリコン酸化膜３の形成領域におけるシリ
コン窒化膜４上には４つのアンカー部６が配置され、シ
リコン酸化膜２の形成領域の上方においてアンカー部６
を基端とする可動部５が架設されている。可動部５は４
本の梁部７と重り部８と可動ゲート電極部９，１０とか
らなり、梁構造をなしている。より詳しくは、アンカー
部６から帯状の梁部７が延び、四角形状の重り部８が支
持されている。又、重り部８には長方形状の可動ゲート
電極部９，１０が相反する方向に突設されている。可動
部５とアンカー部６とは、厚さが２μｍ程度のポリシリ
コン薄膜よりなる。又、可動部５（梁部７、重り部８、
可動ゲート電極部９，１０）は、シリコン基板１（シリ
コン窒化膜４）の上方に所定の間隔を隔てて配置されて
いる。このように、可動ゲート電極部９，１０は両持ち
梁状部（梁部７）によって支えられ、シリコン基板１の
表面に垂直な方向と平行な方向とに変位できるようにな
っている。Four anchor portions 6 are arranged on the silicon nitride film 4 in the formation region of the silicon oxide film 3, and the anchor portions 6 are provided above the formation region of the silicon oxide film 2.
A movable part 5 having a base end is installed. The movable part 5 is 4
It is composed of a beam portion 7, a weight portion 8 and movable gate electrode portions 9 and 10 to form a beam structure. More specifically, a belt-shaped beam portion 7 extends from the anchor portion 6 and a square-shaped weight portion 8 is supported. Further, rectangular movable gate electrode portions 9 and 10 are provided on the weight portion 8 so as to project in opposite directions. The movable portion 5 and the anchor portion 6 are made of a polysilicon thin film having a thickness of about 2 μm. In addition, the movable portion 5 (the beam portion 7, the weight portion 8,
The movable gate electrode portions 9, 10) are arranged above the silicon substrate 1 (silicon nitride film 4) with a predetermined space. As described above, the movable gate electrode portions 9 and 10 are supported by the both-supported beam-shaped portion (beam portion 7) and can be displaced in the direction perpendicular to the surface of the silicon substrate 1 and the direction parallel thereto.
【００２５】又、重り部８は矩形の開口部１１が開けら
れており、後述する犠牲層エッチングの際のエッチング
液が浸透しやすくなっている。図４に示すように、可動
部５の可動ゲート電極部１０の下方でのシリコン基板１
には、可動ゲート電極部１０に対しその両側にＮ型不純
物拡散層よりなるソース・ドレイン部としての固定電極
１２，１３が形成されている。同様に、図１に示すよう
に、可動部５の可動ゲート電極部９の下方でのシリコン
基板１には、可動電極部９に対しその両側にＮ型不純物
拡散層よりなるソース・ドレイン部としての固定電極１
４，１５が形成されている。図４に示すように、シリコ
ン基板１における固定電極１２，１３間にはチャネル領
域１６が形成され、同チャネル領域１６はシリコン基板
１と可動ゲート電極部１０との間に電圧を印加すること
により生じたものである。そして、固定電極１２，１３
間に電圧を印加することによりこのチャネル領域１６に
ドレイン電流が流れる。同様に、シリコン基板１におけ
る固定電極１４，１５間にはチャネル領域（図示略）が
形成され、同チャネル領域はシリコン基板１と可動ゲー
ト電極部９との間に電圧を印加することにより生じたも
のである。そして、固定電極１４，１５間に電圧を印加
することによりこのチャネル領域にドレイン電流が流れ
る。Further, the weight portion 8 is provided with a rectangular opening 11 so that the etching solution is easily permeated during the sacrifice layer etching described later. As shown in FIG. 4, the silicon substrate 1 below the movable gate electrode portion 10 of the movable portion 5
On the both sides of the movable gate electrode portion 10, fixed electrodes 12 and 13 as source / drain portions made of N-type impurity diffusion layers are formed. Similarly, as shown in FIG. 1, the silicon substrate 1 below the movable gate electrode portion 9 of the movable portion 5 has a source / drain portion formed of N-type impurity diffusion layers on both sides of the movable electrode portion 9. Fixed electrode 1
4, 15 are formed. As shown in FIG. 4, a channel region 16 is formed between the fixed electrodes 12 and 13 on the silicon substrate 1, and the channel region 16 is formed by applying a voltage between the silicon substrate 1 and the movable gate electrode portion 10. It happened. Then, the fixed electrodes 12, 13
A drain current flows in the channel region 16 by applying a voltage therebetween. Similarly, a channel region (not shown) is formed between the fixed electrodes 14 and 15 on the silicon substrate 1, and the channel region is generated by applying a voltage between the silicon substrate 1 and the movable gate electrode portion 9. It is a thing. Then, by applying a voltage between the fixed electrodes 14 and 15, a drain current flows in this channel region.
【００２６】図２に示すように、可動部５の各梁部７に
おける重り部８の近接位置には、シリコン基板１に向か
って突出（変位）する可動範囲制限用突起（可動範囲制
限部）１７がそれぞれ形成されている。この可動範囲制
限用突起１７とシリコン基板１の上のシリコン窒化膜４
とのギャップ（距離）Ｌ１は、図４に示すように、可動
部５の可動ゲート電極部９，１０とシリコン基板１の上
のシリコン窒化膜４とのギャップ（距離）Ｌ２よりも小
さくなっている。このように、可動範囲制限用突起１７
は、梁部７における重り部８に近接した位置に設けられ
るとともに、ポリシリコン薄膜よりなる可動部５を下方
に変位させて形成している。As shown in FIG. 2, a movable range limiting projection (movable range limiting section) that projects (displaces) toward the silicon substrate 1 is provided at a position close to the weight section 8 of each beam section 7 of the movable section 5. 17 are formed respectively. The movable range limiting protrusion 17 and the silicon nitride film 4 on the silicon substrate 1
As shown in FIG. 4, the gap (distance) L1 between and is smaller than the gap (distance) L2 between the movable gate electrode portions 9 and 10 of the movable portion 5 and the silicon nitride film 4 on the silicon substrate 1. There is. In this way, the movable range limiting protrusion 17
Is provided at a position close to the weight portion 8 in the beam portion 7, and is formed by displacing the movable portion 5 made of a polysilicon thin film downward.
【００２７】又、シリコン基板１の表面には、可動部５
と対向した部分での固定電極１２，１３，１４，１５の
ない領域においてＮ型不純物拡散層よりなる下部電極１
８が形成されている。この下部電極１８は可動部５の電
位と等電位に保たれており、シリコン基板１と可動部５
との間で発生する静電気力を抑えるものである。On the surface of the silicon substrate 1, a movable part 5
The lower electrode 1 made of an N-type impurity diffusion layer in the region opposite to the fixed electrodes 12, 13, 14, 15
8 is formed. This lower electrode 18 is kept at the same potential as that of the movable portion 5, and the silicon substrate 1 and the movable portion 5 are kept at the same potential.
This is to suppress the electrostatic force generated between and.
【００２８】シリコン基板１における可動部５の配置領
域の周辺には周辺回路（図示略）が形成されている。そ
して、周辺回路と可動部５（可動ゲート電極部９，１
０）とが電気的に接続されるとともに、周辺回路と固定
電極１２，１３，１４，１５とが電気的に接続され、さ
らに、周辺回路と下部電極１８とが電気的に接続されて
いる。A peripheral circuit (not shown) is formed in the periphery of the arrangement area of the movable portion 5 on the silicon substrate 1. Then, the peripheral circuit and the movable portion 5 (movable gate electrode portions 9, 1
0) is electrically connected, the peripheral circuit and the fixed electrodes 12, 13, 14, 15 are electrically connected, and further, the peripheral circuit and the lower electrode 18 are electrically connected.
【００２９】次に、この半導体加速度センサの動作を説
明する。可動部５とシリコン基板１との間、および固定
電極１２，１３（１４，１５）間に電圧をかけると、チ
ャネル領域１６が形成され、固定電極１２，１３（１
４，１５）間に電流が流れる。ここで、本半導体加速度
センサが加速度を受けて、図１に示すＸ+ 方向（基板１
の表面に平行な方向）に可動ゲート電極部９，１０（可
動部５）が変位した場合には、固定電極間のチャネル領
域の面積（トランジスタでいうチャネル幅）が変わるこ
とにより、固定電極１２，１３に流れる電流は減少し、
固定電極１４，１５に流れる電流は増大する。又、図１
に示すＸ- 方向（基板１の表面に平行な方向）に可動ゲ
ート電極部９，１０（可動部５）が変位した場合には、
固定電極間のチャネル領域の面積（トランジスタでいう
チャネル幅）が変わることにより、固定電極１２，１３
に流れる電流は増加し、固定電極１４，１５に流れる電
流は減少する。一方、本半導体加速度センサが加速度を
受けて、図４に示すＺ+ 方向（基板１の表面に垂直で、
かつ、基板１から離間する方向）に可動ゲート電極部
９，１０が変位した場合には、電界強度の変化によって
チャネル領域１６のキャリア濃度が減少するため、前記
電流は同時に減少する。Next, the operation of this semiconductor acceleration sensor will be described. When a voltage is applied between the movable portion 5 and the silicon substrate 1 and between the fixed electrodes 12, 13 (14, 15), the channel region 16 is formed and the fixed electrodes 12, 13 (1
Current flows between 4, 15). Here, the semiconductor acceleration sensor receives the acceleration, and the X + direction (the substrate 1
When the movable gate electrode portions 9 and 10 (movable portion 5) are displaced in the direction parallel to the surface of the fixed electrode 12, the area of the channel region between the fixed electrodes (channel width referred to as a transistor) changes, and thus the fixed electrode 12 , 13 current decreases,
The current flowing through the fixed electrodes 14 and 15 increases. Moreover, FIG.
When the movable gate electrode portions 9 and 10 (movable portion 5) are displaced in the X - direction (direction parallel to the surface of the substrate 1) indicated by,
By changing the area of the channel region between the fixed electrodes (channel width referred to as a transistor), the fixed electrodes 12, 13
The current flowing through the fixed electrodes 14 and 15 increases and the current flowing through the fixed electrodes 14 and 15 decreases. On the other hand, when the semiconductor acceleration sensor receives the acceleration, the Z + direction (perpendicular to the surface of the substrate 1,
In addition, when the movable gate electrode portions 9 and 10 are displaced in the direction away from the substrate 1), the carrier concentration in the channel region 16 is reduced due to the change in the electric field intensity, so that the current is simultaneously reduced.
【００３０】このようにして、加速度による可動ゲート
電極部９，１０と固定電極１２，１３、および１４，１
５との相対的位置の変化により固定電極１２，１３間と
固定電極１４，１５間に流れる電流が変化し、この電流
変化の大きさ、位相により二次元の加速度が検出され
る。In this way, the movable gate electrode portions 9 and 10 and the fixed electrodes 12, 13 and 14, 1 due to the acceleration.
The current flowing between the fixed electrodes 12 and 13 and between the fixed electrodes 14 and 15 changes due to the change in the relative position with respect to 5, and two-dimensional acceleration is detected by the magnitude and phase of this current change.
【００３１】又、半導体基板（Ｐ型シリコン基板１、シ
リコン酸化膜２，３、シリコン窒化膜４）と、可動ゲー
ト電極部９，１０以外の可動部５との間、つまり、梁部
７の下面に可動範囲制限用突起１７を設けて、シリコン
窒化膜４と可動ゲート電極部９，１０との間の間隔（Ｌ
２）よりも狭い間隔（Ｌ１）とし、可動部５（可動ゲー
ト電極部９，１０）が基板１に接近する方向（図４にて
Ｚ- で示す）での移動範囲が制限される。よって、通常
の加速度範囲であれば、正常に加速度センサとして作用
するが、可動部５が基板１から離間する方向に過大な加
速度が加わると、可動部５（可動ゲート電極部９，１
０）はその加速度により基板１に接近する方向に変形し
ようとする。この際に、可動ゲート電極部９，１０がシ
リコン基板１（シリコン窒化膜４）に接触する前に、可
動範囲制限用突起１７がシリコン窒化膜４に接触し、可
動ゲート電極部９，１０のそれ以上のシリコン基板１側
への接近が阻止される。即ち、その過大変形が抑えられ
る。このようにして、可動ゲート電極部９，１０とシリ
コン基板１（シリコン窒化膜４）との接触が回避され、
ＭＩＳＦＥＴのトランジスタ特性が劣化しない。Further, between the semiconductor substrate (P-type silicon substrate 1, silicon oxide films 2 and 3, silicon nitride film 4) and the movable portion 5 other than the movable gate electrode portions 9 and 10, that is, the beam portion 7. Providing a movable range limiting protrusion 17 on the lower surface, the distance (L) between the silicon nitride film 4 and the movable gate electrode portions 9 and 10 is reduced.
The distance (L1) is narrower than that of 2), and the moving range in the direction in which the movable portion 5 (movable gate electrode portions 9 and 10) approaches the substrate 1 (indicated by Z − in FIG. 4) is limited. Therefore, within the normal acceleration range, the sensor normally functions as an acceleration sensor, but when excessive acceleration is applied in the direction in which the movable portion 5 is separated from the substrate 1, the movable portion 5 (the movable gate electrode portions 9, 1
0) tries to deform toward the substrate 1 due to the acceleration. At this time, before the movable gate electrode portions 9 and 10 come into contact with the silicon substrate 1 (silicon nitride film 4), the movable range limiting projections 17 come into contact with the silicon nitride film 4 and the movable gate electrode portions 9 and 10 Further approaching to the silicon substrate 1 side is blocked. That is, the excessive deformation can be suppressed. In this way, contact between the movable gate electrode portions 9 and 10 and the silicon substrate 1 (silicon nitride film 4) is avoided,
The transistor characteristics of the MISFET do not deteriorate.
【００３２】このように本実施例では、可動ゲート電極
部９，１０以外の可動部５の下面に可動範囲制限用突起
１７を設け、シリコン窒化膜４と可動ゲート電極部９，
１０との間の間隔よりも狭い間隔を形成した。その結
果、可動ゲート電極部９，１０に過大な加速度が加わっ
た場合にも、可動ゲート電極部９，１０がシリコン基板
１（シリコン窒化膜４）に接触する前に可動範囲制限用
突起１７が先に接触し、ＭＩＳＦＥＴ型トランジスタ特
性が変化することなく、半導体加速度センサの検出誤差
や経時変化を小さくできる。As described above, in this embodiment, the movable range limiting projections 17 are provided on the lower surface of the movable portion 5 other than the movable gate electrode portions 9 and 10, and the silicon nitride film 4 and the movable gate electrode portions 9 and 10 are provided.
A space narrower than that between 10 and 10 was formed. As a result, even when excessive acceleration is applied to the movable gate electrode portions 9 and 10, the movable range limiting protrusion 17 is formed before the movable gate electrode portions 9 and 10 come into contact with the silicon substrate 1 (silicon nitride film 4). It is possible to reduce the detection error of the semiconductor acceleration sensor and the change over time without contacting first and changing the characteristics of the MISFET transistor.
【００３３】又、４本の梁部７のそれぞれに可動範囲制
限用突起１７を設けているので、可動部５（梁部７）に
捩じれが発生しても各梁部７に設けた可動範囲制限用突
起１７により確実に可動ゲート電極部９，１０がシリコ
ン基板１（シリコン窒化膜４）に接触する前に可動範囲
制限用突起１７を接触させることができる。Since the movable range limiting projections 17 are provided on each of the four beam parts 7, even if the movable part 5 (beam part 7) is twisted, the movable range provided on each beam part 7 is increased. The limiting projection 17 can surely bring the movable range limiting projection 17 into contact before the movable gate electrode portions 9 and 10 come into contact with the silicon substrate 1 (silicon nitride film 4).
【００３４】さらに、可動部５の梁部７における重り部
８に近接する位置に可動範囲制限用突起１７を設けたの
で、過大な加速度が加わり重り部８が変形しようとして
も可動範囲制限用突起１７によりその変形を防止でき
る。Further, since the movable range limiting projection 17 is provided at a position of the beam section 7 of the movable section 5 close to the weight section 8, even if the weight section 8 is deformed due to excessive acceleration, the movable range limiting projection is formed. The deformation can be prevented by 17.
【００３５】さらには、可動範囲制限用突起１７は可動
部５を構成する薄膜を下方に変位させて形成しているの
で、容易に突起１７を形成することができる。次に、本
実施例の半導体加速度センサの製造工程を、図１のＡ−
Ａ断面について、図５〜図１１および図２を用いて説明
する。Furthermore, since the movable range limiting protrusion 17 is formed by displacing the thin film forming the movable portion 5 downward, the protrusion 17 can be easily formed. Next, the manufacturing process of the semiconductor acceleration sensor of this embodiment will be described with reference to FIG.
Section A will be described with reference to FIGS. 5 to 11 and FIG. 2.
【００３６】図５に示すように、まずＰ型シリコン基板
１を用意し、その主表面の所定領域にシリコン酸化膜３
（本実施例ではＬＯＣＯＳ酸化膜）を形成する。そし
て、Ｐ型シリコン基板１の上のシリコン酸化膜３以外の
表面にシリコン酸化膜２を熱酸化により形成し、さらに
その下に、Ｎ型不純物拡散層よりなる下部電極１８並び
に図示しないＭＩＳＦＥＴのソース部（１２），（１
４）とドレイン部（１３），（１５）を形成すべく、同
時にイオン注入等により不純物を導入し、熱処理を行
う。さらに、シリコン酸化膜２およびシリコン酸化膜３
の上に全面にシリコン窒化膜４を減圧ＣＶＤ等により形
成する。As shown in FIG. 5, first, a P-type silicon substrate 1 is prepared, and a silicon oxide film 3 is formed on a predetermined region of its main surface.
(LOCOS oxide film in this embodiment) is formed. Then, a silicon oxide film 2 is formed on the surface other than the silicon oxide film 3 on the P-type silicon substrate 1 by thermal oxidation, and further below the lower electrode 18 made of an N-type impurity diffusion layer and the source of a MISFET not shown. Part (12), (1
4) and the drain portions (13) and (15) are formed, impurities are simultaneously introduced by ion implantation or the like, and heat treatment is performed. Further, the silicon oxide film 2 and the silicon oxide film 3
A silicon nitride film 4 is formed on the entire surface by low pressure CVD or the like.
【００３７】引き続き、図６に示すように、シリコン窒
化膜４の上に犠牲層となるシリコン酸化膜１９をプラズ
マＣＶＤ等により全面に形成する。このシリコン酸化膜
１９は厚さが均一である。Subsequently, as shown in FIG. 6, a silicon oxide film 19 serving as a sacrificial layer is formed on the entire surface of the silicon nitride film 4 by plasma CVD or the like. The silicon oxide film 19 has a uniform thickness.
【００３８】その後、図７に示すように、シリコン酸化
膜１９の上に、ポジ型レジスト２０を全面にスピンコー
トにより塗布する。そして、図８に示すように、ポジ型
レジスト２０を図１２，１３に示すフォトマスク２１を
用いて露光、現像し、ポジ型レジスト２０をすべて除去
する部分Ｍ１と、ポジ型レジスト２０の厚み方向に一部
を除去する部分（可動範囲制限用突起形成箇所）Ｍ２
と、ポジ型レジスト２０を全て残す部分Ｍ３を形成す
る。Thereafter, as shown in FIG. 7, a positive type resist 20 is applied on the entire surface of the silicon oxide film 19 by spin coating. Then, as shown in FIG. 8, the positive resist 20 is exposed and developed using the photomask 21 shown in FIGS. 12 and 13, and a portion M1 for removing all the positive resist 20 and the thickness direction of the positive resist 20. Part of which is partially removed (movable range limiting projection forming part) M2
Then, a portion M3 for leaving all the positive resist 20 is formed.
【００３９】この処理について詳細に説明する。図１２
は可動部５の形成領域に対して、ハッチングにて示した
犠牲層をパターニングするフォトマスク２１を示す。図
１３はこのフォトマスク２１における一部であるＤ部の
拡大図である。ここで、ハッチング部はクロム等で形成
された遮光部分を示す。図１３におけるＥ部のように、
梁部７に相当する部分の一部（可動範囲制限用突起形成
箇所）に、露光機の解像度以下の微細パターンとしての
分布露光部２２が形成されている。この分布露光部２２
は、光が透過する微小な矩形の多数の窓２３が図１４に
示すような所定の密度で分布形成されている。この矩形
の窓２３の大きさは、このフォトマスク２１を使って露
光する露光機の解像度以下の寸法である。例えば、使用
する露光機が１０対１の縮小露光機で、その解像度が１
ミクロンであれば、１個の矩形の一辺の大きさは１０倍
のレチクルサイズで１ミクロン以下が適当である。図１
４には、図１３のフォトマスク２１のうち、分布露光部
２２をさらに拡大したものと、そのフォトマスク２１の
光の透過量を対応して示す。分布露光部２２でない領域
Ｋ１，Ｋ３における光の透過量はゼロである。一方、分
布露光部２２である領域Ｋ２における光の透過量は、中
央に行くほど大きくなるように、個々の窓部２３の密度
（個数／単位面積）が変えられている。尚、分布露光部
２２である領域Ｋ２における光の透過量は、中央に行く
ほど大きくなっているが、中央部分においては光の透過
量が最大値で一定となる領域Ｋ２’を有している。This processing will be described in detail. 12
Shows a photomask 21 for patterning the sacrificial layer shown by hatching in the formation region of the movable portion 5. FIG. 13 is an enlarged view of part D of the photomask 21. Here, the hatched portion indicates a light shielding portion formed of chrome or the like. As shown in part E in FIG. 13,
A distributed exposure unit 22 as a fine pattern with a resolution equal to or lower than the resolution of the exposure machine is formed in a part of the portion corresponding to the beam portion 7 (movable range limiting projection forming portion). This distributed exposure unit 22
In this example, a large number of small rectangular windows 23 through which light is transmitted are distributed and formed at a predetermined density as shown in FIG. The size of the rectangular window 23 is equal to or smaller than the resolution of the exposure machine that uses the photomask 21 for exposure. For example, the exposure machine used is a 10: 1 reduction exposure machine and its resolution is 1
If the size is micron, it is suitable that the size of one side of one rectangle is 10 times the reticle size and 1 micron or less. Figure 1
4 shows the photomask 21 of FIG. 13 in which the distributed exposure unit 22 is further enlarged and the amount of light transmission of the photomask 21 in a corresponding manner. The amount of light transmitted through the areas K1 and K3 other than the distributed exposure section 22 is zero. On the other hand, the density (number / unit area) of the individual window portions 23 is changed so that the light transmission amount in the region K2 which is the distributed exposure portion 22 becomes larger toward the center. The light transmission amount in the region K2, which is the distributed exposure unit 22, increases toward the center, but in the center portion, there is a region K2 ′ where the light transmission amount is constant at the maximum value. .
【００４０】以上、図１２から図１４で説明したフォト
マスク２１を使って、分布露光した後、現像すると、図
８に示すように、完全に光が透過した部分Ｍ１は、完全
に現像されるため、レジスト２０が完全に除去される。
又、完全に光が遮光された部分Ｍ３は、レジスト２０が
完全に残る。一方、部分的に光が透過した部分Ｍ２は、
レジスト２０の膜厚が減少する。As described above, when the photomask 21 described with reference to FIGS. 12 to 14 is used for distributed exposure and then development, as shown in FIG. 8, the portion M1 through which light is completely transmitted is completely developed. Therefore, the resist 20 is completely removed.
Further, the resist 20 is completely left on the portion M3 where the light is completely shielded. On the other hand, the part M2 where the light is partially transmitted is
The film thickness of the resist 20 is reduced.
【００４１】次に、図９に示すように、現像されたレジ
スト２０をフォトマスクとして、犠牲層となるシリコン
酸化膜１９をウエットエッチングもしくはドライエッチ
ングする。望ましくは、ＣＦ4 とＯ2 によるドライエッ
チングを行う。ＣＦ4 はシリコン酸化膜１９をエッチン
グし、Ｏ2 はレジスト２０をエッチングする。この時、
ＣＦ4 によるシリコン酸化膜１９のエッチングレートと
Ｏ2 によるレジスト２０のエッチングレートが等しくな
るように、それぞれのガスの流量や圧力を設定すると、
現像されたレジスト２０の形状がそのまま犠牲層となる
シリコン酸化膜１９に転写される。即ち、犠牲層となる
シリコン酸化膜１９に、一部分その膜厚が薄くなった部
分１９ａと全く膜厚が変化しない部分１９ｂが形成され
る。この膜厚が薄くなった部分１９ａが可動範囲制限用
突起１７の形成箇所である。又、シリコン酸化膜１９が
無くなった領域の一部がアンカー部６の形成箇所とな
る。即ち、フォトマスク２１は微細パターンとしての分
布露光部２２を有するとともに可動部５のアンカー部形
成箇所のレジスト２０を開口するパターンを有する。Next, as shown in FIG. 9, the developed resist 20 is used as a photomask to wet-etch or dry-etch the sacrifice silicon oxide film 19. Desirably, dry etching with CF 4 and O 2 is performed. CF 4 etches the silicon oxide film 19, and O 2 etches the resist 20. At this time,
When the flow rates and pressures of the respective gases are set so that the etching rate of the silicon oxide film 19 by CF 4 and the etching rate of the resist 20 by O 2 become equal,
The developed shape of the resist 20 is transferred as it is to the silicon oxide film 19 serving as a sacrifice layer. That is, in the silicon oxide film 19 serving as a sacrificial layer, a portion 19a having a partially reduced film thickness and a portion 19b having no change in film thickness are formed. The portion 19a where the film thickness is thin is the location where the movable range limiting projection 17 is formed. In addition, a part of the region where the silicon oxide film 19 has disappeared becomes a place where the anchor portion 6 is formed. That is, the photomask 21 has a distributed exposure portion 22 as a fine pattern, and also has a pattern of opening the resist 20 at the anchor portion forming portion of the movable portion 5.
【００４２】次に、図１０に示すように、可動部形成膜
としてのポリシリコン薄膜２４を、減圧ＣＶＤ等により
成膜する。次に、図１１に示すように、ポリシリコン薄
膜２４をパターニングし、アンカー部６、開口部１１、
梁部７、重り部８、可動ゲート電極部９，１０、可動範
囲制限用突起１７を一括形成する。Next, as shown in FIG. 10, a polysilicon thin film 24 as a movable portion forming film is formed by low pressure CVD or the like. Next, as shown in FIG. 11, the polysilicon thin film 24 is patterned to form the anchor portion 6, the opening 11,
The beam portion 7, the weight portion 8, the movable gate electrode portions 9 and 10, and the movable range limiting protrusion 17 are collectively formed.
【００４３】最後に、図２に示すように、シリコン酸化
膜１９（犠牲層）をエッチングすると、アンカー部６を
除いて、梁部７、重り部８、可動ゲート電極部９，１
０、および可動範囲制限用突起１７が、下地であるシリ
コン窒化膜４から離間され、可動構造が形成される。Finally, as shown in FIG. 2, when the silicon oxide film 19 (sacrificial layer) is etched, the beam portion 7, the weight portion 8, the movable gate electrode portions 9 and 1 are removed except for the anchor portion 6.
0 and the movable range limiting protrusion 17 are separated from the underlying silicon nitride film 4 to form a movable structure.
【００４４】このシリコン酸化膜１９（犠牲層）のエッ
チング工程をより詳しく説明すると、基板をエッチング
液中に入れてシリコン酸化膜１９（犠牲層）をエッチン
グし、その後、基板をエッチング液から取り出す。この
状態では基板の表面にエッチング液が付着しているの
で、基板を純水中に入れてエッチング液と置換し、その
後、基板を純水から取り出し、基板を乾燥させる。この
基板の乾燥の際に、可動部（梁部７、重り部８、可動ゲ
ート電極部９，１０）と基板１との間に純水が存在し、
乾燥の進行により純水が液滴状になり、液滴の表面張力
により可動部（梁部７、重り部８、可動ゲート電極部
９，１０）が基板１の表面に引っ張られる形で固着して
可動構造が形成できない場合がある。これに対し、本実
施例では可動範囲制限用突起１７の存在により、上述の
基板表面への可動部の固着を防ぐことができる。これ
は、次の理由によるものと推測される。即ち、可動範囲
制限用突起１７と基板１との間に前述の純水の液滴（図
２においてＷで示す）が形成され、かつ、この液滴は小
さなものである。よって、可動部（梁部７、重り部８、
可動ゲート電極部９，１０）と基板１との間に働く液滴
の表面張力が小さくなり、基板表面への可動部の固着を
防ぐことができる。又、液滴の表面張力が小さくなるこ
とにより仮に可動部が基板表面に一時的に付いたとして
も梁の剛性（復元力）にて可動部が基板表面から離れて
元の状態に戻る。このように、容易にかつ確実に可動構
造を形成できる。The step of etching the silicon oxide film 19 (sacrificial layer) will be described in more detail. The substrate is placed in an etching solution to etch the silicon oxide film 19 (sacrificial layer), and then the substrate is taken out of the etching solution. In this state, since the etching liquid is attached to the surface of the substrate, the substrate is immersed in pure water to replace the etching liquid, and then the substrate is taken out of the pure water and dried. When the substrate is dried, pure water exists between the movable portion (beam portion 7, weight portion 8, movable gate electrode portions 9 and 10) and the substrate 1,
As the drying progresses, pure water becomes droplets, and the surface tension of the droplets causes the movable portions (beam portion 7, weight portion 8, movable gate electrode portions 9 and 10) to be fixed to the surface of the substrate 1 in a pulled form. In some cases, the movable structure cannot be formed. On the other hand, in the present embodiment, the presence of the movable range limiting projections 17 can prevent the above-mentioned fixation of the movable portion to the substrate surface. This is presumed to be due to the following reasons. That is, the above-mentioned pure water droplet (indicated by W in FIG. 2) is formed between the movable range limiting protrusion 17 and the substrate 1, and the droplet is small. Therefore, the movable portion (beam portion 7, weight portion 8,
The surface tension of the droplets acting between the movable gate electrode portions 9 and 10) and the substrate 1 is reduced, and the movable portion can be prevented from sticking to the substrate surface. Moreover, even if the movable part is temporarily attached to the substrate surface due to the decrease in the surface tension of the droplet, the rigidity (restoring force) of the beam causes the movable part to separate from the substrate surface and return to the original state. In this way, the movable structure can be easily and reliably formed.
【００４５】このように、半導体基板（Ｐ型シリコン基
板１、シリコン酸化膜２，３、シリコン窒化膜４）の主
表面に厚さが均一なるシリコン酸化膜１９（犠牲層）を
形成し（第１工程）、シリコン酸化膜１９の一部である
可動範囲制限用突起形成箇所を薄くし（第２工程）、シ
リコン酸化膜１９の上に、ポリシリコン薄膜２４（薄膜
よりなる可動部形成膜）を形成し（第３工程）、ポリシ
リコン薄膜２４の下のシリコン酸化膜１９をエッチング
除去して、可動ゲート電極部９，１０以外の可動部５の
下面に、シリコン窒化膜４と可動ゲート電極部９，１０
との間の間隔よりも狭い間隔を形成するための可動範囲
制限用突起１７を形成した（第４工程）。又、この第２
工程において、シリコン酸化膜１９の上にレジスト２０
を形成し、露光機の解像度以下の微細パターン（分布露
光部２２）を有するフォトマスク２１を用いて露光し現
像することでレジスト２０の一部を薄くし、シリコン酸
化膜１９の一部をエッチング除去することでシリコン酸
化膜１９の一部を薄くした。このようにして、シリコン
酸化膜１９の一部を薄くすることにより、フォトマスク
の増加なしで可動範囲制限用突起１７を作製することが
できる。その結果、プロセスを増加することなく図１に
示す半導体加速度センサを製造することができる。As described above, the silicon oxide film 19 (sacrificial layer) having a uniform thickness is formed on the main surface of the semiconductor substrate (P-type silicon substrate 1, silicon oxide films 2 and 3, silicon nitride film 4) (first layer). 1 step), the movable range limiting projection forming portion which is a part of the silicon oxide film 19 is thinned (second step), and the polysilicon thin film 24 (movable part forming film made of a thin film) is formed on the silicon oxide film 19. Is formed (third step), the silicon oxide film 19 under the polysilicon thin film 24 is removed by etching, and the silicon nitride film 4 and the movable gate electrode are formed on the lower surface of the movable portion 5 other than the movable gate electrode portions 9 and 10. Part 9, 10
The movable range limiting protrusions 17 for forming a space narrower than the space between the and are formed (fourth step). Also, this second
In the process, a resist 20 is formed on the silicon oxide film 19.
Is formed, and is exposed and developed using a photomask 21 having a fine pattern (distributed exposure portion 22) having a resolution equal to or lower than that of the exposure device to thin a part of the resist 20 and etch a part of the silicon oxide film 19. A part of the silicon oxide film 19 was thinned by removing. By thus thinning a part of the silicon oxide film 19, the movable range limiting protrusion 17 can be manufactured without increasing the number of photomasks. As a result, the semiconductor acceleration sensor shown in FIG. 1 can be manufactured without increasing the number of processes.
【００４６】以下に、本実施例の応用例を説明する。上
記実施例では、４本の梁部７のそれぞれに可動範囲制限
用突起１７を形成したが、可動範囲制限用突起１７の形
状，構成位置，数等は任意に変更することができる。例
えば、上記実施例では可動範囲制限用突起１７を梁７に
形成したが、重り部８に形成してもよい。この場合に
は、感度を高くすべく重り部８の面積を大きくした際に
は加速度により重り部８の変形が生じるが四角形の重り
部８の各隅部に可動範囲制限用突起１７を設けると、重
り部８の変形が防止できる。又、４本の梁部７のそれぞ
れに可動範囲制限用突起１７を１つずつ設けたが、１本
の梁部７に対し複数個設けてもよい。An application example of this embodiment will be described below. In the above embodiment, the movable range limiting protrusions 17 are formed on each of the four beam portions 7, but the shape, the configuration position, the number, etc. of the movable range limiting protrusions 17 can be arbitrarily changed. For example, although the movable range limiting protrusion 17 is formed on the beam 7 in the above embodiment, it may be formed on the weight portion 8. In this case, when the area of the weight portion 8 is increased to increase the sensitivity, the weight portion 8 is deformed due to acceleration, but if the movable range limiting protrusions 17 are provided at the corners of the square weight portion 8. The deformation of the weight portion 8 can be prevented. Although one movable range limiting projection 17 is provided on each of the four beam portions 7, a plurality of movable range limiting protrusions 17 may be provided for one beam portion 7.
【００４７】又、上記実施例では可動部５は両持ち梁構
造としたが、片持ち梁構造であってもよい。さらに、半
導体加速度センサの他にも、半導体ヨーレイトセンサ、
振動センサ等に具体化してもよい。Further, although the movable portion 5 has the double-supported beam structure in the above embodiment, it may have a cantilever structure. In addition to the semiconductor acceleration sensor, a semiconductor yaw rate sensor,
It may be embodied as a vibration sensor or the like.
【００４８】又、可動部５に可動範囲制限用突起１７を
設けるのではなく、図１５に示すように、Ｐ型シリコン
基板１（半導体基板）の上面に可動範囲制限部としての
可動範囲制限用突起２５を形成してもよい。図１５にお
いては、ＬＯＣＯＳ酸化膜にて可動範囲制限用突起２５
を形成している。Further, instead of providing the movable range limiting projection 17 on the movable part 5, as shown in FIG. 15, the movable range limiting part is provided on the upper surface of the P-type silicon substrate 1 (semiconductor substrate) for limiting the movable range. The protrusion 25 may be formed. In FIG. 15, the movable range limiting protrusion 25 is formed of a LOCOS oxide film.
Is formed.
【００４９】さらに、可動部５に可動範囲制限用突起１
７を設けると共にＰ型シリコン基板１（半導体基板）の
上面にも可動範囲制限用突起を設けてもよい。この場
合、可動部５の下面に第１の突起を設けるとともにこの
第１の突起と対向する基板の上面に第２の突起を形成し
てもよい。Further, the movable range 5 has a projection 1 for limiting the movable range.
7 may be provided, and the movable range limiting protrusion may be provided on the upper surface of the P-type silicon substrate 1 (semiconductor substrate). In this case, the first projection may be provided on the lower surface of the movable portion 5 and the second projection may be formed on the upper surface of the substrate facing the first projection.
【００５０】又、図２に示したように可動範囲制限用突
起１７は前記実施例ではポリシリコン薄膜よりなる可動
部５を下方に変位させることにより形成しており可動部
５の膜厚と同じ膜厚であったが、図１６に示すように、
可動範囲制限部としての可動範囲制限用突起２６は可動
部５の膜厚を厚くすることにより形成してもよい。この
場合、過大な加速度が加わった際の耐衝撃性に優れたも
のとなる。Further, as shown in FIG. 2, the movable range limiting protrusion 17 is formed by displacing the movable portion 5 made of a polysilicon thin film downward in the above-mentioned embodiment, and has the same thickness as the movable portion 5. Although it was the film thickness, as shown in FIG.
The movable range limiting projection 26 as the movable range limiting section may be formed by increasing the film thickness of the movable section 5. In this case, the impact resistance is excellent when an excessive acceleration is applied.
【００５１】さらに、図１７，図１８に示すように実施
してもよい。図１８は図１７のＧ−Ｇ断面図である。各
梁部７には２個ずつの可動範囲制限用突起１７ａ〜１７
ｈが離間して設置され、この各可動範囲制限用突起１７
ａ〜１７ｈの間隔は５０μｍ以上となっている。さら
に、重り部８においても四角形状の重り部８の各辺に対
し２個ずつの四角形状の可動範囲制限用突起１７ｉ〜１
７ｑが離間して設置され、この各可動範囲制限用突起１
７ｉ〜１７ｑの間隔も５０μｍ以上となっている。可動
範囲制限用突起１７ａ〜１７ｑの間隔を５０μｍ以上と
したのは、可動範囲制限用突起１７ａ〜１７ｑと基板表
面（下部電極１８）との対向面積の総和をより小さくし
て、犠牲層エッチング工程での可動範囲制限用突起１７
ａ〜１７ｑと基板表面との間に形成される液滴（エッチ
ング液の置換液）の表面張力の総和を小さくし、可動部
が基板表面に引っ張られて固着するのを回避するためで
ある。Further, it may be carried out as shown in FIGS. 18 is a sectional view taken along line GG of FIG. Each beam 7 has two movable range limiting projections 17a-17
h are installed separately from each other, and each of the movable range limiting projections 17
The interval from a to 17h is 50 μm or more. Further, in the weight portion 8 as well, two quadrangular movable range limiting protrusions 17i to 1 are provided for each side of the quadrangular weight portion 8.
7q are installed separately, and each movable range limiting projection 1
The interval of 7i to 17q is also 50 μm or more. The distance between the movable range limiting projections 17a to 17q is set to 50 μm or more because the total sum of the facing areas of the movable range limiting projections 17a to 17q and the substrate surface (lower electrode 18) is made smaller, and the sacrifice layer etching step is performed. Protrusion 17 for limiting the movable range
This is to reduce the total surface tension of the liquid droplets (replacement liquid of the etching liquid) formed between a to 17q and the substrate surface, and to prevent the movable portion from being pulled and fixed to the substrate surface.
【００５２】さらに、図１７，１８において、図１の可
動ゲート電極部９，１０およびソース・ドレイン部とし
ての固定電極１２，１３，１４，１５については、重り
部８の中央に開口部（貫通孔）５０が設けられ、Ｘ+ 方
向に延びる片持ち梁状可動ゲート電極部５１とＸ- 方向
に延びる片持ち梁状可動ゲート電極部５２を形成してい
る。つまり、開口部５０により対向する一対の梁状可動
ゲート電極部５１，５２が形成されている。又、図１の
トランジスタの位置関係と同様に、片持ち梁状可動ゲー
ト電極５１，５２に相対する位置にソート・ドレイン部
としての固定電極５３，５４，５５，５６が形成されて
いる。このように重り部８の中央部において一対の梁状
可動ゲート電極部５１，５２を接近して配置することが
できる。その結果、図１に示す重り部８における対辺か
ら可動ゲート電極部９，１０を突設した場合に比べ、例
えば、重り部８が反った場合にも可動ゲート電極部５
１，５２を基板に接触しにくくでき、又、基板の結晶構
造が等しい部位（領域）に２つのトランジスタを近接し
て形成でき素子特性の均一化を図ることが可能となる。17 and 18, the movable gate electrode portions 9 and 10 and the fixed electrodes 12, 13, 14 and 15 as the source / drain portions shown in FIG. A hole) 50 is provided to form a cantilevered movable gate electrode portion 51 extending in the X + direction and a cantilevered movable gate electrode portion 52 extending in the X − direction. That is, a pair of beam-shaped movable gate electrode portions 51 and 52 facing each other are formed by the opening 50. Further, similarly to the positional relationship of the transistors in FIG. 1, fixed electrodes 53, 54, 55, 56 as sort / drain portions are formed at positions facing the cantilevered movable gate electrodes 51, 52. In this way, the pair of beam-shaped movable gate electrode portions 51 and 52 can be arranged close to each other in the central portion of the weight portion 8. As a result, compared with the case where the movable gate electrode portions 9 and 10 are provided so as to project from the opposite sides of the weight portion 8 shown in FIG. 1, for example, the movable gate electrode portion 5 is also warped when the weight portion 8 is warped.
It is possible to make 1 and 52 less likely to contact the substrate, and to form two transistors close to each other in regions (regions) having the same crystal structure of the substrate, which makes it possible to achieve uniform element characteristics.
【００５３】[0053]
【発明の効果】以上詳述したように請求項１に記載の発
明によれば、プロセスを増やすことなく、過大な力学量
が作用した場合にもＭＩＳＦＥＴ型トランジスタ特性の
劣化を回避できる半導体力学量センサを容易に製造でき
る。 According to the invention described in claim 1 as described in detail above, according to the present invention, without increasing the process, the semiconductor dynamic quantity excessive physical quantity can avoid degradation of the MISFET transistor characteristics even when acted Easy to manufacture sensor
It
【００５４】[0054]
【００５５】[0055]
【００５６】請求項２に記載の発明によれば、請求項１
に記載の発明の効果に加え、プロセスを増やすことな
く、可動部固定用のアンカー部を備えた半導体力学量セ
ンサを製造できる。[0056] According to the invention described in 請 Motomeko 2, claim 1
In addition to the effect of the invention described in (1), it is possible to manufacture a semiconductor dynamic quantity sensor including an anchor portion for fixing a movable portion without increasing the number of processes.
【図１】実施例の半導体加速度センサの平面図。FIG. 1 is a plan view of a semiconductor acceleration sensor according to an embodiment.
【図２】図１のＡ−Ａ断面図。FIG. 2 is a sectional view taken along line AA of FIG.
【図３】図１のＢ−Ｂ断面図。3 is a sectional view taken along line BB of FIG.
【図４】図１のＣ−Ｃ断面図。FIG. 4 is a sectional view taken along line CC of FIG.
【図５】半導体加速度センサの製造工程を示す断面図。FIG. 5 is a cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor.
【図６】半導体加速度センサの製造工程を示す断面図。FIG. 6 is a cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor.
【図７】半導体加速度センサの製造工程を示す断面図。FIG. 7 is a sectional view showing a manufacturing process of the semiconductor acceleration sensor.
【図８】半導体加速度センサの製造工程を示す断面図。FIG. 8 is a sectional view showing a manufacturing process of the semiconductor acceleration sensor.
【図９】半導体加速度センサの製造工程を示す断面図。FIG. 9 is a cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor.
【図１０】半導体加速度センサの製造工程を示す断面
図。FIG. 10 is a cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor.
【図１１】半導体加速度センサの製造工程を示す断面
図。FIG. 11 is a cross-sectional view showing the manufacturing process of the semiconductor acceleration sensor.
【図１２】犠牲層をパターニングするためのフォトマス
クの平面図。FIG. 12 is a plan view of a photomask for patterning a sacrificial layer.
【図１３】フォトマスクの一部拡大図。FIG. 13 is a partially enlarged view of the photomask.
【図１４】フォトマスクの分布露光部および光の透過量
を表す説明図。FIG. 14 is an explanatory diagram showing a distributed exposure portion of a photomask and a light transmission amount.
【図１５】別例の半導体加速度センサの断面図。FIG. 15 is a sectional view of a semiconductor acceleration sensor of another example.
【図１６】別例の半導体加速度センサの断面図。FIG. 16 is a cross-sectional view of another example of a semiconductor acceleration sensor.
【図１７】別例の半導体加速度センサの断面図。FIG. 17 is a sectional view of another example of a semiconductor acceleration sensor.
【図１８】図１７のＧ−Ｇ断面図。18 is a sectional view taken along line GG of FIG.
【図１９】従来のＭＩＳＦＥＴ型半導体加速度センサの
平面図。FIG. 19 is a plan view of a conventional MISFET type semiconductor acceleration sensor.
【図２０】図１９のＦ−Ｆ断面図。20 is a cross-sectional view taken along the line FF of FIG.
１…半導体基板を構成するシリコン基板、２…半導体基
板を構成するシリコン酸化膜、３…半導体基板を構成す
るシリコン酸化膜、４…半導体基板を構成するシリコン
窒化膜、５…可動部、７…梁部、８…重り部、９…可動
ゲート電極部、１０…可動ゲート電極部、１２…ソース
・ドレイン部としての固定電極、１３…ソース・ドレイ
ン部としての固定電極、１４…ソース・ドレイン部とし
ての固定電極、１５…ソース・ドレイン部としての固定
電極、１７…可動範囲制限部としての可動範囲制限用突
起、１９…犠牲層としてのシリコン酸化膜、２０…ポジ
型レジスト、２１…フォトマスク、２２…微細パターン
としての分布露光部、２４…可動部形成膜としてのポリ
シリコン薄膜、２５…可動範囲制限部としての可動範囲
制限用突起、２６…可動範囲制限部としての可動範囲制
限用突起DESCRIPTION OF SYMBOLS 1 ... Silicon substrate which comprises a semiconductor substrate, 2 ... Silicon oxide film which comprises a semiconductor substrate, 3 ... Silicon oxide film which comprises a semiconductor substrate, 4 ... Silicon nitride film which comprises a semiconductor substrate, 5 ... Movable part, 7 ... Beam portion, 8 ... Weight portion, 9 ... Movable gate electrode portion, 10 ... Movable gate electrode portion, 12 ... Fixed electrode as source / drain portion, 13 ... Fixed electrode as source / drain portion, 14 ... Source / drain portion , Fixed electrodes as source / drain portions, 17 ... movable range limiting projections as movable range limiting portions, 19 ... silicon oxide film as sacrificial layer, 20 ... positive resist, 21 ... photomask , 22 ... distributed exposure portion as a fine pattern, 24 ... polysilicon thin film as a movable portion forming film, 25 ... movable range limiting protrusion as a movable range limiting portion, 26 Projection movable range limiting as the movable range restriction section
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−151889（ＪＰ，Ａ) 特開 平６−196721（ＪＰ，Ａ) 特開 平６−196722（ＪＰ，Ａ) 特開 平６−204502（ＪＰ，Ａ) 特開 昭63−296221（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/84 G01P 15/08 G01P 15/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-6-151889 (JP, A) JP-A-6-196721 (JP, A) JP-A-6-196722 (JP, A) JP-A-6- 204502 (JP, A) JP-A-63-296221 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/84 G01P 15/08 G01P 15/12
Claims (2)
その一部に可動ゲート電極部を有し、力学量の作用に伴
って変位する薄膜よりなる梁構造の可動部と、 前記半導体基板に不純物拡散層を形成することで構成さ
れ、前記力学量の作用による前記可動ゲート電極部との
相対的位置の変化により、流れる電流が変化するソース
・ドレイン部とを備えた半導体力学量センサの製造方法
であって、 半導体基板の主表面に厚さが均一なる犠牲層を形成する
第１工程と、 前記犠牲層の一部である可動範囲制限用突起の形成箇所
を薄くする第２工程と、 前記犠牲層の上に、薄膜よりなる可動部形成膜を形成す
る第３工程と、 前記可動部形成膜の下の前記犠牲層をエッチング除去し
て、可動ゲート電極部以外の可動部の下面に、半導体基
板と可動ゲート電極部との間の間隔よりも狭い間隔を形
成するための可動範囲制限用突起を形成する第４工程と
を備え、 前記第２工程は、前記犠牲層の上にレジストを形成し、
露光機の解像度以下の複数の微細パターンを有するフォ
トマスクを用いて露光し現像することで前記可動範囲制
限用突起の形成箇所に対応するレジストの一部を薄く
し、前記レジスト及び前記犠牲層の一部をエッチング除
去することで前記犠牲層の一部を薄くしたことを特徴と
する半導体力学量センサの製造方法。 1. A semiconductor substrate, and a semiconductor substrate disposed above the semiconductor substrate with a predetermined space therebetween.
Has a movable gate electrode portion as a part thereof, a movable section of the beam structure consisting of a thin film which is displaced along with the action of a physical quantity, is constituted by forming an impurity diffusion layer on the semiconductor substrate, the dynamic quantity Method for manufacturing a semiconductor dynamical amount sensor including a source / drain portion in which a flowing current changes due to a change in relative position with the movable gate electrode portion due to action
And forming a sacrificial layer having a uniform thickness on the main surface of the semiconductor substrate.
First step, and a portion where a movable range limiting protrusion that is a part of the sacrificial layer is formed
Second step of thinning the film, and forming a movable part forming film made of a thin film on the sacrificial layer.
And a third step of removing the sacrificial layer under the movable part forming film by etching.
The semiconductor substrate on the bottom surface of the movable part other than the movable gate electrode part.
Form a gap that is narrower than the gap between the plate and the movable gate electrode section.
And a fourth step of forming a movable range limiting protrusion for
And forming a resist on the sacrificial layer in the second step,
A photo with a plurality of fine patterns below the resolution of the exposure machine.
The movable range is controlled by exposing and developing with a mask.
Thin a part of the resist corresponding to the place where the limited projection is formed.
Then, the resist and a part of the sacrificial layer are removed by etching.
It is characterized in that a part of the sacrificial layer is thinned by removing
Method for manufacturing a semiconductor dynamical quantity sensor.
製造方法において、前記フォトマスクは前記微細パター
ンを有するとともに可動部のアンカー部形成箇所のレジ
ストを開口するパターンを有するものである半導体力学
量センサの製造方法。 2. The semiconductor dynamic quantity sensor according to claim 1.
In the manufacturing method, the photomask is the fine pattern.
And the register of the anchor part formation part of the movable part
Semiconductor mechanics that have a strike opening pattern
Method of manufacturing a quantity sensor.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274095A JP3508286B2 (en) | 1994-08-18 | 1995-04-18 | Manufacturing method of semiconductor dynamic quantity sensor |
| US08/516,414 US5622633A (en) | 1994-08-18 | 1995-08-17 | Semiconductor sensor with suspended microstructure and method for fabricating same |
| DE19530510A DE19530510B4 (en) | 1994-08-18 | 1995-08-18 | A method of manufacturing a semiconductor sensor with a suspended or movably held microstructure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-194395 | 1994-08-18 | ||
| JP19439594 | 1994-08-18 | ||
| JP9274095A JP3508286B2 (en) | 1994-08-18 | 1995-04-18 | Manufacturing method of semiconductor dynamic quantity sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111535A JPH08111535A (en) | 1996-04-30 |
| JP3508286B2 true JP3508286B2 (en) | 2004-03-22 |
Family
ID=26434119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9274095A Expired - Fee Related JP3508286B2 (en) | 1994-08-18 | 1995-04-18 | Manufacturing method of semiconductor dynamic quantity sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3508286B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6043524A (en) * | 1997-02-03 | 2000-03-28 | Motorola, Inc. | Transducer and interface circuit |
| US7004030B2 (en) | 2002-09-27 | 2006-02-28 | Oki Electric Industry Co., Ltd. | Acceleration sensor |
| JP5029147B2 (en) * | 2007-06-04 | 2012-09-19 | オムロン株式会社 | Acoustic sensor |
| JP5034692B2 (en) | 2007-06-04 | 2012-09-26 | オムロン株式会社 | Acoustic sensor |
| JP5267697B2 (en) * | 2012-03-15 | 2013-08-21 | オムロン株式会社 | Acoustic sensor |
-
1995
- 1995-04-18 JP JP9274095A patent/JP3508286B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111535A (en) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039210B2 (en) | Method for manufacturing semiconductor device | |
| US5824608A (en) | Semiconductor physical-quantity sensor and method for manufacturing same | |
| US5622633A (en) | Semiconductor sensor with suspended microstructure and method for fabricating same | |
| US20050142497A1 (en) | Method of forming a pattern in a semiconductor device and method of forming a gate using the same | |
| US7820458B2 (en) | Test structures and methods | |
| KR19990063186A (en) | Method and apparatus for quantifying proximity effects by measuring device performance | |
| JPH09127707A (en) | Formation of resist pattern | |
| JP3508286B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| US20010009777A1 (en) | Method of etching a wafer layer using a sacrificial wall and structure formed thereby | |
| US5903011A (en) | Semiconductor device having monitor pattern formed therein | |
| JPH1168122A (en) | Semiconductor device and its manufacture | |
| JP3500780B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| JP3536544B2 (en) | Manufacturing method of semiconductor dynamic quantity sensor | |
| KR0179552B1 (en) | Phase shift mask for manufacturing contact hole | |
| US5918126A (en) | Method of fabricating an integrated circuit having devices arranged with different device densities using a bias differential to form devices with a uniform size | |
| KR100214531B1 (en) | Manufacture of semiconductor device | |
| CN112466803B (en) | Method for manufacturing semiconductor device | |
| JPH06196721A (en) | Semiconductor accelerometer and manufacture thereof | |
| US5212117A (en) | Method of manufacturing a semiconductor device contact structure using lift | |
| KR0166824B1 (en) | Semiconductor device manufacturing method | |
| JP3477924B2 (en) | Method of manufacturing semiconductor dynamic quantity sensor | |
| WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
| JP2853471B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR100257770B1 (en) | Method for forming fine conduction film of semiconductor device | |
| KR20030047387A (en) | Method for formming pattern of semiconductor device and semiconductor device thereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |