JP3498678B2

JP3498678B2 - パイプライン処理型シェーピング装置およびその方法

Info

Publication number: JP3498678B2
Application number: JP2000161349A
Authority: JP
Inventors: 基夫西原
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-05-31
Filing date: 2000-05-31
Publication date: 2004-02-16
Anticipated expiration: 2020-05-31
Also published as: JP2001345813A; US6976256B2; US20010049711A1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパイプライン処理型
シェーピング装置およびその方法に関し、特にネットワ
ークを構成する基幹通信装置からアクセス通信装置間へ
のインタフェースにおいて個々のコネクション毎にパケ
ットもしくはセルのスケジューリング予定時刻を、パイ
プライン処理方式にて決定するためのスケジューリング
予定時刻算出方式に関するものである。

【０００２】

【従来の技術】昨今のデータトラヒックの増加により、
基幹通信装置とアクセス通信装置間のインタフェースの
高速化が進んでいる。アクセス装置と接続する基幹装置
のインタフェースにおいては、ユーザとの契約に基づい
たコネクション単位に厳密なポリシングやシェーピング
を実施する必要がある。このコネクションは、ＡＴＭ
（Asynchronous Transfer Mode）インタフェースの場
合、ＶＣ（Virtual Connection）に該当し、ＰＯＳ（Pa
cket over SONET ）インタフェースの時は、ＩＰ（Inte
rnet Protocol ）フローに該当する。代表的なポリシン
グ処理、シェーピング処理としては、トークンバケット
方式があげられる。

【０００３】このトークンバケット方式は、アルゴリズ
ムの処理時間がかかるため、従来の基幹通信装置ではパ
イプライン処理により実現している。パイプライン処理
とは、図１０に示すように、トークンバケット方式のア
ルゴリズムを複数の処理に分割し、個々の処理は最小パ
ケット長Ｔに該当する時間で実行するものである。

【０００４】

【発明が解決しようとする課題】しかしながら、特にシ
ェーピング処理において、同じコネクションに属する最
小パケットが連続して入力すると以下の問題がある。す
なわち、シェーピングの場合、図１０で処理１にあるコ
ネクションのパケットＡが入力されて、パケットＡの転
送予定の時刻が決定するのは処理Ｎが終了する時であ
る。従って、図１１に示すように、同じコネクションに
属する次のパケットＢのパイプライン処理を開始するた
めには、パケットＡに関する処理Ｎの終了の後になる。
従って、パケットＡとパケットＢとの間隔が、処理１〜
Ｎまでの時間Ｎ×Ｔよりも短い時、個々のパケットの転
送予定時刻を実時間で判定することができず、結果とし
てパケットＡとパケットＢとの間隔がＮ×Ｔ以上になる
ような、比較的ピークレート（peak-rate ）の遅いコネ
クションにしか、シェーピング処理を行うことができな
い。結果として、高速インタフェースにおいては、ピー
クレートの高いコネクションに対するパケット転送のシ
ェーピングを実現することが困難であった。

【０００５】本発明の目的は、従来のシェーピングに関
するパイプライン処理を改善することで、任意の速度の
コネクションに対しても厳密なシェーピング処理を、簡
易な回路構成の追加により実現可能としたパイプライン
処理型シェーピング装置およびその方法を提供すること
である。

【０００６】

【課題を解決するための手段】本発明によれば、複数フ
ローの入力パケットに関して、パイプライン処理部によ
りパイプライン処理を行いつつこれ等各フローのシェー
ピングを行ってスケジューリング予定時刻を算出するよ
うにしたパイプライン処理型シェーピング装置であっ
て、前記フロー毎に前記パイプライン処理部で仕掛かり
中のフロー情報を管理格納する格納手段と、前記パイプ
ライン処理部へ入力されたパケットのフローに対応する
前記フロー情報を参照して、当該フローに属する全ての
パケットをつないだ仮想的なパケットが入力されたもの
として前記スケジューリング予定時刻を算出する算出手
段とを含むことを特徴とするパイプライン処理型シェー
ピング装置が得られる。

【０００７】そして、前記算出手段は、前記パイプライ
ン処理部へのパケットの入力に応答してこのパケットが
属するフローの前記フロー情報を前記格納手段から読出
す手段と、この読出し情報を参照して前記スケジューリ
ング予定時刻を算出する手段とを有することを特徴とす
る。また、前記パケットの前記パイプライン処理部への
入力に応答して、前記格納手段のフロー情報を前記フロ
ー毎に更新する格納情報更新手段を含むことを特徴とす
る。更に、前記格納手段は前記パイプライン処理部の処
理ブロック数に等しい内部レジスタを有し、前記内部レ
ジスタの各々は、パイプライン処理仕掛かり中の同一フ
ローに属するパケットの前記フロー情報を格納するよう
にしたことを特徴とし、そして、前記フロー情報は前記
パケット長の総和を含むことを特徴とする。

【０００８】本発明によれば、前記複数フローの入力パ
ケットに関して、パイプライン処理部によりパイプライ
ン処理を行いつつこれ等各フローのシェーピングを行っ
てスケジューリング予定時刻を算出するようにしたパイ
プライン処理型シェーピング方法であって、前記フロー
毎に前記パイプライン処理部で仕掛かり中のフロー情報
を管理格納するステップと、前記パイプライン処理部へ
入力されたパケットのフローに対応する前記フロー情報
を参照して、当該フローに属する全てのパケットをつな
いだ仮想的なパケットが入力されたものとして前記スケ
ジューリング予定時刻を算出する算出ステップとを含む
ことを特徴とするパイプライン処理型シェーピング方法
が得られる。

【０００９】そして、前記算出ステップは、前記パイプ
ライン処理部へのパケットの入力に応答してこのパケッ
トが属するフローの前記フロー情報を前記格納手段から
読出すステップと、この読出し情報を参照して前記スケ
ジューリング予定時刻を算出するステップとを有するこ
とを特徴とする。また、前記パケットの前記パイプライ
ン処理部への入力に応答して、前記格納手段のフロー情
報を前記フロー毎に更新するステップを含むことを特徴
とする。更に、前記格納手段は前記パイプライン処理部
の処理ブロック数に等しい内部レジスタを有し、前記内
部レジスタの各々に、パイプライン処理仕掛かり中の同
一フローに属するパケットの前記フロー情報を格納する
ようにしたことを特徴とし、前記フロー情報は前記パケ
ット長の総和を含むことを特徴とする。

【００１０】本発明によれば、前記複数フローの入力パ
ケットに関して、パイプライン処理部によりパイプライ
ン処理を行いつつこれ等各フローのシェーピングを行っ
てスケジューリング予定時刻を算出するようにしたパイ
プライン処理型シェーピング方法の制御プログラムを記
録した記録媒体であって、前記制御プログラムは、前記
フロー毎に前記パイプライン処理部で仕掛かり中のフロ
ー情報を管理格納するステップと、前記パイプライン処
理部へ入力されたパケットのフローに対応する前記フロ
ー情報を参照して、当該フローに属する全てのパケット
をつないだ仮想的なパケットが入力されたものとして前
記スケジューリング予定時刻を算出する算出ステップと
を含むことを特徴とする記録媒体が得られる。

【００１１】本発明の作用を述べる。パイプライン処理
と連動するキャッシュ部（格納手段）を用意し、このキ
ャッシュ部において、パイプライン処理部で仕掛かり中
のパケットのフロー情報を管理し、同じフローに属する
パケットがある場合は、キャッシュ部が該当のパケット
を全てつなぎ合わせた仮想的なパケットを想定したパラ
メータをパイプライン処理部に渡し、パイプライン処理
部では、この仮想的なパラメータを元にパイプライン処
理を実行することにより、任意のピークレート（同じフ
ローに属する入力パケット間隔の逆数）の速度を有する
フローに対しても、またどのような高速な伝送路インタ
フェースにおいても、常にシェーピングによるスケジュ
ーリング予定時刻をリアルタイムで計算できるという効
果が得られる。

【００１２】

【発明の実施の形態】以下に図面を参照しつつ本発明の
実施例を説明する。図１を参照すると、本発明の一実施
例としてのスケジューリング機能を行うシェーピング判
定部の全体構成が示されている。ここで、図２を参照す
ると、本発明の目的とするシェーピング機能がネットワ
ーク内で配備される位置を示している。図２に示すよう
に、ネットワークはユーザ通信装置Ａ，Ｇと、アクセス
通信装置Ｂ，Ｆと、バックボーンである基幹網を構築す
る基幹通信装置Ｃ，Ｄ，Ｅとからなる。アクセス通信装
置は、ユーザ通信装置と接続され、ユーザから来たトラ
ヒックを束ねて基幹通信装置に送る。それらのトラヒッ
クは、複数の基幹通信装置を経て対局のアクセス通信装
置に到達し、その後ユーザ通信装置に転送される。

【００１３】ここで、トラヒックの種類として、ＩＰフ
ローもしくはＡＴＭセルを想定する。本発明で述べるシ
ェーピング機能は、基幹通信装置からアクセス通信装置
に転送するトラヒック、もしくはアクセス通信装置から
ユーザ通信装置に転送するトラヒックに対して行われる
機能である。具体的には、個々のＩＰフローやＡＴＭコ
ネクションに属するパケットに対して、ＩＰフローやＡ
ＴＭコネクションに規定される平均速度、ピーク速度を
守るようにスケジューリングした上で伝送路に転送する
機能であり、通常はパケット単位にどの時刻に転送する
かを決定する処理である。

【００１４】図３はさらに基幹通信装置（例えば、図２
のＣ）における本発明のシェーピング機能の適用位置を
示す。図１で示される本発明の回路は図３のシェーピン
グ判定部１３に相当するものである。そもそも、基幹通
信装置は、スイッチ１０とＩＦカード１１とから構成さ
れ、ＩＦカードを介して入力してきたパケットを適正な
出力ポートにスイッチングし、出力ポートに該当するＩ
Ｆカードではシェーピング機能を含む複数の処理を行っ
て、伝送路にパケット転送する。

【００１５】図３はシェーピング機能に関するブロック
のみ示している。スイッチから転送されてくるパケット
は、図３で示すＩＦカード１１のバッファ部１２にまず
蓄積される。バッファ部１２が個々のパケットの制御情
報をシェーピング判定部１３にパケット情報として渡
す。シェーピング判定部１３は、それらのパケット情報
を元に、個々のパケット毎に転送すべきスケジューリン
グ時刻を計算し、内部のスケジューリング予定時刻メモ
リに格納する。

【００１６】図３で示すＩＦカード１１のパケット読み
出し部１４は、常に時計１５の時刻と上記スケジューリ
ング予定時刻メモリとの内容を比較し、もし現在の時刻
と同じスケジューリング予定時刻を有するパケットが登
録されてあれば、そのパケットをバッファ部１２から読
み出し、さらに伝送路に転送するものである。

【００１７】ここで、図１のブロック図に戻ると、本発
明の実施例は、アクセス通信装置と接続される基幹通信
装置で実現されるシェーピング処理において、複数の処
理ブロックからなるパイプライン処理部２０と、このパ
イプライン処理部内の処理ブロック１〜７と協調して動
作するキャッシュ部２２と、パケットのスケジューリン
グ予定時刻を格納するスケジューリング予定時刻メモリ
２３と、個々のパケットの属するフローに関する情報を
管理する管理メモリ２１と，パイプライン処理部２０に
付随する時計部２４とを有している。

【００１８】さらに、キャッシュ部２２においては、内
部レジスタ部２６と、フロー検索部２５と、レジスタ更
新部２７とが設けられている。内部レジスタ部２６に
は、パイプライン処理部２０における処理ブロック１〜
７の数と同じ数の内部レジスタ（分かりやすくするため
に、各レジスタも１〜７として示している）が設けられ
ている。

【００１９】尚、図４は図１のブロック図における各ブ
ロック間の信号内容〜を説明するものであり、また
図５（Ａ）は管理メモリ２１の内容を、（Ｂ）はキャッ
シュ部２２の内部レジスタの内容を、また（Ｃ）はスケ
ジューリング予定時刻メモリ２３の内容を夫々示してい
る。これ等に図４，５ついては、後述する。

【００２０】パイプライン処理部２０において、処理ブ
ロック１〜７が図６で示されるアルゴリズムを実行す
る。またパイプライン処理に付随して、図１のキャッシ
ュ部２２が図６の処理アルゴリズムに基づき動作する。

【００２１】図１に示すように、キャッシュ部２２は内
部レジスタ部２６、フロー検索部２５、レジスタ更新部
２７から構成され、内部レジスタ部２６はパイプライン
処理部２０の処理ブロック１〜７において処理中のパケ
ットに関するフロー情報を保持する。

【００２２】管理メモリ２１の構成は図５（Ａ）で示す
ように、フロー識別子をアドレスとして、「トークン加
算値」、「トークン加算間隔」、「トークン値」、「最
新スケジューリング時刻」の情報を有する。また、キャ
ッシュ部２２の内部レジスタは図５（Ｂ）で示すよう
に、レジスタが空きであるか否かを示す「有効ビット
（valid-bit ）」、「フロー識別子」、パイプライン処
理部内においてフローに属するパケットの数を示す「パ
ケット数」、当該パケットの長さの総和である「パケッ
ト長総和」からなる。なお「パケット数」は、パイプラ
イン処理部２０内に存在する（パイプライン処理仕掛か
り中）フローに対してのみ規定される値であり、キャッ
シュ部２２がすべてのフローを管理する必要はない。

【００２３】パイプライン処理部２０の各処理ブロック
１〜７は、入力パケットに関して、パイプライン的に図
６の処理アルゴリズムで示される演算を行う。各処理ブ
ロック１〜７は、自分より後段の処理ブロックにおい
て、自分が処理中のパケットと同じフローに属するパケ
ットが存在しない場合、管理メモリから得た同フローの
前回のパケットの最新スケジューリング時刻を元に、次
に転送できるスケジューリング予定時刻を計算する。自
分より後段の処理ブロックにおいて、自分が処理中のパ
ケットと同じフローに属するパケットが存在する場合、
それらのパケットと自分のパケットをつなぎ合わせた仮
想的なパケットを想定し、左記パケットが転送できるス
ケジューリング時刻を計算する。

【００２４】このように、パイプライン処理部のみで構
成される従来のシェーピング方式に比べ、パイプライン
処理と連動するキャッシュ部を用意し、キャッシュ部に
おいてパイプライン処理部で仕掛かりのパケットのフロ
ー情報を管理し、同じフローに属するパケットがある場
合は、キャッシュ部が該当のパケットを全てつなぎ合わ
せた仮想的なパケットを想定したパラメータをパイプラ
イン処理部に渡し、パイプライン処理部では左記の仮想
的なパラメータを元にパイプライン処理を実行すること
により、任意のピークレート（同じフローに属する入力
パケット間隔の逆数）の速度を有するフローに対して
も、またどのような高速な伝送路インタフェースにおい
ても、常にシェーピングによるスケジューリング予定時
刻をリアルタイムで計算できる効果が得られる。

【００２５】図３のシェーピング判定部１３には、バッ
ファ部１２からパケット情報が転送されてくる。このパ
ケット情報は図１のパイプライン処理部２０の処理ブロ
ック１に入力される。処理ブロック１はパケット情報内
のフロー識別子を元に管理メモリ２１にアクセスし、該
当のパケットのフロー情報であって、パイプライン演算
処理のための演算パラメータ（トークン加算値ＴＫ、ト
ークン加算間隔Ｌ、トークン値Ｐ、最新スケジューリン
グ時刻ＲＴ）を得る。また処理ブロック１はフロー識別
子をキャッシュ部２２に通知する。

【００２６】キャッシュ部２２は、図６で示すように、
フロー識別子を元に、内部のフロー検索部２５と内部レ
ジスタ部２６の動作により、該当のフロー識別子に関す
る情報が内部レジスタに登録されてあるか否かを検索
し、登録されている場合はその登録情報であるパケット
数、パケット長総和などの情報を処理ブロック１に通知
する。

【００２７】処理ブロック２は処理ブロック１から得る
フロー情報とキャッシュ部２２から得るフロー情報を元
に、図６に規定される処理を行う。またそれに伴い、再
びキャッシュ部にフロー識別子と自分のパケット長ｂと
を送る。同時に、処理ブロック２で演算した結果を処理
ブロック３に転送する。

【００２８】処理ブロック３は処理ブロック２から転送
される情報を元に図６で示す処理アルゴリズムを実行
し、結果を処理ブロック４に転送する。処理ブロック４
は処理ブロック３から転送される情報を元に図６で示す
処理アルゴリズムを実行し、結果を処理ブロック５に転
送する。

【００２９】処理ブロック５は処理ブロック４から転送
される情報と時計部から転送される現在時刻ＮＴとを元
に、図６で示す処理アルゴリズムを実行し、結果を処理
ブロック６に転送する。処理ブロック６は処理ブロック
５から転送される情報を元に図６で示す処理アルゴリズ
ムを実行し、結果を処理ブロック７に転送する。処理ブ
ロック７は処理ブロック６から転送される情報を元に、
図６で示す処理アルゴリズムを実行し、結果を管理メモ
リ２１、スケジューリング予定時刻メモリ２３、キャッ
シュ部２２に転送する。

【００３０】具体的には、管理メモリ２１に対しては、
フロー識別子をアドレスとしてアクセスし、トークン加
算値、トークン加算間隔、トークン値、最新スケジュー
リング時刻を更新する。また、スケジューリング予定時
刻メモリ２３に対しては、スケジューリング予定時刻と
パケット識別子を登録する。またキャッシュ部２２に対
しては、内部レジスタの内容を変更するために、フロー
識別子、パケット長ｂを送る。時計部２４は現在時刻Ｎ
Ｔを常に処理ブロック５に通知する。尚、図７は図６に
示したアルゴリズムに使用される変数（パラメータ）を
説明する図である。

【００３１】キャッシュ部２２は処理ブロック２からフ
ロー識別子、パケット長ｂを受け、また処理ブロック７
からフロー識別子、パケット長ｂを受け、図６で示す処
理アルゴリズムに基づき、フロー検索部２５、レジスタ
更新部２７、内部レジスタ部２６の相互処理により、内
部レジスタの更新を行う。上記にあげた処理のタイミン
グとして、パイプライン中にフロー２に属する複数のパ
ケットが無い場合の処理タイミングのアクセスを図８に
示し、パイプライン中にフロー２に属する複数のパケッ
トが有る場合の処理タイミングのアクセスを図９に示し
ている。

【００３２】以下、本実施例の動作につき説明する。ま
ず、キャッシュ付きパイプライン型シェーピング回路の
適用される箇所について説明する。図２で示すように、
ネットワークはユーザ通信装置Ａ，Ｇ、アクセス通信装
置Ｂ，Ｆおよび基幹通信装置Ｃ，Ｄ，Ｅにより構成さ
れ、ユーザ装置Ａ，Ｇ間の通信はアクセス通信装置Ｂ、
基幹通信装置Ｃ、基幹通信装置Ｄ、・基幹通信装置Ｅ、
アクセス通信装置Ｆを介して行われる。特に、基幹通信
装置→アクセス通信装置もしくはアクセス通信装置→ユ
ーザ通信装置の箇所においては、ユーザ装置間における
フロー単位にシェーピングの処理を行う。このシェーピ
ング機能は、図２において、斜線で示される。

【００３３】次に、基幹通信装置Ｃの概要を図３に示
す。基幹通信装置は複数のＩＦカード１１とスイッチ１
０とから構成される。伝送路からＩＦカードに入力され
たパケットもしくはセルは、スイッチ１０にて交換処理
された後に、出力すべき伝送路と接続するＩＦカードに
転送される。スイッチ１３から伝送路の送信方向におけ
るシェーピング機能の処理は、図３に示す通り、ＩＦカ
ード内のバッファ部１２、シェーピング判定部１３、パ
ケット読み出し制御部１４、時計１５の組合せにより実
現される。

【００３４】スイッチ１０から転送されてきたパケット
もしくはセルは、まずバッファ部１２に蓄積される。蓄
積されると同時に、バッファ部１２は該当パケットに関
する情報をパケット情報としてシェーピング判定部１３
に通知する。シェーピング判定部１３は、ユーザ間通信
を特定するフロー識別子を元に、個々のパケットの伝送
路へのスケジューリング予定時刻を計算し、内部のスケ
ジューリング予定時刻メモリに登録する。

【００３５】一方、パケット読み出し制御部１４は時計
部１５から現在時刻の通知を受け、現在時刻に転送する
はずのパケットがバッファ部１２に滞留しているか否か
を、シェーピング判定部１３内のスケジューリング予定
時刻メモリに問い合わせ、もし該当のパケットが登録さ
れてあれば、そのパケットをバッファ部から読み出し、
さらに伝送路上に転送する。以上の動作により、個々の
ユーザ通信装置間におけるフロー（フロー識別子で特定
される）毎に、シェーピング機能を実現することができ
る。

【００３６】なお、スケジューリング予定時刻メモリ２
３において、同時刻に複数のフローのパケットが登録さ
れている場合、パケット読み出し制御部１４はこれ等複
数のパケットの中から、一つのパケットのみを選択して
読み出しを行う必要があるが、本発明は、この様な機能
の実現に関するものではなく、シェーピング判定部１３
においてスケジューリング予定時刻を決定し、スケジュ
ーリング予定時刻メモリ２３に登録する処理に関するも
のであるので、その部分のみを説明する。特に、ＯＣ−
４８（２．４Ｇｂｐｓ）、ＯＣ−１９２（１０Ｇｂｐ
ｓ）以上の高速回線を終端するＩＦカードにおいて、本
発明は任意のシェーピングパラメータ（ピーク速度、平
均速度等）に対して正確なスケジューリング予定時刻を
決定することができる。

【００３７】以下、本発明における実施例につき説明す
る。図１で示すように、図３のシェーピング判定部１３
はパイプライン処理部２０、管理メモリ２１、キャッシ
ュ部２２、スケジューリング予定時刻メモリ２３、時計
部２４から構成される。図３のバッファ部１２からパケ
ット情報がパイプライン処理部に転送される。パケット
情報の内容は、フロー識別子、パケット識別子、パケッ
ト長ｂの３つである。フロー識別子は、該当のパケット
が属するユーザ装置間におけるフローを示す識別子であ
り、シェーピング判定部１３の入力において予め付与さ
れている。パケット識別子は、図３のバッファ部１２内
に滞留するパケットを特定する識別子であり、シェーピ
ング判定部１３の入力において予め付与されている。パ
ケット長ｂは該当パケットの長さを示す。

【００３８】パイプライン処理部２０は図１で示すよう
に、処理ブロック１〜７より構成される。処理ブロック
１〜７には一定の処理が規定されており、各処理ブロッ
クは前段の処理ブロックから処理結果を受け取り、自分
に割り当てられている規定の処理を行った後、次の処理
ブロックに結果を転送する。各ブロックの処理は、図６
に記載されている。図８，９は処理ブロックのタイミン
グを示し、処理１〜７がそれぞれ処理ブロック１〜７の
処理タイミングを示す。処理１〜７が実施された後、パ
ケットのスケジューリング予定時刻が決定される。

【００３９】処理ブロック間で転送される情報は、図１
のに示す通り、パケット情報からのフロー識別子、パ
ケット識別子、パケット長ｂと、管理メモリ２１から読
み出されるトークン加算値ＴＫ、トークン加算間隔Ｌ、
トークン値Ｐ、最新スケジューリング時刻ＲＴと、内部
変数fbit、Ｘ、Ｙ、Ｚ、Ｗ、f2bit 、Ｙ２からなる。こ
れらの情報は、図７に示されており、個々の処理ブロッ
クが自律的に処理を行う上で必要なパラメータであり、
個々の入力パケット毎に、処理ブロックを介して処理ブ
ロック１から処理ブロック７に転送される。

【００４０】管理メモリ２１には、アドレスとして、処
理ブロック１もしくは処理ブロック７からフロー識別子
が与えられる。データとして、システム立ち上げ時に規
定されるシェーピングパラメータであるトークン加算値
ＴＫ、トークン加算間隔Ｌがある。さらに、動的に変更
する値として、トークン値Ｐ、最新スケジューリング時
刻ＲＴがある。管理メモリの内容は処理ブロック１にて
読み出され、処理ブロック７にてＰとＲＴのみ更新され
る（図１のとのアクセス）。

【００４１】スケジューリング予定時刻は連想メモリ
（ＣＡＭ：Content Addressable Memory）からなり、パ
ケット識別子とそのスケジューリング予定時刻が登録さ
れている。図３のパケット読み出し制御部１４は、現在
時刻と一致するスケジューリング予定時刻の登録がある
か否か、スケジューリング予定時刻メモリ２３にて検索
し、登録がある場合にそのパケット識別子を元に、バッ
ファ部１２からパケットを読み出す。

【００４２】キャッシュ部２２はフロー検索部２５、レ
ジスタ更新部２７、内部レジスタ部２６から構成され
る。キャッシュ部２２はパイプライン処理部２０の各処
理ブロックで処理仕掛かり中のパケットのフロー情報を
管理する。具体的には、各処理ブロックで処理中のパケ
ットのフロー情報が、内部レジスタ部２６の個々の内部
レジスタに格納されている。パイプライン処理部内で処
理中のフローの数は、個々の処理ブロックがすべて異な
るフローのパケットを処理している時、最大になる。従
って、内部レジスタ部の内部レジスタとして、処理ブロ
ックの数だけ用意すれば良い。

【００４３】内部レジスタの構成は、図５（Ｂ）に示し
たように、本レジスタが有効であるか否かを示す有効ビ
ット、フローを特定するフロー識別子、左記フローに属
するパケットの数Ｋ（パイプライン処理部で処理仕掛か
り中のパケットの中において）、左記フローに属するパ
ケットのパケット長の総和Ｂとなる。

【００４４】時計部２４は、現在時刻を管理し、処理ブ
ロック５に常時、現在時刻ＮＴを通知する。なお本時計
部の時刻ＮＴは、図３のＩＦカード１１上の時計の時刻
より、パイプライン処理の遅延に依存する時間τだけ進
んでいるものとする。個々の処理ブロックの処理の流れ
は図６に示す通りである。

【００４５】以下に、詳細を説明する。まず、パケット
情報はパイプライン処理部の処理ブロック１に入力され
る。処理ブロック１はパケット情報内のフロー識別子を
元に管理メモリ２１にアクセスし、該当のパケットのフ
ロー情報（トークン加算値ＴＫ、トークン加算間隔Ｌ、
トークン値Ｐ、最新スケジューリング時刻ＲＴ）を得る
（図１ののアクセス）。処理ブロック１はさらにフロ
ー識別子をキャッシュ部２２に通知する。キャッシュ部
２２のフロー検索部２５は図６で示すように左記フロー
識別子を元に、内部レジスタ部２６において、該当のフ
ロー識別子に関する情報が内部レジスタに登録されてあ
るか否かを検索し、登録されている場合は、登録情報で
あるパケット数Ｋ、パケット長総和Ｂを処理ブロック１
に通知する（図１ののアクセス）。

【００４６】処理ブロック２は処理ブロック１およびキ
ャッシュ部２２からパケットの属するフローの情報を受
け取り、処理ブロック２〜７において、自分の有するパ
ケットと同じフローに属するパケットがあるか否かで異
なる処理を行う。自分の有するパケットと同じフローに
属するパケットがない場合は、処理ブロック１にて管理
メモリ２１から読み出された情報のみを元にしてシェー
ピングのスケジューリング予定時刻判定を行う。

【００４７】自分の有するパケットと同じフローに属す
るパケットがある場合は、同様にシェーピングのスケジ
ューリング予定時刻判定を行うことができない。という
のは、管理メモリ２１にはパイプライン処理部２０で処
理中のフローに関する結果が反映されていないからであ
る。そこで、後段の処理ブロック３〜７に含まれる同じ
フローのパケット情報も含めた上で、スケジューリング
予定時刻を決定する。具体的には、現状のトークン値
Ｐ、最新スケジューリング時間ＲＴ、パケット長＝「処
理ブロック２で処理中のパケット長ｂ」＋「処理ブロッ
ク３〜７に含まれる同じフローのパケット長の総和Ｂ」
を元にスケジューリング予定時刻を決定する。

【００４８】つまり、仮想的にパケット長ｂではなく、
パケット長＝ｂ＋Ｂの大きなパケットが入力したものと
して、スケジューリング予定時刻の決定を行う。これに
より、パイプライン処理部内に同じフローに属するパケ
ットがある場合でも、常に正しいスケジューリング予定
時刻を決定することができる。

【００４９】また、ＩＦカード１１の伝送路速度が上が
り図８，９のパケット情報転送時間ｔが短くなる場合に
は、さらに細かい処理ブロック１〜Ｎ（Ｎ＞８）に分割
することにより、個々の処理ブロックの処理時間ｔを短
くすることができる。結果として、インタフェースの高
速化に関わらずスケジューリング予定時刻を正しく判定
することができる。

【００５０】処理ブロック２は、キャッシュ部から得る
パケット数Ｋが０の時、処理ブロック２のパケットと同
一のフローに属するパケットが、後段の処理ブロックに
存在しないことを認識する。従って、処理ブロック１に
て管理メモリから得た最新スケジューリング予定時刻Ｒ
Ｔの次に転送できる時刻を決定すれば良い。

【００５１】まず、現状のトークン値がパケット転送を
行うのに足りているか否かの判定を行う。最新のトーク
ン値は管理メモリから得られるＰであり、処理中のパケ
ットの長さはｂなので、Ｘ＝Ｐ−ｂの計算を行い、Ｘ＞
０ならばトークン値が足りているので、ＲＴの次の時間
にパケットを転送することができ、Ｘ≦０ならば、トー
クンがたまってＸ＞０となるまでスケジューリング予定
時刻を遅らせる。またＸ＞０ならばＲＴの次の時間に即
時にパケット転送できることを後段の処理ブロックに通
知するために、fbit＝１とし、Ｘ≦０の時はfbit＝０と
する。

【００５２】また、キャッシュ部から得るパケット数Ｋ
＞０の時は、後段の処理ブロックに同一のフロー識別子
を有するパケットが自分以外にＫ個存在するとして認識
する。Ｋ個の転送予定時刻はパイプライン処理が終了し
ていないので、決定していない。従って、管理メモリの
最新スケジューリング予定時刻ＲＴは、同じフロー識別
子を有する直前のパケットのスケジューリング予定時刻
ではなく、Ｋ個前のパケットのスケジューリング予定時
刻である。そこで、Ｋ個前のパケットのスケジューリン
グ予定時刻から始まって、Ｋ＋１個目のパケットを転送
する時刻を決定すれば良い。

【００５３】まず、必要なトークン値を確認するため
に、Ｘ＝Ｐ−ｂの代わりにＸ＝Ｐ−（Ｂ＋ｂ）の計算を
行う。Ｘは該当のパケットを転送するために足りないト
ークン値を示すので、Ｘ＞０ならばトークン値が足りて
おり、ＲＴの次の時間にパケットを転送することができ
る。もしＸ≦０ならば、トークンがたまってＸ＞０とな
るまで、スケジューリング予定時刻を遅らせなければな
らない。Ｘ＞０ならばＲＴの次の時間に即時にパケット
転送できることを後段の処理ブロックに通知するため
に、fbit＝１とする。Ｘ≦０の時は、fbit＝０とする。

【００５４】処理ブロック２が処理しているパケットに
より、パイプライン処理部内のフローの情報が変わるの
で、キャッシュ部が内部レジスタの変更を行わなければ
ならない。そこで、処理ブロック２は処理中のパケット
のフロー識別子、パケット長ｂをキャッシュ部に転送す
る。

【００５５】処理ブロック３は処理ブロック２より通知
されるfbitおよびＸを元にパケットのスケジューリング
予定時刻と、このスケジューリング予定時刻における新
たなトークン値を決定するために、まず何回トークンＴ
Ｋを足せばＸ＞０となるかの計算を行う。この加算され
得る回数をＹとする。

【００５６】処理ブロック３は、fbit＝０の時Ｘ≦０な
ので、Ｘ＞０になるまでに何回トークン量ＴＫの加算が
必要か知るために、Ｙ＝（｜Ｘ｜＋１）÷ＴＫの計算を
行う（｜Ｘ｜はＸの絶対値を示す）。またfbit＝１の
時、既にスケジューリング予定時刻はＲＴの次の時間Ｒ
Ｔ＋１であることが決定しているので、Ｙ＝（ＲＴ＋１
−ＲＴ）÷ＴＫ＝１÷ＴＫの計算を行う。

【００５７】上記のＹは該当のフロー識別子のパケット
に関し、Ｘ＜０の時は最新スケジューリング予定時刻Ｒ
ＴにＹ回のトークン加算間隔時間Ｌを経た時刻にトーク
ン値Ｐが０以上になることを示している。

【００５８】処理ブロック４はＹを元に該当のパケット
のスケジューリング予定時刻とその時のトークン値を決
定する。スケジューリング予定時刻はＹの定義よりＺ＝
Ｙ×Ｌ＋ＲＴより得られる。また、トークン値は、fbit
＝１の時（Ｘ＞０の時と同義）、Ｗ＝｜Ｘ｜＋１となり
（Ｗ＝Ｙ×ＴＫ＋Ｘと同義）、fbit＝０の時（Ｘ≦０と
同義）、Ｗ＝１となる（Ｗ＝Ｙ×ＴＫ＋Ｘと同義）。

【００５９】処理ブロック５は、処理ブロック４で得ら
れたスケジューリング予定時刻Ｚとトークン値Ｗの補正
を行う。また処理ブロック５は時計部から現在時刻ＮＴ
を得る。もしＺが現在の時刻ＮＴより後の時間の場合
は、ＺとＷの補正の必要はない。後段の処理ブロックに
補正処理の必要がないことを通知するために、f2biｔ＝
０とする。

【００６０】しかしながら、ＮＴ＞Ｚの時、スケジュー
リング予定時刻は既に過去の時刻であるので、スケジュ
ーリング時間ＺはＮＴに補正し、合わせてＷも補正する
必要がある。そこで、新たにＹ２＝（ＮＴ−Ｚ）÷ＴＫ
の演算を行う。さらに、後段の処理ブロックに補正処理
の必要を通知するために、f2bit ＝１とする。ＮＴ≦Ｚ
の時はf2bit ＝０とする。

【００６１】処理ブロック６は、f2bit ＝１の時に、処
理ブロック５に引き続いて補正処理を進める。新たなス
ケジューリング予定時刻として、Ｚ＝ＮＴとする。また
トークン値として、Ｗ＝Ｗ＋ＮＴ−Ｚとする。F2bi＝０
の時は何も行わない。

【００６２】処理ブロック７は処理ブロック６で得られ
た結果を元に各テーブルの更新を行う。まず、Ｚとパケ
ット識別子をスケジューリング予定時刻メモリに登録す
る。またフロー識別子をアドレスとして、管理メモリに
アクセスし、新たにＴＫ、Ｌ、Ｗ、Ｚの値を書き込む。

【００６３】なお、図８，９で示すように、管理メモリ
の読み出しフェース（Ｒ）・書き込みフェーズ（Ｗ）が
重ならないように、各処理時間の前半と後半とで夫々の
タイミング規定をすることにより、管理メモリにアクセ
スする処理ブロック１と処理ブロック７とがアクセス競
合を引き起こすことはない。また、処理ブロック７にて
処理中のパケットはパイプライン処理部から読み出され
るので、キャッシュ部の内部レジスタの情報を更新する
必要がある。そこで、フロー識別子、パケット長ｂをキ
ャッシュ部に通知する。

【００６４】キャッシュ部はパイプライン処理部内の処
理ブロックと同期してパイプライン処理部内で処理中の
パケットの属するフローに関する管理を行う。キャッシ
ュ部は内部レジスタ部とフロー検索部と内部レジスタ更
新部から構成される。内部レジスタ部には、複数の内部
レジスタが存在し、この内部レジスタの数はパイプライ
ン処理部における処理ブロックの数と同じである。

【００６５】内部レジスタには、パイプライン処理部内
の処理ブロックで処理中のパケットに関するフローの情
報のみ格納されている。内部レジスタは、図５（Ｂ）に
示すように、４つのフィールドから構成される。第1 に
有効ビットである。有効ビットは内部レジスタが使用中
か否かを示し、有効ビットがｏｎの時、あるフロー識別
子が登録されており、有効ビットがｏｆｆの時は何も登
録されておらず、空き（empty ）であることを示す。

【００６６】第２にフロー識別子フィールドである。フ
ロー識別子フィールドには、パケットに付随して転送さ
れるフロー識別子が登録される。第３にパケット数Ｋで
ある。パケット数Ｋは、第２のフロー識別子に属するパ
ケットがパイプライン処理部に何個存在するかを示す。
第３にパケット長の総和Ｂである。パケット長の総和Ｂ
はパイプライン処理部内に存在するフロー識別子のフロ
ーのすべてのパケットの長さの総和である。

【００６７】フロー検索部２５は内部レジスタの中で特
定のフロー識別子に関するレジスタを探索する。内部レ
ジスタ更新部２７は個々の内部レジスタの更新を行う。
また、各レジスタ内に保持されるパケット数フィールド
に対する演算（Ｋ＝Ｋ＋１の加算、Ｋ＝Ｋ−１の減
算）、パケット長総和に対する演算（Ｂ＝Ｂ＋ｂ、Ｂ＝
Ｂ−ｂ）等を行う。

【００６８】まず、キャッシュ部が処理ブロック１から
フロー識別子を受け取ると、フロー検索部２５が内部レ
ジスタ部２６の内部レジスタにおいて、フロー識別子と
一致し、かつ有効ビットがｏｎとなるエントリの検索を
行う。一致するエントリが検索できた場合は、該当エン
トリの内部レジスタの内容（パケット数Ｋ、パケット長
の総和Ｂ）を読み出し、パケット数Ｋ、パケット長の総
和Ｂを処理ブロック２に返す。一致するエントリが見つ
からない場合は、パケット数Ｋ＝０として処理ブロック
２に返す。

【００６９】またキャッシュ部２２は処理ブロック２か
らフロー識別子、パケット長ｂを受信し、左記情報に基
づくパケット情報の追加処理を行う。また、処理ブロッ
ク７からフロー識別子、パケット長ｂを受信し、この情
報に基づくパケット情報の削除処理を行う。処理ブロッ
ク２からのフロー識別子をflowinfo1 、パケット長をpk
tlen1 と規定し、処理ブロック７からのフロー識別子を
flowinfo2 、パケット長をpktlen2 と規定すると、以下
の規則に元づいて行われる。

【００７０】Flowinfo1＝flowinfo2 の時、内部レジス
タ部には既にflowinfo1 のフロー情報が存在しており、
処理ブロック2 からの通知によるパケット追加と処理ブ
ロック７からのパケット削除により、内部レジスタのパ
ケット数Ｋは変わらない。パケット長の総和Ｂは、処理
ブロック２からのパケット長追加と処理ブロック７から
のパケット長削除を反映させる必要がある。

【００７１】まず、フロー検索部は、内部レジスタ部の
内部レジスタにおいて、flowinfo1のフロー識別子と一
致し、かつ有効ビットがｏｎとなるエントリの検索を行
う。このエントリに対して、パケット長の総和Ｂ＝Ｂ＋
pktlen1 −pktlen2 の計算を行い、該当エントリのレジ
スタ内容を更新する。

【００７２】Flowinfo1 ≠flowinfo2 の時、処理ブロッ
ク２からの通知によるフロー情報の追加処理と、処理ブ
ロック７からの通知によるフロー情報の削除処理を同時
に行う。まず処理ブロック２からの通知によるフロー情
報の追加処理について説明する。フロー検索部は、flow
info1 とフロー識別子が一致し、かつ有効ビットがｏｎ
となるエントリを検索する。そして、レジスタ更新部
は、このエントリに対して、パケット数Ｋ＝Ｋ＋１、パ
ケット長の総和Ｂ＝Ｂ＋pktlen1 の演算を行い、レジス
タ内容の変更を行う。

【００７３】もし、flowinfo1 とフロー識別子が一致
し、かつ有効ビットがｏｎとなるエントリが無い場合
は、flowinfo1 、pktlen1 のフロー情報を新たに登録す
るために、有効ビットがｏｆｆとなる空きエントリを検
索する。このエントリに、フロー識別子、パケット数Ｋ
＝１、パケット長の総和Ｂ＝pktlen1 を登録する。

【００７４】Flowinfo1 ≠flowinfo2 の時、処理ブロッ
ク２からの通知によるフロー情報の追加処理と、処理ブ
ロック７からの通知によるフロー情報の削除処理を同時
に行う。まず処理ブロック２からの通知によるフロー情
報の追加処理について説明する。

【００７５】フロー検索部２２は、flowinfo1 とフロー
識別子が一致しかつ有効ビットｏｎとなるエントリを検
索する。そして、レジスタ更新部は、このエントリに対
して、パケット数Ｋ＝Ｋ＋１、パケット長の総和Ｂ＝Ｂ
＋pktlen1 の演算を行い、レジスタ内容の変更を行う。
もし、flowinfo1 とフロー識別子が一致し、かつ有効ビ
ットｏｎとなるエントリが無い場合は、flowinfo1 、pk
tlen1 のフロー情報を新たに登録するために、有効ビッ
トｏｆｆとなる空きエントリを検索する。こののエント
リに、フロー識別子、パケット数Ｋ＝１、パケット長の
総和Ｂ＝pktlen1 を登録する。

【００７６】次に、処理ブロック７からの通知によるフ
ロー情報の削除処理について説明する。フロー検索部
は、flowinfo2 とフロー識別子が一致しかつ有効ビット
ｏｎとなるエントリを検索する。そして、レジスタ更新
部は、このエントリに対して、パケット数Ｋ＝Ｋ−１、
パケット長の総和Ｂ＝Ｂ−pktlen2 の演算を行い、レジ
スタ内容の変更を行う。ただし、元々のパケット数Ｋ＝
１の時は、パイプライン処理部からflowinfo2 のフロー
に属するパケットが無くなることを意味しているので、
単に有効ビットをｏｆｆとすれば良い。処理ブロック７
からの通知による処理は、既に内部レジスタに存在する
フロー情報の更新であるため、フロー検索部の処理でエ
ントリが無いケースを想定する必要はない。

【００７７】以上の処理は、限られたフロー数（最大で
もパイプライン処理部内の処理ブロックの数）の内部レ
ジスタに関する登録、更新処理であり、キャッシュ部全
体を組合せ回路等により最適化して設計することによ
り、実時間で簡易に実現することが可能である。以上の
処理ブロック、キャッシュ部の処理のタイミングを図
８，９に示す。

【００７８】図８は、パイプライン中に同一のフローに
属するパケットが１つしかない場合の処理タイミングで
ある。パケット情報として、フロー１、フロー２、フロ
ー３、フロー４、フロー５、フロー６、フロー７が連続
しているものの、パイプラインの処理段数は処理１〜処
理７の７段しかないため、個々の処理ブロックはそれぞ
れ異なるフローのパケットを処理することになる。図８
で示すように、管理メモリに関しては、読み出しフェー
ズ（１）と書き込みフェーズ（４）が処理周期の前半・
後半に明確に分離されているため、アクセス競合は発生
しない。

【００７９】同様に、スケジューリング予定時刻メモリ
も処理周期の前半（６）でのみ規定されているのでアク
セス競合は発生しない。内部レジスタの場合、読み出し
フェース（処理周期の前半（２））と書き込みフェーズ
（処理周期の後半（３）または（５））は明確に分離さ
れている。しかし、書き込みフェーズにおいて、処理ブ
ロック２と処理ブロック７とがそれぞれ同時に書き込み
のアクセスを行うため、アクセス競合が発生する。この
場合でも、既に述べたように内部レジスタの数はパイプ
ライン処理部内の処理ブロック数（図中では７個）に限
られているので、内部レジスタのアクセス処理を組合せ
回路等で最適化して構成することができ、通常のメモリ
と異なり処理可能となる。

【００８０】なお、図８はフロー２パケットの入力に関
するアクセスのみ記載しており、実際には個々のフロー
のパケットに対して、処理ブロック１〜処理ブロック７
が常に動作しているため、毎処理周期で常に管理メモ
リ、内部レジスタ、スケジューリング予定時刻メモリへ
のアクセスが発生している。

【００８１】図９は、図８の例とは異なってパイプライ
ン中に同一のフローに属するパケットが複数ある場合の
処理タイミングの例である。図９では、斜線で示した２
個のフロー２パケットが同時にパイプライン中に存在す
る。図９の（５）で示すように、特に内部レジスタの書
き込み処理にて、フロー２に関して、処理ブロック２と
処理ブロック７とから同時に更新するアクセスが発生し
ている。この処理に関しても、既に述べたように、処理
ブロック２からのフロー識別子（flowinfo1 ）と処理ブ
ロック７からのフロー識別子（flowinfo2 ）が一致した
場合に、それぞれのパケット長ｂ（処理ブロック２の場
合pktlen1 、処理ブロック７の場合pktlen2 ）を元にし
た書き込みルールを規定することにより、両者の要求を
満足した内部レジスタの更新が可能である。

【００８２】個々の処理ブロックの機能は、パイプライ
ン処理部に入力するパケットの速度、パイプライン処理
部におけるアルゴリズムの困難さに応じて決定される。
また実施例では処理ブロック１〜７で行っているが、必
要に応じて処理ブロック数を増やし、処理ブロック１〜
Ｎ（Ｎ≧８）としても良い。パイプライン処理部に入力
するパケットの速度が速いほど、またパイプライン処理
部におけるアルゴリズムが困難であるほど、処理ブロッ
クの数を増やす必要がある。また、内部レジスタ部にお
ける内部レジスタの数は処理ブロックの数と一致するの
で、内部レジスタの数も処理ブロックの数と同様に増え
る。

【００８３】上記実施例では、内部レジスタ部の構成と
して、複数の内部レジスタが独立に存在し、フロー識別
子を元に内部レジスタを検索したり更新できる機能を規
定している。内部レジスタ部の左記機能をすべて連想メ
モリを使用して実現しても良い。上記実施例ては、シェ
ーピング処理に基づいて記述している。しかしながら、
本発明の特徴は、上述したように、イプライン処理部に
付随してキャッシュ部を設け、キャッシュ部内にはパイ
プライン処理部で仕掛かり中のパケットのフロー情報を
管理し、パイプライン処理部ではキャッシュ部のフロー
情報に基づき、仮想的なスケジューリングパラメータで
処理を行うという点にある。つまり、シェーピング処理
のアルゴリズムに依存せずに、さまざまな複雑なアルゴ
リズムに適応できる。例えば、シェーピング処理ではな
く、パケット廃棄に関するトークンバケットベースのポ
リシング処理も、同様に実現可能である。

【００８４】

【発明の効果】以上述べたように、、パケットのフロー
単位にシェーピングを行う技術に関して、パケット単位
に処理が移動するパイプライン処理部に付随して連動す
るキャッシュ部を設け、このキャッシュ部においてパイ
プライン処理部内で処理中のパケットのフロー情報を管
理する内部レジスタを有し、個々のパケットのスケジュ
ーリング時間の計算において、キャッシュ部からの通知
により同一のフローに属するパケットが存在しない時は
従来方法と同様に、同フローに属する１個前のパケット
のスケジューリング予定時刻とトークン値を元に、次の
パケットのスケジューリング予定時刻を計算し、キャッ
シュ部からの通知によりパイプライン処理部に同一のフ
ローに属するパケットが存在する時は、それらのすべて
のパケットをつなげた大パケットが仮想的に入力したも
のと見なして、次のパケットのスケジューリング予定時
刻を計算することにより、同じフローに属するパケット
が連続して入力しても、常に正しいスケジューリング時
間を計算できるという効果がある。

【００８５】また、本発明によれば、パイプライン処理
部のパイプラインの段数（図１におけるパイプライン処
理部内の処理ブロックの数）がいくつであっても実現可
能であるので、伝送路の高速化にあわせてパイプライン
の段数を増加させることで、将来の伝送路速度の高速化
に際しても、任意のスケジューリングパラメータによる
スケジューリング判定処理を実現することができる。

【００８６】更にはまた、本発明による技術を用いずに
高速な伝送路におけるシェーピング処理を実現する場合
は、個々の高速なスケジューリング判定回路をフロー数
だけ用意せざる得ないが、一般にフロー数は数ｋ〜数１
０ｋにわたるため、極めて大規模な回路が必要であった
のに比べ、本発明では、フロー単位に管理情報をメモリ
から読み出して行うパイプライン処理と、パイプライン
処理の段数のみで規定されるキャッシュ部で実現される
ため、小規模な回路で実現でき、結果として、ハードウ
ェアコストの削減、消費電力の削減を実現することがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】本発明によるシェーピング機能のシステム上の
配置位置を示す図である。

【図３】基幹装置の構成とシェーピング判定部の位置関
係を示す図である。

【図４】図１のブロック間信号の内容を示す図である。

【図５】（Ａ）は管理メモリのフィールド構成を示し、
（Ｂ）は内部レジスタのフィールド構成を示し、（Ｃ）
はスケジューリング予定時刻メモリのフィールド構成を
示す図である。

【図６】パイプライン処理部およびキャッシュ部の処理
フローである。

【図７】図６の処理フローにおける変数（パラメータ）
を説明する図である。

【図８】本発明の実施例の動作を示すタイミングの一例
である。

【図９】本発明の実施例の動作を示すタイミングの他の
例である。

【図１０】パイプライン処理を説明する図である。

【図１１】シェーピングに関するパイプライン処理の問
題点を説明する図である。

【符号の説明】

１０スイッチ部１２バッファ部１３シェーピング判定部１４パケット読出し制御部１５時計２０パイプライン処理部２１管理メモリ２２キャッシュ部２３スケジューリング予定時刻メモリ２４時計部２５フロー検索部２６内部レジスタ部２７レジスタ更新部

Claims

(57)【特許請求の範囲】

【請求項１】複数フローの入力パケットに関して、パ
イプライン処理部によりパイプライン処理を行いつつこ
れ等各フローのシェーピングを行ってスケジューリング
予定時刻を算出するようにしたパイプライン処理型シェ
ーピング装置であって、前記フロー毎に前記パイプライ
ン処理部で仕掛かり中のフロー情報を管理格納する格納
手段と、前記パイプライン処理部へ入力されたパケット
のフローに対応する前記フロー情報を参照して、当該フ
ローに属する全てのパケットをつないだ仮想的なパケッ
トが入力されたものとして前記スケジューリング予定時
刻を算出する算出手段とを含むことを特徴とするパイプ
ライン処理型シェーピング装置。
【請求項２】前記算出手段は、前記パイプライン処理
部へのパケットの入力に応答してこのパケットが属する
フローの前記フロー情報を前記格納手段から読出す手段
と、この読出し情報を参照して前記スケジューリング予
定時刻を算出する手段とを有することを特徴とする請求
項１記載のパイプライン処理型シェーピング装置。
【請求項３】前記パケットの前記パイプライン処理部
への入力に応答して、前記格納手段のフロー情報を前記
フロー毎に更新する格納情報更新手段を含むことを特徴
とする請求項１または２記載のパイプライン処理型シェ
ーピング装置。
【請求項４】前記格納手段は前記パイプライン処理部
の処理ブロック数に等しい内部レジスタを有し、前記内
部レジスタの各々は、パイプライン処理仕掛かり中の同
一フローに属するパケットの前記フロー情報を格納する
ようにしたことを特徴とする請求項１〜３いずれか記載
のパイプライン処理型シェーピング装置。
【請求項５】前記フロー情報は前記パケット長の総和
を含むことを特徴とする請求項１〜４いずれか記載のパ
イプライン処理型シェーピング装置。
【請求項６】前記複数フローの入力パケットに関し
て、パイプライン処理部によりパイプライン処理を行い
つつこれ等各フローのシェーピングを行ってスケジュー
リング予定時刻を算出するようにしたパイプライン処理
型シェーピング方法であって、前記フロー毎に前記パイ
プライン処理部で仕掛かり中のフロー情報を管理格納す
るステップと、前記パイプライン処理部へ入力されたパ
ケットのフローに対応する前記フロー情報を参照して、
当該フローに属する全てのパケットをつないだ仮想的な
パケットが入力されたものとして前記スケジューリング
予定時刻を算出する算出ステップとを含むことを特徴と
するパイプライン処理型シェーピング方法。
【請求項７】前記算出ステップは、前記パイプライン
処理部へのパケットの入力に応答してこのパケットが属
するフローの前記フロー情報を前記格納手段から読出す
ステップと、この読出し情報を参照して前記スケジュー
リング予定時刻を算出するステップとを有することを特
徴とする請求項６記載のパイプライン処理型シェーピン
グ方法。
【請求項８】前記パケットの前記パイプライン処理部
への入力に応答して、前記格納手段のフロー情報を前記
フロー毎に更新するステップを含むことを特徴とする請
求項６または７記載のパイプライン処理型シェーピング
方法。
【請求項９】前記格納手段は前記パイプライン処理部
の処理ブロック数に等しい内部レジスタを有し、前記内
部レジスタの各々に、パイプライン処理仕掛かり中の同
一フローに属するパケットの前記フロー情報を格納する
ようにしたことを特徴とする請求項６〜８いずれか記載
のパイプライン処理型シェーピング方法。
【請求項１０】前記フロー情報は前記パケット長の総
和を含むことを特徴とする請求項６〜９いずれか記載の
パイプライン処理型シェーピング方法。
【請求項１１】前記複数フローの入力パケットに関し
て、パイプライン処理部によりパイプライン処理を行い
つつこれ等各フローのシェーピングを行ってスケジュー
リング予定時刻を算出するようにしたパイプライン処理
型シェーピング方法の制御プログラムを記録した記録媒
体であって、前記制御プログラムは、前記フロー毎に前
記パイプライン処理部で仕掛かり中のフロー情報を管理
格納するステップと、前記パイプライン処理部へ入力さ
れたパケットのフローに対応する前記フロー情報を参照
して、当該フローに属する全てのパケットをつないだ仮
想的なパケットが入力されたものとして前記スケジュー
リング予定時刻を算出する算出ステップとを含むことを
特徴とする記録媒体。
【請求項１２】前記算出ステップは、前記パイプライ
ン処理部へのパケットの入力に応答してこのパケットが
属するフローの前記フロー情報を前記格納手段から読出
すステップと、この読出し情報を参照して前記スケジュ
ーリング予定時刻を算出するステップとを有することを
特徴とする請求項１１記載の記録媒体。
【請求項１３】前記パケットの前記パイプライン処理
部への入力に応答して、前記格納手段のフロー情報を前
記フロー毎に更新するステップを含むことを特徴とする
請求項１１または１２記載の記録媒体。
【請求項１４】前記格納手段は前記パイプライン処理
部の処理ブロック数に等しい内部レジスタを有し、前記
内部レジスタの各々に、パイプライン処理仕掛かり中の
同一フローに属するパケットの前記フロー情報を格納す
るようにしたことを特徴とする請求項１１〜１３いずれ
か記載の記録媒体。
【請求項１５】前記フロー情報は前記パケット長の総
和を含むことを特徴とする請求項１１〜１４いずれか記
載の記録媒体。