JP3495507B2 - Image conversion timing detection device - Google Patents
Image conversion timing detection deviceInfo
- Publication number
- JP3495507B2 JP3495507B2 JP13011096A JP13011096A JP3495507B2 JP 3495507 B2 JP3495507 B2 JP 3495507B2 JP 13011096 A JP13011096 A JP 13011096A JP 13011096 A JP13011096 A JP 13011096A JP 3495507 B2 JP3495507 B2 JP 3495507B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- field
- shift register
- average
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明はフィルム画像、ＣＧ
画像等を駒数変換により変換したテレビジョン信号を用
いた画像処理に係わり、例えばフィルム画像やＣＧ画像
をいわゆる２−３変換、もしくは２−２変換して得られ
たテレビジョン信号から、２−３変換、２−２変換のタ
イミングを検出する画像変換タイミング検出装置に関す
るものである。TECHNICAL FIELD The present invention relates to a film image, CG
The present invention relates to image processing using a television signal obtained by converting an image or the like by converting the number of frames, for example, a television signal obtained by performing a so-called 2-3 conversion or a 2-2 conversion of a film image or a CG image, The present invention relates to an image conversion timing detection device that detects the timing of 3 conversion and 2-2 conversion.
【０００２】[0002]
【従来の技術】いわゆる２−３変換とは、図１に示すよ
うに、フィルム等の２４駒／秒の画像の連続する２駒
を、６０フィールド／秒のテレビジョン信号の連続する
５フィールドに変換する駒数変換のことである。この変
換は、２４駒／秒の画像の１つの駒をテレビジョン信号
の２つのフィールドに割り当て、次の駒をテレビジョン
信号の３つのフィールドに割り当てることを繰り返すこ
とで行う。2. Description of the Related Art In the so-called 2-3 conversion, as shown in FIG. 1, two consecutive frames of 24 frames / second image such as film are converted into five consecutive fields of a television signal of 60 fields / second. It is the conversion of the number of pieces to be converted. This conversion is performed by repeatedly allocating one frame of the 24 frame / sec image to two fields of the television signal and allocating the next frame to three fields of the television signal.
【０００３】いわゆる２−２変換とは、図２に示すよう
に、フィルム等の３０駒／秒の画像の１駒を、６０フィ
ールド／秒のテレビジョン信号の２フィールドに変換す
る駒数変換のことである。この変換は、３０駒／秒の画
像の１つの駒をテレビジョン信号の２つのフィールドに
割り当てることで行う。The so-called 2-2 conversion is a conversion of the number of frames for converting one frame of an image of 30 frames / second such as film into two fields of a television signal of 60 fields / second as shown in FIG. That is. This conversion is performed by allocating one frame of an image of 30 frames / sec to two fields of the television signal.
【０００４】２−３変換、２−２変換のタイミング検出
とは、このような２−３変換、２−２変換によって作ら
れたテレビジョン信号を基に、変換されたテレビジョン
信号のどのフィールドが元のフィルム等の１駒に対応し
ているかを検出することである。Timing detection of 2-3 conversion and 2-2 conversion means which field of the converted television signal is based on the television signal created by such 2-3 conversion and 2-2 conversion. Is to detect whether or not it corresponds to one frame of the original film or the like.
【０００５】従来、この種の２−３変換タイミング自動
検出装置としては、本願出願人による特願平７−３３０
８８１号特許出願「画像変換装置」の実施例における、
２−３変換のタイミング信号検出部がある。Conventionally, as a 2-3 conversion timing automatic detection device of this type, Japanese Patent Application No. 7-330 filed by the applicant of the present application has been used.
In the embodiment of the 881 patent application “image conversion device”,
There is a timing signal detection unit for 2-3 conversion.
【０００６】この２−３変換タイミング検出部は、原理
的には図３に示す構成であり、テレビジョン信号の輝度
信号を入力とする。１，２はフィールドディレーであ
る。第ｎフィールドの輝度信号をｆ（ｎ）と表わすとし
て、３の差分絶対値和回路で、第ｎフィールドの輝度信
号ｆ（ｎ）と第ｎ−２フィールドの輝度信号ｆ（ｎ−
２）の画素毎の輝度レベルの差分の絶対値を求め、１フ
ィールド内の全画素の差分絶対値の総和を求める。差分
絶対値和と４の閾値メモリから読み出された閾値を、５
の比較部で比較し、差分絶対値和が閾値より小さいと
き、第ｎフィールドが、図４に示すように２−３変換に
おいて、同じ１つの駒が割り当てられた３つのフィール
ドの最後のフィールドであることを検出する。閾値は任
意の値に設定できる。The 2-3 conversion timing detecting section has a configuration shown in FIG. 3 in principle, and receives a luminance signal of a television signal as an input. 1 and 2 are field delays. Assuming that the luminance signal of the nth field is represented by f (n), the luminance signal f (n) of the nth field and the luminance signal f (n− of the nth field of the 3rd difference absolute value sum circuit.
The absolute value of the difference in the brightness level for each pixel in 2) is obtained, and the sum of the absolute difference values of all the pixels in one field is obtained. The sum of absolute differences and the threshold value read from the threshold value memory of 4 are set to 5
When the sum of absolute differences is smaller than the threshold value, the nth field is the last field of the three fields to which the same one piece is assigned in 2-3 conversion as shown in FIG. Detect that there is. The threshold can be set to any value.
【０００７】[0007]
【発明が解決しようとする課題】差分絶対値和はフィル
ム画像をテレビジョン信号に変換するテレシネ装置によ
って変動し、また同じテレシネ装置を用いて変換しても
素材画像によって差分絶対値和が変動するため、従来の
２−３変換タイミング検出装置には以下のような問題点
がある。The sum of absolute differences varies depending on the telecine device that converts a film image into a television signal, and the sum of absolute differences varies depending on the material image even if the same telecine device is used for conversion. Therefore, the conventional 2-3 conversion timing detection device has the following problems.
【０００８】たとえば図５，図６，図７，図８は、共に
２−３変換されたテレビジョン信号の差分絶対値和の例
である。図の縦軸は差分絶対値和を画素数で割った、差
分絶対値の１画素当りの平均値であり、横軸は図３の入
力テレビジョン信号のフィールド番号を示している。例
えば、フィールド番号が２０の位置の値は、第２０フィ
ールドの輝度信号と第１８フィールドの輝度信号の間の
差分絶対値の画素平均を示している。また、図５，図
６，図７，図８の画像の２−３変換のタイミングは、第
５，第１０，第１５，第２０，第２５，第３０，…フィ
ールドが図４に示す２−３変換において、同じ１つの駒
が割り当てられた３つのフィールドの最後のフィールド
である。For example, FIG. 5, FIG. 6, FIG. 7 and FIG. 8 are examples of the sum of absolute differences of the television signals which have been 2-3 converted. The vertical axis of the figure is the average value of the absolute difference values per pixel obtained by dividing the sum of absolute difference values by the number of pixels, and the horizontal axis is the field number of the input television signal of FIG. For example, the value at the position where the field number is 20 indicates the pixel average of the absolute difference values between the luminance signal of the 20th field and the luminance signal of the 18th field. Further, regarding the timing of 2-3 conversion of the images of FIGS. 5, 6, 7, and 8, the 5th, 10th, 15th, 20th, 25th, 30th, ... In the -3 conversion, it is the last field of the three fields to which the same one piece is assigned.
【０００９】従来の２−３変換タイミング検出装置で
は、図５に示す画像では、閾値の値を画素平均で３．５
以上としないと、２−３変換のタイミングを検出するこ
とができない。しかし閾値の値を画素平均で３．５以上
にすると、図６に示す画像では例えば第２１，第２２，
第２３，第２４フィールドで誤検出を生じる。逆に、図
６に示す画像で誤検出を防ぎ正しく２−３変換タイミン
グ検出を行うには、閾値の値を画素平均で１．２程度に
する必要があるが、閾値の値が画素平均で１．２のと
き、図５に示す画像については２−３変換のタイミング
を検出することができない。このように、従来の２−３
変換タイミング検出装置では素材画像が異なる毎に閾値
を調整する必要がある。In the conventional 2-3 conversion timing detecting device, in the image shown in FIG. 5, the threshold value is 3.5 in terms of pixel average.
Otherwise, the timing of 2-3 conversion cannot be detected. However, if the threshold value is set to 3.5 or more on the pixel average, for example, in the image shown in FIG.
False detection occurs in the 23rd and 24th fields. On the contrary, in order to prevent erroneous detection and correctly perform 2-3 conversion timing detection in the image shown in FIG. 6, it is necessary to set the threshold value to about 1.2 on a pixel average, but the threshold value is on a pixel average. When 1.2, the timing of 2-3 conversion cannot be detected for the image shown in FIG. In this way, the conventional 2-3
In the conversion timing detection device, it is necessary to adjust the threshold value every time the material image is different.
【００１０】また、図６に示す画像では、閾値の値を画
素平均で１．０未満にすると、例えば第５，第１０，第
１５，第４０，第４５フィールドで２−３変換のタイミ
ングを検出することができない。また閾値の値を画素平
均で１．５以上にすると、例えば第２４フィールドで２
−３変換のタイミングを誤検出する。そのため、閾値の
値は画素平均で１．０〜１．５の間に調整する必要があ
る。このように、従来の２−３変換タイミング検出装置
で正しく２−３変換のタイミングを検出するためには閾
値の細い調整が要求される。Further, in the image shown in FIG. 6, if the threshold value is less than 1.0 in terms of pixel average, for example, the timing of 2-3 conversion in the 5th, 10th, 15th, 40th and 45th fields is set. Cannot be detected. When the threshold value is 1.5 or more on the pixel average, for example, 2 in the 24th field.
-3 The timing of conversion is erroneously detected. Therefore, it is necessary to adjust the threshold value between 1.0 and 1.5 on a pixel average. Thus, in order for the conventional 2-3 conversion timing detection device to correctly detect the timing of 2-3 conversion, fine adjustment of the threshold is required.
【００１１】また、図７に示す画像では、閾値の値を画
素平均で５．１以上にすると第９８フィールドで２−３
変換タイミングの誤検出を生じ、閾値の値を画素平均で
５．１未満にすると第３０フィールド、第７０フィール
ドで２−３変換タイミングの検出漏れを生じる。同様に
図８に示す画像では、閾値の値を画素平均で５．９以上
にすると例えば第１２８，第１２９，第１３１フィール
ドで誤検出を生じ、閾値の値を画素平均で５．９未満に
すると第１２０フィールド、第１２５フィールドで２−
３変換タイミングの検出漏れを生じる。このように、従
来の２−３変換タイミング検出装置では、閾値を調整し
ても誤検出もしくは検出漏れを防ぐことができない画像
も存在する。Further, in the image shown in FIG. 7, if the threshold value is set to 5.1 or more on the pixel average, 2-3 in the 98th field.
If the conversion timing is erroneously detected and the threshold value is less than 5.1 on the pixel average, 2-3 conversion timing is missed in the 30th field and the 70th field. Similarly, in the image shown in FIG. 8, when the threshold value is set to 5.9 or more in pixel average, erroneous detection occurs in the 128th, 129th, and 131st fields, and the threshold value is set to less than 5.9 in pixel average. Then, in the 120th field and the 125th field, 2-
3 Omission of detection of conversion timing occurs. As described above, in the conventional 2-3 conversion timing detection device, there are images that cannot prevent erroneous detection or omission of detection even if the threshold value is adjusted.
【００１２】映画などの長時間のフィルム画像は、複数
のフィルムに分割されている。それぞれのフィルムごと
にテレシネ装置によってテレビジョン信号に変換するた
め、フィルムを乗り換える時に、２−３変換タイミング
の位相ずれが発生する場合がある。また、フィルムカメ
ラを用いたテレビジョン番組制作など、フィルム画像を
テレシネ装置によってテレビジョン信号に変換した後に
編集作業を行うことがある。この場合には編集点で２−
３変換タイミングの位相ずれが発生し得る。従って、画
像変換に伴って必要とされる２−３変換のタイミングは
常時検出する必要があるが、従来の２−３変換タイミン
グ検出装置では上記の問題点のため、全ての画像に対し
て自動的に２−３変換のタイミングを検出することが困
難である。A long-term film image such as a movie is divided into a plurality of films. Since each film is converted into a television signal by the telecine device, a phase shift of 2-3 conversion timing may occur when changing films. In addition, editing work may be performed after converting a film image into a television signal by a telecine device, such as television program production using a film camera. In this case, edit point 2-
A phase shift of 3 conversion timing may occur. Therefore, it is necessary to constantly detect the timing of 2-3 conversion required for image conversion, but the conventional 2-3 conversion timing detection device automatically detects all the images due to the above problems. It is difficult to detect the timing of 2-3 conversion.
【００１３】そこで本発明の目的は以上のような問題を
解決した画像変換タイミング検出装置を提供することに
ある。Therefore, an object of the present invention is to provide an image conversion timing detection device which solves the above problems.
【００１４】[0014]
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、画像信号を駒数変換して
得られたテレビジョン信号における変換タイミング信号
を検出する画像変換タイミング検出装置であって、前記
テレビジョン信号の現フィールドと当該現フィールドか
ら１フィールドまたは２フィールド前のフィールドとの
間の画素値の差分の絶対値の１フィールド分の平均値を
求める平均値手段と、該平均値手段によって順次求めら
れた時間的に最も新しい平均値を含む多くとも２０個の
平均値のうち、当該最も新しい平均値が他の平均値より
小さいという条件を満たし、かつ、当該条件が現フィー
ルドより多くとも２１フィールド前にも満たされている
ときに、前記現フィールドが前記変換タイミングである
ことを示す信号を出力する出力手段とを具えたことを特
徴とする。In order to achieve the above object, the invention according to claim 1 is an image conversion timing detecting device for detecting a conversion timing signal in a television signal obtained by converting the number of frames of an image signal. An average value means for obtaining an average value of one field of absolute values of pixel value differences between the current field of the television signal and a field one field or two fields before the current field; Of at most 20 average values including the temporally newest average value sequentially obtained by the average value means, the condition that the newest average value is smaller than the other average values is satisfied, and the current condition is present. A signal indicating that the current field is the conversion timing is output when the field is filled 21 fields before at most. Characterized in that comprises an output means for.
【００１５】 また、請求項２にかかる発明は、請求項
１において、前記平均値手段は、前記テレビジョン信号
を１フレーム遅延する遅延回路と、該遅延回路の入出力
におけるテレビジョン信号間の画素値の差分の絶対値の
１フィールド分の平均値を求める差分絶対値の平均値回
路とを有し、前記出力手段は、前記平均値回路からの多
くとも２０個の平均値を保持する第１シフトレジスタ
と、該第１シフトレジスタ内の多くとも２０個の平均値
のうち、時間的に最も新しい平均値が、他の平均値より
小さいときは真値を出力し、それ以外のときは偽値を出
力する比較部と、該比較部からの多くとも２１個の出力
値を保持する第２シフトレジスタと、該第２シフトレジ
スタ内の多くとも２１個の出力値のうち、時間的に最も
新しい出力値と最も古い出力値とが共に真値のときに前
記変換タイミング信号を出力する手段とを有することを
特徴とする。The invention according to claim 2 provides the averaging means according to claim 1, wherein the averaging means delays the television signal by one frame and pixels between the television signals at the input and output of the delay circuit. An average value circuit for calculating the absolute value of one field of the absolute value of the difference between the values, wherein the output means holds at most 20 average values from the average value circuit. Of the 20 average values in the shift register and the first shift register, the true value is output when the latest average value is smaller than the other average values, and false otherwise. The comparison unit that outputs a value, the second shift register that holds at most 21 output values from the comparison unit, and the most 21 output values in the second shift register have the highest temporal value. New output value and oldest Means for outputting the conversion timing signal when both output values are true values.
【００１６】 さらに、請求項３にかかる発明は、請求
項１において、前記平均値手段は、前記テレビジョン信
号を１フィールド遅延する遅延回路と、該遅延回路の入
出力におけるテレビジョン信号間の画素値の差分の絶対
値の１フィールド分の平均値を求める差分絶対値の平均
値回路とを有し、前記出力手段は、前記平均値回路から
の多くとも２０個の平均値を保持する第１シフトレジス
タと、該第１シフトレジスタ内の多くとも２０個の平均
値のうち、時間的に最も新しい平均値が、他の平均値よ
り小さいときは真値を出力し、それ以外のときは偽値を
出力する比較部と、該比較部からの多くとも２１個の出
力値を保持する第２シフトレジスタと、該第２シフトレ
ジスタ内の多くとも２１個の出力値のうち、時間的に最
も新しい出力値と最も古い出力値とが共に真値のときに
前記変換タイミング信号を出力する手段とを有すること
を特徴とする。Further, the invention according to claim 3 provides the averaging means according to claim 1, wherein the averaging means delays the television signal by one field and a pixel between the television signals at the input and output of the delay circuit. An average value circuit for calculating the absolute value of one field of the absolute value of the difference between the values, wherein the output means holds at most 20 average values from the average value circuit. Of the 20 average values in the shift register and the first shift register, the true value is output when the latest average value is smaller than the other average values, and false otherwise. The comparison unit that outputs a value, the second shift register that holds at most 21 output values from the comparison unit, and the most 21 output values in the second shift register have the highest temporal value. New output value and And a means for outputting the conversion timing signal when both the old output value and the old output value are true values.
【００１７】 さらに、請求項４にかかる発明は、請求
項２において、前記第１シフトレジスタは、前記平均値
回路からの時間的に連続した５個の平均値をそれぞれ保
持するシフトレジスタであり、前記第２シフトレジスタ
は、前記比較部からの時間的に連続した６個の出力値を
それぞれ保持するシフトレジスタであることを特徴とす
る。Further, the invention according to claim 4 is the shift register according to claim 2, wherein the first shift register holds five time-sequential average values from the average value circuit, respectively. The second shift register is a shift register that holds six temporally consecutive output values from the comparison unit.
【００１８】 さらに、請求項５にかかる発明は、請求
項３において、前記第１シフトレジスタは、前記平均値
回路からの時間的に連続した２個の平均値をそれぞれ保
持するシフトレジスタであり、前記第２シフトレジスタ
は、前記比較部からの時間的に連続した３個の出力値を
それぞれ保持するシフトレジスタであることを特徴とす
る。Further, the invention according to claim 5 is the shift register according to claim 3, wherein the first shift register holds two time-sequential average values from the average value circuit, respectively. The second shift register is a shift register that holds three temporally consecutive output values from the comparison unit.
【００１９】[0019]
【発明の実施の形態】本発明による２−３変換のタイミ
ングを検出するための装置の概略ブロック図を図９に示
す。この装置はテレビジョン信号の輝度信号を入力信号
とする。以下では、現フィールドとして、入力に第ｎフ
ィールドの輝度信号が入力されたときを想定して説明す
る。第ｎフィールドの輝度信号をｆ（ｎ）と表わすとし
て、１０１，１０２のフィールドディレーにより第ｎ−
２フィールドの輝度信号ｆ（ｎ−２）を作成する。１０
３の差分絶対値の平均値回路は第ｎフィールドの輝度信
号ｆ（ｎ）と第ｎ−２フィールドの輝度信号ｆ（ｎ−
２）を入力信号とし、画素毎の輝度レベルの差分の絶対
値を求め、１フィールド内の全画素での差分絶対値の平
均値を出力する。FIG. 9 is a schematic block diagram of an apparatus for detecting the timing of 2-3 conversion according to the present invention. This device uses a luminance signal of a television signal as an input signal. Hereinafter, description will be made assuming that the luminance signal of the nth field is input to the input as the current field. Assuming that the luminance signal of the nth field is represented by f (n), the field delay of 101 and 102 causes the
A luminance signal f (n-2) of two fields is created. 10
The average value circuit of the difference absolute value 3 has a luminance signal f (n) of the nth field and a luminance signal f (n− of the n-2th field.
Using 2) as an input signal, the absolute value of the difference in the brightness level for each pixel is calculated, and the average of the absolute values of the differences in all the pixels in one field is output.
【００２０】１０５の差分値シフトレジスタは平均値回
路１０３から順次入力された、第ｎフィールドと第ｎ−
２フィールドの輝度信号の差分絶対値の平均値ｄ
（ｎ）、第ｎ−１フィールドと第ｎ−３フィールドの輝
度信号の差分絶対値の平均値ｄ（ｎ−１）、第ｎ−２フ
ィールドと第ｎ−４フィールドの輝度信号の差分絶対値
の平均値ｄ（ｎ−２）、第ｎ−３フィールドと第ｎ−５
フィールドの輝度信号の差分絶対値の平均値ｄ（ｎ−
３）、第ｎ−４フィールドと第ｎ−６フィールドの輝度
信号の差分絶対値の平均値ｄ（ｎ−４）を並列的に出力
する。そして、差分値シフトレジスタ１０５では同様に
して１フィールド経過毎に平均値回路１０３からの新た
な平均値ｄ（ｎ＋１），…を順次入力し、時間的に古い
平均値から順次排出されるようにシフトする。The difference value shift register 105 has the n-th field and the n-th field sequentially input from the average value circuit 103.
Average value d of the absolute values of the differences between the luminance signals of the two fields
(N), average value d (n-1) of the difference absolute values of the luminance signals of the (n-1) th field and the n-3rd field, and the difference absolute value of the luminance signals of the (n-2) th field and the n-4th field Mean value d (n−2), the n−3rd field and the n−5th
The average value d (n- of the absolute differences of the luminance signals of the field
3), The average value d (n-4) of the absolute differences between the luminance signals of the n-4th field and the n-6th field is output in parallel. Then, in the difference value shift register 105, similarly, a new average value d (n + 1), ... From the average value circuit 103 is sequentially input every time one field has elapsed, and the average values are sequentially discharged from the oldest average value. shift.
【００２１】１０６の比較部でｄ（ｎ），ｄ（ｎ−
１），ｄ（ｎ−２），ｄ（ｎ−３），ｄ（ｎ−４）を比
較し、ｄ（ｎ）が最小のとき真を出力し、それ以外のと
き偽を出力する。１０７の真偽値シフトレジスタは比較
部１０６から順次入力されたデータのうち、第ｎフィー
ルドと第ｎ−２フィールドの輝度信号の差分絶対値の平
均値の真偽値ｓ（ｎ）、第ｎ−５フィールドと第ｎ−７
フィールドの輝度信号の差分絶対値の平均値の真偽値ｓ
（ｎ−５）を並列的に出力する。真偽値シフトレジスタ
１０７においても、差分値シフトレジスタ１０５と同様
に入力値がシフトする。In the comparing section 106, d (n) and d (n-
1), d (n-2), d (n-3), d (n-4) are compared, and true is output when d (n) is minimum, and false is output otherwise. The true / false value shift register 107 includes a true / false value s (n) of the average of absolute values of the difference between the luminance signals of the nth field and the n-2th field among the data sequentially input from the comparison unit 106, and the nth value. -5 field and n-7th
Boolean value s of the average value of the absolute difference values of the luminance signal of the field
(N-5) is output in parallel. Also in the true / false value shift register 107, the input value shifts similarly to the difference value shift register 105.
【００２２】１０８のアンド回路により、ｓ（ｎ）とｓ
（ｎ−５）が共に真のとき、第ｎフィールドが、図４に
示すように２−３変換において、同じ１つの駒が割り当
てられた３つのフィールドの最後のフィールドであるこ
とを検出することで、２−３変換タイミングを検出す
る。The AND circuit of 108 causes s (n) and s
When (n-5) is both true, it is detected that the nth field is the last field of the three fields to which the same one piece is assigned in the 2-3 conversion as shown in FIG. Then, the 2-3 conversion timing is detected.
【００２３】また、本発明による２−３変換タイミング
検出装置はわずかな変更により２−２変換のタイミング
を検出することが可能である。本発明による２−２変換
のタイミングを検出する装置の概略ブロック図を図１０
に示す。２０１のフィールドディレーにより第ｎ−１フ
ィールドの輝度信号ｆ（ｎ−１）を作成する。各構成要
素の動作は図９のそれと同様である。２０３の差分絶対
値の平均値回路は第ｎフィールドの輝度信号ｆ（ｎ）と
第ｎ−１フィールドの輝度信号ｆ（ｎ−１）を入力信号
とし、画素毎の輝度レベルの差分の絶対値を求め、１フ
ィールド内の全画素での差分絶対値の平均値を出力す
る。２０５の差分値シフトレジスタは平均値回路２０３
からの第ｎフィールドと第ｎ−１フィールドの輝度信号
の差分絶対値の平均値ｄ（ｎ）、第ｎ−１フィールドと
第ｎ−２フィールドの輝度信号の差分絶対値の平均値ｄ
（ｎ−１）を出力する。２０６の比較部でｄ（ｎ）とｄ
（ｎ−１）を比較し、ｄ（ｎ）＜ｄ（ｎ−１）のとき真
を出力し、それ以外のとき偽を出力する。２０７の真偽
値シフトレジスタは第ｎフィールドと第ｎ−１フィール
ドの輝度信号の差分絶対値の平均値の真偽値ｓ（ｎ）、
第ｎ−２フィールドと第ｎ−３フィールドの輝度信号の
差分絶対値の平均値の真偽値ｓ（ｎ−２）を出力する。
２０８のアンド回路により、ｓ（ｎ）とｓ（ｎ−２）が
共に真のとき、第ｎフィールドが、図１１に示すように
２−２変換において、同じ１つの駒が割り当てられた２
つのフィールドの最後のフィールドであることを検出す
ることで、２−２変換のタイミングを検出する。Further, the 2-3 conversion timing detecting device according to the present invention can detect the timing of the 2-2 conversion with a slight modification. FIG. 10 is a schematic block diagram of an apparatus for detecting the timing of 2-2 conversion according to the present invention.
Shown in. The luminance signal f (n-1) of the (n-1) th field is created by the field delay 201. The operation of each component is similar to that of FIG. An average value circuit 203 of the absolute value of the difference is the absolute value of the difference of the brightness level of each pixel with the brightness signal f (n) of the nth field and the brightness signal f (n-1) of the n-1th field as input signals. Is obtained, and the average value of the absolute difference values in all the pixels in one field is output. The difference value shift register 205 is an average value circuit 203.
Average value d (n) of the difference absolute values of the luminance signals of the n-th field and the (n-1) th field, and the average value d of the difference absolute values of the luminance signals of the (n-1) th field and the n-2 field.
Output (n-1). D (n) and d in the comparison unit of 206
(N-1) is compared, true is output when d (n) <d (n-1), and false is output otherwise. The true / false value shift register 207 is a true / false value s (n) of an average value of difference absolute values of the luminance signals of the nth field and the n−1th field,
The true / false value s (n-2) of the average of the absolute values of the differences between the luminance signals of the (n-2) th field and the (n-3) th field is output.
When the s (n) and s (n-2) are both true by the AND circuit 208, the nth field is assigned the same one piece in the 2-2 conversion as shown in FIG.
The timing of the 2-2 conversion is detected by detecting the last field of the two fields.
【００２４】[0024]
【実施例】図９に示すブロック図に従って２−３変換タ
イミングを検出する実施例を示す。EXAMPLE An example of detecting the 2-3 conversion timing will be described with reference to the block diagram shown in FIG.
【００２５】フィールドの画像をＸ画素×Ｙラインから
なるとし、第ｎフィールド中の座標（ｘ，ｙ）における
輝度信号を図１２に示すようにｇ（ｎ，ｘ，ｙ）と表わ
すとする。It is assumed that the image of the field is composed of X pixels × Y lines, and the luminance signal at the coordinates (x, y) in the nth field is represented by g (n, x, y) as shown in FIG.
【００２６】入力輝度信号とフィールドディレー１０
１，１０２により第ｎフィールドの輝度信号と第ｎ−２
フィールドの輝度信号を作成する。差分絶対値の平均値
回路１０３で以下に示す差分絶対値の平均値を求める。Input luminance signal and field delay 10
1 and 102, the luminance signal of the nth field and the n-2th field
Create a luminance signal for the field. The average difference absolute value circuit 103 calculates the average difference absolute value shown below.
【００２７】[0027]
【数１】 [Equation 1]
【００２８】このようにして求めた差分絶対値の平均値
の例を図５，図６，図７，図８に示す。図の縦軸が差分
絶対値の平均値であり、横軸は入力テレビジョン信号の
フィールド番号を示している。Examples of average values of the absolute difference values thus obtained are shown in FIGS. 5, 6, 7 and 8. The vertical axis of the figure represents the average value of the absolute difference values, and the horizontal axis represents the field number of the input television signal.
【００２９】１０６の比較部で第ｎフィールドと第ｎ−
２フィールドの輝度信号の差分絶対値の平均値、第ｎ−
１フィールドと第ｎ−３フィールドの輝度信号の差分絶
対値の平均値、第ｎ−２フィールドと第ｎ−４フィール
ドの輝度信号の差分絶対値の平均値、第ｎ−３フィール
ドと第ｎ−５フィールドの輝度信号の差分絶対値の平均
値、第ｎ−４フィールドと第ｎ−６フィールドの輝度信
号の差分絶対値の平均値を比較し、第ｎフィールドと第
ｎ−２フィールドの輝度信号の差分絶対値の平均値が最
小となるフィールドで真を出力する。この結果、図５，
図６，図７に示す画像については、第５，第１０，第１
５，第２０，第２５，第３０，第３５，第４０，第４
５，第５０，第５５，第６０，第６５，第７０，第７
５，第８０，第８５，第９０，第９５，第１００，第１
０５，第１１０，第１１５，第１２０，第１２５フィー
ルドで真が出力され、他のフィールドでは偽が出力され
る。図８に示す画像については、第１００，第１０５，
第１１０，第１１５，第１２０，第１２５，第１２９，
第１３０，第１３５，第１４０，第１４５フィールドで
真が出力され、他のフィールドでは偽が出力される。In the comparing unit 106, the n-th field and the n-th field are
Average value of the absolute values of the differences between the luminance signals of the two fields, the n-th
Average value of difference absolute values of luminance signals of 1st field and n-3rd field, average value of difference absolute values of luminance signals of n-2th field and n-4th field, n-3rd field and nth-th field The average value of the difference absolute values of the luminance signals of the 5th field and the average value of the difference absolute values of the luminance signals of the n-4th field and the n-6th field are compared, and the luminance signals of the nth field and the n-2th field are compared. The true value is output in the field in which the average of the absolute difference values of is minimum. As a result, FIG.
Regarding the images shown in FIGS. 6 and 7, the fifth, tenth, and first
5, 20th, 25th, 30th, 35th, 40th, 4th
5, 50th, 55th, 60th, 65th, 70th, 7th
5, 80th, 85th, 90th, 95th, 100th, 1st
True is output in the 05th, 110th, 115th, 120th, and 125th fields, and false is output in the other fields. For the image shown in FIG. 8, the 100th, 105th,
110th, 115th, 120th, 125th, 129th,
True is output in the 130th, 135th, 140th, and 145th fields, and false is output in the other fields.
【００３０】次に１０７の真偽値シフトレジスタと１０
８のアンド回路により、比較部１０６の出力が、第ｎフ
ィールドと第ｎ−５フィールドが共に真となるフィール
ドを求めると、図５，図６，図７に示す画像について
は、第１０，第１５，第２０，第２５，第３０，第３
５，第４０，第４５，第５０，第５５，第６０，第６
５，第７０，第７５，第８０，第８５，第９０，第９
５，第１００，第１０５，第１１０，第１１５，第１２
０，第１２５フィールドで真となり、正しく２−３変換
のタイミングを検出できる。図８に示す画像について
は、第１０５，第１１０，第１１５，第１２０，第１２
５，第１３０，第１３５，第１４０，第１４５フィール
ドで真が出力され、他のフィールドでは偽が出力され
る。比較部１０６で誤検出した第１２９フィールドが、
１０７の真偽値シフトレジスタと１０８のアンド回路で
取り除かれ、正しく２−３変換タイミングを検出でき
る。Next, 107 true / false value shift registers and 10
When the output of the comparing unit 106 determines a field in which the nth field and the n-5th field are both true by the AND circuit of FIG. 8, the 10th and 10th fields are obtained for the images shown in FIGS. 15th, 20th, 25th, 30th, 3rd
5, 40th, 45th, 50th, 55th, 60th, 6th
5, 70th, 75th, 80th, 85th, 90th, 9th
5, 100th, 105th, 110th, 115th, 12th
It becomes true in the 0th and 125th fields, and the 2-3 conversion timing can be correctly detected. The 105th, 110th, 115th, 120th, and 12th images shown in FIG.
True is output in the fifth, 130th, 135th, 140th, and 145th fields, and false is output in the other fields. The 129th field erroneously detected by the comparison unit 106 is
It is removed by the true / false value shift register 107 and the AND circuit 108, and the 2-3 conversion timing can be correctly detected.
【００３１】次に図１０に示すブロック図に従って２−
２変換タイミングを検出する実施例を示す。Next, according to the block diagram shown in FIG.
2 shows an embodiment for detecting the conversion timing.
【００３２】入力輝度信号とフィールドディレー２０１
により、第ｎフィールドの輝度信号と第ｎ−１フィール
ドの輝度信号を作成する。差分絶対値の平均値回路２０
３で以下に示す差分絶対値の平均値を求める。Input luminance signal and field delay 201
Thus, the luminance signal of the nth field and the luminance signal of the (n-1) th field are created. Average value circuit 20 of absolute difference
In 3, the average value of the absolute difference values shown below is calculated.
【００３３】[0033]
【数２】 [Equation 2]
【００３４】このようにして求めた差分絶対値の平均値
の例を図１３に示す。図の縦軸が差分絶対値の平均値で
あり、横軸は入力テレビジョン信号のフィールド番号を
示している。FIG. 13 shows an example of the average value of the absolute difference values thus obtained. The vertical axis of the figure represents the average value of the absolute difference values, and the horizontal axis represents the field number of the input television signal.
【００３５】２０６の比較部で第ｎフィールドと第ｎ−
１フィールドの輝度信号の差分絶対値の平均値、第ｎ−
１フィールドと第ｎ−２フィールドの輝度信号の差分絶
対値の平均値を比較し、第ｎフィールドの差分絶対値の
平均値が最小となるフィールドで真を出力する。この結
果、図１３に示す画像では奇数フィールドで真が出力さ
れ、偶数フィールドで偽が出力される。次に２０７の真
偽値シフトレジスタと２０８のアンド回路により、比較
部の出力が、第ｎフィールドと第ｎ−２フィールドが共
に真となるフィールドを求めると、図１３に示す画像に
ついては第１３，第１５，第１７，第１９，…フィール
ドで真となり、正しく２−２変換タイミングを検出でき
る。The comparing unit 206 includes an n-th field and an n-th field.
Average value of the absolute difference values of the luminance signal of one field, the n-th
The average value of the difference absolute values of the luminance signals of the 1st field and the n-2th field is compared, and true is output in the field in which the average value of the difference absolute values of the nth field is the minimum. As a result, in the image shown in FIG. 13, true is output in the odd field and false is output in the even field. Next, the true / false value shift register of 207 and the AND circuit of 208 determine a field in which the output of the comparison unit makes both the nth field and the n-2th field true, and the image shown in FIG. , 15th, 17th, 19th, ... Fields are true, and the 2-2 conversion timing can be correctly detected.
【００３６】なお、実施例では６０フィールド／秒のテ
レビジョン信号の場合について説明したが、５９．９４
フィールド／秒など６０フィールド／秒近傍のフィール
ド周波数の場合についてもそのまま適用できることは言
うまでもない。In the embodiment, the case of a television signal of 60 fields / sec has been described, but it is 59.94.
It goes without saying that the present invention can be applied to the case of a field frequency near 60 fields / second such as fields / second.
【００３７】また、フィルム送像も２４駒／秒、３０駒
／秒の場合に限られるわけではなく、テレビジョン信号
のフィールド周波数とフィルム画像の駒数が一致しない
一般的な場合のＦ−Ｖ変換タイミングの検出に拡張適用
できることは勿論である。The film image transmission is not limited to the case of 24 frames / second and 30 frames / second, and the FV in the general case where the field frequency of the television signal and the number of frames of the film image do not match. Of course, it can be extendedly applied to the detection of the conversion timing.
【００３８】[0038]
【発明の効果】以上説明したように、本発明によれば、
フィルム画像やＣＧ画像を駒数変換して得られた、すな
わち、いわゆるＦ−Ｖ変換によって得られたテレビジョ
ン信号に基づいて、Ｆ−Ｖ変換タイミングを検出漏れや
誤検出なく検出することができる。As described above, according to the present invention,
FV conversion timing can be detected without omission or erroneous detection based on a television signal obtained by converting the number of frames of a film image or a CG image, that is, obtained by so-called FV conversion. .
【００３９】本発明による２−３変換タイミング検出装
置は閾値を用いず、差分値シフトレジスタと比較部によ
り連続する複数フィールド、例えば連続する５フィール
ド中で差分絶対値の平均値が最小となるフィールドを求
めるため、閾値と差分絶対値のみを比較する従来の２−
３変換タイミング検出装置と異なり、閾値の調整が必要
がなく、正しく２−３変換タイミングを検出することが
できる。The 2-3 conversion timing detection device according to the present invention does not use a threshold value, and the difference value shift register and the comparison unit continuously provide a plurality of consecutive fields, for example, a field in which the average of the absolute difference values is the smallest in the consecutive 5 fields. In order to obtain, the conventional 2-
Unlike the 3 conversion timing detection device, it is not necessary to adjust the threshold value, and the 2-3 conversion timing can be detected correctly.
【００４０】従来の２−３変換タイミング検出装置では
検出漏れまたは誤検出を防ぐことができない画像につい
ても、本発明による２−３変換タイミング検出装置では
例えば連続５フィールド中で差分絶対値の平均値が最小
となるフィールドを求めることと、真偽値シフトレジス
タとアンド回路を用いることにより、正しく２−３変換
タイミングを検出することができる。Even for an image that cannot be prevented from being missed or erroneously detected by the conventional 2-3 conversion timing detection device, the 2-3 conversion timing detection device according to the present invention, for example, averages the absolute values of the difference in five consecutive fields. It is possible to correctly detect the 2-3 conversion timing by obtaining the field that minimizes the value and using the true / false value shift register and the AND circuit.
【００４１】従って、従来の２−３変換タイミング検出
装置と比べ、本発明による２−３変換タイミング検出装
置は、画像毎に閾値を調整する必要がなく、検出漏れや
誤検出を生じずに正しく２−３変換のタイミングを検出
することができる。Therefore, as compared with the conventional 2-3 conversion timing detecting device, the 2-3 conversion timing detecting device according to the present invention does not need to adjust the threshold value for each image, and does not cause omission of detection or erroneous detection. The timing of 2-3 conversion can be detected.
【００４２】また、本発明は、２−２変換タイミング装
置にも適用することが可能である。The present invention can also be applied to a 2-2 conversion timing device.
【図１】２４駒／秒の画像を６０フィールド／秒のテレ
ビジョン信号に変換する際に用いられる２−３変換の説
明図である。FIG. 1 is an explanatory diagram of 2-3 conversion used when converting an image of 24 frames / sec into a television signal of 60 fields / sec.
【図２】３０駒／秒の画像を６０フィールド／秒のテレ
ビジョン信号に変換する際に用いられる２−２変換の説
明図である。FIG. 2 is an explanatory diagram of 2-2 conversion used when converting an image of 30 frames / sec into a television signal of 60 fields / sec.
【図３】従来の２−３変換タイミング検出装置の概略ブ
ロック図である。FIG. 3 is a schematic block diagram of a conventional 2-3 conversion timing detection device.
【図４】検出した２−３変換タイミングの説明図であ
る。FIG. 4 is an explanatory diagram of detected 2-3 conversion timing.
【図５】２−３変換画像の差分絶対値の平均値の第１の
例を示す図である。FIG. 5 is a diagram showing a first example of average values of difference absolute values of 2-3 converted images.
【図６】２−３変換画像の差分絶対値の平均値の第２の
例を示す図である。FIG. 6 is a diagram showing a second example of average values of difference absolute values of 2-3 converted images.
【図７】２−３変換画像の差分絶対値の平均値の第３の
例を示す図である。FIG. 7 is a diagram showing a third example of average values of difference absolute values of 2-3 converted images.
【図８】２−３変換画像の差分絶対値の平均値の第４の
例を示す図である。FIG. 8 is a diagram showing a fourth example of average values of difference absolute values of 2-3 converted images.
【図９】本発明により２−３変換タイミングを検出する
装置の概略ブロック図である。FIG. 9 is a schematic block diagram of an apparatus for detecting 2-3 conversion timing according to the present invention.
【図１０】本発明により２−２変換タイミングを検出す
る装置の概略ブロック図である。FIG. 10 is a schematic block diagram of an apparatus for detecting 2-2 conversion timing according to the present invention.
【図１１】検出した２−２変換タイミングの説明図であ
る。FIG. 11 is an explanatory diagram of detected 2-2 conversion timing.
【図１２】画素毎の輝度信号の説明図である。FIG. 12 is an explanatory diagram of a luminance signal for each pixel.
【図１３】２−２変換画像の差分絶対値の平均値の例を
示す図である。FIG. 13 is a diagram showing an example of an average value of difference absolute values of a 2-2 converted image.
１０１，１０２ フィールドディレー １０３ 差分絶対値の平均値回路 １０５ 差分値シフトレジスタ １０６ 比較部 １０７ 真偽値シフトレジスタ １０８ アンド回路 101,102 field delay 103 Average circuit of absolute difference 105 Difference value shift register 106 Comparison section 107 Boolean shift register 108 AND circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−40788（ＪＰ，Ａ) 特開 平５−183884（ＪＰ，Ａ) 特開 平８−237694（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/00 - 7/088 H04N 3/36 H04N 5/253 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-4-40788 (JP, A) JP-A-5-183884 (JP, A) JP-A-8-237694 (JP, A) (58) Field (Int.Cl. 7 , DB name) H04N 7/ 00-7/088 H04N 3/36 H04N 5/253
Claims (5)
ジョン信号における変換タイミング信号を検出する画像
変換タイミング検出装置であって、 前記テレビジョン信号の現フィールドと当該現フィール
ドから１フィールドまたは２フィールド前のフィールド
との間の画素値の差分の絶対値の１フィールド分の平均
値を求める平均値手段と、 該平均値手段によって順次求められた時間的に最も新し
い平均値を含む多くとも２０個の平均値のうち、当該最
も新しい平均値が他の平均値より小さいという条件を満
たし、かつ、当該条件が現フィールドより多くとも２１
フィールド前にも満たされているときに、前記現フィー
ルドが前記変換タイミングであることを示す信号を出力
する出力手段とを具えたことを特徴とする画像変換タイ
ミング検出装置。1. An image conversion timing detection device for detecting a conversion timing signal in a television signal obtained by converting the number of frames of an image signal, the present field of the television signal and one field from the present field or An average value means for obtaining the average value of one field of the absolute value of the difference in pixel value between the field two fields before, and at most the latest temporal average value sequentially obtained by the average value means Of the 20 average values, the condition that the latest average value is smaller than the other average values is satisfied, and the condition is 21 at most than the current field.
An image conversion timing detection device, comprising: an output unit that outputs a signal indicating that the current field is the conversion timing when the field is also filled.
遅延する遅延回路と、該遅延回路の入出力におけるテレ
ビジョン信号間の画素値の差分の絶対値の１フィールド
分の平均値を求める差分絶対値の平均値回路とを有し、 前記出力手段は、前記平均値回路からの多くとも２０個
の平均値を保持する第１シフトレジスタと、該第１シフ
トレジスタ内の多くとも２０個の平均値のうち、時間的
に最も新しい平均値が、他の平均値より小さいときは真
値を出力し、それ以外のときは偽値を出力する比較部
と、該比較部からの多くとも２１個の出力値を保持する
第２シフトレジスタと、該第２シフトレジスタ内の多く
とも２１個の出力値のうち、時間的に最も新しい出力値
と最も古い出力値とが共に真値のときに前記変換タイミ
ング信号を出力する手段とを有することを特徴とする画
像変換タイミング検出装置。2. The average value means according to claim 1, wherein the delay circuit delays the television signal by one frame and the absolute value of the pixel value difference between the television signals at the input and output of the delay circuit is 1 An average value circuit for calculating the absolute value of the field, and the output means holds a maximum of 20 average values from the average value circuit, and the first shift register. Of at most 20 average values in the register, a comparison unit that outputs a true value when the latest average value in time is smaller than the other average values, and outputs a false value otherwise. A second shift register that holds at most 21 output values from the comparison unit, and a temporally newest output value and an oldest output value among the at most 21 output values in the second shift register. When and are both true Image conversion timing detecting device characterized by having a means for outputting the serial conversion timing signal.
ド遅延する遅延回路と、該遅延回路の入出力におけるテ
レビジョン信号間の画素値の差分の絶対値の１フィール
ド分の平均値を求める差分絶対値の平均値回路とを有
し、 前記出力手段は、前記平均値回路からの多くとも２０個
の平均値を保持する第１シフトレジスタと、該第１シフ
トレジスタ内の多くとも２０個の平均値のうち、時間的
に最も新しい平均値が、他の平均値より小さいときは真
値を出力し、それ以外のときは偽値を出力する比較部
と、該比較部からの多くとも２１個の出力値を保持する
第２シフトレジスタと、該第２シフトレジスタ内の多く
とも２１個の出力値のうち、時間的に最も新しい出力値
と最も古い出力値とが共に真値のときに前記変換タイミ
ング信号を出力する手段とを有することを特徴とする画
像変換タイミング検出装置。3. The average value means according to claim 1, wherein the delay circuit delays the television signal by one field, and the absolute value of the pixel value difference between the television signals at the input and output of the delay circuit is 1 An average value circuit for calculating the absolute value of the field, and the output means holds a maximum of 20 average values from the average value circuit, and the first shift register. Of at most 20 average values in the register, a comparison unit that outputs a true value when the latest average value in time is smaller than the other average values, and outputs a false value otherwise. A second shift register that holds at most 21 output values from the comparison unit, and a temporally newest output value and an oldest output value among the at most 21 output values in the second shift register. When and are both true values Image conversion timing detecting device characterized by having a means for outputting the converted timing signal.
スタは、前記平均値回路からの時間的に連続した５個の
平均値をそれぞれ保持するシフトレジスタであり、 前記第２シフトレジスタは、前記比較部からの時間的に
連続した６個の出力値をそれぞれ保持するシフトレジス
タであることを特徴とする画像変換タイミング検出装
置。4. The second shift register according to claim 2, wherein the first shift register is a shift register that holds five time-sequential average values from the average value circuit, respectively. An image conversion timing detection device, which is a shift register that holds six temporally consecutive output values from a comparison unit.
スタは、前記平均値回路からの時間的に連続した２個の
平均値をそれぞれ保持するシフトレジスタであり、 前記第２シフトレジスタは、前記比較部からの時間的に
連続した３個の出力値をそれぞれ保持するシフトレジス
タであることを特徴とする画像変換タイミング検出装
置。5. The shift register according to claim 3, wherein the first shift register is a shift register that holds two temporally continuous average values from the average value circuit, and the second shift register is the shift register. An image conversion timing detection device, which is a shift register that holds three temporally consecutive output values from a comparison unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13011096A JP3495507B2 (en) | 1996-05-24 | 1996-05-24 | Image conversion timing detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13011096A JP3495507B2 (en) | 1996-05-24 | 1996-05-24 | Image conversion timing detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09322126A JPH09322126A (en) | 1997-12-12 |
| JP3495507B2 true JP3495507B2 (en) | 2004-02-09 |
Family
ID=15026197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13011096A Expired - Fee Related JP3495507B2 (en) | 1996-05-24 | 1996-05-24 | Image conversion timing detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495507B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839094B2 (en) * | 2000-12-14 | 2005-01-04 | Rgb Systems, Inc. | Method and apparatus for eliminating motion artifacts from video |
| JP3865732B2 (en) | 2002-04-01 | 2007-01-10 | 松下電器産業株式会社 | Field interpolation method determination device |
| US7202907B2 (en) * | 2002-04-09 | 2007-04-10 | Zoran Corporation | 2:2 and 3:2 pull-down detection techniques |
| JP3991845B2 (en) | 2002-11-12 | 2007-10-17 | 松下電器産業株式会社 | Video progressive conversion playback device |
| JP4655218B2 (en) * | 2005-09-16 | 2011-03-23 | ソニー株式会社 | Signal processing apparatus and method, program, and recording medium |
| WO2008120272A1 (en) * | 2007-03-29 | 2008-10-09 | Fujitsu Limited | Pull-down sequence detection method and pull down sequence detection device |
-
1996
- 1996-05-24 JP JP13011096A patent/JP3495507B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09322126A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100238621B1 (en) | Method and system for repeated field detection | |
| US6700622B2 (en) | Method and apparatus for detecting the source format of video images | |
| EP0685968B1 (en) | Frame-frequency converting apparatus | |
| US7978266B2 (en) | Ticker processing in video sequences | |
| EP0720367A2 (en) | Method and apparatus for identifying video fields produced by film sources | |
| EP0720366A2 (en) | Method and apparatus for identifying video fields from film sources employing 2-2 and 3-2 pull down sequences | |
| US20060209957A1 (en) | Motion sequence pattern detection | |
| US6975777B1 (en) | Apparatus and method of block noise detection and reduction | |
| US6404461B1 (en) | Method for detecting static areas in a sequence of video pictures | |
| WO1995024785A2 (en) | Noise measurement | |
| US6965414B2 (en) | Apparatus for detecting telecine conversion method of video signal | |
| JP3495507B2 (en) | Image conversion timing detection device | |
| US7035481B2 (en) | Apparatus and method for line interpolating of image signal | |
| JP3686249B2 (en) | Duplicate image detection apparatus, image conversion apparatus, duplicate image detection method, image conversion method, and image recording medium | |
| EP1424851B1 (en) | Motion detection apparatus and method | |
| JP2008270877A (en) | Film detection device and method thereof, and picture signal processing device and method thereof | |
| CN1233147C (en) | Method for detecting exciting part in sports game video frequency | |
| JP3157261B2 (en) | Motion vector detection circuit | |
| JP2001509986A (en) | Digital synchronization signal separator | |
| JP3833076B2 (en) | Video signal processing apparatus, video signal processing method, and video signal processing method program | |
| US20050162547A1 (en) | Repeat field detection device | |
| US6973129B2 (en) | Overlapped field detecting apparatus capable of detecting non-overlapped fields mostly overlapped | |
| EP0576080B1 (en) | Picture signal processing mode control | |
| EP1262916B1 (en) | Image motion detecting circuit | |
| JPH08237694A (en) | Telecine video signal detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |