JP3493534B2 - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP3493534B2 JP3493534B2 JP19411395A JP19411395A JP3493534B2 JP 3493534 B2 JP3493534 B2 JP 3493534B2 JP 19411395 A JP19411395 A JP 19411395A JP 19411395 A JP19411395 A JP 19411395A JP 3493534 B2 JP3493534 B2 JP 3493534B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- column
- liquid crystal
- film transistor
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、液晶表示素子に
関し、さらに詳しくは、アクティブ・マトリクス液晶デ
ィスプレイの製造分野で利用することができる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more specifically, it can be used in the field of manufacturing an active matrix liquid crystal display.
【0002】[0002]
【従来の技術】従来、この種の液晶表示素子としては、
図7に示すように画素を所謂デルタ(またはトライアン
グル)配列と称される構造に配置したものが知られてい
る。このような構造の液晶表示素子は、デルタ配列を採
用したことにより、表示画像の分解能が向上するため、
動画画像用として一般に用いられている。図7はその液
晶表示素子を構成するTFT基板の平面図であり、同図
中符号1がデルタ型に配置された、ITO(Indium Tin
Oxide)でなる画素電極である。このため、相隣接する
画素電極1の列どうしは、画素ピッチの半ピッチ分ずれ
た配置になっている。画素電極1の形状は、長方形の1
つのコーナ部を矩形状に切り欠いた形状であり、この切
り欠いた部分に例えば逆スタガ型の薄膜トランジスタ
(TFT)2が配置されている。なお、画素電極1に形
成される切欠き部分は、相隣接する画素の列どうしで切
り欠き部分の位置が異なるように設定されている。具体
的には、同図に示すように、図中右下に切欠き部分1A
が形成される画素が配列された列と、図中左下に切欠き
部分1Bが形成された画素が配列された列とが隣接する
ように配置されている。2. Description of the Related Art Conventionally, as this type of liquid crystal display device,
It is known that pixels are arranged in a so-called delta (or triangle) array structure as shown in FIG. Since the liquid crystal display device having such a structure adopts the delta arrangement, the resolution of the display image is improved,
It is commonly used for moving images. FIG. 7 is a plan view of a TFT substrate which constitutes the liquid crystal display element. In the figure, reference numeral 1 indicates ITO (Indium Tin) arranged in a delta type.
Oxide) is a pixel electrode. For this reason, the columns of the pixel electrodes 1 adjacent to each other are arranged so as to be displaced by a half pitch of the pixel pitch. The pixel electrode 1 has a rectangular shape 1.
Each corner has a rectangular cutout shape, and an inverted staggered thin film transistor (TFT) 2, for example, is arranged in this cutout. Note that the cutout portions formed in the pixel electrode 1 are set so that the positions of the cutout portions are different between adjacent columns of pixels. Specifically, as shown in the figure, a cutout portion 1A is provided at the lower right of the figure.
The column in which the pixels in which the pixels are formed are arranged and the column in which the pixels in which the cutout portion 1B is formed are arranged in the lower left of the drawing are arranged adjacent to each other.
【0003】これらの画素電極1の切欠き部分に配置さ
れた薄膜トランジスタ2は、ゲート電極3、図示しない
ゲート絶縁膜、半導体層4、ソース電極5、およびドレ
イン電極6などで構成されている。ゲート電極3は、列
方向に画素列に沿って走るゲートライン7から垂直をな
す方向に引き出されている。また、ドレイン電極6は、
行方向沿って走るジグザグ状に延在するドレインライン
8から引き出されている。具体的には、このドレインラ
イン8は、画素電極1の側縁に沿って行方向(図面縦方
向)に走る行方向部分8Aと、隣接する画素列どうしの
間で上記したゲートライン7に沿って列方向(図面横方
向)に走る列方向部分8Bと、から構成されている。さ
らに、ソース電極5は、画素電極1に接続するように、
端部が画素電極1に重なるようにパターン形成されてい
る。そして、このように構成されたTFT基板と、図示
しない共通基板と、の対向外側面にそれぞれ偏光板が設
けられると共に、両基板の対向内側面にそれぞれ配向膜
が設けられ、周知のように両基板間に液晶が封入されて
液晶表示素子が大略構成されている。なお、図中Cは画
素電極1の部分に重なるように形成された蓄積容量電極
を示している。The thin film transistor 2 arranged in the cutout portion of the pixel electrode 1 is composed of a gate electrode 3, a gate insulating film (not shown), a semiconductor layer 4, a source electrode 5, a drain electrode 6, and the like. The gate electrode 3 is drawn out in a vertical direction from a gate line 7 running along the pixel column in the column direction. Further, the drain electrode 6 is
It is led out from a drain line 8 extending in a zigzag shape that runs along the row direction. Specifically, the drain line 8 extends along the side edge of the pixel electrode 1 in the row direction (vertical direction in the drawing) along the row direction portion 8A, and along the gate line 7 between adjacent pixel columns. And a column-direction portion 8B that runs in the column direction (lateral direction in the drawing). Furthermore, the source electrode 5 is connected to the pixel electrode 1,
The pattern is formed so that the end portion overlaps the pixel electrode 1. A polarizing plate is provided on each of the opposing outer surfaces of the thus configured TFT substrate and a common substrate (not shown), and an alignment film is provided on each of the opposing inner surfaces of both substrates. Liquid crystal is enclosed between the substrates to generally form a liquid crystal display element. In addition, C in the drawing indicates a storage capacitor electrode formed so as to overlap the portion of the pixel electrode 1.
【0004】なお、図8は上記した従来の液晶表示素子
におけるTFT基板の1画素部分を拡大した平面図であ
り、図9は図8のY−Y断面図である。図9中、符号9
はガラス基板であり、このガラス基板9の対向外側面に
偏光板20が形成されている。また、ガラス基板9の対
向内側面には、上記したように、ゲート電極3が形成さ
れ、このゲート電極3とガラス基板9の上にゲート絶縁
膜10が形成されている。そして、ゲート絶縁膜10の
上には、半導体層4と画素電極1とがパターン形成され
ている。また、半導体層4上には、画素電極1と接続さ
れたソース電極5と、ドレイン電極6と、が分離して形
成され、ソース電極5及びドレイン電極6間の半導体層
4にはチャネル領域4aが設けられている。なお、この
ような液晶表示素子に対しては、バックライトなどの光
が偏光板20側から入射するようになっている。偏光板
20の光吸収軸aは、液晶配向膜に施す配向処理の方向
の都合上ゲートライン7の方向及びドレインライン8の
方向に対し、斜め方向であった。FIG. 8 is an enlarged plan view of one pixel portion of the TFT substrate in the above-mentioned conventional liquid crystal display element, and FIG. 9 is a sectional view taken along line YY of FIG. Reference numeral 9 in FIG.
Is a glass substrate, and a polarizing plate 20 is formed on the opposite outer surface of the glass substrate 9. As described above, the gate electrode 3 is formed on the inner surface of the glass substrate 9 facing the gate electrode 3, and the gate insulating film 10 is formed on the gate electrode 3 and the glass substrate 9. Then, the semiconductor layer 4 and the pixel electrode 1 are patterned on the gate insulating film 10. A source electrode 5 connected to the pixel electrode 1 and a drain electrode 6 are separately formed on the semiconductor layer 4, and a channel region 4a is formed in the semiconductor layer 4 between the source electrode 5 and the drain electrode 6. Is provided. Light such as a backlight is made to enter the liquid crystal display element from the polarizing plate 20 side. The light absorption axis a of the polarizing plate 20 was oblique with respect to the direction of the gate line 7 and the direction of the drain line 8 for convenience of the direction of the alignment treatment applied to the liquid crystal alignment film.
【0005】[0005]
【発明が解決しようとする課題】上記した従来の液晶表
示素子にあっては、図7に示すように、その画素配置
(デルタ配列)に起因してドレインラインが画素電極1
の外周縁に沿って回り込んでジグザクに走る構造であ
る。このため、配線の長さが長くなるという問題があっ
た。具体的な問題としては、配線が長くなることによ
り、配線抵抗の増大や、他の配線との間での不要な静電
容量の発生などを招いていた。特に図7に示すように、
ゲートライン7とドレインライン8の列方向部分8Bと
が重なり合わないように所定間隔を隔てて平行に形成さ
れているため、ドレインラインの長さが長くなるという
問題があった。このため、さらに配線抵抗が増大すると
共に、ゲートライン7とドレインライン8の列方向部分
8Bとが平行に走るため、配線間での不要な静電容量が
発生し易いという問題があった。さらに、このドレイン
ラインの線幅や、他の配線もしくは画素電極1との間隔
を確保しようとすると、画素電極1の面積が制限され画
素としての開口率が低下するという問題がある。特に、
液晶表示素子においては高精細化に伴い画素が微細にな
るため、上記した従来の液晶表示素子のように画素電極
1の切欠き部分1A、1Bに薄膜トランジスタ2を配置
する構造とすると有効な画素領域の面積がさらに減少す
るという問題がある。In the above-mentioned conventional liquid crystal display element, as shown in FIG. 7, the drain line has a pixel electrode 1 due to its pixel arrangement (delta arrangement).
It is a structure that runs around the outer peripheral edge of zigzag. Therefore, there is a problem that the length of the wiring becomes long. As a specific problem, the long wiring leads to an increase in wiring resistance and the generation of unnecessary electrostatic capacitance with other wiring. In particular, as shown in FIG.
Since the gate line 7 and the column direction portion 8B of the drain line 8 are formed in parallel at a predetermined interval so as not to overlap with each other, there is a problem that the length of the drain line becomes long. Therefore, there is a problem that the wiring resistance further increases and the gate line 7 and the column direction portion 8B of the drain line 8 run in parallel, so that an unnecessary capacitance is easily generated between the wirings. Further, if an attempt is made to secure the line width of the drain line or the distance between the drain line and another wiring or the pixel electrode 1, there is a problem that the area of the pixel electrode 1 is limited and the aperture ratio as a pixel is lowered. In particular,
In the liquid crystal display element, the pixel becomes finer as the resolution becomes higher. Therefore, it is effective to have a structure in which the thin film transistor 2 is arranged in the cutout portions 1A and 1B of the pixel electrode 1 as in the above-described conventional liquid crystal display element. However, there is a problem that the area of is further reduced.
【0006】また、従来の液晶表示素子においては、図
9に示すように、下方に設けられたバックライトの光が
直接、或いはソース電極5、ドレイン電極6、並びにゲ
ート電極3などの金属膜間で反射して、光導電性を有す
る半導体層4のチャネル形成領域に入射する。ところ
で、光(バックライト光、自然光を含む)は、その進行
方向に対し、垂直に振動しているが、光の反射について
考える際、光をS偏光とP偏光との2つに区分して考え
ることができる。上記したS偏光は、振幅が反射面に平
行な成分であり、P偏光は、振幅が反射面に垂直(有角
な)成分である。特に、反射を繰り返して薄膜トランジ
スタのチャネル部に到達する光は、反射率の違いからS
偏光がそのほとんどであることが知られている。すなわ
ち、斜め下方から入射するS偏光は、ソース電極及びド
レイン電極側からそれぞれ入射し、チャネル領域に到達
するので、薄膜トランジスタ2のオフ電流が増大し、コ
ントラストの低下や、クロストークの発生などが起こ
り、表示品質の低下を招くという問題があった。この発
明の第1の課題は、画素の開口率を大きくすると共に、
ドレインラインの配線抵抗を小さくすることである。加
えて、この発明の第2の課題は、コントラストの低下や
クロストークの発生などを抑制することである。Further, in the conventional liquid crystal display device, as shown in FIG. 9, the light of the backlight provided below is directly or between the metal films such as the source electrode 5, the drain electrode 6 and the gate electrode 3. And is incident on the channel formation region of the semiconductor layer 4 having photoconductivity. By the way, light (including backlight light and natural light) vibrates perpendicularly to its traveling direction, but when considering reflection of light, it is divided into two, S-polarized light and P-polarized light. I can think. The S-polarized light described above is a component whose amplitude is parallel to the reflecting surface, and the P-polarized light is a component whose amplitude is vertical (angled) to the reflecting surface. In particular, the light that repeatedly reaches the channel portion of the thin film transistor due to repeated reflection is S
It is known that polarized light is most of it. That is, since the S-polarized light that is incident obliquely from below is incident from the source electrode side and the drain electrode side respectively and reaches the channel region, the off-current of the thin film transistor 2 increases, and the contrast decreases and crosstalk occurs. However, there is a problem that the display quality is deteriorated. A first object of the present invention is to increase the aperture ratio of a pixel and
This is to reduce the wiring resistance of the drain line. In addition, a second object of the present invention is to suppress deterioration of contrast and occurrence of crosstalk.
【0007】[0007]
【課題を解決するための手段】請求項1記載の発明は、
透明基板上に、薄膜トランジスタに接続され、列または
行方向に直線状に連続する所定数を1ピッチとする画素
電極が、相隣接する列または行で半ピッチずれて配置さ
れる液晶表示素子において、 透明基板上に、薄膜トラン
ジスタに接続され、列または行方向に直線状に連続する
所定数を1ピッチとする画素電極が、相隣接する列また
は行で半ピッチずれて配置される液晶表示素子におい
て、 前記薄膜トランジスタに接続されるドレインライン
とゲートラインとの一方が、所定列または行内の隣接す
る画素電極間に、行または列方向に沿った直線部と、相
隣接する直線部を斜めに結ぶ斜め直線部とを有し、前記
薄膜トランジスタのチャネル長方向が列または行方向と
異なり、 所定列または行の前記薄膜トランジスタのチャ
ネル長方向は一方の方向を向き、前記所定列または行に
隣接する列または行の前記薄膜トランジスタのチャネル
長方向は他方の方向を向き、 光吸収軸の方向と前記一方
の方向となす角と、前記光吸収軸の方向と前記他方の方
向となす角とが実質的に等しいような偏光板が前記透明
基板の外面に配置されることを特徴とする。 The invention according to claim 1 is
On a transparent substrate, connected to thin film transistors, columns or
Pixels in which one pitch is a predetermined number that is linearly continuous in the row direction
Electrodes are placed half a pitch apart in adjacent columns or rows
In a liquid crystal display device that uses a thin film transistor on a transparent substrate.
Connected to a transistor and run straight in the column or row direction
Pixel electrodes with a predetermined number of 1 pitch are arranged in adjacent columns or
Is a liquid crystal display element that is displaced by half a pitch in rows
Te, drain lines connected to the thin film transistor
And one of the gate lines are adjacent to each other in a predetermined column or row.
Between the pixel electrodes that are
An oblique straight line portion that connects adjacent straight line portions diagonally,
The channel length direction of the thin film transistor is the column or row direction.
Differently, the TFTs of the thin film
The direction of the channel length is in one direction, and
Channels of said thin film transistors in adjacent columns or rows
The long direction faces the other direction, and the direction of the light absorption axis
Direction, and the direction of the light absorption axis and the other direction
The above-mentioned transparent polarizing plate whose angle is substantially equal to the direction
It is characterized in that it is arranged on the outer surface of the substrate.
【0008】請求項2記載の発明は、1本のドレインラ
インまたはゲートラインを挟んだ、所定列または行内に
隣接する2つの画素電極のうちの一方は、1本のドレイ
ンラインまたはゲートラインの斜め直線部に沿った周縁
部を有し、周縁部と、2つの画素電極に対応するゲート
ラインまたはドレインラインと、2つの画素電極のうち
の他方の周縁部とに囲まれた略三角形状の領域に薄膜ト
ランジスタが2つの画素電極のうちの他方に接続して配
置されていることを特徴とする。According to a second aspect of the present invention, one of the two pixel electrodes adjacent to each other in a predetermined column or row sandwiching one drain line or gate line is one diagonal of the drain line or gate line. A substantially triangular region having a peripheral portion along a straight line portion and surrounded by the peripheral portion, a gate line or a drain line corresponding to the two pixel electrodes, and the other peripheral portion of the two pixel electrodes. In addition, the thin film transistor is arranged so as to be connected to the other of the two pixel electrodes.
【0009】[0009]
【0010】請求項3記載の発明は、1ピッチは、赤
色、緑色、青色の表示にそれぞれ対応する画素電極から
なることを特徴とする。 According to the invention of claim 3, one pitch is red.
From the pixel electrodes corresponding to color, green, and blue display respectively
It is characterized by
【0011】請求項4記載の発明は、画素電極は、略五
角形状であることを特徴とする。 According to a fourth aspect of the invention, the pixel electrode is approximately five.
It is characterized by having a rectangular shape.
【0012】請求項5記載の発明は、列方向に、ドレイ
ンラインの直線部下方に蓄積容量電極が絶縁膜を介して
形成されることを特徴とする。 According to a fifth aspect of the invention, the drainage is arranged in the column direction.
The storage capacitor electrode is located below the straight line
It is formed.
【0013】請求項6記載の発明は、透明基板上に、薄
膜トランジスタに接続され、列または行方向に直線状に
連続する所定数を1ピッチとする画素電極が、相隣接す
る列または行で半ピッチずれて配置される液晶表示素子
において、 前記薄膜トランジスタに接続されるドレイン
ラインとゲートラインとの一方が、所定列または行内の
隣接する画素電極間に、行または列方向に沿った直線部
と、相隣接する直線部を斜めに結ぶ斜め直線部とを有
し、前記薄膜トランジスタのチャネル長方向が列または
行方向と異なり、 前記薄膜トランジスタのチャネル長方
向は、すべて同一方向を向き、光吸収軸の方向が前記薄
膜トランジスタのチャネル長方向に実質的に直交するよ
うな偏光板が前記透明基板の外面に配置されることを特
徴とする。 According to a sixth aspect of the present invention, a thin film is formed on the transparent substrate.
Connected to a membrane transistor and linearly in the column or row direction
Pixel electrodes having a predetermined number of consecutive one pitches are adjacent to each other.
Liquid crystal display elements arranged in half columns or rows
At the drain connected to the thin film transistor
One of the line or gate line is within a given column or row
A straight line along the row or column direction between adjacent pixel electrodes
And an oblique straight line connecting diagonally adjacent straight lines.
The thin film transistor has a channel length direction in a column or
Different from the row direction, the channel length of the thin film transistor
All are facing the same direction, and the direction of the light absorption axis is
Substantially orthogonal to the channel length direction of the membrane transistor
Such a polarizing plate is disposed on the outer surface of the transparent substrate.
To collect.
【0014】請求項1記載の発明においては、ドレイン
ラインとゲートラインとの一方を、直線部と斜め直線部
とで構成することにより、ラインの総延長を短くするこ
とができる。このため、配線抵抗を小さく押えることが
できる。また、薄膜トランジスタのチャネル長方向を列
または行方向と異ならせることにより、薄膜トランジス
タを面積効率良く配置することができる。According to the first aspect of the present invention, by constructing one of the drain line and the gate line by the straight line portion and the diagonal straight line portion, the total length of the line can be shortened. Therefore, the wiring resistance can be reduced. Further, by making the channel length direction of the thin film transistor different from the column or row direction, the thin film transistors can be efficiently arranged in area.
【0015】さらに、列または行毎に異なる方向を向い
た薄膜トランジスタのチャネル長方向と偏光板の光吸収
軸とのなす角を実質的に等しいように偏光板を配置させ
たので、偏光板を通して薄膜トランジスタに出射される
光をチャネル長の方向にかかわらず均一にすることがで
き、光に起因されるオフ電流を均一化することができ、
色バランスの良好な表示ができるという効果を奏する。 Furthermore, each column or row faces a different direction.
Direction of thin film transistor and optical absorption of polarizing plate
Arrange the polarizers so that the angles formed by the axes are substantially equal.
Therefore, it is emitted to the thin film transistor through the polarizing plate.
Light can be made uniform regardless of the channel length direction.
The off current caused by light can be made uniform.
An effect that a display with good color balance can be performed is exhibited.
【0016】請求項2記載の発明においては、ラインを
挟んだ2つの画素電極の一方の周縁部と、2つの画素電
極に対応するゲートラインまたはドレインラインと、2
つの画素電極のうちの他方の周縁部とに囲まれた略三角
形状の領域に薄膜トランジスタが配置されるので、容易
に薄膜トランジスタのチャネル長及びチャネル幅を設定
することができるとともに画素電極の開口率を向上する
ことができる。 In the invention of claim 2, the line is
One of the two pixel electrodes sandwiched between the two peripheral edges and two pixel electrodes
Gate line or drain line corresponding to the pole and 2
Substantial triangle surrounded by the other peripheral edge of one pixel electrode
Since the thin film transistor is placed in the shape area, it is easy
Set the channel length and width of the thin film transistor to
And improve the aperture ratio of the pixel electrode.
be able to.
【0017】請求項3記載の発明においては、1ピッチ
は、赤色、緑色、青色の表示にそれぞれ対応する画素電
極からなるので良好な色の合成が実現できる。 In the invention according to claim 3, 1 pitch
Is the pixel voltage corresponding to red, green, and blue display respectively.
Since it is composed of poles, good color composition can be realized.
【0018】請求項4記載の発明においては、略五角形
状により、高精細に画素電極を配列することができる。 In the invention described in claim 4, substantially pentagonal shape
Due to the shape, the pixel electrodes can be arranged with high precision.
【0019】請求項5記載の発明においては、蓄積容量
電極により画素電極の容量を保持することができると共
に、蓄積容量電極がゲートラインと重なることがないた
め、ゲートラインとの間に不要な容量が発生するのを防
止することができる。 According to a fifth aspect of the invention, the storage capacitor
The electrode can hold the capacitance of the pixel electrode.
In addition, the storage capacitor electrode did not overlap with the gate line.
Prevent unnecessary capacitance from being generated between the gate line and
You can stop.
【0020】請求項6記載の発明においては、薄膜トラ
ンジスタのチャネル長方向は、すべて同一方向を向き、
偏光板の光吸収軸が薄膜トランジスタのチャネル長方向
に実質的に直交させているので、ソース電極及びドレイ
ン電極側からチャネルに入射されるS偏光を吸収するこ
とができ、薄膜トランジスタのオフ電流を低減すること
ができるのでコントラスト比の高い表示を実現できる。 In a sixth aspect of the invention, the thin film transistor is
All channel lengths of the transistors are in the same direction,
The light absorption axis of the polarizing plate is in the channel length direction of the thin film transistor.
Are substantially orthogonal to the source electrode and the drain.
It absorbs S-polarized light that enters the channel from the electrode side.
Can reduce the off current of thin film transistor.
Therefore, a display with a high contrast ratio can be realized.
【0021】[0021]
【発明の施例の形態】以下、この発明に係る液晶表示素
子の詳細を図面に示す実施形態に基づいて説明する。
(実施形態1)図1は本発明に係る液晶表示素子の実施
形態を示す概略平面図であり、図2は1つの画素電極を
示す拡大平面図である。なお、図1および図2は外面に
偏光板がそれぞれ設けられた一対の基板間に液晶を封入
してなる液晶表示素子を構成する一方の基板であるTF
T基板について示したものである。同図中11R、11
G、11Bは、ガラスなどでなる一方の透明基板に形成
された、例えばITOでなる画素電極を示している。画
素電極11R、11G、11Bは、同図に示すように列
方向(図面左右方向)に赤色を表示する11R、緑色を
表示する11G、青色を表示する11Bを1ピッチとし
てこの順に複数配列されて画素列11Lを構成してい
る。列方向に直角をなす方向(以下、行方向と称する)
の相隣接する画素列11Lどうしの画素電極11R、1
1G、11Bのピッチは同じで、列として半ピッチずれ
るように形成され、所謂デルタ配列に配置されている。
この画素電極11R、11G、11Bの形状は、本実施
形態では略五角形(厳密には七角形)であり、図2に示
すように、行方向に平行な2本の平行辺11dと、この
平行辺11dに直角をなしこれら平行辺11dの間隔
(画素幅)に近似した長さの列方向辺11eと、この列
方向辺11eの両端と各平行辺11dの一端部とを結ぶ
2本のコーナ辺11fと、平行辺11dの他端部どうし
を結ぶ線分を底辺とする二等辺三角形の斜辺に相当する
2本の斜辺11gと、によって輪郭が構成されている。
なお、これら2本の斜辺11gは平行辺11dどうしを
結ぶ線より外側で交わっており、画素電極11R、11
G、11Bに突出部11hを形成している。このような
形状の画素電極11R、11G、11Bは、図1に示す
ように、同じ向きになるように配置されている。詳しく
は、突出部11hが行方向の一方の向きに隣接する画素
列11Lに臨むように配置され、列方向辺11eは、行
方向の他方の向きに隣接する画素列11Lに臨むように
配置されている。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, details of a liquid crystal display device according to the present invention will be described based on embodiments shown in the drawings. (Embodiment 1) FIG. 1 is a schematic plan view showing an embodiment of a liquid crystal display element according to the present invention, and FIG. 2 is an enlarged plan view showing one pixel electrode. 1 and 2 are one of the substrates, TF, which constitutes a liquid crystal display device in which a liquid crystal is sealed between a pair of substrates each having a polarizing plate provided on the outer surface thereof.
It shows the T substrate. 11R, 11 in the figure
G and 11B indicate pixel electrodes made of, for example, ITO formed on one transparent substrate made of glass or the like. A plurality of pixel electrodes 11R, 11G, and 11B are arranged in this order with a pitch of 11R for displaying red, 11G for displaying green, and 11B for displaying blue in the column direction (horizontal direction in the drawing) as shown in FIG. The pixel row 11L is configured. Direction perpendicular to the column direction (hereinafter referred to as the row direction)
Pixel electrodes 11R between adjacent pixel columns 11L
The pitches of 1G and 11B are the same, the rows are formed so as to be shifted by a half pitch, and are arranged in a so-called delta arrangement.
The shape of the pixel electrodes 11R, 11G, and 11B is a substantially pentagonal shape (strictly a heptagonal shape) in the present embodiment, and as shown in FIG. 2, two parallel sides 11d parallel to the row direction A column direction side 11e having a right angle to the side 11d and having a length approximate to the interval (pixel width) of the parallel sides 11d, and two corners connecting both ends of the column direction side 11e and one end of each parallel side 11d. The contour is composed of the side 11f and two oblique sides 11g corresponding to the oblique sides of an isosceles triangle whose base is a line segment connecting the other ends of the parallel sides 11d.
It should be noted that these two oblique sides 11g intersect outside the line connecting the parallel sides 11d, and thus the pixel electrodes 11R and 11R.
Projections 11h are formed on G and 11B. The pixel electrodes 11R, 11G, and 11B having such a shape are arranged so as to have the same direction, as shown in FIG. Specifically, the protruding portion 11h is arranged so as to face the pixel column 11L adjacent in one direction in the row direction, and the column direction side 11e is arranged so as to face the pixel column 11L adjacent in the other direction in the row direction. ing.
【0022】そして、相隣接する画素列11Lどうしの
間には、メタル材料でなるゲートライン(ゲートバスラ
イン)12がそれぞれ形成されている。なお、これらの
ゲートライン12を形成する際には、同時にゲート電極
12Aがゲートライン12の所定位置から引き出される
ようなパターンに形成される。本実施形態では、図1に
示すようにゲート電極12Aが、相隣接するゲートライ
ンどうしで異なる向きに引き出されている。例えば、図
1を用いて説明すれば、上から1列目のゲートライン1
2から引き出されるゲート電極12Aは、図中左斜め上
略45度の方向に引き出されている。また、上から2列
目のゲートライン12から引き出されるゲート電極12
Aは、ゲートライン12に対して右斜め上略45度の方
向に引き出されている。このため、上から1列目のゲー
トライン12から引き出されたゲート電極12Aと、上
から2列目のゲートライン12から引き出されたゲート
電極12Aと、はそれぞれの引き出し方向(ゲート幅方
向)が略90度の角度をなしている。A gate line (gate bus line) 12 made of a metal material is formed between the pixel columns 11L adjacent to each other. When forming these gate lines 12, at the same time, the gate electrode 12A is formed in a pattern so as to be drawn out from a predetermined position of the gate line 12. In the present embodiment, as shown in FIG. 1, the gate electrode 12A is drawn out in different directions between adjacent gate lines. For example, referring to FIG. 1, the gate line 1 in the first column from the top
The gate electrode 12A extracted from 2 is extracted in the direction of approximately 45 degrees diagonally to the upper left in the drawing. In addition, the gate electrode 12 drawn from the gate line 12 in the second column from the top
A is drawn out in a direction of approximately 45 degrees to the upper right with respect to the gate line 12. Therefore, the gate electrode 12A drawn from the gate line 12 in the first column from the top and the gate electrode 12A drawn from the gate line 12 in the second column from the top have their respective pulling directions (gate width direction). It makes an angle of about 90 degrees.
【0023】1本のゲートライン12に着目した場合、
このゲートライン12は、これを挟む画素列11Lの一
方側に位置する画素列11Lに属する画素電極11R、
11G、11Bの列方向辺11eと平行をなしている。
また、このゲートライン12と、他方側に位置する画素
列11L内の相隣接する画素電極11R、11G、11
B間には、略三角形状の領域Aが形成されている。この
領域Aには、上記したゲート電極12Aが引き出されて
おり、このゲート電極12Aの上に図示しないゲート絶
縁膜が形成され、このゲート絶縁膜上に半導体層13が
パターン形成され、さらに半導体層13の上に、ドレイ
ン電極15mと、画素電極11R、11G、11Bに接
続するソース電極14と、がパターン形成されて薄膜ト
ランジスタQが構成されている。この薄膜トランジスタ
Qの半導体層13のソース電極14及びドレイン電極1
5m間にはチャネル領域13aが設けられチャネル領域
13aのチャネル長CLの方向cは、各ゲート電極12
Aの引き出し方向(ゲート幅CWの方向)と直角をなす
方向となっている。Focusing on one gate line 12,
The gate line 12 includes a pixel electrode 11R belonging to a pixel row 11L located on one side of the pixel row 11L that sandwiches the gate line 12,
It is parallel to the column direction side 11e of 11G and 11B.
In addition, the gate line 12 and the pixel electrodes 11R, 11G, and 11 that are adjacent to each other in the pixel column 11L located on the other side.
A substantially triangular region A is formed between B. In the region A, the above-mentioned gate electrode 12A is drawn out, a gate insulating film (not shown) is formed on the gate electrode 12A, and the semiconductor layer 13 is patterned on the gate insulating film. A drain electrode 15m and a source electrode 14 connected to the pixel electrodes 11R, 11G, and 11B are patterned on 13 to form a thin film transistor Q. The source electrode 14 and the drain electrode 1 of the semiconductor layer 13 of this thin film transistor Q
The channel region 13a is provided between 5 m, and the direction c of the channel length CL of the channel region 13a is set in each gate electrode 12
The direction is perpendicular to the pull-out direction of A (direction of gate width CW).
【0024】図中15はメタル膜をパターン形成してな
るドレインラインを示している。このドレインライン1
5は、画素電極11Rに接続される薄膜トランジスタQ
のドレイン電極15mと一体的に形成された15Rと、
画素電極11Gに接続される薄膜トランジスタQのドレ
イン電極15mと一体的に形成された15Gと、画素電
極11Bに接続される薄膜トランジスタQのドレイン電
極15mと一体的に形成された15Bとからなり、図示
しない駆動回路から赤色を表示する信号に応じた所定電
圧がドレインライン15Rに印加され、緑色を表示する
信号に応じた所定電圧がドレインライン15Gに印加さ
れ、青色を表示する信号に応じた所定電圧がドレインラ
イン15Bに印加される。この為、駆動回路は各色に応
じた電圧をラインごとに印加すればよいので構成が簡素
化できる。また、ドレインライン15R、15G、15
Bはそれぞれ、同画素列11L内の相隣接する画素電極
11R、11G、11Bどうしの間に形成された行方向
直線部15kと、各画素列11L間の対応する行方向直
線部15kどうしを結ぶ斜め直線部15lと、から構成
されている。このようにドレインライン15は、行をな
す各画素電極11R、11G、11Bの輪郭に沿って行
方向にジグザグ状に走るように形成されている。上記し
たドレイン電極15mは、上記した略三角形状の領域A
内に存在するドレインライン15の斜め直線部15lか
ら引き出されている。このように、ドレインライン15
に行方向直線部15kどうしを結ぶ部分を両者を最短距
離で結ぶ斜め直線部15lとしたことにより、ドレイン
ライン15とゲートライン12とが、従来のように沿っ
て走ることがなくなり、不要な容量が発生することが防
止できる。なお、本実施形態では、画素列11Lに沿っ
て各画素電極11R、11G、11Bに図示しない絶縁
膜を介して画素電極11R、11G、11Bの下方に蓄
積容量電極16を備えている。また、図示しないが、他
方の対向基板には画素電極11R、11G、11Bにそ
れぞれ対応して赤、緑、青色のカラーフィルタga設け
られている。In the figure, reference numeral 15 indicates a drain line formed by patterning a metal film. This drain line 1
5 is a thin film transistor Q connected to the pixel electrode 11R
15R integrally formed with the drain electrode 15m of
A drain electrode 15m integrally formed with the drain electrode 15m of the thin film transistor Q connected to the pixel electrode 11G, and a drain electrode 15m integrally formed with the drain electrode 15m of the thin film transistor Q connected to the pixel electrode 11B, are not shown. A predetermined voltage corresponding to a signal displaying red is applied to the drain line 15R from the driving circuit, a predetermined voltage corresponding to a signal displaying green is applied to the drain line 15G, and a predetermined voltage corresponding to a signal displaying blue is applied. It is applied to the drain line 15B. Therefore, the drive circuit only needs to apply a voltage corresponding to each color for each line, so that the configuration can be simplified. In addition, the drain lines 15R, 15G, 15
B respectively connects a row-direction straight line portion 15k formed between adjacent pixel electrodes 11R, 11G, and 11B in the same pixel column 11L and a corresponding row-direction straight line portion 15k between each pixel column 11L. And an oblique straight line portion 15l. In this way, the drain line 15 is formed so as to run in a zigzag shape in the row direction along the contours of the pixel electrodes 11R, 11G, and 11B forming the row. The drain electrode 15m has a substantially triangular region A as described above.
It is drawn out from the diagonal straight line portion 15l of the drain line 15 existing inside. In this way, the drain line 15
Since the portion connecting the row-direction linear portions 15k to each other is the diagonal linear portion 15l connecting the two in the shortest distance, the drain line 15 and the gate line 12 do not run along the conventional line, and unnecessary capacitance is eliminated. Can be prevented. In the present embodiment, the storage capacitor electrode 16 is provided below the pixel electrodes 11R, 11G, 11B via an insulating film (not shown) in each of the pixel electrodes 11R, 11G, 11B along the pixel column 11L. Although not shown, the other counter substrate is provided with red, green, and blue color filters ga corresponding to the pixel electrodes 11R, 11G, and 11B, respectively.
【0025】さらに、本実施形態は図示しない上記透明
基板の下面(共通電極を形成した基板と対向する面と反
対側の面)に偏光板(図示省略する)を備えている。こ
のような入射型の液晶表示素子では、下面偏光板の下方
にバックライトが設けられており、バックライト等の半
導体層13の面の法線方向以外に進行する光は、振幅が
偏光板及び半導体層13の面に平行な光成分のS偏光
と、このS偏光と振幅が直交するP偏光とからなってい
る。ここでP偏光は偏光板の透過軸、吸収軸の向きにか
かわらず、偏光板等により減衰される。ところでこのよ
うな薄膜トランジスタQでは、ソース電極側から入射す
る光とドレイン電極側から入射する光が、半導体層13
のチャネル領域に侵入しやすい。ここで、図2に示すよ
うに、偏光板の光吸収軸aと、薄膜トランジスタQのチ
ャネル長方向cと、が約45度の角度をなすように設定
されている。本実施形態でこの角度を45度にした理由
は、相隣接する画素列11Lに組み込まれた薄膜トラン
ジスタQのチャネル長方向が互いに90度の角度をなす
ため、ある画素列11Lの薄膜トランジスタQのチャネ
ル長方向と偏光板の光吸収軸方向とを90度に設定して
しまうとその上下の列の画素列11Lの薄膜トランジス
タQのチャネル長方向cと偏光板の光吸収軸の方向とが
平行になり、チャネル長方向の振幅の反射を起こし易い
S偏光の成分がこの薄膜トランジスタQにソース、ドレ
イン電極側から入射することになり、列ごとでチャネル
特性が変わる虞れがあるため、全ての薄膜トランジスタ
Qのチャネル特性の均衡をとるためである。Further, in this embodiment, a polarizing plate (not shown) is provided on the lower surface (the surface opposite to the surface facing the substrate on which the common electrode is formed) of the transparent substrate (not shown). In such an incident type liquid crystal display element, a backlight is provided below the lower surface polarizing plate, and light traveling in a direction other than the normal direction of the surface of the semiconductor layer 13 such as the backlight has an amplitude of the polarizing plate and It is composed of S-polarized light having a light component parallel to the surface of the semiconductor layer 13 and P-polarized light having an amplitude orthogonal to this S-polarized light. Here, the P-polarized light is attenuated by the polarizing plate or the like regardless of the directions of the transmission axis and the absorption axis of the polarizing plate. By the way, in such a thin film transistor Q, the light entering from the source electrode side and the light entering from the drain electrode side have the semiconductor layer 13
Easy to penetrate into the channel region. Here, as shown in FIG. 2, the light absorption axis a of the polarizing plate and the channel length direction c of the thin film transistor Q are set to form an angle of about 45 degrees. The reason why the angle is set to 45 degrees in the present embodiment is that the channel length directions of the thin film transistors Q incorporated in the adjacent pixel rows 11L form an angle of 90 degrees with each other. If the direction and the light absorption axis direction of the polarizing plate are set to 90 degrees, the channel length direction c of the thin film transistor Q in the pixel row 11L above and below that direction and the light absorption axis direction of the polarizing plate become parallel, The S-polarized light component, which easily causes the reflection of the amplitude in the channel length direction, is incident on the thin film transistor Q from the source and drain electrode sides, and the channel characteristics may change from column to column. This is to balance the characteristics.
【0026】以上のような構成としたことにより、本実
施形態では画素の開口率を大きくすることが可能とな
る。すなわち、ドレインライン15とゲートライン12
とが平行をなして並ぶ部分がない構造としたことによ
り、両ライン間の距離を充分確保する必要がない。この
ため、画素列11Lどうしをより近接させることが可能
となる。したがって、TFT基板面における画素電極1
1R、11G、11Bの面積を増加させることが可能と
なり、実質的な画素の開口率を大きくすることができ
る。また、このようにドレインライン15とゲートライ
ン12とが平行に並ばない構成としたため、不要な静電
容量が発生するという不都合を回避することができる。
しかも、ゲートライン15は斜め直線部15lを備えて
いるため、配線の総延長が短く、配線抵抗を低減するこ
とができる。With the above structure, the aperture ratio of the pixel can be increased in this embodiment. That is, the drain line 15 and the gate line 12
By adopting a structure in which and are not aligned in parallel, it is not necessary to secure a sufficient distance between both lines. Therefore, it becomes possible to bring the pixel columns 11L closer to each other. Therefore, the pixel electrode 1 on the TFT substrate surface
The area of 1R, 11G, and 11B can be increased, and the aperture ratio of the pixel can be substantially increased. Further, since the drain line 15 and the gate line 12 are not arranged parallel to each other in this way, it is possible to avoid the inconvenience that unnecessary capacitance is generated.
Moreover, since the gate line 15 includes the diagonal straight line portion 151, the total extension of the wiring is short, and the wiring resistance can be reduced.
【0027】また、画素列内の相隣接する画素電極11
の斜辺11gとゲートライン12とで形成される略三角
形状の領域Aは、その三角形の底辺の長さが略画素幅分
を有する幅の広い領域であるため、この領域A内に形成
される薄膜トランジスタQのチャネル長及びチャネル幅
を広い範囲で設定することが可能となる。特に、近年は
液晶表示素子においては、高精細化に伴い、画素電極の
微細化が進み、これに接続される薄膜トランジスタもサ
イズの縮小化が余儀なくされているため、MOSトラン
ジスタのショートチャネル効果が起こり易くなってい
る。本実施形態のような構造を採用することにより、薄
膜トランジスタのチャネル長及びチャネル幅を確保する
ことが可能となり、ショートチャネル効果を有効に防止
することが可能となる。Further, the pixel electrodes 11 adjacent to each other in the pixel column
The substantially triangular region A formed by the oblique side 11g and the gate line 12 is a wide region in which the length of the base of the triangle is approximately the pixel width, and is therefore formed within this region A. It is possible to set the channel length and the channel width of the thin film transistor Q in a wide range. In particular, in liquid crystal display elements, pixel electrodes have become finer in recent years along with higher definition, and the size of thin film transistors connected thereto has been inevitably reduced, so that the short channel effect of MOS transistors occurs. It's getting easier. By adopting the structure of this embodiment, the channel length and channel width of the thin film transistor can be secured, and the short channel effect can be effectively prevented.
【0028】さらに、本実施形態においては、画素列1
1Lどうしの間にゲートライン12を直線的に配置した
ことにより、蓄積容量電極16とが交差および重なるこ
とがなく、ゲートライン12に不要な容量が発生するの
を防止することができる。Further, in this embodiment, the pixel column 1
By arranging the gate line 12 linearly between the 1L, it is possible to prevent the storage capacitor electrode 16 from intersecting and overlapping with each other and to prevent generation of unnecessary capacitance in the gate line 12.
【0029】また、本実施形態においては、薄膜トラン
ジスタQのチャネル長方向cと偏光板の光吸収軸aとが
45度の角度をなすように設定されているため、チャネ
ル長方向が異なっていても全ての薄膜トランジスタのチ
ャネル特性を均一化することができる。よって、本実施
形態によれば、液晶表示素子の表示バランスを良好にす
る効果を奏する。Further, in the present embodiment, since the channel length direction c of the thin film transistor Q and the light absorption axis a of the polarizing plate are set to form an angle of 45 degrees, even if the channel length directions are different. The channel characteristics of all thin film transistors can be made uniform. Therefore, according to this embodiment, there is an effect of improving the display balance of the liquid crystal display element.
【0030】(実施形態2)図3は、本発明の実施形態
2の概略を示す平面図である。上記した実施形態1では
相隣接する画素列11Lで薄膜トランジスタQのチャネ
ル長方向が異なる構成であったが、本実施形態では画素
電極に接続される薄膜トランジスタのチャネル長方向を
全て同一にしたことを特徴としている。なお、本実施形
態の説明にあたり上記実施形態1と同一部分には同一の
符号を付して説明を省略する。(Second Embodiment) FIG. 3 is a plan view showing the outline of a second embodiment of the present invention. In the first embodiment, the channel length direction of the thin film transistor Q is different between the adjacent pixel columns 11L, but in the present embodiment, all the thin film transistors connected to the pixel electrodes have the same channel length direction. I am trying. In the description of the present embodiment, the same parts as those in the first embodiment will be designated by the same reference numerals and the description thereof will be omitted.
【0031】本実施形態においては、同図に示すよう
に、画素電極11の形状が五角形であり、列方向辺11
eの長さが平行辺11d、11dの間隔と同一、すなわ
ち二つの平行辺11dに列方向辺11eが直角に交わる
形状となっている。このため、ゲートライン12とドレ
インライン15とが直交する部分に対応して画素電極1
1を面積効率よく配置することができ、画素面積を稼ぐ
ことができる。また、ゲートライン12から引き出され
るゲート電極12Aのゲート幅方向が各画素列11L間
で同一方向となるように設定している。このため、本実
施形態では、画素電極11に接続された全ての薄膜トラ
ンジスタQのチャネル長方向(ゲート幅方向)aに対し
て、偏光板の光吸収軸aが90度の角度をなすように偏
光板を設置している。このように、薄膜トランジスタQ
のチャネル長方向cを揃えたことにより、偏光板へ入射
する光のうち、ソース、ドレイン電極側から直接又は、
電極により反射され半導体層13に入射する方向に進行
し、かつチャネル長方向と直交方向の振幅のS偏光を最
大に吸収することが可能となる。この反射し易いS偏光
の入射を抑制することができるため、薄膜トランジスタ
Qの半導体層13に入射する光の量が減少し、よって薄
膜トランジスタQのオフ電流の増大を抑制することがで
きる。その結果、液晶表示素子のコントラストの低下
や、クロストークの発生などの不都合を防止でき、表示
品質を向上することができる。In the present embodiment, as shown in the figure, the pixel electrode 11 has a pentagonal shape and the side 11 in the column direction.
The length of e is the same as the interval between the parallel sides 11d and 11d, that is, the two parallel sides 11d and the column direction side 11e intersect at a right angle. Therefore, the pixel electrode 1 corresponds to the portion where the gate line 12 and the drain line 15 are orthogonal to each other.
1 can be arranged area-efficiently, and the pixel area can be increased. In addition, the gate width direction of the gate electrode 12A drawn from the gate line 12 is set to be the same direction between the pixel columns 11L. Therefore, in the present embodiment, polarization is performed so that the light absorption axis a of the polarizing plate forms an angle of 90 degrees with respect to the channel length direction (gate width direction) a of all the thin film transistors Q connected to the pixel electrode 11. The board is installed. Thus, the thin film transistor Q
By aligning the channel length direction c of, the light incident on the polarizing plate can be directly emitted from the source or drain electrode side, or
It becomes possible to maximize the absorption of S-polarized light which is reflected by the electrodes and travels in the direction of incidence on the semiconductor layer 13 and which has an amplitude in the direction orthogonal to the channel length direction. Since it is possible to suppress the incidence of the S-polarized light that is easily reflected, the amount of light incident on the semiconductor layer 13 of the thin film transistor Q is reduced, and accordingly, the increase of the off current of the thin film transistor Q can be suppressed. As a result, it is possible to prevent inconveniences such as a decrease in contrast of the liquid crystal display element and occurrence of crosstalk, and display quality can be improved.
【0032】(実施形態3)図4および図5は、本発明
の液晶表示素子の実施形態3を示している。図4は一つ
の画素部を示す拡大平面図であり、図5は図4に示すX
−X部分の断面図である。なお、本実施形態を説明する
にあたり、上記した実施形態1と同一部分には同一の符
号を付して説明する。(Embodiment 3) FIGS. 4 and 5 show Embodiment 3 of the liquid crystal display element of the present invention. FIG. 4 is an enlarged plan view showing one pixel portion, and FIG. 5 is an X plane shown in FIG.
It is a sectional view of a -X portion. In the description of the present embodiment, the same parts as those in the first embodiment described above will be designated by the same reference numerals.
【0033】本実施形態は、図5に示すように、例えば
ガラスでなる透明基板17の上に、ゲート電極12Aが
形成されている。なお、このゲート電極12Aの形成工
程では、ゲートライン12も同時にパターン形成され
る。そして、ゲート電極12Aおよび透明基板17上に
は、例えばSiNなどの光透過性を有するゲート絶縁膜
18が堆積されている。さらに、このゲート絶縁膜18
上には、ゲート電極12Aに対向する位置に、例えばア
モルファスシリコンでなる半導体層13と、ITOでな
る画素電極11がそれぞれパターン形成されている。さ
らに、半導体層13上には、半導体層13上で分離され
たソース電極14とドレイン電極15mが形成されてい
る。ドレイン電極15mは、図4に示すように、ゲート
ライン12と平面的にみて直交するドレインライン15
より斜め45度の角度で引き出されるパターンとなるよ
うに、ドレインライン15と同時に形成されている。In this embodiment, as shown in FIG. 5, a gate electrode 12A is formed on a transparent substrate 17 made of glass, for example. In the step of forming the gate electrode 12A, the gate line 12 is also patterned at the same time. Then, a light-transmissive gate insulating film 18 such as SiN is deposited on the gate electrode 12A and the transparent substrate 17. Furthermore, this gate insulating film 18
A semiconductor layer 13 made of, for example, amorphous silicon, and a pixel electrode 11 made of ITO are patterned on the upper side at positions facing the gate electrode 12A. Further, on the semiconductor layer 13, the source electrode 14 and the drain electrode 15m separated on the semiconductor layer 13 are formed. The drain electrode 15m is, as shown in FIG. 4, a drain line 15 that is orthogonal to the gate line 12 in plan view.
It is formed at the same time as the drain line 15 so that the pattern is drawn out at an angle of 45 degrees.
【0034】また、図4に示すように、画素電極11
の、ゲートライン12とドレインライン15とが平面的
にみて交わる箇所に臨む部分には、切欠き部11hが形
成されている。そして、この切欠き部11hとゲートラ
イン12とドレインライン15とで形成される領域に
は、薄膜トランジスタQが配置されている。この薄膜ト
ランジスタQを構成するゲート電極12Aは、ゲートラ
イン12から、このゲートライン12に対して約45度
の角度をなすように引き出されている。すなわち、薄膜
トランジスタQのチャネル長方向cは、ゲートライン1
2並びにドレインライン15に対して45度の角度をな
すように設定されている。As shown in FIG. 4, the pixel electrode 11
A notch 11h is formed in a portion facing the intersection of the gate line 12 and the drain line 15 when seen in a plan view. A thin film transistor Q is arranged in a region formed by the cutout portion 11h, the gate line 12 and the drain line 15. The gate electrode 12A forming the thin film transistor Q is led out from the gate line 12 so as to form an angle of about 45 degrees with respect to the gate line 12. That is, in the channel length direction c of the thin film transistor Q, the gate line 1
2 and the drain line 15 are set to form an angle of 45 degrees.
【0035】さらに、図5に示すように、透明基板17
の下面には、偏光板20が配置されている。本実施形態
においては、図4に示すように、偏光板20の光吸収軸
aに対し、薄膜トランジスタQが、そのチャネル長方向
cを90度の角度になるように設定されている。このよ
うな構成としたことにより、図5に示すように、偏光板
20に入射した光は、チャネル長方向と直交方向の振幅
の反射を起こし易いS偏光が吸収され、またP偏光が偏
光板により減衰され、ソース電極14、ドレイン電極1
5m、ゲート電極12Aなどに反射して薄膜トランジス
タQの半導体層13に入射する光の量を低減することが
できる。なお、本実施形態は画素配列がデルタ配列の液
晶表示素子のみに適用されるものではなく、他のあらゆ
る配列の液晶表示素子に適用することが可能であり、通
常の格子状のマトリクス配列でもよい。Further, as shown in FIG. 5, the transparent substrate 17
A polarizing plate 20 is disposed on the lower surface of the. In the present embodiment, as shown in FIG. 4, the thin film transistor Q is set to have an angle of 90 degrees in the channel length direction c with respect to the light absorption axis a of the polarizing plate 20. With such a configuration, as shown in FIG. 5, the light incident on the polarizing plate 20 absorbs S-polarized light that easily causes reflection of an amplitude in a direction orthogonal to the channel length direction, and P-polarized light is polarized light. Is attenuated by the source electrode 14 and the drain electrode 1
The amount of light reflected by the gate electrode 12A and the like and incident on the semiconductor layer 13 of the thin film transistor Q for 5 m can be reduced. It should be noted that the present embodiment is not limited to the liquid crystal display element having the delta arrangement in the pixel arrangement, but can be applied to the liquid crystal display elements in any other arrangement, and may be a normal lattice-like matrix arrangement. .
【0036】(実施形態4)図6は、本発明の実施形態
4の概略を示す平面図である。上記実施形態1及び2で
はドレインラインに斜め直線部を設けた構成であった
が、本実施形態ではドレインラインを全て直線状に形成
することを特徴としている。尚、本実施形態の説明にあ
たり上記実施形態と同一部分には同一の符号を付して説
明を省略する。本実施形態においては、画素電極11
R、11G、11Bが行方向(図面上下方向)に順次配
列され、行毎に半ピッチづつずれている。ドレインライ
ン30は、画素電極11R、11G、11B間を画素行
方向に直線状に配列され、領域Aに設けられた薄膜トラ
ンジスタQのドレイン電極31に接続されている。ゲー
トライン32は、斜め直線部32aと列方向直線部32
bとからなり薄膜トランジスタQのゲート電極と接続さ
れ、列方向に画素電極11R、11G、11Bの間を上
下に蛇行するように設けられている。蓄積容量電極34
が絶縁膜を介して画素電極11R、11G、11Bの下
方向に蛇行して設けられている。したがって、ドレイン
ライン30がより低抵抗になり、縦方向に画素を増加し
ても高速に信号電圧を印加することができる。また、薄
膜トランジスタQのチャネル長方向が行毎に異なってい
るが、これに限らず一方の方向のみに設定してもよい。(Fourth Embodiment) FIG. 6 is a plan view showing the outline of a fourth embodiment of the present invention. In the above-described first and second embodiments, the drain line is provided with the diagonal linear portion, but the present embodiment is characterized in that all the drain lines are formed in a linear shape. In the description of this embodiment, the same parts as those in the above embodiment are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, the pixel electrode 11
R, 11G, and 11B are sequentially arranged in the row direction (vertical direction in the drawing), and are offset by half pitch for each row. The drain line 30 is linearly arranged in the pixel row direction between the pixel electrodes 11R, 11G, and 11B, and is connected to the drain electrode 31 of the thin film transistor Q provided in the region A. The gate line 32 includes a diagonal straight line portion 32a and a column direction straight line portion 32.
It is connected to the gate electrode of the thin film transistor Q and is provided so as to meander vertically between the pixel electrodes 11R, 11G and 11B in the column direction. Storage capacitor electrode 34
Are meanderingly provided in the downward direction of the pixel electrodes 11R, 11G, and 11B through the insulating film. Therefore, the drain line 30 has a lower resistance, and the signal voltage can be applied at high speed even if the number of pixels is increased in the vertical direction. Further, although the channel length direction of the thin film transistor Q is different for each row, it is not limited to this and may be set only in one direction.
【0037】以上、実施形態1〜実施形態4について説
明したが、本発明はこれらに限定されるものではなく、
構成の要旨に付随する各種の設計変更が可能である。例
えば上記実施形態に用いられる液晶駆動方式は、TN液
晶駆動、STN液晶駆動、強誘電性液晶駆動、反強誘電
性液晶駆動、電界複屈折制御駆動方式等いずれの駆動方
式でもよい。また、上記実施形態におけるドレインライ
ンはドレイン電極と一体的に形成されていてもよく、ゲ
ートラインはゲート電極と一体的且つ蓄積容量電極と同
じ金属で一括して形成してもよい。上記実施形態におけ
る薄膜トランジスタは逆スタガ型であったがこれに限ら
ず、正スタガ型、コプラナ型であってもよく、半導体層
はアモルファスシリコンであっても、ポリシリコンであ
ってもよい。上記実施形態では、下側の基板に薄膜トラ
ンジスタが設けられているが、反射型液晶表示素子であ
る場合、上側基板に薄膜トランジスタを設け、偏光板の
偏光軸と薄膜トランジスタのチャネル長方向を適宜設定
して上方向からのS偏光を制御してもよい。上記実施形
態ではR、G、Bをこの順に1ピッチとして配列した
が、R、G、Bに対応する画素電極であればこの順に限
らず配列してもよい。Although the first to fourth embodiments have been described above, the present invention is not limited to these.
Various design changes that accompany the gist of the configuration are possible. For example, the liquid crystal driving method used in the above embodiment may be any driving method such as TN liquid crystal driving, STN liquid crystal driving, ferroelectric liquid crystal driving, antiferroelectric liquid crystal driving, electric field birefringence control driving method. Further, the drain line in the above embodiment may be formed integrally with the drain electrode, and the gate line may be formed integrally with the gate electrode and made of the same metal as the storage capacitor electrode at once. Although the thin film transistor in the above-described embodiment is an inverted stagger type, it is not limited to this and may be a positive stagger type or a coplanar type, and the semiconductor layer may be amorphous silicon or polysilicon. In the above embodiment, the thin film transistor is provided on the lower substrate, but in the case of a reflective liquid crystal display element, the thin film transistor is provided on the upper substrate, and the polarization axis of the polarizing plate and the channel length direction of the thin film transistor are appropriately set. S-polarized light from above may be controlled. In the above embodiment, R, G, and B are arranged in this order as one pitch, but the pixel electrodes corresponding to R, G, and B may be arranged without being limited to this order.
【0038】[0038]
【発明の効果】以上の説明から明らかなように、この発
明によれば、画素の開口率を大きくすることを可能にす
る効果がある。また、ドレインラインの配線抵抗を小さ
くすると共に、他の配線との間での不要な静電容量の発
生を抑制できるという効果がある。さらに、この発明に
よれば、素子内に導入する、例えばバックライトなどの
光源から入射する光から、チャネル長方向と直交する振
幅のS偏光の成分を削減することができるため、薄膜ト
ランジスタのオフ電流を低減させることができ、またク
ロストークの発生を防止することが可能となる。このた
め、本発明によれば表示品質の高い液晶表示素子を実現
する効果がある。As is apparent from the above description, according to the present invention, it is possible to increase the aperture ratio of pixels. Further, it is possible to reduce the wiring resistance of the drain line and to suppress the generation of unnecessary electrostatic capacitance with other wirings. Further, according to the present invention, it is possible to reduce the component of S-polarized light having an amplitude orthogonal to the channel length direction from the light that is introduced into the element and is incident from a light source such as a backlight. Can be reduced, and the occurrence of crosstalk can be prevented. Therefore, the present invention has an effect of realizing a liquid crystal display element having high display quality.
【図1】本発明に係る液晶表示素子の実施形態1を示す
平面図。FIG. 1 is a plan view showing a first embodiment of a liquid crystal display element according to the present invention.
【図2】実施形態1における画素電極を示す拡大平面
図。FIG. 2 is an enlarged plan view showing a pixel electrode according to the first embodiment.
【図3】本発明に係る液晶表示素子の実施形態2を示す
平面図。FIG. 3 is a plan view showing Embodiment 2 of the liquid crystal display element according to the present invention.
【図4】本発明に係る液晶表示素子の実施形態3におけ
る画素電極を示す拡大平面図。FIG. 4 is an enlarged plan view showing a pixel electrode in Embodiment 3 of the liquid crystal display element according to the present invention.
【図5】図4のX−X断面図。5 is a sectional view taken along line XX of FIG.
【図6】本発明に係る液晶表示素子の実施形態4を示す
平面図。FIG. 6 is a plan view showing a fourth embodiment of the liquid crystal display element according to the present invention.
【図7】従来の液晶表示素子の平面図。FIG. 7 is a plan view of a conventional liquid crystal display element.
【図8】従来の液晶表示素子の画素電極を示す拡大平面
図。FIG. 8 is an enlarged plan view showing a pixel electrode of a conventional liquid crystal display element.
【図9】図8のY−Y断面図。9 is a sectional view taken along line YY of FIG.
11 画素電極 12 ゲートライン 12A ゲート電極 13 半導体層 15 ドレインライン 15m ドレイン電極 15k 行方向直線部 15l 斜め直線部 16 蓄積容量電極 17 透明基板 20 偏光板 a 光吸収軸 b 光透過軸 c チャネル長方向 11 Pixel electrode 12 gate lines 12A gate electrode 13 Semiconductor layer 15 drain line 15m drain electrode 15k Line direction straight section 15l diagonal straight section 16 Storage capacitor electrode 17 Transparent substrate 20 Polarizer a Light absorption axis b Light transmission axis c Channel length direction
フロントページの続き (56)参考文献 特開 平6−308638(JP,A) 特開 昭63−142330(JP,A) 特開 平6−289423(JP,A) 特開 平6−112486(JP,A) 特開 昭63−15220(JP,A) 特開 平2−110433(JP,A) 特開 平6−186575(JP,A) 特開 平8−122801(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343 G02F 1/1335 H01L 29/78 Continuation of the front page (56) Reference JP-A-6-308638 (JP, A) JP-A-63-142330 (JP, A) JP-A-6-289423 (JP, A) JP-A-6-112486 (JP , A) JP 63-15220 (JP, A) JP 2-110433 (JP, A) JP 6-186575 (JP, A) JP 8-122801 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1343 G02F 1/1335 H01L 29/78
Claims (6)
され、列または行方向に直線状に連続する所定数を1ピ
ッチとする画素電極が、相隣接する列または行で半ピッ
チずれて配置される液晶表示素子において、 前記薄膜トランジスタに接続されるドレインラインとゲ
ートラインとの一方が、所定列または行内の隣接する画
素電極間に、行または列方向に沿った直線部と、相隣接
する直線部を斜めに結ぶ斜め直線部とを有し、前記薄膜
トランジスタのチャネル長方向が列または行方向と異な
り、 所定列または行の前記薄膜トランジスタのチャネル長方
向は一方の方向を向き、前記所定列または行に隣接する
列または行の前記薄膜トランジスタのチャネル長方向は
他方の方向を向き、 光吸収軸の方向と前記一方の方向となす角と、前記光吸
収軸の方向と前記他方の方向となす角とが実質的に等し
いような偏光板が前記透明基板の外面に配置される こと
を特徴とする液晶表示素子。1. A pixel electrode, which is connected to a thin film transistor and is linearly continuous in a column or row direction and has a predetermined number as one pitch, is arranged on a transparent substrate with a half pitch shift in adjacent columns or rows. In the liquid crystal display device, one of a drain line and a gate line connected to the thin film transistor has a linear portion along a row or column direction and a linear portion adjacent to each other between adjacent pixel electrodes in a predetermined column or row. And a diagonal straight line portion, the channel length direction of the thin film transistor is different from the column or row direction.
The length of the channel of the thin film transistor in a predetermined column or row
The direction is one direction and is adjacent to the predetermined column or row.
The channel length direction of the thin film transistors in columns or rows is
The other direction, the angle between the direction of the light absorption axis and the one direction, and the light absorption axis
The direction of the collecting axis and the angle formed by the other direction are substantially equal.
A liquid crystal display device, wherein such a polarizing plate is disposed on the outer surface of the transparent substrate .
ンを挟んだ、所定列または行内に隣接する2つの画素電
極のうちの一方は、前記1本のドレインラインまたはゲ
ートラインの斜め直線部に沿った周縁部を有し、前記周
縁部と、前記2つの画素電極に対応するゲートラインま
たはドレインラインと、前記2つの画素電極のうちの他
方の周縁部とに囲まれた略三角形状の領域に前記薄膜ト
ランジスタが前記2つの画素電極のうちの他方に接続し
て配置されていることを特徴とする請求項1記載の液晶
表示素子。2. One of two pixel electrodes adjacent to each other in a predetermined column or row sandwiching one drain line or gate line is provided along an oblique straight line portion of the one drain line or gate line. The peripheral portion has a substantially triangular area surrounded by the peripheral portion, a gate line or a drain line corresponding to the two pixel electrodes, and the other peripheral portion of the two pixel electrodes. The liquid crystal display element according to claim 1, wherein a thin film transistor is arranged so as to be connected to the other of the two pixel electrodes.
示にそれぞれ対応する画素電極からなることを特徴とす
る請求項1または2記載の液晶表示素子。Wherein the 1 pitch, red, green liquid crystal display element according to claim 1 or 2, wherein the consisting of the corresponding pixel electrode to the blue display.
を特徴とする請求項1乃至3のいずれかに記載の液晶表
示素子。Wherein said pixel electrode, a liquid crystal display device according to any one of claims 1 to 3, characterized in that a substantially pentagonal shape.
線部下方に蓄積容量電極が絶縁膜を介して形成されるこ
とを特徴とする請求項1乃至4のいずれかに記載の液晶
表示素子。Wherein said column direction, a liquid crystal display device according to any one of claims 1 to 4 straight portion accumulated in the lower capacitor electrode of the drain line is being formed through the insulating film.
され、列または行方The column or whereabouts 向に直線状に連続する所定数を1ピA predetermined number of straight lines
ッチとする画素電極が、相隣接する列または行で半ピッThe pixel electrodes that are to be
チずれて配置される液晶表示素子において、In the liquid crystal display element that is arranged with a shift, 前記薄膜トランジスタに接続されるドレインラインとゲA drain line and a gate connected to the thin film transistor.
ートラインとの一方が、所定列または行内の隣接する画One of the adjacent lines in a given column or row
素電極間に、行または列方向に沿った直線部と、相隣接A straight line along the row or column direction and adjacent to each other between the element electrodes
する直線部を斜めに結ぶ斜め直線部とを有し、前記薄膜The thin film,
トランジスタのチャネル長方向が列または行方向と異なThe transistor channel length direction is different from the column or row direction.
り、, 前記薄膜トランジスタのチャネル長方向は、すべて同一The thin film transistors have the same channel length direction.
方向を向き、光吸収軸の方向が前記薄膜トランジスタのThe direction of the light absorption axis of the thin film transistor.
チャネル長方向に実質的に直交するような偏光板が前記The polarizing plate that is substantially orthogonal to the channel length direction is
透明基板の外面に配置されることを特徴とする液晶表示Liquid crystal display characterized by being arranged on the outer surface of a transparent substrate
素子。element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19411395A JP3493534B2 (en) | 1995-07-07 | 1995-07-07 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19411395A JP3493534B2 (en) | 1995-07-07 | 1995-07-07 | Liquid crystal display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003138040A Division JP3617517B2 (en) | 2003-05-16 | 2003-05-16 | Liquid crystal display element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0922026A JPH0922026A (en) | 1997-01-21 |
JP3493534B2 true JP3493534B2 (en) | 2004-02-03 |
Family
ID=16319144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19411395A Expired - Lifetime JP3493534B2 (en) | 1995-07-07 | 1995-07-07 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3493534B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036512B2 (en) * | 1998-05-26 | 2000-04-24 | 日本電気株式会社 | Liquid crystal display |
JP4497596B2 (en) * | 1999-09-30 | 2010-07-07 | 三洋電機株式会社 | Thin film transistor and display device |
JP2007094433A (en) * | 2000-11-30 | 2007-04-12 | Nec Lcd Technologies Ltd | Active matrix type liquid crystal display device and switching element |
US7079164B2 (en) * | 2001-08-03 | 2006-07-18 | Lg.Philips Lcd Co., Ltd. | Method and apparatus for driving liquid crystal display panel |
TWI264121B (en) | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
KR100920348B1 (en) * | 2003-02-27 | 2009-10-07 | 삼성전자주식회사 | liquid crystal display |
KR101171176B1 (en) * | 2004-12-20 | 2012-08-06 | 삼성전자주식회사 | Thin film transistor array panel and display device |
KR101303943B1 (en) | 2006-11-15 | 2013-09-05 | 삼성디스플레이 주식회사 | Liquid crystal display and menufacturing method thereof |
KR101450124B1 (en) * | 2007-12-03 | 2014-10-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device |
JP4609525B2 (en) | 2008-05-14 | 2011-01-12 | ソニー株式会社 | Liquid crystal display device |
TWI626498B (en) | 2014-11-10 | 2018-06-11 | 友達光電股份有限公司 | Display panel |
CN106684101B (en) * | 2017-02-15 | 2019-12-20 | 厦门天马微电子有限公司 | Array substrate, display panel and display device |
-
1995
- 1995-07-07 JP JP19411395A patent/JP3493534B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0922026A (en) | 1997-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057500B2 (en) | Multi-domain liquid crystal display device and display panel used therefor | |
US8253913B2 (en) | Liquid crystal display and thin film transistor array panel therefor | |
US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
KR101269002B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
EP0595363A1 (en) | Transmission type active matrix liquid crystal device | |
KR101071711B1 (en) | In-Plane Switching mode Liquid crystal display device | |
KR100603835B1 (en) | An array substrate for In-Plane switching mode LCD | |
US8477279B2 (en) | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display | |
US7206054B2 (en) | LCD with bent split pixel electrodes with transistor for each partition | |
JP2002151699A (en) | Active matrix type liquid-crystal display device | |
KR20060010118A (en) | Liquid crystal display having multi domain and panel for the same | |
JP3493534B2 (en) | Liquid crystal display device | |
KR101310309B1 (en) | Display panel | |
KR20050014414A (en) | Multi-domain liquid crystal display including the same | |
KR100569718B1 (en) | Multi-domain liquid crystal display | |
KR100959367B1 (en) | In-Plane Switching mode Liquid Crystal Display Device | |
KR100920348B1 (en) | liquid crystal display | |
KR20020009144A (en) | liquid crystal display device | |
KR100517345B1 (en) | Liquid Crystal Display | |
JPH09281497A (en) | Liquid crystal display device | |
JP2005182048A (en) | Multi-domain thin-film transistor display plate and liquid crystal display including same | |
KR100318534B1 (en) | Liquid crystal display and manufacturing method thereof | |
JP3617517B2 (en) | Liquid crystal display element | |
US7948597B2 (en) | Liquid crystal display panel for liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |