JP3491736B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP3491736B2
JP3491736B2 JP21892098A JP21892098A JP3491736B2 JP 3491736 B2 JP3491736 B2 JP 3491736B2 JP 21892098 A JP21892098 A JP 21892098A JP 21892098 A JP21892098 A JP 21892098A JP 3491736 B2 JP3491736 B2 JP 3491736B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
irradiation
light
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21892098A
Other languages
Japanese (ja)
Other versions
JP2000058748A (en
Inventor
晋一 大藤
学 逸見
秀之 海野
重男 小川
正彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP21892098A priority Critical patent/JP3491736B2/en
Publication of JP2000058748A publication Critical patent/JP2000058748A/en
Application granted granted Critical
Publication of JP3491736B2 publication Critical patent/JP3491736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係わる。より詳細には、半導体装置を構
成する基板の裏面側から赤外光を照射して行われる、半
導体装置を構成する集積回路パタンおよびこの集積回路
に保持されている記憶情報の解読や、この記憶情報の改
ざん等の不法行為を防ぐことができる半導体装置および
その製造方法に関する。本発明は、ICカード等に利用
されて個人のプライバシーや金銭等の重要な情報を記憶
および処理する機能を備えた半導体装置およびその製造
方法に好適に用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method. More specifically, the integrated circuit pattern forming the semiconductor device and the decoding of the stored information held in the integrated circuit, which are performed by irradiating infrared light from the back surface side of the substrate forming the semiconductor device, The present invention relates to a semiconductor device capable of preventing illegal acts such as falsification of information and a manufacturing method thereof. INDUSTRIAL APPLICABILITY The present invention is preferably applied to a semiconductor device having a function of storing and processing important information such as personal privacy and money used for an IC card and the like, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】半導体装置には、情報の記憶および処理
をする機能を持つものがある。このような半導体装置
は、例えば、ICカード等に利用されて、個人のプライ
バシーや金銭等の重要な情報を取り扱う。この半導体装
置は、CPU(Central Processing Unit)、RAM
(Random Access Memory)、ROM(Read Only Me
mory)、EEPROM(Electrically Erasable Prog
rammable Read Only Memory)を内部に備え、その実
用化を図るための研究および開発が急ピッチで進められ
ている。
2. Description of the Related Art Some semiconductor devices have a function of storing and processing information. Such a semiconductor device is used, for example, in an IC card or the like and handles important information such as personal privacy and money. This semiconductor device includes a CPU (Central Processing Unit), a RAM
(Random Access Memory), ROM (Read Only Me
mory), EEPROM (Electrically Erasable Prog
It has a rammable read only memory) inside, and research and development for its practical use are proceeding at a rapid pace.

【0003】情報の記憶および処理をする機能を持つ半
導体装置を開発するためには、設計および製造技術の改
良や不良品の原因究明などの目的で、半導体装置を構成
するIC(Integrated Circuit)の機能、動作方式、
回路方式、回路パタン、記憶情報等を解析する技術が必
須である。
In order to develop a semiconductor device having a function of storing and processing information, an IC (Integrated Circuit) constituting the semiconductor device is designed for the purpose of improving design and manufacturing techniques and investigating the cause of defective products. Function, operating method,
Techniques for analyzing circuit methods, circuit patterns, stored information, etc. are essential.

【0004】その一つとして、光学顕微鏡を用いた解析
法がある。この解析法では、被解析対象である半導体装
置を構成する、基板上のICチップ表面に観察光である
可視光を照射して、ICチップ表面を光学顕微鏡で観察
し、ICチップの回路パタンを読み取る作業が行われて
きた。1μm以下の微細パタンに対しては、観察光の波
長がパタン幅に近いことから、回折の影響を軽減するた
めに、比較的波長の短いレーザ光が用いられる。これに
よって、分解能および焦点深度の向上が図られてきた。
One of them is an analysis method using an optical microscope. In this analysis method, visible light, which is observation light, is applied to the surface of an IC chip on a substrate that constitutes a semiconductor device to be analyzed, and the surface of the IC chip is observed with an optical microscope to determine the circuit pattern of the IC chip. The work of reading has been done. For a fine pattern of 1 μm or less, since the wavelength of the observation light is close to the pattern width, laser light having a relatively short wavelength is used to reduce the influence of diffraction. This has improved resolution and depth of focus.

【0005】しかし、半導体装置の配線層が多層化され
るにつれて、半導体装置の下層の配線パタンを精度良く
読みとるためには、上層の膜を除去する必要がある。こ
のために、ICチップを動作させたままの非破壊状態で
は、ICチップ表面を観察することができないという欠
点があった。
However, as the wiring layers of the semiconductor device are multi-layered, it is necessary to remove the upper layer film in order to accurately read the wiring pattern of the lower layer of the semiconductor device. For this reason, there is a drawback that the surface of the IC chip cannot be observed in a non-destructive state while the IC chip is operating.

【0006】また、EEPROMの情報が、半導体装置
の最下層のMOSトランジスタのゲート電極に記憶され
ているため、ICチップ表面の観察は、下層の回路解析
に必ずしも有効な手段ではなかった。
Further, since the information of the EEPROM is stored in the gate electrode of the MOS transistor in the lowermost layer of the semiconductor device, observation of the surface of the IC chip is not always an effective means for circuit analysis of the lower layer.

【0007】このような光学顕微鏡を用いた手法を補う
方法としては、例えば、ICチップの裏面側から非破壊
でチップ表面近傍の回路を観察する方法が挙げられる。
つまり、ICチップの基板であるシリコン基板に吸収さ
れにくい波長の赤外線を観察光源として用いて、シリコ
ン基板に対する透明性を高め、主に金属からなる配線パ
タンなどを、シリコン基板を通して裏面から観察可能に
する方法である。
As a method of supplementing the method using such an optical microscope, for example, there is a method of nondestructively observing a circuit near the front surface of the IC chip from the back surface side.
That is, by using infrared rays having a wavelength that is difficult to be absorbed by the silicon substrate which is the substrate of the IC chip as an observation light source, the transparency to the silicon substrate is increased and the wiring pattern mainly made of metal can be observed from the back surface through the silicon substrate. Is the way to do it.

【0008】この方法によれば、半導体装置の最下層の
トランジスタのパタンや第1層の配線パタンを非破壊で
観察することができる。特に、最近の高密度実装技術で
は、ICチップの表面側に、実装基板との電気的な接続
をとるためのバンプ電極を形成し、ICチップを裏返し
て実装基板上に接続する方法がとられている。
According to this method, the pattern of the transistor in the lowermost layer of the semiconductor device and the wiring pattern of the first layer can be observed nondestructively. Particularly, in recent high-density mounting technology, a method is adopted in which bump electrodes for electrical connection with a mounting substrate are formed on the front surface side of the IC chip, and the IC chip is turned over and connected to the mounting substrate. ing.

【0009】したがって、ICチップを実装した状態で
は、このICチップの裏面が外面に露出した状態とな
り、ICチップの表面側以上に裏面側からのパタン観察
が容易になった。また、ICチップの裏面にはチップ保
護用に、エポキシ樹脂等がコーティングされているが、
このコーティングを化学薬品にて比較的容易に除去する
ことが可能である。この結果、比較的鮮明なICパタン
を、ICチップの裏面から観察することができる。
Therefore, when the IC chip is mounted, the back surface of the IC chip is exposed to the outer surface, which facilitates pattern observation from the back surface side more than the front surface side of the IC chip. Also, the back surface of the IC chip is coated with epoxy resin or the like for chip protection,
It is possible to remove this coating with chemicals relatively easily. As a result, a relatively clear IC pattern can be observed from the back surface of the IC chip.

【0010】ところで、情報の記憶および処理する半導
体装置が普及すると、上述した解析法によって、半導体
装置を構成する集積回路の機能、動作方式、回路方式、
回路パタン、記憶情報等が解析され、また、この記憶情
報が改ざんされる可能性が多くなる。このために、半導
体装置の解析や改ざんを防御する技術の開発が求められ
ている。特に、半導体装置がICカード等に利用され
て、個人のプライバシーや金銭等の、重要な情報の記憶
および処理をする場合には、防御技術は必須である。
With the spread of semiconductor devices for storing and processing information, the functions, operating methods, circuit methods of integrated circuits constituting the semiconductor device are analyzed by the above-mentioned analysis method.
There is a high possibility that the circuit pattern, the stored information, etc. will be analyzed and the stored information will be tampered with. For this reason, there is a demand for the development of a technique for preventing analysis and falsification of semiconductor devices. In particular, when the semiconductor device is used for an IC card or the like to store and process important information such as personal privacy and money, a defense technique is essential.

【0011】従来、半導体基板のみならず一般に膜や板
で被覆された部分に格納された情報を、光学的手段によ
る観察から守る手段の1つとして、観察光を通さない材
料をそれらの膜や板に用いる方法があった。しかし例え
ば、半導体基板の裏面に遮光性の金属膜が形成された場
合には、化学エッチングにより比較的簡単に、かつ、良
好な選択性で、金属膜が基板から剥離されてしまうとい
う問題があった。
Conventionally, as a means for protecting information stored in not only a semiconductor substrate but also a portion generally covered with a film or a plate from observation by optical means, a material that does not transmit observation light is used as the film or the film. There was a method used for the board. However, for example, when a light-shielding metal film is formed on the back surface of a semiconductor substrate, there is a problem in that the metal film is peeled off from the substrate by chemical etching relatively easily and with good selectivity. It was

【0012】また、金属膜は一般に真空蒸着法やスパッ
タリング法で堆積させるため、ウエハ状態のままの基板
上に形成する必要があった。一方、チップをケースに実
装する工程では、ウエハの厚みを適切に研削調整した後
で、ウエハをダイシングして、チップ状に切り出すた
め、切り出す前での金属膜堆積が困難であった。したが
って、チップへの遮光性金属膜の形成が容易にはできな
いという問題があった。
Further, since the metal film is generally deposited by the vacuum evaporation method or the sputtering method, it is necessary to form the metal film on the substrate in the wafer state. On the other hand, in the step of mounting the chip in the case, since the wafer is appropriately ground and adjusted and then the wafer is diced into chips, it is difficult to deposit the metal film before cutting. Therefore, there is a problem that the light-shielding metal film cannot be easily formed on the chip.

【0013】また、観察から守る防御技術として、次に
示すように、膜や基板の表面または裏面に乱反射面を形
成する方法があった。つまり、図16に示すように、例
えば、ガラス基板101に対して、45度の角度の付い
た乱反射面102を形成する場合、研磨剤入りの45度
の傾斜刃の付いたグラインダーを用いて、ガラス基板1
01の表面を研削処理する。これによって、ガラス基板
101の表面には、乱反射面102が形成される。この
場合、凹凸のピッチを1mm程度のサイズにすることも
可能であり、この例では、乱反射面102の角度を45
度としたこともあり、ガラス基板101の厚さは1mm
以上が必要とされた。
Further, as a protection technique for protecting from observation, there has been a method of forming a diffuse reflection surface on the front surface or the back surface of a film or a substrate, as shown below. That is, as shown in FIG. 16, for example, when forming the irregular reflection surface 102 with an angle of 45 degrees with respect to the glass substrate 101, a grinder with a 45-degree inclined blade containing an abrasive is used, Glass substrate 1
The surface of No. 01 is ground. As a result, the irregular reflection surface 102 is formed on the surface of the glass substrate 101. In this case, the pitch of the irregularities can be set to a size of about 1 mm. In this example, the angle of the irregular reflection surface 102 is 45 mm.
The thickness of the glass substrate 101 is 1 mm.
More was needed.

【0014】しかし、ICチップなどの1μm以下の微
細な線幅のパタンを描画した基板としては、一般的に1
mm以下の厚さのものが主流である。例えば、シリコン
基板では、一般に600μmをさらに研削して、200
μm前後の厚さのものが多用される。したがって、IC
チップなどのように、情報を高密度に描画した情報媒体
に対する乱反射面の形成には、上述したグラインダーに
よる研削法を適用することができないという問題があっ
た。
However, as a substrate on which a pattern with a fine line width of 1 μm or less such as an IC chip is drawn, generally 1
The one having a thickness of less than or equal to mm is the mainstream. For example, for a silicon substrate, generally 600 μm is further ground to obtain 200
The thickness of about μm is often used. Therefore, IC
There is a problem that the above-mentioned grinding method using a grinder cannot be applied to the formation of a diffused reflection surface on an information medium such as a chip on which information is drawn with high density.

【0015】そこで、ICチップなどの微細なパタンを
描画した基板に対しては、次のような防御技術があっ
た。つまり、図17(a)に示すように、基板として
は、(100)面からなるシリコンウエハ110を用意
し、裏面に化学的気相成長法(CVD:Chemical Vapo
r Deposition)による被膜形成法を用いて、図17
(b)に示すように、厚さ2μmのSiO2膜111を
堆積する。次いで、写真蝕刻技術を用いて、図17
(c)に示すように、SiO2膜111をストライプ状
に加工し、SiO2パタン112を形成する。
Therefore, there is the following protection technique for a substrate on which a fine pattern such as an IC chip is drawn. That is, as shown in FIG. 17A, a silicon wafer 110 having a (100) plane is prepared as a substrate, and a chemical vapor deposition (CVD) method is provided on the back side.
(FIG. 17) by using a film forming method based on r Deposition).
As shown in (b), a SiO 2 film 111 having a thickness of 2 μm is deposited. Then, using a photo-etching technique, FIG.
As shown in (c), the SiO 2 film 111 is processed into a stripe shape to form a SiO 2 pattern 112.

【0016】この後、SiO2パタン112をマスクに
して、エチレンジアミン水溶液中でシリコンウエハ11
0の化学エッチングを行う。これによって、図17
(d)に示すように、シリコンウエハ110のウエハ面
から約55度の角度で傾斜が形成され、(100)面か
らなるエッチング底面113がエッチングの進行と共に
下方に沈む。そして、図17(e)に示すように、両側
の傾斜面114が最終的に互いにぶつかって、エッチン
グが自動停止して、略V字型の谷115が形成される。
その後、フッ酸を用いて、SiO2パタン112を除去
することにより、図17(f)に示すように、開口11
6を持つ乱反射面117が形成される。
After that, the silicon wafer 11 is immersed in an ethylenediamine aqueous solution using the SiO 2 pattern 112 as a mask.
0 chemical etching is performed. As a result, FIG.
As shown in (d), an inclination is formed at an angle of about 55 degrees from the wafer surface of the silicon wafer 110, and the etching bottom surface 113 composed of the (100) surface sinks downward as the etching progresses. Then, as shown in FIG. 17E, the inclined surfaces 114 on both sides finally collide with each other, and the etching is automatically stopped to form a substantially V-shaped valley 115.
After that, the SiO 2 pattern 112 is removed by using hydrofluoric acid, so that the opening 11 is removed as shown in FIG.
An irregular reflection surface 117 having 6 is formed.

【0017】しかし、この防御技術には次に示すような
問題があった。
However, this defense technique has the following problems.

【0018】(1)SiO2パタン112をマスクとし
てシリコンウエハ110の化学的エッチングを行うた
め、エッチング後にマスクを除去した基板裏面の領域に
は、平坦部118が残存する。この平坦部118は、基
板表面と平行な位置関係を持つことになる。したがっ
て、平坦部118を利用することにより、基板の裏面側
から赤外光を照射し、半導体装置を構成する集積回路パ
タンおよび記憶情報の解読や、この記憶情報の改ざん等
の不法行為を行う可能性が残されていた。
(1) Since the silicon wafer 110 is chemically etched using the SiO 2 pattern 112 as a mask, a flat portion 118 remains in the region on the back surface of the substrate where the mask is removed after etching. The flat portion 118 has a positional relationship parallel to the substrate surface. Therefore, by using the flat portion 118, it is possible to irradiate infrared light from the back surface side of the substrate to perform decoding of the integrated circuit pattern and the stored information that form the semiconductor device, and illegal acts such as falsification of this stored information. The sex was left.

【0019】(2)この防御技術では写真蝕刻技術を使
うので、例えば、直径6インチ等の円形ウエハ全体を加
工工程に投入する必要がある。しかし、ウエハ裏面を研
削してウエハ厚さを薄くした後では、ウエハの強度が小
さくなるため、水洗、酸液への浸漬、回転乾燥などの工
程を含む写真蝕刻技術を適用するのは非常に難しい。ま
た、強度の低下したウエハを処理するためには、ウエハ
を他の保護基板に貼り付けるなどの、煩雑な工程を要す
るという欠点があった。さらに、ひとたびチップ状にウ
エハを切り分けた後では、写真蝕刻技術を適用できない
という欠点もあった。
(2) Since this protection technique uses a photo-etching technique, it is necessary to put an entire circular wafer having a diameter of, for example, 6 inches into the processing step. However, after the wafer back surface is ground to reduce the wafer thickness, the strength of the wafer becomes smaller, so it is very difficult to apply the photo-etching technology including the steps of washing with water, dipping in an acid solution, and rotary drying. difficult. Further, there is a drawback in that a complicated process such as attaching the wafer to another protective substrate is required in order to process the wafer having the reduced strength. Further, there is a drawback that the photo-etching technique cannot be applied once the wafer is cut into chips.

【0020】以上、説明したとおり、従来の基板への乱
反射面の形成法によれば、以下の問題点があった。つま
り、機械的な研削には、厚さの薄い基板に対して微細な
加工ができない点があり、化学的なエッチング法には、
マスクを除去した領域で基板表面と平行な位置関係が維
持されてしまう点と、チップ状に切断したウエハ基板に
対しては加工が困難な点とがあった。
As described above, the conventional method for forming the irregular reflection surface on the substrate has the following problems. In other words, mechanical grinding has a point that fine processing cannot be performed on a thin substrate, and the chemical etching method is
There are the points that the positional relationship parallel to the substrate surface is maintained in the region where the mask is removed, and that the wafer substrate cut into chips is difficult to process.

【0021】したがって、ひとたび半導体装置を構成す
る集積回路パタンおよび記憶情報の解読や、この記憶情
報の改ざん等の不法行為を目的に、チップ裏面からの観
察や解析を実施されると、従来技術では阻止し難いとい
う問題があった。
Therefore, once the observation and analysis from the back surface of the chip are carried out for the purpose of deciphering the integrated circuit pattern and the stored information constituting the semiconductor device, and the illegal acts such as falsification of the stored information, the conventional technique is used. There was a problem that it was difficult to prevent.

【0022】[0022]

【発明が解決しようとする課題】本発明は、チップ状に
切断した基板からなる半導体装置においても、この半導
体装置を構成する基板の裏面側から赤外光を照射して行
われる、半導体装置を構成する集積回路パタンおよび記
憶情報の解読やこの記憶情報の改ざん等の不法行為に対
して、防止できる手段を有する半導体装置およびその製
造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention is also applicable to a semiconductor device including a substrate cut in a chip shape, which is performed by irradiating infrared light from the back surface side of the substrate forming the semiconductor device. It is an object of the present invention to provide a semiconductor device having a means capable of preventing illegal actions such as decoding of the integrated circuit pattern and the stored information and falsification of the stored information, and a method of manufacturing the semiconductor device.

【0023】[0023]

【課題を解決するための手段】本発明の半導体装置は、
基板の表面上に集積回路が配設された半導体装置におい
て、 入射した光を乱反射させる窪みおよび突起からな
る乱反射部を、前記基板の裏面に複数形成してなる集合
体と、溶融性粒子が前記基板の裏面で溶けて、前記各乱
反射部の窪みおよび突起の表面に付着して形成された融
着物粒子とを設けた半導体装置であって、前記乱反射部
は、収束したエネルギービームの照射によって前記基板
の裏面に形成された照射痕跡であり、前記融着物粒子
は、前記エネルギービームによって、前記溶融性粒子が
前記基板の裏面で溶けて、前記各照射痕跡に付着して形
成されたことを特徴とする。
The semiconductor device of the present invention comprises:
In a semiconductor device in which an integrated circuit is arranged on the front surface of a substrate, an aggregate formed by forming a plurality of irregular reflection portions on the back surface of the substrate, the irregular reflection portion including concaves and projections for irregularly reflecting incident light, and the fusible particles are What is claimed is: 1. A semiconductor device , comprising: melted particles on the back surface of a substrate; and fusion particles formed by adhering to the surfaces of the depressions and protrusions of each diffuse reflection portion,
Is irradiated by the focused energy beam on the substrate
Is a trace of irradiation formed on the back surface of the fusion particle
By the energy beam, the fusible particles are
It melts on the backside of the substrate and adheres to each of the irradiation traces.
It is characterized by being made .

【0024】上記構成による乱反射部の集合体を基板の
裏面に設けたことにより、観察用の赤外光を前記基板の
裏面に照射しても、入射した赤外光は、融着物が形成さ
れた乱反射の集合体によって、吸収または乱反射され
る。また、前記基板の裏面側からは、該基板の表面上に
配設された集積回路からの反射光が、吸収または乱され
た形でしか得られない。したがって、前記基板の表面上
に配設された集積回路パタンや該集積回路の記憶情報の
解読、該記憶情報の改ざん等を防ぐことができる。
By providing the aggregate of diffuse reflection portions having the above structure on the back surface of the substrate, even if the back surface of the substrate is irradiated with infrared light for observation, the incident infrared light forms a fusion product. It is absorbed or diffusely reflected by the aggregate of diffused reflections. Further, from the back surface side of the substrate, the reflected light from the integrated circuit arranged on the front surface of the substrate can be obtained only in the absorbed or disturbed form. Therefore, it is possible to prevent the decoding of the integrated circuit pattern arranged on the surface of the substrate, the stored information of the integrated circuit, and the falsification of the stored information.

【0025】また、前記集合体を化学的エッチングで除
去しようとしても、前記集合体が前記溶融性粒子の前記
基板への融着物からなるために、選択性良く前記基板か
ら前記集合体を除去することができない。この結果、前
記集合体を除いた平滑面を得ることができない。したが
って、前記基板の表面上に配設された集積回路パタンや
該集積回路の記憶情報の解読、該記憶情報の改ざん等を
確実に防ぐことができる。
Further, even if the aggregate is to be removed by chemical etching, the aggregate is composed of a fusion product of the fusible particles to the substrate, and therefore the aggregate is removed from the substrate with good selectivity. I can't. As a result, it is not possible to obtain a smooth surface excluding the aggregate. Therefore, it is possible to reliably prevent decoding of the integrated circuit pattern arranged on the surface of the substrate, stored information of the integrated circuit, falsification of the stored information, and the like.

【0026】本発明の半導体装置の製造方法は、基板の
表面上に集積回路が配設された半導体装置の製造方法に
おいて、収束したエネルギービームによって溶融する溶
融性粒子を含む被膜を、前記基板の裏面に形成し、前記
エネルギービームを前記被膜に多数照射して、照射痕跡
の集合体を形成すると共に、前記溶融性粒子を前記エネ
ルギービームによって前記基板の裏面で溶かして、融着
物として前記各照射痕跡に付着させることを特徴とす
る。
A method of manufacturing a semiconductor device according to the present invention is the method of manufacturing a semiconductor device in which an integrated circuit is arranged on the surface of a substrate, wherein a coating film containing fusible particles that is melted by a focused energy beam is formed on the substrate. Formed on the back surface, a large number of the energy beam is applied to the coating film to form an aggregate of irradiation traces, and the fusible particles are melted on the back surface of the substrate by the energy beam, and each irradiation is performed as a fusion product. It is characterized in that it adheres to traces.

【0027】前記方法によって、基板の裏面に形成した
被膜上に、前記エネルギービームを多数照射することに
より、前記基板面の一部が溶融し、照射痕跡として窪み
および突起を形成すると共に、前記被膜中の前記溶融性
粒子が前記基板の裏面に融着し、前記照射痕跡に融着物
を形成する。つまり、前記方法では、被膜形成をして前
記エネルギービームを照射するので、ウエハ状等の半導
体基板の形状に限定されることなく、チップ状の基板に
対して、前記照射痕跡および前記融着物からなる集合体
を前記裏面に効率的に形成することが可能である。
By irradiating the coating film formed on the back surface of the substrate by the above-mentioned method with a large number of the energy beams, a part of the surface of the substrate is melted to form depressions and projections as irradiation traces, and at the same time, the coating film is formed. The fusible particles therein are fused to the back surface of the substrate, forming a fused material on the irradiation trace. That is, in the above method, since the coating is formed and the energy beam is irradiated, the shape of the semiconductor substrate such as a wafer is not limited, and the irradiation trace and the fusion substance can be applied to a chip-shaped substrate. It is possible to efficiently form the following aggregate on the back surface.

【0028】[0028]

【発明の実施の形態】[実施の形態1]以下、図1〜図
11を参照して本発明の実施の形態1を詳細に述ベる。
BEST MODE FOR CARRYING OUT THE INVENTION [Embodiment 1] Hereinafter, Embodiment 1 of the present invention will be described in detail with reference to FIGS.

【0029】図1は、実施の形態1に係わる半導体装置
の製造工程を示す模式的な断面図である。図2は、実施
の形態1に係わる半導体装置の製造工程を示す模式的な
断面図である。図3は、実施の形態1に係わる半導体装
置の製造工程を示す模式的な断面図である。図4は、実
施の形態1に係わる半導体装置の製造工程を示す模式的
な断面図である。図5は、実施の形態1に係わる半導体
装置の製造工程を示す模式的な断面図である。図6は、
実施の形態1に係わる半導体装置の製造工程を示す模式
的な断面図である。図7は、実施の形態1に係わる半導
体装置の製造工程を示す模式的な断面図である。図8
は、実施の形態1に係わる半導体装置の製造工程を示す
模式的な断面図である。図9は、実施の形態1に係わる
照射領域の設定を説明する説明図である。図10は、実
施の形態1によるレーザビームの照射で得られた照射痕
跡の形状を示す模式的な断面図である。図11は、実施
の形態1に係わる半導体装置の製造工程によって窪みお
よび突起が形成されたICチップの斜視図である。
FIG. 1 is a schematic sectional view showing a manufacturing process of a semiconductor device according to the first embodiment. FIG. 2 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. FIG. 3 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. FIG. 5 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. Figure 6
FIG. 5 is a schematic cross-sectional view showing a manufacturing process of the semiconductor device according to the first embodiment. FIG. 7 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. Figure 8
FIG. 6 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment. FIG. 9 is an explanatory diagram for explaining the setting of the irradiation area according to the first embodiment. FIG. 10 is a schematic cross-sectional view showing the shape of the irradiation trace obtained by the irradiation of the laser beam according to the first embodiment. FIG. 11 is a perspective view of an IC chip having a recess and a protrusion formed by the manufacturing process of the semiconductor device according to the first embodiment.

【0030】以下では、実施の形態1の半導体装置につ
いて、製造工程の手順に従って説明する。まず、直径が
6インチであり、厚さが625μmであるシリコンウエ
ハ1の表面上に、薄膜堆積技術と写真蝕刻技術等とを用
いて、図1に示すように、半導体装置用の集積回路2を
それぞれ形成した。集積回路2が形成されたICチップ
のサイズを4mm角とし、最小パタンの線幅を0.5μ
mとした。この後、シリコンウエハ1のウエハ表面に、
表面保護用のSi34およびSiO2からなるパシベー
ション膜を形成し、シリコンウエハ1の前処理工程を終
えた。
The semiconductor device of the first embodiment will be described below in accordance with the procedure of the manufacturing process. First, as shown in FIG. 1, an integrated circuit 2 for a semiconductor device is formed on the surface of a silicon wafer 1 having a diameter of 6 inches and a thickness of 625 μm by using a thin film deposition technique and a photo-etching technique. Were formed respectively. The size of the IC chip on which the integrated circuit 2 is formed is 4 mm square, and the minimum pattern line width is 0.5 μm.
m. Then, on the wafer surface of the silicon wafer 1,
A passivation film made of Si 3 N 4 and SiO 2 for surface protection was formed, and the pretreatment process of the silicon wafer 1 was completed.

【0031】前処理工程が終了すると、図2に示すよう
に、シリコンウエハ1の表面上に、後述するICカード
用基板との電気的な導通をとるためのバンプ3を、IC
チップの四隅に2ヶ所ずつ計8ヶ所形成した。バンプ3
の形成が終了すると、ウエハ裏面を研削して、図3に示
すように、シリコンウエハ1の厚さdを200μmとし
た。その後、図4に示すように、シリコンウエハ1の切
断部分1Aをダイシングしてチップ4に分離した。これ
によって、チップ4は、シリコン基板4Aに1つの集積
回路4Bが設けられた構造となった。集積回路4Bとし
ては、8ビットのCPUの他に、1キロバイトのRA
M、8キロバイトのROMおよび8キロバイトの不揮発
性EEPROMを備えたものとなった。
When the pretreatment process is completed, as shown in FIG. 2, the bumps 3 for electrically connecting to the IC card substrate, which will be described later, are formed on the surface of the silicon wafer 1.
Two chips were formed on each of the four corners of the chip, for a total of eight chips. Bump 3
After the formation of the above, the back surface of the wafer was ground, and the thickness d of the silicon wafer 1 was set to 200 μm as shown in FIG. Thereafter, as shown in FIG. 4, the cut portion 1A of the silicon wafer 1 was diced and separated into chips 4. As a result, the chip 4 has a structure in which one integrated circuit 4B is provided on the silicon substrate 4A. As the integrated circuit 4B, in addition to an 8-bit CPU, a 1-kilobyte RA
M, 8 kilobytes ROM and 8 kilobytes non-volatile EEPROM.

【0032】この後、図5に示すように、チップ4の表
面つまりバンプ3が形成されている面が、金属とガラス
エポキシ基板とからなるICカード用基板5と向い合う
ように配置した。この結果、チップ4の裏面4Cが外側
に露出した状態となった。チップ4の配置が終了する
と、チップ4のバンプ3をICカード用基板5の電極6
に整合させて、バンプ3を電極6に電気的に接続した。
接続が終了すると、チップ4とICカード用基板5との
間には、隙間が発生した。そこで、図6に示すように、
流動性の高いエポキシ樹脂からなるアンダーフィル剤7
を、チップ4とICカード用基板5とで成す間隙に充填
し、キュアして硬化させた。
After this, as shown in FIG. 5, the surface of the chip 4, that is, the surface on which the bumps 3 are formed, is arranged so as to face the IC card substrate 5 made of a metal and a glass epoxy substrate. As a result, the back surface 4C of the chip 4 was exposed to the outside. When the placement of the chip 4 is completed, the bumps 3 of the chip 4 are connected to the electrodes 6 of the IC card substrate 5.
Bump 3 was electrically connected to electrode 6.
When the connection was completed, a gap was generated between the chip 4 and the IC card substrate 5. Therefore, as shown in FIG.
Underfill agent 7 made of highly fluid epoxy resin
Was filled in the gap formed by the chip 4 and the IC card substrate 5, and cured and cured.

【0033】隙間の充填が終了すると、照射痕跡の集合
体を、チップ4に設ける工程に入った。この工程では、
次のようにして作った混合液を用いて、被膜10を形成
した。つまり、高分子材料のエポキシ樹脂からなるバイ
ンダー11を、溶媒のキシレンで希釈した。この後、タ
ングステンを用いて作った、平均的な直径が5μmであ
るタングステン粒子12を溶融性粒子として用いた。タ
ングステンは、赤外光などの光を遮光する遮光性材料で
ある。そして、溶融性粒子として用いたタングステン粒
子12をバインダー11に10重量%配合して、タング
ステン粒子12を分散させた。
When the filling of the gap is completed, the process of providing the chip 4 with the aggregate of the irradiation traces is started. In this process,
The coating film 10 was formed using the mixed solution prepared as follows. That is, the binder 11 made of a high molecular material epoxy resin was diluted with the solvent xylene. After that, the tungsten particles 12 having an average diameter of 5 μm, which were made of tungsten, were used as the fusible particles. Tungsten is a light blocking material that blocks light such as infrared light. Then, 10% by weight of the tungsten particles 12 used as the fusible particles were blended with the binder 11 to disperse the tungsten particles 12.

【0034】こうして作った混合液をシリンジに装填
し、シリンジに注射針を装着した。この後、注射針から
混合液をチップ4の裏面4Cに滴下した。これによっ
て、図7に示すように、混合液が、チップ4の裏面4C
からICカード用基板5に流れて、バインダー11とタ
ングステン粒子12とを含む被膜10が、チップ4およ
びチップ4の周囲のICカード用基板5上を覆うように
形成された。被膜10の形成が終了すると、ICカード
用基板5上のチップ4を約150℃でキュアした。これ
によって、被膜10を硬化させ、被膜10の膜厚を20
μmにした。
The mixture thus prepared was loaded into a syringe, and the syringe was equipped with an injection needle. Then, the mixed solution was dropped on the back surface 4C of the chip 4 from an injection needle. As a result, as shown in FIG.
The coating film 10 containing the binder 11 and the tungsten particles 12 was formed so as to cover the chip 4 and the periphery of the chip 4 on the IC card substrate 5. After forming the coating film 10, the chip 4 on the IC card substrate 5 was cured at about 150 ° C. As a result, the coating film 10 is cured, and the film thickness of the coating film 10 is reduced to 20.
μm.

【0035】被膜10の形成が終了したチップ4を、レ
ーザマーカ装置に装填した。この装填に際して、チップ
4を窒素ガスの雰囲気中に置いた。この状態で、図8に
示すように、被膜10の上側からチップ4の裏面4Cに
向けて、レーザビームAを照射し、照射痕跡4Dを形成
した。レーザ光源には、YAGレーザを使用し、波長を
第二高調波の532nm、パルス発振モードをTEM00
のシングルモード、出力エネルギーを16μJ、パルス
幅を1kHZで25nsec以下とした。また、レーザ
マーカ装置の光学系をガルバノメータ型ビームボジショ
ナで制御し、光をレンズで絞って、チップ4の裏面4C
上に光の焦点を合わせた。
The chip 4 on which the coating 10 had been formed was loaded into the laser marker device. At the time of this loading, the chip 4 was placed in an atmosphere of nitrogen gas. In this state, as shown in FIG. 8, the laser beam A was irradiated from the upper side of the coating film 10 toward the back surface 4C of the chip 4 to form an irradiation trace 4D. A YAG laser is used as the laser light source, the wavelength is 532 nm of the second harmonic, and the pulse oscillation mode is TEM 00.
The single mode, the output energy was 16 μJ, and the pulse width was 25 nsec or less at 1 kHz. Further, the optical system of the laser marker device is controlled by a galvanometer type beam positioner, the light is focused by a lens, and the rear surface 4C of the chip 4 is controlled.
Focused the light on top.

【0036】レーザマーカ装置では、レーザビームAの
照射位置を次のように設定した。つまり、図9に示すよ
うに、チップ4の裏面4Cに、照射領域として照射痕跡
形成領域20を設定し、さらに、照射痕跡形成領域20
を縦横に分けて、網目状の照射領域部分21とした。照
射領域部分21の大きさを、集光されたレーザビームA
の径によって決定した。照射領域部分21に対して、レ
ーザビームAの3つのパルスを照射した。これにより、
被膜10中のバインダー11の一部は昇華または蒸発
し、また、一部はチップ4の裏面4C上に焼き付けられ
た。この結果、チップ4の裏面4C上には円形の照射痕
跡4Dが乱反射部として形成された。
In the laser marker device, the irradiation position of the laser beam A was set as follows. That is, as shown in FIG. 9, an irradiation trace forming region 20 is set as an irradiation region on the back surface 4C of the chip 4, and the irradiation trace forming region 20 is further set.
Was divided vertically and horizontally to form a mesh-shaped irradiation area portion 21. The size of the irradiation area portion 21 is set to the laser beam A
It was determined by the diameter of. The irradiation region portion 21 was irradiated with three pulses of the laser beam A. This allows
A part of the binder 11 in the coating film 10 was sublimated or evaporated, and a part was baked on the back surface 4C of the chip 4. As a result, a circular irradiation trace 4D was formed as an irregular reflection portion on the back surface 4C of the chip 4.

【0037】一つの照射痕跡4Dの断面図を図10に示
す。レーザビームAが被膜10に照射されると、シリコ
ン基板4Aの一部はレーザ光を吸収したことによる熱で
溶融し、タングステン粒子12の一部と反応して、タン
グステン粒子12とシリコン基板4Aとが接触する部分
に、タングステンシリサイドを生成した。このタングス
テンシリサイドによって、タングステン粒子12は、シ
リコン基板4Aに対する融着物となった。
A cross-sectional view of one irradiation trace 4D is shown in FIG. When the coating film 10 is irradiated with the laser beam A, a part of the silicon substrate 4A is melted by the heat due to the absorption of the laser beam and reacts with a part of the tungsten particles 12 to form the tungsten particles 12 and the silicon substrate 4A. Tungsten silicide was generated at the contacting area. Due to this tungsten silicide, the tungsten particles 12 became a fusion material to the silicon substrate 4A.

【0038】同時に、レーザビームAが照射された照射
領域22の中央部がへこんで、窪みとして凹部4Eが形
成された。レーザビームAのパルスの数が増えるに従っ
て、凹部4Eが深くなり、実施の形態1では、先に述べ
たとおり、3つのパルスが最適であった。また、レーザ
ビームAの照射によって、シリコン基板4Aの溶融物が
周辺部に押しやられ、周辺部がチップ4の裏面4Cより
も盛り上がって、突起として環状の凸部4Fが形成され
た。つまり、凹部4Eおよび凸部4Fによって、クレー
タ状の照射痕跡4Dが形成された。
At the same time, the central portion of the irradiation region 22 irradiated with the laser beam A was dented, and a concave portion 4E was formed as a depression. As the number of pulses of the laser beam A increases, the recess 4E becomes deeper, and in the first embodiment, three pulses were optimal as described above. Further, by the irradiation of the laser beam A, the melted material of the silicon substrate 4A was pushed to the peripheral portion, and the peripheral portion was raised above the back surface 4C of the chip 4, and an annular convex portion 4F was formed as a protrusion. That is, a crater-shaped irradiation trace 4D was formed by the concave portion 4E and the convex portion 4F.

【0039】こうして、照射痕跡4Dの凹部4Eおよび
凸部4Fによって、裏面4Cに対して非平行な面が形成
され、かつ、照射痕跡4Dの非平行な面に、タングステ
ン粒子12が形成された。照射痕跡4Dの平均的な形状
は次のとおりであった。つまり、照射痕跡4Dの直径が
60μmであり、裏面4Cからの照射痕跡4Dの深さが
4μmであり、凸部4Fである周辺部の盛り上がり部分
の高さが7μmであった。
Thus, the concave portion 4E and the convex portion 4F of the irradiation trace 4D formed a surface non-parallel to the back surface 4C, and the tungsten particles 12 were formed on the non-parallel surface of the irradiation trace 4D. The average shape of the irradiation trace 4D was as follows. That is, the diameter of the irradiation trace 4D was 60 μm, the depth of the irradiation trace 4D from the back surface 4C was 4 μm, and the height of the raised portion in the peripheral portion which was the convex portion 4F was 7 μm.

【0040】チップ4の裏面4Cには、上述の方法でク
レータ状の照射痕跡4Dを隣接して全面に多数形成し、
照射痕跡4Dの集合体を設けた。そして、図11に示す
ように、EEPROMを形成したチップ表面位置に対応
する裏面に、照射痕跡形成領域20を設定し、2×3m
2の面積を照射痕跡形成領域20の一面とした。各照
射領域22に形成された照射痕跡4Dのクレータ中央部
の間隔を60μmとして、互いに照射痕跡4Dを外接さ
せて最密構造となるように配置した。
On the back surface 4C of the chip 4, a large number of crater-shaped irradiation traces 4D are formed adjacently on the entire surface by the above-mentioned method.
An assembly of irradiation traces 4D was provided. Then, as shown in FIG. 11, an irradiation trace forming region 20 is set on the back surface corresponding to the chip front surface position where the EEPROM is formed, and 2 × 3 m
The area of m 2 was set as one surface of the irradiation trace forming region 20. The crater central portion of the irradiation traces 4D formed in each irradiation region 22 was arranged at an interval of 60 μm, and the irradiation traces 4D were circumscribed to each other so as to form a close-packed structure.

【0041】この後、照射痕跡4Dの集合体が形成され
ると共にガラスエポキシ基板であるICカード用基板5
上に実装されたチップ4に対して、露出したチップ4の
裏面4Cの上からエポキシ樹脂をさらに塗布して、チッ
プ4を保護し、チップ4全体を塩化ビニル樹脂からなる
カード基材で被覆して、ICカードとして完成した。
After this, an assembly of irradiation traces 4D is formed and the IC card substrate 5 which is a glass epoxy substrate.
Epoxy resin is further applied to the chip 4 mounted on the exposed back surface 4C of the chip 4 to protect the chip 4, and the entire chip 4 is covered with a card substrate made of vinyl chloride resin. Completed as an IC card.

【0042】このような工程により製作されたICカー
ドの情報は、次のようにして、不正な解析等から保護さ
れる。
The information of the IC card manufactured by the above process is protected from unauthorized analysis and the like as follows.

【0043】解析に際して、まず、加熱した発煙硝酸で
ICカード表面の塩化ビニールの一部およびエポキシ樹
脂からなる基材を溶解して、チップ4の裏面4Cを露出
させる。この後、チップ4の表面近傍のトランジスタ回
路や第1層配線を観察するために、光学顕微鏡を用い
る。光学顕微鏡の観察光として、波長1.15μmのH
e−Neレーザの赤外光が使用される。
In the analysis, first, the back surface 4C of the chip 4 is exposed by dissolving a part of vinyl chloride on the surface of the IC card and a base material made of epoxy resin with heated fuming nitric acid. After that, an optical microscope is used to observe the transistor circuit and the first layer wiring near the surface of the chip 4. As the observation light of the optical microscope, H of wavelength 1.15 μm
The infrared light of an e-Ne laser is used.

【0044】しかし、ICカード内部のチップ4の裏面
4Cには、照射痕跡4Dの集合体を設けてあるので、チ
ップ4に入射する赤外光の多くは、照射痕跡4Dの凹部
4Eおよび凸部4Fによって裏面4Cで乱反射され、さ
らに、タングステン粒子12によって吸収される。ま
た、チップ4の表面近傍に達して、回路パタンから反射
された光は、タングステン粒子12によって吸収される
か、または、凹部4Eや凸部4Fによって著しく歪めら
れる。
However, since the back surface 4C of the chip 4 inside the IC card is provided with an assembly of the irradiation traces 4D, most of the infrared light incident on the chip 4 has a concave portion 4E and a convex portion of the irradiation trace 4D. It is diffusely reflected by the back surface 4C by 4F and is further absorbed by the tungsten particles 12. Further, the light reaching the vicinity of the surface of the chip 4 and reflected from the circuit pattern is absorbed by the tungsten particles 12 or is significantly distorted by the concave portions 4E and the convex portions 4F.

【0045】つまり、観察光や反射光の吸収と共に、乱
反射によって、正常な観察を妨げるような、光の反射、
屈折、散乱などが発生する。観察者のいる空気中または
真空中などから、情報が格納された集積回路4Bの部分
を被覆する膜または板等の媒質中へ入射した観察光は、
境界面が観察光の波長に比べてなめらかな場合には、鏡
面反射して被覆材の中に侵入できないか、または、屈折
して被覆材の中に侵入する。鏡面反射の場合には、被観
察物である集積回路4Bに光が届かないため、正常な観
察が妨げられる。屈折した場合には、被観察物に達し、
その画像情報を持って、被覆材中を逆に進んで、観測者
のいる媒質中に抜け出す。この時、被観察物が見えるこ
とになるが、一反射面の大きさが、被観察物の形状ない
しその概容を把握するに必要なサイズに比ベて、十分に
小さければ、正常な観察が妨げられる。境界面の凹凸が
波長と同程度、あるいはそれより大きい場合には、反射
光は種々の方向に進み、狭い意味での乱反射が起こり、
正常な観察が妨げられる。つまり、観察光の波長に対し
て、照射痕跡4Dおよびタングステン粒子12の径の大
きさとの整合をとると、観察光の乱反射が効果的に発生
する。
That is, the absorption of the observation light and the reflected light, and the reflection of the light which disturbs the normal observation due to the irregular reflection,
Refraction, scattering, etc. occur. Observation light that has entered the medium, such as a film or a plate, that covers the portion of the integrated circuit 4B in which information is stored, from the observer's air or vacuum,
When the boundary surface is smooth compared to the wavelength of the observation light, it is specularly reflected and cannot enter the coating material, or it is refracted and enters the coating material. In the case of specular reflection, light does not reach the integrated circuit 4B, which is the object to be observed, so normal observation is hindered. When refracted, it reaches the object to be observed,
With that image information, it travels backward through the coating material and escapes into the medium where the observer is. At this time, the object to be observed can be seen, but if the size of one reflecting surface is sufficiently smaller than the size required to grasp the shape of the object to be observed or its outline, normal observation is possible. Disturbed. When the unevenness of the boundary surface is equal to or larger than the wavelength, the reflected light travels in various directions, and diffuse reflection in a narrow sense occurs,
Normal observation is disturbed. That is, if the irradiation trace 4D and the diameter of the tungsten particles 12 are matched with the wavelength of the observation light, diffuse reflection of the observation light effectively occurs.

【0046】こうして、格子状に配列された照射痕跡4
Dの集合体によって、チップ4の表面の付近にある集積
回路2の正確な観察像を得ることができないので、照射
痕跡4Dの集合体を有するICカードでは、このICカ
ードを構成する集積回路パタンおよび記憶除法の解読
や、この記憶情報の改ざん等の不法行為を容易に防ぐこ
とができる。
Thus, the irradiation traces 4 arranged in a grid pattern
Since an accurate observation image of the integrated circuit 2 in the vicinity of the surface of the chip 4 cannot be obtained by the aggregate of D, in the IC card having the aggregate of the irradiation traces 4D, the integrated circuit pattern forming the IC card is formed. Also, it is possible to easily prevent illegal acts such as deciphering the memory division method and falsification of the stored information.

【0047】また、被膜10の加工に用いた集光性のレ
ーザビームAの径は、数10nmから数10μmに絞る
ことができるので、赤外光の散乱や乱反射を発生させ易
いサイズの加工に適する利点がある。また、集光性のレ
ーザビームAによって、微小位置にエネルギーを高密度
に注入できるため、遮光性材料であるタングステン粒子
12の融着や、照射によって発生する溶融痕跡を形成し
易い利点がある。
Further, since the diameter of the converging laser beam A used for processing the coating film 10 can be narrowed down from several tens of nm to several tens of μm, it is possible to process the size which is likely to cause scattering and irregular reflection of infrared light. There are suitable advantages. Further, since the energy can be injected into a minute position with high density by the converging laser beam A, there is an advantage that the tungsten particles 12 as the light shielding material are easily fused and a trace of melting generated by irradiation is easily formed.

【0048】また、エネルギービームとして集光性のレ
ーザビームAを用いたので、スパッタリング現象を伴わ
ないので、飛散するダストの悪影響を防ぐことができ、
また、真空雰囲気に限定されずに常圧雰囲気でレーザビ
ームAを照射できるため、簡便な工程で、タングステン
粒子12、凹部4Eおよび凸部4Fの集合体を形成でき
る。
Further, since the condensing laser beam A is used as the energy beam, the spattering phenomenon is not accompanied, so that the adverse effect of scattered dust can be prevented,
Further, since the laser beam A can be irradiated in a normal pressure atmosphere without being limited to the vacuum atmosphere, the aggregate of the tungsten particles 12, the concave portions 4E and the convex portions 4F can be formed by a simple process.

【0049】また、タングステン粒子12をバインダー
11に分散させて、バインダー11および溶媒等の液相
の搬送剤と共に滴下し、これによって被膜を生成するの
で、チップ状に切断した後でも、レーザビームAによる
加工が可能である利点を有する。したがって、ウエハ状
での取り扱いが著しく困難となる厚さ100μm以下に
研削・研磨した半導体基板に対しても、集合体の形成が
チップ状態で可能である。また、この加工ではシリコン
ウエハ1に対して、特段外力が加わらない性質があり、
強度の小さい研削済みの、薄いウエハについても集合体
の形成が可能である。かつ、大気中での被膜形成が可能
であり、材料供給量を極めて広範囲に制御可能なことか
ら、チップ状に切断した後でも、容易に遮光性材料を供
給できる利点を有する。
Further, since the tungsten particles 12 are dispersed in the binder 11 and dropped together with the binder 11 and a liquid phase carrier such as a solvent to form a film, the laser beam A is cut even after cutting into chips. It has the advantage that it can be processed by. Therefore, it is possible to form an aggregate in a chip state even on a semiconductor substrate that is ground and polished to a thickness of 100 μm or less, which makes handling in a wafer form extremely difficult. Further, this processing has a property that no special external force is applied to the silicon wafer 1,
An aggregate can be formed even on a thin wafer that has been ground and has low strength. Moreover, since it is possible to form a film in the atmosphere and control the material supply amount in an extremely wide range, there is an advantage that the light-shielding material can be easily supplied even after cutting into chips.

【0050】また、シリコン基板4Aは赤外光および可
視光の吸収性が高いことから、エネルギービームとして
レーザビームAを用いると、シリコンの光吸収に起因し
た溶融が生じ易く、タングステン粒子12が融着した凹
部4Eおよび凸部4Fの形成を容易にできる利点があ
る。
Further, since the silicon substrate 4A has a high absorptivity for infrared light and visible light, when the laser beam A is used as the energy beam, melting due to the light absorption of silicon is likely to occur and the tungsten particles 12 are melted. There is an advantage that the formed concave portions 4E and convex portions 4F can be easily formed.

【0051】また、遮光性材料の粒径が照射痕跡の径に
比べて小さければ、任意の径の遮光性材料を用いること
ができる。1μm以下の微細な直径のビームを用いる場
合には、遮光性材料の粒径をビーム径に合わせて小さく
し、遮光性材料を含む被膜の厚さを薄くするなどの、種
々のバリエーシヨンが存在する。
If the particle size of the light-shielding material is smaller than the diameter of the irradiation trace, a light-shielding material having an arbitrary diameter can be used. When using a beam with a fine diameter of 1 μm or less, there are various variations such as reducing the particle size of the light-shielding material according to the beam diameter and thinning the coating film containing the light-shielding material. To do.

【0052】さらに、遮光性材料としてタングステンつ
まり金属を用いた。この金属による光の吸収性が高いた
め、集積回路4Bの観察を妨げる効果を著しく高めるこ
とができる。
Furthermore, tungsten, that is, metal, was used as the light-shielding material. Since the metal has a high light absorption property, the effect of hindering the observation of the integrated circuit 4B can be significantly enhanced.

【0053】[実施の形態2]次に、本発明の実施の形
態2について説明する。
[Second Embodiment] Next, a second embodiment of the present invention will be described.

【0054】図12は、実施の形態2によるレーザビー
ムの照射で得られた照射痕跡の形状を示す模式的な断面
図である。実施の形態2では、溶融性粒子の材料とし
て、シリコン基板41とは屈折率の異なる透明材で作ら
れた透明材粒子13を用いた。この透明材としては、例
えば、シリコン基板41の材料であるSiに比べて屈折
率の大きいSi34がある。
FIG. 12 is a schematic sectional view showing the shape of the irradiation trace obtained by the laser beam irradiation according to the second embodiment. In the second embodiment, as the material of the fusible particles, the transparent material particles 13 made of a transparent material having a refractive index different from that of the silicon substrate 41 are used. As this transparent material, for example, there is Si 3 N 4 having a larger refractive index than Si which is the material of the silicon substrate 41.

【0055】このような透明材粒子13を用いたことに
よって、入射した観察光Bや集積回路2からの反射光C
が透明材粒子13によって大きく乱反射をして、集積回
路2の解析を妨げることができる。
By using such transparent material particles 13, incident observation light B and reflected light C from the integrated circuit 2 are incident.
Is largely diffused by the transparent material particles 13 to prevent the analysis of the integrated circuit 2.

【0056】[実施の形態3]次に、本発明の実施の形
態3について説明する。
[Third Embodiment] Next, a third embodiment of the present invention will be described.

【0057】図13は、実施の形態3に係わる照射領域
の設定を説明する説明図である。実施の形態3では、照
射痕跡形成領域30を設定した後、さらに、照射痕跡形
成領域30を縦または横方向に細分して、ストライプ状
の多数の照射領域部分31とした。照射領域部分31の
幅を、レーザビームAの径によって決定した。この後、
レーザビームAを重なるように連続的に照射して、シリ
コン基板4Aの裏面側に集合体を形成した。つまり、レ
ーザビームAの連続的な照射で形成された、ストライプ
状の溝部分4Gを挟んで、両側がストライプ状の山脈部
分4Hであるストライプ状凹凸部4Jを照射痕跡形成領
域30に形成した。
FIG. 13 is an explanatory diagram for explaining the setting of the irradiation area according to the third embodiment. In the third embodiment, after setting the irradiation trace forming region 30, the irradiation trace forming region 30 is further subdivided in the vertical or horizontal direction to form a large number of stripe-shaped irradiation region portions 31. The width of the irradiation region portion 31 was determined by the diameter of the laser beam A. After this,
The laser beams A were continuously irradiated so as to overlap each other to form an aggregate on the back surface side of the silicon substrate 4A. That is, the striped concave-convex portion 4J having the striped mountain ranges 4H on both sides is formed in the irradiation trace forming region 30 with the striped groove portion 4G formed by continuous irradiation of the laser beam A interposed therebetween.

【0058】こうして多数のストライプ状凹凸部4Jに
よって集合体を形成した。この集合体の溝部分4Gおよ
び山脈部分4Hによって、観察光の乱反射が発生し、さ
らに、集合体のストライプ状の溝部分4Gおよび山脈部
分4Hに形成されたタングステン粒子12の融着物によ
って、観察光が吸収されるので、集積回路2の解析を防
ぐことができる。
In this way, an assembly was formed by a large number of stripe-shaped uneven portions 4J. Diffuse reflection of the observation light is generated by the groove portion 4G and the mountain range portion 4H of the aggregate, and further the observation light is generated by the fusion of the tungsten particles 12 formed in the stripe-shaped groove portion 4G and the mountain range portion 4H of the aggregate. Is absorbed, the analysis of the integrated circuit 2 can be prevented.

【0059】[実施の形態4]次に、本発明の実施の形
態4について説明する。
[Fourth Embodiment] Next, a fourth embodiment of the present invention will be described.

【0060】図14は、実施の形態4に係わる照射領域
の設定を説明する説明図である。実施の形態4では、照
射痕跡形成領域40を設定した後、枠形状の照射領域部
分411、412、・・・、41nを内側に向けて順次
に設定した。照射領域部分411、・・・、41nの幅
をレーザビームAの径によって決定した。この後、レー
ザビームAを重なるように、連続的に照射領域部分41
1内を照射して、シリコン基板4Aの裏面側に集合体を
形成した。この結果、レーザビームAの照射で形成した
枠型形状の溝部分4Kを挟んで、両側が枠型形状の山脈
部分4Lが設けられた枠型形状凹凸部4Mを照射痕跡領
域40に形成した。同じようにして、枠形状の照射領域
部分412、・・・、41nに四角形状凹凸部を形成し
た。
FIG. 14 is an explanatory diagram for explaining the setting of the irradiation area according to the fourth embodiment. In the fourth embodiment, after the irradiation trace forming area 40 is set, the frame-shaped irradiation area portions 411, 412, ..., 41n are sequentially set inward. The width of the irradiation area portions 411, ..., 41n was determined by the diameter of the laser beam A. After that, the irradiation region portion 41 is continuously irradiated with the laser beam A so that they overlap each other.
The inside of 1 was irradiated to form an aggregate on the back surface side of the silicon substrate 4A. As a result, a frame-shaped concave-convex portion 4M having frame-shaped mountain ranges 4L on both sides was formed in the irradiation trace region 40 with the frame-shaped groove portion 4K formed by the irradiation of the laser beam A interposed therebetween. In the same manner, quadrangular uneven portions were formed in the frame-shaped irradiation area portions 412, ..., 41n.

【0061】こうしてn個の四角形状凹凸部によって集
合体を形成した。この集合体の枠型形状の溝部分および
山脈部分によって、観察光の乱反射が発生し、さらに、
集合体の枠型形状の溝部分および山脈部分に形成された
タングステン粒子12の融着物によって、観察光が吸収
されるので、集積回路2の解析を防ぐことができる。
In this way, an assembly was formed by n square irregularities. Diffuse reflection of observation light occurs due to the frame-shaped groove portion and mountain range portion of this aggregate, and further,
Since the observation light is absorbed by the fusion product of the tungsten particles 12 formed in the frame-shaped groove portion and the mountain range portion of the aggregate, analysis of the integrated circuit 2 can be prevented.

【0062】[実施の形態5]次に、本発明の実施の形
態5について説明する。
[Fifth Embodiment] Next, a fifth embodiment of the present invention will be described.

【0063】図15は、実施の形態5に係わる照射領域
の設定を説明する説明図である。実施の形態5では、照
射痕跡形成領域50を設定した後、螺旋状の照射領域部
分51を設定した。螺旋状の照射領域部分51の幅を、
レーザビームAの径によって決定した。この後、レーザ
ビームAを重なるように連続的に照射した。つまり、螺
旋状の溝部分4Nを挟んで、両側が螺旋状の山脈部分4
Pの螺旋状のストライプ状凹凸部Qを照射痕跡形成領域
50に形成した。
FIG. 15 is an explanatory diagram for explaining the setting of the irradiation area according to the fifth embodiment. In the fifth embodiment, after setting the irradiation trace forming area 50, the spiral irradiation area portion 51 is set. The width of the spiral irradiation area portion 51 is
It was determined by the diameter of the laser beam A. Then, the laser beam A was continuously irradiated so as to overlap. That is, sandwiching the spiral groove portion 4N, both sides of the spiral mountain range portion 4
A spiral stripe-shaped uneven portion Q of P was formed in the irradiation trace forming region 50.

【0064】こうして螺旋状のストライプ状凹凸部Qに
よって集合体を形成した。この集合体の螺旋状の溝部分
4Nおよび山脈部分4Pによって、観察光の乱反射が発
生し、さらに、集合体の螺旋状の溝部分4Nおよび山脈
部分4Pに形成されたタングステン粒子12の融着物に
よって、観察光が吸収されるので、集積回路2の解析を
防ぐことができる。
In this way, an assembly was formed by the spiral stripe-shaped uneven portions Q. Diffuse reflection of observation light occurs due to the spiral groove portion 4N and the mountain range portion 4P of the aggregate, and further, due to the fusion of the tungsten particles 12 formed in the spiral groove portion 4N and the mountain range portion 4P of the aggregate. Since the observation light is absorbed, the analysis of the integrated circuit 2 can be prevented.

【0065】以上、実施の形態1〜実施の形態5につい
て説明したが、本発明は、これらの実施の形態に限定さ
れることはない。例えば、実施の形態1〜実施の形態5
では、シリコン基板4Aを用いたが、基板はシリコンに
限定されるものではない。つまり、特定の波長の観察用
光線に対して基板の透明性が高くなり、かつ、基板裏面
側の照射痕跡4Dの集合体により、これらの光線の吸
収、乱反射や散乱を高めることができれば、本発明を適
用することができる。したがって、種々の化合物半導体
にも本発明を適用し得ることはいうまでもない。
Although the first to fifth embodiments have been described above, the present invention is not limited to these embodiments. For example, the first to fifth embodiments
Then, the silicon substrate 4A is used, but the substrate is not limited to silicon. In other words, if the transparency of the substrate with respect to the observation light beam of a specific wavelength becomes high, and the collection of the irradiation traces 4D on the back surface side of the substrate can enhance the absorption, diffuse reflection and scattering of these light beams, The invention can be applied. Therefore, it goes without saying that the present invention can be applied to various compound semiconductors.

【0066】また、実施の形態1では、遮光性材料とし
てタングステンを用い、実施の形態2では、透明材料と
してSi34を用いたが、遮光性材料や透明材料で作ら
れた溶融性粒子は、その作用からして、可視光から赤外
光にわたる波長に対して、吸収が強くて不透明か、屈折
率や材料表面の凹凸形状により散乱または乱反射を与え
る等の作用がある材料であればよい。また、SiO2
のように、可視光に対して透明な材料でも、形状によっ
て観察光を乱反射するので、SiO2のような材料も利
用できる。
In the first embodiment, tungsten is used as the light shielding material, and in the second embodiment, Si 3 N 4 is used as the transparent material. However, fusible particles made of the light shielding material or the transparent material are used. Due to its action, if the material has a strong absorption and opacity for wavelengths ranging from visible light to infrared light, or has a function of giving scattering or irregular reflection due to the refractive index or the uneven shape of the material surface, etc. Good. Further, even a material such as SiO 2 which is transparent to visible light diffusely reflects the observation light depending on its shape, so that a material such as SiO 2 can also be used.

【0067】また、遮光性材料としてタングステン以外
にも、チタン、モリブデン、ニッケル等の、シリコンと
の反応性に富む金属を用いてもよい。この場合、エネル
ギービーム照射による高温での融着時に、これら金属と
シリコン基板4Aの融着物との間で反応を生じ、集合体
の窪みおよび突起にこれら金属のシリサイドが含まれ
る。金属シリサイドは、シリコン基板から選択性良く化
学エッチングで金属シリサイドを除去することが、金属
単体に比べて困難が増す性質を有するため、回路観察の
障害となるこれらの窪みおよび突起を除去して、平滑な
シリコン面を得るのを困難にする利点がある。
As the light-shielding material, a metal having a high reactivity with silicon, such as titanium, molybdenum, or nickel, may be used instead of tungsten. In this case, at the time of fusion at a high temperature by energy beam irradiation, a reaction occurs between these metals and the fusion product of the silicon substrate 4A, and the recesses and protrusions of the aggregate contain silicides of these metals. Since metal silicide has a property that it is more difficult to remove metal silicide from a silicon substrate by chemical etching with good selectivity as compared with a metal alone, these pits and protrusions that obstruct circuit observation are removed, It has the advantage of making it difficult to obtain a smooth silicon surface.

【0068】また、遮光性性材料を含む被膜はICカー
ド基板に実装された後のチップの裏面に形成したが、チ
ップに切り出す前のウエハ状態で、この被膜形成の工程
を行うなどの変更が極めて容易である。
Further, the film containing the light-shielding material was formed on the back surface of the chip after being mounted on the IC card substrate. However, there is a change such that the film forming step is performed in a wafer state before cutting into the chip. It's extremely easy.

【0069】さらに、レーザビームAによる加工を示し
たが、融着が可能なビームとして、レーザビームAの他
に、イオンビーム、電子ビームなどを用いてもよい。
Further, although the processing by the laser beam A is shown, an ion beam, an electron beam or the like may be used as the beam capable of fusion bonding, in addition to the laser beam A.

【0070】[0070]

【発明の効果】以上、説明したように、請求項1に係わ
る発明によれば、基板の裏面側から観察用の赤外光を照
射しても、融着物が形成された乱反射部の集合体によっ
て、前記赤外光が吸収または乱反射され、前記基板の裏
面からは、該基板の表面上に配設された集積回路からの
反射光が吸収または乱された形でしか得られない。この
結果、前記基板の表面上に配設された集積回路パタンや
該集積回路の記憶情報の解読、該記憶情報の改ざん等の
不法行為を防ぐことが可能となる。
As described above, according to the invention according to claim 1, a fused substance is formed even when infrared light for observation is irradiated from the back side of the substrate. The infrared light is absorbed or diffusely reflected by the aggregate of the irregular reflection parts, and the reflected light from the integrated circuit arranged on the front surface of the substrate is absorbed or disturbed from the back surface of the substrate. I can't get it. As a result, it becomes possible to prevent illegal acts such as decoding of the integrated circuit pattern arranged on the surface of the substrate, stored information of the integrated circuit, and falsification of the stored information.

【0071】 請求項に係わる発明によれば、溶
融性粒子の材料が遮光性材料であり、特に、該遮光性材
料が金属材料であると、該金属材料の前記融着物による
高い光吸収性と、前記照射痕跡の窪みおよび突起による
高い乱反射性とが重なり、遮光機能をより効果的に発生
させることができる。
According to the inventions according to claims 2 and 3, when the material of the fusible particles is a light-shielding material, and particularly when the light-shielding material is a metal material, high light due to the fusion product of the metal material is obtained. The absorptivity and the high diffuse reflectance due to the depressions and projections of the irradiation trace overlap each other, so that the light blocking function can be more effectively generated.

【0072】 請求項に係わる発明によれば、基板材
料がシリコンであり、前記遮光性材料が金属を含むとき
に、前記照射痕跡の融着物を金属シリサイドで構成する
ことができるため、前記集積回路の観察の障害となる、
前記融着物が形成された照射痕跡の集合体を、化学的エ
ッチング技術によりシリコン基板から選択的に除去する
ことが最も困難となる。さらに、前記金属材料による高
い光吸収性と、前記照射痕跡の窪みおよび突起による高
い乱反射性とが得られるため、遮光機能を最も効果的に
発生させることができる。
According to the invention of claim 4 , when the substrate material is silicon and the light-shielding material contains a metal, the fusion product of the irradiation trace can be composed of a metal silicide. Obstruct circuit observation,
It becomes most difficult to selectively remove the aggregate of the irradiation traces on which the fused material is formed from the silicon substrate by the chemical etching technique. Furthermore, since the high light absorption due to the metal material and the high diffuse reflection due to the depressions and projections of the irradiation trace can be obtained, the light shielding function can be most effectively generated.

【0073】 請求項に係わる発明によれば、溶融性
粒子を被膜の形状で基板の裏面上に供給し、エネルギー
ビームを前記被膜上に照射することにより、前記基板の
裏面に形成された窪みおよび突起と、前記溶融性粒子が
前記基板の裏面と融着した融着物とを照射痕跡として形
成できる。したがって、被膜形成工程が前記基板の面積
に影響されることがないため、ウエハ状等の半導体基板
の形状に限定されることなく、チップ状の基板において
も前記集合体を前記基板の裏面に効率的に形成すること
が可能である。
According to the fifth aspect of the present invention, the fusible particles are supplied to the back surface of the substrate in the form of a coating film, and the energy beam is irradiated onto the coating film to form the depressions formed on the back surface of the substrate. And, the protrusion and the fusion product in which the fusible particles are fused with the back surface of the substrate can be formed as an irradiation trace. Therefore, since the coating film forming step is not affected by the area of the substrate, the assembly is not limited to the shape of a semiconductor substrate such as a wafer, and even in the case of a chip-shaped substrate, the aggregate can be efficiently applied to the back surface of the substrate. It is possible to form it.

【0074】 請求項に係わる発明によれば、溶
融性粒子の材料として遮光性材料を用い、特に、該遮光
性材料として金属を用いると、該遮光性材料による高い
光吸収性と、照射痕跡の窪みおよび突起の形成による高
い乱反射性が重なり、遮光機能をより効果的に発生させ
ることができる。
According to the inventions of claims 6 and 7, when a light-shielding material is used as the material of the fusible particles, and particularly when a metal is used as the light-shielding material, a high light-absorbing property due to the light-shielding material, The high diffuse reflection due to the formation of the dents and projections of the irradiation traces overlap, and the light blocking function can be more effectively generated.

【0075】 請求項に係わる発明によれば、前記遮
光性材料を含む被膜の材料を前記基板上に供給する工
程、例えば、搬送剤を滴下する工程で前記被膜を形成で
き、チップ状に分割した後の基板上にも簡便な工程で前
記集合体を形成できる。
According to the invention of claim 8 , the coating film can be formed in a step of supplying the material of the coating film containing the light-shielding material onto the substrate, for example, a step of dropping a carrier agent, and divided into chips. The aggregate can also be formed on the substrate after the above by a simple process.

【0076】 請求項に係わる発明によれば、前記エ
ネルギービームとして集光性レーザビームを用いるの
で、スパッタリング現象を伴わず、飛散するダストの悪
影響が回避できる。また、真空雰囲気に限定されずに、
常圧雰囲気で照射できるため、簡便な工程で前記集合体
を形成できる利点がある。
According to the invention of claim 9 , since a converging laser beam is used as the energy beam, it is possible to avoid an adverse effect of scattered dust without accompanying a sputtering phenomenon. Also, without being limited to the vacuum atmosphere,
Since the irradiation can be performed in a normal pressure atmosphere, there is an advantage that the aggregate can be formed by a simple process.

【0077】 請求項1,1に係わる発明によれ
ば、エネルギービームを網目状またはストライプ状に区
切られた、照射領域の照射領域部分に照射するので、照
射痕跡の配列を密にして、光の吸収および乱反射を確実
に発生することができる。
[0077] According to the invention according to claim 1 0, 1 1, an energy beam separated in a mesh shape or a stripe shape, so that irradiates the irradiation region portion of the irradiated region, and in close array of radiation traces, It is possible to reliably generate light absorption and diffuse reflection.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 1 is a schematic cross-sectional view showing a manufacturing process of a semiconductor device according to a first embodiment.

【図2】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 2 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図3】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 3 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図4】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図5】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 5 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図6】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 6 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図7】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 7 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図8】実施の形態1に係わる半導体装置の製造工程を
示す模式的な断面図である。
FIG. 8 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment.

【図9】実施の形態1に係わる照射領域の設定を説明す
る説明図である。
FIG. 9 is an explanatory diagram illustrating setting of an irradiation area according to the first embodiment.

【図10】実施の形態1によるレーザビームの照射で得
られた照射痕跡の形状を示す模式的な断面図である。
FIG. 10 is a schematic cross-sectional view showing the shape of an irradiation trace obtained by laser beam irradiation according to the first embodiment.

【図11】実施の形態1に係わる半導体装置の製造工程
によって窪みおよび突起が形成されたICチップの斜視
図である。
FIG. 11 is a perspective view of an IC chip having a recess and a protrusion formed by the manufacturing process of the semiconductor device according to the first embodiment.

【図12】実施の形態2によるレーザビームの照射で得
られた照射痕跡の形状を示す模式的な断面図である。
FIG. 12 is a schematic cross-sectional view showing the shape of an irradiation trace obtained by laser beam irradiation according to the second embodiment.

【図13】実施の形態3に係わる照射領域の設定を説明
する説明図である。
FIG. 13 is an explanatory diagram illustrating setting of an irradiation area according to the third embodiment.

【図14】実施の形態4に係わる照射領域の設定を説明
する説明図である。
FIG. 14 is an explanatory diagram illustrating setting of an irradiation area according to the fourth embodiment.

【図15】実施の形態5に係わる照射領域の設定を説明
する説明図である。
FIG. 15 is an explanatory diagram illustrating setting of an irradiation area according to the fifth embodiment.

【図16】従来の機械的な研削法を用いた防御技術を説
明するための斜視図である。
FIG. 16 is a perspective view for explaining a defense technique using a conventional mechanical grinding method.

【図17】従来の化学的なエッチング法を用いて、基板
の裏面に乱反射面を形成する工程を示した模式的な断面
図である。
FIG. 17 is a schematic cross-sectional view showing a process of forming a diffused reflection surface on the back surface of a substrate by using a conventional chemical etching method.

【符号の説明】[Explanation of symbols]

1 シリコンウエハ 1A 切断部分 2 集積回路 3 バンプ 4 チップ 4A シリコン基板 4B 集積回路 4C 裏面 4D 照射痕跡 4E 凹部 4F 凸部 4G ストライプ状の溝部分 4H ストライプ状の山脈部分 4J ストライプ状凹凸部 4K 枠型形状の溝部分 4L 枠型形状の山脈部分 4M 枠型形状凹凸部 4N 螺旋状の溝部分 4P 螺旋状の山脈部分 5 ICカード用基板 6 電極 7 アンダーフィル剤 10 被膜 11 バインダー 12 タングステン粒子 13 透明材粒子 20,30,40,50 照射痕跡形成領域 21 網目状の照射領域部分 22 照射領域 31 ストライプ状の照射領域部分 411〜41n 枠形状の照射領域部分 51 螺旋状の照射領域部分 101 ガラス基板 102 乱反射面 110 シリコンウエハ 111 SiO2膜 112 SiO2パタン 113 エッチング底面 114 傾斜面 115 谷 116 開口 117 乱反射面 118 平坦部1 Silicon Wafer 1A Cut Part 2 Integrated Circuit 3 Bump 4 Chip 4A Silicon Substrate 4B Integrated Circuit 4C Backside 4D Irradiation Trace 4E Recess 4F Convex 4G Striped Groove 4H Striped Mountain Range 4J Striped Uneven 4K Frame Shape Groove part 4L Frame-shaped mountain range part 4M Frame-shaped irregular part 4N Spiral groove part 4P Spiral mountain range part 5 IC card substrate 6 Electrode 7 Underfill agent 10 Coating 11 Binder 12 Tungsten particle 13 Transparent material particle 20, 30, 40, 50 Irradiation trace forming area 21 Mesh-shaped irradiation area portion 22 Irradiation area 31 Stripe-shaped irradiation area portions 411 to 41n Frame-shaped irradiation area portion 51 Spiral irradiation area portion 101 Glass substrate 102 Diffuse reflection surface 110 silicon wafer 111 SiO 2 film 112 SiO 2 pattern 113 d Quenching bottom 114 inclined surface 115 valleys 116 opening 117 diffuse surface 118 flat part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 重男 東京都新宿区西新宿三丁目19番2号日本 電信電話株式会社内 (72)発明者 前田 正彦 東京都新宿区西新宿三丁目19番2号日本 電信電話株式会社内 (56)参考文献 特開 昭62−183151(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01L 27/04 H01L 21/58 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Shigeo Ogawa 3-19-3 Nishishinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Masahiko Maeda 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo No. Nippon Telegraph and Telephone Corporation (56) Reference JP 62-183151 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/822 H01L 27/04 H01L 21 / 58

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板の表面上に集積回路が配設された半
導体装置において、 入射した光を乱反射させる窪みお
よび突起からなる乱反射部を、前記基板の裏面に複数形
成してなる集合体と、 溶融性粒子が前記基板の裏面で溶けて、前記各乱反射部
の窪みおよび突起の表面に付着して形成された融着物
とを設けた半導体装置であって、 前記乱反射部は、収束したエネルギービームの照射によ
って前記基板の裏面に形成された照射痕跡であり、前記
融着物粒子は、前記エネルギービームによって、前記溶
融性粒子が前記基板の裏面で溶けて、前記各照射痕跡に
付着して形成された ことを特徴とする半導体装置。
1. A semiconductor device in which an integrated circuit is arranged on a front surface of a substrate, and an aggregate formed by forming a plurality of irregular reflection portions on a back surface of the substrate, the irregular reflection portions including recesses and protrusions for irregularly reflecting incident light. fusible particles melt in the rear surface of the substrate, wherein the irregular reflection portion of the recess and is formed by adhering to the surface of the protrusion fusion-bonded particle
A semiconductor device provided with a child , wherein the irregular reflection portion is formed by irradiating a focused energy beam.
Is the irradiation trace formed on the back surface of the substrate,
The fusion particle is melted by the energy beam.
The fusible particles melt on the backside of the substrate, leaving a trace of each irradiation.
A semiconductor device characterized by being formed by adhesion .
【請求項2】 前記溶融性粒子の材料が遮光性材料であ
ることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the material of the fusible particles is a light-shielding material.
【請求項3】 前記遮光性材料が金属であることを特徴
とする請求項に記載の半導体装置。
3. The semiconductor device according to claim 2 , wherein the light shielding material is a metal.
【請求項4】 前記基板がシリコンからなり、前記融着
物が金属のシリサイドを含むことを特徴とする請求項
に記載の半導体装置。
Wherein said substrate is made of silicon, according to claim 3, wherein the fused matter characterized in that it comprises a silicide of the metal
The semiconductor device according to.
【請求項5】 基板の表面上に集積回路が配設された半
導体装置の製造方法において、 収束したエネルギービームによって溶融する溶融性粒子
を含む被膜を、前記基板の裏面に形成し、 前記エネルギービームを前記被膜に多数照射して、照射
痕跡の集合体を形成すると共に、前記溶融性粒子を前記
エネルギービームによって前記基板の裏面で溶かして、
融着物として前記各照射痕跡に付着させることを特徴と
する半導体装置の製造方法。
5. A method of manufacturing a semiconductor device in which an integrated circuit is arranged on a front surface of a substrate, wherein a coating film containing fusible particles that are melted by a focused energy beam is formed on the back surface of the substrate, Is irradiated to the coating film in large numbers to form an aggregate of irradiation traces, and the fusible particles are melted on the back surface of the substrate by the energy beam,
A method for manufacturing a semiconductor device, characterized in that it is adhered to each of the irradiation traces as a fusion material.
【請求項6】 前記溶融性粒子の材料として遮光性材料
を用いることを特徴とする請求項に記載の半導体装置
の製造方法。
6. The method of manufacturing a semiconductor device according to claim 5 , wherein a light-shielding material is used as the material of the fusible particles.
【請求項7】 前記遮光性材料として金属を用いること
を特徴とする請求項に記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 6 , wherein a metal is used as the light shielding material.
【請求項8】 前記遮光性材料を含む被膜の材料を、液
相の搬送剤を用いて前記基板の裏面上に付着させること
を特徴とする請求項またはに記載の半導体装置の製
造方法。
8. The material of the coating film containing the light-shielding material, a method of manufacturing a semiconductor device according to claim 6 or 7, characterized in that deposited onto the back surface of the substrate using the transfer agent in the liquid phase .
【請求項9】 前記エネルギービームが、集光性レーザ
ビームであることを特徴とする請求項乃至8のいずれ
1項に記載の半導体装置の製造方法。
Wherein said energy beam is a method of manufacturing a semiconductor device according to any one of claims 5 to 8, characterized in that a light collecting laser beam.
【請求項10】 前記基板の裏面上に設定された照射領
域を網目状に区切り、網目状に区切られた各照射領域部
分に前記エネルギービームを順次に照射して、クレータ
状の照射痕跡を配列することを特徴とする請求項乃至
のいずれか1項に記載の半導体装置の製造方法。
10. An irradiation area set on the back surface of the substrate is divided into a mesh shape, and each energy-irradiated area portion is sequentially irradiated with the energy beam to arrange crater-like irradiation traces. 6. The method according to claim 5, wherein
The method of manufacturing a semiconductor device according to any one of 9.
【請求項11】 前記基板の裏面上に設定された照射領
域をストライプ状に区切り、ストライプ状に区切られた
各照射領域部分に前記エネルギービームを連続的に照射
して、ストライプ状の窪みおよび突起からなる照射痕跡
を配列することを特徴とする請求項5乃至のいずれか
1項に記載の半導体装置の製造方法。
11. An irradiation region set on the back surface of the substrate is divided into stripes, and the irradiation region portions divided into stripes are continuously irradiated with the energy beam to form stripe-shaped depressions and protrusions. any of claims 5 to 9, characterized in arranging the irradiation traces consisting of
Item 1. A method of manufacturing a semiconductor device according to item 1 .
JP21892098A 1998-08-03 1998-08-03 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3491736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21892098A JP3491736B2 (en) 1998-08-03 1998-08-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21892098A JP3491736B2 (en) 1998-08-03 1998-08-03 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000058748A JP2000058748A (en) 2000-02-25
JP3491736B2 true JP3491736B2 (en) 2004-01-26

Family

ID=16727401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21892098A Expired - Fee Related JP3491736B2 (en) 1998-08-03 1998-08-03 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3491736B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444302B1 (en) * 2014-06-30 2022-09-16 쓰리엠 이노베이티브 프로퍼티즈 캄파니 Metallic microstructures with reduced-visibility and methods for producing same

Also Published As

Publication number Publication date
JP2000058748A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
KR100458883B1 (en) Semiconductor wafer with id mark, equipment for and method of manufacturing semiconductor device from them
US6259151B1 (en) Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
US4602420A (en) Method of manufacturing a semiconductor device
EP0090565B1 (en) Process for selectively cutting an electrical conductive layer by irradiation with an energy beam
US6699782B2 (en) Method of fabricating a wafer level package
US20030129814A1 (en) Method of manufacturing semiconductor device
EP0404340B1 (en) Lithographic technique using laser scanning for fabrication of electronic components and the like
JP3491736B2 (en) Semiconductor device and manufacturing method thereof
US6255137B1 (en) Method for making air pockets in an HDI context
Kanyogoro et al. A new approach for single-event effects testing with heavy ion and pulsed-laser irradiation: CMOS/SOI SRAM substrate removal
JP3361751B2 (en) IC chip and manufacturing method thereof
JPH11204566A (en) Semiconductor device
JPH11163261A (en) Semiconductor device and manufacture thereof
JP3720599B2 (en) Semiconductor device
JP5887760B2 (en) Semiconductor device inspection method and semiconductor device manufacturing method
JPS5845811B2 (en) Method for forming minute conductive regions on semiconductor chip surface
Cohen et al. Laser beam processing and wafer-scale integration
KR102611983B1 (en) Apparatus and method for testing interconnect circuit
US20230230947A1 (en) Solder transfer integrated circuit packaging
JPWO2020130055A1 (en) Laser processing method, semiconductor member manufacturing method and laser processing equipment
US20230268363A1 (en) Method for manufacturing an optical unit that comprises an array of organic microlenses
JP2599439B2 (en) Laser trimming device and trimming method
JP3279296B2 (en) Semiconductor device
JP3279295B2 (en) Semiconductor device wiring cutting method
CN116598199B (en) Back thinning method of forward packaged chip

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees