JP3491579B2 - 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 - Google Patents
論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体Info
- Publication number
- JP3491579B2 JP3491579B2 JP31427699A JP31427699A JP3491579B2 JP 3491579 B2 JP3491579 B2 JP 3491579B2 JP 31427699 A JP31427699 A JP 31427699A JP 31427699 A JP31427699 A JP 31427699A JP 3491579 B2 JP3491579 B2 JP 3491579B2
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- failure
- circuit data
- avoidance
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、論理回路データ生
成方法及び装置及び論理回路データ生成プログラムを格
納した記憶媒体に係り、特に、論理設計支援システムに
おけるレイアウト部分に適用でき、デバイス上の故障を
回避するような論理回路データを生成するための論理回
路データ生成方法及び装置及び論理回路データ生成プロ
グラムを格納した記憶媒体に関する。
成方法及び装置及び論理回路データ生成プログラムを格
納した記憶媒体に係り、特に、論理設計支援システムに
おけるレイアウト部分に適用でき、デバイス上の故障を
回避するような論理回路データを生成するための論理回
路データ生成方法及び装置及び論理回路データ生成プロ
グラムを格納した記憶媒体に関する。
【０００２】デバイス上の故障を回避する時に、再構成
可能なデバイスの柔軟な構造を活かすことで、元の論理
回路データが要求する面積と可能な限り同じ面積で故障
を回避し、受け取った論理回路データに部分的な変更を
加えることで、再構成された論理回路データを高速に生
成することができる。本発明は、このような再構成可能
なデバイスにおける故障回避を考慮した論理回路データ
生成方法及び装置及び論理回路データ生成プログラムを
格納した記憶媒体に関する。
可能なデバイスの柔軟な構造を活かすことで、元の論理
回路データが要求する面積と可能な限り同じ面積で故障
を回避し、受け取った論理回路データに部分的な変更を
加えることで、再構成された論理回路データを高速に生
成することができる。本発明は、このような再構成可能
なデバイスにおける故障回避を考慮した論理回路データ
生成方法及び装置及び論理回路データ生成プログラムを
格納した記憶媒体に関する。
【０００３】
【従来の技術】従来のデバイスは、ＡＳＩＣ（Applicat
ion-Specific Integrated Circuit:特定用途向けＩＣ）
に代表される、一度完成したらその構造を変更できない
固定的なものである。しかしながら、システムのプロト
タイピングのように、頻繁にその構成を変更する必要の
ある対象は固定的なデバイスで実現することが難しいと
いう側面がある。そこで、固定的なデバイスとは違う概
念のデバイスが考案された。それは、ユーザが自分で論
理機能を設定できるＦＰＧＡのような再構成可能なデバ
イスである。
ion-Specific Integrated Circuit:特定用途向けＩＣ）
に代表される、一度完成したらその構造を変更できない
固定的なものである。しかしながら、システムのプロト
タイピングのように、頻繁にその構成を変更する必要の
ある対象は固定的なデバイスで実現することが難しいと
いう側面がある。そこで、固定的なデバイスとは違う概
念のデバイスが考案された。それは、ユーザが自分で論
理機能を設定できるＦＰＧＡのような再構成可能なデバ
イスである。
【０００４】図２０は、代表的なＦＰＧＡの構造を示し
た図である。ＦＰＧＡは、基本となる論理ブロックを２
次元アレイ状に配置した構造をしている。論理ブロック
は内部にＬＵＴ（Look Up Table)と呼ばれる２k ビット
（アドレスｋビット）のメモリを含んでおり、これによ
って、ｋ入力１出力の任意の論理関数を構成できる（通
常はｋは、３〜５）。
た図である。ＦＰＧＡは、基本となる論理ブロックを２
次元アレイ状に配置した構造をしている。論理ブロック
は内部にＬＵＴ（Look Up Table)と呼ばれる２k ビット
（アドレスｋビット）のメモリを含んでおり、これによ
って、ｋ入力１出力の任意の論理関数を構成できる（通
常はｋは、３〜５）。
【０００５】図２１は、ＬＵＴの構成を表した図であ
る。このＬＵＴとFlip-Flop を含む論理ブロック間を、
更に接続関係を任意に設定できる配線で結ぶことによ
り、ＦＰＧＡは任意の論理機能を構成することができ
る。また、再構成可能なデバイスの一種として、ＬＵＴ
敷き詰め型デバイスが提案されている。図２２は、現在
提案されているＬＵＴ敷き詰め型デバイスの構成を表し
た図である。ＬＵＴ敷き詰め型デバイスは、４入力１出
力ＬＵＴ×４を持つ基本セルを規則正しく２次元アレイ
状に並べた構造をしている。ＬＵＴは、配線・論理・記
憶素子のいずれの役割も果たすことができるため、この
構造より、ＬＵＴ敷き詰め型デバイスは、任意の論理機
能を構成することができる。
る。このＬＵＴとFlip-Flop を含む論理ブロック間を、
更に接続関係を任意に設定できる配線で結ぶことによ
り、ＦＰＧＡは任意の論理機能を構成することができ
る。また、再構成可能なデバイスの一種として、ＬＵＴ
敷き詰め型デバイスが提案されている。図２２は、現在
提案されているＬＵＴ敷き詰め型デバイスの構成を表し
た図である。ＬＵＴ敷き詰め型デバイスは、４入力１出
力ＬＵＴ×４を持つ基本セルを規則正しく２次元アレイ
状に並べた構造をしている。ＬＵＴは、配線・論理・記
憶素子のいずれの役割も果たすことができるため、この
構造より、ＬＵＴ敷き詰め型デバイスは、任意の論理機
能を構成することができる。
【０００６】故障には、その切り分けによって多くの種
類が存在するが、ここでは、信号線の断線や短絡・半導
体接合の破壊などによる物理的要因に基づいた狭義なハ
ードウェア故障を対象とする。再構成可能なデバイスに
おけるハードウェア故障を回避する技術として、従来の
固定的なデバイスで用いられていた冗長設計技術を用い
ることができる。冗長設計例としては、同様の機能を備
えた回路を複数用意し、それらの回路を同時に使用し、
その結果の多数決で正しい出力を求める回路の多重によ
る多数決機構、または、同様の機能を備えた回路を複数
用意し、回路の出力から誤りを検出した時、他の回路を
使用して正しい出力を得る待機機構がある。
類が存在するが、ここでは、信号線の断線や短絡・半導
体接合の破壊などによる物理的要因に基づいた狭義なハ
ードウェア故障を対象とする。再構成可能なデバイスに
おけるハードウェア故障を回避する技術として、従来の
固定的なデバイスで用いられていた冗長設計技術を用い
ることができる。冗長設計例としては、同様の機能を備
えた回路を複数用意し、それらの回路を同時に使用し、
その結果の多数決で正しい出力を求める回路の多重によ
る多数決機構、または、同様の機能を備えた回路を複数
用意し、回路の出力から誤りを検出した時、他の回路を
使用して正しい出力を得る待機機構がある。
【０００７】一方で、このような再構成可能なデバイス
に対して、その柔軟な構造を利用してデバイス上のハー
ドウェア故障を回避する技術がある。再構成可能なデバ
イスにおける故障に対応する技術として、集積電子回路
装置（特開平７−１４１４０８）がある。この技術は、
機能素子の機能と、接続手段の機能を検査する検査手段
と、非活性化手段と、別のセルを再プログラミングする
ための再構成手段を有するセルがアレイ状に並べられた
集積電子回路装置において、あるセルに故障が発生した
時、そのセルを非活性化し、そのセルの機能を別の故障
していないセルに移し、接続関係を再構成し、同じ機能
を持つ集積電子回路装置を再構成する。
に対して、その柔軟な構造を利用してデバイス上のハー
ドウェア故障を回避する技術がある。再構成可能なデバ
イスにおける故障に対応する技術として、集積電子回路
装置（特開平７−１４１４０８）がある。この技術は、
機能素子の機能と、接続手段の機能を検査する検査手段
と、非活性化手段と、別のセルを再プログラミングする
ための再構成手段を有するセルがアレイ状に並べられた
集積電子回路装置において、あるセルに故障が発生した
時、そのセルを非活性化し、そのセルの機能を別の故障
していないセルに移し、接続関係を再構成し、同じ機能
を持つ集積電子回路装置を再構成する。
【０００８】また、柔軟な構造を活用した他の技術とし
て、ＦＰＧＡ上で論理回路を実現している時に故障を検
出した場合、故障の存在する論理ブロック上に実現され
る論理回路データを破棄して、故障の存在する論理ブロ
ックを利用しないような論理回路データを新たに構成
し、ＦＰＧＡ上に実現する技術がある。
て、ＦＰＧＡ上で論理回路を実現している時に故障を検
出した場合、故障の存在する論理ブロック上に実現され
る論理回路データを破棄して、故障の存在する論理ブロ
ックを利用しないような論理回路データを新たに構成
し、ＦＰＧＡ上に実現する技術がある。
【０００９】
【発明が解決しようとする課題】再構成可能なデバイス
の柔軟な構造を利用した２つの技術は、従来用いられて
いた技術と較べ、より細かい粒度での故障回避が可能で
あり、論理回路を実現する際に必要となる回路面積の規
模を大幅に減少させることができる。しかしながら、集
積電子回路装置で用いられている技術は、セルの故障の
種類に関わらず故障の起きたセルを放棄し、別のセルを
使って回路を再構成することにより、再構成された回路
規模は故障前の回路規模よりも必ず大きくなり、ある大
きさの集積電子回路装置上に要求された回路が必ずしも
実現できるとは限らない。
の柔軟な構造を利用した２つの技術は、従来用いられて
いた技術と較べ、より細かい粒度での故障回避が可能で
あり、論理回路を実現する際に必要となる回路面積の規
模を大幅に減少させることができる。しかしながら、集
積電子回路装置で用いられている技術は、セルの故障の
種類に関わらず故障の起きたセルを放棄し、別のセルを
使って回路を再構成することにより、再構成された回路
規模は故障前の回路規模よりも必ず大きくなり、ある大
きさの集積電子回路装置上に要求された回路が必ずしも
実現できるとは限らない。
【００１０】もう一方の技術で、故障を回避しても回路
規模が必ず大きくなるということはないが、最初に作ら
れた論理回路データを破棄して、故障が存在する論理ブ
ロックを利用しないような論理回路データを新たに構成
するため、故障が検出されてから新たな論理回路が実現
されるまでに時間がかかる。しかも故障が検出される度
に、同様の操作を繰り返すこととなり、全体としてかな
りの実行時間が必要となる。
規模が必ず大きくなるということはないが、最初に作ら
れた論理回路データを破棄して、故障が存在する論理ブ
ロックを利用しないような論理回路データを新たに構成
するため、故障が検出されてから新たな論理回路が実現
されるまでに時間がかかる。しかも故障が検出される度
に、同様の操作を繰り返すこととなり、全体としてかな
りの実行時間が必要となる。
【００１１】本発明は、上記の点に鑑みなされたもの
で、ハードウェア故障を回避する時に、再構成可能なデ
バイスの柔軟な構造を利用することで、元の論理回路デ
ータが要求している面積を可能な限り増加させず、論理
回路データを部分的に変更することにより、ハードウェ
ア故障の存在する部分を避けて実現される論理回路デー
タを高速に生成することが可能な論理回路データ生成方
法を提供することを目的とする。
で、ハードウェア故障を回避する時に、再構成可能なデ
バイスの柔軟な構造を利用することで、元の論理回路デ
ータが要求している面積を可能な限り増加させず、論理
回路データを部分的に変更することにより、ハードウェ
ア故障の存在する部分を避けて実現される論理回路デー
タを高速に生成することが可能な論理回路データ生成方
法を提供することを目的とする。
【００１２】
【課題を解決するための手段】図１は、本発明の原理を
説明するための図である。本発明（請求項１）は、ＦＰ
ＧＡに代表される、再構成可能なデバイスにおける論理
回路データ生成方法において、再構成可能なデバイス上
に存在する故障情報と該デバイス上に実現されるべき論
理回路データを受け取り（ステップ１）、故障情報と論
理回路データから故障回避の必要性を判定し（ステップ
２）、故障回避が必要であれば、論理回路データにおい
て、デバイスの故障部分に当たる部分の機能を該論理回
路データ内の空き部分で代用し（ステップ３）、受け取
った論理回路データに部分的な変更を加えて、故障を回
避する論理回路データを高速に生成する（ステップ
４）。
説明するための図である。本発明（請求項１）は、ＦＰ
ＧＡに代表される、再構成可能なデバイスにおける論理
回路データ生成方法において、再構成可能なデバイス上
に存在する故障情報と該デバイス上に実現されるべき論
理回路データを受け取り（ステップ１）、故障情報と論
理回路データから故障回避の必要性を判定し（ステップ
２）、故障回避が必要であれば、論理回路データにおい
て、デバイスの故障部分に当たる部分の機能を該論理回
路データ内の空き部分で代用し（ステップ３）、受け取
った論理回路データに部分的な変更を加えて、故障を回
避する論理回路データを高速に生成する（ステップ
４）。
【００１３】本発明（請求項２）は、ＦＰＧＡに代表さ
れる、再構成可能なデバイスにおける論理回路データ生
成装置であって、再構成可能なデバイス上に存在する故
障情報と該デバイス上に実現されるべき論理回路データ
を受け取るデータ取得手段１０と、故障情報と論理回路
データから故障回避の必要性を判定する故障回避判定手
段２０と、故障回避判定手段２０において、故障回避が
必要であると判断された場合に、論理回路データにおい
て、デバイスの故障部分に当たる部分の機能を該論理回
路データ内の空き部分で代用する故障回避手段３０と、
受け取った論理回路データに部分的な変更を加えて、故
障を回避する論理回路データを高速に生成する論理回路
データ変更手段４０とを有する。
れる、再構成可能なデバイスにおける論理回路データ生
成装置であって、再構成可能なデバイス上に存在する故
障情報と該デバイス上に実現されるべき論理回路データ
を受け取るデータ取得手段１０と、故障情報と論理回路
データから故障回避の必要性を判定する故障回避判定手
段２０と、故障回避判定手段２０において、故障回避が
必要であると判断された場合に、論理回路データにおい
て、デバイスの故障部分に当たる部分の機能を該論理回
路データ内の空き部分で代用する故障回避手段３０と、
受け取った論理回路データに部分的な変更を加えて、故
障を回避する論理回路データを高速に生成する論理回路
データ変更手段４０とを有する。
【００１４】本発明（請求項３）は、ＦＰＧＡに代表さ
れる、再構成可能なデバイスにおける論理回路データ生
成プログラムを格納した記憶媒体であって、再構成可能
なデバイス上に存在する故障情報と該デバイス上に実現
されるべき論理回路データを受け取るデータ取得プロセ
スと、故障情報と論理回路データから故障回避の必要性
を判定する故障回避判定プロセスと、故障回避判定プロ
セスにおいて、故障回避が必要であると判断された場合
に、論理回路データにおいて、デバイスの故障部分に当
たる部分の機能を該論理回路データ内の空き部分で代用
する故障回避プロセスと、受け取った論理回路データに
部分的な変更を加えて、故障を回避する論理回路データ
を高速に生成する論理回路データ変更プロセスとを有す
る。
れる、再構成可能なデバイスにおける論理回路データ生
成プログラムを格納した記憶媒体であって、再構成可能
なデバイス上に存在する故障情報と該デバイス上に実現
されるべき論理回路データを受け取るデータ取得プロセ
スと、故障情報と論理回路データから故障回避の必要性
を判定する故障回避判定プロセスと、故障回避判定プロ
セスにおいて、故障回避が必要であると判断された場合
に、論理回路データにおいて、デバイスの故障部分に当
たる部分の機能を該論理回路データ内の空き部分で代用
する故障回避プロセスと、受け取った論理回路データに
部分的な変更を加えて、故障を回避する論理回路データ
を高速に生成する論理回路データ変更プロセスとを有す
る。
【００１５】上記のように、本発明は、ＦＰＧＡ(Field
Programable gate Array)に代表される、再構成可能な
デバイスにおける論理回路データ生成を行う際に、再構
成可能なデバイス上に存在する故障情報とそのデバイス
上に実現されるべき論理回路データを受け取り、これら
の情報から故障回避の必要性の有無を判定することによ
り、故障が論理回路の機能に影響を及ぼしているかどう
かを判定している。ここで、故障が論理回路の機能を損
なわない場合、受け取った論理回路データを変更せずに
出力する。故障が論理回路の機能を損なう場合、故障の
種類とデバイスの空き情報を調べて、複数ある故障回避
の方法の中から、故障の種類とデバイスの状況に応じた
方法を選択し、デバイスの故障部分に当たる部分の機能
を論理回路データ内の空き部分で代用し、代用する際
に、再構成可能なデバイスの柔軟な構造を活用して面積
を可能な限り増やさず、受け取った論理回路データに部
分的な変更を加えて、故障を回避する論理回路データを
高速に生成することが可能となる。
Programable gate Array)に代表される、再構成可能な
デバイスにおける論理回路データ生成を行う際に、再構
成可能なデバイス上に存在する故障情報とそのデバイス
上に実現されるべき論理回路データを受け取り、これら
の情報から故障回避の必要性の有無を判定することによ
り、故障が論理回路の機能に影響を及ぼしているかどう
かを判定している。ここで、故障が論理回路の機能を損
なわない場合、受け取った論理回路データを変更せずに
出力する。故障が論理回路の機能を損なう場合、故障の
種類とデバイスの空き情報を調べて、複数ある故障回避
の方法の中から、故障の種類とデバイスの状況に応じた
方法を選択し、デバイスの故障部分に当たる部分の機能
を論理回路データ内の空き部分で代用し、代用する際
に、再構成可能なデバイスの柔軟な構造を活用して面積
を可能な限り増やさず、受け取った論理回路データに部
分的な変更を加えて、故障を回避する論理回路データを
高速に生成することが可能となる。
【００１６】これにより、元の論理回路データが要求し
ている面積を可能な限り増加させず、受け取った論理回
路データに部分的な変更を加えて、ハードウェア故障の
存在する部分を避けて実現される論理回路データを高速
に生成することが可能となる。
ている面積を可能な限り増加させず、受け取った論理回
路データに部分的な変更を加えて、ハードウェア故障の
存在する部分を避けて実現される論理回路データを高速
に生成することが可能となる。
【００１７】
【発明の実施の形態】以下では、ＬＵＴ敷き詰め型デバ
イスを対象とし、その基本セルに４入力１出力ＬＵＴ×
４を持つものとする。ＬＵＴ敷き詰め型デバイス構造
は、前述の図２２に示す通りである。まず、全体の空間
的構成について説明する。
イスを対象とし、その基本セルに４入力１出力ＬＵＴ×
４を持つものとする。ＬＵＴ敷き詰め型デバイス構造
は、前述の図２２に示す通りである。まず、全体の空間
的構成について説明する。
【００１８】図３は、本発明を論理設計支援システムで
使用するときの空間的構成を表すブロック図である。同
図に示すシステムは、論理設計支援システムの他の機能
ブロック１１０、故障条件判定部１２０、及び故障回避
部１３０から構成される。論理設計支援システムの他の
機能ブロック１１０からは、実現されるべき論理回路デ
ータと故障情報が入力される。
使用するときの空間的構成を表すブロック図である。同
図に示すシステムは、論理設計支援システムの他の機能
ブロック１１０、故障条件判定部１２０、及び故障回避
部１３０から構成される。論理設計支援システムの他の
機能ブロック１１０からは、実現されるべき論理回路デ
ータと故障情報が入力される。
【００１９】故障条件判定部１２０では、以下のような
処理を行う。 故障情報から故障を一つ取り出し、その故障が論理
回路の機能に影響を及ぼすかどうかを判定する。 影響を及ぼさない場合は、その故障を故障情報から
削除してに戻る。 影響を及ぼす場合には、 （ａ） 故障箇所における論理回路データのデバイスの
空き情報を調べる。
処理を行う。 故障情報から故障を一つ取り出し、その故障が論理
回路の機能に影響を及ぼすかどうかを判定する。 影響を及ぼさない場合は、その故障を故障情報から
削除してに戻る。 影響を及ぼす場合には、 （ａ） 故障箇所における論理回路データのデバイスの
空き情報を調べる。
【００２０】（ｂ） 故障の種類とデバイスの空き情報
から、複数ある故障回避部１３０の１つを選択する。 （ｃ） 故障情報と論理回路データを該当する故障回避
部１３０に渡す。 （ｄ） 回避した故障を削除した故障情報と再構成され
た論理回路データを故障回避部１３０から受け取る。
から、複数ある故障回避部１３０の１つを選択する。 （ｃ） 故障情報と論理回路データを該当する故障回避
部１３０に渡す。 （ｄ） 回避した故障を削除した故障情報と再構成され
た論理回路データを故障回避部１３０から受け取る。
【００２１】 受け取った故障情報の未回避の故障が
存在していれば、へ戻る。 受け取った故障情報に故障が存在していなければ、
再構成された論理回路データを論理設計支援システムの
他の機能ブロックへ渡す。 故障回避部１３０の働きは、故障情報と論理回路データ
から、各故障回避部の回避方法を用いて論理回路データ
を再構成し、故障情報から回避した故障を削除し、修正
された故障情報と再構成した論理回路データを出力す
る。なお、修正された故障情報と再構成した論理回路デ
ータは、再び故障条件判定部１２０に渡される。
存在していれば、へ戻る。 受け取った故障情報に故障が存在していなければ、
再構成された論理回路データを論理設計支援システムの
他の機能ブロックへ渡す。 故障回避部１３０の働きは、故障情報と論理回路データ
から、各故障回避部の回避方法を用いて論理回路データ
を再構成し、故障情報から回避した故障を削除し、修正
された故障情報と再構成した論理回路データを出力す
る。なお、修正された故障情報と再構成した論理回路デ
ータは、再び故障条件判定部１２０に渡される。
【００２２】
【実施例】以下、図面と共に本発明の実施例を説明す
る。最初に、故障情報について説明する。図４は、本発
明の一実施例の故障の種類を示し、図５は、本発明の一
実施例の故障情報のデータ構造とその表現例を示す。
る。最初に、故障情報について説明する。図４は、本発
明の一実施例の故障の種類を示し、図５は、本発明の一
実施例の故障情報のデータ構造とその表現例を示す。
【００２３】故障情報は、故障の存在する基本セルの座
標、故障の種類と故障内容で構成されている。故障の種
類は、以下の３種類に分類される。 故障ａ：基本セルの構成要素であるＬＵＴ内のメモリセ
ルの故障 故障ｂ：基本セルの構成要素であるＬＵＴ内の入力線の
故障 故障ｃ：基本セルの入力線の故障（前段のＬＵＴの出力
線の故障） 図５における、故障情報のデータの構造として、ｘ，ｙ
は、故障の存在する基本セルの座標を示し、Ｎは故障の
種類（上記のａ，ｂ，ｃの３種類）を示し、Ｐは、故障
の方向を示し、Ｄａｔａは、故障データを示し、その故
障内容は、 ・メモリセルの故障の場合（１ｂｉｔ×４）は、故障し
ているＬＵＴの方向とメモリセルのアドレス ・ＬＵＴ内の入力線の故障の場合（１ｂｉｔ×４）は、
故障しているＬＵＴの方向と入力線の方向 ・基本セルの入力線の故障の場合は故障している入力線
の方向の３種類に分類される。
標、故障の種類と故障内容で構成されている。故障の種
類は、以下の３種類に分類される。 故障ａ：基本セルの構成要素であるＬＵＴ内のメモリセ
ルの故障 故障ｂ：基本セルの構成要素であるＬＵＴ内の入力線の
故障 故障ｃ：基本セルの入力線の故障（前段のＬＵＴの出力
線の故障） 図５における、故障情報のデータの構造として、ｘ，ｙ
は、故障の存在する基本セルの座標を示し、Ｎは故障の
種類（上記のａ，ｂ，ｃの３種類）を示し、Ｐは、故障
の方向を示し、Ｄａｔａは、故障データを示し、その故
障内容は、 ・メモリセルの故障の場合（１ｂｉｔ×４）は、故障し
ているＬＵＴの方向とメモリセルのアドレス ・ＬＵＴ内の入力線の故障の場合（１ｂｉｔ×４）は、
故障しているＬＵＴの方向と入力線の方向 ・基本セルの入力線の故障の場合は故障している入力線
の方向の３種類に分類される。
【００２４】故障の表現例を図５（ｂ）に示す。次に、
論理回路データについて説明する。図６は、本発明の一
実施例の１基本セルに対応する論理回路データのデータ
構造とその実現例を示す図である。論理回路データは、
データがマッピングされるべき基本セルの座標と、基本
セル内の入力線の空き情報と基本セル内のＬＵＴの空き
情報と、各ＬＵＴのメモリの値で構成されている。空き
情報には、 利用可“１”：故障回避方法で利用可能（論理回路内で
論理的に使用されていない） 利用不可“０”：故障回避方法で利用不可（論理管路内
で論理的に使用されている） の２通りが存在する。図６（ａ）の例において、入力線
において、ＬＵＴの空き情報（０：利用不可、１：利用
可）であるものとする。ｘ，ｙは、基本セルの座標を示
し、Ｃ＿ＩＮ，Ｃ＿Ｌは、基本セル内の入力線及びＬＵ
Ｔの情報を表し、ＬＵＴ＿Ｅ，ＬＵＴ＿Ｓ，ＬＵＴ＿
Ｗ，ＬＵＴ＿Ｎは、各ＬＵＴのメモリの値を示す。
論理回路データについて説明する。図６は、本発明の一
実施例の１基本セルに対応する論理回路データのデータ
構造とその実現例を示す図である。論理回路データは、
データがマッピングされるべき基本セルの座標と、基本
セル内の入力線の空き情報と基本セル内のＬＵＴの空き
情報と、各ＬＵＴのメモリの値で構成されている。空き
情報には、 利用可“１”：故障回避方法で利用可能（論理回路内で
論理的に使用されていない） 利用不可“０”：故障回避方法で利用不可（論理管路内
で論理的に使用されている） の２通りが存在する。図６（ａ）の例において、入力線
において、ＬＵＴの空き情報（０：利用不可、１：利用
可）であるものとする。ｘ，ｙは、基本セルの座標を示
し、Ｃ＿ＩＮ，Ｃ＿Ｌは、基本セル内の入力線及びＬＵ
Ｔの情報を表し、ＬＵＴ＿Ｅ，ＬＵＴ＿Ｓ，ＬＵＴ＿
Ｗ，ＬＵＴ＿Ｎは、各ＬＵＴのメモリの値を示す。
【００２５】論理回路データとしては、ｘ＝３，ｙ＝
２，Ｃ＿ＩＮ＝００１０（２進数）、Ｃ＿Ｌ＝１００１
（２進数）、ＬＵＴ＿Ｅ＝００００（１６進数）、ＬＵ
Ｔ＿Ｓ＝９９６６（１６進数），ＬＵＴ＿Ｗ＝ｅ８ｅ８
（１６進数），ＬＵＴ＿Ｎ＝００００（１６進数）とな
る。次に、故障条件判定部１２０について説明する。
２，Ｃ＿ＩＮ＝００１０（２進数）、Ｃ＿Ｌ＝１００１
（２進数）、ＬＵＴ＿Ｅ＝００００（１６進数）、ＬＵ
Ｔ＿Ｓ＝９９６６（１６進数），ＬＵＴ＿Ｗ＝ｅ８ｅ８
（１６進数），ＬＵＴ＿Ｎ＝００００（１６進数）とな
る。次に、故障条件判定部１２０について説明する。
【００２６】図７〜図１１は、故障条件判定部の動作を
示す。まず、故障情報に新たな故障が存在しない場合
（ステップ１０１，Ｎｏ）、再構成された論理回路デー
タを論理設計支援システムの他の機能ブロックへ渡す
（ステップ１０２）。故障情報に故障が存在する場合
（ステップ１０１、Ｙｅｓ）、故障情報から故障を読み
出し、故障の存在箇所と論理データの該当箇所を比較し
（ステップ１０３）、論理回路データが該当箇所を使用
していない場合（ステップ１０４、Ｎｏ）、読み出した
故障を故障情報から削除して次の故障を読み出す（ステ
ップ１０５）。論理回路データが利用している場合（ス
テップ１０４、Ｙｅｓ）、故障の種類を調べる（ステッ
プ１０６）。
示す。まず、故障情報に新たな故障が存在しない場合
（ステップ１０１，Ｎｏ）、再構成された論理回路デー
タを論理設計支援システムの他の機能ブロックへ渡す
（ステップ１０２）。故障情報に故障が存在する場合
（ステップ１０１、Ｙｅｓ）、故障情報から故障を読み
出し、故障の存在箇所と論理データの該当箇所を比較し
（ステップ１０３）、論理回路データが該当箇所を使用
していない場合（ステップ１０４、Ｎｏ）、読み出した
故障を故障情報から削除して次の故障を読み出す（ステ
ップ１０５）。論理回路データが利用している場合（ス
テップ１０４、Ｙｅｓ）、故障の種類を調べる（ステッ
プ１０６）。
【００２７】故障の種類がメモリセルの場合（ステップ
１０７）、論理回路データより故障の存在する基本セル
の入力線の空き情報を調べ（ステップ１１０）、 ・利用可の入力線が存在する場合（ステップ１１１、Ｙ
ｅｓ）、ＶＦ（Value fixed)部１３１に故障情報と論理
回路データを渡す（ステップ１１４）。 ・利用可の入力線が存在しない場合（ステップ１１１，
Ｎｏ）、故障の存在する基本セルのＬＵＴの空き情報を
調べ（ステップ１１２）、利用可のＬＵＴが存在する場
合（ステップ１１３，Ｙｅｓ）、ＬＭ（Lut Moved)部１
３２に故障情報と論理回路データを渡し（ステップ１１
６に移行）、利用可のＬＵＴが存在しない場合、ＡＥ(A
rea Extened)部１３３に故障情報と論理回路データを渡
す（ステップ１２１に移行）。
１０７）、論理回路データより故障の存在する基本セル
の入力線の空き情報を調べ（ステップ１１０）、 ・利用可の入力線が存在する場合（ステップ１１１、Ｙ
ｅｓ）、ＶＦ（Value fixed)部１３１に故障情報と論理
回路データを渡す（ステップ１１４）。 ・利用可の入力線が存在しない場合（ステップ１１１，
Ｎｏ）、故障の存在する基本セルのＬＵＴの空き情報を
調べ（ステップ１１２）、利用可のＬＵＴが存在する場
合（ステップ１１３，Ｙｅｓ）、ＬＭ（Lut Moved)部１
３２に故障情報と論理回路データを渡し（ステップ１１
６に移行）、利用可のＬＵＴが存在しない場合、ＡＥ(A
rea Extened)部１３３に故障情報と論理回路データを渡
す（ステップ１２１に移行）。
【００２８】故障の種類がＬＵＴ内の入力線の故障の場
合（ステップ１０８）、論理回路データより故障の存在
する基本セルの入力線の空き情報を調べ（ステップ１２
５）、 ・利用可の入力線が存在する場合（ステップ１２６、Ｙ
ｅｓ）、ＩＭ(Input Moved) 部１３２に故障情報と論理
回路データを渡す。 ・利用可の入力線が存在しない場合（ステップ１２６、
Ｎｏ）、故障の存在する基本セルのＬＵＴの空き情報を
調べ（ステップ１２８）、利用可のＬＵＴが存在する場
合（ステップ１２９，Ｙｅｓ）、ＬＭ部１３３に故障情
報と論理回路データを渡す。利用可のＬＵＴが存在しな
い場合（ステップ１２９，Ｎｏ）、ＡＥ部１３４に故障
情報と論理回路データを渡す。
合（ステップ１０８）、論理回路データより故障の存在
する基本セルの入力線の空き情報を調べ（ステップ１２
５）、 ・利用可の入力線が存在する場合（ステップ１２６、Ｙ
ｅｓ）、ＩＭ(Input Moved) 部１３２に故障情報と論理
回路データを渡す。 ・利用可の入力線が存在しない場合（ステップ１２６、
Ｎｏ）、故障の存在する基本セルのＬＵＴの空き情報を
調べ（ステップ１２８）、利用可のＬＵＴが存在する場
合（ステップ１２９，Ｙｅｓ）、ＬＭ部１３３に故障情
報と論理回路データを渡す。利用可のＬＵＴが存在しな
い場合（ステップ１２９，Ｎｏ）、ＡＥ部１３４に故障
情報と論理回路データを渡す。
【００２９】故障の種類が基本セルの入力線の故障の場
合（ステップ１０９）、論理回路データより故障の存在
する基本セルの入力線の空き情報を調べ（ステップ１３
１）、 ・利用可の入力線が存在する場合（ステップ１３２、Ｙ
ｅｓ）、ＩＭ部１３２に故障情報と論理回路データを渡
す。 ・利用可の入力線が存在しない場合（ステップ１３２、
Ｎｏ）、ＡＥ部１３４に故障情報と論理回路データを渡
す。
合（ステップ１０９）、論理回路データより故障の存在
する基本セルの入力線の空き情報を調べ（ステップ１３
１）、 ・利用可の入力線が存在する場合（ステップ１３２、Ｙ
ｅｓ）、ＩＭ部１３２に故障情報と論理回路データを渡
す。 ・利用可の入力線が存在しない場合（ステップ１３２、
Ｎｏ）、ＡＥ部１３４に故障情報と論理回路データを渡
す。
【００３０】ここで、故障回避部のＶＦ部１３１の動作
を説明する。図１２は、本発明の一実施例の故障回避部
のＶＦ部の動作を示すフローチャートである。図９のス
テップ１１１において、利用可能な入力線が存在する場
合に、ＶＦ部１３１では、故障箇所のデータが読み込ま
れないように前段のＬＵＴの内容を書換え（ステップ１
１４）、回避した故障を故障情報から削除し、修正した
故障情報と再構成した論理回路データを出力する（ステ
ップ１１５）。
を説明する。図１２は、本発明の一実施例の故障回避部
のＶＦ部の動作を示すフローチャートである。図９のス
テップ１１１において、利用可能な入力線が存在する場
合に、ＶＦ部１３１では、故障箇所のデータが読み込ま
れないように前段のＬＵＴの内容を書換え（ステップ１
１４）、回避した故障を故障情報から削除し、修正した
故障情報と再構成した論理回路データを出力する（ステ
ップ１１５）。
【００３１】ここで、ＶＦ部１３１の利用例を説明す
る。図１３は、本発明の一実施例のＶＦ部の利用例を示
す。論理回路データが、 故障情報が、 “3 3 a S 1101” と与えられたとする。
る。図１３は、本発明の一実施例のＶＦ部の利用例を示
す。論理回路データが、 故障情報が、 “3 3 a S 1101” と与えられたとする。
【００３２】今、基本セルへの入力を順にＥ，Ｓ，Ｗ，
Ｎとすると、論理回路データより、故障の存在する座標
（３，３）の基本セルでは、入力Ｗが利用可の状態にな
っているので、入力Ｗの値を固定する。また、故障情報
より、故障しているメモリセルのアドレスが“1101”と
なっているので、入力Ｗの値を固定する。また、故障情
報より、故障しているメモリセルのアドレスが“1101”
となっているので、入力Ｗを１に固定する。つまり、
（３，２）の基本セルのＬＵＴ：Ｅの出力を「１」に固
定することにより、故障を回避することができる。
Ｎとすると、論理回路データより、故障の存在する座標
（３，３）の基本セルでは、入力Ｗが利用可の状態にな
っているので、入力Ｗの値を固定する。また、故障情報
より、故障しているメモリセルのアドレスが“1101”と
なっているので、入力Ｗの値を固定する。また、故障情
報より、故障しているメモリセルのアドレスが“1101”
となっているので、入力Ｗを１に固定する。つまり、
（３，２）の基本セルのＬＵＴ：Ｅの出力を「１」に固
定することにより、故障を回避することができる。
【００３３】（３，２）の基本セルのＬＵＴ：Ｅの出力
を「１」に固定する。この操作は、論理回路データを以
下のように書換えることにより達成できる。 （３，３）の基本セルのＬＵＴ：Ｓは、入力としてＷを
受け取れば故障箇所のメモリセルは読み出されないの
で、論理回路データを以下のように書き換える。
を「１」に固定する。この操作は、論理回路データを以
下のように書換えることにより達成できる。 （３，３）の基本セルのＬＵＴ：Ｓは、入力としてＷを
受け取れば故障箇所のメモリセルは読み出されないの
で、論理回路データを以下のように書き換える。
【００３４】
最終的に修正された論理回路ータは、
となる。
【００３５】次に、ＩＭ（Input-Moved)部１３２につい
て説明する。図１４は、本発明の一実施例の故障回避部
のＩＭ部の動作のフローチャートである。故障回避部１
３０のＩＭ部１３２では、基本セル内で空いている入力
線に故障のある入力線の値を迂回させ（ステップ１３
４）、迂回路上のＬＵＴの内容を配線として利用するよ
うに書換え（ステップ１３５）、基本セル内のＬＵＴの
内容を新たな入力関係と対応するように書換え、故障し
ている入力線の空き情報を利用不可にし（ステップ１３
６）、回避した故障を故障情報から削除し（ステップ１
３７）、修正した故障情報と再構成した論理回路データ
を出力する。
て説明する。図１４は、本発明の一実施例の故障回避部
のＩＭ部の動作のフローチャートである。故障回避部１
３０のＩＭ部１３２では、基本セル内で空いている入力
線に故障のある入力線の値を迂回させ（ステップ１３
４）、迂回路上のＬＵＴの内容を配線として利用するよ
うに書換え（ステップ１３５）、基本セル内のＬＵＴの
内容を新たな入力関係と対応するように書換え、故障し
ている入力線の空き情報を利用不可にし（ステップ１３
６）、回避した故障を故障情報から削除し（ステップ１
３７）、修正した故障情報と再構成した論理回路データ
を出力する。
【００３６】ここで、ＩＭ部１３２を利用する例を説明
する。図１５は、本発明の一実施例のＩＭ部の利用例を
示す。論理回路データが、 故障情報が、 “5 4 c W dddd” と与えられたとする。
する。図１５は、本発明の一実施例のＩＭ部の利用例を
示す。論理回路データが、 故障情報が、 “5 4 c W dddd” と与えられたとする。
【００３７】今、論理回路データより、座標（５，４）
の基本セルの入力線：Ｓが空いており、同様に（５，
３）の基本セルのＬＵＴ：Ｓ、（６，３）の基本セルの
ＬＵＴ：Ｅ，（６，４）の基本セルのＬＵＴ：Ｎが空い
ている。よって、（５，４）の基本セルの故障している
入力線Ｓに迂回させることができ、故障回避が可能とな
る。
の基本セルの入力線：Ｓが空いており、同様に（５，
３）の基本セルのＬＵＴ：Ｓ、（６，３）の基本セルの
ＬＵＴ：Ｅ，（６，４）の基本セルのＬＵＴ：Ｎが空い
ている。よって、（５，４）の基本セルの故障している
入力線Ｓに迂回させることができ、故障回避が可能とな
る。
【００３８】まず、（５，３）の基本セルのＬＵＴ：Ｅ
の内容をＳに移動させる。この操作は、論理回路データ
を以下のように書き換えることにより達成できる。 次に、（５，３）の基本セルからの出力を受ける（６，
３）の基本セルのＬＵＴ：Ｅ及び（６，４）の基本セル
のＬＵＴ：Ｎを使って（５，４）の基本セルまで迂回さ
せる。この操作は、論理論理回路データを以下のように
書き換えることにより達成できる。
の内容をＳに移動させる。この操作は、論理回路データ
を以下のように書き換えることにより達成できる。 次に、（５，３）の基本セルからの出力を受ける（６，
３）の基本セルのＬＵＴ：Ｅ及び（６，４）の基本セル
のＬＵＴ：Ｎを使って（５，４）の基本セルまで迂回さ
せる。この操作は、論理論理回路データを以下のように
書き換えることにより達成できる。
【００３９】
最後に、入力の方向が変わった（５，４）の基本セル内
のＬＵＴの内容を以下のように書き換えることで、故障
を回避した論理回路データを完成する。
のＬＵＴの内容を以下のように書き換えることで、故障
を回避した論理回路データを完成する。
【００４０】
最終的に出力される論理回路データは、
【００４１】次に、故障回避部１３０のＬＭ（LUT-Move
d ）部１３３について説明する。図１６は、本発明の一
実施例の故障回避部のＬＭ部の動作のフローチャートで
ある。ＬＭ部１３３では、基本セル内で空いているＬＵ
Ｔに故障の存在するＬＵＴの内容を移動し（ステップ１
１６）、移動した先のＬＵＴの出力先の基本セルから、
故障していたＬＵＴの出力先の基本セルまで出力線の値
を迂回させ（ステップ１１７）、迂回路上のＬＵＴの内
容を配線として利用するように書換え（ステップ１１
８）、故障していたＬＵＴの出力先の基本セル内のＬＵ
Ｔの内容を新たな入力関係と対応するように書換え、故
障が入力線の故障の場合、故障している入力線の空き情
報を利用不可にし（ステップ１１９）、回避した故障を
故障情報から削除し（ステップ１２０）、修正した故障
情報を再構成した論理回路データを出力する。
d ）部１３３について説明する。図１６は、本発明の一
実施例の故障回避部のＬＭ部の動作のフローチャートで
ある。ＬＭ部１３３では、基本セル内で空いているＬＵ
Ｔに故障の存在するＬＵＴの内容を移動し（ステップ１
１６）、移動した先のＬＵＴの出力先の基本セルから、
故障していたＬＵＴの出力先の基本セルまで出力線の値
を迂回させ（ステップ１１７）、迂回路上のＬＵＴの内
容を配線として利用するように書換え（ステップ１１
８）、故障していたＬＵＴの出力先の基本セル内のＬＵ
Ｔの内容を新たな入力関係と対応するように書換え、故
障が入力線の故障の場合、故障している入力線の空き情
報を利用不可にし（ステップ１１９）、回避した故障を
故障情報から削除し（ステップ１２０）、修正した故障
情報を再構成した論理回路データを出力する。
【００４２】次に、ＬＭ部１３３の利用例について説明
する。図１７は、本発明の一実施例のＬＭ部の利用例を
示す。論理回路データが、 故障情報が“6 6 b S 1101” と与えられたとする。
する。図１７は、本発明の一実施例のＬＭ部の利用例を
示す。論理回路データが、 故障情報が“6 6 b S 1101” と与えられたとする。
【００４３】今、論理回路データにより、故障の存在す
る座標（６，６）の基本セルには空いている入力線が存
在しない。しかし、（６，６）の基本セルのＬＵＴ：Ｅ
が空いており、同様に、（６，７）の基本セルのＬＵ
Ｔ：Ｓ，（７，７）の基本セルのＬＵＴ：Ｗが空いてい
る。よって、（６，６）の基本セルのＬＵＴ：Ｓの内容
をＥに移動し、その出力を（７，６）の基本セルまで迂
回させることができ、故障を回避することができる。
る座標（６，６）の基本セルには空いている入力線が存
在しない。しかし、（６，６）の基本セルのＬＵＴ：Ｅ
が空いており、同様に、（６，７）の基本セルのＬＵ
Ｔ：Ｓ，（７，７）の基本セルのＬＵＴ：Ｗが空いてい
る。よって、（６，６）の基本セルのＬＵＴ：Ｓの内容
をＥに移動し、その出力を（７，６）の基本セルまで迂
回させることができ、故障を回避することができる。
【００４４】まず、（６，６）の基本セルのＬＵＴ：Ｓ
の内容をＥに移動させる。この操作は、論理回路データ
を以下のように修正することにより達成できる。 次に、（６，６）の基本セルの出力を受ける（６，７）
の基本セルのＬＵＴ：Ｓ及び（７，７）の基本セルのＬ
ＵＴ：Ｗを使って、出力を（７，６）の基本セルまで迂
回させる。この操作は、論理回路データを以下のように
修正することにより達成できる。
の内容をＥに移動させる。この操作は、論理回路データ
を以下のように修正することにより達成できる。 次に、（６，６）の基本セルの出力を受ける（６，７）
の基本セルのＬＵＴ：Ｓ及び（７，７）の基本セルのＬ
ＵＴ：Ｗを使って、出力を（７，６）の基本セルまで迂
回させる。この操作は、論理回路データを以下のように
修正することにより達成できる。
【００４５】
最後に、入力の方向が変わった（７，６）の基本セル内
のＬＵＴの内容を以下のように書き換えることで、故障
を回避した論理回路データが完成する。
のＬＵＴの内容を以下のように書き換えることで、故障
を回避した論理回路データが完成する。
【００４６】
最終的に出力される論理回路データは、
となる。
【００４７】次に、故障回避部１３０のＡＥ（Area-Ext
ended)部１３４について説明する。図１８は、本発明の
一実施例の故障回避部のＡＥ部の動作のフローチャート
である。ＡＥ部１３４では、論理回路データのコピーを
リストとして持ち（ステップ１２１）、そのリストから
基本セルがなくなるまで以下の内容を繰り返す（ステッ
プ１２２）。
ended)部１３４について説明する。図１８は、本発明の
一実施例の故障回避部のＡＥ部の動作のフローチャート
である。ＡＥ部１３４では、論理回路データのコピーを
リストとして持ち（ステップ１２１）、そのリストから
基本セルがなくなるまで以下の内容を繰り返す（ステッ
プ１２２）。
【００４８】故障の存在する基本セルの座標を（ｘ（≧
０），（≧０））とするとき、リストから基本セルを一
つ選択し、その内容を以下のように移動させる（ステッ
プ１２３）。 （ｉ≦ｘ−１，ｊ≦ｙ−１）である基本セル：移動させ
ない （ｉ≧ｘ，ｊ≦ｙ−１）である基本セル：それぞれ（ｉ
＋１，ｊ）に移動 （ｉ≦ｘ０１，ｊ≧ｙ）である基本セル：それぞれ
（ｉ，ｊ＋１）に移動 （ｉ≧ｘ，ｊ≧ｙ）である基本セル：それぞれ（ｉ＋
１，ｊ＋１）に移動 移動させた基本セルはリストから消去する（なお、ｘ行
または、ｙ列に属する基本セルは配線のみに利用）。
０），（≧０））とするとき、リストから基本セルを一
つ選択し、その内容を以下のように移動させる（ステッ
プ１２３）。 （ｉ≦ｘ−１，ｊ≦ｙ−１）である基本セル：移動させ
ない （ｉ≧ｘ，ｊ≦ｙ−１）である基本セル：それぞれ（ｉ
＋１，ｊ）に移動 （ｉ≦ｘ０１，ｊ≧ｙ）である基本セル：それぞれ
（ｉ，ｊ＋１）に移動 （ｉ≧ｘ，ｊ≧ｙ）である基本セル：それぞれ（ｉ＋
１，ｊ＋１）に移動 移動させた基本セルはリストから消去する（なお、ｘ行
または、ｙ列に属する基本セルは配線のみに利用）。
【００４９】上記の内容に沿って、論理回路データの基
本セルの内容を全て移動させ、回避させた故障を故障情
報から削除し（ステップ１２４）、修正した故障情報と
再構成した論理回路データを出力する。次に、ＡＥ部１
３４を利用する例を説明する。図１９は、本発明の一実
施例のＡＥ部の利用例を示す。
本セルの内容を全て移動させ、回避させた故障を故障情
報から削除し（ステップ１２４）、修正した故障情報と
再構成した論理回路データを出力する。次に、ＡＥ部１
３４を利用する例を説明する。図１９は、本発明の一実
施例のＡＥ部の利用例を示す。
【００５０】論理データが
故障情報が、“5 5 b W 1011”
と与えられたとする。
【００５１】今、論理回路データより、故障が存在する
座標（５，５）の基本セルに空いている入力線ＬＵＴは
存在しない。よって、領域を拡張することによって、故
障を回避することができる。まず、論理回路データのコ
ピーをリストとして持ち、 ・（ｉ≦ｘ−１，ｊ≦ｙ−１）である基本セルは以下の
ように操作する。（例：（４，４）の基本セル） ・（ｉ≧ｘ，ｊ≦ｙ−１）で基本セルは以下のように操
作する。（例：（４，５）の基本セル） ・（ｉ≧ｘ−１，ｊ≦ｙ）で基本セルは以下のように操
作する。（例：（５，４）の基本セル） ・（ｉ≧ｘ，ｊ≦ｙ）で基本セルは以下のように操作す
る。（例：（５，５）の基本セル） ・上記の操作が終わった後、ｘ行に属する基本セルは、
ＮＳ間の配線として利用するため、以下のように書き換
える（例：（５，４）の基本セル） ・上記の操作が終わった後、ｙ列に属する基本セルは、
ＷＥ間の配線として利用するため、以下のように書き換
える（例：（４，５）の基本セル 最終的に出力される論理回路データは、 となる（ｎ：５を除く全ての列、ｍ：５を除く全て
行）。
座標（５，５）の基本セルに空いている入力線ＬＵＴは
存在しない。よって、領域を拡張することによって、故
障を回避することができる。まず、論理回路データのコ
ピーをリストとして持ち、 ・（ｉ≦ｘ−１，ｊ≦ｙ−１）である基本セルは以下の
ように操作する。（例：（４，４）の基本セル） ・（ｉ≧ｘ，ｊ≦ｙ−１）で基本セルは以下のように操
作する。（例：（４，５）の基本セル） ・（ｉ≧ｘ−１，ｊ≦ｙ）で基本セルは以下のように操
作する。（例：（５，４）の基本セル） ・（ｉ≧ｘ，ｊ≦ｙ）で基本セルは以下のように操作す
る。（例：（５，５）の基本セル） ・上記の操作が終わった後、ｘ行に属する基本セルは、
ＮＳ間の配線として利用するため、以下のように書き換
える（例：（５，４）の基本セル） ・上記の操作が終わった後、ｙ列に属する基本セルは、
ＷＥ間の配線として利用するため、以下のように書き換
える（例：（４，５）の基本セル 最終的に出力される論理回路データは、 となる（ｎ：５を除く全ての列、ｍ：５を除く全て
行）。
【００５２】また、上記の実施例では、図３の構成及
び、図７〜図１２、図１４、図１６、図１８の動作に基
づいて説明したが、故障条件判定部１２０及び故障回避
部１３０の動作をプログラムとして構築し、論理設計支
援システムで使用されるコンピュータに接続されるディ
スク装置や、フロッピー（登録商標）ディッスク、ＣＤ
−ＲＯＭ等の可搬記憶媒体に格納しておき、本発明を実
施する際にインストールすることにより、本発明を容易
に実施することが可能である。
び、図７〜図１２、図１４、図１６、図１８の動作に基
づいて説明したが、故障条件判定部１２０及び故障回避
部１３０の動作をプログラムとして構築し、論理設計支
援システムで使用されるコンピュータに接続されるディ
スク装置や、フロッピー（登録商標）ディッスク、ＣＤ
−ＲＯＭ等の可搬記憶媒体に格納しておき、本発明を実
施する際にインストールすることにより、本発明を容易
に実施することが可能である。
【００５３】なお、本発明は、上記の実施例に限定され
ることなく、特許請求の範囲内において、種々変更・応
用が可能である。
ることなく、特許請求の範囲内において、種々変更・応
用が可能である。
【００５４】
【発明の効果】上述のように、本発明によれば、故障が
存在する再構成可能なデバイス上に論理回路を実現する
場合、ユーザが自由に論理を実現するため、決まった場
所に決まった回路が実現されることは少なく、回路やデ
バイスの状況に応じた故障回避方法が必要になる。そこ
で、本発明を用いることによって、ユーザは、デバイス
の故障に注意を払うことなく、再構成可能なデバイス上
に自由に論理を実現することができる。
存在する再構成可能なデバイス上に論理回路を実現する
場合、ユーザが自由に論理を実現するため、決まった場
所に決まった回路が実現されることは少なく、回路やデ
バイスの状況に応じた故障回避方法が必要になる。そこ
で、本発明を用いることによって、ユーザは、デバイス
の故障に注意を払うことなく、再構成可能なデバイス上
に自由に論理を実現することができる。
【００５５】また、本発明を用いることで、故障の存在
する再構成可能なデバイスも実用可能となり、再構成可
能なデバイス自身のコストパフォーマンスを高めること
にもつながる。更に、本発明では、論理回路データを読
み込み、それを部分的に修正して故障を回避するため、
故障箇所を考慮して新たな論理回路を再設計することに
より、高速な処理を行うことができる。
する再構成可能なデバイスも実用可能となり、再構成可
能なデバイス自身のコストパフォーマンスを高めること
にもつながる。更に、本発明では、論理回路データを読
み込み、それを部分的に修正して故障を回避するため、
故障箇所を考慮して新たな論理回路を再設計することに
より、高速な処理を行うことができる。
【図１】本発明の原理を説明するための図である。
【図２】本発明の原理構成図である。
【図３】本発明を論理設計支援システムで使用するとき
の空間的構成を表すブロック図である。
の空間的構成を表すブロック図である。
【図４】本発明の一実施例の故障の種類を示す図であ
る。
る。
【図５】本発明の一実施例の故障情報のデータ構造とそ
の表現例を示す図である。
の表現例を示す図である。
【図６】本発明の一実施例の１基本セルに対応する論理
回路データの構造とその実現例を示す図である。
回路データの構造とその実現例を示す図である。
【図７】本発明の一実施例の故障条件判定部の動作を示
すフローチャート（その１）である。
すフローチャート（その１）である。
【図８】本発明の一実施例の故障条件判定部の動作を示
すフローチャート（その２）である。
すフローチャート（その２）である。
【図９】本発明の一実施例の故障条件判定部の動作を示
すフローチャート（その３）である。
すフローチャート（その３）である。
【図１０】本発明の一実施例の故障条件判定部の動作を
示すフローチャート（その４）である。
示すフローチャート（その４）である。
【図１１】本発明の一実施例の故障条件判定部の動作を
示すフローチャート（その５）である。
示すフローチャート（その５）である。
【図１２】本発明の一実施例の故障回避部のＶＦ部の動
作のフローチャートである。
作のフローチャートである。
【図１３】本発明の一実施例のＶＦ部の利用例を示す図
である。
である。
【図１４】本発明の一実施例の故障回避部のＩＭ部の動
作のフローチャートである。
作のフローチャートである。
【図１５】本発明の一実施例のＩＭ部の利用例を示す図
である。
である。
【図１６】本発明の一実施例の故障回避部のＬＭ部の動
作のフローチャートである。
作のフローチャートである。
【図１７】本発明の一実施例のＬＭ部の利用例を示す図
である。
である。
【図１８】本発明の一実施例の故障回避部のＡＥ部の動
作のフローチャートである。
作のフローチャートである。
【図１９】本発明の一実施例のＡＥ部の利用例を示す図
である。
である。
【図２０】代表的なＦＰＧＡの構造を示す図である。
【図２１】ＬＵＴの構成を示す図である。
【図２２】ＬＵＴ敷き詰め型デバイスの構造例を示す図
である。
である。
１０ データ取得手段
２０ 故障回避判定手段
３０ 故障回避手段
４０ 論理回路データ変更手段
１１０ 論理設計支援システムの他の機能ブロック
１２０ 故障条件判定部
１３０ 故障回避部
１３１ ＶＦ部
１３２ ＩＭ部
１３３ ＬＭ部
１３４ ＡＥ部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−62528（ＪＰ，Ａ)
特開 平11−297092（ＪＰ，Ａ)
特開 平６−120456（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 19/173
H01L 21/82
Claims (3)
- 【請求項１】 ＦＰＧＡ(Field Programable Gate Arra
y)に代表される、再構成可能なデバイスにおける論理回
路データ生成方法において、 再構成可能なデバイス上に存在する故障情報と該デバイ
ス上に実現されるべき論理回路データを受け取り、 前記故障情報と前記論理回路データから故障回避の必要
性を判定し、 前記故障回避が必要であれば、前記論理回路データにお
いて、前記デバイスの故障部分に当たる部分の機能を該
論理回路データ内の空き部分で代用し、 受け取った前記論理回路データに部分的な変更を加え
て、故障を回避する論理回路データを高速に生成するこ
とを特徴とする論理回路データ生成方法。 - 【請求項２】 ＦＰＧＡ(Field Programable Gate Arra
y)に代表される、再構成可能なデバイスにおける論理回
路データ生成装置であって、 再構成可能なデバイス上に存在する故障情報と該デバイ
ス上に実現されるべき論理回路データを受け取るデータ
取得手段と、 前記故障情報と前記論理回路データから故障回避の必要
性を判定する故障回避判定手段と、 前記故障回避判定手段において、前記故障回避が必要で
あると判断された場合に、前記論理回路データにおい
て、前記デバイスの故障部分に当たる部分の機能を該論
理回路データ内の空き部分で代用する故障回避手段と、 受け取った前記論理回路データに部分的な変更を加え
て、故障を回避する論理回路データを高速に生成する論
理回路データ変更手段とを有することを特徴とする論理
回路データ生成装置。 - 【請求項３】 ＦＰＧＡ(Field Programable Gate Arra
y)に代表される、再構成可能なデバイスにおける論理回
路データ生成プログラムを格納した記憶媒体であって、 再構成可能なデバイス上に存在する故障情報と該デバイ
ス上に実現されるべき論理回路データを受け取るデータ
取得プロセスと、 前記故障情報と前記論理回路データから故障回避の必要
性を判定する故障回避判定プロセスと、 前記故障回避判定プロセスにおいて、前記故障回避が必
要であると判断された場合に、前記論理回路データにお
いて、前記デバイスの故障部分に当たる部分の機能を該
論理回路データ内の空き部分で代用する故障回避プロセ
スと、 受け取った前記論理回路データに部分的な変更を加え
て、故障を回避する論理回路データを高速に生成する論
理回路データ変更プロセスとを有することを特徴とする
論理回路データ生成プログラムを格納した記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31427699A JP3491579B2 (ja) | 1999-11-04 | 1999-11-04 | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31427699A JP3491579B2 (ja) | 1999-11-04 | 1999-11-04 | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001136058A JP2001136058A (ja) | 2001-05-18 |
| JP3491579B2 true JP3491579B2 (ja) | 2004-01-26 |
Family
ID=18051423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31427699A Expired - Fee Related JP3491579B2 (ja) | 1999-11-04 | 1999-11-04 | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3491579B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411412B2 (en) | 2005-08-10 | 2008-08-12 | Sony Corporation | Semiconductor integrated circuit |
| US7521821B2 (en) | 2005-11-07 | 2009-04-21 | Sony Corporation | Circuit apparatus and fabrication method for circuit apparatus |
| US7646209B2 (en) | 2005-07-12 | 2010-01-12 | Sony Corporation | Semiconductor integrated circuit and method of production of same |
| CN104678983B (zh) * | 2013-11-28 | 2017-11-03 | 中车大连电力牵引研发中心有限公司 | 牵引控制单元自检测电路 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006085608A1 (ja) * | 2005-02-14 | 2008-06-26 | 国立大学法人京都大学 | 半導体デバイス、半導体デバイスの設計方法 |
| WO2012070669A1 (ja) * | 2010-11-24 | 2012-05-31 | 日本電気株式会社 | プログラマブルロジックデバイスの回路情報生成方法及びシステム、回路検査装置及びそのコンピュータ・プログラム、回路情報生成装置及びそのコンピュータ・プログラム、コンピュータ読み取り可能な記憶媒体 |
| JP5691715B2 (ja) * | 2011-03-24 | 2015-04-01 | 日本電気株式会社 | Ｆｐｇａ、ｆｐｇａを用いた回路再構成システム、方法およびプログラム |
| CN103802841B (zh) * | 2012-11-05 | 2016-07-06 | 中国北车股份有限公司 | 电力机车牵引控制单元与控制方法 |
| JP6598432B2 (ja) * | 2014-06-24 | 2019-10-30 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
| WO2017109974A1 (ja) * | 2015-12-25 | 2017-06-29 | 株式会社日立製作所 | 半導体装置及び半導体破断予兆システム |
| JP2018165908A (ja) * | 2017-03-28 | 2018-10-25 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
| JP2019079175A (ja) * | 2017-10-23 | 2019-05-23 | 日本電気株式会社 | 情報処理システム、及び、情報処理システムによる制御方法 |
| JP7048439B2 (ja) | 2018-07-03 | 2022-04-05 | 本田技研工業株式会社 | 制御装置、制御ユニット、制御方法、およびプログラム |
| JP6864721B2 (ja) * | 2019-08-08 | 2021-04-28 | キヤノン株式会社 | 情報処理装置、およびその制御方法 |
-
1999
- 1999-11-04 JP JP31427699A patent/JP3491579B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646209B2 (en) | 2005-07-12 | 2010-01-12 | Sony Corporation | Semiconductor integrated circuit and method of production of same |
| US7411412B2 (en) | 2005-08-10 | 2008-08-12 | Sony Corporation | Semiconductor integrated circuit |
| US7521821B2 (en) | 2005-11-07 | 2009-04-21 | Sony Corporation | Circuit apparatus and fabrication method for circuit apparatus |
| CN104678983B (zh) * | 2013-11-28 | 2017-11-03 | 中车大连电力牵引研发中心有限公司 | 牵引控制单元自检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001136058A (ja) | 2001-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3491579B2 (ja) | 論理回路データ生成方法及び装置及び論理回路データ生成プログラムを格納した記憶媒体 | |
| JP5048972B2 (ja) | プログラマブル・デバイスの構成エラー検出の偽陽性の低減 | |
| Cheatham et al. | A survey of fault tolerant methodologies for FPGAs | |
| US8516339B1 (en) | Method of and circuit for correcting adjacent bit errors in a memory | |
| US6812731B1 (en) | Quintuple modular redundancy for high reliability circuits implemented in programmable logic devices | |
| US6184707B1 (en) | Look-up table based logic element with complete permutability of the inputs to the secondary signals | |
| US5570040A (en) | Programmable logic array integrated circuit incorporating a first-in first-out memory | |
| US7143329B1 (en) | FPGA configuration memory with built-in error correction mechanism | |
| US6492833B1 (en) | Configurable memory design for masked programmable logic | |
| US8797061B2 (en) | Partial reconfiguration circuitry | |
| US5508636A (en) | Electronic system organised as an array of cells | |
| Marchal¹ et al. | Embryological development on silicon | |
| JPWO2016194332A1 (ja) | プログラマブル論理集積回路、設計支援システム及びコンフィグレーション方法 | |
| US4326290A (en) | Means and methods for monitoring the storage states of a memory and other storage devices in a digital data processor | |
| Di Carlo et al. | A novel methodology to increase fault tolerance in autonomous FPGA-based systems | |
| Alexandrescu et al. | Logic synthesis and testing techniques for switching nano-crossbar arrays | |
| US6941494B1 (en) | Built-in test for multiple memory circuits | |
| US7954077B2 (en) | Integrated circuit design utilizing array of functionally interchangeable dynamic logic cells | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| US8386844B2 (en) | Self-repairing electronic data system | |
| US20020199059A1 (en) | Object oriented approach to a redundant array storage system | |
| Emmert et al. | A fault tolerant technique for FPGAs | |
| CN112650709A (zh) | 一种现场可编程门阵列、配置方法和系统 | |
| JP3836109B2 (ja) | プログラマブル論理回路制御装置、プログラマブル論理回路制御方法及びプログラム | |
| US10775433B1 (en) | Programmable/configurable logic circuitry, control circuitry and method of dynamic context switching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |