JP3486603B2 - Power supply - Google Patents

Power supply

Info

Publication number
JP3486603B2
JP3486603B2 JP2000204776A JP2000204776A JP3486603B2 JP 3486603 B2 JP3486603 B2 JP 3486603B2 JP 2000204776 A JP2000204776 A JP 2000204776A JP 2000204776 A JP2000204776 A JP 2000204776A JP 3486603 B2 JP3486603 B2 JP 3486603B2
Authority
JP
Japan
Prior art keywords
output
input
current
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000204776A
Other languages
Japanese (ja)
Other versions
JP2002027758A (en
Inventor
幸一郎 三浦
賢一 青沼
渉 中堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2000204776A priority Critical patent/JP3486603B2/en
Publication of JP2002027758A publication Critical patent/JP2002027758A/en
Application granted granted Critical
Publication of JP3486603B2 publication Critical patent/JP3486603B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/10Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源装置に関し、さら
に詳細には、交流電圧を直流電圧に変換する電源装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device, and more particularly to a power supply device for converting an AC voltage into a DC voltage.

【0002】[0002]

【従来の技術】商用電源等の交流電圧から直流電圧を得
る電源回路として、コンデンサ・インプット型整流回路
が広く用いられている。
2. Description of the Related Art A capacitor input type rectifier circuit is widely used as a power supply circuit for obtaining a DC voltage from an AC voltage of a commercial power supply or the like.

【0003】コンデンサ・インプット型整流回路の代表
的な回路図は、例えば、特開平4−138506号公報
の第5図に記載されている。同公報に記載されているよ
うに、コンデンサ・インプット型整流回路は、入力整流
ダイオードの両出力端間に入力平滑コンデンサが挿入さ
れており、かかる入力平滑コンデンサによって入力整流
ダイオードからの出力電圧である脈流を平滑している。
A typical circuit diagram of a capacitor input type rectifier circuit is described, for example, in FIG. 5 of JP-A-4-138506. As described in the publication, in the capacitor input type rectifier circuit, an input smoothing capacitor is inserted between both output terminals of the input rectifying diode, and the output voltage from the input rectifying diode is generated by the input smoothing capacitor. The pulsating flow is smoothed.

【0004】しかし、コンデンサ・インプット型整流回
路においては、その入力電流が入力電圧の半周期ごとに
ごく短い時間だけ流れるパルス電流となり、多くの高調
波成分が含まれる。そのため、力率が非常に低く、電圧
歪みが生じたり無効電力が増大し、電源設備に悪影響を
与えてしまう。
However, in the capacitor-input type rectifier circuit, the input current becomes a pulse current flowing for a very short time every half cycle of the input voltage, and contains many harmonic components. Therefore, the power factor is very low, voltage distortion occurs, reactive power increases, and the power supply equipment is adversely affected.

【0005】[0005]

【発明が解決しようとする課題】このような問題点を解
決すべく、入力整流ダイオードと入力平滑コンデンサと
の間に昇圧回路を挿入する方法が提案されている(同公
報の第8図参照)。この方法によれば、力率を1に近づ
けることができるが、昇圧回路が有する損失により、変
換効率が低下してしまうという問題が生じる。
In order to solve such a problem, a method of inserting a booster circuit between an input rectifying diode and an input smoothing capacitor has been proposed (see FIG. 8 of the same publication). . According to this method, the power factor can be brought close to 1, but there is a problem that the conversion efficiency is lowered due to the loss of the booster circuit.

【0006】一方、入力整流ダイオードの後段に入力平
滑コンデンサを設けず、スイッチングトランジスタを介
して、入力整流ダイオードの両出力端間を直接、高周波
トランスの1次巻線に接続する方法も提案されている
(同公報の第1図参照)。この方法によれば、スイッチ
ングトランジスタの導通・非導通を最適制御することに
より、力率を改善することができるが、入力電圧が低い
状態では入力電流が流れず、このため力率をほぼ1とす
ることはできない。また、入力電流に含まれる高調波成
分を効果的に除去することができないという問題もあ
る。
On the other hand, a method has also been proposed in which an input smoothing capacitor is not provided in the subsequent stage of the input rectifying diode and the output rectifying diode is directly connected to the primary winding of the high frequency transformer via a switching transistor. (See FIG. 1 of the same publication). According to this method, the power factor can be improved by optimally controlling the conduction / non-conduction of the switching transistor, but the input current does not flow when the input voltage is low, so that the power factor is almost 1. You cannot do it. There is also a problem that the harmonic components contained in the input current cannot be effectively removed.

【0007】したがって、本発明の目的は、変換効率の
低下を最小限に抑えつつ、力率が改善され、入力電流に
含まれる高調波成分を効果的に除去することのできる電
源装置を提供することである。
Therefore, an object of the present invention is to provide a power supply device which can improve the power factor and can effectively remove the harmonic components contained in the input current while suppressing the decrease in the conversion efficiency. That is.

【0008】[0008]

【課題を解決するための手段】本発明のかかる目的は、
交流電源より供給される入力電圧を整流する入力整流手
段と、前記入力整流手段からの出力を1次巻線に受ける
トランスと、前記トランスの2次巻線からの出力を平滑
する出力整流回路と、前記入力整流手段の出力電圧を昇
圧して、前記トランスの前記1次巻線に供給する昇圧回
路と、前記昇圧回路の動作を制御する第1の制御手段と
を備え、前記昇圧回路が、直列接続されたインダクタお
よび第1のスイッチ手段を有し、前記入力整流手段が、
少なくとも第1の入力整流回路および第2の入力整流回
路を含み、前記第1の制御手段が、周期的に第1の状態
とされるとともに、前記第1の入力整流回路の出力電
圧、前記第2の入力整流回路の出力電圧および前記入力
電流に基づいて、第2の状態とされて、前記第1のスイ
ッチ手段の導通/非導通を決めるラッチ回路を有し、前
記交流電源より供給される前記入力電圧の瞬時値が所定
の電圧以下となったことに応答して、前記交流電源より
供給される入力電流の波形と前記入力整流手段の出力電
圧の波形とが相似形となるように、前記第1のスイッチ
手段の導通/非導通を制御することによって、前記トラ
ンスの前記1次巻線の電圧を昇圧させるように構成さ
れ、前記第1の入力整流回路と前記トランスの1次巻線
が、前記昇圧回路を介することなく、接続され、前記第
2の入力整流回路と前記トランスの1次巻線が、前記昇
圧回路を介して、接続されるように構成されたことを特
徴とする電源装置によって達成される。
The object of the present invention is to:
An input rectifying means for rectifying an input voltage supplied from an AC power source, a transformer for receiving an output from the input rectifying means in a primary winding, and an output rectifying circuit for smoothing an output from a secondary winding of the transformer. A booster circuit for boosting the output voltage of the input rectifying means and supplying the booster voltage to the primary winding of the transformer; and a first control means for controlling the operation of the booster circuit, wherein the booster circuit comprises: An inductor and a first switch means connected in series, the input rectifying means,
At least a first input rectifier circuit and a second input rectifier circuit are included, the first control means is set to a first state periodically, and the output voltage of the first input rectifier circuit, A second input rectifier circuit is provided with a latch circuit that is brought into a second state based on the output voltage and the input current to determine conduction / non-conduction of the first switch means, and is supplied from the AC power supply. In response to the instantaneous value of the input voltage becoming equal to or lower than a predetermined voltage, the waveform of the input current supplied from the AC power supply and the waveform of the output voltage of the input rectifying means have similar shapes, By controlling conduction / non-conduction of the first switch means, the voltage of the primary winding of the transformer is configured to be boosted, and the first input rectifier circuit and the primary winding of the transformer are configured. Through the booster circuit Without being connected, the second input rectifier circuit and the primary winding of the transformer are configured to be connected via the booster circuit. .

【0009】本発明によれば、入力電圧の瞬時値が所定
の電圧以下となったことに応答してトランスの1次巻線
の電圧が昇圧され、入力電圧の瞬時値が所定の電圧以上
である場合はかかる昇圧が行われないので、交流電源か
ら供給される入力電流は、入力電圧の瞬時値が所定の電
圧以上である場合、昇圧手段を経由することなくトラン
スの1次巻線に流れ込むので、昇圧手段を介在させるこ
とによる変換効率の低下を最小限に抑えることが可能と
なる。
According to the present invention, the voltage of the primary winding of the transformer is boosted in response to the instantaneous value of the input voltage becoming equal to or lower than the predetermined voltage, and the instantaneous value of the input voltage becomes equal to or higher than the predetermined voltage. In some cases, since such boosting is not performed, the input current supplied from the AC power supply flows into the primary winding of the transformer without passing through the boosting means when the instantaneous value of the input voltage is equal to or higher than a predetermined voltage. Therefore, it is possible to minimize the decrease in conversion efficiency due to the interposition of the booster.

【0010】本発明の好ましい実施態様においては、前
記トランスの前記1次巻線と前記2次巻線との巻数比が
1:nであり、前記所定の電圧が、前記出力整流回路よ
り出力される出力電圧をnで除した電圧により定義され
る。
In a preferred aspect of the present invention, the transformer has a winding ratio of the primary winding and the secondary winding of 1: n, and the predetermined voltage is output from the output rectifying circuit. Output voltage divided by n.

【0011】本発明の好ましい実施態様によれば、所定
の電圧が出力整流回路より出力される出力電圧をnで除
した電圧により定義されるため、入力電圧の瞬時値が低
下し、トランスの1次巻線に電流が流れなくなる領域と
なったことに応答して、昇圧手段による昇圧が行われる
ことになる。このため、入力電圧の瞬時値が低下し、ト
ランスの1次巻線に電流が流れなくなる領域となって
も、交流電源から常に入力電流を流すことができ、その
結果、入力電流の波形を入力電圧の波形と一致させるこ
とが可能となる。これにより、力率を改善することがで
きる。
According to the preferred embodiment of the present invention, since the predetermined voltage is defined by the voltage obtained by dividing the output voltage output from the output rectifying circuit by n, the instantaneous value of the input voltage is reduced and In response to the fact that the current has stopped flowing in the next winding, the boosting means boosts the voltage. Therefore, even if the instantaneous value of the input voltage drops and the current does not flow in the primary winding of the transformer, the input current can always flow from the AC power supply, and as a result, the input current waveform is input. It is possible to match the voltage waveform. Thereby, the power factor can be improved.

【0012】本発明のさらに好ましい実施態様において
は、前記昇圧手段が、前記入力電圧を整流する第2の入
力整流手段と、前記第2の入力整流手段からの出力を昇
圧しこれを前記トランスの前記1次巻線に供給する昇圧
回路とを含む。
[0012] In a further preferred aspect of the present invention, the boosting means boosts an output from the second input rectifying means for rectifying the input voltage and an output from the second input rectifying means for boosting the output of the transformer. A booster circuit for supplying the primary winding.

【0013】本発明のさらに好ましい実施態様において
は、前記トランスの前記1次巻線の電圧波形をパルス波
形とするスイッチ手段をさらに備える。
In a further preferred aspect of the present invention, there is further provided switch means for making the voltage waveform of the primary winding of the transformer a pulse waveform.

【0014】本発明のさらに好ましい実施態様において
は、前記出力整流回路より出力される出力電圧及び出力
電流の少なくとも一方に基づいて、前記交流電源の位相
に同期した正弦波波形を有する制御信号を生成する正弦
波生成手段と、前記トランスの前記1次巻線を流れる電
流を検出する電流検出手段と、前記電流検出手段により
検出された前記電流の電流波形が前記正弦波生成手段に
より生成された前記制御信号の波形と一致するように前
記スイッチ手段のスイッチングを制御する制御手段とを
さらに備える。
In a further preferred aspect of the present invention, a control signal having a sine wave waveform synchronized with the phase of the AC power supply is generated based on at least one of an output voltage and an output current output from the output rectifier circuit. The sine wave generating means, the current detecting means for detecting a current flowing through the primary winding of the transformer, the current waveform of the current detected by the current detecting means is generated by the sine wave generating means. It further comprises control means for controlling the switching of the switch means so as to match the waveform of the control signal.

【0015】本発明のさらに好ましい実施態様によれ
ば、トランスの1次巻線を流れる電流の電流波形が正弦
波状となるので、入力電流の波形を入力電圧の波形と一
致させることが可能となる。これにより、力率を改善す
ることができる。また、トランスの1次巻線を流れる電
流の電流波形は、出力整流回路より出力される出力電圧
及び出力電流の少なくとも一方に基づき定められるの
で、出力整流回路より出力される出力電圧を一定に保持
したい場合、出力整流回路より出力される出力電流を一
定に保持したい場合、及び出力整流回路より出力される
出力電力を一定に保持したい場合のいずれの場合におい
ても、これを満たすようにスイッチ手段のスイッチング
を行うことが可能となる。
According to a further preferred embodiment of the present invention, since the current waveform of the current flowing through the primary winding of the transformer is sinusoidal, the waveform of the input current can be matched with the waveform of the input voltage. . Thereby, the power factor can be improved. Further, since the current waveform of the current flowing through the primary winding of the transformer is determined based on at least one of the output voltage and the output current output from the output rectifier circuit, the output voltage output from the output rectifier circuit is kept constant. In either case, in order to keep the output current output from the output rectifier circuit constant, or to keep the output power output from the output rectifier circuit constant, the switching means of It becomes possible to perform switching.

【0016】本発明のさらに好ましい実施態様において
は、前記正弦波生成手段により生成される前記制御信号
の正弦波波形に、高調波成分が含まれる。
[0016] In a further preferred aspect of the present invention, the sine wave waveform of the control signal generated by the sine wave generating means includes a harmonic component.

【0017】本発明のさらに好ましい実施態様において
は、前記正弦波生成手段が、前記出力整流回路より出力
される出力電圧、出力電流及び出力電力の少なくとも一
つが所望の値より大きいことに応答して前記制御信号の
振幅を減少させ、所望の値より小さいことに応答して前
記制御信号の振幅を増大させる。
In a further preferred aspect of the present invention, the sine wave generating means is responsive to at least one of an output voltage, an output current and an output power output from the output rectifier circuit being larger than a desired value. Decreasing the amplitude of the control signal and increasing the amplitude of the control signal in response to being less than a desired value.

【0018】本発明のさらに好ましい実施態様において
は、前記制御手段が、前記電流検出手段により検出され
た前記電流と前記正弦波生成手段より供給される前記制
御信号とを比較する比較手段を含み、少なくとも前記比
較手段による比較の結果に応答して前記スイッチ手段の
スイッチングを制御する。
In a further preferred aspect of the present invention, the control means includes comparison means for comparing the current detected by the current detection means with the control signal supplied from the sine wave generation means. At least the switching of the switch means is controlled in response to the result of the comparison by the comparison means.

【0019】本発明のさらに好ましい実施態様において
は、前記制御手段が、前記出力整流回路より出力される
出力電圧、出力電流及び出力電力の少なくとも一つを実
質的に一定に保つとともに、前記交流電源より供給され
る入力電流の波形を正弦波状とする。
[0019] In a further preferred aspect of the present invention, the control means keeps at least one of the output voltage, the output current and the output power output from the output rectifier circuit substantially constant, and the AC power source. The waveform of the input current supplied by the device is a sine wave.

【0020】本発明のさらに好ましい実施態様において
は、前記制御手段が、発振信号を生成する発振器と、前
記発振信号に応答して一方の状態となり前記比較手段に
よる比較の結果に応答して他方の状態となるラッチ回路
とをさらに含み、前記ラッチ回路の状態に基づき前記ス
イッチ手段のスイッチングが制御される。
In a further preferred aspect of the present invention, the control means is in one state in response to the oscillator for generating an oscillation signal and the oscillation signal, and is in the other state in response to the result of the comparison by the comparison means. And a latch circuit which is in a state, and switching of the switch means is controlled based on the state of the latch circuit.

【0021】[0021]

【発明の好ましい実施の形態】以下、添付図面に基づい
て、本発明の好ましい実施態様につき、詳細に説明を加
える。
Preferred embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

【0022】図1は、本発明の好ましい実施態様にかか
る電源装置を示す回路図である。
FIG. 1 is a circuit diagram showing a power supply device according to a preferred embodiment of the present invention.

【0023】図1に示されるように、本実施態様にかか
る電源装置は、第1の入力整流回路10と、第2の入力
整流回路20と、昇圧回路30と、スイッチ回路40
と、出力整流回路50と、制御部60とを含んで構成さ
れる。
As shown in FIG. 1, the power supply device according to the present embodiment has a first input rectifier circuit 10, a second input rectifier circuit 20, a booster circuit 30, and a switch circuit 40.
And an output rectifying circuit 50 and a control unit 60.

【0024】第1の入力整流回路10は、4つのダイオ
ード11〜14によって構成されており、ダイオード1
1及び12のカソードは共通接続されて信号線X1に接
続され、ダイオード13及び14のアノードは共通接続
されて信号線X2に接続されている。また、ダイオード
11のアノードとダイオード13のカソードは、入力フ
ィルタ2を介して、交流電源1の一端が接続される入力
端子IN1に共通接続され、ダイオード12のアノード
とダイオード14のカソードは、入力フィルタ2を介し
て、交流電源1の他端が接続される入力端子IN2に共
通接続されている。入力端子IN1及びIN2間に接続
される交流電源1は、本実施態様にかかる電源装置に入
力電圧Vin及び入力電流Iinを供給する電源であ
り、例えば商用電源である。このような構成からなる第
1の入力整流回路10は、入力フィルタ2を介して交流
電源1より供給される入力電圧Vinを受け、これを全
波整流する。
The first input rectifying circuit 10 is composed of four diodes 11-14.
The cathodes of 1 and 12 are commonly connected and connected to the signal line X1, and the anodes of the diodes 13 and 14 are commonly connected and connected to the signal line X2. Further, the anode of the diode 11 and the cathode of the diode 13 are commonly connected to the input terminal IN1 to which one end of the AC power source 1 is connected via the input filter 2, and the anode of the diode 12 and the cathode of the diode 14 are connected to the input filter. 2 is commonly connected to an input terminal IN2 to which the other end of the AC power supply 1 is connected. The AC power supply 1 connected between the input terminals IN1 and IN2 is a power supply that supplies an input voltage Vin and an input current Iin to the power supply device according to this embodiment, and is, for example, a commercial power supply. The first input rectifier circuit 10 having such a configuration receives the input voltage Vin supplied from the AC power supply 1 via the input filter 2 and full-wave rectifies it.

【0025】第2の入力整流回路20は、2つのダイオ
ード21及び22によって構成されており、ダイオード
21及び22のカソードは共通接続されて信号線X3に
接続されている。また、ダイオード21のアノードは、
入力フィルタ2を介して入力端子IN2に接続され、ダ
イオード22のアノードは、入力フィルタ2を介して入
力端子IN1に接続されている。このような構成からな
る第2の入力整流回路20は、入力フィルタ2を介して
交流電源1より供給される入力電圧Vinを受け、これ
を全波整流する。
The second input rectifier circuit 20 is composed of two diodes 21 and 22, and the cathodes of the diodes 21 and 22 are commonly connected and connected to the signal line X3. The anode of the diode 21 is
It is connected to the input terminal IN2 via the input filter 2, and the anode of the diode 22 is connected to the input terminal IN1 via the input filter 2. The second input rectifier circuit 20 having such a configuration receives the input voltage Vin supplied from the AC power supply 1 via the input filter 2 and full-wave rectifies it.

【0026】昇圧回路30は、インダクタ31と、電解
効果トランジスタからなるスイッチ素子32と、ダイオ
ード33と、コンデンサ34と、電流検出素子35とを
含んで構成されている。インダクタ31は、一端が信号
線X3に接続され、他端がダイオード33のアノードに
接続されている。ダイオード33のカソードは信号線X
1に接続されている。また、スイッチ素子32は、一端
がインダクタ31とダイオード33のアノードとの節点
に接続され、他端が信号線X2に接続されている。さら
に、コンデンサ34はダイオード33のカソードと信号
線X2との間に接続されている。コンデンサ34は、高
周波フィルタとして用いているので、その容量値は小さ
くてよい。このため、コンデンサ34は、商用電源の周
波数帯域においては十分な平滑作用はない。さらに、電
流検出素子35は、信号線X2のうち、スイッチ素子3
2の他端と第1の入力整流回路10に含まれるダイオー
ド13及び14の共通アノードとの間に接続され、ここ
を流れる電流Iaを検出する。このような構成からなる
昇圧回路30は、第2の入力整流回路20の出力信号線
である信号線X3より供給される脈流を受け、これを昇
圧することによって、第1の入力整流回路10の出力信
号線である信号線X1の電圧を上昇させる。
The booster circuit 30 includes an inductor 31, a switch element 32 formed of a field effect transistor, a diode 33, a capacitor 34, and a current detecting element 35. The inductor 31 has one end connected to the signal line X3 and the other end connected to the anode of the diode 33. The cathode of the diode 33 is the signal line X.
Connected to 1. The switch element 32 has one end connected to the node between the inductor 31 and the anode of the diode 33, and the other end connected to the signal line X2. Further, the capacitor 34 is connected between the cathode of the diode 33 and the signal line X2. Since the capacitor 34 is used as a high frequency filter, its capacitance value may be small. Therefore, the capacitor 34 does not have a sufficient smoothing function in the frequency band of the commercial power source. Further, the current detection element 35 is the switching element 3 of the signal line X2.
It is connected between the other end of 2 and the common anode of the diodes 13 and 14 included in the first input rectifier circuit 10, and the current Ia flowing therethrough is detected. The booster circuit 30 having such a configuration receives the pulsating current supplied from the signal line X3, which is the output signal line of the second input rectifier circuit 20, and boosts the pulsating current to generate the first input rectifier circuit 10. The voltage of the signal line X1, which is the output signal line of the above, is increased.

【0027】スイッチ回路40は、高周波トランス41
と、電解効果トランジスタからなるスイッチ素子44
と、電流検出素子45とを含んで構成されている。高周
波トランス41は、巻数比が1:nである1次巻線42
及び2次巻線43を有し、1次巻線42の一端は信号線
X1に接続され、他端はスイッチ素子44の一端に接続
されている。また、スイッチ素子44の他端は、信号線
X2に接続されている。さらに、電流検出素子45は、
信号線X2のうち、スイッチ素子44の他端とスイッチ
素子32の他端との間に接続され、ここを流れる電流I
cを検出する。このような構成からなるスイッチ回路4
0は、スイッチ素子44をスイッチングすることによっ
て、信号線X1に現れる電力波形をパルス波形とする。
The switch circuit 40 comprises a high frequency transformer 41.
And a switch element 44 composed of a field effect transistor
And a current detection element 45. The high frequency transformer 41 includes a primary winding 42 having a winding ratio of 1: n.
And the secondary winding 43, one end of the primary winding 42 is connected to the signal line X1, and the other end is connected to one end of the switch element 44. The other end of the switch element 44 is connected to the signal line X2. Further, the current detection element 45 is
Of the signal line X2, it is connected between the other end of the switch element 44 and the other end of the switch element 32, and a current I flowing therethrough.
c is detected. Switch circuit 4 having such a configuration
0 causes the power waveform appearing on the signal line X1 to be a pulse waveform by switching the switch element 44.

【0028】出力整流回路50は、2つのダイオード5
1及び52と、インダクタ53と、コンデンサ54と、
電流検出素子55とを含んで構成されている。ダイオー
ド51は、アノードが高周波トランス41の2次巻線4
3の一端に接続され、カソードがインダクタ53の一端
に接続されている。ダイオード52は、アノードが高周
波トランス41の2次巻線43の他端に接続され、カソ
ードがインダクタ53の一端に接続されている。コンデ
ンサ54は、一端がインダクタ53の他端に接続され、
他端がダイオード52のアノードに接続されている。ま
た、コンデンサ54の一端は負荷3の一端が接続される
出力端子OUT1に接続され、コンデンサ54の他端は
負荷3の他端が接続される出力端子OUT2に接続され
ている。さらに、電流検出素子55は、出力端子OUT
2とコンデンサ54の他端との間に接続され、ここを流
れる電流Ioutを検出する。このような構成からなる
出力整流回路50は、スイッチ回路40からの出力が有
するパルス波形を平滑し、直流に変換する。
The output rectifying circuit 50 includes two diodes 5
1 and 52, inductor 53, capacitor 54,
The current detecting element 55 is included. In the diode 51, the anode is the secondary winding 4 of the high frequency transformer 41.
3 and the cathode is connected to one end of the inductor 53. The diode 52 has an anode connected to the other end of the secondary winding 43 of the high frequency transformer 41 and a cathode connected to one end of the inductor 53. One end of the capacitor 54 is connected to the other end of the inductor 53,
The other end is connected to the anode of the diode 52. Further, one end of the capacitor 54 is connected to the output terminal OUT1 to which one end of the load 3 is connected, and the other end of the capacitor 54 is connected to the output terminal OUT2 to which the other end of the load 3 is connected. Further, the current detection element 55 has an output terminal OUT.
2 and the other end of the capacitor 54, and detects the current Iout flowing there. The output rectifier circuit 50 having such a configuration smoothes the pulse waveform of the output from the switch circuit 40 and converts it into direct current.

【0029】制御部60は、3つの制御回路61〜63
と、パルストランス64と、ゼロクロス検出回路65を
含んで構成されている。制御回路61は、入力端a、b
及びcと出力端dを備え、入力端aには信号線X3上に
現れる電圧Vaが供給され、入力端bには電流検出素子
35により検出された電流Iaを示す情報が供給され、
入力端cには信号線X1上に現れる電圧Vbが供給され
る。また、出力端dからは、スイッチ素子32のスイッ
チングを制御する制御信号が出力される。制御回路62
は、入力端e、f及びgと出力端hを備え、入力端eに
は電流検出素子55により検出された電流Ioutを示
す情報が供給され、入力端fには出力端子OUT1上に
現れる電圧Voutが供給され、入力端gにはゼロクロ
ス検出回路65の出力端oより出力される出力信号が供
給される。また、出力端hからは、制御信号cntrl
が出力される。制御回路63は、入力端i及びjと出力
端kを備え、入力端iには制御信号cntrlが供給さ
れ、入力端jには電流検出素子45により検出された電
流Icを示す情報が供給される。また、出力端kから
は、パルストランス64を介してスイッチ素子44のス
イッチングを制御する制御信号が出力される。ゼロクロ
ス検出回路65は、入力端l及びmと出力端oとを備
え、入力端lには、入力フィルタ2を介して、交流電源
1の一端が接続される入力端子IN1に接続される。入
力端mには、同様に入力フィルタ2を介して、交流電源
1の他端が接続される入力端子IN2に接続される。ま
た、出力端oからは、入力端子IN1及びIN2間に接
続される交流電源1から供給される入力電圧Vinがゼ
ロ電圧と交差する度にゼロクロス検出信号zeroが出
力され、上述のとおり、制御回路62の入力端gに供給
される。このような構成からなる制御部60は、本実施
態様にかかる電源装置全体の動作を制御し、出力電圧V
outを安定化させるとともに、入力電流Iinの電流
波形を正弦波状に整形して力率を向上させる。
The control unit 60 includes three control circuits 61 to 63.
And a pulse transformer 64 and a zero-cross detection circuit 65. The control circuit 61 has input terminals a and b.
And c and an output terminal d, the input terminal a is supplied with the voltage Va appearing on the signal line X3, and the input terminal b is supplied with information indicating the current Ia detected by the current detection element 35.
The voltage Vb appearing on the signal line X1 is supplied to the input terminal c. A control signal for controlling the switching of the switch element 32 is output from the output end d. Control circuit 62
Has input ends e, f and g and an output end h, the input end e is supplied with information indicating the current Iout detected by the current detection element 55, and the input end f is a voltage appearing on the output terminal OUT1. Vout is supplied, and the output signal output from the output terminal o of the zero-cross detection circuit 65 is supplied to the input terminal g. The control signal cntrl is output from the output terminal h.
Is output. The control circuit 63 includes input terminals i and j and an output terminal k, a control signal cntrl is supplied to the input terminal i, and information indicating the current Ic detected by the current detection element 45 is supplied to the input terminal j. It Further, a control signal for controlling switching of the switch element 44 is output from the output end k via the pulse transformer 64. The zero-cross detection circuit 65 includes input terminals 1 and m and an output terminal o, and the input terminal 1 is connected via an input filter 2 to an input terminal IN1 to which one end of an AC power supply 1 is connected. Similarly, the input end m is connected to the input terminal IN2 to which the other end of the AC power supply 1 is connected via the input filter 2. Further, the output terminal o outputs the zero-cross detection signal zero each time the input voltage Vin supplied from the AC power supply 1 connected between the input terminals IN1 and IN2 crosses the zero voltage, and as described above, the control circuit It is supplied to the input terminal g of 62. The control unit 60 having such a configuration controls the operation of the entire power supply device according to the present embodiment, and outputs the output voltage V
In addition to stabilizing out, the current waveform of the input current Iin is shaped into a sine wave to improve the power factor.

【0030】図2は、制御回路61の回路構成を示すブ
ロック図である。
FIG. 2 is a block diagram showing the circuit configuration of the control circuit 61.

【0031】図2に示されるように、制御回路61は、
乗算器71と、コンパレータ72と、発振器73と、R
Sラッチ回路74とを含んで構成される。
As shown in FIG. 2, the control circuit 61 includes
Multiplier 71, comparator 72, oscillator 73, R
The S latch circuit 74 is included.

【0032】発振器73は、所定の周波数、例えば10
0kHz〜200kHzの周波数を有する三角波を生成
する回路であり、生成された三角波はRSラッチ回路7
4のセット入力端子(S)に供給される。乗算器71
は、入力端aより供給される電圧Va及び入力端cより
供給される電圧Vbを受けて、これらに対し必要な演算
を行い、その結果をコンパレータ72の反転入力端子
(−)に供給する。コンパレータ72の非反転入力端子
(+)には、入力端bより供給される電流Iaを示す情
報が入力される。コンパレータ72は、乗算器71によ
る演算結果と電流Iaを示す情報とを比較し、電流Ia
を示す情報が乗算器71による演算結果を越えたことに
応答してハイレベルの出力をRSラッチ回路74のリセ
ット入力端子(R)に供給する。RSラッチ回路74
は、リセット入力端子(R)に供給される信号がハイレ
ベルであることに応答して出力端子(Q)より出力され
る信号のレベルをローレベルとし、セット入力端子
(S)に供給される信号がハイレベルであることに応答
して出力端子(Q)より出力される信号のレベルをハイ
レベルとする。
The oscillator 73 has a predetermined frequency, for example, 10
This is a circuit that generates a triangular wave having a frequency of 0 kHz to 200 kHz, and the generated triangular wave is an RS latch circuit 7
4 set input terminals (S). Multiplier 71
Receives the voltage Va supplied from the input terminal a and the voltage Vb supplied from the input terminal c, performs necessary calculations on these, and supplies the result to the inverting input terminal (−) of the comparator 72. Information indicating the current Ia supplied from the input terminal b is input to the non-inverting input terminal (+) of the comparator 72. The comparator 72 compares the calculation result obtained by the multiplier 71 with the information indicating the current Ia, and calculates the current Ia.
The high level output is supplied to the reset input terminal (R) of the RS latch circuit 74 in response to the information indicating that exceeds the calculation result by the multiplier 71. RS latch circuit 74
Sets the level of the signal output from the output terminal (Q) to low level in response to the high level of the signal supplied to the reset input terminal (R), and supplies the signal to the set input terminal (S). The level of the signal output from the output terminal (Q) in response to the high level of the signal is set to the high level.

【0033】このような構成からなる制御回路61は、
信号線X1上に現れる電圧Vbを出力電圧Vout/n
(n:高周波トランス41の1次巻線42及び2次巻線
43の巻数比)以上に保持し、さらに、信号線X3上に
現れる電圧Vaの電圧波形と電流検出素子35により検
出される電流Iaの電流波形とが相似形となるように、
且つ、コンデンサ34の両端の電圧がほぼ一定に維持さ
れるように、昇圧回路30内のスイッチ素子32の導通
・非導通を制御する。
The control circuit 61 having such a configuration is
The voltage Vb appearing on the signal line X1 is output voltage Vout / n
(N: turn ratio of the primary winding 42 and the secondary winding 43 of the high frequency transformer 41) and more, and further, the voltage waveform of the voltage Va appearing on the signal line X3 and the current detected by the current detection element 35. So that the current waveform of Ia is similar,
Moreover, the conduction / non-conduction of the switch element 32 in the booster circuit 30 is controlled so that the voltage across the capacitor 34 is maintained substantially constant.

【0034】すなわち、高周波トランス41の1次巻線
42と2次巻線43の巻数比は1:nであり、高周波ト
ランス41の2次巻線43間に発生する電圧Vsは、1
次巻線42間に生じている電圧Vbのn倍となるが、か
かる2次巻線43間に発生する電圧Vsが、負荷3に供
給される出力電圧Voutよりも低いと、2次巻線43
から負荷3へ電流が流れなくなってしまう。負荷3へ電
流が流れないということは、入力電流Iinが流れない
ことを意味するから、電圧Vbが電圧Vout/nより
も低い状態では、入力電流Iinが流れないことにな
る。入力電流Iinが流れない期間が長くなると、入力
電流の高調波成分が増大してしまう。このため、制御回
路61は入力端cを介して信号線X1上に現れる電圧V
bをモニターし、第1の入力整流回路10によって電圧
Vbを電圧Vout/n以上に保持できない領域におい
ては、出力端dを介してパルス状の制御信号をスイッチ
素子32に供給してスイッチ素子32をスイッチングさ
せ、これによって昇圧回路30による昇圧を開始させ
る。
That is, the winding ratio of the primary winding 42 and the secondary winding 43 of the high frequency transformer 41 is 1: n, and the voltage Vs generated between the secondary winding 43 of the high frequency transformer 41 is 1
Although it is n times the voltage Vb generated between the secondary windings 42, if the voltage Vs generated between the secondary windings 43 is lower than the output voltage Vout supplied to the load 3, the secondary winding 43
No current flows from the load to the load 3. The fact that the current does not flow to the load 3 means that the input current Iin does not flow, so that the input current Iin does not flow when the voltage Vb is lower than the voltage Vout / n. If the period during which the input current Iin does not flow becomes long, the harmonic component of the input current will increase. Therefore, the control circuit 61 controls the voltage V appearing on the signal line X1 via the input terminal c.
b is monitored, and in a region where the voltage Vb cannot be maintained at the voltage Vout / n or more by the first input rectifier circuit 10, a pulsed control signal is supplied to the switch element 32 through the output terminal d to switch the switch element 32. Are switched, and the boosting circuit 30 starts boosting.

【0035】より具体的には、第1の入力整流回路10
によって電圧Vbを出力電圧Vout/n以上に保持で
きない領域では、RSラッチ回路74は、発振器73よ
り供給される三角波のレベルが所定のレベルに達すると
セットされ、その出力をハイレベルとする。これにより
スイッチ素子32は導通状態となる。その後、RSラッ
チ回路74は、乗算器71による演算結果及び電流Ia
を示す情報に基づく所定のタイミングでリセットされ、
その出力をローレベルとする。これによりスイッチ素子
32は非導通状態となる。ここで、上記「所定のタイミ
ング」は、出力端dからの出力波形のデューティを決定
する要素となる。つまり、スイッチ素子32が導通状態
となった後、どのタイミングでコンパレータ72の出力
がハイレベルとなるかによって、出力端dからの出力波
形のデューティが決まる。かかるデューティは、スイッ
チ素子32によるスイッチングの結果、入力端aに供給
される電圧Vaの波形及び入力端bに供給される電流I
aの波形が相似形となるように、且つ、コンデンサ34
の両端の電圧がほぼ一定に維持されるように、決定され
る。
More specifically, the first input rectifying circuit 10
In the region where the voltage Vb cannot be maintained at the output voltage Vout / n or higher by the, the RS latch circuit 74 is set when the level of the triangular wave supplied from the oscillator 73 reaches a predetermined level, and sets its output to the high level. As a result, the switch element 32 becomes conductive. After that, the RS latch circuit 74 causes the calculation result by the multiplier 71 and the current Ia.
Is reset at a predetermined timing based on the information indicating
The output is set to low level. As a result, the switch element 32 is turned off. Here, the "predetermined timing" is an element that determines the duty of the output waveform from the output end d. In other words, the duty of the output waveform from the output terminal d is determined by the timing at which the output of the comparator 72 becomes high level after the switch element 32 becomes conductive. The duty is the waveform of the voltage Va supplied to the input end a and the current I supplied to the input end b as a result of switching by the switch element 32.
The waveform of a has a similar shape, and the capacitor 34
It is determined so that the voltage across V is maintained approximately constant.

【0036】一方、第1の入力整流回路10によって電
圧Vbを出力電圧Vout/n以上に保持できる領域で
は、コンパレータ72はその出力をハイレベルに維持
し、これにより、RSラッチ回路74は、発振器73か
らのセット入力端子(S)への入力に関わらずリセット
状態が維持される。このため、出力端dからの出力はロ
ーレベルに維持され(デューティ=0)、スイッチ素子
32は非導通状態となる。これにより昇圧回路30によ
る昇圧動作は停止する。
On the other hand, in the region where the voltage Vb can be maintained at the output voltage Vout / n or higher by the first input rectifier circuit 10, the comparator 72 maintains its output at a high level, whereby the RS latch circuit 74 causes the oscillator. The reset state is maintained regardless of the input from 73 to the set input terminal (S). Therefore, the output from the output terminal d is maintained at a low level (duty = 0), and the switch element 32 becomes non-conductive. As a result, the boosting operation by the booster circuit 30 is stopped.

【0037】このように、制御回路61は、電圧Vbが
出力電圧Vout/n以下に低下しないようにスイッチ
素子32を制御するので、入力電圧Vinが出力電圧V
out/n以上である場合は、入力電流Iinは第1の
入力整流回路10を経由して直接スイッチ回路40に流
入し、入力電圧Vinが出力電圧Vout/n以下であ
る場合は、電圧Vbが出力電圧Vout/n以上に保持
されているために入力電流Iinは第1の入力整流回路
10を経由してスイッチ回路40に流入することができ
ず、第2の入力整流回路20及び昇圧回路30を経由し
てスイッチ回路40に流入することになる。
In this way, the control circuit 61 controls the switch element 32 so that the voltage Vb does not drop below the output voltage Vout / n, so that the input voltage Vin is equal to the output voltage Vout.
When it is out / n or more, the input current Iin directly flows into the switch circuit 40 via the first input rectifying circuit 10, and when the input voltage Vin is the output voltage Vout / n or less, the voltage Vb is The input current Iin cannot flow into the switch circuit 40 via the first input rectifier circuit 10 because the output voltage Vout / n or more is held, and the second input rectifier circuit 20 and the booster circuit 30 are not provided. Will flow into the switch circuit 40 via.

【0038】このような機能を有する制御回路61とし
ては、例えば、UNITRODE製の電源制御IC:U
C3854Bがある。
As the control circuit 61 having such a function, for example, a power control IC: U manufactured by UNITRODE
There is C3854B.

【0039】図3は、制御回路62の回路構成を示すブ
ロック図である。
FIG. 3 is a block diagram showing the circuit configuration of the control circuit 62.

【0040】図3に示されるように、制御回路62は、
マルチプレクサ81と、A/Dコンバータ82と、割り
込みコントローラ83と、プロセッサ・コア84と、R
OM85と、タイマ86と、RAM87と、I/Oコン
トローラ88とを含んで構成される。
As shown in FIG. 3, the control circuit 62 includes
Multiplexer 81, A / D converter 82, interrupt controller 83, processor core 84, R
It is configured to include an OM 85, a timer 86, a RAM 87, and an I / O controller 88.

【0041】マルチプレクサ81は、入力端eより供給
される出力電流Iout及び入力端fより供給される出
力電圧Voutを受けて、これらの一方をA/Dコンバ
ータ82に供給する。A/Dコンバータ82は、マルチ
プレクサ81を介して供給される出力電流Iout又は
出力電圧Voutをデジタル情報に変換する。割り込み
コントローラ83は、入力端gより供給されるゼロクロ
ス検出信号zeroを受け、これが活性化する度に、プ
ロセッサ・コア84に対し割り込みを発行する。プロセ
ッサ・コア84は、制御回路62の全体の動作を制御す
る制御部である。ROM85は、プロセッサ・コア84
が行うべき処理手順を示すプログラムと、振幅が1であ
る正弦波の1/2周期分の波形(正弦半波波形)を時間
軸方向に128分割した基本データとを格納しており、
かかる基本データのうち、先頭アドレスに格納されてい
るデータが、割り込みコントローラ83より発行される
割り込み信号に応答してプロセッサ・コア84より読み
出される。タイマ86は、割り込みコントローラ83よ
り割り込み信号が発行された後、78μsec周期(交
流電源1が50Hzの商用電源である場合)で割り込み
信号を生成し、これを受けたプロセッサ・コア84は、
ROM85に格納されている基本データのうち、次のア
ドレスに格納されているデータを読み出す。RAM87
は、プロセッサ・コア84による演算に使用される作業
領域である。I/Oコントローラ88は、プロセッサ・
コア84による演算により得られたデータを出力端hよ
り制御信号cntrlとして出力するためのインターフ
ェース回路である。
The multiplexer 81 receives the output current Iout supplied from the input terminal e and the output voltage Vout supplied from the input terminal f, and supplies one of them to the A / D converter 82. The A / D converter 82 converts the output current Iout or the output voltage Vout supplied via the multiplexer 81 into digital information. The interrupt controller 83 receives the zero-cross detection signal zero supplied from the input terminal g and issues an interrupt to the processor core 84 each time it is activated. The processor core 84 is a control unit that controls the overall operation of the control circuit 62. The ROM 85 is the processor core 84
Stores a program showing a processing procedure to be performed by the program and basic data obtained by dividing a waveform of a half cycle of a sine wave having an amplitude of 1 (half-sine waveform) into 128 in the time axis direction,
Of the basic data, the data stored at the head address is read by the processor core 84 in response to the interrupt signal issued by the interrupt controller 83. After the interrupt signal is issued from the interrupt controller 83, the timer 86 generates an interrupt signal in a cycle of 78 μsec (when the AC power supply 1 is a commercial power supply of 50 Hz), and the processor core 84 receiving this generates the interrupt signal.
Of the basic data stored in the ROM 85, the data stored at the next address is read. RAM87
Is a work area used for calculation by the processor core 84. The I / O controller 88 is a processor
This is an interface circuit for outputting the data obtained by the calculation by the core 84 from the output end h as the control signal cntrl.

【0042】このような構成からなる制御回路62は、
本実施態様においては、出力電圧Voutをモニタし、
これが一定の電圧値を持つように、制御信号cntrl
を生成する。
The control circuit 62 having such a configuration is
In this embodiment, the output voltage Vout is monitored,
The control signal cntrl is controlled so that it has a constant voltage value.
To generate.

【0043】具体的には、まず、マルチプレクサ81を
介してA/Dコンバータ82によりデジタル情報に変換
された出力電圧Voutは、プロセッサ・コア84によ
る制御のもと、所定のパラメータに変換される。一方、
上述のとおり、入力端gより供給されるゼロクロス検出
信号zeroが活性化する度に、ROM85に格納され
ている基本データのうち、先頭アドレスに格納されてい
るデータがプロセッサ・コア84によって読み出される
と、プロセッサ・コア84は、上記得られたパラメータ
と出力電圧Voutの基準値を示すパラメータとを比較
する。比較の結果、上記得られたパラメータが基準値を
示すパラメータよりも大きければ、出力端子OUT1及
びOUT2間に供給されている出力電圧Voutが、基
準値よりも大きいことを意味するので、当該基本データ
が示す値を減少させ、これをI/Oコントローラ88を
介して出力端hより出力する。逆に、上記得られたパラ
メータが基準値を示すパラメータよりも小さければ、出
力端子OUT1及びOUT2間に供給されている出力電
圧Voutが、基準値よりも小さいことを意味するの
で、当該基本データが示す値を増加させ、これをI/O
コントローラ88を介して出力端hより出力する。
Specifically, first, the output voltage Vout converted into digital information by the A / D converter 82 via the multiplexer 81 is converted into predetermined parameters under the control of the processor core 84. on the other hand,
As described above, when the zero-cross detection signal zero supplied from the input terminal g is activated, the data stored at the head address of the basic data stored in the ROM 85 is read by the processor core 84. The processor core 84 compares the obtained parameter with a parameter indicating the reference value of the output voltage Vout. As a result of the comparison, if the obtained parameter is larger than the parameter indicating the reference value, it means that the output voltage Vout supplied between the output terminals OUT1 and OUT2 is larger than the reference value. Is decreased and the value is output from the output terminal h via the I / O controller 88. On the contrary, if the obtained parameter is smaller than the parameter indicating the reference value, it means that the output voltage Vout supplied between the output terminals OUT1 and OUT2 is smaller than the reference value. Increase the value shown and change this to I / O
Output from the output terminal h via the controller 88.

【0044】次に、割り込みコントローラ83から割り
込み信号が発行されてから78μsec後、タイマ86
より割り込み信号が生成され、プロセッサ・コア84は
これに応答してROM85に格納されている基本データ
のうち、次のアドレスに格納されているデータを読み出
す。このようにして読み出されたデータも、プロセッサ
・コア84による上記パラメータ同士の比較の結果に基
づいて減少又は増加されて、出力端hより出力される。
Next, 78 μsec after the interrupt signal is issued from the interrupt controller 83, the timer 86
An interrupt signal is generated by the processor core 84, and in response thereto, the processor core 84 reads out the data stored at the next address from the basic data stored in the ROM 85. The data read in this way is also reduced or increased based on the result of comparison of the above parameters by the processor core 84, and is output from the output end h.

【0045】このような処理がタイマ86より割り込み
信号が生成される度に次々と行われる。その結果、出力
端子OUT1及びOUT2間に供給されている出力電圧
Voutに応じた波形を有する制御信号cntrlが出
力端hより出力され、これが上述のとおり制御回路63
の入力端iに供給される。
Such processing is performed one after another each time an interrupt signal is generated by the timer 86. As a result, the control signal cntrl having a waveform corresponding to the output voltage Vout supplied between the output terminals OUT1 and OUT2 is output from the output terminal h, and this is the control circuit 63 as described above.
Is supplied to the input terminal i.

【0046】このような機能を有する制御回路62とし
ては、例えば、NEC製のマイクロコントローラ:μP
D78324がある。
As the control circuit 62 having such a function, for example, a microcontroller manufactured by NEC: μP
There is D78324.

【0047】図4は、制御回路63の回路構成を示すブ
ロック図である。
FIG. 4 is a block diagram showing the circuit configuration of the control circuit 63.

【0048】図4に示されるように、制御回路63は、
コンパレータ91と、発振器92と、RSラッチ回路9
3とを含んで構成される。
As shown in FIG. 4, the control circuit 63 has
Comparator 91, oscillator 92, RS latch circuit 9
3 is included.

【0049】コンパレータ91は、入力端iより供給さ
れる制御信号cntrlを反転入力端子(−)より受
け、入力端jより供給される電流Icを示す情報を非反
転入力端子(+)より受けてこれらを比較し、電流Ic
を示す情報が制御信号cntrlを越えたことに応答し
てハイレベルの出力をRSラッチ回路93のリセット入
力端子(R)に供給する。発振器92は、所定の周波
数、例えば100kHz〜200kHzの周波数を有す
る三角波を生成する回路であり、生成された三角波はR
Sラッチ回路93のセット入力端子(S)に供給され
る。RSラッチ回路93は、リセット入力端子(R)に
供給される信号がハイレベルであることに応答して出力
端子(Q)より出力される信号のレベルをローレベルと
し、セット入力端子(S)に供給される信号がハイレベ
ルであることに応答して出力端子(Q)より出力される
信号のレベルをハイレベルとする。
The comparator 91 receives the control signal cntrl supplied from the input terminal i from the inverting input terminal (-) and the information indicating the current Ic supplied from the input terminal j from the non-inverting input terminal (+). Comparing these, the current Ic
The high level output is supplied to the reset input terminal (R) of the RS latch circuit 93 in response to the information indicating that the control signal cntrl has exceeded. The oscillator 92 is a circuit that generates a triangular wave having a predetermined frequency, for example, a frequency of 100 kHz to 200 kHz, and the generated triangular wave is R.
It is supplied to the set input terminal (S) of the S latch circuit 93. The RS latch circuit 93 sets the level of the signal output from the output terminal (Q) to low level in response to the high level of the signal supplied to the reset input terminal (R), and sets the set input terminal (S). The level of the signal output from the output terminal (Q) is set to the high level in response to the high level of the signal supplied to.

【0050】このような構成からなる制御回路63は、
電流検出素子45によって検出されるパルス電流Icを
モニタし、かかるパルス電流Icの電流波形が、制御回
路62より供給される制御信号cntrlの波形と一致
するように、パルストランス64を介してスイッチ素子
44を制御する。具体的には、出力端kから出力される
スイッチ素子44の駆動信号は、発振器92より供給さ
れる三角波がハイレベルとなりRSラッチ回路93がセ
ットされたことに応答してハイレベルとなり、その後、
電流Icを示す情報が制御信号cntrlよりも大きく
なったことに応答してローレベルとなる。これにより、
電流Icの波形は、ピークが制御信号cntrlによっ
て制限された波形となる。
The control circuit 63 having such a configuration is
The pulse current Ic detected by the current detection element 45 is monitored, and the switching element is provided via the pulse transformer 64 so that the current waveform of the pulse current Ic matches the waveform of the control signal cntrl supplied from the control circuit 62. Control 44. Specifically, the drive signal of the switch element 44 output from the output end k becomes high level in response to the triangular wave supplied from the oscillator 92 becoming high level and the RS latch circuit 93 being set, and thereafter,
It becomes low level in response to the information indicating the current Ic becoming larger than the control signal cntrl. This allows
The waveform of the current Ic is a waveform whose peak is limited by the control signal cntrl.

【0051】このような機能を有する制御回路63とし
ては、例えば、UNITRODE製の電源制御IC:U
C3825がある。
As the control circuit 63 having such a function, for example, a power control IC: U manufactured by UNITRODE
There is C3825.

【0052】次に、本発明の好ましい実施態様にかかる
電源装置の動作について説明する。
Next, the operation of the power supply device according to the preferred embodiment of the present invention will be described.

【0053】図5は、本発明の好ましい実施態様にかか
る電源装置の動作を示す電圧波形及び電流波形である。
FIG. 5 is a voltage waveform and a current waveform showing the operation of the power supply device according to the preferred embodiment of the present invention.

【0054】図5に示されるように、交流電源1の入力
電圧Vinの波形は正弦波状であり、第2の入力整流回
路20によりこれを全波整流した後の電圧Vaは脈流と
なる。交流電源1の入力電圧Vinを第1の入力整流回
路10により全波整流した後の電圧Vbも脈流になろう
とするが、上述のとおり、昇圧回路30によって昇圧が
される結果、電圧Vout/n(n:高周波トランス4
1の1次巻線42及び2次巻線43の巻数比)以下には
低下せず、その結果、図5に示されるような波形とな
る。
As shown in FIG. 5, the waveform of the input voltage Vin of the AC power supply 1 is sinusoidal, and the voltage Va after full-wave rectifying the input voltage Vin by the second input rectifying circuit 20 becomes a pulsating flow. The voltage Vb after full-wave rectification of the input voltage Vin of the AC power supply 1 by the first input rectifier circuit 10 also tries to become a pulsating current. However, as described above, the voltage boosted by the booster circuit 30 results in the voltage Vout / n (n: high frequency transformer 4
The winding number ratio of the primary winding 42 and the secondary winding 43 of 1) or less does not decrease, and as a result, the waveform becomes as shown in FIG.

【0055】より具体的には、入力電圧Vinがゼロ電
圧と交差する時刻t0においては、信号線X1は昇圧回
路30により昇圧がされ、信号線X1上の電圧VbはV
out/n以上に維持されているので、入力電流Iin
は直接コンデンサ34に流れ込みことができず、昇圧回
路30を経由してコンデンサ34に流れ込む。このと
き、上述のとおり、制御回路61は、コンデンサ34の
両端の電圧をほぼ一定に維持するとともに、入力電圧V
inの波形と入力電流Iinの波形とがほぼ相似形とな
るように、スイッチ素子32のスイッチングを制御す
る。
More specifically, at time t0 when the input voltage Vin crosses the zero voltage, the signal line X1 is boosted by the booster circuit 30, and the voltage Vb on the signal line X1 is V.
Since it is maintained at out / n or more, the input current Iin
Cannot flow directly into the capacitor 34, but flows into the capacitor 34 via the booster circuit 30. At this time, as described above, the control circuit 61 keeps the voltage across the capacitor 34 substantially constant, and the input voltage V
The switching of the switch element 32 is controlled so that the waveform of in and the waveform of the input current Iin are substantially similar to each other.

【0056】かかる動作は、入力電圧Vinの瞬時値が
昇圧回路30の出力電圧よりも高くなる時刻t1まで行
われる。入力電圧Vinの瞬時値が昇圧回路30の出力
電圧よりも高くなると、上述のとおり、制御回路61は
スイッチ素子32のスイッチングを停止させるので、昇
圧回路30による昇圧は停止される。これにより、入力
電流Iinは、昇圧回路30を経由することなく直接コ
ンデンサ34に流れ込む。上述のとおり、コンデンサ3
4の容量は小さく、実質的に平滑作用を持たないので、
コンデンサ34の両端の電圧である電圧Vbは入力電圧
Vinと実質的に等しくなり、電圧Vbは入力電圧Vi
nの変化に追随して変化する。
This operation is performed until time t1 when the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30. When the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30, the control circuit 61 stops switching of the switch element 32 as described above, so that boosting by the booster circuit 30 is stopped. As a result, the input current Iin directly flows into the capacitor 34 without passing through the booster circuit 30. As mentioned above, capacitor 3
Since the capacity of 4 is small and has substantially no smoothing effect,
The voltage Vb, which is the voltage across the capacitor 34, becomes substantially equal to the input voltage Vin, and the voltage Vb is the input voltage Vi.
It changes following the change of n.

【0057】その後、入力電圧Vinの瞬時値が、時刻
t2において再び昇圧回路30の出力電圧よりも低くな
ると、制御回路61は再びスイッチ素子32によるスイ
ッチングを再開し、昇圧回路30による昇圧動作を行っ
て電圧VbをVout/n以上に維持する。かかる動作
は、入力電圧Vinの瞬時値が昇圧回路30の出力電圧
よりも高くなる時刻t3まで行われる。
After that, when the instantaneous value of the input voltage Vin becomes lower than the output voltage of the booster circuit 30 again at the time t2, the control circuit 61 restarts the switching by the switch element 32 again and performs the boosting operation by the booster circuit 30. Voltage Vb is maintained at Vout / n or higher. This operation is performed until time t3 when the instantaneous value of the input voltage Vin becomes higher than the output voltage of the booster circuit 30.

【0058】このように、本発明の好ましい実施態様に
かかる電源装置では、入力電圧Vinの瞬時値がVou
t/nよりも高いときには、昇圧回路30による昇圧は
行われず、入力電流Iinは昇圧回路30を経由するこ
となくスイッチ回路40に流れ込むので、昇圧回路30
を介在させることによる変換効率の低下は最小限に抑え
られる。また、入力電圧Vinの瞬時値がVout/n
よりも低いときには、昇圧回路30による昇圧が行われ
電圧VbがVout/n以上に保持されるので、常に入
力電流Iinを流すことができ、その結果、入力電流I
inの波形を入力電圧Vinの波形と一致させることが
可能となる。これにより、力率を改善することができ
る。
As described above, in the power supply device according to the preferred embodiment of the present invention, the instantaneous value of the input voltage Vin is Vou.
When it is higher than t / n, the booster circuit 30 does not boost the voltage, and the input current Iin flows into the switch circuit 40 without passing through the booster circuit 30.
The reduction in conversion efficiency due to the interposition of is minimized. In addition, the instantaneous value of the input voltage Vin is Vout / n
When it is lower than the above, the voltage is boosted by the voltage boosting circuit 30 and the voltage Vb is maintained at Vout / n or more, so that the input current Iin can be constantly supplied, and as a result, the input current Iin
It is possible to match the waveform of in with the waveform of the input voltage Vin. Thereby, the power factor can be improved.

【0059】尚、コンデンサ34は、その容量が小さい
ため、入力電流Iinはスイッチ回路40の高周波トラ
ンス41の1次巻線42を流れる電流Icの変化に追随
する。このため、入力電流Iinの波形を入力電圧Vi
nの波形と同じ正弦波状とし、力率を1に近づけるため
には、高周波トランス41の1次巻線42を流れる電流
Icを正弦波状にする必要がある。
Since the capacitance of the capacitor 34 is small, the input current Iin follows changes in the current Ic flowing through the primary winding 42 of the high frequency transformer 41 of the switch circuit 40. Therefore, the waveform of the input current Iin is converted to the input voltage Vi.
The current Ic flowing through the primary winding 42 of the high-frequency transformer 41 needs to be sinusoidal in order to have the same sinusoidal waveform as the waveform of n and bring the power factor close to 1.

【0060】図6は、制御回路63の動作を示す波形図
である。
FIG. 6 is a waveform diagram showing the operation of the control circuit 63.

【0061】図6に示されるように、出力端kから出力
されるスイッチ素子44の駆動信号がハイレベルとなる
と、スイッチ素子44が導通状態となり、電流Icが増
大するが、電流Icの量が制御信号cntrlにより示
される値に達すると、コンパレータ91の出力がハイレ
ベルとなり、RSラッチ回路93がリセットされて、ス
イッチ素子44は非導通状態となる。その後、発振器9
2より供給される三角波のレベルがハイレベルとなり、
RSラッチ回路93が再びセットされると、スイッチ素
子44が導通状態となり、再び、電流Icが増大し始め
る。上述のとおり、RSラッチ回路93より供給される
三角波の周波数は例えば100kHz〜200kHzで
あるので、上記動作が当該周波数にて繰り返し行われる
ことになる。
As shown in FIG. 6, when the drive signal of the switch element 44 output from the output terminal k becomes high level, the switch element 44 becomes conductive and the current Ic increases, but the amount of the current Ic is reduced. When the value indicated by the control signal cntrl is reached, the output of the comparator 91 becomes high level, the RS latch circuit 93 is reset, and the switch element 44 becomes non-conductive. Then oscillator 9
The level of the triangular wave supplied from 2 becomes high level,
When the RS latch circuit 93 is set again, the switch element 44 becomes conductive, and the current Ic again starts to increase. As described above, since the frequency of the triangular wave supplied from the RS latch circuit 93 is, for example, 100 kHz to 200 kHz, the above operation is repeated at that frequency.

【0062】また、電流Icのピークは、制御信号cn
trlによって制限されるので、制御信号cntrlが
変化すると、それに伴って電流Icのピークも変化す
る。例えば、図6に示されるように、制御信号cntr
lのレベルが低くなれば(制御信号cntrl’)、そ
れに伴って電流Icのピークも低く抑えられる。上述の
とおり、制御回路62により生成される制御信号cnt
rlのレベルは、出力端子OUT1及びOUT2間に供
給されている出力電圧Voutが過大であれば低下し、
出力端子OUT1及びOUT2間に供給されている出力
電圧Voutが過小であれば上昇するので、電流Icの
ピークも、出力端子OUT1及びOUT2間に供給され
ている出力電圧Voutが過大であれば低下し、出力端
子OUT1及びOUT2間に供給されている出力電圧V
outが過小であれば上昇する。これにより、本発明の
好ましい実施態様にかかる電源装置では、出力端子OU
T1及びOUT2間に供給されている出力電圧Vout
が安定化されるとともに、高周波トランス41の1次巻
線42を流れる電流Icが正弦波状となる。
The peak of the current Ic is the control signal cn.
Since it is limited by trl, when the control signal cntrl changes, the peak of the current Ic also changes accordingly. For example, as shown in FIG. 6, the control signal cntr
If the level of l becomes low (control signal cntrl '), the peak of the current Ic can be suppressed low accordingly. As described above, the control signal cnt generated by the control circuit 62.
The level of rl decreases when the output voltage Vout supplied between the output terminals OUT1 and OUT2 is excessive,
If the output voltage Vout supplied between the output terminals OUT1 and OUT2 is too small, it rises. Therefore, the peak of the current Ic also decreases if the output voltage Vout supplied between the output terminals OUT1 and OUT2 is too large. , The output voltage V supplied between the output terminals OUT1 and OUT2
If out is too small, it rises. Accordingly, in the power supply device according to the preferred embodiment of the present invention, the output terminal OU
Output voltage Vout supplied between T1 and OUT2
Is stabilized and the current Ic flowing through the primary winding 42 of the high frequency transformer 41 becomes sinusoidal.

【0063】尚、入力電流Iinの波形を一層正弦波に
近づけるためには、昇圧回路30による昇圧が行われて
いる期間(例えば時刻t2〜時刻t3)においては、電
流Icの電流量をコンデンサ34に流入する電流量に一
致させ、昇圧回路30による昇圧が行われていない期間
(例えば時刻t1〜時刻t2)においては、入力電流I
inの波形が入力電圧Vinの波形と相似となるよう
に、スイッチ素子44のスイッチングを制御することが
望ましい。その理由を以下に説明する。
In order to bring the waveform of the input current Iin closer to a sine wave, the amount of the current Ic is changed to the capacitor 34 during the period in which the voltage is boosted by the booster circuit 30 (for example, time t2 to time t3). Of the input current I during the period (for example, time t1 to time t2) where the booster circuit 30 does not boost the current.
It is desirable to control the switching of the switch element 44 so that the waveform of in becomes similar to the waveform of the input voltage Vin. The reason will be described below.

【0064】図7は、昇圧回路30の入力側に交流電源
1が接続され、出力側に負荷3が接続された状態を示す
回路図である。また、図8は、入力電流Iin30及び
電流Icinの電流波形を示す図である。
FIG. 7 is a circuit diagram showing a state in which the AC power supply 1 is connected to the input side of the booster circuit 30 and the load 3 is connected to the output side. FIG. 8 is a diagram showing current waveforms of the input current Iin 30 and the current Icin.

【0065】図7に示されるように、昇圧回路30の入
力側に交流電源1が接続されると、入力電圧Vin30
と、入力電流Iin30の波形はともに正弦波であるた
め、スイッチ素子32が非導通状態である場合にコンデ
ンサ34に流入する電流Icinの包絡線は、図8に示
されるように、入力電流Iin30の2倍の周波数成分
を持つ電流波形となる。
As shown in FIG. 7, when the AC power supply 1 is connected to the input side of the booster circuit 30, the input voltage Vin 30
And the waveform of the input current Iin 30 are both sine waves, the envelope of the current Icin flowing into the capacitor 34 when the switch element 32 is in the non-conducting state is as shown in FIG. The current waveform has twice the frequency component of 30 .

【0066】なぜなら、コンデンサ34に流れ込む電流
Icinは、
Because the current Icin flowing into the capacitor 34 is

【0067】[0067]

【数1】 となり、入力電圧Vin30及び入力電流Iin30
波形はともに正弦波であるから、
[Equation 1] Therefore, since the waveforms of the input voltage Vin 30 and the input current Iin 30 are both sine waves,

【0068】[0068]

【数2】 となり、コンデンサ34に流れ込む電流Icinは、入
力電流Iin30の2倍の周波数成分を持つ電流波形と
なる。
[Equation 2] Therefore, the current Icin flowing into the capacitor 34 has a current waveform having a frequency component twice that of the input current Iin 30 .

【0069】一方、電圧Vbが一定となるためには、コ
ンデンサ34に流れ込む電流Icinとコンデンサ34
から流れ出る電流Icoutとが等しくなければならな
い。
On the other hand, in order for the voltage Vb to become constant, the current Icin flowing into the capacitor 34 and the capacitor 34
The current Icout flowing out from must be equal.

【0070】このため、入力電流Iinの波形を一層正
弦波に近づけるためには、昇圧回路30による昇圧が行
われている期間(例えば時刻t2〜時刻t3)において
は、電流Icの電流量をコンデンサ34に流入する電流
量に一致させ、昇圧回路30による昇圧が行われていな
い期間(例えば時刻t1〜時刻t2)においては、入力
電流Iinの波形が入力電圧Vinの波形と相似となる
ように、スイッチ素子44のスイッチングを制御するこ
とが望ましい。
Therefore, in order to bring the waveform of the input current Iin closer to a sine wave, the amount of the current Ic is changed to the capacitor during the period (eg, time t2 to time t3) in which the booster circuit 30 is boosting. In order to make the waveform of the input current Iin similar to the waveform of the input voltage Vin during the period in which the booster circuit 30 does not perform boosting (for example, time t1 to time t2), the amount of current that flows into the voltage source 34 is made similar. It is desirable to control the switching of the switch element 44.

【0071】つまり、制御回路62にて生成される制御
信号cntrlは、昇圧回路30が動作する期間におい
ては入力電流Iinの2倍の周波数成分を持つ電流波形
であり、且つ、昇圧回路30が動作しない期間において
は入力電圧Vinの波形と相似であれば、入力電流Ii
nの波形は一層正弦波に近づくことになる。
That is, the control signal cntrl generated by the control circuit 62 has a current waveform having a frequency component that is twice the input current Iin during the period in which the booster circuit 30 operates, and the booster circuit 30 operates. If the waveform of the input voltage Vin is similar during the non-use period, the input current Ii
The waveform of n will be closer to a sine wave.

【0072】以上説明したとおり、本実施態様にかかる
電源装置によれば、変換効率の低下を最小限に抑えつ
つ、力率が改善され、入力電流に含まれる高調波成分を
効果的に除去することのできる電源装置を提供すること
が可能となる。
As described above, according to the power supply device of this embodiment, the power factor is improved and the harmonic components contained in the input current are effectively removed while suppressing the decrease in conversion efficiency. It is possible to provide a power supply device that can do this.

【0073】本実施態様にかかる電源装置によれば、力
率=0.99、入力電流Iinの高調波電流歪み率
(T.H.D)=5.85%を得ることができ、IEC
61000−3−2classAの規格値を満足するこ
とができた。
According to the power supply device of this embodiment, a power factor of 0.99 and a harmonic current distortion rate (THD) of the input current Iin (THD) = 5.85% can be obtained.
The standard value of 61000-3-2 class A could be satisfied.

【0074】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
The present invention is not limited to the above embodiments, but various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. It goes without saying that it is a thing.

【0075】例えば、上記実施態様においては、制御部
60を制御回路61〜63からなる3つの制御回路によ
って構成したが、これら3つの制御回路の機能を全て備
える一つの制御回路のみによって制御部60を構成して
もよい。
For example, in the above embodiment, the control unit 60 is composed of three control circuits consisting of the control circuits 61 to 63. However, the control unit 60 is composed of only one control circuit having all the functions of these three control circuits. May be configured.

【0076】また、上記実施態様においては、制御回路
62が、出力電圧Voutに基づき生成されたパラメー
タと出力電圧Voutの基準値を示すパラメータとを比
較し、これに基づいて、ROM85に格納されている基
本データの値を減少又は増大させることにより制御信号
cntrlを生成し、これによって出力電圧Voutの
安定化を図っているが、本発明はこれに限定されず、出
力電流Ioutの安定化や、出力電力(Vout×Io
ut)の安定化を図るように構成してもよい。出力電流
Ioutの安定化を図る場合は、出力電流Ioutに基
づき生成されたパラメータと出力電流Ioutの基準値
を示すパラメータとを比較し、これに基づいて、ROM
85に格納されている基本データの値を減少又は増大さ
せて制御信号cntrlを生成すればよく、出力電力
(Vout×Iout)の安定化を図る場合は、出力電
流Ioutと出力電圧Voutの両方に基づき生成され
たパラメータと出力電力Vout×Ioutの基準値を
示すパラメータとを比較し、これに基づいて、ROM8
5に格納されている基本データの値を減少又は増大させ
て制御信号cntrlを生成すればよい。
Further, in the above embodiment, the control circuit 62 compares the parameter generated based on the output voltage Vout with the parameter indicating the reference value of the output voltage Vout, and based on this, stored in the ROM 85. The control signal cntrl is generated by decreasing or increasing the value of the basic data stored therein, and thereby the output voltage Vout is stabilized. However, the present invention is not limited to this, and the output current Iout is stabilized, Output power (Vout x Io
ut) may be stabilized. In order to stabilize the output current Iout, the parameter generated based on the output current Iout is compared with the parameter indicating the reference value of the output current Iout, and based on this, the ROM
The control signal cntrl may be generated by decreasing or increasing the value of the basic data stored in 85. In order to stabilize the output power (Vout × Iout), both the output current Iout and the output voltage Vout are set. The parameter generated based on this is compared with the parameter indicating the reference value of the output power Vout × Iout, and based on this, the ROM 8
The control signal cntrl may be generated by decreasing or increasing the value of the basic data stored in 5.

【0077】さらに、上記実施態様においては、制御回
路62が、出力電圧Voutに基づき生成されたパラメ
ータと出力電圧Voutの基準値を示すパラメータとを
比較し、これに基づいて、ROM85に格納されている
基本データの値を減少又は増大させることにより制御信
号cntrlを生成し、これによって入力電流Iinの
波形と入力電圧Vinの波形とを一致させ、入力電流に
含まれる高調波成分を除去しているが、ROM85に格
納されている基本データに昇圧回路30による昇圧が行
われる期間t2〜t3においては電流Icの電流量とコ
ンデンサ34に流入する電流量とが一致し、昇圧回路3
0による昇圧が行われない期間t1〜t2においては入
力電流Iinの波形と入力電圧Vinの波形とが一致す
るような高調波成分を含ませ、これによって入力電流に
含まれる高調波成分がより効果的に除去されるよう構成
してもよい。
Further, in the above-described embodiment, the control circuit 62 compares the parameter generated based on the output voltage Vout with the parameter indicating the reference value of the output voltage Vout, and based on this, stored in the ROM 85. The control signal cntrl is generated by decreasing or increasing the value of the basic data present, thereby matching the waveform of the input current Iin with the waveform of the input voltage Vin, and removing the harmonic component contained in the input current. However, during the period t2 to t3 when the boosting circuit 30 boosts the basic data stored in the ROM 85, the current amount of the current Ic and the current amount flowing into the capacitor 34 match, and the boosting circuit 3
In a period t1 to t2 in which the boosting by 0 is not performed, a harmonic component such that the waveform of the input current Iin and the waveform of the input voltage Vin match is included, whereby the harmonic component included in the input current is more effective. It may be configured to be removed selectively.

【0078】また、本発明において、手段とは、必ずし
も物理的手段を意味するものではなく、各手段の機能が
ソフトウエアによって実現される場合も包含する。さら
に、一つの手段の機能が二以上の物理的手段により実現
されても、二以上の手段の機能が一つの物理的手段によ
り実現されてもよい。
Further, in the present invention, the means does not necessarily mean a physical means but also includes a case where the function of each means is realized by software. Further, the function of one means may be realized by two or more physical means, or the functions of two or more means may be realized by one physical means.

【0079】[0079]

【発明の効果】以上説明したように、本発明によれば、
変換効率の低下を最小限に抑えつつ、力率が改善され、
入力電流に含まれる高調波成分を効果的に除去された電
源装置を提供することができる。
As described above, according to the present invention,
The power factor is improved while minimizing the decrease in conversion efficiency.
It is possible to provide a power supply device in which harmonic components included in the input current are effectively removed.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の好ましい実施態様にかかる電
源装置を示す回路図である。
FIG. 1 is a circuit diagram showing a power supply device according to a preferred embodiment of the present invention.

【図2】図2は、制御回路61の回路構成を示すブロッ
ク図である。
FIG. 2 is a block diagram showing a circuit configuration of a control circuit 61.

【図3】図3は、制御回路62の回路構成を示すブロッ
ク図である。
FIG. 3 is a block diagram showing a circuit configuration of a control circuit 62.

【図4】図4は、制御回路63の回路構成を示すブロッ
ク図である。
FIG. 4 is a block diagram showing a circuit configuration of a control circuit 63.

【図5】図5は、本発明の好ましい実施態様にかかる電
源装置の動作を示す電圧波形及び電流波形である。
FIG. 5 is a voltage waveform and a current waveform showing the operation of the power supply device according to the preferred embodiment of the present invention.

【図6】図6は、制御回路63の動作を示す波形図であ
る。
FIG. 6 is a waveform diagram showing an operation of a control circuit 63.

【図7】図7は、昇圧回路30の入力側に交流電源1が
接続され、出力側に負荷3が接続された状態を示す回路
図である。
FIG. 7 is a circuit diagram showing a state in which the AC power supply 1 is connected to the input side of the booster circuit 30 and the load 3 is connected to the output side.

【図8】図8は、入力電流Iin30及び電流Icin
の電流波形を示す図である。
FIG. 8 shows an input current Iin 30 and a current Icin.
It is a figure which shows the current waveform of.

【符号の説明】[Explanation of symbols]

1 交流電源 2 入力フィルタ 3 負荷 10 第1の入力整流回路 11〜14 ダイオード 20 第2の入力整流回路 21、22 ダイオード 30 昇圧回路 31 インダクタ 32 スイッチ素子 33 ダイオード 34 コンデンサ 35 電流検出素子 40 スイッチ回路 41 高周波トランス 42 1次巻線 43 2次巻線 44 スイッチ素子 45 電流検出素子 50 出力整流回路 51、52 ダイオード 53 インダクタ 54 コンデンサ 55 電流検出素子 60 制御部 61〜63 制御回路 64 パルストランス 65 ゼロクロス検出回路 71 乗算器 72 コンパレータ 73 発振器 74 RSラッチ回路 81 マルチプレクサ 82 A/Dコンバータ 83 割り込みコントローラ 84 プロセッサ・コア 85 ROM 86 タイマ 87 RAM 88 I/Oコントローラ 91 コンパレータ 92 発振器 93 RSラッチ回路 1 AC power supply 2-input filter 3 load 10 First input rectifier circuit 11-14 Diode 20 Second input rectifier circuit 21, 22 Diode 30 booster circuit 31 Inductor 32 switch element 33 diode 34 capacitor 35 Current detection element 40 switch circuit 41 high frequency transformer 42 Primary winding 43 Secondary winding 44 switch element 45 Current detection element 50 output rectifier circuit 51,52 Diode 53 inductor 54 capacitor 55 Current detection element 60 control 61-63 control circuit 64 pulse transformer 65 Zero cross detection circuit 71 multiplier 72 Comparator 73 oscillator 74 RS latch circuit 81 Multiplexer 82 A / D converter 83 Interrupt controller 84 processor cores 85 ROM 86 timer 87 RAM 88 I / O controller 91 Comparator 92 oscillator 93 RS latch circuit

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平7−177745(JP,A) 特開 平11−89221(JP,A) 特開 平10−14231(JP,A) 特開 平4−138506(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 7/12 H02M 3/155 H02M 3/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-7-177745 (JP, A) JP-A-11-89221 (JP, A) JP-A-10-14231 (JP, A) JP-A-4- 138506 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 7/12 H02M 3/155 H02M 3/28

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 交流電源より供給される入力電圧を整流
する入力整流手段と、前記入力整流手段からの出力を1
次巻線に受けるトランスと、前記トランスの2次巻線か
らの出力を平滑する出力整流回路と、前記入力整流手段
の出力電圧を昇圧して、前記トランスの前記1次巻線に
供給する昇圧回路と、前記昇圧回路の動作を制御する第
1の制御手段とを備え、前記昇圧回路が、直列接続され
たインダクタおよび第1のスイッチ手段を有し、前記入
力整流手段が、少なくとも第1の入力整流回路および第
2の入力整流回路を含み、前記第1の制御手段が、周期
的に第1の状態とされるとともに、前記第1の入力整流
回路の出力電圧、前記第2の入力整流回路の出力電圧お
よび前記入力電流に基づいて、第2の状態とされて、前
記第1のスイッチ手段の導通/非導通を決めるラッチ回
路を有し、前記交流電源より供給される前記入力電圧の
瞬時値が所定の電圧以下となったことに応答して、前記
交流電源より供給される入力電流の波形と前記入力整流
手段の出力電圧の波形とが相似形となるように、前記第
1のスイッチ手段の導通/非導通を制御することによっ
て、前記トランスの前記1次巻線の電圧を昇圧させるよ
うに構成され、前記第1の入力整流回路と前記トランス
の1次巻線が、前記昇圧回路を介することなく、接続さ
れ、前記第2の入力整流回路と前記トランスの1次巻線
が、前記昇圧回路を介して、接続されるように構成され
たことを特徴とする電源装置。
1. An input rectifying means for rectifying an input voltage supplied from an AC power source, and an output from the input rectifying means
A transformer that receives a secondary winding, an output rectifier circuit that smoothes the output from the secondary winding of the transformer, and a booster that boosts the output voltage of the input rectifying means and supplies the voltage to the primary winding of the transformer. Circuit and first control means for controlling the operation of the booster circuit, wherein the booster circuit has an inductor and a first switch means connected in series, and the input rectifying means has at least a first An input rectifier circuit and a second input rectifier circuit, wherein the first control means is periodically set to the first state, the output voltage of the first input rectifier circuit, and the second input rectifier circuit. A latch circuit that is placed in a second state on the basis of the output voltage of the circuit and the input current to determine conduction / non-conduction of the first switch means, and the input voltage supplied from the AC power supply The instantaneous value is the specified In response to the following, the conduction / non-conduction of the first switch means is set so that the waveform of the input current supplied from the AC power supply and the waveform of the output voltage of the input rectification means have a similar shape. By controlling conduction, the voltage of the primary winding of the transformer is configured to be boosted, and the first input rectifier circuit and the primary winding of the transformer do not go through the booster circuit, A power supply device connected to the second input rectifying circuit and the primary winding of the transformer via the booster circuit.
【請求項2】 さらに、前記トランスの前記1次巻線の
電圧波形をパルス波形とする第2のスイッチ手段を備え
たことを特徴とする請求項1に記載の電源装置。
2. The power supply device according to claim 1, further comprising second switch means for making a voltage waveform of the primary winding of the transformer into a pulse waveform.
【請求項3】 さらに、前記出力整流回路より出力され
る出力電圧および出力電流の少なくとも一方に基づい
て、前記交流電源の位相に同期した正弦波波形を有する
制御信号を生成する正弦波生成手段と、前記トランスの
前記1次巻線を流れる電流を検出する電流検出手段と、
前記電流検出手段により検出された前記電流の電流波形
が前記正弦波生成手段により生成された前記制御信号の
波形と一致するように、前記第2のスイッチ手段のスイ
ッチングを制御する第2の制御手段を備えたことを特徴
とする請求項2に記載の電源装置。
3. A sine wave generating means for generating a control signal having a sine wave waveform synchronized with the phase of the AC power source, based on at least one of an output voltage and an output current output from the output rectifier circuit. Current detecting means for detecting a current flowing through the primary winding of the transformer,
Second control means for controlling switching of the second switch means such that the current waveform of the current detected by the current detection means matches the waveform of the control signal generated by the sine wave generation means. The power supply device according to claim 2, further comprising:
【請求項4】 前記正弦波生成手段によって生成される
前記制御信号の正弦波波形に、高調波成分が含まれるこ
とを特徴とする請求項3に記載の電源装置。
4. The power supply device according to claim 3, wherein the sine wave waveform of the control signal generated by the sine wave generating means includes a harmonic component.
【請求項5】 前記正弦波生成手段が、前記出力整流回
路から出力される出力電圧、出力電流および出力電力の
少なくとも一つが所望の値より大きいことに応答して、
前記制御信号の振幅を減少させ、所望の値より小さいこ
とに応答して、前記制御信号の振幅を増大させるように
構成されたことを特徴とする請求項3または4に記載の
電源装置。
5. The sine wave generating means is responsive to at least one of an output voltage, an output current and an output power output from the output rectifier circuit being larger than a desired value,
The power supply device according to claim 3 or 4, wherein the power supply device is configured to decrease the amplitude of the control signal and increase the amplitude of the control signal in response to being smaller than a desired value.
【請求項6】 前記第2の制御手段が、前記電流検出手
段により検出された前記電流と、前記正弦波生成手段よ
り供給される前記制御信号とを比較する比較手段を含
み、少なくとも前記比較手段による比較の結果に応答し
て、前記第2のスイッチ手段のスイッチングを制御する
ように構成されたことを特徴とする請求項3ないし5の
いずれか1項に記載の電源装置。
6. The second control means includes a comparison means for comparing the current detected by the current detection means with the control signal supplied from the sine wave generation means, and at least the comparison means. 6. The power supply device according to claim 3, wherein the power supply device is configured to control the switching of the second switch means in response to the result of the comparison according to.
【請求項7】 前記第2の制御手段が、前記出力整流回
路から出力される出力電圧、出力電流および出力電力の
少なくとも一つを実質的に一定に保つとともに、前記交
流電源より供給される入力電流の波形を正弦波状とする
ように構成されたことを特徴とする請求項3ないし6の
いずれか1項に記載の電源装置。
7. The second control means keeps at least one of an output voltage, an output current, and an output power output from the output rectifier circuit substantially constant, and an input supplied from the AC power supply. 7. The power supply device according to claim 3, wherein the power supply device is configured to have a sinusoidal current waveform.
JP2000204776A 2000-07-06 2000-07-06 Power supply Expired - Fee Related JP3486603B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000204776A JP3486603B2 (en) 2000-07-06 2000-07-06 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000204776A JP3486603B2 (en) 2000-07-06 2000-07-06 Power supply

Publications (2)

Publication Number Publication Date
JP2002027758A JP2002027758A (en) 2002-01-25
JP3486603B2 true JP3486603B2 (en) 2004-01-13

Family

ID=18701981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000204776A Expired - Fee Related JP3486603B2 (en) 2000-07-06 2000-07-06 Power supply

Country Status (1)

Country Link
JP (1) JP3486603B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2280473A1 (en) 2009-07-29 2011-02-02 TDK Corporation Switching power supply

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688846B2 (en) * 2007-06-12 2011-05-25 三菱電機株式会社 Converter device
JP5601965B2 (en) * 2010-10-20 2014-10-08 東芝テック株式会社 Power converter
JP6488685B2 (en) * 2014-12-17 2019-03-27 ダイキン工業株式会社 Power converter
ES2829256T3 (en) 2016-02-05 2021-05-31 Guangdong Oppo Mobile Telecommunications Corp Ltd Charging method and adapter
DK3249777T3 (en) 2016-02-05 2019-09-16 Guangdong Oppo Mobile Telecommunications Corp Ltd ADAPTER AND CHARGING CONTROL PROCEDURE
CN108521223B (en) * 2018-04-24 2019-09-13 上海推拓科技有限公司 Switching power circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2280473A1 (en) 2009-07-29 2011-02-02 TDK Corporation Switching power supply

Also Published As

Publication number Publication date
JP2002027758A (en) 2002-01-25

Similar Documents

Publication Publication Date Title
US6344986B1 (en) Topology and control method for power factor correction
JP3988724B2 (en) Power factor improving converter and control method thereof
JPH06197558A (en) Power source circuit with power factor correction function
JP2006067730A (en) Power factor improving circuit
JPH09205766A (en) Power factor compensating circuit
JP2001112242A (en) Converter
JP2010124567A (en) Switching power supply device
US7206209B2 (en) Switching power supply apparatus with error amplification control
JP3486603B2 (en) Power supply
JP2005287249A (en) Switching power supply
JPH1198685A (en) Game machine power supply circuit
JP2001069748A (en) Power factor improving circuit
JP2010068688A (en) Switching power supply unit
CN113394964A (en) Control circuit and PFC circuit applying same
JPH11332220A (en) Dc power supply circuit
KR20030070273A (en) Single-stage converter compensating power factor
JP2984519B2 (en) Switching power supply
JP3757729B2 (en) Inverter device
JP3400132B2 (en) Switching power supply
JP2000197351A (en) Power supply having improved power factor
JP2001086737A (en) Power supply
JP3400160B2 (en) Switching power supply
JP2003333856A (en) Power-factor improving power supply circuit
JPH09201051A (en) Dc power supply
JP2007166806A (en) Switching power supply circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071024

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees