JP3483112B2 - Output circuit and infrared communication element provided with the output circuit - Google Patents
Output circuit and infrared communication element provided with the output circuitInfo
- Publication number
- JP3483112B2 JP3483112B2 JP07287198A JP7287198A JP3483112B2 JP 3483112 B2 JP3483112 B2 JP 3483112B2 JP 07287198 A JP07287198 A JP 07287198A JP 7287198 A JP7287198 A JP 7287198A JP 3483112 B2 JP3483112 B2 JP 3483112B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- output circuit
- current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、赤外線を用いたデ
ータ通信の分野で用いられる赤外線通信用素子及びその
出力回路部を構成する出力回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an infrared communication element used in the field of data communication using infrared rays and an output circuit constituting an output circuit section thereof.
【０００２】[0002]
【従来の技術】赤外線を用いたデータ通信としては、家
電製品に使用されている最も一般的なリモコンや、パソ
コン機器周辺に使用される光空間伝送素子等が挙げられ
る。リモコンは伝送レート約１ｋｂｐｓの単方向通信で
あるが、１０ｍ以上の長い伝送距離を有するという長所
がある。一方、光空間伝送素子は伝送距離は約１ｍと短
いものの、伝送レートが９．６ｋ〜４Ｍｂｐｓと大き
く、大量のデータ伝送を双方向で行えるという長所を有
する。2. Description of the Related Art As data communication using infrared rays, there are a most common remote controller used for home electric appliances, an optical space transmission element used around a personal computer, and the like. The remote controller is a one-way communication with a transmission rate of about 1 kbps, but has an advantage of having a long transmission distance of 10 m or more. On the other hand, the optical space transmission element has a short transmission distance of about 1 m, but has a large transmission rate of 9.6 k to 4 Mbps, and has an advantage that a large amount of data can be transmitted bidirectionally.
【０００３】この種のデータ通信分野における課題とし
ては、赤外線通信用素子を改良し、伝送レートの向上、
伝送距離の向上、電源電圧の低電圧化及び製品パッケー
ジの小型化等が挙げられる。なお、伝送レートを向上さ
せるためには赤外線通信用素子の高速化を図る必要があ
り、伝送距離を伸ばすためには赤外線通信用素子の高感
度化等の特性を向上する必要がある。In the field of this kind of data communication, there are problems in improving the infrared communication device, improving the transmission rate,
Examples include improvement of transmission distance, reduction of power supply voltage, and miniaturization of product packages. In order to improve the transmission rate, it is necessary to increase the speed of the infrared communication element, and in order to extend the transmission distance, it is necessary to improve the characteristics of the infrared communication element such as high sensitivity.
【０００４】図６は赤外線通信用素子の一従来例を示
す。以下にその回路構成を動作と共に説明する。送信機
側より到来して来る赤外線信号はフォトダイオード１に
より電気信号に変換され、変換された電気信号は第１増
幅器２及び第２増幅器３により所定レベル迄増幅され
る。第２増幅器３の出力はピークホールド回路４と第１
比較器５の一方入力端子に入力される。FIG. 6 shows a conventional example of an infrared communication device. The circuit configuration will be described below together with the operation. The infrared signal coming from the transmitter side is converted into an electric signal by the photodiode 1, and the converted electric signal is amplified to a predetermined level by the first amplifier 2 and the second amplifier 3. The output of the second amplifier 3 and the peak hold circuit 4 and the first
It is input to one input terminal of the comparator 5.
【０００５】第１比較器５の他方入力端子にはピークホ
ールド回路４の出力が入力される。第１比較器５はピー
クホールド回路４の出力を予め設定した比で分割を行っ
たスレッシュレベルと、第２増幅器３からの出力信号と
を比較し、その出力によりトランジスタＱ0をスイッチ
ング動作させて波形整形を行う。波形整形された出力信
号は第２比較器６の一方入力端子に入力される。第２比
較器６の他方入力端子には予め設定された基準電圧Ｖ
refが入力される。第２比較器６は前記出力信号と基準
電圧Ｖrefとを比較積分し、その信号をバッファ７を介
してＯＵＴ端子に出力する。The output of the peak hold circuit 4 is input to the other input terminal of the first comparator 5. The first comparator 5 compares the threshold level obtained by dividing the output of the peak hold circuit 4 with a preset ratio and the output signal from the second amplifier 3, and switches the transistor Q 0 by the output thereof. Performs waveform shaping. The waveform-shaped output signal is input to one input terminal of the second comparator 6. The other input terminal of the second comparator 6 has a preset reference voltage V
ref is entered. The second comparator 6 compares and integrates the output signal with the reference voltage V ref, and outputs the signal to the OUT terminal via the buffer 7.
【０００６】次に、図７に基づき上記各部における動作
波形について説明する。図中ａは赤外線信号の波形を示
し、ｂは第２増幅器３の出力信号の波形を示す。この出
力信号のピークを捉えたピークホールド回路４の出力は
ｃの波形となる。この波形ｃを抵抗分割により予め定め
られた比としたスレッシュレベルはｄの波形となり、こ
の波形ｄとｂの波形を第１比較器５及びトランジスタＱ
0で波形整形した波形がｅの波形となる。そして、波形
ｅは第２比較器６で基準電圧の波形ｆと比較積分され、
バッファ７を介して出力されるＯＵＴ端子出力の波形が
ｇである。Next, the operation waveforms in each of the above parts will be described with reference to FIG. In the figure, a shows the waveform of the infrared signal, and b shows the waveform of the output signal of the second amplifier 3. The output of the peak hold circuit 4 capturing the peak of this output signal has a waveform of c. The threshold level obtained by dividing the waveform c by a predetermined ratio by resistance division becomes a waveform of d, and the waveforms of the waveforms d and b are converted into the first comparator 5 and the transistor Q.
The waveform shaped by 0 becomes the waveform of e. Then, the waveform e is compared and integrated with the waveform f of the reference voltage by the second comparator 6,
The waveform of the OUT terminal output that is output via the buffer 7 is g.
【０００７】[0007]
【発明が解決しようとする課題】本発明者は、特願平９
−２６４６１８号で図６に示す赤外線通信用素子のよう
に、その出力回路部を積分器付きの出力回路とし、その
ことにより、出力の立上がり／立下がり時間を遅くし
て、赤外線通信用素子の入出力間の結合を低減する方法
を先に提案している。ここでは、積分器付き出力回路の
電源電圧特性の改善について述べる。SUMMARY OF THE INVENTION The present inventor
As in the infrared communication device shown in FIG. 6 in No. 264618, its output circuit section is an output circuit with an integrator, whereby the rise / fall time of the output is delayed and the infrared communication device We have previously proposed a method to reduce the coupling between input and output. Here, improvement of the power supply voltage characteristic of the output circuit with the integrator is described.
【０００８】図８は前記積分器付き出力回路のブロック
図を示し、図９はその回路例を示す。また、図１０はそ
の各部の動作波形を示す。図８に示す積分器付比較器６
は、図９に示すトランジスタＱ1〜Ｑ8、第１定電流源１
０及びコンデンサＣ1で構成されている。また、バッフ
ァ７はトランジスタＱ9〜Ｑ13、第２定電流源１１及び
抵抗Ｒ１、Ｒ１によって構成されている。FIG. 8 shows a block diagram of the output circuit with an integrator, and FIG. 9 shows an example of the circuit. Further, FIG. 10 shows operation waveforms of the respective parts. Comparator 6 with integrator shown in FIG.
Are the transistors Q 1 to Q 8 and the first constant current source 1 shown in FIG.
0 and a capacitor C 1 . The buffer 7 is constituted by transistors Q 9 to Q 13, the second constant current source 11 and the resistor R1, R1.
【０００９】なお、積分器付比較器６において、トラン
ジスタＱ3とＱ4とで第１のカレントミラー１２が構成さ
れ、トランジスタＱ5とＱ6とで第２のカレントミラー１
３が、トランジスタＱ7とＱ8とで第３のカレントミラー
１４が構成されている。In the comparator with integrator 6, the transistors Q 3 and Q 4 form a first current mirror 12, and the transistors Q 5 and Q 6 form a second current mirror 1.
3, the third current mirror 14 is composed of the transistors Q 7 and Q 8 .
【００１０】上記の回路構成において、ＩＮ端子に信号
が入力されると、積分器付比較器６は、この入力信号と
予め設定された基準電圧Ｖrefとを比較し、基準電圧Ｖ
refよりも入力信号が大きければ、コンデンサＣ1を充電
し、小さければコンデンサＣ1を放電する。In the above circuit configuration, when a signal is input to the IN terminal, the integrator-equipped comparator 6 compares the input signal with a preset reference voltage V ref to obtain a reference voltage V ref.
If the input signal is larger than ref , the capacitor C 1 is charged, and if it is smaller, the capacitor C 1 is discharged.
【００１１】ここで、コンデンサＣ1を充放電する電流
は、第１定電流源１０で一定に定められているため、電
源電圧ＶCCが上昇し、ハイレベル出力電圧が高くなる
と、積分器付比較器６出力のパルス幅が短くなるという
問題がある。このため、パルスが連続した場合には、ハ
イレベル出力電圧とローレベル出力電圧とを正常に出力
できなくなる。Since the current for charging and discharging the capacitor C 1 is fixed by the first constant current source 10, when the power supply voltage V CC rises and the high level output voltage rises, an integrator is attached. There is a problem that the pulse width of the output of the comparator 6 becomes short. Therefore, when the pulse is continuous, the high level output voltage and the low level output voltage cannot be normally output.
【００１２】ここで、述べている赤外線通信用素子の出
力は通常マイコン（ディジタル）に接続される。マイコ
ンは、ハイレベルとローレベルを判別するためのスレッ
シュ電圧の入力仕様条件を持っており、その判別を満た
せなくなり、ハイレベルとローレベルの判別をできなく
なる結果、システムが正常に動作しなくなるという問題
を生じる。The output of the infrared communication element described here is usually connected to a microcomputer (digital). The microcomputer has the input specification condition of the threshold voltage for distinguishing between high level and low level, and the judgment cannot be satisfied. As a result, it is impossible to distinguish between high level and low level, and as a result, the system does not operate normally. Cause problems.
【００１３】以下にその詳細を図１０に基づき説明す
る。同図中のａは積分器付比較器６への入力信号の波形
を示し、ｂは基準電圧Ｖrefの波形を示す。また、同図
中のｃ−１は電源電圧ＶCCが３Ｖ（低電源電圧）の時の
積分器付比較器６の出力電圧の波形を示し、ｃ−２は電
源電圧ＶCCが５Ｖ（高電源電圧）の時の出力電圧の波形
を示す。同図からわかるように、高電源電圧時の出力電
圧のパルス幅ＰＷ−２は低電源電圧時の出力電圧のパル
ス幅ＰＷ−１に比べてかなり幅狭になっている。The details will be described below with reference to FIG. In the figure, a shows the waveform of the input signal to the comparator with integrator 6, and b shows the waveform of the reference voltage V ref . Further, c-1 in the figure shows a waveform of the output voltage of the comparator with integrator 6 when the power supply voltage V CC is 3 V (low power supply voltage), and c-2 shows the power supply voltage V CC of 5 V (high). The waveform of the output voltage at the power supply voltage) is shown. As can be seen from the figure, the pulse width PW-2 of the output voltage at the high power supply voltage is considerably narrower than the pulse width PW-1 of the output voltage at the low power supply voltage.
【００１４】このように、電源電圧の変化によってパル
ス幅が変動すると、通信のパフォーマンスの低下につな
がる。また、通信用素子である赤外線通信用素子の電源
電圧使用範囲を制約することになる。As described above, when the pulse width changes due to the change in the power supply voltage, the communication performance is deteriorated. In addition, the power supply voltage use range of the infrared communication device, which is a communication device, is restricted.
【００１５】本発明はこのような現状に鑑みてなされた
ものであり、電源電圧の変化による出力電圧のパルス幅
の変動を抑制することができる出力回路を提供すること
を目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide an output circuit capable of suppressing fluctuations in the pulse width of the output voltage due to changes in the power supply voltage.
【００１６】本発明の他の目的は、このような出力回路
を出力回路部に備えたことにより、通信のパフォーマン
スを低下させることなく、電源電圧の使用範囲が大きな
赤外線通信用素子を提供することにある。Another object of the present invention is to provide an infrared communication device having a large power supply voltage range without deteriorating communication performance by providing such an output circuit in the output circuit section. It is in.
【００１７】[0017]
【課題を解決するための手段】本発明の出力回路は、一
方入力端子が基準電圧に接続され、他方入力端子に信号
が入力される電流出力型の差動増幅器の出力に容量が接
続され、該差動増幅器が該基準電圧と該信号の差に応じ
て出力する出力電流により該容量の充放電を行い、その
積分電圧波形をバッファを通して出力する出力回路にお
いて、前記差動増幅器の出力電流を電源電圧の値に応じ
て調整することにより、該出力の出力波形の立上がり時
間及び立下がり時間を調整する立上がり／立下がり時間
調整回路が設けられており、前記立上がり／立下がり時
間調整回路は、前記電源電圧が設定値を越えると前記差
動増幅器の電流を増加させて前記立上がり時間及び立下
がり時間が早くなるように調整しており、そのことによ
り上記目的が達成される。In the output circuit of the present invention, one input terminal is connected to a reference voltage and the other input terminal is connected to the output of a current output type differential amplifier, and a capacitor is connected to the output. The differential amplifier responds to the difference between the reference voltage and the signal
In the output circuit which charges and discharges the capacitance by the output current output by the output and outputs the integrated voltage waveform through the buffer, the output current of the differential amplifier is changed according to the value of the power supply voltage.
By adjust it, rise / fall time adjusting circuit for adjusting the rising time and falling time of the output waveform of the output is provided, when the rising / falling
When the power supply voltage exceeds the set value,
The rise time and fall time are increased by increasing the current of the dynamic amplifier.
The sharpening time is adjusted so that the above-mentioned object can be achieved.
【００１８】[0018]
【００１９】[0019]
【００２０】また、本発明の赤外線通信用素子は、出力
回路部が請求項１〜請求項３のいずれかに記載の出力回
路によって構成されており、そのことにより上記目的が
達成される。Further, in the infrared communication device of the present invention, the output circuit section is constituted by the output circuit according to any one of claims 1 to 3, whereby the above object is achieved.
【００２１】以下に本発明の作用を後述の実施形態を示
す図２及び図３に基づき説明する。立上がり時間／立下
がり時間調整回路８の２つのトランジスタＱ107，Ｑ108
はトランジスタ電流源Ｑ204の電流Ｉ1と同じ電流値
Ｉ2、Ｉ3を供給している。即ち、Ｉ1＝Ｉ2＝Ｉ3の関係
が成立する。このため、通常は電流値Ｉ2とＩ3が打ち消
し合って、電流Ｉ1だけで積分器付比較器６が動作する
ため、その出力の立上り時間ｔrise及び立下り時間ｔ
fallは、下記（１）式で表される。The operation of the present invention will be described below with reference to FIGS. 2 and 3 showing an embodiment to be described later. Two transistors Q 107 and Q 108 of the rise time / fall time adjustment circuit 8
Supplies the same current values I 2 and I 3 as the current I 1 of the transistor current source Q 204 . That is, the relationship of I 1 = I 2 = I 3 is established. For this reason, the current values I 2 and I 3 normally cancel each other out, and the comparator with integrator 6 operates only with the current I 1. Therefore, the rise time t rise and the fall time t of the output are increased.
fall is represented by the following equation (1).
【００２２】
ｔrise＝ｔfall＝（Ｃ1×ΔＶ）／Ｉ1 …（１）
但し、積分器付比較器６の充電時間／放電時間＝出力の
立上り／立下り時間積分器付比較器６の充電電流＝放電
電流＝Ｉ1とした。T rise = t fall = (C 1 × ΔV) / I 1 (1) However, charge time / discharge time of comparator 6 with integrator = rise / fall time of output comparator 6 with integrator Charging current = discharging current = I 1 .
【００２３】ここで、図２に示すように、トランジスタ
Ｑ107のエミッタはトランジスタＱ106のコレクタに接続
されており、電源電圧が予め設定されている電圧Ｖonを
越えると、トランジスタＱ106に電流Ｉ4が流れ、電流Ｉ
4とトランジスタＱ107のエミッタに接続された抵抗Ｒ
103による電圧降下によりトランジスタＱ107のべース・
エミッタ間電圧（ＶBE）が圧縮され、電流Ｉ3が減少す
る。Here, as shown in FIG. 2, the emitter of the transistor Q 107 is connected to the collector of the transistor Q 106 , and when the power supply voltage exceeds a preset voltage V on , a current flows through the transistor Q 106 . I 4 flows, current I
4 and resistor R connected to the emitter of transistor Q 107
Due to the voltage drop by 103, the base of transistor Q 107
The emitter-to-emitter voltage (V BE ) is compressed and the current I 3 decreases.
【００２４】この結果、電流Ｉ2とＩ3とのバランスがＩ
2＞Ｉ3と崩れるため、電源電圧がＶonを越えた時の出力
の立上り時間ｔrise及び立下り時間ｔfallは、下記
（２）式で表される。As a result, the balance between the currents I 2 and I 3 is I
Since 2 > I 3 collapses, the rise time t rise and fall time t fall of the output when the power supply voltage exceeds V on are represented by the following equation (2).
【００２５】
ｔrise＝ｔfall＝（Ｃ1×ΔＶ）／（Ｉ1＋Ｉ2−Ｉ3） …（２）
この（２）式と上記（１）式とを比較してみれば明かな
ように、（１）式及び（２）式の分母に相当する積分器
付比較器６の電流値は、（２）式の方が（１）式よりも
大きくなっている。T rise = t fall = (C 1 × ΔV) / (I 1 + I 2 −I 3 ) ... (2) It will be apparent by comparing this equation (2) with the above equation (1). In addition, the current value of the comparator with integrator 6 corresponding to the denominator of the equations (1) and (2) is larger in the equation (2) than in the equation (1).
【００２６】この結果、出力の立上がり時間ｔrise及び
立下がり時間ｔfallは（１）式の場合よりも早くなる。As a result, the output rise time t rise and the output fall time t fall are faster than in the case of the equation (1).
【００２７】よって、本発明の出力回路によれば、図３
に示す波形のように電源電圧ＶCCが高くなっても、立上
がり時間／立下がり時間調整回路８によって出力の立上
り時間ｔrise及び立下り時間ｔfallが早くなる、即ち、
波形の傾きが急峻となるよう調整されるため、低電源電
圧時と同じパルス幅を出力することができる。Therefore, according to the output circuit of the present invention, as shown in FIG.
Even if the power supply voltage V CC becomes high as shown in the waveform, the rising time / falling time adjusting circuit 8 accelerates the rising time t rise and the falling time t fall of the output, that is,
Since the slope of the waveform is adjusted to be steep, it is possible to output the same pulse width as when the power supply voltage is low.
【００２８】このように、本発明の出力回路は、出力の
立上り時間及び立下り時間を調整する立上がり時間／立
下がり時間調整回路を備えているため、電源電圧ＶCCの
変化によるパルス幅の変動を抑制することができる。こ
の結果、本発明によれば、回路の電源電圧の使用範囲を
拡大できる。As described above, since the output circuit of the present invention is provided with the rise time / fall time adjusting circuit for adjusting the rise time and fall time of the output, the fluctuation of the pulse width due to the change of the power supply voltage V CC. Can be suppressed. As a result, according to the present invention, the use range of the power supply voltage of the circuit can be expanded.
【００２９】上記調整は、一例として、電源電圧ＶCCが
設定値を越えると積分器付比較器（差動増幅器）の電流
を増加させて立上がり時間及び立下がり時間が早くなる
ように調整することによって実現できる。As an example of the above adjustment, when the power supply voltage V CC exceeds a set value, the current of the comparator with an integrator (differential amplifier) is increased so that the rise time and the fall time are shortened. Can be realized by
【００３０】また、本発明の赤外線通信用素子は、この
ような特長を有する出力回路を出力回路部に備えてお
り、電源電圧変化によるパルス幅変動が抑制されるた
め、通信のパフォーマンスを低下させることなく、電源
電圧の使用範囲の広い赤外線通信用素子を実現できる。Further, the infrared communication device of the present invention is provided with the output circuit having such features in the output circuit section, and the fluctuation of the pulse width due to the change of the power supply voltage is suppressed, so that the communication performance is deteriorated. In this way, it is possible to realize an infrared communication device with a wide power supply voltage range.
【００３１】[0031]
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき具体的に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be specifically described below with reference to the drawings.
【００３２】（出力回路の実施形態）図１及び図２は本
発明出力回路の実施形態を示す。但し、図１は本発明出
力回路のブロック図であり、図２はその回路構成例を示
す。(Embodiment of Output Circuit) FIGS. 1 and 2 show an embodiment of the output circuit of the present invention. However, FIG. 1 is a block diagram of the output circuit of the present invention, and FIG. 2 shows an example of the circuit configuration.
【００３３】図１に示すように、本実施形態の出力回路
は図８に示す従来の出力回路とは、立上がり／立下がり
時間調整回路８を付加した点のみが異なっている。ここ
で、立上がり／立下がり時間調整回路８は電源電圧が予
め設定された電圧を越えると、積分器付比較器６の電流
を増加させ、これにより、その出力の立上り／立下り時
間が早くなるように調整する機能を有する。As shown in FIG. 1, the output circuit of this embodiment is different from the conventional output circuit shown in FIG. 8 only in that a rise / fall time adjusting circuit 8 is added. Here, the rise / fall time adjusting circuit 8 increases the current of the comparator with integrator 6 when the power supply voltage exceeds a preset voltage, whereby the rise / fall time of its output is shortened. Have the function of adjusting so.
【００３４】以下にその詳細を図２に基づき説明する。
本実施形態の出力回路の構成要素である積分器付比較器
６は、トランジスタＱ1〜Ｑ8、トランジスタＱ204等に
よって構成されている。The details will be described below with reference to FIG.
The comparator with integrator 6, which is a constituent element of the output circuit of the present embodiment, includes transistors Q 1 to Q 8 , a transistor Q 204, and the like.
【００３５】ここで、トランジスタＱ204を図９の第１
定電流源１０に相当するものであると考えると、トラン
ジスタＱ1〜Ｑ8及びコンデンサＣ1で構成される部分は
従来例と同じであり、従来例と異なるのは、トランジス
タＱ107，Ｑ108の電流源が付加されている部分である。
なお、トランジスタＱ107，Ｑ108は立上がり時間／立下
がり時間調整回路８の回路構成要素である。Here, the transistor Q 204 is replaced with the first transistor in FIG.
Considering that it corresponds to the constant current source 10, the portion formed by the transistors Q 1 to Q 8 and the capacitor C 1 is the same as the conventional example, and the difference from the conventional example is that the transistors Q 107 and Q 108. This is the part to which the current source of is added.
The transistors Q 107 and Q 108 are circuit components of the rise time / fall time adjusting circuit 8.
【００３６】また、同図に示すように、バッファ７は図
９に示す従来例と同様であり、対応する部分に同一の符
号を付してある。立上がり時間／立下がり時間調整回路
８は、トランジスタＱ101〜Ｑ108及び抵抗Ｒ101〜Ｒ103
によって構成されている。Further, as shown in the figure, the buffer 7 is the same as the conventional example shown in FIG. 9, and the corresponding parts are designated by the same reference numerals. The rise time / fall time adjusting circuit 8 includes transistors Q 101 to Q 108 and resistors R 101 to R 103.
It is composed by.
【００３７】図９の従来例同様に、トランジスタＱ3と
Ｑ4とで第１のカレントミラー１２が構成され、トラン
ジスタＱ5とＱ6とで第２のカレントミラー１３が、トラ
ンジスタＱ7とＱ8とで第３のカレントミラー１４が構成
されている。加えて、この出力回路では、立上がり時間
／立下がり時間調整回路８のトランジスタＱ104とＱ105
とで第４のカレントミラー１５が構成され、電流源のト
ランジスタＱ201とＱ202とで第５のカレントミラー１６
が、トランジスタＱ203とＱ204とで第６のカレントミラ
ー１７が構成される。As in the conventional example of FIG. 9, the transistors Q 3 and Q 4 form a first current mirror 12, the transistors Q 5 and Q 6 form a second current mirror 13, and the transistors Q 7 and Q 4. A third current mirror 14 is constituted by 8 and. In addition, in this output circuit, the transistors Q 104 and Q 105 of the rise time / fall time adjusting circuit 8 are provided.
Constitutes a fourth current mirror 15, and the current source transistors Q 201 and Q 202 form a fifth current mirror 16.
However, the transistors Q 203 and Q 204 form a sixth current mirror 17.
【００３８】上記の回路構成において、立上がり時間／
立下がり時間調整回路８の２つのトランジスタＱ107，
Ｑ108はトランジスタ電流源Ｑ204の電流Ｉ1と同じ電流
値Ｉ2、Ｉ3を供給している。即ち、Ｉ1＝Ｉ2＝Ｉ3の関
係が成立する。このため、通常は電流値Ｉ2とＩ3が打ち
消し合って、電流Ｉ1だけで積分器付比較器６が動作す
るため、その出力の立上り時間ｔrise及び立下り時間ｔ
fallは、下記（１）式で表される。In the above circuit configuration, the rise time /
Two transistors Q 107 of the fall time adjustment circuit 8,
Q 108 supplies the same current values I 2 and I 3 as the current I 1 of the transistor current source Q 204 . That is, the relationship of I 1 = I 2 = I 3 is established. Therefore, the current values I 2 and I 3 usually cancel each other out, and the comparator 6 with an integrator operates only with the current I 1 , so that the rise time t rise and the fall time t of the output thereof are
fall is represented by the following equation (1).
【００３９】
ｔrise＝ｔfall＝（Ｃ1×ΔＶ）／Ｉ1 …（１）
但し、積分器付比較器６の充電時間／放電時間＝出力の
立上り／立下り時間積分器付比較器６の充電電流＝放電
電流＝Ｉ1とした。T rise = t fall = (C 1 × ΔV) / I 1 (1) However, charge time / discharge time of comparator 6 with integrator = rise / fall time of output comparator 6 with integrator Charging current = discharging current = I 1 .
【００４０】ここで、図２に示すように、トランジスタ
Ｑ107のエミッタはトランジスタＱ106のコレクタに接続
されており、電源電圧が予め設定されている電圧Ｖonを
越えると、トランジスタＱ106に電流Ｉ4が流れ、電流Ｉ
4とトランジスタＱ107のエミッタに接続された抵抗Ｒ
103による電圧降下によりトランジスタＱ107のべース・
エミッタ間電圧（ＶBE）が圧縮され、電流Ｉ3が減少す
る。Here, as shown in FIG. 2, the emitter of the transistor Q 107 is connected to the collector of the transistor Q 106 , and when the power supply voltage exceeds a preset voltage V on , a current flows through the transistor Q 106 . I 4 flows, current I
4 and resistor R connected to the emitter of transistor Q 107
Due to the voltage drop by 103, the base of transistor Q 107
The emitter-to-emitter voltage (V BE ) is compressed and the current I 3 decreases.
【００４１】この結果、電流Ｉ2とＩ3とのバランスがＩ
2＞Ｉ3と崩れるため、電源電圧がＶonを越えた時の出力
の立上り時間ｔrise及び立下り時間ｔfallは、下記
（２）式で表される。As a result, the balance between the currents I 2 and I 3 is I
Since 2 > I 3 collapses, the rise time t rise and fall time t fall of the output when the power supply voltage exceeds V on are represented by the following equation (2).
【００４２】
ｔrise＝ｔfall＝（Ｃ1×ΔＶ）／（Ｉ1＋Ｉ2−Ｉ3） …（２）
この（２）式と上記（１）式とを比較してみれば明かな
ように、（１）式及び（２）式の分母に相当する積分器
付比較器６の電流値は、（２）式の方が（１）式よりも
大きくなっている。T rise = t fall = (C 1 × ΔV) / (I 1 + I 2 −I 3 ) ... (2) It will be apparent by comparing this equation (2) with the above equation (1). In addition, the current value of the comparator with integrator 6 corresponding to the denominator of the equations (1) and (2) is larger in the equation (2) than in the equation (1).
【００４３】この結果、出力の立上がり時間ｔrise及び
立下がり時間ｔfallは（１）式の場合よりも早くなる。As a result, the output rise time t rise and the output fall time t fall are faster than in the case of the equation (1).
【００４４】よって、本実施形態の出力回路によれば、
図３に示す波形のように電源電圧ＶCCが高くなっても、
立上がり時間／立下がり時間調整回路８によって出力の
立上り時間ｔrise及び立下り時間ｔfallが早くなる、即
ち、波形の傾きが急峻となるよう調整されるため、低電
源電圧時と同じパルス幅を出力することができる。Therefore, according to the output circuit of this embodiment,
Even if the power supply voltage V CC becomes high as shown in the waveform of FIG.
The rise time / fall time adjusting circuit 8 adjusts the output rise time t rise and the fall time t fall so as to be fast, that is, the slope of the waveform becomes steep, so that the same pulse width as that at the low power supply voltage is set. Can be output.
【００４５】詳細な回路動作の説明として、上述の予め
設定された電圧Ｖonは、図２の回路構成より下記（３）
式で表される。As a detailed description of the circuit operation, the above-mentioned preset voltage V on is the following (3) from the circuit configuration of FIG.
It is represented by a formula.
【００４６】
Ｖon＝３ＶBE＋（Ｒ101＋Ｒ102）×ＶBE／Ｒ102 …（３）
但し、３ＶBE＝ＶBE（Ｑ101）＋ＶBE（Ｑ102）＋Ｖ
BE（Ｑ103）
今、ＶBE＝０．７Ｖ、Ｒ101＝７０ｋΩ、Ｒ102＝３０ｋ
Ωとすると、Ｖonは約４．４Ｖとなり、電源電圧ＶCCが
４．４Ｖを越えると、立上がり時間／立下がり時間調整
回路８が動作することとなる。V on = 3V BE + (R 101 + R 102 ) × V BE / R 102 (3) However, 3V BE = V BE (Q 101 ) + V BE (Q 102 ) + V
BE (Q 103 ) Now, V BE = 0.7V, R 101 = 70kΩ, R 102 = 30k
If it is Ω, V on becomes about 4.4 V, and if the power supply voltage V CC exceeds 4.4 V, the rise time / fall time adjusting circuit 8 operates.
【００４７】次に、電流Ｉ3をスイッチするためのトラ
ンジスタＱ106を流れる電流Ｉ4は、下記（４）式で表さ
れ、（４）式中のＩ5，Ｉ6は下記（５）式，（６）式で
表される。Next, the current I 4 flowing through the transistor Q 106 for switching the current I 3 is expressed by the following formula (4), and I 5 and I 6 in the formula (4) are expressed by the following formula (5). , (6).
【００４８】Ｉ4＝Ｉ5−Ｉ6 …（４）
Ｉ5＝（ＶCC−４ＶBE）／Ｒ101 …（５）
Ｉ6＝ＶBE／Ｒ102 …（６）
図４は本発明出力回路と上記従来の出力回路における出
力の立上り時間及び立下り時間の電源電圧依存特性のシ
ミュレーション結果を示す。図４より、従来の出力回路
では積分器の充放電電流が一定のため、電源電圧ＶCCの
上昇に比例して出力の立上り時間及び立下り時間が長く
（遅く）なってくるが、本発明の出力回路では上述のよ
うに積分器付比較器６の充放電電流を電源電圧ＶCCの変
動に応じて変化させるため、電源電圧の変化に対してほ
ぼ一定の立上り時間及び立下り時間を実現することがで
きる。I 4 = I 5 -I 6 (4) I 5 = (V CC -4V BE ) / R 101 (5) I 6 = V BE / R 102 (6) FIG. 4 shows the output of the present invention. The simulation result of the power supply voltage dependence characteristic of the rise time and the fall time of the output in the circuit and the conventional output circuit is shown. From FIG. 4, since the charge / discharge current of the integrator is constant in the conventional output circuit, the rise time and the fall time of the output become longer (slower) in proportion to the rise of the power supply voltage V CC. In the above output circuit, since the charging / discharging current of the integrator-equipped comparator 6 is changed according to the fluctuation of the power supply voltage V CC as described above, almost constant rise time and fall time are realized with respect to the change of the power supply voltage. can do.
【００４９】（本発明赤外線通信用素子の実施形態）図
５は本発明赤外線通信用素子の実施形態を示す。同図に
示すように、本発明の赤外線通信用素子は、その出力回
路部に上述の立上がり時間／立下がり時間調整回路８を
付加したものであり、この点のみが、図６に示す従来の
赤外線通信用素子とは異なっている。なお、図６と対応
する部分には同一の符号を付してある。(Embodiment of Infrared Communication Element of the Present Invention) FIG. 5 shows an embodiment of the infrared communication element of the present invention. As shown in the figure, the infrared communication device of the present invention has the above-mentioned rise time / fall time adjusting circuit 8 added to its output circuit section. It is different from the infrared communication device. The parts corresponding to those in FIG. 6 are designated by the same reference numerals.
【００５０】この赤外線通信用素子によれば、立上がり
時間／立下がり時間調整回路８が電源電圧ＶCCの変化に
対するパルス幅の変動を抑制するので、通信のパフォー
マンスを低下させることなく、電源範囲の使用範囲が大
きな赤外線通信用素子を実現できる。According to this infrared communication device, the rise time / fall time adjusting circuit 8 suppresses the fluctuation of the pulse width with respect to the change of the power supply voltage V CC , so that the power supply range can be maintained without degrading the communication performance. It is possible to realize an infrared communication device having a wide range of use.
【００５１】[0051]
【発明の効果】以上の本発明出力回路によれば、出力の
立上り時間及び立下り時間を調整する立上がり時間／立
下がり時間調整回路を備えているため、電源電圧ＶCCの
変化によるパルス幅の変動を抑制することができる。こ
の結果、本発明によれば、回路の電源電圧の使用範囲を
拡大できる。According to the output circuit of the present invention described above, since the rise time / fall time adjusting circuit for adjusting the rise time and the fall time of the output is provided, the pulse width due to the change of the power supply voltage V CC is reduced. Fluctuations can be suppressed. As a result, according to the present invention, the use range of the power supply voltage of the circuit can be expanded.
【００５２】また、本発明の赤外線通信用素子は、この
ような特長を有する出力回路を出力回路部に備えてお
り、電源電圧変化によるパルス幅変動が抑制されるた
め、通信のパフォーマンスを低下させることなく、電源
電圧の使用範囲の広い赤外線通信用素子を実現できる。Further, the infrared communication device of the present invention is provided with the output circuit having such features in the output circuit section, and the fluctuation of the pulse width due to the change of the power supply voltage is suppressed, so that the communication performance is deteriorated. In this way, it is possible to realize an infrared communication device with a wide power supply voltage range.
【図１】本発明出力回路を示すブロック図。FIG. 1 is a block diagram showing an output circuit of the present invention.
【図２】本発明出力回路の回路構成例を示す回路図。FIG. 2 is a circuit diagram showing a circuit configuration example of an output circuit of the present invention.
【図３】本発明出力回路の効果を説明するための電圧波
形図。FIG. 3 is a voltage waveform diagram for explaining the effect of the output circuit of the present invention.
【図４】本発明出力回路と従来の出力回路における出力
の立上り時間及び立下り時間の電源電圧依存特性のシミ
ュレーション結果を示すグラフ。FIG. 4 is a graph showing a simulation result of power supply voltage dependence characteristics of output rise time and output fall time in the output circuit of the present invention and the conventional output circuit.
【図５】本発明赤外線通信用素子のブロック図。FIG. 5 is a block diagram of an infrared communication device of the present invention.
【図６】赤外線通信用素子の従来例を示すブロック図。FIG. 6 is a block diagram showing a conventional example of an infrared communication device.
【図７】図６の赤外線通信用素子の各部における動作波
形を示す波形図。7 is a waveform diagram showing operation waveforms at various parts of the infrared communication device shown in FIG.
【図８】積分器付き出力回路の従来例を示す回路図。FIG. 8 is a circuit diagram showing a conventional example of an output circuit with an integrator.
【図９】図８の積分器付き出力回路の回路構成例を示す
回路図。9 is a circuit diagram showing a circuit configuration example of an output circuit with an integrator in FIG.
【図１０】図８の積分器付き出力回路の問題点を説明す
るための電圧波形図。10 is a voltage waveform diagram for explaining problems of the output circuit with an integrator in FIG.
１ フォトダイオード
２ 第１増幅器
３ 第２増幅器
４ ピークホールド回路
５ 第１比較器
６ 積分器付比較器（第２比較器）
７ バッファ
８ 立上がり時間／立下がり時間調整回路
Ｑ1〜Ｑ13，Ｑ101〜Ｑ108，Ｑ201〜Ｑ204 トランジス
タ
Ｒ1，Ｒ2，Ｒ101〜Ｒ103，Ｒ201，Ｒ202 抵抗1 photodiode 2 first amplifier 3 second amplifier 4 peak hold circuit 5 first comparator 6 integrator with comparator (second comparator) 7 buffer 8 rising time / falling time adjusting circuit Q 1 to Q 13, Q 101 ~Q 108, Q 201 ~Q 204 transistor R 1, R 2, R 101 ~R 103, R 201, R 202 resistance
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 文孝 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平８−125693（ＪＰ，Ａ) 特開 平６−164360（ＪＰ，Ａ) 特開 平４−284757（ＪＰ，Ａ) 特開 平４−348613（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/02 H04L 25/02 303 H03K 19/0175 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Fumitaka Nakamura, 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Prefecture Sharp Corporation (56) References JP-A-8-125693 (JP, A) JP-A-6- 164360 (JP, A) JP-A-4-284757 (JP, A) JP-A-4-348613 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H04L 25/02 H04L 25 / 02 303 H03K 19/0175
Claims (2)
方入力端子に信号が入力される電流出力型の差動増幅器
の出力に容量が接続され、該差動増幅器が該基準電圧と
該信号の差に応じて出力する出力電流により該容量の充
放電を行い、その積分電圧波形をバッファを通して出力
する出力回路において、前記差動増幅器の出力電流を電
源電圧の値に応じて調整することにより、該出力の出力
波形の立上がり時間及び立下がり時間を調整する立上が
り／立下がり時間調整回路が設けられており、 前記立上
がり／立下がり時間調整回路は、前記電源電圧が設定値
を越えると前記差動増幅器の電流を増加させて前記立上
がり時間及び立下がり時間が早くなるように調整する、
出力回路。1. A capacitance is connected to the output of a current output type differential amplifier, one input terminal of which is connected to a reference voltage and the other input terminal of which a signal is input, and the differential amplifier is connected to the reference voltage and the signal. In the output circuit that charges and discharges the capacitance by the output current output according to the difference between the two, and outputs the integrated voltage waveform through the buffer, the output current of the differential amplifier is charged.
By adjusting in accordance with the value of the source voltage, and the rising / falling time adjusting circuit is provided to adjust the rise time and fall time of the output waveform of the output, the startup
For the sharpness / fall time adjustment circuit, the power supply voltage is set to the set value.
Exceeds the current, the current of the differential amplifier is increased to
Adjust so that the rise time and fall time are faster,
Output circuit.
によって構成されている赤外線通信用素子。2. An infrared communication device in which the output circuit section is constituted by the output circuit according to claim 1 .
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07287198A JP3483112B2 (en) | 1998-03-20 | 1998-03-20 | Output circuit and infrared communication element provided with the output circuit |
| TW087113383A TW391084B (en) | 1997-09-29 | 1998-08-14 | Data communication receiving element |
| EP98306590A EP0905894B1 (en) | 1997-09-29 | 1998-08-18 | Data receiver using waveform shaping |
| US09/135,686 US6147533A (en) | 1997-09-29 | 1998-08-18 | Data communication receiving elements |
| DE69839720T DE69839720D1 (en) | 1997-09-29 | 1998-08-18 | Signal-shaping data receiver |
| CNB981185258A CN1138356C (en) | 1997-09-29 | 1998-08-28 | Data communication receiving element |
| KR1019980035413A KR100279687B1 (en) | 1997-09-29 | 1998-08-29 | Receiver for Data Communication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07287198A JP3483112B2 (en) | 1998-03-20 | 1998-03-20 | Output circuit and infrared communication element provided with the output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11275159A JPH11275159A (en) | 1999-10-08 |
| JP3483112B2 true JP3483112B2 (en) | 2004-01-06 |
Family
ID=13501829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07287198A Expired - Fee Related JP3483112B2 (en) | 1997-09-29 | 1998-03-20 | Output circuit and infrared communication element provided with the output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3483112B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8189692B2 (en) | 2006-09-19 | 2012-05-29 | Panasonic Corporation | Signal transmitter apparatus provided with signal correction circuit for suppressing radiation of electromagnetic waves between transmission lines |
| JP5206594B2 (en) * | 2009-06-05 | 2013-06-12 | 富士通セミコンダクター株式会社 | Voltage adjusting circuit and display device driving circuit |
-
1998
- 1998-03-20 JP JP07287198A patent/JP3483112B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11275159A (en) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002073912A2 (en) | Line driver with slew-rate control | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| JP3483112B2 (en) | Output circuit and infrared communication element provided with the output circuit | |
| US7248634B2 (en) | Integrated circuit for transceiver device with means for suppressing superimposed noise and for generating a more accurate output signal | |
| US20040155683A1 (en) | Methods and systems for providing load-adaptive output current drive | |
| JP2882316B2 (en) | Data communication device | |
| US4052645A (en) | Vertical deflection circuit | |
| JP4030291B2 (en) | Voltage supply circuit | |
| US6087736A (en) | Communication system for vehicle | |
| EP0480410A2 (en) | Infrared ray receiving circuit | |
| KR100279687B1 (en) | Receiver for Data Communication | |
| US6246734B1 (en) | Vehicle communication system | |
| JP3214196B2 (en) | Light receiving circuit for AV optical space transmission | |
| GB2091962A (en) | Volume control circuit | |
| US5530388A (en) | Parabolic current generator for use with a low noise communication bus driver | |
| JP3036756B2 (en) | Oscillation circuit | |
| JPH06244801A (en) | Optical receiver | |
| JP3006211B2 (en) | Phototransistor light receiving circuit | |
| JPH0334025B2 (en) | ||
| JP3259117B2 (en) | Detection circuit | |
| JP3701898B2 (en) | Automatic threshold control circuit | |
| JP2915620B2 (en) | Gamma correction circuit | |
| JP2910526B2 (en) | Optical signal detection circuit | |
| JP2621418B2 (en) | Telephone | |
| JP3471615B2 (en) | Receiver element for data communication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |