JP3481751B2 - Drive device for DC motor - Google Patents
Drive device for DC motorInfo
- Publication number
- JP3481751B2 JP3481751B2 JP28366695A JP28366695A JP3481751B2 JP 3481751 B2 JP3481751 B2 JP 3481751B2 JP 28366695 A JP28366695 A JP 28366695A JP 28366695 A JP28366695 A JP 28366695A JP 3481751 B2 JP3481751 B2 JP 3481751B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- motor
- transistor
- level
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、直流モータの駆動
装置に関する。
【0002】
【従来の技術】図5は、典型的な駆動回路10の電気的
構成を示す回路図である。以下、図5を参照する。従来
から自動ドアを駆動する分野などにおいて、例として3
相の直流ブラシレスモータ(以下、モータ)1が用いら
れている。このようなモータ1において、固定子2とし
て3n個、例として3個のコイル3、4、5を備え、回
転子6として周方向にN極とS極とが交互に着磁され、
例として2つの磁極を有する永久磁石が用いられてい
る。また、このモータ1には、例として3つのホール素
子等からなる磁極検出素子7が設けられ、モータ1の回
転数を検出している。また、コイル3〜5に駆動用の電
流を供給するトランジスタ(以下、上段トランジスタと
称することがある)と、コイル2〜4からの電流が流れ
込むトランジスタ(以下、下段トランジスタと称するこ
とがある)とを、各コイル3〜5毎に有するインバータ
回路8が用いられる。
【0003】前記3相モータに用いられるインバータ回
路8では、上段及び下段で各3個のトランジスタQ1、
Q2、Q3、Q4、Q5、Q6(以下、総称して符号Q
で示す場合がある)が用いられ、トランジスタQ1、Q
2、Q3、Q4、Q5、Q6には、各トランジスタQ
1、Q2、Q3、Q4、Q5、Q6のソース側をカソー
ドとするダイオードD1、D2、D3、D4、D5、D
6が、各トランジスタQ1、Q2、Q3、Q4、Q5、
Q6とそれぞれ並列に接続されている。また、上段のト
ランジスタQ1、Q2、Q3と下段のトランジスタQ
4、Q5、Q6との間には、直流電源9が設けられてい
る。
【0004】前記磁極検出素子7からの検出信号PS
は、モータ1の回転数を制御する駆動制御回路(図示せ
ず)に入力され、この駆動制御回路は、前記検出信号P
Sと、予め定める回転数に対応する速度信号とに基づい
て、振幅変調されたパルス信号を発生する。このパルス
信号によって、モータ1の回転数が前記予め定める回転
数に一致するように、前記インバータ回路7の各トラン
ジスタQがオン/オフ駆動される。
【0005】図6は、従来のモータ駆動装置の動作を説
明するタイミングチャートである。図6(1)〜(3)
は、前記磁極検出素子からの各相毎の検出信号PSU、
PSV、PSWを示し、図6(4)〜(6)は上段のト
ランジスタに入力される駆動制御信号UH、VH、WH
を示し、図6(7)〜(9)は下段のトランジスタに入
力される駆動制御信号UL、VL、WLを示し、図6
(10)は駆動制御回路において発生される前記振幅変
調用の変調信号PWMを示し、図6(11)はモータに
関連して発生される基準パルスPGを示す。
【0006】この従来技術の駆動制御回路では、図6に
示されるように、各相毎に6ステップ120度通電方式
でモータが駆動される。更に、この制御方式は、いわゆ
る片サイドチョッパ形である。即ち、例としてU相の駆
動に着目すると、上段のU相トランジスタを導通させる
とき、駆動制御回路からは、全導通期間に亘ってハイレ
ベルを維持し、全遮断期間に亘ってローレベルを維持す
る駆動制御信号UHがU相トランジスタに出力され、ま
た、全導通期間に亘って前記変調信号PWMと同一周期
のパルス状の信号であり、全遮断期間に亘ってローレベ
ルを維持する駆動制御信号ULが下段のU相トランジス
タに出力される。
【0007】
【発明が解決しようとする課題】従来の駆動方式におい
て、トランジスタの導通期間にパルス状駆動信号を出力
する制御は、下段のトランジスタに関してのみ行われ、
上段のトランジスタに対しては全導通期間に亘ってハイ
レベルを維持する制御が行われている。なお、上下段の
トランジスタを逆に動作する場合もある。
【0008】従って、U相の上段のトランジスタQ1を
導通状態から遮断状態に切り替え、V相の下段のトラン
ジスタQ5を遮断状態から導通状態に切り換えた後の図
6の例えば、期間3−4の切替え期間(以下、期間Aと
いう)において、インバータ回路7及びモータ1に流れ
る電流は、ダイオードD4→U相のコイル3→W相のコ
イル5→ダイオードD3の経路で流れることになる。こ
れにより、前記U相のコイル3に負電位が発生し、W相
のコイル5に正電位が発生する。
【0009】前記期間Aの直前の期間では、U相の上段
のトランジスタQ1は導通状態でコイル3は正電位であ
り、V相の下段のトランジスタQ5は遮断状態でコイル
5は負電位である。従って、U相の上段のトランジスタ
Q1を導通状態から遮断状態に切り替え、V相の下段の
トランジスタQ5を遮断状態から導通状態に切り換える
タイミングの前後において、コイル3、5の電位がそれ
ぞれ反転し、モータ1に大きな過渡電流が流れることに
なる。このような現象は、いずれのコイル3〜5におい
ても同様に発生する。このため、モータ1のコイルに流
れる電流の変化が極めて大きくなり、モータ1における
騒音や振動の原因となるという問題点がある。
【0010】本発明は、上記問題点を解決しようとして
成されたものであり、その目的は、モータを駆動するス
イッチ素子の遮断状態から導通状態への切り替わり時に
おけるモータのコイルにおける電流変化を抑制し、モー
タの騒音や振動を低下するようにした直流モータの駆動
装置を提供することである。
【0011】
【課題を解決するための手段】請求項1の発明の直流モ
ータの駆動装置は、複数相のコイルを有する直流モータ
の各相毎のコイルに、該直流モータを所定の回転数で回
転させる駆動信号をそれぞれ出力し、一方段のスイッチ
素子には正電位が接続され、他方段のスイッチ素子には
負電位が接続される複数段のスイッチ素子と、該複数段
のスイッチ素子から該駆動信号を出力せしめる駆動制御
信号を出力する駆動制御手段であって、該駆動制御手段
から該各段のいずれのスイッチ素子に出力される駆動制
御信号に関しても、該駆動制御信号は一方レベルのとき
対応するスイッチ素子を導通し、他方レベルのとき該対
応するスイッチ素子を遮断すると共に、該駆動信号は、
該対応するスイッチ素子を導通する導通期間と遮断する
遮断期間とを交互に有し、該導通期間の開始タイミング
から予め定める第1期間は該第1期間より短い期間で該
一方レベルと他方レベルとを繰り返し、該導通期間の残
余の第2期間では該一方レベルを持続するように定めら
れ、一方段の一つの該スイッチ素子の導通状態から遮断
状態への切り替わりタイミングは、該一方段の一つの該
スイッチ素子に対応する他方段の一つのスイッチ素子に
おける該第2期間の開始タイミング付近に選ばれてお
り、そのことによって、上記目的を達成することができ
る。
【0012】
【作用】請求項1の発明に従えば、直流モータを駆動す
る際に、直流モータの複数相のコイルの各相毎のコイル
に、直流モータを所定の回転数で回転させる駆動信号を
複数段のスイッチ素子からそれぞれ出力する。複数段の
スイッチ素子には、駆動制御手段から駆動制御信号が入
力され、前記駆動信号が出力される。このとき、駆動制
御手段から各段のいずれのスイッチ素子に出力される駆
動制御信号に関しても、駆動制御信号は一方レベルのと
き対応するスイッチ素子を導通し、他方レベルのとき該
対応するスイッチ素子を遮断すると共に、この駆動信号
は、前記対応するスイッチ素子を導通する導通期間と遮
断する遮断期間とを交互に有し、導通期間の開始タイミ
ングから予め定める第1期間は、この第1期間より短い
期間で一方レベルと他方レベルとを繰り返し、導通期間
の残余の第2期間では一方レベルを持続するように定め
られている。トランジスタが、導通期間の開始タイミン
グから予め定める第1期間では、この第1期間より短い
期間で一方レベルと他方レベルとを繰り返す制御は、前
記各段のいずれのトランジスタに対しても行われてい
る。
【0013】モータを駆動する際には、上段のトランジ
スタの一つを導通し、この下段のトランジスタの一つを
導通する。他のトランジスタは全て遮断される。また、
導通状態のトランジスタが遮断状態に切り替わるタイミ
ングは、このトランジスタからモータに流れる電流が流
入する他の一つのトランジスタにおける前記第2期間の
開始タイミング付近となる。このとき、導通状態から遮
断状態に切り替わるトランジスタが遮断状態に切り替わ
ったとき、前記他の一つのトランジスタが前記第2期間
において、一方レベルを維持する駆動信号により、導通
状態を維持する。このとき、前記一方段のスイッチ素子
に接続されているコイルには負電位が発生するが、他方
段のスイッチ素子には負電位が接続されているので、こ
の他方段のスイッチ素子に接続されているコイルには正
電位が発生しない。
【0014】従って、いずれのトランジスタに対応する
コイルに関しても、スイッチ素子の導通状態から遮断状
態への切り替わり時におけるモータのコイルにおける電
流変化量を抑制し、モータの騒音や振動を低下するよう
にした直流モータの駆動装置が実現される。
【0015】
【発明の実施の形態】本発明を実施例について以下に説
明する。
【0016】図1〜図4に本発明の一実施例を示す。
【0017】図1は本発明の一実施例のモータの駆動装
置21の電気的構成を示す回路図である。
【0018】図2は駆動装置21の一部分の回路図であ
る。
【0019】図3は駆動装置21の動作を説明するタイ
ムチャートである。
【0020】図4は駆動装置21の動作を説明する詳細
なタイムチャートである。
【0021】以下、図1及び図2を併せて参照する。
【0022】本実施例は、一例として自動ドアを走行駆
動するモータについて説明するが、本発明のモータの駆
動回路はこの例に限られるものではない。
【0023】本実施例のモータ22は、例として3相で
あって、3本のコイル23、24、25を有する固定子
26を備え、各コイル23、24、25は、駆動装置2
1からのU相、V相及びW相の駆動信号で駆動される。
【0024】本実施例では、コイル23、24、25に
臨んで、例としてホール素子などからなる3つの磁極検
出素子27が設けられ、図3(1)〜(3)に示される
検出信号PSU、PSV、PSW(以下、総称して符号
PSで示すことがある)を出力する。また、モータ22
は、一対の磁極を有する永久磁石などからなる回転子3
1を備える。
【0025】駆動装置21は、コイル23、24、25
に前記U相、V相及びW相駆動信号をそれぞれ供給する
インバータ回路28を備えている。インバータ回路28
には6つのトランジスタQ1、Q2、Q3、Q4、Q
5、Q6が設けられる。トランジスタQ1、Q2、Q3
のソースは直流電源29の正電位に接続される。トラン
ジスタQ1、Q2、Q3のドレインはトランジスタQ
4、Q5、Q6のソースに接続される。トランジスタQ
4、Q5、Q6のドレインは、直流電源29の負電位に
接続される。トランジスタQ1、Q4;Q2、Q5;Q
3、Q6の各接続点から図3(4)〜(9)に示される
前記U相、V相及びW相の駆動信号がそれぞれ取り出さ
れる。また、トランジスタQ1、Q2、Q3、Q4、Q
5、Q6には、各トランジスタQ1、Q2、Q3、Q
4、Q5、Q6のソース側をカソードとするダイオード
D1、D2、D3、D4、D5、D6が、各トランジス
タQ1、Q2、Q3、Q4、Q5、Q6とそれぞれ並列
に接続される。
【0026】上段の前記トランジスタQ1、Q2及びQ
3のゲートに図2(4)〜(6)に示される駆動制御信
号UH、VH、WHを入力し、下段のトランジスタQ
4、Q5、Q6のゲートに図3(7)〜(9)に示され
る駆動制御信号UL、VL、WLを入力する駆動制御回
路30が駆動装置21に設けられる。駆動制御信号U
H、VH、WLのタイミングは、図3(1)〜(3)に
も示されている。駆動制御回路30は、一定周期を有し
パルス変調に用いられる図3(10)に示される変調信
号PWMを発生するPWM発生回路31と、図3(1)
〜(3)のPSU,PSV,PSWを論理的に変換して
得られれる図3(11)に示される基準パルスPGを出
力するパルス発生回路32とを備えている。以下、各ト
ランジスタQ1、Q2、Q3、Q4、Q5、Q6を総称
してトランジスタQで示し、ダイオードD1、D2、D
3、D4、D5、D6を総称してダイオードDで示すこ
とがある。
【0027】駆動制御回路30は、前記磁極検出素子2
7からの検出信号PSと、PWM発生回路31からの変
調信号PWMと、パルス発生回路32からの基準パルス
PGとに基づいて、各トランジスタQの導通期間の開始
タイミングを検出する導通開始タイミング検出回路33
と、前記各信号PS、PWM、PGに基づいて、変調信
号PWMに同期した図3(4)〜(9)に示すパルス状
の信号を発生するパルス波形発生回路34と、図3
(4)〜(9)に示すハイレベルまたはローレベルの一
定レベルの信号を発生する一定レベル発生回路35とを
備えている。パルス波形発生回路34からのパルス信号
と一定レベル発生回路35からの一定レベル信号とは、
切り換えスイッチ部36に入力され、前記導通期間検出
回路33からの信号に基づく切り換えスイッチング動作
によって、後述するように、前記パルス信号と一定レベ
ル信号とが切り換えられて、U相、V相及びW相毎に前
記インバータ回路28の対応する各トランジスタQに出
力される。
【0028】以下に、本実施例の駆動装置21の動作を
説明する。各コイル23、24、25は、駆動装置21
からのU相、V相及びW相の駆動信号で駆動される。3
つの検出素子27はコイル23、24、25の磁束密度
を検出し、図3(1)〜同図(3)に示される検出信号
PS1、PS2、PS3を出力する。駆動制御回路30
は、前記各検出素子27から出力される検出信号PS
と、外部から入力される速度指令信号とから、図3
(4)〜同図(9)に示される前記駆動制御信号UH、
VH、WH;UL、VL、WLを作成し出力する。
【0029】本実施例では、インバータ回路28の上段
のトランジスタQ1、Q2、Q3のスイッチング状態を
制御する駆動制御信号UH、VH、WHを作成する場合
も、或いは下段のトランジスタQ4、Q5、Q6のスイ
ッチング状態を制御する駆動制御信号UL、VL、WL
を作成する場合も、図3(4)〜(9)に示されるよう
に、各トランジスタQの遮断状態から導通状態への切り
替わり時に、全導通期間T0の開始タイミングから予め
定めるパルス期間T1の間、切り換えスイッチ部36が
パルス発生回路34側に切り換わり、図3(4)〜
(9)に示されるように変調信号PWMに同期したパル
ス状信号を出力し、全導通期間T0の残余の一定レベル
期間T2では、切り換えスイッチ部36が一定レベル出
力回路35側に切り換わり、図3(4)〜(9)に示さ
れるようにハイレベル或いはローレベルの一定レベルの
信号を出力する。
【0030】また、上段の導通状態のトランジスタQが
遮断状態に切り替わるタイミングは、このトランジスタ
Qからモータ22に流れる電流が流入する下段のトラン
ジスタQにおける前記一定レベル期間T2の開始タイミ
ング付近となる。このとき、導通状態から遮断状態に切
り替わるトランジスタQが遮断状態に切り替わったと
き、前記下段のトランジスタQが前記一定レベル期間T
2において、一方レベルを維持する駆動信号により、導
通状態を維持する。
【0031】このような前記駆動制御信号UH、VH、
WH;UL、VL、WLは、それぞれ対応するトランジ
スタQ1〜Q6にそれぞれ入力され、各駆動制御信号U
H、VH、WH;UL、VL、WLのレベル変化と同一
のタイミングでオン/ オフし、導通/ 遮断状態が交互に
切り換えられる。各トランジスタQの導通時に対応する
コイル23、24、25に電流が流れ、モータ22が回
転駆動される。
【0032】以下、本実施例の駆動装置21の特徴的な
動作例について説明する。モータ22を駆動する際に
は、上段のトランジスタQ1〜Q3の一つ、例としてト
ランジスタQ1を図3(1)の期間1〜3に示されるよ
うに導通し、下段のトランジスタの一つ、例としてトラ
ンジスタQ4を遮断し、トランジスタQ5をトランジス
タQ1の前記パルス期間T1の間で導通し、トランジス
タQ6をトランジスタQ1の前記一定レベル期間の間で
導通する。このとき、トランジスタQ1が導通状態から
遮断状態に切り替わるタイミングは、トランジスタQ1
からモータ22に流れる電流が流入するトランジスタQ
6における前記一定レベル期間T2の開始タイミング付
近となる。このとき、図3に示す期間Bにおいて、駆動
回路21及びモータ22に流れる電流は、ダイオードD
6→コイル23→コイル25→トランジスタQ3の経路
で流れる。従って、コイル23には、負電位が発生す
る。一方、この期間Bにおいて、トランジスタQ3は前
記一定レベル期間T2において、この期間T2でハイレ
ベルを維持する駆動信号により、導通状態を維持してい
る。これにより、コイル25は直流電源29の負電位と
接続され、前記コイル25には正電位が発生しない。こ
のような制御は、前記U相からV相への相切り替わり時
だけでなく、全ての相に関して、相切り替わり時に行わ
れる。
【0033】このような構成と動作とを有する本実施例
の駆動回路21は、以下のような効果を達成することが
できる。本実施例の駆動装置21では、モータ22を駆
動する際に、モータ22のコイル23、24、25に出
力される駆動信号を定めるために、駆動信号を出力する
各トランジスタQの導通/ 遮断状態を定める各トランジ
スタQに入力される各相毎の駆動制御信号UH、VH、
WH;UL、VL、WLのいずれの駆動制御信号に関し
ても、全導通期間T0の開始タイミングから予め定める
パルス期間T1は、このパルス期間T1より短い周期の
パルス状信号に定められ、全導通期間T0の残余の一定
レベル期間T2では、ハイレベル或いはローレベルの一
定信号レベルを持続するようにした。
【0034】また、上段の一つのトランジスタQの導通
状態から遮断状態への切り替わりタイミングが、この上
段のトランジスタQからモータ22に流れる電流が流入
する下段のトランジスタQにおける一定レベル期間T2
の開始タイミング付近に選ばれるようにしている。ま
た、トランジスタQが、全導通期間T0の開始タイミン
グからパルス期間T1の間、パルス状信号を出力する制
御は、前記各段のいずれのトランジスタQに対しても行
われる。
【0035】これにより、いずれのトランジスタQに対
応するコイル23〜25に関しても、従来技術で図6
(4)〜(6)を参照して説明したハイレベル或いはロ
ーレベルの一定レベルのみの駆動制御信号によるモータ
の駆動方式と比較し、相切り替わり時の上段のトランジ
スタQの遮断時におけるコイル23〜25に流れる電流
の変化を抑制することができる。従って、モータ22を
駆動するトランジスタQの遮断状態から導通状態への切
り替わり時におけるモータ22のコイル23、24、2
5における電流変化を抑制し、モータ22の騒音や振動
を低下するようにできる。
【0036】
【発明の効果】請求項1の発明のモータ制御装置を用い
ることにより、下記の効果を奏することができる。請求
項1の発明に従えば、直流モータを駆動する際に、直流
モータの複数相のコイルの各相毎のコイルに、直流モー
タを所定の回転数で回転させる駆動信号を複数段のスイ
ッチ素子からそれぞれ出力する。複数段のスイッチ素子
には、駆動制御手段から駆動制御信号が入力され、前記
駆動信号が出力される。このとき、駆動制御手段から各
段のいずれのスイッチ素子に出力される駆動制御信号に
関しても、駆動制御信号は一方レベルのとき対応するス
イッチ素子を導通し、他方レベルのとき該対応するスイ
ッチ素子を遮断すると共に、この駆動信号は、前記対応
するスイッチ素子を導通する導通期間と遮断する遮断期
間とを交互に有し、導通期間の開始タイミングから予め
定める第1期間は、この第1期間より短い期間で一方レ
ベルと他方レベルとを繰り返し、導通期間の残余の第2
期間では一方レベルを持続するように定められている。
【0037】モータを駆動する際には、上段のトランジ
スタの一つを導通し、この下段のトランジスタの一つを
導通する。他のトランジスタは全て遮断される。また、
導通状態のトランジスタが遮断状態に切り替わるタイミ
ングは、このトランジスタからモータに流れる電流が流
入する他の一つのトランジスタにおける前記第2期間の
開始タイミング付近となる。このとき、導通状態から遮
断状態に切り替わるトランジスタが遮断状態に切り替わ
ったとき、前記他の一つのトランジスタが前記第2期間
において、一方レベルを維持する駆動信号により、導通
状態を維持する。このとき、前記一方段のスイッチ素子
に接続されているコイルには負電位が発生するが、他方
段のスイッチ素子には負電位が接続されているので、こ
の他方段のスイッチ素子に接続されているコイルには正
電位が発生しない。
【0038】従って、いずれのトランジスタに対応する
コイルに関しても、スイッチ素子の導通状態から遮断状
態への切り替わり時におけるモータのコイルにおける電
流変化量を抑制し、モータの騒音や振動を低下するよう
にした直流モータの駆動装置が実現される。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device for a DC motor. 2. Description of the Related Art FIG. 5 is a circuit diagram showing an electric configuration of a typical driving circuit 10. In the following, reference is made to FIG. Conventionally, in the field of driving automatic doors, for example, 3
A phase DC brushless motor (hereinafter, motor) 1 is used. In such a motor 1, the stator 2 is provided with 3n coils, for example, three coils 3, 4 and 5, and the N pole and the S pole are alternately magnetized in the circumferential direction as the rotor 6,
As an example, a permanent magnet having two magnetic poles is used. In addition, the motor 1 is provided with a magnetic pole detection element 7 including, for example, three Hall elements, and detects the rotation speed of the motor 1. Further, a transistor that supplies a driving current to the coils 3 to 5 (hereinafter, sometimes referred to as an upper transistor) and a transistor into which current from the coils 2 to 4 flows (hereinafter, sometimes referred to as a lower transistor). Is used for each of the coils 3 to 5. In the inverter circuit 8 used for the three-phase motor, three transistors Q1,
Q2, Q3, Q4, Q5, Q6 (hereinafter collectively referred to as Q
May be used), and transistors Q1, Q
2, Q3, Q4, Q5, and Q6 have transistors Q
Diodes D1, D2, D3, D4, D5, D with the source sides of 1, Q2, Q3, Q4, Q5, Q6 as cathodes
6 are transistors Q1, Q2, Q3, Q4, Q5,
Each is connected in parallel with Q6. Further, the upper transistor Q1, Q2, Q3 and the lower transistor Q
4, a DC power supply 9 is provided between Q5 and Q6. The detection signal PS from the magnetic pole detection element 7
Is input to a drive control circuit (not shown) for controlling the number of rotations of the motor 1, and the drive control circuit
An amplitude-modulated pulse signal is generated based on S and a speed signal corresponding to a predetermined rotation speed. Each transistor Q of the inverter circuit 7 is turned on / off by the pulse signal so that the rotation speed of the motor 1 matches the predetermined rotation speed. FIG. 6 is a timing chart for explaining the operation of the conventional motor driving device. FIG. 6 (1) to (3)
Is a detection signal PSU for each phase from the magnetic pole detection element,
6 (4) to 6 (6) show drive control signals UH, VH, WH input to the upper transistor.
6 (7) to 6 (9) show drive control signals UL, VL, WL input to the lower transistor.
(10) shows the modulation signal PWM for amplitude modulation generated in the drive control circuit, and FIG. 6 (11) shows a reference pulse PG generated in connection with the motor. In this prior art drive control circuit, as shown in FIG. 6, the motor is driven in a six-step, 120-degree conduction mode for each phase. Further, this control method is a so-called one side chopper type. That is, focusing on the driving of the U-phase as an example, when the upper-stage U-phase transistor is turned on, the drive control circuit keeps the high level for the entire conduction period and maintains the low level for the entire cutoff period. Drive control signal UH is output to the U-phase transistor, and is a pulse-like signal having the same cycle as the modulation signal PWM over the entire conduction period, and maintains a low level over the entire cut-off period. UL is output to the lower U-phase transistor. In the conventional driving method, control for outputting a pulse-like driving signal during the conduction period of the transistor is performed only for the lower transistor.
The upper transistor is controlled to maintain a high level over the entire conduction period. Note that the upper and lower transistors may operate in reverse. Therefore, after switching the upper-stage transistor Q1 of the U-phase from the conduction state to the interruption state and switching the lower-stage transistor Q5 of the V-phase from the interruption state to the conduction state, for example, the switching in the period 3-4 in FIG. In a period (hereinafter, referred to as period A), a current flowing through the inverter circuit 7 and the motor 1 flows through a path from the diode D4 → the U-phase coil 3 → the W-phase coil 5 → the diode D3. As a result, a negative potential is generated in the U-phase coil 3 and a positive potential is generated in the W-phase coil 5. In a period immediately before the period A, the upper transistor Q1 of the U phase is in a conductive state, the coil 3 is at a positive potential, the lower transistor Q5 of the V phase is in a cutoff state, and the coil 5 is at a negative potential. Therefore, before and after the timing of switching the upper-stage transistor Q1 of the U-phase from the conductive state to the cut-off state and switching the lower-stage transistor Q5 of the V-phase from the cut-off state to the conductive state, the potentials of the coils 3 and 5 are inverted. 1, a large transient current flows. Such a phenomenon similarly occurs in any of the coils 3 to 5. For this reason, there is a problem that the change in the current flowing through the coil of the motor 1 becomes extremely large, which causes noise and vibration in the motor 1. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to suppress a change in current in a coil of a motor when a switch element for driving the motor switches from a cut-off state to a conductive state. It is another object of the present invention to provide a DC motor drive device that reduces motor noise and vibration. According to a first aspect of the present invention, there is provided a driving apparatus for a DC motor, wherein the DC motor is provided at a predetermined rotational speed on a coil for each phase of the DC motor having a plurality of phase coils. A drive signal to be rotated is output, a switch element in one stage is connected to a positive potential, a switch element in the other stage is connected to a negative potential, and a plurality of switch elements are connected to each other. A drive control means for outputting a drive control signal for outputting a drive signal, wherein the drive control signal is output to any one of the switch elements of each stage from the drive control means, and the drive control signal is at one level. The corresponding switch element is turned on, and the other switch element is turned off when the corresponding switch element is at the other level.
A conduction period for conducting the corresponding switch element and a interruption period for interrupting the corresponding switching element are alternately provided, and a first period predetermined from a start timing of the conduction period is shorter than the first period and the one level and the other level are shorter than the first period. Is repeated so as to maintain the one level in the remaining second period of the conduction period, and the switching timing of one of the switch elements of one stage from the conduction state to the cutoff state is determined by one of the one stage. The switch element is selected near the start timing of the second period in one of the other switch elements corresponding to the switch element, whereby the above object can be achieved. According to the first aspect of the present invention, when the DC motor is driven, a drive signal for rotating the DC motor at a predetermined number of revolutions is applied to the coils of each of the plurality of phase coils of the DC motor. Are output from a plurality of switch elements. A drive control signal is input from the drive control unit to the plurality of switch elements, and the drive signal is output. At this time, with respect to the drive control signal output from the drive control means to any of the switch elements in each stage, the drive control signal conducts the corresponding switch element when it is at one level and turns on the corresponding switch element when it is at the other level. The drive signal is turned off, and the drive signal alternately has a conduction period in which the corresponding switch element is turned on and a cut-off period in which the corresponding switch element is turned off, and a first period predetermined from the start timing of the conduction period is shorter than the first period. One level and the other level are repeated in the period, and one level is maintained in the remaining second period of the conduction period. In a first period determined in advance from the start timing of the conduction period, the control of repeating the one level and the other level in a period shorter than the first period is performed for any transistor in each of the stages. . When driving the motor, one of the upper transistors is turned on, and one of the lower transistors is turned on. All other transistors are turned off. Also,
The timing at which the transistor in the conductive state switches to the cut-off state is near the start timing of the second period in another transistor into which the current flowing from the transistor to the motor flows. At this time, when the transistor that switches from the conductive state to the cut-off state switches to the cut-off state, the other one transistor maintains the conductive state in the second period by the drive signal that maintains one level. At this time, a negative potential is generated in the coil connected to the one-stage switch element, but a negative potential is connected to the other-stage switch element, so that the coil is connected to the other-stage switch element. No positive potential is generated in the coil. Therefore, with respect to the coil corresponding to any of the transistors, the amount of current change in the coil of the motor when the switch element is switched from the conductive state to the cutoff state is suppressed, and the noise and vibration of the motor are reduced. A driving device for a DC motor is realized. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments. 1 to 4 show an embodiment of the present invention. FIG. 1 is a circuit diagram showing an electric configuration of a motor driving device 21 according to one embodiment of the present invention. FIG. 2 is a circuit diagram of a part of the driving device 21. FIG. 3 is a time chart for explaining the operation of the driving device 21. FIG. 4 is a detailed time chart for explaining the operation of the driving device 21. Hereinafter, FIG. 1 and FIG. 2 will be referred to together. In this embodiment, a motor for driving an automatic door will be described as an example. However, the motor drive circuit of the present invention is not limited to this example. The motor 22 of this embodiment is, for example, three-phase and includes a stator 26 having three coils 23, 24, 25. Each of the coils 23, 24, 25 is
It is driven by U-phase, V-phase, and W-phase drive signals from 1. In this embodiment, three magnetic pole detecting elements 27, such as Hall elements, are provided facing the coils 23, 24, and 25, for example, and the detection signals PSU shown in FIGS. , PSV, and PSW (hereinafter sometimes collectively referred to as a code PS). The motor 22
Is a rotor 3 made of a permanent magnet or the like having a pair of magnetic poles.
1 is provided. The driving device 21 includes coils 23, 24, 25
And an inverter circuit 28 for supplying the U-phase, V-phase and W-phase drive signals, respectively. Inverter circuit 28
Have six transistors Q1, Q2, Q3, Q4, Q
5, Q6 are provided. Transistors Q1, Q2, Q3
Are connected to the positive potential of the DC power supply 29. The drains of the transistors Q1, Q2 and Q3 are
4, connected to the sources of Q5 and Q6. Transistor Q
4, the drains of Q5 and Q6 are connected to the negative potential of DC power supply 29. Transistors Q1, Q4; Q2, Q5; Q
The drive signals of the U-phase, V-phase and W-phase shown in FIGS. 3 (4) to (9) are taken out from the respective connection points of Q3 and Q6. Also, transistors Q1, Q2, Q3, Q4, Q
5 and Q6 include transistors Q1, Q2, Q3, Q
Diodes D1, D2, D3, D4, D5, and D6 having the source sides of 4, Q5, and Q6 as cathodes are connected in parallel with the transistors Q1, Q2, Q3, Q4, Q5, and Q6, respectively. The upper transistors Q1, Q2 and Q
Drive control signals UH, VH, and WH shown in FIGS. 2 (4) to (6) are input to the gate of the third transistor Q.
The drive device 21 is provided with a drive control circuit 30 for inputting the drive control signals UL, VL, WL shown in FIGS. 3 (7) to (9) to the gates of 4, Q5, Q6. Drive control signal U
The timings of H, VH, WL are also shown in FIGS. The drive control circuit 30 has a fixed period and generates a modulation signal PWM shown in FIG. 3 (10) used for pulse modulation, and a PWM generation circuit 31 shown in FIG. 3 (1).
And (3) a pulse generating circuit 32 for outputting a reference pulse PG shown in FIG. 3 (11) obtained by logically converting the PSU, PSV and PSW. Hereinafter, the transistors Q1, Q2, Q3, Q4, Q5, and Q6 are collectively referred to as a transistor Q, and diodes D1, D2, and D
3, D4, D5, and D6 may be collectively referred to as a diode D. The drive control circuit 30 includes the magnetic pole detecting element 2
7, a modulation signal PWM from the PWM generation circuit 31, and a reference pulse PG from the pulse generation circuit 32, a conduction start timing detection circuit for detecting the start timing of the conduction period of each transistor Q. 33
A pulse waveform generating circuit 34 for generating pulse-like signals shown in FIGS. 3 (4) to 3 (9) in synchronization with the modulation signal PWM based on the signals PS, PWM and PG;
And a constant level generating circuit 35 for generating a high level or low level constant signal shown in (4) to (9). The pulse signal from the pulse waveform generation circuit 34 and the constant level signal from the constant level generation circuit 35
As described later, the pulse signal and the constant level signal are switched by the switching operation input to the changeover switch unit 36 and based on the signal from the conduction period detection circuit 33, and the U-phase, V-phase, and W-phase Each time it is output to the corresponding transistor Q of the inverter circuit 28. Hereinafter, the operation of the driving device 21 of the present embodiment will be described. Each of the coils 23, 24, 25 is
Driven by the U-phase, V-phase and W-phase drive signals. 3
The three detection elements 27 detect the magnetic flux densities of the coils 23, 24, and 25 and output detection signals PS1, PS2, and PS3 shown in FIGS. Drive control circuit 30
Is a detection signal PS output from each of the detection elements 27.
And a speed command signal input from the outside, FIG.
(4) to the drive control signal UH shown in FIG.
VH, WH; create and output UL, VL, WL. In the present embodiment, the drive control signals UH, VH, WH for controlling the switching state of the upper transistors Q1, Q2, Q3 of the inverter circuit 28 may be generated or the lower transistors Q4, Q5, Q6 Drive control signals UL, VL, WL for controlling the switching state
Also, as shown in FIGS. 3 (4) to (9), when each transistor Q is switched from the cut-off state to the conduction state, a period of time from the start timing of the full conduction period T0 to the pulse period T1 is determined. , The changeover switch unit 36 switches to the pulse generation circuit 34 side, and FIG.
As shown in (9), a pulse signal synchronized with the modulation signal PWM is output, and in the remaining constant level period T2 of the entire conduction period T0, the changeover switch unit 36 is switched to the constant level output circuit 35 side. As shown in 3 (4) to (9), a signal of a fixed level of a high level or a low level is output. The timing at which the upper-stage conducting transistor Q is switched to the cut-off state is near the start timing of the constant level period T2 in the lower-stage transistor Q into which the current flowing from the transistor Q to the motor 22 flows. At this time, when the transistor Q that switches from the conductive state to the cut-off state switches to the cut-off state, the transistor Q in the lower stage is turned on for the certain level period T.
In 2, the conductive state is maintained by the drive signal that maintains one level. The driving control signals UH, VH,
WH; UL, VL, and WL are input to the corresponding transistors Q1 to Q6, respectively, and each drive control signal U
H, VH, WH: ON / OFF at the same timing as the level change of UL, VL, WL, and the conduction / cutoff state is alternately switched. When the transistors Q are turned on, current flows through the corresponding coils 23, 24, 25, and the motor 22 is driven to rotate. Hereinafter, an example of a characteristic operation of the driving device 21 of the present embodiment will be described. When driving the motor 22, one of the upper transistors Q1 to Q3, for example, the transistor Q1 is turned on as shown in periods 1 to 3 in FIG. The transistor Q4 is turned off, the transistor Q5 is turned on during the pulse period T1 of the transistor Q1, and the transistor Q6 is turned on during the constant level period of the transistor Q1. At this time, the timing at which the transistor Q1 switches from the conductive state to the cutoff state is determined by the timing of the transistor Q1.
Transistor Q into which the current flowing from
6 is near the start timing of the constant level period T2. At this time, the current flowing through the drive circuit 21 and the motor 22 during the period B shown in FIG.
6 → coil 23 → coil 25 → transistor Q3. Therefore, a negative potential is generated in the coil 23. On the other hand, in the period B, the transistor Q3 maintains the conductive state in the constant level period T2 by the drive signal that maintains the high level in the period T2. Thus, the coil 25 is connected to the negative potential of the DC power supply 29, and no positive potential is generated in the coil 25. Such control is performed not only when the phase is switched from the U phase to the V phase but also when the phase is switched for all the phases. The drive circuit 21 of the present embodiment having such a configuration and operation can achieve the following effects. In the driving device 21 of the present embodiment, when the motor 22 is driven, the conduction / cutoff state of each transistor Q that outputs the driving signal is determined in order to determine the driving signal output to the coils 23, 24, and 25 of the motor 22. Drive control signals UH, VH,
Regarding any of the drive control signals WH, UL, VL, and WL, the pulse period T1 determined in advance from the start timing of the entire conduction period T0 is determined as a pulse-like signal having a cycle shorter than the pulse period T1. In the remaining constant level period T2, the high or low constant signal level is maintained. The switching timing of one upper transistor Q from the on state to the off state is determined by the constant level period T2 of the lower transistor Q in which the current flowing from the upper transistor Q to the motor 22 flows.
Is selected near the start timing of the game. The control of the transistor Q outputting a pulse-like signal from the start timing of the full conduction period T0 to the pulse period T1 is performed for any of the transistors Q in each stage. As a result, with respect to the coils 23 to 25 corresponding to any of the transistors Q, FIG.
Compared with the motor driving method using only the high-level or low-level driving control signal described with reference to (4) to (6), the coils 23 to 23 when the upper-stage transistor Q is cut off at the time of phase switching. 25 can be suppressed from changing. Therefore, when the transistor Q for driving the motor 22 switches from the cut-off state to the conductive state, the coils 23, 24, 2
5, the noise and vibration of the motor 22 can be reduced. The following effects can be achieved by using the motor control device according to the first aspect of the present invention. According to the invention of claim 1, when the DC motor is driven, a drive signal for rotating the DC motor at a predetermined number of rotations is supplied to the coil for each phase of the multi-phase coil of the DC motor in a plurality of switch elements. Output from each. A drive control signal is input from the drive control unit to the plurality of switch elements, and the drive signal is output. At this time, with respect to the drive control signal output from the drive control means to any of the switch elements in each stage, the drive control signal conducts the corresponding switch element when it is at one level, and turns off the corresponding switch element when it is at the other level. The drive signal is turned off, and the drive signal alternately has a conduction period in which the corresponding switch element is turned on and a cut-off period in which the corresponding switch element is turned off, and a first period predetermined from the start timing of the conduction period is shorter than the first period. One level and the other level are repeated in the period, and the second
The period is set to maintain one level. When driving the motor, one of the upper transistors is turned on and one of the lower transistors is turned on. All other transistors are turned off. Also,
The timing at which the transistor in the conductive state switches to the cut-off state is near the start timing of the second period in another transistor into which the current flowing from the transistor to the motor flows. At this time, when the transistor that switches from the conductive state to the cut-off state switches to the cut-off state, the other one transistor maintains the conductive state in the second period by the drive signal that maintains one level. At this time, a negative potential is generated in the coil connected to the one-stage switch element, but a negative potential is connected to the other-stage switch element, so that the coil is connected to the other-stage switch element. No positive potential is generated in the coil. Therefore, with respect to the coil corresponding to any of the transistors, the amount of change in current in the coil of the motor when the switch element is switched from the conductive state to the cutoff state is suppressed, and the noise and vibration of the motor are reduced. A driving device for a DC motor is realized.
【図面の簡単な説明】
【図1】本発明の一実施例の駆動装置21の回路図であ
る。
【図2】駆動装置21の一部分の回路図である。
【図3】駆動装置21の動作を説明するタイムチャート
である。
【図4】駆動装置21の動作を説明する詳細なタイムチ
ャートである。
【図5】従来例の駆動装置10の回路図である。
【図6】従来例の問題点を説明するタイムチャートであ
る。
【符号の説明】
21 駆動装置
22 モータ
23 24、25 コイル
27 磁極検出素子
28 インバータ回路
30 駆動制御回路
31 PWM発生回路
32 パルス発生回路
33 導通開始タイミング検出回路
34 パルス発生回路
35 一定レベル発生回路
36 切り換えスイッチ部
D1、D2、D3、D4、D5、D6 ダイオード
Q1、Q2、Q3、Q4、Q5、Q6 トランジスタBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram of a driving device 21 according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a part of the driving device 21. FIG. 3 is a time chart illustrating an operation of the driving device 21. FIG. 4 is a detailed time chart illustrating the operation of the driving device 21. FIG. 5 is a circuit diagram of a conventional driving device 10. FIG. 6 is a time chart for explaining a problem of the conventional example. [Description of Signs] 21 Drive device 22 Motor 23 24, 25 Coil 27 Magnetic pole detection element 28 Inverter circuit 30 Drive control circuit 31 PWM generation circuit 32 Pulse generation circuit 33 Conduction start timing detection circuit 34 Pulse generation circuit 35 Constant level generation circuit 36 Changeover switches D1, D2, D3, D4, D5, D6 Diodes Q1, Q2, Q3, Q4, Q5, Q6 Transistors
Claims (1)
毎のコイルに、該直流モータを所定の回転数で回転させ
る駆動信号をそれぞれ出力し、一方段のスイッチ素子に
は正電位が接続され、他方段のスイッチ素子には負電位
が接続される複数段のスイッチ素子と、 該複数段のスイッチ素子から該駆動信号を出力せしめる
駆動制御信号を出力する駆動制御手段であって、該駆動
制御手段から該各段のスイッチ素子に出力される駆動制
御信号は、一方レベルのとき対応するスイッチ素子を導
通し、他方レベルのとき該対応するスイッチ素子を遮断
すると共に、該駆動信号は、該対応するスイッチ素子を
導通する導通期間と遮断する遮断期間とを交互に有し、
該導通期間の開始タイミングから予め定める第1期間は
該第1期間より短い期間で該一方レベルと他方レベルと
を繰り返し、該導通期間の残余の第2期間では該一方レ
ベルを持続するように定められ、一方段の一つの該スイ
ッチ素子の導通状態から遮断状態への切り替わりタイミ
ングは、該一方段の一つの該スイッチ素子に対応する他
方段の一つのスイッチ素子における該第2期間の開始タ
イミング付近に選ばれる直流モータの駆動装置。(57) Claims 1. A drive signal for rotating the DC motor at a predetermined number of revolutions is output to a coil for each phase of a DC motor having a plurality of phase coils. A plurality of switch elements, each having a positive potential connected to the switch element and a negative potential connected to the other switch element, and a drive control signal for outputting the drive signal from the plurality of switch elements. A drive control signal output from the drive control means to the switch element in each stage, the drive control signal conducts the corresponding switch element at one level and shuts off the corresponding switch element at the other level. And the drive signal alternately has a conduction period for conducting the corresponding switch element and an interruption period for interruption.
A first period determined from the start timing of the conduction period repeats the one level and the other level in a period shorter than the first period, and is determined so as to maintain the one level in a remaining second period of the conduction period. The switching timing of one of the switch elements in one stage from the conductive state to the cutoff state is near the start timing of the second period in the one switch element in the other stage corresponding to the one switch element in the one stage. DC motor drive device selected for.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28366695A JP3481751B2 (en) | 1995-10-31 | 1995-10-31 | Drive device for DC motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28366695A JP3481751B2 (en) | 1995-10-31 | 1995-10-31 | Drive device for DC motor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09131090A JPH09131090A (en) | 1997-05-16 |
JP3481751B2 true JP3481751B2 (en) | 2003-12-22 |
Family
ID=17668493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28366695A Expired - Fee Related JP3481751B2 (en) | 1995-10-31 | 1995-10-31 | Drive device for DC motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3481751B2 (en) |
-
1995
- 1995-10-31 JP JP28366695A patent/JP3481751B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09131090A (en) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288851B2 (en) | Motor drive device | |
KR20040068872A (en) | Apparatus for controlling electric motor | |
JP2002119081A (en) | Brushless motor drive circuit | |
JPH11146685A (en) | Controller of dc brushless motor | |
JP4147383B2 (en) | DC brushless motor parallel drive circuit | |
KR100924924B1 (en) | Gate driver and motor driving device using the same | |
JP2005245058A (en) | Parallel drive method of dc brushless motor | |
JP3481751B2 (en) | Drive device for DC motor | |
JP3486724B2 (en) | Drive device for DC motor | |
JP4066228B2 (en) | Synchronous operation device | |
JP3363833B2 (en) | FG signal generation circuit, BLDC motor having the same, and BLDC motor drive circuit | |
JP3252305B2 (en) | Drive device for brushless DC motor | |
JPH0898578A (en) | Driver for direct current motor | |
JP3371165B2 (en) | DC brushless motor drive | |
JP4432292B2 (en) | DC brushless motor parallel drive circuit | |
JPH06233584A (en) | Driver of dc motor | |
JP2005117716A (en) | Method and device for driving sensorless motor | |
JP2005192286A (en) | Drive controller for dc motor | |
JP4136368B2 (en) | DC brushless motor parallel drive circuit | |
JPH07231693A (en) | Driver of motor | |
JP4522059B2 (en) | Motor driving apparatus and motor driving method | |
JPH11122976A (en) | Control device of delta connection three-phase motor | |
JP2004015981A (en) | Parallel-driving circuit for dc brushless motor | |
JP4240832B2 (en) | Three-phase motor phase detection circuit | |
JP2000102280A (en) | Drive device of dc motor for power door |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |